JP3868649B2 - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP3868649B2 JP3868649B2 JP1390199A JP1390199A JP3868649B2 JP 3868649 B2 JP3868649 B2 JP 3868649B2 JP 1390199 A JP1390199 A JP 1390199A JP 1390199 A JP1390199 A JP 1390199A JP 3868649 B2 JP3868649 B2 JP 3868649B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode
- film
- insulating film
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと称する）を搭載した液晶表示装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、ＴＦＴを搭載した液晶表示装置は、薄型、軽量、低消費電力等の特徴を生かして、ノートブック型パーソナルコンピュータからディスクトップディスプレイ、携帯端末等広汎な用途に用いられ、ますます需要が広まっている。
従来のＴＦＴを搭載した液晶表示装置は、絶縁性基板上にマトリクス状に配列形成されたゲート電極、ソース電極、半導体層等からなるＴＦＴと画素電極、および画素電極の周りに形成された電極配線（ゲート電極配線、ソース電極配線）を有する第一の基板（ＴＦＴアレイ基板）と、他の絶縁性基板上にブラックマトリクス（以下、ＢＭと称する）、対向電極を有する第二の基板（対向基板）を対向させ接着すると共に、第一の基板と第二の基板の間に液晶材料を注入することにより構成されている。
【０００３】
液晶表示装置の薄型、軽量、低消費電力等の利点を伸ばすためには、液晶表示パネルの画素部の有効表示面積を大きくすること、すなわち画素の開口率を向上させることが有効であるが、従来、最も汎用に用いられているＴＮ液晶を用いたＴＦＴアレイでは、ＴＦＴや電極配線等の段差による配向異常や、画素電極の周りに形成された電極配線によって画素電極の電界とは異なる電界が生じることによる光漏れが発生するため、これらの表示不良を防止するために対向基板上に設けられるＢＭの形成領域を広くすることが必要であり、画素の高開口率化を難しくしていた。
上記の問題を解決する方法として、絶縁性基板上にＴＦＴおよび電極配線を形成した後に、これらを覆うように層間絶縁膜を形成することにより平坦化し、層間絶縁膜の下層にある電極配線等とオーバーラップさせて層間絶縁膜上に広い面積を有する画素電極を形成する方法が提案されており、例えば、特開平９−１２７５５３号公報には、透明樹脂からなる層間絶縁膜を用いた高開口率ＴＦＴアレイ構造が開示されている。
【０００４】
図２３は従来の高開口率ＴＦＴアレイ構造を有する液晶表示装置のＴＦＴアレイ基板の一例を示す概略平面図で、図２３（ａ）は表示領域外の端子変換部、図２３（ｂ）は表示領域内の画素部を示している。図２４は図２３のＡ−Ｂ線に沿った部分、図２５は図２３のＣ−Ｄ線に沿った部分、図２６は図２３のＥ−Ｆ線に沿った部分の製造工程を示す断面図である。図において、１はガラス基板等の透明絶縁性基板、２は透明絶縁性基板１上に形成されたゲート電極配線、２ａはゲート電極配線２から延長して形成されたゲート電極、３は透明絶縁性基板１上に形成された共通配線、４はゲート電極２ａ層上に形成されたゲート絶縁膜、５はゲート絶縁膜４上に形成されたアモルファスシリコン（以下、ａ−Ｓｉと称する）膜および不純物がドープされた低抵抗アモルファスシリコン（以下、ｎ＋ -ａ−Ｓｉと称する）膜からなる半導体層、６はソース電極配線、６ａはソース電極配線６から延長して形成されたソース電極、７はソース電極６と対を成すドレイン電極、８はソース電極配線７と同層に形成された共通引き出し配線、９はチャネル部、１０は層間絶縁膜、１１は保持容量１４を構成するドレイン電極７上に形成されたコンタクトホール、１２は層間絶縁膜１０上に形成された画素電極で、コンタクトホール１１を介してドレイン電極８と電気的に接続される。１３はＴＦＴ、１４は保持容量、１５は共通配線３の表示領域外に設けられた端子変換部で、共通配線３は端子変換部１５において共通引き出し配線８と接続される。１６はゲート電極配線２あるいは共通配線３とソース電極配線６あるいは共通引き出し配線８との配線交差部である。２８は端子変換部１５の共通引き出し配線８上に形成されたコンタクトホール、２９は端子変換部１５の共通配線３上に形成されたコンタクトホール、３０は画素電極１２形成と同時に形成されたＩＴＯ膜からなる接続配線、３１はＴＦＴ１３上に形成されたパッシベーション膜である。
【０００５】
次に、従来の液晶表示装置のＴＦＴアレイ基板の製造工程を図２３、２４、２５を用いて説明する。
まず、図２４（ａ）、図２５（ａ）、図２６（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法等を用いてＣｒを成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ゲート電極配線２、ゲート電極２ａおよび共通配線３を形成する。
次に、図２４（ｂ）、図２５（ｂ）、図２６（ｂ）に示すように、プラズマＣＶＤ法等を用いてゲート絶縁膜４を構成する窒化シリコン、ａ−Ｓｉ、ｎ＋-ａ−Ｓｉを順次成膜した後、フォトリソグラフィ法により形成したレジストを用いてｎ＋- ａ−Ｓｉ膜およびａ−Ｓｉ膜をパターニングして、ａ−Ｓｉ膜およびｎ＋-ａ−Ｓｉ膜からなる半導体層５を形成する。
次に、図２４（ｃ）、図２５（ｃ）、図２６（ｃ）に示すように、スパッタ法によりＣｒを成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ソース電極配線６、ソース電極６ａ、ドレイン電極７および共通引き出し配線８を形成すると共に、ソース電極６ａおよびドレイン電極７に覆われていない部分のゲート電極２ａ上のｎ＋-ａ−Ｓｉ膜をドライエッチング法等によりエッチングしてチャネル部９を形成し、ＴＦＴ１３を形成する。
【０００６】
次に、窒化シリコンを成膜しパッシベーション膜３１を形成する。
次に、ＴＦＴ１３および配線による段差を吸収して表面が平坦化されるように感光性を有するアクリル系透明樹脂を塗布し、フォトリソグラフィ法によりパターニングして、ドレイン電極７の共通配線３と対向し保持容量１４を構成している部分上にコンタクトホール１１、および端子変換部１５の共通引き出し配線８上と共通配線３上にコンタクトホール２８、２９を形成する。その後、焼成を行い層間絶縁膜１０を形成する。続いて、層間絶縁膜１０をマスクとしてコンタクトホール１１、２８、２９により露出したドレイン電極７上と共通引き出し配線８上のパッシベーション膜３１、および共通配線３上のパッシベーション膜３１とゲート絶縁膜４をエッチングし、コンタクトホール１１にドレイン電極７、コンタクトホール２８に共通引き出し配線８、およびコンタクトホール２９に共通配線３を露出させる（図２４（ｄ）、図２５（ｄ）、図２６（ｄ））。
次に、図２４（ｅ）、図２５（ｅ）、図２６（ｅ）に示すように、スパッタ法によりＩＴＯを成膜した後、フォトリソグラフィ法により形成したレジストを用いてパターニングして、画素電極１２および接続配線３０を形成する。このとき、画素電極１２はコンタクトホール１１を介してドレイン電極７と電気的に接続され、端子変換部１５の共通引き出し配線８と共通配線３はコンタクトホール２８、２９および接続配線３０を介して電気的に接続される。以上の工程によりＴＦＴアレイ基板を形成する。
【０００７】
【発明が解決しようとする課題】
従来の高開口率ＴＦＴアレイ構造を有する液晶表示装置は以上のように構成されており、層間絶縁膜１０の下層にあるゲート電極配線２等と層間絶縁膜１０上に形成された画素電極１２を電気的に接続するためには、層間絶縁膜１０をパターニングした後、層間絶縁膜１０をマスクとして共通配線３上のゲート絶縁膜４をエッチングする必要があるが、層間絶縁膜１０はゲート絶縁膜４に対してエッチング選択性が小さいため、ゲート絶縁膜４のエッチング時に層間絶縁膜１０もエッチングされて膜減りが生じ、層間絶縁膜１０のピンホールを介して短絡が発生して歩留りを低下させるという問題があった。また、層間絶縁膜１０上の画素電極１２と下層のソース電極配線６やゲート電極配線２との重なり容量が大きくなり、輝度変化やクロストーク、ショットムラ等の表示不良を発生させる。
上記の問題を解決する方法として、層間絶縁膜を厚膜化する方法が考えられるが、大型基板において、面内均一性を保持した状態での厚膜化は難しく、また、層間絶縁膜には感光性を有する透明樹脂が用いられるが、感光性を有する透明樹脂は高価であり、厚膜化はコスト上昇の原因となる。
【０００８】
この発明は、上記のような問題点を解消するためになされたもので、平坦化のために用いられる樹脂からなる層間絶縁膜の膜減りを抑制して、良好な表示特性を有する高開口率の液晶表示装置を高歩留りで得ることを目的とする。さらにこの装置に適した製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係わる液晶表示装置は、透明絶縁性基板と、
この透明絶縁性基板上に形成された走査電極、走査電極配線および共通配線と、
上記走査電極を覆い、また上記走査電極配線、共通配線の所定部分を覆うように形成された半導体層と、
上記半導体層の下層に上記透明絶縁性基板上に形成され、上記半導体層と同一のマスクによりエッチングされ、上記半導体層の形成領域以外では、一部を残してエッチングされ、そのエッチング部分が厚さの薄い残膜とされた絶縁膜と、
上記走査電極上の半導体層と共に半導体素子を構成する第一の電極、第二の電極、および上記第一の電極に接続された第一の電極配線と、
上記走査電極、走査電極配線、共通配線、半導体層、第一の電極、第一の電極配線および第二の電極より上層に形成された樹脂からなる層間絶縁膜と、
上記層間絶縁膜上に形成され、上記層間絶縁膜に形成された第一のコンタクトホールを介して上記第二の電極と電気的に接続された透明導電膜からなる画素電極と、
上記第一の電極配線と同時に、上記透明絶縁性基板上に形成された共通引き出し配線と、
上記画素電極と同じ材料で形成され、上記共通引き出し配線と上記共通配線とを電気的に接続する接続配線を含む表示領域外の端子変換部とを有する第一の基板、および
上記第一の基板と共に液晶材料を挟持する第二の基板を備え、
上記半導体層は、上記端子変換部には形成されず、この端子変換部では、上記絶縁膜の厚さの薄い残膜が上記共通配線を覆い、この厚さの薄い残膜と上記層間絶縁膜に第二のコンタクトホールが形成され、この第二のコンタクトホールを介して上記接続配線が上記共通配線と共通引き出し配線を接続しており、また上記共通配線が上記第二の電極と対向する保持容量部でも、上記半導体層は形成されず、前記絶縁膜の厚さの薄い残膜が形成され、この絶縁膜の厚さの薄い残膜が保持容量を形成したことを特徴とする。
【００１０】
また、発明に係わる液晶表示装置の製造方法は、第一、第二の透明絶縁性基板を対向させて接着すると共に、上記第一、第二の透明絶縁性基板の間には液晶材料が挟持されている液晶表示装置の製造方法において、
上記第一の透明絶縁性基板に走査電極、走査電極配線および共通配線を形成する工程と、
上記走査電極、走査電極配線および共通配線を覆うように上記第一の透明絶縁性基板上に絶縁膜と、その上に半導体膜を成膜し、その後、同一のマスクを用いて上記半導体膜をパターン化して、上記走査電極を覆い、また上記走査電極配線と共通配線の所定部分を覆う半導体層を形成するとともに、上記絶縁膜をエッチングし、そのエッチング部分を厚さの薄い残膜とし、この絶縁膜の厚さの薄い残膜により、上記第一の透明絶縁性基板の表示領域外の端子変換部で上記共通配線を覆う工程と、
上記走査電極上の半導体層と共に半導体素子を構成する第一の電極、第二の電極、上記第一の電極に接続された第一の電極配線、および上記端子変換部に共通引き出し配線を形成する工程と、
上記第一の電極、第一の電極配線、第二の電極および共通引き出し配線を覆うように、上記第一の透明絶縁性基板上に感光性を有する透明樹脂を塗布し、露光、現像処理により上記第二の電極上に第一のコンタクトホール、上記端子変換部の上記共通引き出し配線上に第二のコンタクトホール、および上記端子変換部の上記共通配線上に第三のコンタクトホールを有する層間絶縁膜を形成する工程と、
上記層間絶縁膜をマスクとして、上記第三のコンタクトホールにより露出した上記絶縁膜の厚さの薄い残膜をエッチングする工程と、
上記層間絶縁膜上および上記第一、第二および第三のコンタクトホール内に透明導電膜を成膜し、パターニングして、上記第二の電極と上記第一のコンタクトホールを介して電気的に接続された画素電極と、上記共通引き出し配線と上記共通配線を上記第二のコンタクトホールと第三のコンタクトホールを介して電気的に接続する接続配線を形成する工程を含み、
上記端子変換部では上記半導体膜は除去されており、また上記共通配線が上記第二の電極と対向する保持容量部でも、上記半導体膜は除去され、前記絶縁膜の厚さの薄い残膜が形成され、この絶縁膜の厚さの薄い残膜が保持容量を形成したことを特徴とする。
【００１１】
【発明の実施の形態】
実施の形態１．
以下、この発明の一実施の形態である液晶表示装置およびその製造方法を図について説明する。図１は本発明の実施の形態１によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板を示す概略平面図で、図１（ａ）は表示領域外の端子変換部、図１（ｂ）は表示領域内の画素部を示している。図２は図１のＡ−Ｂ線に沿った部分、図３は図１のＣ−Ｄ線に沿った部分、図４は図１のＥ−Ｆ線に沿った部分の製造工程を示す断面図である。
図において、１はガラス基板等の透明絶縁性基板、２は透明絶縁性基板１上に形成された走査電極配線（本実施の形態ではゲート電極配線）、２ａはゲート電極配線２から延長して形成された走査電極（本実施の形態ではゲート電極）、３は透明絶縁性基板１上に形成された共通配線、４はゲート電極配線２、ゲート電極２ａおよび共通配線３上に形成されたゲート絶縁膜、５はゲート絶縁膜４上に形成されたアモルファスシリコン（以下、ａ−Ｓｉと称する）膜および不純物がドープされた低抵抗アモルファスシリコン（以下、ｎ＋-ａ−Ｓｉと称する）膜からなる半導体層、６は第一の電極配線（本実施の形態ではソース電極配線）、６ａはソース電極配線６から延長して形成された第一の電極（本実施の形態ではソース電極）、７はソース電極６と対を成す第二の電極（本実施の形態ではドレイン電極）、８はソース電極配線７と同層に形成された共通引き出し配線、９はチャネル部、１０は層間絶縁膜、１１は保持容量１４を構成するドレイン電極７上に形成された第一のコンタクトホール（以下、コンタクトホール１１と称する）、１２は層間絶縁膜１０上に形成された画素電極で、コンタクトホール１１を介してドレイン電極７と電気的に接続される。１３はＴＦＴ、１４は保持容量、１５は共通配線３の表示領域外に設けられた端子変換部で、共通配線３は端子変換部１５において共通引き出し配線８と接続される。１６はゲート電極配線２あるいは共通配線３とソース電極配線６あるいは共通引き出し配線８との配線交差部である。
【００１２】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、図２（ａ）、図３（ａ）、図４（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法等を用いてＡｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成分とする合金、あるいはこれらの積層膜を成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ゲート電極配線２、ゲート電極２ａおよび共通配線３を形成する。
次に、図２（ｂ）、図３（ｂ）、図４（ｂ）に示すように、プラズマＣＶＤ法等を用いて、ゲート電極配線２、ゲート電極２ａ、および共通配線３を覆うように、透明絶縁性基板１上にゲート絶縁膜４を構成する窒化シリコン、ａ−Ｓｉ、ｎ＋-ａ−Ｓｉを順次成膜した後、フォトリソグラフィ法により形成したレジストを用いて同一パターンに順次パターニングして、パターン化したゲート絶縁膜４およびａ−Ｓｉ膜とｎ＋-ａ−Ｓｉ膜からなる半導体層５を形成する。なお、同一形状を有するパターン化したゲート絶縁膜４と半導体層（ａ−Ｓｉ膜とｎ＋- ａ−Ｓｉ膜）５は、ゲート電極２ａを覆い、保持容量１４を形成する共通配線３上の部分を覆い、またゲート電極配線２、共通配線３とソース電極配線６との配線交差部１６、およびゲート電極配線２と共通引き出し配線８との交差部１６を覆うように形成されるが、図４に示すように、共通配線３と共通引き出し配線８とが交差する端子変換部１５には形成されない。
【００１３】
次に、図２（ｃ）、図３（ｃ）、図４（ｃ）に示すように、パターン化した半導体層５を覆うように、透明絶縁性基板上にスパッタ法によりゲート電極配線２等を構成する金属と選択的エッチングが可能な金属薄膜（Ａｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成分とする合金、あるいはこれらの積層膜等）を成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ソース電極配線６、ソース電極６ａ、ドレイン電極７および共通引き出し配線８を形成すると共に、ソース電極６ａおよびドレイン電極７に覆われていない部分のゲート電極２ａ上のｎ＋-ａ−Ｓｉ膜をドライエッチング法等によりエッチングしてチャネル部９を形成し、ＴＦＴ１３を形成する。ソース電極６ａとドレイン電極７は、ゲート電極２ａ上の半導体層５と共にＴＦＴ１３を形成し、共通引き出し配線８は、表示用域外にゲート電極配線２と共通配線３と交差するように形成される。共通引き出し配線８は、端子変換部１５において共通配線３上に直接電気的に接続される。
【００１４】
次に、図２（ｄ）、図３（ｄ）、図４（ｄ）に示すように、ＴＦＴ１３および配線による段差を吸収して表面が平坦化されるように感光性を有するアクリル系透明樹脂を塗布し、フォトリソグラフィ法によりパターニングして、ドレイン電極７の共通配線３と対向し保持容量１４を構成している部分上にコンタクトホール１１を形成する。その後、焼成を行い層間絶縁膜１０を形成する。
次に、図２（ｅ）、図３（ｅ）、図４（ｅ）に示すように、スパッタ法等を用いてＩＴＯ、酸化インジウム、酸化スズ等の透明導電膜を成膜した後、フォトリソグラフィ法により形成したレジストを用いてパターニングして画素電極１２を形成する。このとき、画素電極１２はコンタクトホール１１を介してドレイン電極７と電気的に接続される。なお、画素電極１２は、図１（ｂ）に示すように、ゲート電極配線２、ゲート電極２ａ、ソース電極配線６およびソース電極６ａと重なりを有して形成される。
【００１５】
以上の工程により形成されたＴＦＴアレイ基板（第一の基板）と対向基板（第二の基板）を貼り合わせ、この間に液晶材料を注入すると共に、ゲート電極配線２およびソース電極配線６に画像信号を送信する回路を接続し、バックライトユニットを取り付けることにより所望の液晶表示装置を構成する。
このようにして形成された液晶表示装置では、ＴＦＴ１３および配線に起因する段差は層間絶縁膜１０により平坦化されるため、段差に起因する配向異常は発生しない。また、画素電極１２はソース電極配線６およびゲート電極配線２と層間絶縁膜１０を介して重ね合わされているため、電極配線の電界に起因する配向異常も生じない。
【００１６】
図５はＴＦＴアレイの等価回路を示している。図において、１７はゲート電極配線２から延長して基板端部に形成されたゲート端子（Ｇ1 、Ｇ2・・・Ｇn ）、１８はソース電極配線６から延長して基板端部に形成されたソース端子（Ｓ1、Ｓ2・・・Ｓn ）、１９は共通引き出し配線８から延長して基板端部に形成された共通端子である。２２は画素電極１２と対向基板上の対向電極との間に形成される液晶容量、２３、２４は画素電極１２とソース電極配線６との重なり容量で、２３は同一画素内のソース電極配線６との重なり容量Ｃｄｓ1、２４は隣接画素のソース電極配線６との重なり容量Ｃｄｓ2 である。２５、２６は画素電極１２とゲート電極配線２との重なり容量で、２５は同一画素内のゲート電極配線２との重なり容量Ｃｇｄ1、２６は隣接画素のゲート電極配線２との重なり容量Ｃｇｄ2である。
【００１７】
なお、本実施の形態では、ゲート絶縁膜４を半導体層５と同形状にパターニングするためこの部分の段差が大きくなり、上層に形成されるソース電極配線６等に段差切れが生じる可能性が高くなる。これを防止するために、ゲート絶縁膜４のエッチング工程において、テーパエッチングを用いることが望ましい。
また、本実施の形態は、保持容量１４を共通配線３とドレイン電極７によって形成する場合について説明したが、共通配線を有さず、ゲート電極配線とドレイン電極を重ね合わせて保持容量を形成する構造の液晶表示装置にも適用できる。
また、本実施の形態では、画素電極１２をゲート電極配線２とソース電極配線６の両方に重ねて形成したが、一方の電極配線のみと重ねる、もしくは重なりを有しない構造の液晶表示装置にも適用できる。
また、本実施の形態では、チャネルエッチ型ＴＦＴアレイ構造の液晶表示装置について説明したが、エッチングストッパ型ＴＦＴアレイ構造の液晶表示装置にも適用できる。
【００１８】
この発明によれば、ゲート絶縁膜４は、半導体層５と同一マスクでパターニングされ、電極配線交差部１６、ゲート電極２ａ上のＴＦＴ１３形成領域および共通配線３上の保持容量１４形成領域以外の領域には形成されないため、端子変換部１５の共通配線３上にはゲート絶縁膜４は形成されず、共通配線３上に直接共通引き出し配線８を形成して電気的に接続できる。このため、端子変換部１５において従来必要であった層間絶縁膜１０をマスクとしてのゲート絶縁膜４のエッチング工程が不要となり、層間絶縁膜１０の膜減りが生じないため、層間絶縁膜１０のピンホールを介しての短絡による歩留り低下や、層間絶縁膜１０上の画素電極１２と下層のゲート電極配線２やソース電極配線６との重なり容量２３、２４、２５、２６の増加を誘発せず、輝度変化やクロストーク、ショットムラ等の表示不良の発生を抑制できる。また、層間絶縁膜１０の膜減りを考慮する必要がなくなるため、高価な感光性を有する透明樹脂の膜厚を予め薄く形成することも可能となり、製造コストを低減できる。
また、本実施の形態による液晶表示装置は、従来と比較して工程数の増加や新規なプロセスを必要としない。
【００１９】
実施の形態２．
図６はこの発明の実施の形態２によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板を示す概略平面図で、図６（ａ）は表示領域外の端子変換部、図６（ｂ）は表示領域内の画素部を示している。図７は図６のＡ−Ｂ線に沿った部分、図８は図６のＣ−Ｄ線に沿った部分、図９は図６のＥ−Ｆ線に沿った部分の製造工程を示す断面図である。
図において、２８は端子変換部１５の共通引き出し配線８上に形成された第二のコンタクトホール（以下、コンタクトホール２８と称する）、２９は端子変換部１５の共通配線３上に形成された第三のコンタクトホール（以下、コンタクトホール２９と称する）、３０は画素電極１２形成と同時に形成されたＩＴＯ膜からなる接続配線である。なお、図１〜図４と同一部分には同符号を付し説明を省略する。
【００２０】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、図７（ａ）、図８（ａ）、図９（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法等を用いてＣｒを４００ｎｍ成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ゲート電極配線２、ゲート電極２ａおよび共通配線３を形成する。
次に、図７（ｂ）、図８（ｂ）、図９（ｂ）に示すように、プラズマＣＶＤ法等を用いて、ゲート電極配線２、ゲート電極２ａ、共通配線３を覆うように、透明絶縁性基板１上にゲート絶縁膜４を構成する窒化シリコンを４００ｎｍ、ａ−Ｓｉを１５０ｎｍ、ｎ＋-ａ−Ｓｉを３０ｎｍ順次成膜した後、フォトリソグラフィ法により形成したレジストを用い同一パターンで順次パターニングして、ゲート絶縁膜４およびａ−Ｓｉ膜とｎ＋-ａ−Ｓｉ膜からなる半導体層５を形成する。このとき、半導体層５はパターン化され、またゲート絶縁膜４のエッチング部分は、成膜膜厚４００ｎｍに対して残膜厚が２００ｎｍになるまでエッチングする。なお、同一形状を有する膜厚４００ｎｍのゲート絶縁膜４および半導体層５は、ゲート電極２ａを覆い、保持容量１４が形成される共通配線３上の部分、およびゲート電極配線２、共通配線３とソース電極配線６との配線交差部１６、およびゲート電極配線２と共通引き出し配線８との交差部１６を覆うように形成されるが、図９に示すように、端子変換部１５では、共通配線３がエッチングされたゲート絶縁膜４の厚さの薄い残膜部分で覆われる。
【００２１】
次に、図７（ｃ）、図８（ｃ）、図９（ｃ）に示すように、スパッタ法等を用いてＣｒを４００ｎｍ成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ソース電極配線６、ソース電極６ａ、ドレイン電極７および共通引き出し配線８を形成すると共に、ソース電極６ａおよびドレイン電極７に覆われていない部分のゲート電極２ａ上のｎ＋-ａ−Ｓｉ膜をドライエッチング法等によりエッチングしてチャネル部９を形成し、ＴＦＴ１３を形成する。ソース電極６ａとドレイン電極７は、ゲート電極２ａ上の半導体層５と共にＴＦＴ１３を形成する。共通引き出し配線８は、図９（ｃ）に示すように、端子変換部１５で、ゲート絶縁膜４の厚さの薄い残膜部分上に形成される。
【００２２】
次に、図７（ｄ）、図８（ｄ）、図９（ｄ）に示すように、ＴＦＴ１３および配線による段差を吸収して表面が平坦化されるように感光性を有するアクリル系透明樹脂を塗布し、フォトリソグラフィ法によりパターニングして、ドレイン電極７の共通配線３と対向し保持容量１４を形成している部分上にコンタクトホール１１、および端子変換部１５の共通引き出し配線８上と共通配線３上にコンタクトホール２８、２９を形成する。その後、焼成を行い層間絶縁膜１０を形成する。続いて、層間絶縁膜１０をマスクとしてコンタクトホール２９により露出した共通配線３上のゲート絶縁膜４をエッチングし、コンタクトホール２９に共通配線３を露出させる。
【００２３】
次に、図７（ｅ）、図８（ｅ）、図９（ｅ）に示すように、スパッタ法等を用いてＩＴＯを１００ｎｍ成膜した後、フォトリソグラフィ法により形成したレジストを用いてパターニングして、画素電極１２および接続配線３０を形成する。このとき、画素電極１２はコンタクトホール１１を介してドレイン電極７と電気的に接続され、端子変換部１５の共通引き出し配線８と共通配線３はコンタクトホール２８、２９および接続配線３０を介して電気的に接続される。なお、画素電極１２は、図６（ｂ）に示すように、ゲート電極配線２およびソース電極配線６と層間絶縁膜１０を介して幅３μｍの重なり部分を有して形成される。
【００２４】
以上の工程により形成されたＴＦＴアレイ基板（第一の基板）と対向基板（第二の基板）を貼り合わせ、この間に液晶材料を注入すると共に、ゲート電極配線２およびソース電極配線６に画像信号を送信する回路を接続し、バックライトユニットを取り付けることにより所望の液晶表示装置を構成する。
このようにして形成された液晶表示装置では、ＴＦＴ１３および配線に起因する段差は層間絶縁膜１０により平坦化されるため、段差に起因する配向異常は発生しない。また、画素電極１２はソース電極配線６およびゲート電極配線２と層間絶縁膜１０を介して重ね合わされているため、電極配線の電界に起因する配向異常も生じない。
【００２５】
なお、本実施の形態では、ゲート電極配線２層を４００ｎｍのＣｒ膜を用いて構成したが、膜厚、材料ともこれに限定されるものではなく、膜厚は１００ｎｍ〜５００ｎｍ、材料はＡｌ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成分とする合金、あるいはこれらの積層膜でもよい。これは、ソース電極配線６層に関しても同様である。また、配線が交差する部分での上層の段差切れを防止するために、ゲート電極配線２層のパターニング工程において、テーパエッチングを用いることが望ましい。
また、本実施の形態では、ゲート絶縁膜４の成膜膜厚を４００ｎｍ、エッチング後の残膜厚を２００ｎｍとしたが、特に限定されるものではなく、成膜膜厚２００ｎｍ〜６００ｎｍ、エッチング後の残膜厚３００ｎｍ以下であればよい。なお、この膜厚はゲート絶縁膜４の材料として窒化シリコン膜を用いた場合であり、他の材料、例えば酸化シリコン膜、有機絶縁膜等を用いた場合は、それぞれ異なる。同様に半導体層５を構成するａ−Ｓｉ膜とｎ＋-ａ−Ｓｉ膜の膜厚に関しても限定するものではない。
【００２６】
また、本実施の形態では、ゲート絶縁膜４を半導体層５と同一マスクでパターニングするためこの部分の段差が大きくなり、上層に形成されるソース電極配線６等に段差切れが生じる可能性が高くなる。これを防止するために、ゲート絶縁膜４のエッチング工程において、テーパエッチングを用いることが望ましい。
また、本実施の形態は、保持容量１４を共通配線３とドレイン電極７によって形成する場合について説明したが、共通配線を有さず、ゲート電極配線とドレイン電極を重ね合わせて保持容量を形成する構造の液晶表示装置にも適用できる。
また、本実施の形態では、画素電極１２をゲート電極配線２とソース電極配線６の両方に重ねて形成したが、一方の電極配線のみと重ねる、もしくは重なりを有しない構造の液晶表示装置にも適用できる。また、本実施の形態では、チャネルエッチ型ＴＦＴアレイ構造の液晶表示装置について説明したが、エッチングストッパ型ＴＦＴアレイ構造の液晶表示装置にも適用できる。
【００２７】
本実施の形態では、端子変換部１５において、共通配線３と共通引き出し配線８を画素電極１２と同時に形成される接続配線３０を用いて接続するために、層間絶縁膜１０にコンタクトホール２９を形成した後、層間絶縁膜１０をマスクとしてゲート絶縁膜４のエッチングを行うが、この部分のゲート絶縁膜４は、図９に示すように、半導体層５のパターニング時に残膜厚２００ｎｍ程度にエッチングされているため、ゲート絶縁膜４をパターニングしない従来のプロセスに比べてエッチング時間が短くなり、ゲート絶縁膜４のエッチング時の層間絶縁膜１０の膜減りは小さく、層間絶縁膜１０のピンホールを介しての短絡による歩留り低下や、層間絶縁膜１０上の画素電極１２と下層のゲート電極配線２やソース電極配線６との重なり容量の増加を誘発せず、輝度変化やクロストーク、ショットムラ等の表示不良の発生を抑制できる。また、層間絶縁膜１０の膜減りを考慮する必要がなくなるため、高価な感光性を有する透明樹脂の膜厚を予め薄く形成することも可能となり、製造コストを低減できる。
また、本実施の形態による液晶表示装置は、従来と比較して工程数の増加や新規なプロセスを必要としない。
【００２８】
実施の形態３．
図１０はこの発明の実施の形態３によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板を示す概略平面図で、図１０（ａ）は表示領域外の端子変換部、図１０（ｂ）は表示領域内の画素部を示している。図１１は図１０のＡ−Ｂ線に沿った部分、図１２は図１０のＣ−Ｄ線に沿った部分、図１３は図１０のＥ−Ｆ線に沿った部分の製造工程を示す断面図である。
図において、２ｂはゲート電極配線２の上層配線（本実施の形態では、ゲート上層配線）、３ｂは共通配線３の上層配線（本実施の形態では、共通上層配線）、６ｂはソース電極配線６の下層配線（本実施の形態ではソース下層配線）である。なお、図１〜図４と同一部分には同符号を付し説明を省略する。
【００２９】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、図１１（ａ）、図１２（ａ）、図１３（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法等を用いてＡｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成分とする合金、あるいはこれらの積層膜を成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ゲート電極配線２、ゲート電極２ａおよび共通配線３を形成する。このとき、ＴＦＴ１３形成領域および配線交差部１６を除いたソース電極配線６の形成領域にソース下層配線６ｂを同時に形成する。
次に、図１１（ｂ）、図１２（ｂ）、図１３（ｂ）に示すように、プラズマＣＶＤ法等を用いてゲート絶縁膜４を構成する窒化シリコン、ａ−Ｓｉ、ｎ＋-ａ−Ｓｉを順次成膜した後、フォトリソグラフィ法により形成したレジストを用いて同一パターンに順次パターニングして、ゲート絶縁膜４およびａ−Ｓｉ膜とｎ＋-ａ−Ｓｉ膜からなる半導体層５を形成する。なお、同一形状を有するゲート絶縁膜４および半導体層５は、ゲート電極２ａ上、保持容量１４を形成する共通配線３上および配線交差部１６に形成される。
【００３０】
次に、図１１（ｃ）、図１２（ｃ）、図１３（ｃ）に示すように、スパッタ法によりゲート電極配線２等を構成する金属と選択的エッチングが可能な金属薄膜（Ａｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成分とする合金、あるいはこれらの積層膜等）を成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ソース電極配線６、ソース電極６ａ、ドレイン電極７および共通引き出し配線８を形成する。このとき、ＴＦＴ１３と保持容量１４の形成領域および配線交差部１６を除いたゲート電極配線２上および共通配線３上に、ゲート上層配線２ｂおよび共通上層配線３ｂを同時に形成する。これにより、ＴＦＴ１３形成領域および配線交差部１６を除いたゲート電極配線２、共通配線３およびソース電極配線６は二層膜構造となる。
続いて、ソース電極６ａおよびドレイン電極８に覆われていない部分のゲート電極２ａ上のｎ＋- ａ−Ｓｉ膜をドライエッチング法等によりエッチングしてチャネル部９を形成し、ＴＦＴ１３を形成する。
【００３１】
次に、図１１（ｄ）、図１２（ｄ）、図１３（ｄ）に示すように、ＴＦＴ１３および配線による段差を吸収して表面が平坦化されるように感光性を有するアクリル系透明樹脂を塗布し、フォトリソグラフィ法によりパターニングして、ドレイン電極７の共通配線３と対向し保持容量１４を形成している部分上にコンタクトホール１１を形成する。その後、焼成を行い層間絶縁膜１０を形成する。
次に、図１１（ｅ）、図１２（ｅ）、図１３（ｅ）に示すように、スパッタ法等を用いてＩＴＯ、酸化インジウム、酸化スズ等の透明導電膜を成膜した後、フォトリソグラフィ法により形成したレジストを用いてパターニングして画素電極１２を形成する。このとき、画素電極１２はコンタクトホール１１を介してドレイン電極７と電気的に接続される。なお、画素電極１２は、図１０（ｂ）に示すように、ゲート電極配線２、ゲート電極２ａ、ソース電極配線６およびソース電極６ａと重なりを有して形成される。
【００３２】
以上の工程により形成されたＴＦＴアレイ基板（第一の基板）と対向基板（第二の基板）を貼り合わせ、この間に液晶材料を注入すると共に、ゲート電極配線２およびソース電極配線６に画像信号を送信する回路を接続し、バックライトユニットを取り付けることにより所望の液晶表示装置を構成する。
【００３３】
なお、本実施の形態では、ゲート電極配線２、共通配線３およびソース電極配線７すべてを二層膜構造としたが、全ての配線を二層膜構造にしなくともよい。
また、本実施の形態では、チャネルエッチ型ＴＦＴアレイ構造の液晶表示装置について説明したが、エッチングストッパ型ＴＦＴアレイ構造の液晶表示装置にも適用できる。
【００３４】
本実施の形態によれば、実施の形態１と同様の効果が得られると共に、ゲート電極配線２およびソース電極配線６は二層膜構造を有するため、配線抵抗が小さくなって電極配線の細線化が可能となることから開口率の向上を図れ、かつ断線等による歩留り低下を防止できる。また、電極配線を構成する金属膜を薄膜化でき、製造コストを低減できる。
【００３５】
実施の形態４．
図１４はこの発明の実施の形態４によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図で、ソース電極配線部、ＴＦＴ部、保持容量部、ゲート電極配線部、電極配線の交差部および共通配線の端子変換部の断面をそれぞれ示している。
図において、３１はＴＦＴ１３上に形成されたパッシベーション膜である。なお、図２〜図４と同一部分には同符号を付し説明を省略する。
【００３６】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、図１４（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法等を用いてＡｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成分とする合金、あるいはこれらの積層膜を成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ゲート電極配線２、ゲート電極２ａおよび共通配線３を形成する。
次に、図１４（ｂ）に示すように、プラズマＣＶＤ法等を用いてゲート絶縁膜４を構成
する窒化シリコン、ａ−Ｓｉ、ｎ＋- ａ−Ｓｉを順次成膜した後、フォトリソグラフィ法により形成したレジストを用いて同一パターンに順次パターニングして、ゲート絶縁膜およびａ−Ｓｉ膜とｎ＋-ａ−Ｓｉ膜からなる半導体層５を形成する。なお、同一形状を有するゲート絶縁膜４および半導体層５は、ゲート電極２ａ上、保持容量１４が形成される共通配線３上および配線交差部１６に形成される。
【００３７】
次に、図１４（ｃ）に示すように、スパッタ法によりゲート電極配線２等を構成する金属と選択的エッチングが可能な金属薄膜（Ａｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成分とする合金、あるいはこれらの積層膜等）を成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ソース電極配線６、ソース電極６ａ、ドレイン電極７および共通引き出し配線８を形成すると共に、ソース電極６ａおよびドレイン電極７に覆われていない部分のゲート電極２ａ上のｎ＋-ａ−Ｓｉ膜をドライエッチング法等によりエッチングしてチャネル部９を形成し、ＴＦＴ１３を形成する。
【００３８】
次に、窒化シリコンを１００ｎｍ程度成膜し、パッシベーション膜３１を形成する。
次に、ＴＦＴ１３および配線による段差を吸収して表面が平坦化されるように感光性を有するアクリル系透明樹脂を塗布し、フォトリソグラフィ法によりパターニングして、ドレイン電極７の共通配線３と対向し保持容量１４を形成している部分上にコンタクトホール１１を形成する。その後、焼成を行い層間絶縁膜１０を形成する。続いて、層間絶縁膜１０をマスクとしてコンタクトホール１１により露出したドレイン電極７上のパッシベーション膜３１をエッチングし、コンタクトホール１１にドレイン電極７を露出させる（図１４（ｄ））。
【００３９】
次に、図１４（ｅ）に示すように、スパッタ法等を用いてＩＴＯ、酸化インジウム、酸化スズ等の透明導電膜を成膜した後、フォトリソグラフィ法により形成したレジストを用いてパターニングして、画素電極１２を形成する。このとき、画素電極１２はコンタクトホール１１を介してドレイン電極７と電気的に接続される。なお、画素電極１２は、ゲート電極配線２、ゲート電極２ａ、ソース電極配線６およびソース電極６ａと重なりを有して形成される。
【００４０】
以上の工程により形成されたＴＦＴアレイ基板（第一の基板）と対向基板（第二の基板）を貼り合わせ、この間に液晶材料を注入すると共に、ゲート電極配線２およびソース電極配線６に画像信号を送信する回路を接続し、バックライトユニットを取り付けることにより所望の液晶表示装置を構成する。
【００４１】
なお、本実施の形態では、チャネルエッチ型ＴＦＴアレイ構造の液晶表示装置について説明したが、エッチングストッパ型ＴＦＴアレイ構造の液晶表示装置にも適用できる。
【００４２】
本実施の形態によれば、実施の形態１と同様の効果が得られると共に、ＴＦＴ１３上にはパッシベーション膜３１が形成されているため、ＴＦＴ特性が安定してこれの起因する表示不良を防止できる。なお、層間絶縁膜１０をマスクとしてのパッシベーション膜３１のエッチング工程では、パッシベーション膜３１は１００ｎｍ程度の薄膜により構成するためエッチング時間は短く、層間絶縁膜１０の膜減りは小さいため、層間絶縁膜１０のピンホールを介しての短絡による歩留り低下や、層間絶縁膜１０上の画素電極１２と下層のゲート電極配線２やソース電極配線６との重なり容量の増加を誘発せず、輝度変化やクロストーク、ショットムラ等の表示不良の発生を抑制できる。
【００４３】
実施の形態５．
図１５はこの発明の実施の形態５によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図で、ソース電極配線部、ＴＦＴ部、保持容量部、ゲート電極配線部、電極配線の交差部および共通配線の端子変換部の断面をそれぞれ示している。なお、図中の符号は図１４と同一であるので説明を省略する。
【００４４】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、図１５（ａ）、１５（ｂ）、１５（ｃ）に示すように、実施の形態１と同様の方法により透明絶縁性基板１上にゲート電極配線２、ゲート電極２ａ、共通配線３、ゲート絶縁膜４、半導体層５、ソース電極配線６、ソース電極６ａ、ドレイン電極７、共通引き出し配線８およびＴＦＴ１３を順次形成する。
【００４５】
次に、ＴＦＴ１３を形成した後、ソース電極配線６をパターニングするために形成したレジストを剥離する前に、窒化シリコンを１００ｎｍ程度成膜してパッシベーション膜３１を形成した後、レジストを除去することにより、レジスト上の窒化シリコン膜（パッシベーション膜３１）を同時にリフトオフ法により剥離し、ソース電極配線６、ソース電極６ａ、ドレイン電極７、共通引き出し配線８上の窒化シリコン膜（パッシベーション膜３１）を除去する。
次に、ＴＦＴ１３および配線による段差を吸収して表面が平坦化されるように感光性を有するアクリル系透明樹脂を塗布し、フォトリソグラフィ法によりパターニングして、ドレイン電極７の共通配線３と対向し保持容量１４を形成している部分上にコンタクトホール１１を形成する（図１５（ｄ））。
【００４６】
次に、図１５（ｅ）に示すように、スパッタ法等を用いてＩＴＯ、酸化インジウム、酸化スズ等の透明導電膜を成膜した後、フォトリソグラフィ法により形成したレジストを用いてパターニングして、画素電極１２を形成する。このとき、画素電極１２はコンタクトホール１１を介してドレイン電極７と電気的に接続される。なお、画素電極１２は、ゲート電極配線２、ゲート電極２ａ、ソース電極配線６およびソース電極６ａと重なりを有して形成される。
【００４７】
以上の工程により形成されたＴＦＴアレイ基板（第一の基板）と対向基板（第二の基板）を貼り合わせ、この間に液晶材料を注入すると共に、ゲート電極配線２およびソース電極配線６に画像信号を送信する回路を接続し、バックライトユニットを取り付けることにより所望の液晶表示装置を構成する。
【００４８】
なお、本実施の形態では、パッシベーション膜３１の膜厚を１００ｎｍ程度としたが、５０ｎｍ程度でもパッシベーション膜としての効果が得られる。また、パッシベーション膜３１の膜厚を厚くすることにより、ソース電極配線６やソース電極６ａ、ドレイン電極７パターンによる段差を平坦化する効果が大きくなるため、４００ｎｍ程度まで厚膜化してもよい。
また、本実施の形態を、実施の形態３に示したソース電極配線６およびゲート電極配線２を二層膜構造とするＴＦＴアレイに適用してもよく、この場合、二層膜化されたゲート電極配線２に対しても平坦化の効果が得られる。
また、本実施の形態では、チャネルエッチ型ＴＦＴアレイ構造の液晶表示装置について説明したが、エッチングストッパ型ＴＦＴアレイ構造の液晶表示装置にも適用できる。
【００４９】
本実施の形態によれば、ＴＦＴ１３のチャネル部上にはパッシベーション膜３１が形成されるため、実施の形態４と同様の効果が得られると共に、パッシベーション膜３１の除去はリフトオフ法を用いるため、製造工程数は増加しない。さらに、ソース電極配線６やソース電極６ａ、ドレイン電極７パターンによる段差がパッシベーション膜３１により平坦化されるため、ソース電極配線６上等の層間絶縁膜１０の膜厚が実効的に厚くなり、層間絶縁膜１０上の画素電極１２と下層のソース電極配線６との重なり容量が小さくなる。また、層間絶縁膜１０を構成する高価な感光性を有する透明樹脂の膜厚を予め薄く形成することも可能となり、製造コストを低減できる。
【００５０】
実施の形態６．
実施の形態４および５では、ＴＦＴ１３の特性を安定化させるためにパッシベーション膜３１を形成したが、ＴＦＴ１３形成後の基板表面に水素化処理等の界面処理を施すことによっても、ＴＦＴ１３特性の安定化が図られ、実施の形態４と同様の効果が得られる。
図１６はこの発明の実施の形態６によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図で、ソース電極配線部、ＴＦＴ部、保持容量部、ゲート電極配線部、電極配線の交差部および共通配線の端子変換部の断面をそれぞれ示している。なお、図中の符号は図２〜図４と同様であるので説明を省略する。
【００５１】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、図１６（ａ）、１６（ｂ）、１６（ｃ）に示すように、実施の形態１と同様の方法により透明絶縁性基板１上にゲート電極配線２、ゲート電極２ａ、共通配線３、ゲート絶縁膜４、半導体層５、ソース電極配線６、ソース電極６ａ、ドレイン電極７、共通引き出し配線８およびＴＦＴ１３を順次形成する。
【００５２】
次に、ＴＦＴ１３を形成した後、この基板を３００゜Ｃで１時間水素プラズマにさらすことにより基板表面に水酸化処理を施す。
その後、実施の形態１と同様の方法により層間絶縁膜１０、コンタクトホール１１および画素電極１２を形成してＴＦＴアレイ基板を形成し、所望の液晶表示装置を構成する。
【００５３】
なお、本実施の形態では、ＴＦＴ１３の特性安定化のためにプラズマ処理により水素化を用いたが、他の手法を用いてＴＦＴ１３のチャネル部の界面処理を行ってもよい。
【００５４】
実施の形態７．
図１７はこの発明の実施の形態７によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図で、ソース電極配線部、ＴＦＴ部、保持容量部、ゲート電極配線部、電極配線の交差部および共通配線の端子変換部の断面をそれぞれ示している。なお、図中の符号は図７〜図９と同一であるので説明を省略する。
【００５５】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、図１７（ａ）に示すように、実施の形態２と同様の方法により、ゲート電極配線２、ゲート電極２ａおよび共通配線３を形成する。
次に、図１７（ｂ）に示すように、プラズマＣＶＤ法等を用いてゲート絶縁膜４を構成する窒化シリコンを４００ｎｍ、ａ−Ｓｉ、ｎ＋- ａ−Ｓｉを順次成膜した後、フォトリソグラフィ法により形成したレジストを用い同一パターンで順次パターニングして、ゲート絶縁膜４およびａ−Ｓｉ膜とｎ＋-ａ−Ｓｉ膜からなる半導体層５を形成する。このとき、ゲート絶縁膜４のエッチング部分は、成膜膜厚４００ｎｍに対して残膜厚が２００ｎｍになるまでエッチングする。なお、同一形状を有するゲート絶縁膜４および半導体層５は、ゲート電極２ａ上および配線交差部１６に形成される。すなわち、保持容量１４を構成する共通配線３上の半導体層ａ−Ｓｉ膜とｎ＋-ａ−Ｓｉ膜）５は除去され、この部分には膜厚２００ｎｍのゲート絶縁膜４のみが形成される。
【００５６】
その後、図１７（ｃ）、図１７（ｄ）、図１７（ｅ）に示すように、実施の形態２と同様の方法により、ソース電極配線６、ソース電極６ａ、ドレイン電極７、共通引き出し配線８、ＴＦＴ１３、層間絶縁膜１０、コンタクトホール１１、２８、２９および画素電極１２、接続配線３０を形成してＴＦＴアレイ基板を形成し、所望の液晶表示装置を構成する。
【００５７】
なお、本実施の形態は、保持容量１４を共通配線３とドレイン電極７によって形成する場合について説明したが、共通配線を有さず、ゲート電極配線とドレイン電極を重ね合わせて保持容量を形成する構造の液晶表示装置にも適用できる。
また、本実施の形態では、チャネルエッチ型ＴＦＴアレイ構造の液晶表示装置について説明したが、エッチングストッパ型ＴＦＴアレイ構造の液晶表示装置にも適用できる。
【００５８】
本実施の形態によれば、実施の形態２と同様の効果が得られると共に、保持容量１４形成部の絶縁膜が薄く形成されるため、実施の形態２と同じ容量の保持容量を形成するための共通配線３とドレイン電極７との重なり面積を小さくでき、共通配線３を細線化できるため、画素の開口率の向上を図れる。さらに、保持容量１４の層構成が金属／絶縁体／半導体とならないため、容量に電圧依存性が生じない。
【００５９】
実施の形態８．
図１８はこの発明の実施の形態８によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図で、ソース電極配線部、ＴＦＴ部、保持容量部、ゲート電極配線部、電極配線の交差部および共通配線の端子変換部の断面をそれぞれ示している。
図において、３１はＴＦＴ１３上に形成されたパッシベーション膜である。なお、図７〜図９と同一部分には同符号を付し説明を省略する。
【００６０】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、図１８（ａ）、１８（ｂ）、１８（ｃ）に示すように、実施の形態２と同様の方法により透明絶縁性基板１上にゲート電極配線２、ゲート電極２ａ、共通配線３、ゲート絶縁膜４、半導体層５、ソース電極配線６、ソース電極６ａ、ドレイン電極７、共通引き出し配線８およびＴＦＴ１３を順次形成する。
【００６１】
次に、窒化シリコンを１００ｎｍ程度成膜してパッシベーション膜３１を形成する。
次に、ＴＦＴ１３および配線による段差を吸収して表面が平坦化されるように感光性を有するアクリル系透明樹脂を塗布し、フォトリソグラフィ法によりパターニングして、ドレイン電極７の共通配線３と対向し保持容量１４を形成している部分上にコンタクトホール１１、および端子変換部１５の共通引き出し配線８上と共通配線３上にコンタクトホール２８、２９を形成する。その後、焼成を行い層間絶縁膜１０を形成する。続いて、層間絶縁膜１０をマスクとしてコンタクトホール１１、２８、２９により露出したドレイン電極７上と共通引き出し配線８上のパッシベーション膜３１、および共通配線３上のパッシベーション膜３１とゲート絶縁膜４をエッチングし、コンタクトホール１１にドレイン電極７、コンタクトホール２８に共通引き出し配線８、およびコンタクトホール２９に共通配線３を露出させる（図１８（ｄ））。
その後、図１８（ｅ）に示すように、実施の形態２と同様の方法により画素電極１２および接続配線３０を形成してＴＦＴアレイ基板を形成し、所望の液晶表示装置を構成する。
【００６２】
なお、本実施の形態を実施の形態７に示した構造を有するＴＦＴアレイに適用しても同様の効果が得られる。
また、本実施の形態では、パッシベーション膜３１の膜厚を１００ｎｍ程度としたが、５０ｎｍ程度でもパッシベーション膜としての効果が得られる。
【００６３】
本実施の形態によれば、実施の形態２あるいは実施の形態７と同様の効果が得られると共に、ＴＦＴ１３上にはパッシベーション膜３１が形成されているため、ＴＦＴ特性が安定してこれの起因する表示不良を防止できる。なお、層間絶縁膜１０をマスクとしてのパッシベーション膜３１およびゲート絶縁膜４のエッチング工程では、ゲート絶縁膜４は２００ｎｍ、パッシベーション膜３１は１００ｎｍ程度の薄膜により構成するためエッチング時間は短く、層間絶縁膜１０の膜減りは小さいため、層間絶縁膜１０のピンホールを介しての短絡による歩留り低下や、層間絶縁膜１０上の画素電極１２と下層のゲート電極配線２やソース電極配線６との重なり容量の増加を誘発せず、輝度変化やクロストーク、ショットムラ等の表示不良の発生を抑制できる。
【００６４】
実施の形態９．
図１９はこの発明の実施の形態９によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板を示す概略平面図で、図１９（ａ）は表示領域外の端子変換部、図１９（ｂ）は表示領域内の画素部を示している。図２０は図１９のＡ−Ｂ線に沿った部分、図２１は図１９のＣ−Ｄ線に沿った部分、図２２は図１９のＥ−Ｆ線に沿った部分の製造工程を示す断面図である。
図において、３２は層間絶縁膜１０の表面に形成された凹凸である。なお、図１〜図４と同一部分には同符号を付し説明を省略する。
【００６５】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、図２０（ａ）、図２１（ａ）、図２２（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法等を用いてＡｌを２００ｎｍ成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ゲート電極配線２、ゲート電極２ａおよび共通配線３を形成する。
次に、図２０（ｂ）、図２１（ｂ）、図２２（ｂ）に示すように、プラズマＣＶＤ法等を用いてゲート絶縁膜４を構成する窒化シリコンを４００ｎｍ、ａ−Ｓｉを１５０ｎｍ、ｎ＋-ａ−Ｓｉを３０ｎｍ順次成膜した後、フォトリソグラフィ法により形成したレジストを用いて同一パターンに順次パターニングして、ゲート絶縁膜４およびａ−Ｓｉ膜とｎ＋-ａ−Ｓｉ膜からなる半導体層５を形成する。なお、同一形状を有するゲート絶縁膜４および半導体層５は、ゲート電極２ａ上、保持容量１４が形成される共通配線３上および配線交差部１６に形成される。
【００６６】
次に、図２０（ｃ）、図２１（ｃ）、図２２（ｃ）に示すように、スパッタ法等を用いてＣｒを４００ｎｍを成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ソース電極配線６、ソース電極６ａ、ドレイン電極７および共通引き出し配線８を形成すると共に、ソース電極６ａおよびドレイン電極７に覆われていない部分のゲート電極２ａ上のｎ＋-ａ−Ｓｉ膜をドライエッチング法等によりエッチングしてチャネル部９を形成し、ＴＦＴ１３を形成する。
次に、図２０（ｄ）、図２１（ｄ）、図２２（ｄ）に示すように、ＴＦＴ１３および配線による段差を吸収して表面が平坦化されるように感光性を有するアクリル系透明樹脂を塗布し、フォトリソグラフィ法によりパターニングして、ドレイン電極７の共通配線３と対向し保持容量１４を形成している部分上にコンタクトホール１１を形成すると同時に、表示領域内の層間絶縁膜１０表面に微小な凹凸３２を形成する。その後、焼成を行い層間絶縁膜１０を形成する。
【００６７】
次に、図２０（ｅ）、図２１（ｅ）、図２２（ｅ）に示すように、スパッタ法等を用いてＡｌを１００ｎｍ成膜した後、フォトリソグラフィ法により形成したレジストを用いてパターニングして、画素電極１２を形成する。このとき、画素電極１２はコンタクトホール１１を介してドレイン電極７と電気的に接続される。なお、画素電極１２は層間絶縁膜１０に形成された凹凸３２により、反射電極を兼ねている。また、画素電極１２は、図１９（ｂ）に示すように、ゲート電極配線２およびソース電極配線６と層間絶縁膜１０を介して重なり部分を有して形成される。
【００６８】
以上の工程により形成されたＴＦＴアレイ基板（第一の基板）と対向基板（第二の基板）を貼り合わせ、この間に液晶材料を注入すると共に、ゲート電極配線２およびソース電極配線６に画像信号を送信する回路を接続することにより所望の反射型液晶表示装置を構成する。
このようにして形成された反射型液晶表示装置では、ＴＦＴ１３および配線に起因する段差は層間絶縁膜１０により平坦化されるため、段差に起因する配向異常は発生しない。また、画素電極１２はソース電極配線６およびゲート電極配線２と層間絶縁膜１０を介して重ね合わされているため、電極配線の電界に起因する配向異常も生じない。
【００６９】
なお、本実施の形態では、ゲート電極２ａ層を２００ｎｍのＡｌ膜を用いて構成したが、膜厚、材料ともこれに限定されるものではなく、膜厚は１００ｎｍ〜５００ｎｍ、材料はＡｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成分とする合金、あるいはこれらの積層膜でもよい。これは、ソース電極６ａ、ドレイン電極７層および画素電極１２に関しても同様であるが、ソース電極配線６を構成する材料は、ゲート電極配線２等を構成する材料と選択的エッチングが可能な材料を用いる。ただし、ゲート絶縁膜４の一部を残す構成を有するＴＦＴアレイに適用した場合においては、この限りではない。また、画素電極１２の膜厚は２０ｎｍ〜２００ｎｍが望ましい。
また、配線が交差する部分での上層の段差切れを防止するために、ゲート電極配線２層およびゲート絶縁膜４のパターニング工程において、テーパエッチングを用いることが望ましい。
また、層間絶縁膜１０を構成する材料としては、反射型の液晶表示装置であるので、レジスト等の感光性を有する不透明樹脂を用いてもよい。
また、支持基板として、透明絶縁性基板１の代わりに不透明な絶縁性基板を用いてもよい。
【００７０】
また、本実施の形態は、保持容量１４を共通配線３とドレイン電極７によって形成する場合について説明したが、共通配線を有さず、ゲート電極配線とドレイン電極を重ね合わせて保持容量を形成する構造の液晶表示装置にも適用できる。
また、本実施の形態では、画素電極１２をゲート電極配線２とソース電極配線６の両方に重ねて形成したが、一方の電極配線のみと重ねる、もしくは重なりを有しない構造の液晶表示装置にも適用できる。
また、本実施の形態では、チャネルエッチ型ＴＦＴアレイ構造の液晶表示装置について説明したが、エッチングストッパ型ＴＦＴアレイ構造の液晶表示装置にも適用できる。
【００７１】
本実施の形態によれば、反射型液晶表示装置において実施の形態１と同様の効果が得られる。さらに、表面に微小な凹凸３２を有する層間絶縁膜１０をマスクとしてのエッチング工程を有しないため、凹凸３２の表面状態が保持され、反射電極の反射特性がプロセスの変動を受けないため、歩留りの向上が図れる。
また、本実施の形態では、実施の形態１に示した構成を有するＴＦＴアレイを反射型の液晶表示装置に適用した場合について示したが、実施の形態２〜実施の形態８に示す構成を有するＴＦＴアレイに対して、層間絶縁膜１０に表面に微小な凹凸３２を形成すると共に、画素電極１２をＡｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成分とする合金、あるいはこれらの積層膜で形成することにより適用でき、それぞれ同様の効果が得られる。
【００７２】
【発明の効果】
以上のように、この発明によれば、ＴＦＴや配線上に形成され、ＴＦＴや配線に起因する段差を平坦化する層間絶縁膜を有するＴＦＴアレイにおいて、ゲート絶縁膜を半導体層と同一マスクでパターニングすることにより、層間絶縁膜をマスクとしてのゲート絶縁膜のエッチング工程における層間絶縁膜の膜減りは小さく、層間絶縁膜のピンホールを介しての短絡や、層間絶縁膜上の画素電極と下層配線との重なり容量の増加を防止でき、良好な表示特性を有する高開口率の液晶表示装置を高歩留りで得ることができる。
また、層間絶縁膜の膜減りは小さくなるため、高価な感光性を有する透明樹脂の膜厚を予め薄く形成することも可能となり、製造コストを低減できる。
また、本発明による液晶表示装置は、従来と比較して工程数の増加や新規なプロセスを必要としない。
また、ゲート絶縁膜が半導体層と同一パターンにパターニングされているため、配線交差部等を除いては、ソース電極配線層とゲート電極配線層の間にはゲート絶縁膜が介在しないため、ゲート電極配線とソース電極配線を互いの層で形成して二層膜構造とすることができ、配線抵抗が小さくなることから、配線の細線化や薄膜化が可能となる。
また、保持容量構成部分のゲート絶縁膜を薄膜化することにより、保持容量構成部分の共通配線の細線化でき、開口率の向上を図れる。
また、本構成のＴＦＴアレイ構造は、パッシベーション膜を有する構造にも適用でき、同様の効果が得られる。
また、本構成のＴＦＴアレイ構造は、反射型の液晶表示装置にも適用できる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による液晶表示装置のＴＦＴアレイ基板を示す概略平面図である。
【図２】 この発明の実施の形態１による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図３】 この発明の実施の形態１による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図４】 この発明の実施の形態１による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図５】 この発明の液晶表示装置の等価回路を示す図である。
【図６】 この発明の実施の形態２による液晶表示装置のＴＦＴアレイ基板を示す概略平面図である。
【図７】 この発明の実施の形態２による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図８】 この発明の実施の形態２による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図９】 この発明の実施の形態２による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１０】 この発明の実施の形態３による液晶表示装置のＴＦＴアレイ基板を示す概略平面図である。
【図１１】 この発明の実施の形態３による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１２】 この発明の実施の形態３による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１３】 この発明の実施の形態３による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１４】 この発明の実施の形態４による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１５】 この発明の実施の形態５による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１６】 この発明の実施の形態６による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１７】 この発明の実施の形態７による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１８】 この発明の実施の形態８による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１９】 この発明の実施の形態９による液晶表示装置のＴＦＴアレイ基板を示す概略平面図である。
【図２０】 この発明の実施の形態９による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図２１】 この発明の実施の形態９による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図２２】 この発明の実施の形態９による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図２３】 従来のこの種液晶表示装置のＴＦＴアレイ基板を示す概略平面図である。
【図２４】 従来の液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図２５】 従来の液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図２６】 従来の液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【符号の説明】
１ 絶縁性基板、２ ゲート電極配線、２ａ ゲート電極、
２ｂ ゲート上層配線、３ 共通配線、３ｂ 共通上層配線、
４ ゲート絶縁膜、５ 半導体層、６ ソース電極配線、６ａ ソース電極、
６ｂ ソース下層配線、７ ドレイン電極、８ 共通引き出し配線、
９ チャネル部、１０ 層間絶縁膜、１１ コンタクトホール、
１２ 画素電極、１３ ＴＦＴ、１４ 保持容量、１５ 端子変換部、
１６ 配線交差部、１７ ゲート端子、１８ ソース端子、１９ 共通端子、
２２ 液晶容量、２３、２４、２５、２６ 重なり容量、
２８、２９ コンタクトホール、３０ 接続配線、
３１ パッシベーション膜、３２ 層間絶縁膜の凹凸。
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと称する）を搭載した液晶表示装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、ＴＦＴを搭載した液晶表示装置は、薄型、軽量、低消費電力等の特徴を生かして、ノートブック型パーソナルコンピュータからディスクトップディスプレイ、携帯端末等広汎な用途に用いられ、ますます需要が広まっている。
従来のＴＦＴを搭載した液晶表示装置は、絶縁性基板上にマトリクス状に配列形成されたゲート電極、ソース電極、半導体層等からなるＴＦＴと画素電極、および画素電極の周りに形成された電極配線（ゲート電極配線、ソース電極配線）を有する第一の基板（ＴＦＴアレイ基板）と、他の絶縁性基板上にブラックマトリクス（以下、ＢＭと称する）、対向電極を有する第二の基板（対向基板）を対向させ接着すると共に、第一の基板と第二の基板の間に液晶材料を注入することにより構成されている。
【０００３】
液晶表示装置の薄型、軽量、低消費電力等の利点を伸ばすためには、液晶表示パネルの画素部の有効表示面積を大きくすること、すなわち画素の開口率を向上させることが有効であるが、従来、最も汎用に用いられているＴＮ液晶を用いたＴＦＴアレイでは、ＴＦＴや電極配線等の段差による配向異常や、画素電極の周りに形成された電極配線によって画素電極の電界とは異なる電界が生じることによる光漏れが発生するため、これらの表示不良を防止するために対向基板上に設けられるＢＭの形成領域を広くすることが必要であり、画素の高開口率化を難しくしていた。
上記の問題を解決する方法として、絶縁性基板上にＴＦＴおよび電極配線を形成した後に、これらを覆うように層間絶縁膜を形成することにより平坦化し、層間絶縁膜の下層にある電極配線等とオーバーラップさせて層間絶縁膜上に広い面積を有する画素電極を形成する方法が提案されており、例えば、特開平９−１２７５５３号公報には、透明樹脂からなる層間絶縁膜を用いた高開口率ＴＦＴアレイ構造が開示されている。
【０００４】
図２３は従来の高開口率ＴＦＴアレイ構造を有する液晶表示装置のＴＦＴアレイ基板の一例を示す概略平面図で、図２３（ａ）は表示領域外の端子変換部、図２３（ｂ）は表示領域内の画素部を示している。図２４は図２３のＡ−Ｂ線に沿った部分、図２５は図２３のＣ−Ｄ線に沿った部分、図２６は図２３のＥ−Ｆ線に沿った部分の製造工程を示す断面図である。図において、１はガラス基板等の透明絶縁性基板、２は透明絶縁性基板１上に形成されたゲート電極配線、２ａはゲート電極配線２から延長して形成されたゲート電極、３は透明絶縁性基板１上に形成された共通配線、４はゲート電極２ａ層上に形成されたゲート絶縁膜、５はゲート絶縁膜４上に形成されたアモルファスシリコン（以下、ａ−Ｓｉと称する）膜および不純物がドープされた低抵抗アモルファスシリコン（以下、ｎ＋ -ａ−Ｓｉと称する）膜からなる半導体層、６はソース電極配線、６ａはソース電極配線６から延長して形成されたソース電極、７はソース電極６と対を成すドレイン電極、８はソース電極配線７と同層に形成された共通引き出し配線、９はチャネル部、１０は層間絶縁膜、１１は保持容量１４を構成するドレイン電極７上に形成されたコンタクトホール、１２は層間絶縁膜１０上に形成された画素電極で、コンタクトホール１１を介してドレイン電極８と電気的に接続される。１３はＴＦＴ、１４は保持容量、１５は共通配線３の表示領域外に設けられた端子変換部で、共通配線３は端子変換部１５において共通引き出し配線８と接続される。１６はゲート電極配線２あるいは共通配線３とソース電極配線６あるいは共通引き出し配線８との配線交差部である。２８は端子変換部１５の共通引き出し配線８上に形成されたコンタクトホール、２９は端子変換部１５の共通配線３上に形成されたコンタクトホール、３０は画素電極１２形成と同時に形成されたＩＴＯ膜からなる接続配線、３１はＴＦＴ１３上に形成されたパッシベーション膜である。
【０００５】
次に、従来の液晶表示装置のＴＦＴアレイ基板の製造工程を図２３、２４、２５を用いて説明する。
まず、図２４（ａ）、図２５（ａ）、図２６（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法等を用いてＣｒを成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ゲート電極配線２、ゲート電極２ａおよび共通配線３を形成する。
次に、図２４（ｂ）、図２５（ｂ）、図２６（ｂ）に示すように、プラズマＣＶＤ法等を用いてゲート絶縁膜４を構成する窒化シリコン、ａ−Ｓｉ、ｎ＋-ａ−Ｓｉを順次成膜した後、フォトリソグラフィ法により形成したレジストを用いてｎ＋- ａ−Ｓｉ膜およびａ−Ｓｉ膜をパターニングして、ａ−Ｓｉ膜およびｎ＋-ａ−Ｓｉ膜からなる半導体層５を形成する。
次に、図２４（ｃ）、図２５（ｃ）、図２６（ｃ）に示すように、スパッタ法によりＣｒを成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ソース電極配線６、ソース電極６ａ、ドレイン電極７および共通引き出し配線８を形成すると共に、ソース電極６ａおよびドレイン電極７に覆われていない部分のゲート電極２ａ上のｎ＋-ａ−Ｓｉ膜をドライエッチング法等によりエッチングしてチャネル部９を形成し、ＴＦＴ１３を形成する。
【０００６】
次に、窒化シリコンを成膜しパッシベーション膜３１を形成する。
次に、ＴＦＴ１３および配線による段差を吸収して表面が平坦化されるように感光性を有するアクリル系透明樹脂を塗布し、フォトリソグラフィ法によりパターニングして、ドレイン電極７の共通配線３と対向し保持容量１４を構成している部分上にコンタクトホール１１、および端子変換部１５の共通引き出し配線８上と共通配線３上にコンタクトホール２８、２９を形成する。その後、焼成を行い層間絶縁膜１０を形成する。続いて、層間絶縁膜１０をマスクとしてコンタクトホール１１、２８、２９により露出したドレイン電極７上と共通引き出し配線８上のパッシベーション膜３１、および共通配線３上のパッシベーション膜３１とゲート絶縁膜４をエッチングし、コンタクトホール１１にドレイン電極７、コンタクトホール２８に共通引き出し配線８、およびコンタクトホール２９に共通配線３を露出させる（図２４（ｄ）、図２５（ｄ）、図２６（ｄ））。
次に、図２４（ｅ）、図２５（ｅ）、図２６（ｅ）に示すように、スパッタ法によりＩＴＯを成膜した後、フォトリソグラフィ法により形成したレジストを用いてパターニングして、画素電極１２および接続配線３０を形成する。このとき、画素電極１２はコンタクトホール１１を介してドレイン電極７と電気的に接続され、端子変換部１５の共通引き出し配線８と共通配線３はコンタクトホール２８、２９および接続配線３０を介して電気的に接続される。以上の工程によりＴＦＴアレイ基板を形成する。
【０００７】
【発明が解決しようとする課題】
従来の高開口率ＴＦＴアレイ構造を有する液晶表示装置は以上のように構成されており、層間絶縁膜１０の下層にあるゲート電極配線２等と層間絶縁膜１０上に形成された画素電極１２を電気的に接続するためには、層間絶縁膜１０をパターニングした後、層間絶縁膜１０をマスクとして共通配線３上のゲート絶縁膜４をエッチングする必要があるが、層間絶縁膜１０はゲート絶縁膜４に対してエッチング選択性が小さいため、ゲート絶縁膜４のエッチング時に層間絶縁膜１０もエッチングされて膜減りが生じ、層間絶縁膜１０のピンホールを介して短絡が発生して歩留りを低下させるという問題があった。また、層間絶縁膜１０上の画素電極１２と下層のソース電極配線６やゲート電極配線２との重なり容量が大きくなり、輝度変化やクロストーク、ショットムラ等の表示不良を発生させる。
上記の問題を解決する方法として、層間絶縁膜を厚膜化する方法が考えられるが、大型基板において、面内均一性を保持した状態での厚膜化は難しく、また、層間絶縁膜には感光性を有する透明樹脂が用いられるが、感光性を有する透明樹脂は高価であり、厚膜化はコスト上昇の原因となる。
【０００８】
この発明は、上記のような問題点を解消するためになされたもので、平坦化のために用いられる樹脂からなる層間絶縁膜の膜減りを抑制して、良好な表示特性を有する高開口率の液晶表示装置を高歩留りで得ることを目的とする。さらにこの装置に適した製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係わる液晶表示装置は、透明絶縁性基板と、
この透明絶縁性基板上に形成された走査電極、走査電極配線および共通配線と、
上記走査電極を覆い、また上記走査電極配線、共通配線の所定部分を覆うように形成された半導体層と、
上記半導体層の下層に上記透明絶縁性基板上に形成され、上記半導体層と同一のマスクによりエッチングされ、上記半導体層の形成領域以外では、一部を残してエッチングされ、そのエッチング部分が厚さの薄い残膜とされた絶縁膜と、
上記走査電極上の半導体層と共に半導体素子を構成する第一の電極、第二の電極、および上記第一の電極に接続された第一の電極配線と、
上記走査電極、走査電極配線、共通配線、半導体層、第一の電極、第一の電極配線および第二の電極より上層に形成された樹脂からなる層間絶縁膜と、
上記層間絶縁膜上に形成され、上記層間絶縁膜に形成された第一のコンタクトホールを介して上記第二の電極と電気的に接続された透明導電膜からなる画素電極と、
上記第一の電極配線と同時に、上記透明絶縁性基板上に形成された共通引き出し配線と、
上記画素電極と同じ材料で形成され、上記共通引き出し配線と上記共通配線とを電気的に接続する接続配線を含む表示領域外の端子変換部とを有する第一の基板、および
上記第一の基板と共に液晶材料を挟持する第二の基板を備え、
上記半導体層は、上記端子変換部には形成されず、この端子変換部では、上記絶縁膜の厚さの薄い残膜が上記共通配線を覆い、この厚さの薄い残膜と上記層間絶縁膜に第二のコンタクトホールが形成され、この第二のコンタクトホールを介して上記接続配線が上記共通配線と共通引き出し配線を接続しており、また上記共通配線が上記第二の電極と対向する保持容量部でも、上記半導体層は形成されず、前記絶縁膜の厚さの薄い残膜が形成され、この絶縁膜の厚さの薄い残膜が保持容量を形成したことを特徴とする。
【００１０】
また、発明に係わる液晶表示装置の製造方法は、第一、第二の透明絶縁性基板を対向させて接着すると共に、上記第一、第二の透明絶縁性基板の間には液晶材料が挟持されている液晶表示装置の製造方法において、
上記第一の透明絶縁性基板に走査電極、走査電極配線および共通配線を形成する工程と、
上記走査電極、走査電極配線および共通配線を覆うように上記第一の透明絶縁性基板上に絶縁膜と、その上に半導体膜を成膜し、その後、同一のマスクを用いて上記半導体膜をパターン化して、上記走査電極を覆い、また上記走査電極配線と共通配線の所定部分を覆う半導体層を形成するとともに、上記絶縁膜をエッチングし、そのエッチング部分を厚さの薄い残膜とし、この絶縁膜の厚さの薄い残膜により、上記第一の透明絶縁性基板の表示領域外の端子変換部で上記共通配線を覆う工程と、
上記走査電極上の半導体層と共に半導体素子を構成する第一の電極、第二の電極、上記第一の電極に接続された第一の電極配線、および上記端子変換部に共通引き出し配線を形成する工程と、
上記第一の電極、第一の電極配線、第二の電極および共通引き出し配線を覆うように、上記第一の透明絶縁性基板上に感光性を有する透明樹脂を塗布し、露光、現像処理により上記第二の電極上に第一のコンタクトホール、上記端子変換部の上記共通引き出し配線上に第二のコンタクトホール、および上記端子変換部の上記共通配線上に第三のコンタクトホールを有する層間絶縁膜を形成する工程と、
上記層間絶縁膜をマスクとして、上記第三のコンタクトホールにより露出した上記絶縁膜の厚さの薄い残膜をエッチングする工程と、
上記層間絶縁膜上および上記第一、第二および第三のコンタクトホール内に透明導電膜を成膜し、パターニングして、上記第二の電極と上記第一のコンタクトホールを介して電気的に接続された画素電極と、上記共通引き出し配線と上記共通配線を上記第二のコンタクトホールと第三のコンタクトホールを介して電気的に接続する接続配線を形成する工程を含み、
上記端子変換部では上記半導体膜は除去されており、また上記共通配線が上記第二の電極と対向する保持容量部でも、上記半導体膜は除去され、前記絶縁膜の厚さの薄い残膜が形成され、この絶縁膜の厚さの薄い残膜が保持容量を形成したことを特徴とする。
【００１１】
【発明の実施の形態】
実施の形態１．
以下、この発明の一実施の形態である液晶表示装置およびその製造方法を図について説明する。図１は本発明の実施の形態１によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板を示す概略平面図で、図１（ａ）は表示領域外の端子変換部、図１（ｂ）は表示領域内の画素部を示している。図２は図１のＡ−Ｂ線に沿った部分、図３は図１のＣ−Ｄ線に沿った部分、図４は図１のＥ−Ｆ線に沿った部分の製造工程を示す断面図である。
図において、１はガラス基板等の透明絶縁性基板、２は透明絶縁性基板１上に形成された走査電極配線（本実施の形態ではゲート電極配線）、２ａはゲート電極配線２から延長して形成された走査電極（本実施の形態ではゲート電極）、３は透明絶縁性基板１上に形成された共通配線、４はゲート電極配線２、ゲート電極２ａおよび共通配線３上に形成されたゲート絶縁膜、５はゲート絶縁膜４上に形成されたアモルファスシリコン（以下、ａ−Ｓｉと称する）膜および不純物がドープされた低抵抗アモルファスシリコン（以下、ｎ＋-ａ−Ｓｉと称する）膜からなる半導体層、６は第一の電極配線（本実施の形態ではソース電極配線）、６ａはソース電極配線６から延長して形成された第一の電極（本実施の形態ではソース電極）、７はソース電極６と対を成す第二の電極（本実施の形態ではドレイン電極）、８はソース電極配線７と同層に形成された共通引き出し配線、９はチャネル部、１０は層間絶縁膜、１１は保持容量１４を構成するドレイン電極７上に形成された第一のコンタクトホール（以下、コンタクトホール１１と称する）、１２は層間絶縁膜１０上に形成された画素電極で、コンタクトホール１１を介してドレイン電極７と電気的に接続される。１３はＴＦＴ、１４は保持容量、１５は共通配線３の表示領域外に設けられた端子変換部で、共通配線３は端子変換部１５において共通引き出し配線８と接続される。１６はゲート電極配線２あるいは共通配線３とソース電極配線６あるいは共通引き出し配線８との配線交差部である。
【００１２】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、図２（ａ）、図３（ａ）、図４（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法等を用いてＡｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成分とする合金、あるいはこれらの積層膜を成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ゲート電極配線２、ゲート電極２ａおよび共通配線３を形成する。
次に、図２（ｂ）、図３（ｂ）、図４（ｂ）に示すように、プラズマＣＶＤ法等を用いて、ゲート電極配線２、ゲート電極２ａ、および共通配線３を覆うように、透明絶縁性基板１上にゲート絶縁膜４を構成する窒化シリコン、ａ−Ｓｉ、ｎ＋-ａ−Ｓｉを順次成膜した後、フォトリソグラフィ法により形成したレジストを用いて同一パターンに順次パターニングして、パターン化したゲート絶縁膜４およびａ−Ｓｉ膜とｎ＋-ａ−Ｓｉ膜からなる半導体層５を形成する。なお、同一形状を有するパターン化したゲート絶縁膜４と半導体層（ａ−Ｓｉ膜とｎ＋- ａ−Ｓｉ膜）５は、ゲート電極２ａを覆い、保持容量１４を形成する共通配線３上の部分を覆い、またゲート電極配線２、共通配線３とソース電極配線６との配線交差部１６、およびゲート電極配線２と共通引き出し配線８との交差部１６を覆うように形成されるが、図４に示すように、共通配線３と共通引き出し配線８とが交差する端子変換部１５には形成されない。
【００１３】
次に、図２（ｃ）、図３（ｃ）、図４（ｃ）に示すように、パターン化した半導体層５を覆うように、透明絶縁性基板上にスパッタ法によりゲート電極配線２等を構成する金属と選択的エッチングが可能な金属薄膜（Ａｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成分とする合金、あるいはこれらの積層膜等）を成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ソース電極配線６、ソース電極６ａ、ドレイン電極７および共通引き出し配線８を形成すると共に、ソース電極６ａおよびドレイン電極７に覆われていない部分のゲート電極２ａ上のｎ＋-ａ−Ｓｉ膜をドライエッチング法等によりエッチングしてチャネル部９を形成し、ＴＦＴ１３を形成する。ソース電極６ａとドレイン電極７は、ゲート電極２ａ上の半導体層５と共にＴＦＴ１３を形成し、共通引き出し配線８は、表示用域外にゲート電極配線２と共通配線３と交差するように形成される。共通引き出し配線８は、端子変換部１５において共通配線３上に直接電気的に接続される。
【００１４】
次に、図２（ｄ）、図３（ｄ）、図４（ｄ）に示すように、ＴＦＴ１３および配線による段差を吸収して表面が平坦化されるように感光性を有するアクリル系透明樹脂を塗布し、フォトリソグラフィ法によりパターニングして、ドレイン電極７の共通配線３と対向し保持容量１４を構成している部分上にコンタクトホール１１を形成する。その後、焼成を行い層間絶縁膜１０を形成する。
次に、図２（ｅ）、図３（ｅ）、図４（ｅ）に示すように、スパッタ法等を用いてＩＴＯ、酸化インジウム、酸化スズ等の透明導電膜を成膜した後、フォトリソグラフィ法により形成したレジストを用いてパターニングして画素電極１２を形成する。このとき、画素電極１２はコンタクトホール１１を介してドレイン電極７と電気的に接続される。なお、画素電極１２は、図１（ｂ）に示すように、ゲート電極配線２、ゲート電極２ａ、ソース電極配線６およびソース電極６ａと重なりを有して形成される。
【００１５】
以上の工程により形成されたＴＦＴアレイ基板（第一の基板）と対向基板（第二の基板）を貼り合わせ、この間に液晶材料を注入すると共に、ゲート電極配線２およびソース電極配線６に画像信号を送信する回路を接続し、バックライトユニットを取り付けることにより所望の液晶表示装置を構成する。
このようにして形成された液晶表示装置では、ＴＦＴ１３および配線に起因する段差は層間絶縁膜１０により平坦化されるため、段差に起因する配向異常は発生しない。また、画素電極１２はソース電極配線６およびゲート電極配線２と層間絶縁膜１０を介して重ね合わされているため、電極配線の電界に起因する配向異常も生じない。
【００１６】
図５はＴＦＴアレイの等価回路を示している。図において、１７はゲート電極配線２から延長して基板端部に形成されたゲート端子（Ｇ1 、Ｇ2・・・Ｇn ）、１８はソース電極配線６から延長して基板端部に形成されたソース端子（Ｓ1、Ｓ2・・・Ｓn ）、１９は共通引き出し配線８から延長して基板端部に形成された共通端子である。２２は画素電極１２と対向基板上の対向電極との間に形成される液晶容量、２３、２４は画素電極１２とソース電極配線６との重なり容量で、２３は同一画素内のソース電極配線６との重なり容量Ｃｄｓ1、２４は隣接画素のソース電極配線６との重なり容量Ｃｄｓ2 である。２５、２６は画素電極１２とゲート電極配線２との重なり容量で、２５は同一画素内のゲート電極配線２との重なり容量Ｃｇｄ1、２６は隣接画素のゲート電極配線２との重なり容量Ｃｇｄ2である。
【００１７】
なお、本実施の形態では、ゲート絶縁膜４を半導体層５と同形状にパターニングするためこの部分の段差が大きくなり、上層に形成されるソース電極配線６等に段差切れが生じる可能性が高くなる。これを防止するために、ゲート絶縁膜４のエッチング工程において、テーパエッチングを用いることが望ましい。
また、本実施の形態は、保持容量１４を共通配線３とドレイン電極７によって形成する場合について説明したが、共通配線を有さず、ゲート電極配線とドレイン電極を重ね合わせて保持容量を形成する構造の液晶表示装置にも適用できる。
また、本実施の形態では、画素電極１２をゲート電極配線２とソース電極配線６の両方に重ねて形成したが、一方の電極配線のみと重ねる、もしくは重なりを有しない構造の液晶表示装置にも適用できる。
また、本実施の形態では、チャネルエッチ型ＴＦＴアレイ構造の液晶表示装置について説明したが、エッチングストッパ型ＴＦＴアレイ構造の液晶表示装置にも適用できる。
【００１８】
この発明によれば、ゲート絶縁膜４は、半導体層５と同一マスクでパターニングされ、電極配線交差部１６、ゲート電極２ａ上のＴＦＴ１３形成領域および共通配線３上の保持容量１４形成領域以外の領域には形成されないため、端子変換部１５の共通配線３上にはゲート絶縁膜４は形成されず、共通配線３上に直接共通引き出し配線８を形成して電気的に接続できる。このため、端子変換部１５において従来必要であった層間絶縁膜１０をマスクとしてのゲート絶縁膜４のエッチング工程が不要となり、層間絶縁膜１０の膜減りが生じないため、層間絶縁膜１０のピンホールを介しての短絡による歩留り低下や、層間絶縁膜１０上の画素電極１２と下層のゲート電極配線２やソース電極配線６との重なり容量２３、２４、２５、２６の増加を誘発せず、輝度変化やクロストーク、ショットムラ等の表示不良の発生を抑制できる。また、層間絶縁膜１０の膜減りを考慮する必要がなくなるため、高価な感光性を有する透明樹脂の膜厚を予め薄く形成することも可能となり、製造コストを低減できる。
また、本実施の形態による液晶表示装置は、従来と比較して工程数の増加や新規なプロセスを必要としない。
【００１９】
実施の形態２．
図６はこの発明の実施の形態２によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板を示す概略平面図で、図６（ａ）は表示領域外の端子変換部、図６（ｂ）は表示領域内の画素部を示している。図７は図６のＡ−Ｂ線に沿った部分、図８は図６のＣ−Ｄ線に沿った部分、図９は図６のＥ−Ｆ線に沿った部分の製造工程を示す断面図である。
図において、２８は端子変換部１５の共通引き出し配線８上に形成された第二のコンタクトホール（以下、コンタクトホール２８と称する）、２９は端子変換部１５の共通配線３上に形成された第三のコンタクトホール（以下、コンタクトホール２９と称する）、３０は画素電極１２形成と同時に形成されたＩＴＯ膜からなる接続配線である。なお、図１〜図４と同一部分には同符号を付し説明を省略する。
【００２０】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、図７（ａ）、図８（ａ）、図９（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法等を用いてＣｒを４００ｎｍ成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ゲート電極配線２、ゲート電極２ａおよび共通配線３を形成する。
次に、図７（ｂ）、図８（ｂ）、図９（ｂ）に示すように、プラズマＣＶＤ法等を用いて、ゲート電極配線２、ゲート電極２ａ、共通配線３を覆うように、透明絶縁性基板１上にゲート絶縁膜４を構成する窒化シリコンを４００ｎｍ、ａ−Ｓｉを１５０ｎｍ、ｎ＋-ａ−Ｓｉを３０ｎｍ順次成膜した後、フォトリソグラフィ法により形成したレジストを用い同一パターンで順次パターニングして、ゲート絶縁膜４およびａ−Ｓｉ膜とｎ＋-ａ−Ｓｉ膜からなる半導体層５を形成する。このとき、半導体層５はパターン化され、またゲート絶縁膜４のエッチング部分は、成膜膜厚４００ｎｍに対して残膜厚が２００ｎｍになるまでエッチングする。なお、同一形状を有する膜厚４００ｎｍのゲート絶縁膜４および半導体層５は、ゲート電極２ａを覆い、保持容量１４が形成される共通配線３上の部分、およびゲート電極配線２、共通配線３とソース電極配線６との配線交差部１６、およびゲート電極配線２と共通引き出し配線８との交差部１６を覆うように形成されるが、図９に示すように、端子変換部１５では、共通配線３がエッチングされたゲート絶縁膜４の厚さの薄い残膜部分で覆われる。
【００２１】
次に、図７（ｃ）、図８（ｃ）、図９（ｃ）に示すように、スパッタ法等を用いてＣｒを４００ｎｍ成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ソース電極配線６、ソース電極６ａ、ドレイン電極７および共通引き出し配線８を形成すると共に、ソース電極６ａおよびドレイン電極７に覆われていない部分のゲート電極２ａ上のｎ＋-ａ−Ｓｉ膜をドライエッチング法等によりエッチングしてチャネル部９を形成し、ＴＦＴ１３を形成する。ソース電極６ａとドレイン電極７は、ゲート電極２ａ上の半導体層５と共にＴＦＴ１３を形成する。共通引き出し配線８は、図９（ｃ）に示すように、端子変換部１５で、ゲート絶縁膜４の厚さの薄い残膜部分上に形成される。
【００２２】
次に、図７（ｄ）、図８（ｄ）、図９（ｄ）に示すように、ＴＦＴ１３および配線による段差を吸収して表面が平坦化されるように感光性を有するアクリル系透明樹脂を塗布し、フォトリソグラフィ法によりパターニングして、ドレイン電極７の共通配線３と対向し保持容量１４を形成している部分上にコンタクトホール１１、および端子変換部１５の共通引き出し配線８上と共通配線３上にコンタクトホール２８、２９を形成する。その後、焼成を行い層間絶縁膜１０を形成する。続いて、層間絶縁膜１０をマスクとしてコンタクトホール２９により露出した共通配線３上のゲート絶縁膜４をエッチングし、コンタクトホール２９に共通配線３を露出させる。
【００２３】
次に、図７（ｅ）、図８（ｅ）、図９（ｅ）に示すように、スパッタ法等を用いてＩＴＯを１００ｎｍ成膜した後、フォトリソグラフィ法により形成したレジストを用いてパターニングして、画素電極１２および接続配線３０を形成する。このとき、画素電極１２はコンタクトホール１１を介してドレイン電極７と電気的に接続され、端子変換部１５の共通引き出し配線８と共通配線３はコンタクトホール２８、２９および接続配線３０を介して電気的に接続される。なお、画素電極１２は、図６（ｂ）に示すように、ゲート電極配線２およびソース電極配線６と層間絶縁膜１０を介して幅３μｍの重なり部分を有して形成される。
【００２４】
以上の工程により形成されたＴＦＴアレイ基板（第一の基板）と対向基板（第二の基板）を貼り合わせ、この間に液晶材料を注入すると共に、ゲート電極配線２およびソース電極配線６に画像信号を送信する回路を接続し、バックライトユニットを取り付けることにより所望の液晶表示装置を構成する。
このようにして形成された液晶表示装置では、ＴＦＴ１３および配線に起因する段差は層間絶縁膜１０により平坦化されるため、段差に起因する配向異常は発生しない。また、画素電極１２はソース電極配線６およびゲート電極配線２と層間絶縁膜１０を介して重ね合わされているため、電極配線の電界に起因する配向異常も生じない。
【００２５】
なお、本実施の形態では、ゲート電極配線２層を４００ｎｍのＣｒ膜を用いて構成したが、膜厚、材料ともこれに限定されるものではなく、膜厚は１００ｎｍ〜５００ｎｍ、材料はＡｌ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成分とする合金、あるいはこれらの積層膜でもよい。これは、ソース電極配線６層に関しても同様である。また、配線が交差する部分での上層の段差切れを防止するために、ゲート電極配線２層のパターニング工程において、テーパエッチングを用いることが望ましい。
また、本実施の形態では、ゲート絶縁膜４の成膜膜厚を４００ｎｍ、エッチング後の残膜厚を２００ｎｍとしたが、特に限定されるものではなく、成膜膜厚２００ｎｍ〜６００ｎｍ、エッチング後の残膜厚３００ｎｍ以下であればよい。なお、この膜厚はゲート絶縁膜４の材料として窒化シリコン膜を用いた場合であり、他の材料、例えば酸化シリコン膜、有機絶縁膜等を用いた場合は、それぞれ異なる。同様に半導体層５を構成するａ−Ｓｉ膜とｎ＋-ａ−Ｓｉ膜の膜厚に関しても限定するものではない。
【００２６】
また、本実施の形態では、ゲート絶縁膜４を半導体層５と同一マスクでパターニングするためこの部分の段差が大きくなり、上層に形成されるソース電極配線６等に段差切れが生じる可能性が高くなる。これを防止するために、ゲート絶縁膜４のエッチング工程において、テーパエッチングを用いることが望ましい。
また、本実施の形態は、保持容量１４を共通配線３とドレイン電極７によって形成する場合について説明したが、共通配線を有さず、ゲート電極配線とドレイン電極を重ね合わせて保持容量を形成する構造の液晶表示装置にも適用できる。
また、本実施の形態では、画素電極１２をゲート電極配線２とソース電極配線６の両方に重ねて形成したが、一方の電極配線のみと重ねる、もしくは重なりを有しない構造の液晶表示装置にも適用できる。また、本実施の形態では、チャネルエッチ型ＴＦＴアレイ構造の液晶表示装置について説明したが、エッチングストッパ型ＴＦＴアレイ構造の液晶表示装置にも適用できる。
【００２７】
本実施の形態では、端子変換部１５において、共通配線３と共通引き出し配線８を画素電極１２と同時に形成される接続配線３０を用いて接続するために、層間絶縁膜１０にコンタクトホール２９を形成した後、層間絶縁膜１０をマスクとしてゲート絶縁膜４のエッチングを行うが、この部分のゲート絶縁膜４は、図９に示すように、半導体層５のパターニング時に残膜厚２００ｎｍ程度にエッチングされているため、ゲート絶縁膜４をパターニングしない従来のプロセスに比べてエッチング時間が短くなり、ゲート絶縁膜４のエッチング時の層間絶縁膜１０の膜減りは小さく、層間絶縁膜１０のピンホールを介しての短絡による歩留り低下や、層間絶縁膜１０上の画素電極１２と下層のゲート電極配線２やソース電極配線６との重なり容量の増加を誘発せず、輝度変化やクロストーク、ショットムラ等の表示不良の発生を抑制できる。また、層間絶縁膜１０の膜減りを考慮する必要がなくなるため、高価な感光性を有する透明樹脂の膜厚を予め薄く形成することも可能となり、製造コストを低減できる。
また、本実施の形態による液晶表示装置は、従来と比較して工程数の増加や新規なプロセスを必要としない。
【００２８】
実施の形態３．
図１０はこの発明の実施の形態３によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板を示す概略平面図で、図１０（ａ）は表示領域外の端子変換部、図１０（ｂ）は表示領域内の画素部を示している。図１１は図１０のＡ−Ｂ線に沿った部分、図１２は図１０のＣ−Ｄ線に沿った部分、図１３は図１０のＥ−Ｆ線に沿った部分の製造工程を示す断面図である。
図において、２ｂはゲート電極配線２の上層配線（本実施の形態では、ゲート上層配線）、３ｂは共通配線３の上層配線（本実施の形態では、共通上層配線）、６ｂはソース電極配線６の下層配線（本実施の形態ではソース下層配線）である。なお、図１〜図４と同一部分には同符号を付し説明を省略する。
【００２９】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、図１１（ａ）、図１２（ａ）、図１３（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法等を用いてＡｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成分とする合金、あるいはこれらの積層膜を成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ゲート電極配線２、ゲート電極２ａおよび共通配線３を形成する。このとき、ＴＦＴ１３形成領域および配線交差部１６を除いたソース電極配線６の形成領域にソース下層配線６ｂを同時に形成する。
次に、図１１（ｂ）、図１２（ｂ）、図１３（ｂ）に示すように、プラズマＣＶＤ法等を用いてゲート絶縁膜４を構成する窒化シリコン、ａ−Ｓｉ、ｎ＋-ａ−Ｓｉを順次成膜した後、フォトリソグラフィ法により形成したレジストを用いて同一パターンに順次パターニングして、ゲート絶縁膜４およびａ−Ｓｉ膜とｎ＋-ａ−Ｓｉ膜からなる半導体層５を形成する。なお、同一形状を有するゲート絶縁膜４および半導体層５は、ゲート電極２ａ上、保持容量１４を形成する共通配線３上および配線交差部１６に形成される。
【００３０】
次に、図１１（ｃ）、図１２（ｃ）、図１３（ｃ）に示すように、スパッタ法によりゲート電極配線２等を構成する金属と選択的エッチングが可能な金属薄膜（Ａｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成分とする合金、あるいはこれらの積層膜等）を成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ソース電極配線６、ソース電極６ａ、ドレイン電極７および共通引き出し配線８を形成する。このとき、ＴＦＴ１３と保持容量１４の形成領域および配線交差部１６を除いたゲート電極配線２上および共通配線３上に、ゲート上層配線２ｂおよび共通上層配線３ｂを同時に形成する。これにより、ＴＦＴ１３形成領域および配線交差部１６を除いたゲート電極配線２、共通配線３およびソース電極配線６は二層膜構造となる。
続いて、ソース電極６ａおよびドレイン電極８に覆われていない部分のゲート電極２ａ上のｎ＋- ａ−Ｓｉ膜をドライエッチング法等によりエッチングしてチャネル部９を形成し、ＴＦＴ１３を形成する。
【００３１】
次に、図１１（ｄ）、図１２（ｄ）、図１３（ｄ）に示すように、ＴＦＴ１３および配線による段差を吸収して表面が平坦化されるように感光性を有するアクリル系透明樹脂を塗布し、フォトリソグラフィ法によりパターニングして、ドレイン電極７の共通配線３と対向し保持容量１４を形成している部分上にコンタクトホール１１を形成する。その後、焼成を行い層間絶縁膜１０を形成する。
次に、図１１（ｅ）、図１２（ｅ）、図１３（ｅ）に示すように、スパッタ法等を用いてＩＴＯ、酸化インジウム、酸化スズ等の透明導電膜を成膜した後、フォトリソグラフィ法により形成したレジストを用いてパターニングして画素電極１２を形成する。このとき、画素電極１２はコンタクトホール１１を介してドレイン電極７と電気的に接続される。なお、画素電極１２は、図１０（ｂ）に示すように、ゲート電極配線２、ゲート電極２ａ、ソース電極配線６およびソース電極６ａと重なりを有して形成される。
【００３２】
以上の工程により形成されたＴＦＴアレイ基板（第一の基板）と対向基板（第二の基板）を貼り合わせ、この間に液晶材料を注入すると共に、ゲート電極配線２およびソース電極配線６に画像信号を送信する回路を接続し、バックライトユニットを取り付けることにより所望の液晶表示装置を構成する。
【００３３】
なお、本実施の形態では、ゲート電極配線２、共通配線３およびソース電極配線７すべてを二層膜構造としたが、全ての配線を二層膜構造にしなくともよい。
また、本実施の形態では、チャネルエッチ型ＴＦＴアレイ構造の液晶表示装置について説明したが、エッチングストッパ型ＴＦＴアレイ構造の液晶表示装置にも適用できる。
【００３４】
本実施の形態によれば、実施の形態１と同様の効果が得られると共に、ゲート電極配線２およびソース電極配線６は二層膜構造を有するため、配線抵抗が小さくなって電極配線の細線化が可能となることから開口率の向上を図れ、かつ断線等による歩留り低下を防止できる。また、電極配線を構成する金属膜を薄膜化でき、製造コストを低減できる。
【００３５】
実施の形態４．
図１４はこの発明の実施の形態４によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図で、ソース電極配線部、ＴＦＴ部、保持容量部、ゲート電極配線部、電極配線の交差部および共通配線の端子変換部の断面をそれぞれ示している。
図において、３１はＴＦＴ１３上に形成されたパッシベーション膜である。なお、図２〜図４と同一部分には同符号を付し説明を省略する。
【００３６】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、図１４（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法等を用いてＡｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成分とする合金、あるいはこれらの積層膜を成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ゲート電極配線２、ゲート電極２ａおよび共通配線３を形成する。
次に、図１４（ｂ）に示すように、プラズマＣＶＤ法等を用いてゲート絶縁膜４を構成
する窒化シリコン、ａ−Ｓｉ、ｎ＋- ａ−Ｓｉを順次成膜した後、フォトリソグラフィ法により形成したレジストを用いて同一パターンに順次パターニングして、ゲート絶縁膜およびａ−Ｓｉ膜とｎ＋-ａ−Ｓｉ膜からなる半導体層５を形成する。なお、同一形状を有するゲート絶縁膜４および半導体層５は、ゲート電極２ａ上、保持容量１４が形成される共通配線３上および配線交差部１６に形成される。
【００３７】
次に、図１４（ｃ）に示すように、スパッタ法によりゲート電極配線２等を構成する金属と選択的エッチングが可能な金属薄膜（Ａｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成分とする合金、あるいはこれらの積層膜等）を成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ソース電極配線６、ソース電極６ａ、ドレイン電極７および共通引き出し配線８を形成すると共に、ソース電極６ａおよびドレイン電極７に覆われていない部分のゲート電極２ａ上のｎ＋-ａ−Ｓｉ膜をドライエッチング法等によりエッチングしてチャネル部９を形成し、ＴＦＴ１３を形成する。
【００３８】
次に、窒化シリコンを１００ｎｍ程度成膜し、パッシベーション膜３１を形成する。
次に、ＴＦＴ１３および配線による段差を吸収して表面が平坦化されるように感光性を有するアクリル系透明樹脂を塗布し、フォトリソグラフィ法によりパターニングして、ドレイン電極７の共通配線３と対向し保持容量１４を形成している部分上にコンタクトホール１１を形成する。その後、焼成を行い層間絶縁膜１０を形成する。続いて、層間絶縁膜１０をマスクとしてコンタクトホール１１により露出したドレイン電極７上のパッシベーション膜３１をエッチングし、コンタクトホール１１にドレイン電極７を露出させる（図１４（ｄ））。
【００３９】
次に、図１４（ｅ）に示すように、スパッタ法等を用いてＩＴＯ、酸化インジウム、酸化スズ等の透明導電膜を成膜した後、フォトリソグラフィ法により形成したレジストを用いてパターニングして、画素電極１２を形成する。このとき、画素電極１２はコンタクトホール１１を介してドレイン電極７と電気的に接続される。なお、画素電極１２は、ゲート電極配線２、ゲート電極２ａ、ソース電極配線６およびソース電極６ａと重なりを有して形成される。
【００４０】
以上の工程により形成されたＴＦＴアレイ基板（第一の基板）と対向基板（第二の基板）を貼り合わせ、この間に液晶材料を注入すると共に、ゲート電極配線２およびソース電極配線６に画像信号を送信する回路を接続し、バックライトユニットを取り付けることにより所望の液晶表示装置を構成する。
【００４１】
なお、本実施の形態では、チャネルエッチ型ＴＦＴアレイ構造の液晶表示装置について説明したが、エッチングストッパ型ＴＦＴアレイ構造の液晶表示装置にも適用できる。
【００４２】
本実施の形態によれば、実施の形態１と同様の効果が得られると共に、ＴＦＴ１３上にはパッシベーション膜３１が形成されているため、ＴＦＴ特性が安定してこれの起因する表示不良を防止できる。なお、層間絶縁膜１０をマスクとしてのパッシベーション膜３１のエッチング工程では、パッシベーション膜３１は１００ｎｍ程度の薄膜により構成するためエッチング時間は短く、層間絶縁膜１０の膜減りは小さいため、層間絶縁膜１０のピンホールを介しての短絡による歩留り低下や、層間絶縁膜１０上の画素電極１２と下層のゲート電極配線２やソース電極配線６との重なり容量の増加を誘発せず、輝度変化やクロストーク、ショットムラ等の表示不良の発生を抑制できる。
【００４３】
実施の形態５．
図１５はこの発明の実施の形態５によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図で、ソース電極配線部、ＴＦＴ部、保持容量部、ゲート電極配線部、電極配線の交差部および共通配線の端子変換部の断面をそれぞれ示している。なお、図中の符号は図１４と同一であるので説明を省略する。
【００４４】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、図１５（ａ）、１５（ｂ）、１５（ｃ）に示すように、実施の形態１と同様の方法により透明絶縁性基板１上にゲート電極配線２、ゲート電極２ａ、共通配線３、ゲート絶縁膜４、半導体層５、ソース電極配線６、ソース電極６ａ、ドレイン電極７、共通引き出し配線８およびＴＦＴ１３を順次形成する。
【００４５】
次に、ＴＦＴ１３を形成した後、ソース電極配線６をパターニングするために形成したレジストを剥離する前に、窒化シリコンを１００ｎｍ程度成膜してパッシベーション膜３１を形成した後、レジストを除去することにより、レジスト上の窒化シリコン膜（パッシベーション膜３１）を同時にリフトオフ法により剥離し、ソース電極配線６、ソース電極６ａ、ドレイン電極７、共通引き出し配線８上の窒化シリコン膜（パッシベーション膜３１）を除去する。
次に、ＴＦＴ１３および配線による段差を吸収して表面が平坦化されるように感光性を有するアクリル系透明樹脂を塗布し、フォトリソグラフィ法によりパターニングして、ドレイン電極７の共通配線３と対向し保持容量１４を形成している部分上にコンタクトホール１１を形成する（図１５（ｄ））。
【００４６】
次に、図１５（ｅ）に示すように、スパッタ法等を用いてＩＴＯ、酸化インジウム、酸化スズ等の透明導電膜を成膜した後、フォトリソグラフィ法により形成したレジストを用いてパターニングして、画素電極１２を形成する。このとき、画素電極１２はコンタクトホール１１を介してドレイン電極７と電気的に接続される。なお、画素電極１２は、ゲート電極配線２、ゲート電極２ａ、ソース電極配線６およびソース電極６ａと重なりを有して形成される。
【００４７】
以上の工程により形成されたＴＦＴアレイ基板（第一の基板）と対向基板（第二の基板）を貼り合わせ、この間に液晶材料を注入すると共に、ゲート電極配線２およびソース電極配線６に画像信号を送信する回路を接続し、バックライトユニットを取り付けることにより所望の液晶表示装置を構成する。
【００４８】
なお、本実施の形態では、パッシベーション膜３１の膜厚を１００ｎｍ程度としたが、５０ｎｍ程度でもパッシベーション膜としての効果が得られる。また、パッシベーション膜３１の膜厚を厚くすることにより、ソース電極配線６やソース電極６ａ、ドレイン電極７パターンによる段差を平坦化する効果が大きくなるため、４００ｎｍ程度まで厚膜化してもよい。
また、本実施の形態を、実施の形態３に示したソース電極配線６およびゲート電極配線２を二層膜構造とするＴＦＴアレイに適用してもよく、この場合、二層膜化されたゲート電極配線２に対しても平坦化の効果が得られる。
また、本実施の形態では、チャネルエッチ型ＴＦＴアレイ構造の液晶表示装置について説明したが、エッチングストッパ型ＴＦＴアレイ構造の液晶表示装置にも適用できる。
【００４９】
本実施の形態によれば、ＴＦＴ１３のチャネル部上にはパッシベーション膜３１が形成されるため、実施の形態４と同様の効果が得られると共に、パッシベーション膜３１の除去はリフトオフ法を用いるため、製造工程数は増加しない。さらに、ソース電極配線６やソース電極６ａ、ドレイン電極７パターンによる段差がパッシベーション膜３１により平坦化されるため、ソース電極配線６上等の層間絶縁膜１０の膜厚が実効的に厚くなり、層間絶縁膜１０上の画素電極１２と下層のソース電極配線６との重なり容量が小さくなる。また、層間絶縁膜１０を構成する高価な感光性を有する透明樹脂の膜厚を予め薄く形成することも可能となり、製造コストを低減できる。
【００５０】
実施の形態６．
実施の形態４および５では、ＴＦＴ１３の特性を安定化させるためにパッシベーション膜３１を形成したが、ＴＦＴ１３形成後の基板表面に水素化処理等の界面処理を施すことによっても、ＴＦＴ１３特性の安定化が図られ、実施の形態４と同様の効果が得られる。
図１６はこの発明の実施の形態６によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図で、ソース電極配線部、ＴＦＴ部、保持容量部、ゲート電極配線部、電極配線の交差部および共通配線の端子変換部の断面をそれぞれ示している。なお、図中の符号は図２〜図４と同様であるので説明を省略する。
【００５１】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、図１６（ａ）、１６（ｂ）、１６（ｃ）に示すように、実施の形態１と同様の方法により透明絶縁性基板１上にゲート電極配線２、ゲート電極２ａ、共通配線３、ゲート絶縁膜４、半導体層５、ソース電極配線６、ソース電極６ａ、ドレイン電極７、共通引き出し配線８およびＴＦＴ１３を順次形成する。
【００５２】
次に、ＴＦＴ１３を形成した後、この基板を３００゜Ｃで１時間水素プラズマにさらすことにより基板表面に水酸化処理を施す。
その後、実施の形態１と同様の方法により層間絶縁膜１０、コンタクトホール１１および画素電極１２を形成してＴＦＴアレイ基板を形成し、所望の液晶表示装置を構成する。
【００５３】
なお、本実施の形態では、ＴＦＴ１３の特性安定化のためにプラズマ処理により水素化を用いたが、他の手法を用いてＴＦＴ１３のチャネル部の界面処理を行ってもよい。
【００５４】
実施の形態７．
図１７はこの発明の実施の形態７によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図で、ソース電極配線部、ＴＦＴ部、保持容量部、ゲート電極配線部、電極配線の交差部および共通配線の端子変換部の断面をそれぞれ示している。なお、図中の符号は図７〜図９と同一であるので説明を省略する。
【００５５】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、図１７（ａ）に示すように、実施の形態２と同様の方法により、ゲート電極配線２、ゲート電極２ａおよび共通配線３を形成する。
次に、図１７（ｂ）に示すように、プラズマＣＶＤ法等を用いてゲート絶縁膜４を構成する窒化シリコンを４００ｎｍ、ａ−Ｓｉ、ｎ＋- ａ−Ｓｉを順次成膜した後、フォトリソグラフィ法により形成したレジストを用い同一パターンで順次パターニングして、ゲート絶縁膜４およびａ−Ｓｉ膜とｎ＋-ａ−Ｓｉ膜からなる半導体層５を形成する。このとき、ゲート絶縁膜４のエッチング部分は、成膜膜厚４００ｎｍに対して残膜厚が２００ｎｍになるまでエッチングする。なお、同一形状を有するゲート絶縁膜４および半導体層５は、ゲート電極２ａ上および配線交差部１６に形成される。すなわち、保持容量１４を構成する共通配線３上の半導体層ａ−Ｓｉ膜とｎ＋-ａ−Ｓｉ膜）５は除去され、この部分には膜厚２００ｎｍのゲート絶縁膜４のみが形成される。
【００５６】
その後、図１７（ｃ）、図１７（ｄ）、図１７（ｅ）に示すように、実施の形態２と同様の方法により、ソース電極配線６、ソース電極６ａ、ドレイン電極７、共通引き出し配線８、ＴＦＴ１３、層間絶縁膜１０、コンタクトホール１１、２８、２９および画素電極１２、接続配線３０を形成してＴＦＴアレイ基板を形成し、所望の液晶表示装置を構成する。
【００５７】
なお、本実施の形態は、保持容量１４を共通配線３とドレイン電極７によって形成する場合について説明したが、共通配線を有さず、ゲート電極配線とドレイン電極を重ね合わせて保持容量を形成する構造の液晶表示装置にも適用できる。
また、本実施の形態では、チャネルエッチ型ＴＦＴアレイ構造の液晶表示装置について説明したが、エッチングストッパ型ＴＦＴアレイ構造の液晶表示装置にも適用できる。
【００５８】
本実施の形態によれば、実施の形態２と同様の効果が得られると共に、保持容量１４形成部の絶縁膜が薄く形成されるため、実施の形態２と同じ容量の保持容量を形成するための共通配線３とドレイン電極７との重なり面積を小さくでき、共通配線３を細線化できるため、画素の開口率の向上を図れる。さらに、保持容量１４の層構成が金属／絶縁体／半導体とならないため、容量に電圧依存性が生じない。
【００５９】
実施の形態８．
図１８はこの発明の実施の形態８によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図で、ソース電極配線部、ＴＦＴ部、保持容量部、ゲート電極配線部、電極配線の交差部および共通配線の端子変換部の断面をそれぞれ示している。
図において、３１はＴＦＴ１３上に形成されたパッシベーション膜である。なお、図７〜図９と同一部分には同符号を付し説明を省略する。
【００６０】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、図１８（ａ）、１８（ｂ）、１８（ｃ）に示すように、実施の形態２と同様の方法により透明絶縁性基板１上にゲート電極配線２、ゲート電極２ａ、共通配線３、ゲート絶縁膜４、半導体層５、ソース電極配線６、ソース電極６ａ、ドレイン電極７、共通引き出し配線８およびＴＦＴ１３を順次形成する。
【００６１】
次に、窒化シリコンを１００ｎｍ程度成膜してパッシベーション膜３１を形成する。
次に、ＴＦＴ１３および配線による段差を吸収して表面が平坦化されるように感光性を有するアクリル系透明樹脂を塗布し、フォトリソグラフィ法によりパターニングして、ドレイン電極７の共通配線３と対向し保持容量１４を形成している部分上にコンタクトホール１１、および端子変換部１５の共通引き出し配線８上と共通配線３上にコンタクトホール２８、２９を形成する。その後、焼成を行い層間絶縁膜１０を形成する。続いて、層間絶縁膜１０をマスクとしてコンタクトホール１１、２８、２９により露出したドレイン電極７上と共通引き出し配線８上のパッシベーション膜３１、および共通配線３上のパッシベーション膜３１とゲート絶縁膜４をエッチングし、コンタクトホール１１にドレイン電極７、コンタクトホール２８に共通引き出し配線８、およびコンタクトホール２９に共通配線３を露出させる（図１８（ｄ））。
その後、図１８（ｅ）に示すように、実施の形態２と同様の方法により画素電極１２および接続配線３０を形成してＴＦＴアレイ基板を形成し、所望の液晶表示装置を構成する。
【００６２】
なお、本実施の形態を実施の形態７に示した構造を有するＴＦＴアレイに適用しても同様の効果が得られる。
また、本実施の形態では、パッシベーション膜３１の膜厚を１００ｎｍ程度としたが、５０ｎｍ程度でもパッシベーション膜としての効果が得られる。
【００６３】
本実施の形態によれば、実施の形態２あるいは実施の形態７と同様の効果が得られると共に、ＴＦＴ１３上にはパッシベーション膜３１が形成されているため、ＴＦＴ特性が安定してこれの起因する表示不良を防止できる。なお、層間絶縁膜１０をマスクとしてのパッシベーション膜３１およびゲート絶縁膜４のエッチング工程では、ゲート絶縁膜４は２００ｎｍ、パッシベーション膜３１は１００ｎｍ程度の薄膜により構成するためエッチング時間は短く、層間絶縁膜１０の膜減りは小さいため、層間絶縁膜１０のピンホールを介しての短絡による歩留り低下や、層間絶縁膜１０上の画素電極１２と下層のゲート電極配線２やソース電極配線６との重なり容量の増加を誘発せず、輝度変化やクロストーク、ショットムラ等の表示不良の発生を抑制できる。
【００６４】
実施の形態９．
図１９はこの発明の実施の形態９によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板を示す概略平面図で、図１９（ａ）は表示領域外の端子変換部、図１９（ｂ）は表示領域内の画素部を示している。図２０は図１９のＡ−Ｂ線に沿った部分、図２１は図１９のＣ−Ｄ線に沿った部分、図２２は図１９のＥ−Ｆ線に沿った部分の製造工程を示す断面図である。
図において、３２は層間絶縁膜１０の表面に形成された凹凸である。なお、図１〜図４と同一部分には同符号を付し説明を省略する。
【００６５】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、図２０（ａ）、図２１（ａ）、図２２（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法等を用いてＡｌを２００ｎｍ成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ゲート電極配線２、ゲート電極２ａおよび共通配線３を形成する。
次に、図２０（ｂ）、図２１（ｂ）、図２２（ｂ）に示すように、プラズマＣＶＤ法等を用いてゲート絶縁膜４を構成する窒化シリコンを４００ｎｍ、ａ−Ｓｉを１５０ｎｍ、ｎ＋-ａ−Ｓｉを３０ｎｍ順次成膜した後、フォトリソグラフィ法により形成したレジストを用いて同一パターンに順次パターニングして、ゲート絶縁膜４およびａ−Ｓｉ膜とｎ＋-ａ−Ｓｉ膜からなる半導体層５を形成する。なお、同一形状を有するゲート絶縁膜４および半導体層５は、ゲート電極２ａ上、保持容量１４が形成される共通配線３上および配線交差部１６に形成される。
【００６６】
次に、図２０（ｃ）、図２１（ｃ）、図２２（ｃ）に示すように、スパッタ法等を用いてＣｒを４００ｎｍを成膜し、フォトリソグラフィ法により形成したレジストを用いてパターニングして、ソース電極配線６、ソース電極６ａ、ドレイン電極７および共通引き出し配線８を形成すると共に、ソース電極６ａおよびドレイン電極７に覆われていない部分のゲート電極２ａ上のｎ＋-ａ−Ｓｉ膜をドライエッチング法等によりエッチングしてチャネル部９を形成し、ＴＦＴ１３を形成する。
次に、図２０（ｄ）、図２１（ｄ）、図２２（ｄ）に示すように、ＴＦＴ１３および配線による段差を吸収して表面が平坦化されるように感光性を有するアクリル系透明樹脂を塗布し、フォトリソグラフィ法によりパターニングして、ドレイン電極７の共通配線３と対向し保持容量１４を形成している部分上にコンタクトホール１１を形成すると同時に、表示領域内の層間絶縁膜１０表面に微小な凹凸３２を形成する。その後、焼成を行い層間絶縁膜１０を形成する。
【００６７】
次に、図２０（ｅ）、図２１（ｅ）、図２２（ｅ）に示すように、スパッタ法等を用いてＡｌを１００ｎｍ成膜した後、フォトリソグラフィ法により形成したレジストを用いてパターニングして、画素電極１２を形成する。このとき、画素電極１２はコンタクトホール１１を介してドレイン電極７と電気的に接続される。なお、画素電極１２は層間絶縁膜１０に形成された凹凸３２により、反射電極を兼ねている。また、画素電極１２は、図１９（ｂ）に示すように、ゲート電極配線２およびソース電極配線６と層間絶縁膜１０を介して重なり部分を有して形成される。
【００６８】
以上の工程により形成されたＴＦＴアレイ基板（第一の基板）と対向基板（第二の基板）を貼り合わせ、この間に液晶材料を注入すると共に、ゲート電極配線２およびソース電極配線６に画像信号を送信する回路を接続することにより所望の反射型液晶表示装置を構成する。
このようにして形成された反射型液晶表示装置では、ＴＦＴ１３および配線に起因する段差は層間絶縁膜１０により平坦化されるため、段差に起因する配向異常は発生しない。また、画素電極１２はソース電極配線６およびゲート電極配線２と層間絶縁膜１０を介して重ね合わされているため、電極配線の電界に起因する配向異常も生じない。
【００６９】
なお、本実施の形態では、ゲート電極２ａ層を２００ｎｍのＡｌ膜を用いて構成したが、膜厚、材料ともこれに限定されるものではなく、膜厚は１００ｎｍ〜５００ｎｍ、材料はＡｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成分とする合金、あるいはこれらの積層膜でもよい。これは、ソース電極６ａ、ドレイン電極７層および画素電極１２に関しても同様であるが、ソース電極配線６を構成する材料は、ゲート電極配線２等を構成する材料と選択的エッチングが可能な材料を用いる。ただし、ゲート絶縁膜４の一部を残す構成を有するＴＦＴアレイに適用した場合においては、この限りではない。また、画素電極１２の膜厚は２０ｎｍ〜２００ｎｍが望ましい。
また、配線が交差する部分での上層の段差切れを防止するために、ゲート電極配線２層およびゲート絶縁膜４のパターニング工程において、テーパエッチングを用いることが望ましい。
また、層間絶縁膜１０を構成する材料としては、反射型の液晶表示装置であるので、レジスト等の感光性を有する不透明樹脂を用いてもよい。
また、支持基板として、透明絶縁性基板１の代わりに不透明な絶縁性基板を用いてもよい。
【００７０】
また、本実施の形態は、保持容量１４を共通配線３とドレイン電極７によって形成する場合について説明したが、共通配線を有さず、ゲート電極配線とドレイン電極を重ね合わせて保持容量を形成する構造の液晶表示装置にも適用できる。
また、本実施の形態では、画素電極１２をゲート電極配線２とソース電極配線６の両方に重ねて形成したが、一方の電極配線のみと重ねる、もしくは重なりを有しない構造の液晶表示装置にも適用できる。
また、本実施の形態では、チャネルエッチ型ＴＦＴアレイ構造の液晶表示装置について説明したが、エッチングストッパ型ＴＦＴアレイ構造の液晶表示装置にも適用できる。
【００７１】
本実施の形態によれば、反射型液晶表示装置において実施の形態１と同様の効果が得られる。さらに、表面に微小な凹凸３２を有する層間絶縁膜１０をマスクとしてのエッチング工程を有しないため、凹凸３２の表面状態が保持され、反射電極の反射特性がプロセスの変動を受けないため、歩留りの向上が図れる。
また、本実施の形態では、実施の形態１に示した構成を有するＴＦＴアレイを反射型の液晶表示装置に適用した場合について示したが、実施の形態２〜実施の形態８に示す構成を有するＴＦＴアレイに対して、層間絶縁膜１０に表面に微小な凹凸３２を形成すると共に、画素電極１２をＡｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成分とする合金、あるいはこれらの積層膜で形成することにより適用でき、それぞれ同様の効果が得られる。
【００７２】
【発明の効果】
以上のように、この発明によれば、ＴＦＴや配線上に形成され、ＴＦＴや配線に起因する段差を平坦化する層間絶縁膜を有するＴＦＴアレイにおいて、ゲート絶縁膜を半導体層と同一マスクでパターニングすることにより、層間絶縁膜をマスクとしてのゲート絶縁膜のエッチング工程における層間絶縁膜の膜減りは小さく、層間絶縁膜のピンホールを介しての短絡や、層間絶縁膜上の画素電極と下層配線との重なり容量の増加を防止でき、良好な表示特性を有する高開口率の液晶表示装置を高歩留りで得ることができる。
また、層間絶縁膜の膜減りは小さくなるため、高価な感光性を有する透明樹脂の膜厚を予め薄く形成することも可能となり、製造コストを低減できる。
また、本発明による液晶表示装置は、従来と比較して工程数の増加や新規なプロセスを必要としない。
また、ゲート絶縁膜が半導体層と同一パターンにパターニングされているため、配線交差部等を除いては、ソース電極配線層とゲート電極配線層の間にはゲート絶縁膜が介在しないため、ゲート電極配線とソース電極配線を互いの層で形成して二層膜構造とすることができ、配線抵抗が小さくなることから、配線の細線化や薄膜化が可能となる。
また、保持容量構成部分のゲート絶縁膜を薄膜化することにより、保持容量構成部分の共通配線の細線化でき、開口率の向上を図れる。
また、本構成のＴＦＴアレイ構造は、パッシベーション膜を有する構造にも適用でき、同様の効果が得られる。
また、本構成のＴＦＴアレイ構造は、反射型の液晶表示装置にも適用できる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による液晶表示装置のＴＦＴアレイ基板を示す概略平面図である。
【図２】 この発明の実施の形態１による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図３】 この発明の実施の形態１による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図４】 この発明の実施の形態１による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図５】 この発明の液晶表示装置の等価回路を示す図である。
【図６】 この発明の実施の形態２による液晶表示装置のＴＦＴアレイ基板を示す概略平面図である。
【図７】 この発明の実施の形態２による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図８】 この発明の実施の形態２による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図９】 この発明の実施の形態２による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１０】 この発明の実施の形態３による液晶表示装置のＴＦＴアレイ基板を示す概略平面図である。
【図１１】 この発明の実施の形態３による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１２】 この発明の実施の形態３による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１３】 この発明の実施の形態３による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１４】 この発明の実施の形態４による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１５】 この発明の実施の形態５による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１６】 この発明の実施の形態６による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１７】 この発明の実施の形態７による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１８】 この発明の実施の形態８による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１９】 この発明の実施の形態９による液晶表示装置のＴＦＴアレイ基板を示す概略平面図である。
【図２０】 この発明の実施の形態９による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図２１】 この発明の実施の形態９による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図２２】 この発明の実施の形態９による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図２３】 従来のこの種液晶表示装置のＴＦＴアレイ基板を示す概略平面図である。
【図２４】 従来の液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図２５】 従来の液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図２６】 従来の液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【符号の説明】
１ 絶縁性基板、２ ゲート電極配線、２ａ ゲート電極、
２ｂ ゲート上層配線、３ 共通配線、３ｂ 共通上層配線、
４ ゲート絶縁膜、５ 半導体層、６ ソース電極配線、６ａ ソース電極、
６ｂ ソース下層配線、７ ドレイン電極、８ 共通引き出し配線、
９ チャネル部、１０ 層間絶縁膜、１１ コンタクトホール、
１２ 画素電極、１３ ＴＦＴ、１４ 保持容量、１５ 端子変換部、
１６ 配線交差部、１７ ゲート端子、１８ ソース端子、１９ 共通端子、
２２ 液晶容量、２３、２４、２５、２６ 重なり容量、
２８、２９ コンタクトホール、３０ 接続配線、
３１ パッシベーション膜、３２ 層間絶縁膜の凹凸。
Claims (2)
- 透明絶縁性基板と、
この透明絶縁性基板上に形成された走査電極、走査電極配線および共通配線と、
上記走査電極を覆い、また上記走査電極配線、共通配線の所定部分を覆うように形成された半導体層と、
上記半導体層の下層に上記透明絶縁性基板上に形成され、上記半導体層と同一のマスクによりエッチングされ、上記半導体層の形成領域以外では、一部を残してエッチングされ、そのエッチング部分が厚さの薄い残膜とされた絶縁膜と、
上記走査電極上の半導体層と共に半導体素子を構成する第一の電極、第二の電極、および上記第一の電極に接続された第一の電極配線と、
上記走査電極、走査電極配線、共通配線、半導体層、第一の電極、第一の電極配線および第二の電極より上層に形成された樹脂からなる層間絶縁膜と、
上記層間絶縁膜上に形成され、上記層間絶縁膜に形成された第一のコンタクトホールを介して上記第二の電極と電気的に接続された透明導電膜からなる画素電極と、
上記第一の電極配線と同時に、上記透明絶縁性基板上に形成された共通引き出し配線と、上記画素電極と同じ材料で形成され、上記共通引き出し配線と上記共通配線とを電気的に接続する接続配線を含む表示領域外の端子変換部とを有する第一の基板、および
上記第一の基板と共に液晶材料を挟持する第二の基板を備え、
上記半導体層は、上記端子変換部には形成されず、この端子変換部では、上記絶縁膜の厚さの薄い残膜が上記共通配線を覆い、この厚さの薄い残膜と上記層間絶縁膜に第二のコンタクトホールが形成され、この第二のコンタクトホールを介して上記接続配線が上記共通配線と共通引き出し配線を接続しており、また上記共通配線が上記第二の電極と対向する保持容量部でも、上記半導体層は形成されず、前記絶縁膜の厚さの薄い残膜が形成され、この絶縁膜の厚さの薄い残膜により保持容量が形成されたことを特徴とする液晶表示装置。 - 第一、第二の透明絶縁性基板を対向させて接着すると共に、上記第一、第二の透明絶縁性基板の間には液晶材料が挟持されている液晶表示装置の製造方法において、
上記第一の透明絶縁性基板に走査電極、走査電極配線および共通配線を形成する工程と、
上記走査電極、走査電極配線および共通配線を覆うように上記第一の透明絶縁性基板上に絶縁膜と、その上に半導体膜を成膜し、その後、同一のマスクを用いて上記半導体膜をパターン化して、上記走査電極を覆い、また上記走査電極配線と共通配線の所定部分を覆う半導体層を形成するとともに、上記絶縁膜をエッチングし、そのエッチング部分を厚さの薄い残膜とし、この絶縁膜の厚さの薄い残膜により、上記第一の透明絶縁性基板の表示領域外の端子変換部で上記共通配線を覆う工程と、
上記走査電極上の半導体層と共に半導体素子を構成する第一の電極、第二の電極、上記第一の電極に接続された第一の電極配線、および上記端子変換部に共通引き出し配線を形成する工程と、
上記第一の電極、第一の電極配線、第二の電極および共通引き出し配線を覆うように、上記第一の透明絶縁性基板上に感光性を有する透明樹脂を塗布し、露光、現像処理により上記第二の電極上に第一のコンタクトホール、上記端子変換部の上記共通引き出し配線上に第二のコンタクトホール、および上記端子変換部の上記共通配線上に第三のコンタクトホールを有する層間絶縁膜を形成する工程と、
上記層間絶縁膜をマスクとして、上記第三のコンタクトホールにより露出した上記絶縁膜の厚さの薄い残膜をエッチングする工程と、
上記層間絶縁膜上および上記第一、第二および第三のコンタクトホール内に透明導電膜を成膜し、パターニングして、上記第二の電極と上記第一のコンタクトホールを介して電気的に接続された画素電極と、上記共通引き出し配線と上記共通配線を上記第二のコンタクトホールと第三のコンタクトホールを介して電気的に接続する接続配線を形成する工程を含み、
上記端子変換部では上記半導体膜は除去されており、また上記共通配線が上記第二の電極と対向する保持容量部でも、上記半導体膜は除去され、前記絶縁膜の厚さの薄い残膜が形成され、この絶縁膜の厚さの薄い残膜により保持容量が形成されたことを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1390199A JP3868649B2 (ja) | 1999-01-22 | 1999-01-22 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1390199A JP3868649B2 (ja) | 1999-01-22 | 1999-01-22 | 液晶表示装置およびその製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006137936A Division JP2006227649A (ja) | 2006-05-17 | 2006-05-17 | 液晶表示装置およびその製造方法 |
| JP2006137935A Division JP4188980B2 (ja) | 2006-05-17 | 2006-05-17 | 液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000214481A JP2000214481A (ja) | 2000-08-04 |
| JP3868649B2 true JP3868649B2 (ja) | 2007-01-17 |
Family
ID=11846085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1390199A Expired - Fee Related JP3868649B2 (ja) | 1999-01-22 | 1999-01-22 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3868649B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006227648A (ja) * | 2006-05-17 | 2006-08-31 | Advanced Display Inc | 液晶表示装置およびその製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| KR100498543B1 (ko) * | 2002-11-07 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| JP4218795B2 (ja) * | 2003-01-30 | 2009-02-04 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP4921749B2 (ja) * | 2005-09-13 | 2012-04-25 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| JP5247070B2 (ja) * | 2007-06-12 | 2013-07-24 | 株式会社ジャパンディスプレイウェスト | 液晶表示パネル及びその製造方法 |
| JP4850168B2 (ja) * | 2007-12-06 | 2012-01-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5239368B2 (ja) * | 2008-02-06 | 2013-07-17 | 三菱電機株式会社 | アレイ基板および表示装置 |
| WO2011007677A1 (en) * | 2009-07-17 | 2011-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2011108533A1 (ja) * | 2010-03-04 | 2011-09-09 | 日本ゼオン株式会社 | 半導体素子基板の製造方法 |
| JP2014032399A (ja) * | 2012-07-13 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| WO2014054487A1 (ja) * | 2012-10-02 | 2014-04-10 | シャープ株式会社 | 液晶パネル、及び製造方法 |
| JP2017142537A (ja) * | 2017-05-11 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| CN107678219A (zh) * | 2017-10-23 | 2018-02-09 | 深圳市华星光电技术有限公司 | 液晶显示母板 |
-
1999
- 1999-01-22 JP JP1390199A patent/JP3868649B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006227648A (ja) * | 2006-05-17 | 2006-08-31 | Advanced Display Inc | 液晶表示装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000214481A (ja) | 2000-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5966190A (en) | Array substrate for displaying device with capacitor lines having particular connections | |
| JP3663261B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JP4454713B2 (ja) | 半導体装置及びその作製方法 | |
| JP4278834B2 (ja) | 液晶表示装置とその製造方法 | |
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| KR100668567B1 (ko) | 표시 장치용 기판, 그 제조 방법 및 표시 장치 | |
| JP5079463B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3868649B2 (ja) | 液晶表示装置およびその製造方法 | |
| TWI352249B (en) | Liquid crystal display device and manufacturing me | |
| US20060273316A1 (en) | Array substrate having enhanced aperture ratio, method of manufacturing the same and display apparatus having the same | |
| JP3152193B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| JP4285533B2 (ja) | 液晶表示装置及びその製造方法 | |
| CN100447643C (zh) | 薄膜晶体管基板及其制造方法 | |
| TWI291762B (en) | Thin film transistor array panel | |
| US5995177A (en) | Active matrix substrate with multi-layer signal lines and/or electrodes | |
| JP2000162647A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JPWO2011132353A1 (ja) | 表示装置及びその製造方法 | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| KR20070115370A (ko) | 개구율이 향상된 표시 장치 및 그 제조 방법 | |
| JPH11352515A (ja) | 液晶表示装置およびその製造方法 | |
| JP2000164874A (ja) | 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置 | |
| JP2007334297A (ja) | 液晶表示装置及びその製造方法 | |
| JP4188980B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH10170951A (ja) | 液晶表示装置の製造方法 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061011 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313632 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |