JP3867218B2 - 半導体メモリ素子の感知増幅器インエーブル信号発生回路 - Google Patents
半導体メモリ素子の感知増幅器インエーブル信号発生回路 Download PDFInfo
- Publication number
- JP3867218B2 JP3867218B2 JP36817097A JP36817097A JP3867218B2 JP 3867218 B2 JP3867218 B2 JP 3867218B2 JP 36817097 A JP36817097 A JP 36817097A JP 36817097 A JP36817097 A JP 36817097A JP 3867218 B2 JP3867218 B2 JP 3867218B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- sense amplifier
- supply voltage
- enable signal
- amplifier enable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ素子に係り、特に電源電圧の電圧変動に応じたパルス幅を有する感知増幅器インエーブル信号を発生する半導体メモリ素子の感知増幅器インエーブル信号発生回路に関する。
【０００２】
【従来の技術】
図１は従来の半導体メモリ素子の感知増幅器インエーブル信号発生回路図を示したものである。図１を参照すれば、従来の半導体メモリ素子の感知増幅器インエーブル信号発生回路は外部から印加される等化信号（ＥＱ，ｅｑｕａｌｉｚａｔｉｏｎ ｓｉｇｎａｌ）を遅延させて感知増幅器インエーブル信号ＳＥを出力する多段の遅延手段１１〜１３を備える。各遅延手段１１〜１３は各々インバータＩＮとキャパシタＣとからなり、所望の幅を有する感知増幅器インエーブル信号ＳＥを出力した。
【０００３】
【発明が解決しようとする課題】
前記のような従来の感知増幅器インエーブル信号発生回路は、電源電圧の変動により各遅延手段１１〜１３を通じて遅延する遅延時間が変り、それにより感知増幅器インエーブル信号ＳＥのパルス幅が変化した。従って、ロー電源電圧ｌｏｗＶｃｃでは感知増幅器インエーブル信号のパルス幅がビットラインキャパシタンスによる遅延及びワードラインキャパシタンスによる遅延に対して不充分であるので、データ感知動作時に誤動作をする問題点があった。これを解決するために感知増幅器インエーブル信号のパルス幅をロー電源電圧に合わせて増加させれば、ハイ電源電圧ｈｉｇｈＶｃｃで動作電流Ｉｃｃが増加して電力消耗が増加する問題点があった。
【０００４】
このような点に鑑み本発明は、ロー電源電圧のみに感知増幅器インエーブル信号のパルス幅を遅延させ、電源電圧の電圧変動に応じたパルス幅を有する感知増幅器インエーブル信号が発生できる半導体メモリ素子の感知増幅器インエーブル信号発生回路を提供せんとするものである。
【０００５】
また、本発明の他の目的は、動作電流の増加なく電圧変動に応じたパルス幅を有する感知増幅器インエーブル信号を発生する半導体メモリ素子のインエーブル信号発生回路を提供することにある。また、本発明の他の目的は、ロー電源電圧でのセンシングマージンを確保してデータセンシング時の誤動作が防止できる半導体メモリ素子の感知増幅器インエーブル信号発生回路を提供することにある。さらに、本発明の他の目的は、ハイ電源電圧での消費電力の増加が防止できる半導体メモリ素子の感知増幅器インエーブル信号発生回路を提供することにある。
【０００６】
【課題を解決するための手段】
前記のような目的を達成するため、本発明の半導体メモリ素子の感知増幅器インエーブル信号発生回路は、外部からの入力信号を入力して感知増幅器インエーブル信号を発生する、インバータとキャパシタとからなる遅延手段を備えた感知増幅器インエーブル信号発生手段と、前記感知増幅器インエーブル信号を受信し、該感知増幅器インエーブル信号を所定の時間遅延させるための遅延手段と、電源電圧が印加され、該電源電圧がロー（ｌｏｗ）電源電圧にある時は第１の信号を出力し、前記電源電圧がハイ（ｈｉｇｈ）電源電圧にある時は第２の信号を出力する電源電圧検出手段と、前記電源電圧検出手段から出力される前記第１の信号を受信した時、前記遅延手段の遅延した感知増幅器インエーブル信号を出力し、前記第２の信号を受信した時、前記遅延手段の遅延した感知増幅器インエーブル信号を遮断する伝達手段と、前記感知増幅器インエーブル信号と前記伝達手段を通じて伝達された遅延した感知増幅器インエーブル信号とを入力して、前記電源電圧がハイ（ｈｉｇｈ）電源電圧にある時は前記感知増幅器インエーブル信号を出力し、前記電源電圧がロー（ｌｏｗ）電源電圧にある時は、前記感知増幅器インエーブル信号と前記伝達手段を通じて伝達された遅延した感知増幅器インエーブル信号とをロジックＮＯＲした結果を出力する出力手段とを具備することを特徴とする。
【０００７】
また、前記遅延手段は、前記感知増幅器インエーブル信号を、そのパルス幅を一定の幅だけ遅延させるための遅延チェーンからなることを特徴とする。また、前記遅延チェーンは、前記感知増幅器インエーブル信号を入力する反転ゲートと、前記反転ゲートの出力端に連結されたキャパシタとから構成されることを特徴とする。
【０００８】
また、前記電源電圧検出手段は、外部から印加される制御信号により電源電圧を印加するための第１手段と、前記第１手段を通じて印加される電源電圧を分圧するための第２手段と、前記第２手段によって分圧された電圧を入力して電源電圧の変動有無を検出する第３手段とからなることを特徴とする。また、前記電源電圧検出手段の第１手段は、ゲートに印加される制御信号により電源電圧を前記第２手段に印加するためのＰＭＯＳトランジスタからなり、第２手段は第１手段を通じて印加される電源電圧を分圧するための抵抗手段である多数のＮＭＯＳトランジスタからなることを特徴とする。
【０００９】
また、前記電源電圧検出手段の第３手段は、前記第２手段を通じて分圧された電源電圧を入力し電源電圧がロー電源電圧に変動されたかを検出して検出信号を出力する検出手段と、前記検出手段の検出信号を前記伝達手段に印加するためのバッファ手段とを備えることを特徴とする。また、前記第３手段の前記検出手段は電源電圧が一定範囲のロー電源電圧に変動された場合のみにロジックハイ状態の検出信号を出力する反転ゲートからなり、前記バッファ手段は前記検出信号を入力にする直列に連結された多数の反転ゲートから構成されることを特徴とする。
【００１０】
また、前記伝達手段は、前記電源電圧検出手段の検出信号により前記遅延手段を通じて遅延した感知増幅器インエーブル信号を前記出力手段に伝達するための第１手段と、前記電源電圧検出手段の検出信号により前記遅延手段の遅延した感知増幅器インエーブル信号の前記出力手段への伝達を遮断する第２手段とを備えることを特徴とする。
【００１１】
また、前記伝達手段の第１手段は、前記電源電圧検出手段の検出信号を反転させるための第１反転ゲートと、前記第１反転ゲートから反転された検出信号と前記電源電圧検出手段の検出信号が各々ゲートに印加され、ソースに電源電圧と接地が各々連結される第１ＰＭＯＳトランジスタ及び第１ＮＭＯＳトランジスタと、ゲートに前記遅延手段の遅延した感知増幅器インエーブル信号が各々印加され、ドレインが相互連結され、ソースに前記第１ＰＭＯＳトランジスタ及び第１ＮＭＯＳトランジスタのドレインが各々連結される第２ＰＭＯＳトランジスタ及び第２ＮＭＯＳトランジスタと、前記第２ＰＭＯＳトランジスタ及び第２ＮＭＯＳトランジスタのドレインが入力端に接続され、その出力が前記の出力手段として提供される第２反転ゲートとからなることを特徴とする。
【００１２】
また、前記伝達手段の第２手段は、前記電源電圧検出手段の検出信号がゲートに印加され、ソースに電源電圧が提供され、ドレインが前記第１手段に連結される第３ＰＭＯＳトランジスタからなることを特徴とする。
【００１３】
また、前記出力手段は、前記感知増幅器インエーブル信号と、伝達手段を通じて遅延した感知増幅器インエーブル信号とをロジックＮＯＲして一定のパルス幅を有する出力信号を発生するノアゲートからなることを特徴とする。
【００１４】
本発明の感知増幅器インエーブル信号発生回路によると、電源電圧の変動がない場合は正常的に感知増幅器インエーブル信号を発生し、電源電圧がロー電源電圧に変動する場合は感知増幅器インエーブル信号と所望のパルス幅ほど遅延した感知増幅器インエーブル信号とをロジックＮＯＲして、電圧変動に応じたパルス幅を有する感知増幅器インエーブル信号を発生する。これによって、ロー電源電圧でのセンシングマージンが確保できるだけでなく、ハイ電源電圧での消費電流の増加が防止できる利点がある。
【００１５】
【発明の実施の形態】
以下、添付された図面により本発明の実施の形態を詳細に説明すれば次のとおりである。
【００１６】
図２は本発明の実施の形態による半導体メモリ素子の感知増幅器インエーブル信号発生回路のブロック図を示したものであり、図３は図２の感知増幅器インエーブル信号発生回路の詳細図を示したものである。以下、図２及び図３を参照して説明する。本発明の実施の形態による感知増幅器インエーブル信号発生回路は外部から等化信号ＥＱを入力して感知増幅器インエーブル信号ＳＥを発生する感知増幅器インエーブル信号発生部１０を備え、その構成及び動作は図１と同じである。
【００１７】
感知増幅器インエーブル信号発生回路は前記感知増幅器インエーブル信号発生部１０から発生した感知増幅器インエオーブル信号ＳＥを入力し、入力された感知増幅器インエーブル信号ＳＥを所望のパルス幅に遅延させるための遅延部２０を含む。遅延部２０は感知増幅器インエーブル信号発生部１０から印加される感知増幅器インエーブル信号ＳＥを遅延させるための、各々反転ゲートＩＮ２とキャパシタＣ２で構成されたインバータチェーン２１〜２３からなる。
【００１８】
又、本発明は外部から印加される制御信号のチップインエーブル信号ＣＥにより電源電圧Ｖｃｃがロー電源電圧ｌｏｗＶｃｃに変動するのを検出して電源電圧変動検出信号ＶＥを発生する電源電圧検出部３０と、前記電源電圧検出部３０の電源電圧変動検出信号ＶＥにより遅延部２０を通じて遅延した感知増幅器インエーブル信号ＳＥ′を選択的に伝達するための伝達部４０と、前記感知増幅器インエーブル信号発生部１０から出力される感知増幅器インエーブル信号ＳＥ′とを入力して電圧変動に応じたパルス幅を有する出力信号ＳＥＯＵＴを前記伝達手段４０で出力する出力部５０とを備える。
【００１９】
前記電源電圧検出部３０は外部から印加されるチップインエーブル信号ＣＥにより電源電圧Ｖｃｃを印加するための電源印加手段３１と、前記電源印加手段３１から印加される電源電圧Ｖｃｃを入力して分圧する分圧手段３２と、前記分圧手段３２を通じて分圧された電源電圧を入力して電源電圧がロー電源電圧ｌｏｗＶｃｃに変動されたかを検出する検出手段３３とからなる。前記電源電圧検出部３０において、電源印加手段３１は外部からチップインエーブル信号ＣＥをゲート入力信号にして電源電圧Ｖｃｃを分圧手段３２に印加するＰＭＯＳトランジスタＭＰ３１から構成される。
【００２０】
分圧手段３２は電圧印加手段３１を通じて印加される電源電圧Ｖｃｃを分圧するための抵抗手段からなる。前記抵抗手段は前記電源印加手段３１と接地との間に直列に連結された多数のＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４から構成される。前記検出手段３３は分圧手段３２を通じて分圧された電源電圧を入力して、電源電圧がロー電源電圧に変動された時のロー状態の検出信号ＶＥを発生する反転ゲートＩＮ３１と、前記反転ゲートＩＮ３１から検出信号ＶＥを前記伝達部４０に提供するための多数の反転ゲートＩＮ３２、ＩＮ３３とから構成される。
【００２１】
前記伝達部４０は、前記電源電圧検出部３０の検出信号ＶＥにより前記遅延部２０から遅延した感知増幅器インエーブル信号ＳＥ′を前記出力部５０に伝達するための伝達手段４１と、前記電源電圧検出部３０の検出信号ＶＥにより伝達手段４１の出力が前記出力部５０に伝達されることを遮断するための遮断手段４２とからなる。前記伝達部４０の伝達手段４１は、前記検出信号ＶＥにより前記遅延部２０を通じて遅延した感知増幅器インエーブル信号ＳＥ′を反転させるための第１インバーティング手段と、前記第１インバーティング手段の出力を反転させ前記出力部５０に印加するための第２インバーティング手段とを備える。
【００２２】
前記伝達手段４１の第１インバーティング手段は、前記検出信号ＶＥを反転させるための反転ゲートＩＮ４２と、前記遅延部２０の出力が各々ゲートに印加されドレインが共通に連結された第１ＰＭＯＳトランジスタＭＰ４１と第１ＮＭＯＳトランジスタＭＮ４１と、反転ゲートＩＮ４２の出力信号がゲートに印加され、ソースに電源電圧Ｖｃｃが印加され、ドレインが前記第１ＰＭＯＳトランジスタＭＰ４１のソースに連結される第２ＰＭＯＳトランジスタＭＰ４２と、ゲートに検出信号ＶＥが印加され、ドレインが第１ＮＭＯＳトランジスタＭＮ４１のソースに連結され、ソースが接地された第２ＮＭＯＳトランジスタＭＮ４２とからなる。そして、第２インバーティング手段は前記の第１インバーティング手段の出力を反転させ前記出力部５０に出力する反転ゲートＩＮ４１からなる。前記伝達部４０の遮断手段４２は、ゲートに前記の電源電圧検出部３０の検出信号ＶＥが印加され、ソースに電源電圧が印加され、ドレインが前記反転ゲートＩＮ４１に連結された第３ＰＭＯＳトランジスタＭＰ４３から構成される。
【００２３】
前記出力部５０は前記感知増幅器インエーブル信号発生部１０から発生する感知増幅器インエーブル信号ＳＥと前記伝達手段４０からの遅延した感知増幅器インエーブル信号ＳＥ′とを入力し、電源電圧の変動が検出された場合は前記二つの信号ＳＥ、ＳＥ′をロジックＮＯＲして出力信号ＳＥＯＵＴとして出力し、電源電圧の変動が検出されなかった場合は前記感知増幅器インエーブル信号発生部１０から出力された感知増幅器インエーブル信号ＳＥを出力信号ＳＥＯＵＴとして出力するノアゲートＮＯ５１から構成される。
【００２４】
前記のような構成を有する本発明の感知増幅器インエーブル信号発生回路の動作を説明すれば次のとおりである。外部から等化信号ＥＱが感知増幅器インエーブル信号発生回路に印加されれば、感知増幅器インエーブル信号発生部１０は図１に示したような遅延チェーン１１〜１３を経て感知増幅器インエーブル信号ＳＥを発生し遅延部２０及び出力部５０に各々印加する。遅延部２０は前記感知増幅器インエーブル信号発生部１０から出力された感知増幅器インエーブル信号ＳＥを入力し一定の幅ほど遅延させ、遅延した感知増幅器インエーブル信号ＳＥ′を伝達部４０に印加する。
【００２５】
一方、電源電圧検出部３０には外部から印加されるチップインエーブル信号ＣＥが印加されてＰＭＯＳトランジスタＭＰ３１がターンオンされ、これにより電源電圧ＶｃｃがＰＭＯＳトランジスタＭＰ３１を通じて分圧手段３２に印加され、ＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４を通じて分圧される。この時、複数のＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４のしきい電圧（ｔｈｒｅｓｈｏｌｄｖｏｌｔａｇｅ）及び電圧分配法則によりノードＡの電圧は降下するが、ノードＡの電圧は電源電圧Ｖｃｃの変動により線型的に変る。
【００２６】
分圧手段３２を通じて分圧された電源電圧、すなわちノードＡの電圧は検出手段３３の入力信号として印加され、検出手段３３は入力信号により電源電圧の変動有無を検出するようになる。検出手段３３の反転ゲートＩＮ３１は、それのロジックしきい電圧（ｌｏｇｉｃ ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）によりロジックハイまたはロジックロー信号を出力するが、電源電圧が変動して一定範囲、たとえば２．０Ｖ乃至３．１Ｖのロー電源電圧（ｌｏｗＶｃｃ）になる場合のみに電源電圧変動検出信号ＶＥとしてロジックハイ状態の信号を出力するようになる。従って、電源電圧Ｖｃｃがロー電源電圧に変動しない場合は、検出手段３３の第１反転ゲートＩＮ３１の出力信号はロー状態になり、これにより検出手段３３は電源電圧が検出されなかったことを示すロー状態の検出信号ＶＥを出力する。
【００２７】
ロー状態の検出信号ＶＥは伝達部４０に印加されてＰＭＯＳトランジスタＭＰ４３がターンオンされ、ＰＭＯＳトランジスタＭＰ４２及びＮＭＯＳトランジスタＭＮ４２はターンオフされて遅延部２０の出力は出力部５０に伝達されることなく、ロー状態の反転ゲートＩＮ４１の出力が出力部５０のノアゲートＮＯ５１の一入力として印加される。従って、出力部５０は電源電圧が変動しない場合はノアゲートＮＯ５１を通じて感知増幅器インエーブル信号発生部１０から発生した感知増幅器インエーブル信号ＳＥを出力信号ＳＥＯＵＴとして出力する。
【００２８】
一方、電源電圧Ｖｃｃが変動してロー電源電圧になればノードＡの電圧を入力にする反転ゲートＩＮ３１の出力がハイ状態になって検出手段３３の出力ＶＥはハイ状態になる。検出手段３３のハイ状態検出信号ＶＥによりＰＭＯＳトランジスタＭＰ４３はターンオフされ、ＰＭＯＳトランジスタＭＰ４２及びＮＭＯＳトランジスタＭＮ４２はターンオンされる。これにより、遅延部２０の出力信号ＳＥ′は前記伝達部４０を通じて出力部５０のノアゲートＮＯ５１に印加される。
【００２９】
出力部５０のノアゲートＮＯ５１は、感知増幅器インエーブル信号発生部１０から印加される感知増幅器インエーブル信号ＳＥと、遅延部２０を通じて遅延した感知増幅器インエーブル信号ＳＥ′とを入力し、二つの信号をロジックＮＯＲして出力信号ＳＥＯＵＴを出力する。従って、電源電圧がロー電源電圧に変動しても遅延部２０を通じて遅延した信号ＳＥ′を、感知増幅器インエーブル発生部１０から発生された信号ＳＥとロジックＮＯＲして出力することで、電圧変動に応じたパルス幅を有する所望の感知増幅器インエーブル信号を発生することができる。
【００３０】
【発明の効果】
前記のような本発明の感知増幅器インエーブル信号発生回路によると、電源電圧の変動のない場合は正常的に感知増幅器インエーブル信号を発生し、電源電圧がロー電源電圧に変動する場合は感知増幅器インエーブル信号と所望のパルス幅だけの遅延した感知増幅器インエーブル信号とをロジックＮＯＲし、電圧変動に応じたパルス幅を有する感知増幅器インエーブル信号が発生できる。従って、電源電圧の電圧変動に応じたパルス幅を有する感知増幅器インエーブル信号を発生して電源電圧の変動による誤動作が防止できるし、ロー電源電圧でのセンシングマージンが確保できるだけでなく、ハイ電源電圧での消費電流の増加が防止できるという利点がある。
【図面の簡単な説明】
【図１】 従来の半導体メモリ素子の感知増幅器インエーブル信号発生回路図である。
【図２】 本発明の実施の形態による半導体メモリ素子において、感知増幅器インエーブル信号発生回路のブロック図である。
【図３】 図２の感知増幅器インエーブル信号発生回路の詳細図である。
【符号の説明】
１０ 感知増幅器インエーブル信号発生部
２０ 遅延部
３０ 電源電圧検出部
３１ 電源印加手段
３２ 分圧手段
３３ 検出手段
４０ 伝達部
４１ 伝達手段
４２ 遮断手段
５０ 出力部
ＭＰ３１、ＭＰ４１〜ＭＰ４３ ＰＭＯＳトランジスタ
ＭＮ３１〜ＭＮ３４、ＭＮ４１、ＭＮ４２ ＮＭＯＳトランジスタ
ＩＮ３１〜ＩＮ３３、ＩＮ４１、ＩＮ４２ 反転ゲート
ＮＯ５１ ノアゲート
【発明の属する技術分野】
本発明は半導体メモリ素子に係り、特に電源電圧の電圧変動に応じたパルス幅を有する感知増幅器インエーブル信号を発生する半導体メモリ素子の感知増幅器インエーブル信号発生回路に関する。
【０００２】
【従来の技術】
図１は従来の半導体メモリ素子の感知増幅器インエーブル信号発生回路図を示したものである。図１を参照すれば、従来の半導体メモリ素子の感知増幅器インエーブル信号発生回路は外部から印加される等化信号（ＥＱ，ｅｑｕａｌｉｚａｔｉｏｎ ｓｉｇｎａｌ）を遅延させて感知増幅器インエーブル信号ＳＥを出力する多段の遅延手段１１〜１３を備える。各遅延手段１１〜１３は各々インバータＩＮとキャパシタＣとからなり、所望の幅を有する感知増幅器インエーブル信号ＳＥを出力した。
【０００３】
【発明が解決しようとする課題】
前記のような従来の感知増幅器インエーブル信号発生回路は、電源電圧の変動により各遅延手段１１〜１３を通じて遅延する遅延時間が変り、それにより感知増幅器インエーブル信号ＳＥのパルス幅が変化した。従って、ロー電源電圧ｌｏｗＶｃｃでは感知増幅器インエーブル信号のパルス幅がビットラインキャパシタンスによる遅延及びワードラインキャパシタンスによる遅延に対して不充分であるので、データ感知動作時に誤動作をする問題点があった。これを解決するために感知増幅器インエーブル信号のパルス幅をロー電源電圧に合わせて増加させれば、ハイ電源電圧ｈｉｇｈＶｃｃで動作電流Ｉｃｃが増加して電力消耗が増加する問題点があった。
【０００４】
このような点に鑑み本発明は、ロー電源電圧のみに感知増幅器インエーブル信号のパルス幅を遅延させ、電源電圧の電圧変動に応じたパルス幅を有する感知増幅器インエーブル信号が発生できる半導体メモリ素子の感知増幅器インエーブル信号発生回路を提供せんとするものである。
【０００５】
また、本発明の他の目的は、動作電流の増加なく電圧変動に応じたパルス幅を有する感知増幅器インエーブル信号を発生する半導体メモリ素子のインエーブル信号発生回路を提供することにある。また、本発明の他の目的は、ロー電源電圧でのセンシングマージンを確保してデータセンシング時の誤動作が防止できる半導体メモリ素子の感知増幅器インエーブル信号発生回路を提供することにある。さらに、本発明の他の目的は、ハイ電源電圧での消費電力の増加が防止できる半導体メモリ素子の感知増幅器インエーブル信号発生回路を提供することにある。
【０００６】
【課題を解決するための手段】
前記のような目的を達成するため、本発明の半導体メモリ素子の感知増幅器インエーブル信号発生回路は、外部からの入力信号を入力して感知増幅器インエーブル信号を発生する、インバータとキャパシタとからなる遅延手段を備えた感知増幅器インエーブル信号発生手段と、前記感知増幅器インエーブル信号を受信し、該感知増幅器インエーブル信号を所定の時間遅延させるための遅延手段と、電源電圧が印加され、該電源電圧がロー（ｌｏｗ）電源電圧にある時は第１の信号を出力し、前記電源電圧がハイ（ｈｉｇｈ）電源電圧にある時は第２の信号を出力する電源電圧検出手段と、前記電源電圧検出手段から出力される前記第１の信号を受信した時、前記遅延手段の遅延した感知増幅器インエーブル信号を出力し、前記第２の信号を受信した時、前記遅延手段の遅延した感知増幅器インエーブル信号を遮断する伝達手段と、前記感知増幅器インエーブル信号と前記伝達手段を通じて伝達された遅延した感知増幅器インエーブル信号とを入力して、前記電源電圧がハイ（ｈｉｇｈ）電源電圧にある時は前記感知増幅器インエーブル信号を出力し、前記電源電圧がロー（ｌｏｗ）電源電圧にある時は、前記感知増幅器インエーブル信号と前記伝達手段を通じて伝達された遅延した感知増幅器インエーブル信号とをロジックＮＯＲした結果を出力する出力手段とを具備することを特徴とする。
【０００７】
また、前記遅延手段は、前記感知増幅器インエーブル信号を、そのパルス幅を一定の幅だけ遅延させるための遅延チェーンからなることを特徴とする。また、前記遅延チェーンは、前記感知増幅器インエーブル信号を入力する反転ゲートと、前記反転ゲートの出力端に連結されたキャパシタとから構成されることを特徴とする。
【０００８】
また、前記電源電圧検出手段は、外部から印加される制御信号により電源電圧を印加するための第１手段と、前記第１手段を通じて印加される電源電圧を分圧するための第２手段と、前記第２手段によって分圧された電圧を入力して電源電圧の変動有無を検出する第３手段とからなることを特徴とする。また、前記電源電圧検出手段の第１手段は、ゲートに印加される制御信号により電源電圧を前記第２手段に印加するためのＰＭＯＳトランジスタからなり、第２手段は第１手段を通じて印加される電源電圧を分圧するための抵抗手段である多数のＮＭＯＳトランジスタからなることを特徴とする。
【０００９】
また、前記電源電圧検出手段の第３手段は、前記第２手段を通じて分圧された電源電圧を入力し電源電圧がロー電源電圧に変動されたかを検出して検出信号を出力する検出手段と、前記検出手段の検出信号を前記伝達手段に印加するためのバッファ手段とを備えることを特徴とする。また、前記第３手段の前記検出手段は電源電圧が一定範囲のロー電源電圧に変動された場合のみにロジックハイ状態の検出信号を出力する反転ゲートからなり、前記バッファ手段は前記検出信号を入力にする直列に連結された多数の反転ゲートから構成されることを特徴とする。
【００１０】
また、前記伝達手段は、前記電源電圧検出手段の検出信号により前記遅延手段を通じて遅延した感知増幅器インエーブル信号を前記出力手段に伝達するための第１手段と、前記電源電圧検出手段の検出信号により前記遅延手段の遅延した感知増幅器インエーブル信号の前記出力手段への伝達を遮断する第２手段とを備えることを特徴とする。
【００１１】
また、前記伝達手段の第１手段は、前記電源電圧検出手段の検出信号を反転させるための第１反転ゲートと、前記第１反転ゲートから反転された検出信号と前記電源電圧検出手段の検出信号が各々ゲートに印加され、ソースに電源電圧と接地が各々連結される第１ＰＭＯＳトランジスタ及び第１ＮＭＯＳトランジスタと、ゲートに前記遅延手段の遅延した感知増幅器インエーブル信号が各々印加され、ドレインが相互連結され、ソースに前記第１ＰＭＯＳトランジスタ及び第１ＮＭＯＳトランジスタのドレインが各々連結される第２ＰＭＯＳトランジスタ及び第２ＮＭＯＳトランジスタと、前記第２ＰＭＯＳトランジスタ及び第２ＮＭＯＳトランジスタのドレインが入力端に接続され、その出力が前記の出力手段として提供される第２反転ゲートとからなることを特徴とする。
【００１２】
また、前記伝達手段の第２手段は、前記電源電圧検出手段の検出信号がゲートに印加され、ソースに電源電圧が提供され、ドレインが前記第１手段に連結される第３ＰＭＯＳトランジスタからなることを特徴とする。
【００１３】
また、前記出力手段は、前記感知増幅器インエーブル信号と、伝達手段を通じて遅延した感知増幅器インエーブル信号とをロジックＮＯＲして一定のパルス幅を有する出力信号を発生するノアゲートからなることを特徴とする。
【００１４】
本発明の感知増幅器インエーブル信号発生回路によると、電源電圧の変動がない場合は正常的に感知増幅器インエーブル信号を発生し、電源電圧がロー電源電圧に変動する場合は感知増幅器インエーブル信号と所望のパルス幅ほど遅延した感知増幅器インエーブル信号とをロジックＮＯＲして、電圧変動に応じたパルス幅を有する感知増幅器インエーブル信号を発生する。これによって、ロー電源電圧でのセンシングマージンが確保できるだけでなく、ハイ電源電圧での消費電流の増加が防止できる利点がある。
【００１５】
【発明の実施の形態】
以下、添付された図面により本発明の実施の形態を詳細に説明すれば次のとおりである。
【００１６】
図２は本発明の実施の形態による半導体メモリ素子の感知増幅器インエーブル信号発生回路のブロック図を示したものであり、図３は図２の感知増幅器インエーブル信号発生回路の詳細図を示したものである。以下、図２及び図３を参照して説明する。本発明の実施の形態による感知増幅器インエーブル信号発生回路は外部から等化信号ＥＱを入力して感知増幅器インエーブル信号ＳＥを発生する感知増幅器インエーブル信号発生部１０を備え、その構成及び動作は図１と同じである。
【００１７】
感知増幅器インエーブル信号発生回路は前記感知増幅器インエーブル信号発生部１０から発生した感知増幅器インエオーブル信号ＳＥを入力し、入力された感知増幅器インエーブル信号ＳＥを所望のパルス幅に遅延させるための遅延部２０を含む。遅延部２０は感知増幅器インエーブル信号発生部１０から印加される感知増幅器インエーブル信号ＳＥを遅延させるための、各々反転ゲートＩＮ２とキャパシタＣ２で構成されたインバータチェーン２１〜２３からなる。
【００１８】
又、本発明は外部から印加される制御信号のチップインエーブル信号ＣＥにより電源電圧Ｖｃｃがロー電源電圧ｌｏｗＶｃｃに変動するのを検出して電源電圧変動検出信号ＶＥを発生する電源電圧検出部３０と、前記電源電圧検出部３０の電源電圧変動検出信号ＶＥにより遅延部２０を通じて遅延した感知増幅器インエーブル信号ＳＥ′を選択的に伝達するための伝達部４０と、前記感知増幅器インエーブル信号発生部１０から出力される感知増幅器インエーブル信号ＳＥ′とを入力して電圧変動に応じたパルス幅を有する出力信号ＳＥＯＵＴを前記伝達手段４０で出力する出力部５０とを備える。
【００１９】
前記電源電圧検出部３０は外部から印加されるチップインエーブル信号ＣＥにより電源電圧Ｖｃｃを印加するための電源印加手段３１と、前記電源印加手段３１から印加される電源電圧Ｖｃｃを入力して分圧する分圧手段３２と、前記分圧手段３２を通じて分圧された電源電圧を入力して電源電圧がロー電源電圧ｌｏｗＶｃｃに変動されたかを検出する検出手段３３とからなる。前記電源電圧検出部３０において、電源印加手段３１は外部からチップインエーブル信号ＣＥをゲート入力信号にして電源電圧Ｖｃｃを分圧手段３２に印加するＰＭＯＳトランジスタＭＰ３１から構成される。
【００２０】
分圧手段３２は電圧印加手段３１を通じて印加される電源電圧Ｖｃｃを分圧するための抵抗手段からなる。前記抵抗手段は前記電源印加手段３１と接地との間に直列に連結された多数のＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４から構成される。前記検出手段３３は分圧手段３２を通じて分圧された電源電圧を入力して、電源電圧がロー電源電圧に変動された時のロー状態の検出信号ＶＥを発生する反転ゲートＩＮ３１と、前記反転ゲートＩＮ３１から検出信号ＶＥを前記伝達部４０に提供するための多数の反転ゲートＩＮ３２、ＩＮ３３とから構成される。
【００２１】
前記伝達部４０は、前記電源電圧検出部３０の検出信号ＶＥにより前記遅延部２０から遅延した感知増幅器インエーブル信号ＳＥ′を前記出力部５０に伝達するための伝達手段４１と、前記電源電圧検出部３０の検出信号ＶＥにより伝達手段４１の出力が前記出力部５０に伝達されることを遮断するための遮断手段４２とからなる。前記伝達部４０の伝達手段４１は、前記検出信号ＶＥにより前記遅延部２０を通じて遅延した感知増幅器インエーブル信号ＳＥ′を反転させるための第１インバーティング手段と、前記第１インバーティング手段の出力を反転させ前記出力部５０に印加するための第２インバーティング手段とを備える。
【００２２】
前記伝達手段４１の第１インバーティング手段は、前記検出信号ＶＥを反転させるための反転ゲートＩＮ４２と、前記遅延部２０の出力が各々ゲートに印加されドレインが共通に連結された第１ＰＭＯＳトランジスタＭＰ４１と第１ＮＭＯＳトランジスタＭＮ４１と、反転ゲートＩＮ４２の出力信号がゲートに印加され、ソースに電源電圧Ｖｃｃが印加され、ドレインが前記第１ＰＭＯＳトランジスタＭＰ４１のソースに連結される第２ＰＭＯＳトランジスタＭＰ４２と、ゲートに検出信号ＶＥが印加され、ドレインが第１ＮＭＯＳトランジスタＭＮ４１のソースに連結され、ソースが接地された第２ＮＭＯＳトランジスタＭＮ４２とからなる。そして、第２インバーティング手段は前記の第１インバーティング手段の出力を反転させ前記出力部５０に出力する反転ゲートＩＮ４１からなる。前記伝達部４０の遮断手段４２は、ゲートに前記の電源電圧検出部３０の検出信号ＶＥが印加され、ソースに電源電圧が印加され、ドレインが前記反転ゲートＩＮ４１に連結された第３ＰＭＯＳトランジスタＭＰ４３から構成される。
【００２３】
前記出力部５０は前記感知増幅器インエーブル信号発生部１０から発生する感知増幅器インエーブル信号ＳＥと前記伝達手段４０からの遅延した感知増幅器インエーブル信号ＳＥ′とを入力し、電源電圧の変動が検出された場合は前記二つの信号ＳＥ、ＳＥ′をロジックＮＯＲして出力信号ＳＥＯＵＴとして出力し、電源電圧の変動が検出されなかった場合は前記感知増幅器インエーブル信号発生部１０から出力された感知増幅器インエーブル信号ＳＥを出力信号ＳＥＯＵＴとして出力するノアゲートＮＯ５１から構成される。
【００２４】
前記のような構成を有する本発明の感知増幅器インエーブル信号発生回路の動作を説明すれば次のとおりである。外部から等化信号ＥＱが感知増幅器インエーブル信号発生回路に印加されれば、感知増幅器インエーブル信号発生部１０は図１に示したような遅延チェーン１１〜１３を経て感知増幅器インエーブル信号ＳＥを発生し遅延部２０及び出力部５０に各々印加する。遅延部２０は前記感知増幅器インエーブル信号発生部１０から出力された感知増幅器インエーブル信号ＳＥを入力し一定の幅ほど遅延させ、遅延した感知増幅器インエーブル信号ＳＥ′を伝達部４０に印加する。
【００２５】
一方、電源電圧検出部３０には外部から印加されるチップインエーブル信号ＣＥが印加されてＰＭＯＳトランジスタＭＰ３１がターンオンされ、これにより電源電圧ＶｃｃがＰＭＯＳトランジスタＭＰ３１を通じて分圧手段３２に印加され、ＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４を通じて分圧される。この時、複数のＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４のしきい電圧（ｔｈｒｅｓｈｏｌｄｖｏｌｔａｇｅ）及び電圧分配法則によりノードＡの電圧は降下するが、ノードＡの電圧は電源電圧Ｖｃｃの変動により線型的に変る。
【００２６】
分圧手段３２を通じて分圧された電源電圧、すなわちノードＡの電圧は検出手段３３の入力信号として印加され、検出手段３３は入力信号により電源電圧の変動有無を検出するようになる。検出手段３３の反転ゲートＩＮ３１は、それのロジックしきい電圧（ｌｏｇｉｃ ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）によりロジックハイまたはロジックロー信号を出力するが、電源電圧が変動して一定範囲、たとえば２．０Ｖ乃至３．１Ｖのロー電源電圧（ｌｏｗＶｃｃ）になる場合のみに電源電圧変動検出信号ＶＥとしてロジックハイ状態の信号を出力するようになる。従って、電源電圧Ｖｃｃがロー電源電圧に変動しない場合は、検出手段３３の第１反転ゲートＩＮ３１の出力信号はロー状態になり、これにより検出手段３３は電源電圧が検出されなかったことを示すロー状態の検出信号ＶＥを出力する。
【００２７】
ロー状態の検出信号ＶＥは伝達部４０に印加されてＰＭＯＳトランジスタＭＰ４３がターンオンされ、ＰＭＯＳトランジスタＭＰ４２及びＮＭＯＳトランジスタＭＮ４２はターンオフされて遅延部２０の出力は出力部５０に伝達されることなく、ロー状態の反転ゲートＩＮ４１の出力が出力部５０のノアゲートＮＯ５１の一入力として印加される。従って、出力部５０は電源電圧が変動しない場合はノアゲートＮＯ５１を通じて感知増幅器インエーブル信号発生部１０から発生した感知増幅器インエーブル信号ＳＥを出力信号ＳＥＯＵＴとして出力する。
【００２８】
一方、電源電圧Ｖｃｃが変動してロー電源電圧になればノードＡの電圧を入力にする反転ゲートＩＮ３１の出力がハイ状態になって検出手段３３の出力ＶＥはハイ状態になる。検出手段３３のハイ状態検出信号ＶＥによりＰＭＯＳトランジスタＭＰ４３はターンオフされ、ＰＭＯＳトランジスタＭＰ４２及びＮＭＯＳトランジスタＭＮ４２はターンオンされる。これにより、遅延部２０の出力信号ＳＥ′は前記伝達部４０を通じて出力部５０のノアゲートＮＯ５１に印加される。
【００２９】
出力部５０のノアゲートＮＯ５１は、感知増幅器インエーブル信号発生部１０から印加される感知増幅器インエーブル信号ＳＥと、遅延部２０を通じて遅延した感知増幅器インエーブル信号ＳＥ′とを入力し、二つの信号をロジックＮＯＲして出力信号ＳＥＯＵＴを出力する。従って、電源電圧がロー電源電圧に変動しても遅延部２０を通じて遅延した信号ＳＥ′を、感知増幅器インエーブル発生部１０から発生された信号ＳＥとロジックＮＯＲして出力することで、電圧変動に応じたパルス幅を有する所望の感知増幅器インエーブル信号を発生することができる。
【００３０】
【発明の効果】
前記のような本発明の感知増幅器インエーブル信号発生回路によると、電源電圧の変動のない場合は正常的に感知増幅器インエーブル信号を発生し、電源電圧がロー電源電圧に変動する場合は感知増幅器インエーブル信号と所望のパルス幅だけの遅延した感知増幅器インエーブル信号とをロジックＮＯＲし、電圧変動に応じたパルス幅を有する感知増幅器インエーブル信号が発生できる。従って、電源電圧の電圧変動に応じたパルス幅を有する感知増幅器インエーブル信号を発生して電源電圧の変動による誤動作が防止できるし、ロー電源電圧でのセンシングマージンが確保できるだけでなく、ハイ電源電圧での消費電流の増加が防止できるという利点がある。
【図面の簡単な説明】
【図１】 従来の半導体メモリ素子の感知増幅器インエーブル信号発生回路図である。
【図２】 本発明の実施の形態による半導体メモリ素子において、感知増幅器インエーブル信号発生回路のブロック図である。
【図３】 図２の感知増幅器インエーブル信号発生回路の詳細図である。
【符号の説明】
１０ 感知増幅器インエーブル信号発生部
２０ 遅延部
３０ 電源電圧検出部
３１ 電源印加手段
３２ 分圧手段
３３ 検出手段
４０ 伝達部
４１ 伝達手段
４２ 遮断手段
５０ 出力部
ＭＰ３１、ＭＰ４１〜ＭＰ４３ ＰＭＯＳトランジスタ
ＭＮ３１〜ＭＮ３４、ＭＮ４１、ＭＮ４２ ＮＭＯＳトランジスタ
ＩＮ３１〜ＩＮ３３、ＩＮ４１、ＩＮ４２ 反転ゲート
ＮＯ５１ ノアゲート
Claims (14)
- 外部からの入力信号を入力して感知増幅器インエーブル信号を発生する、インバータとキャパシタとからなる遅延手段を備えた感知増幅器インエーブル信号発生手段と、
前記感知増幅器インエーブル信号を受信し、該感知増幅器インエーブル信号を所定の時間遅延させるための遅延手段と、
電源電圧が印加され、該電源電圧がロー（ｌｏｗ）電源電圧にある時は第１の信号を出力し、前記電源電圧がハイ（ｈｉｇｈ）電源電圧にある時は第２の信号を出力する電源電圧検出手段と、
前記電源電圧検出手段から出力される前記第１の信号を受信した時、前記遅延手段の遅延した感知増幅器インエーブル信号を出力し、前記第２の信号を受信した時、前記遅延手段の遅延した感知増幅器インエーブル信号を遮断する伝達手段と、
前記感知増幅器インエーブル信号と前記伝達手段を通じて伝達された遅延した感知増幅器インエーブル信号とを入力して、前記電源電圧がハイ（ｈｉｇｈ）電源電圧にある時は前記感知増幅器インエーブル信号を出力し、前記電源電圧がロー（ｌｏｗ）電源電圧にある時は、前記感知増幅器インエーブル信号と前記伝達手段を通じて伝達された遅延した感知増幅器インエーブル信号とをロジックＮＯＲした結果を出力する出力手段とを具備することを特徴とする半導体メモリ素子の感知増幅器インエーブル信号発生回路。 - 前記遅延手段は、前記感知増幅器インエーブル信号を、そのパルス幅を一定の幅だけ遅延させるための遅延チェーンからなることを特徴とする請求項１記載の半導体メモリ素子の感知増幅器インエーブル信号発生回路。
- 前記遅延チェーンは、前記感知増幅器インエーブル信号を入力する反転ゲートと、前記反転ゲートの出力端に連結されたキャパシタとから構成されることを特徴とする請求項２記載の半導体メモリ素子の感知増幅器インエーブル信号発生回路。
- 前記電源電圧検出手段は、外部から印加される制御信号により電源電圧を印加するための第１手段と、前記第１手段を通じて印加される電源電圧を分圧するための第２手段と、前記第２手段によって分圧された電圧を入力して電源電圧の変動有無を検出する第３手段とからなることを特徴とする請求項１記載の半導体メモリ素子の感知増幅器インエーブル信号発生回路。
- 前記電源電圧検出手段の第１手段は、ゲートに印加される制御信号により電源電圧を前記第２手段に印加するためのＰＭＯＳトランジスタからなることを特徴とする請求項４記載の半導体メモリ素子の感知増幅器インエーブル信号発生回路。
- 前記電源電圧検出手段の第２手段は、第１手段を通じて印加される電源電圧を分圧するための複数の抵抗手段からなることを特徴とする請求項４記載の半導体メモリ素子の感知増幅器インエーブル信号発生回路。
- 前記多数の抵抗手段は、前記第１手段と接地との間に直列に連結された複数のＮＭＯＳトランジスタであることを特徴とする請求項６記載の半導体メモリ素子の感知増幅器インエーブル信号発生回路。
- 前記電源電圧検出手段の第３手段は、前記第２手段を通じて分圧された電源電圧を入力し電源電圧がロー電源電圧に変動されたかを検出して検出信号を出力する検出手段と、前記検出手段の検出信号を前記伝達手段に印加するためのバッファ手段とを備えることを特徴とする請求項４記載の半導体メモリ素子の感知増幅器インエーブル信号発生回路。
- 前記検出手段は、電源電圧が一定範囲のロー電源電圧に変動された場合のみにロジックハイ状態の検出信号を出力する反転ゲートからなることを特徴とする請求項８記載の半導体メモリ素子の感知増幅器インエーブル信号発生回路。
- 前記バッファ手段は、前記検出信号を前記伝達手段に提供するための直列に連結された複数の反転ゲートから構成されることを特徴とする請求項８記載の半導体メモリ素子の感知増幅器インエーブル信号発生回路。
- 前記伝達手段は、前記電源電圧検出手段の検出信号により前記遅延手段を通じて遅延した感知増幅器インエーブル信号を前記出力手段に伝達するための第１手段と、前記電源電圧検出手段の検出信号により前記遅延手段の遅延した感知増幅器インエーブル信号の前記出力手段への伝達を遮断する第２手段とを備えることを特徴とする請求項１記載の半導体メモリ素子の感知増幅器インエーブル信号発生回路。
- 前記伝達手段の第１手段は、前記電源電圧検出手段の検出信号を反転させるための第１反転ゲートと、前記第１反転ゲートから反転された検出信号と前記電源電圧検出手段の検出信号が各々ゲートに印加され、ソースに電源電圧と接地が各々連結される第１ＰＭＯＳトランジスタ及び第１ＮＭＯＳトランジスタと、ゲートに前記遅延手段の遅延した感知増幅器インエーブル信号が各々印加され、ドレインが相互連結され、ソースに前記第１ＰＭＯＳトランジスタ及び第１ＮＭＯＳトランジスタのドレインが各々連結される第２ＰＭＯＳトランジスタ及び第２ＮＭＯＳトランジスタと、前記第２ＰＭＯＳトランジスタ及び第２ＮＭＯＳトランジスタのドレインが入力端に接続され、その出力が前記の出力手段として提供される第２反転ゲートとからなることを特徴とする請求項１１記載の半導体メモリ素子の感知増幅器インエーブル信号発生回路。
- 前記伝達手段の第２手段は、前記電源電圧検出手段の検出信号がゲートに印加され、ソースに電源電圧が提供され、ドレインが前記第１手段に連結される第３ＰＭＯＳトランジスタからなることを特徴とする請求項１１記載の半導体メモリ素子の感知増幅器インエーブル信号発生回路。
- 前記出力手段は、前記感知増幅器インエーブル信号と、伝達手段を通じて遅延した感知増幅器インエーブル信号とをロジックＮＯＲして一定のパルス幅を有する出力信号を発生するノアゲートからなることを特徴とする請求項１記載の半導体メモリ素子の感知増幅器インエーブル信号発生回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075443A KR100226254B1 (ko) | 1996-12-28 | 1996-12-28 | 반도체 메모리소자의 감지증폭기 인에이블신호 발생회로 |
| KR1996P75443 | 1996-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10334668A JPH10334668A (ja) | 1998-12-18 |
| JP3867218B2 true JP3867218B2 (ja) | 2007-01-10 |
Family
ID=19491880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36817097A Expired - Fee Related JP3867218B2 (ja) | 1996-12-28 | 1997-12-27 | 半導体メモリ素子の感知増幅器インエーブル信号発生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6009030A (ja) |
| JP (1) | JP3867218B2 (ja) |
| KR (1) | KR100226254B1 (ja) |
| TW (1) | TW350958B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11328972A (ja) * | 1998-05-18 | 1999-11-30 | Mitsubishi Electric Corp | 半導体装置、その設計方法およびその検査方法 |
| KR100408420B1 (ko) * | 2002-01-09 | 2003-12-03 | 삼성전자주식회사 | 감지증폭기의 센싱속도를 향상시킬 수 있는 반도체메모리장치의 감지증폭기 구동회로 |
| KR100675009B1 (ko) * | 2006-02-01 | 2007-01-29 | 삼성전자주식회사 | 데이터 지연 조절 회로 및 방법 |
| KR100728571B1 (ko) * | 2006-02-09 | 2007-06-15 | 주식회사 하이닉스반도체 | 반도체 메모리의 데이터 센싱장치 |
| KR100825026B1 (ko) * | 2006-06-29 | 2008-04-24 | 주식회사 하이닉스반도체 | 오버드라이빙 펄스발생기 및 이를 포함하는 메모리 장치 |
| US8174911B2 (en) * | 2009-12-31 | 2012-05-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-power domain design |
| KR20130049657A (ko) * | 2011-11-04 | 2013-05-14 | 에스케이하이닉스 주식회사 | 데이터전달회로 |
| TWI563505B (en) * | 2014-02-20 | 2016-12-21 | Piecemakers Technology Inc | Adaptive contorl method based on input clock and related adaptive contorlled apparatus |
| CN106558329A (zh) * | 2015-09-30 | 2017-04-05 | 展讯通信（上海）有限公司 | 一种单端存储器的差分读取电路及方法 |
| US10777255B2 (en) | 2018-03-19 | 2020-09-15 | Samsung Electronics Co., Ltd. | Control signal generator for sense amplifier and memory device including the control signal generator |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4766572A (en) * | 1984-12-27 | 1988-08-23 | Nec Corporation | Semiconductor memory having a bypassable data output latch |
| JPH04119597A (ja) * | 1990-09-07 | 1992-04-21 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置のセンスアンプ |
| JPH04238197A (ja) * | 1991-01-22 | 1992-08-26 | Nec Corp | センスアンプ回路 |
| KR960000894B1 (ko) * | 1993-07-02 | 1996-01-13 | 삼성전자주식회사 | 반도체 메모리 장치의 전원전압 감지회로 |
| KR960009953B1 (ko) * | 1994-01-27 | 1996-07-25 | 삼성전자 주식회사 | 반도체 메모리 장치의 센스앰프 제어회로 |
| US5481500A (en) * | 1994-07-22 | 1996-01-02 | International Business Machines Corporation | Precharged bit decoder and sense amplifier with integrated latch usable in pipelined memories |
| US5504443A (en) * | 1994-09-07 | 1996-04-02 | Cypress Semiconductor Corp. | Differential latch sense amlifiers using feedback |
| US5561629A (en) * | 1995-03-10 | 1996-10-01 | Xilinx, Inc. | Latching sense amplifier for a programmable logic device |
-
1996
- 1996-12-28 KR KR1019960075443A patent/KR100226254B1/ko not_active IP Right Cessation
-
1997
- 1997-11-28 TW TW086117924A patent/TW350958B/zh not_active IP Right Cessation
- 1997-12-22 US US08/995,637 patent/US6009030A/en not_active Expired - Lifetime
- 1997-12-27 JP JP36817097A patent/JP3867218B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980056179A (ko) | 1998-09-25 |
| JPH10334668A (ja) | 1998-12-18 |
| US6009030A (en) | 1999-12-28 |
| KR100226254B1 (ko) | 1999-10-15 |
| TW350958B (en) | 1999-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5315173A (en) | Data buffer circuit with delay circuit to increase the length of a switching transition period during data signal inversion | |
| JP3820559B2 (ja) | 半導体装置のモードレジスターセット回路 | |
| US5949721A (en) | Data output related circuit which is suitable for semiconductor memory device for high -speed operation | |
| JP3867218B2 (ja) | 半導体メモリ素子の感知増幅器インエーブル信号発生回路 | |
| JP2983157B2 (ja) | データ出力バッファ | |
| KR970051214A (ko) | 메모리의 어드레스 천이 검출회로 | |
| US5894449A (en) | Equalization signal generator for semiconductor memory device | |
| KR100455736B1 (ko) | 프리세트기능을 갖는 출력버퍼회로_ | |
| KR960011208B1 (ko) | 반도체 메모리 장치 | |
| KR100226255B1 (ko) | 반도체 메모리소자의 워드라인 구동회로 | |
| KR100197560B1 (ko) | 반도체 메모리 장치의 펄스발생 회로 | |
| KR0179774B1 (ko) | 반도체 메모리의 활성화 신호 발생 회로 | |
| JPH1116359A (ja) | アドレス遷移検出回路 | |
| KR0179913B1 (ko) | 출력 인에이블 신호 발생 회로 | |
| KR100199096B1 (ko) | 메모리의 어드레스 천이 검출회로 | |
| KR100293826B1 (ko) | 출력버퍼회로_ | |
| KR20010045945A (ko) | 반도체 메모리의 어드레스 천이 검출 회로 | |
| KR20000019551U (ko) | 반도체 회로의 멀티 비트 데이터 출력 버퍼 | |
| KR970019061A (ko) | 데이타 출력버퍼 | |
| KR100202647B1 (ko) | 메모리의 데이타 입력버퍼회로 | |
| KR100266670B1 (ko) | 메모리 디바이스의 데이터 아웃 노이즈 감소회로 | |
| KR970017637A (ko) | 반도체 메모리장치의 센스앰프 제어회로 | |
| KR100300068B1 (ko) | 어드레스 천이 검출발생기 | |
| KR970004340A (ko) | 모드 적응형 데이타 출력 버퍼 | |
| KR100471144B1 (ko) | 펄스 발생 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060501 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060501 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060926 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |