JP4056683B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP4056683B2
JP4056683B2 JP2000218110A JP2000218110A JP4056683B2 JP 4056683 B2 JP4056683 B2 JP 4056683B2 JP 2000218110 A JP2000218110 A JP 2000218110A JP 2000218110 A JP2000218110 A JP 2000218110A JP 4056683 B2 JP4056683 B2 JP 4056683B2
Authority
JP
Japan
Prior art keywords
payout
ball
game
command
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000218110A
Other languages
Japanese (ja)
Other versions
JP2002028334A (en
Inventor
詔八 鵜川
真紀 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2000218110A priority Critical patent/JP4056683B2/en
Publication of JP2002028334A publication Critical patent/JP2002028334A/en
Application granted granted Critical
Publication of JP4056683B2 publication Critical patent/JP4056683B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機、コイン遊技機、スロット機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球等の価値が遊技者に払い出されるものがある。遊技媒体の払出しは払出機構によって行われる。
【０００３】
払出機構は、一般に、払出制御基板に搭載された賞球制御手段によって制御される。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、払出制御基板に送信される。
【０００４】
また、遊技者は、遊技媒体を借り出し、借り出した遊技媒体および入賞に応じて払い出された遊技媒体を用いて遊技を行う。その際、借り出した遊技媒体および入賞に応じて払い出された遊技媒体は、遊技機に設けられている打球供給皿、および打球供給皿からあふれた貯留球を貯留する余剰球受皿に貯留される。また、遊技機は、遊技者からの貸出要求に応じて遊技媒体を貸し出すのであるが、賞球制御手段と貸出制御手段とは一体化された払出制御手段で構成されていることが多い。さらに、一般に、払出制御手段は払出制御マイクロコンピュータを含む構成とされる。
【０００５】
【発明が解決しようとする課題】
打球供給皿からあふれた貯留球を貯留する余剰球受皿において満タン状態となった場合には、遊技媒体の払出を適正に行うために払出動作が停止される。そして、余剰球受皿の満タン状態が解消すると、遊技の中断による遊技者の不利益を回避するために払出動作が再開される。しかし、例えば余剰球受皿の満タン状態が直ちに解消されるような場合などにおいても満タン検出されると、払出停止状態とされてしまうため遊技者に不利益を与えてしまう。また、満タン状態が解消しているのにもかかわらず満タン解消検出がされないと、払出停止状態が継続されることから遊技者に不利益を与えてしまう。このように、適正な満タン検出または満タン解消検出が行われず、遊技者に不利益を与えてしまうおそれがあるという課題があった。
【０００６】
そこで、本発明は、満タン状態であることを的確に検出するとともに、満タン状態の解消を速やかに検出し、適正な満タン検出および満タン解消検出を行うことが可能な遊技機を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明による遊技機は、遊技者が所定の遊技を行うことが可能な遊技機であって、遊技媒体の払出しを行う払出手段（例えば、賞球払出装置９７Ａ、貸し球払出装置９７Ｃ）と、払出手段により払い出された遊技媒体を貯留する貯留手段（例えば、余剰球受皿４）と、貯留手段の貯留状態を検出するための貯留状態検出手段（例えば、満タンスイッチ４８）とを備え、貯留状態検出手段により貯留手段において遊技媒体が満タン状態にあることを示す満タン出力が所定の満タン出力判定期間（例えば、０．１秒）出力されたことを条件に、払出しを停止するための制御を行い、払出しの停止中において貯留状態検出手段により貯留手段において遊技媒体が満タン状態でないことを示す満タン解消出力が所定の満タン出力判定期間よりも短い満タン解消出力判定期間（例えば、０．００２秒）出力されたことを条件に払出しの停止を解除する制御を行うことを特徴とするものである。
【０００８】
遊技の進行を制御する遊技制御手段（例えば、ＣＰＵ５６）と、払出手段を制御して遊技媒体の払出に関わる制御を行う払出制御手段（例えば、払出制御用ＣＰＵ３７１）とを備え、貯留状態検出手段の出力は遊技制御手段に入力され、遊技制御手段は、払出制御手段に払出の停止または停止の解除を指令する制御信号（例えば、払出停止状態指定コマンド）を出力することが可能なことを特徴とするようにしてもよい。
【０００９】
払出制御手段は、１回の払出動作により払い出す払出予定数（例えば、２５個）を設定し、払出制御手段は、払出制御中に、満タン出力にもとづく払出の停止を示す制御信号を受信した場合には、払出予定数を払い出すことなく払出を停止させることを特徴とするようにしてもよい。
【００１０】
遊技領域に設けられる入賞口（例えば、入賞口１９，２４）に入賞した遊技媒体を検出する遊技媒体検出手段（例えば、入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂ）を備え、満タン出力判定期間は、遊技媒体検出手段による遊技媒体の検出有りを判定する遊技媒体検出判定期間（例えば、０．００４秒）よりも長いことを特徴とするようにしてもよい。
【００１１】
遊技制御手段は、遊技媒体検出手段による遊技媒体の検出有りを判定した場合に、払出制御手段に遊技媒体の払出数を特定可能な制御信号（例えば、賞球個数指定コマンド）を出力することが可能なことを特徴とするようにしてもよい。
【００１２】
払出停止中においても遊技媒体の発射は可能であることを特徴とするようにしてもよい。
【００１３】
遊技制御手段は、払出停止中においても、遊技媒体検出手段による遊技媒体の検出有りを判定した場合には、払出制御手段に遊技媒体の払出数を特定可能な制御信号を出力することが可能なことを特徴とするようにしてもよい。
【００１４】
払出手段として、遊技の進行に応じた遊技媒体の払出を行う賞遊技媒体払出機構部（例えば、賞球払出装置９７Ａ）と、貸出要求に応じた遊技媒体の払出を行う貸出遊技媒体払出機構部（例えば、貸し球払出装置９７Ｃ）とを備えることを特徴とするようにしてもよい。
【００１５】
遊技の進行に応じて払い出される遊技媒体を賞遊技媒体払出機構部に供給する賞供給経路（例えば、払出球通路１８６ａ、払出球通路１８６ｂ）と、貸出要求に応じて払い出される遊技媒体を貸出遊技媒体払出機構部に供給する貸出供給経路（例えば、払出球通路１８６ｃ）と、遊技媒体の欠乏を検出することが可能な遊技媒体欠乏検出手段（例えば、球切れスイッチ１８７ａ，１８７ｂ，１８７ｃ）とを備え、遊技媒体欠乏検出手段は、賞供給経路と貸出供給経路のそれぞれに対応して設けられることを特徴とするようにしてもよい。
【００１６】
満タン解消出力判定期間は、遊技媒体欠乏検出手段による遊技媒体の欠乏解消を判定する遊技媒体欠乏解消検出判定期間（例えば、０．０６秒）よりも短いことを特徴とするようにしてもよい。
【００１７】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機やスロット機等であってもよい。
【００１８】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた貯留球を貯留する余剰球受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。なお、図１には現れないが、打球供給皿３の上面側には、カードユニット５０を介した球貸しのための度数表示ＬＥＤ、球貸しスイッチおよび返却スイッチが設けられている。
【００１９】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器（普通図柄表示器）１０とを含む可変表示装置８が設けられている。また、可変表示器１０の下部には、４個のＬＥＤからなる通過記憶表示器（普通図柄用記憶表示器）４１が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、球出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と球出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２０】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２１】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球のそれぞれの入賞口１９，２４への入賞は、対応して設けられている入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２２】
そして、この例では、一方のスピーカ２７の近傍に、景品球払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
【００２３】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００２４】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
【００２５】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００２６】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００２７】
次に、パチンコ遊技機１の裏面に配置されている各基板について説明する。
図２に示すように、パチンコ遊技機１の裏面では、枠体２Ａ内の機構板の上部に球貯留タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から遊技球が球貯留タンク３８に供給される。球貯留タンク３８内の遊技球は、誘導樋３９を通って球払出機構（図示せず）に至る。
【００２８】
遊技機裏面側では、可変表示部９を制御する可変表示制御ユニット２９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７、およびモータの回転力を利用して打球を遊技領域７に発射する打球発射装置が設置されている。さらに、装飾ランプ２５、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５、スピーカ２７からの音声発生を制御するための音声制御基板７０および打球発射装置を制御するための発射制御基板９１も設けられている。なお、払出制御基板３７には、エラー表示用ＬＥＤ３７４も搭載されている。
【００２９】
さらに、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０が設けられ、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、後述する球切れ検出スイッチ１６７の出力を導入して外部出力するための球切れ用端子、賞球個数信号を外部出力するための賞球用端子および球貸し個数信号を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤（外部情報出力装置）３４が設置されている。なお、図２には、ランプ制御基板３５および音声制御基板７０からの信号を、枠側に設けられている遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に供給するための電飾中継基板Ａ７７および度数表示ＬＥＤ等を搭載した残高表示基板７４が示されているが、信号中継の必要に応じて他の中継基板も設けられる。
【００３０】
また、図３はパチンコ遊技機１の機構板を背面からみた背面図である。球貯留タンク３８に貯留された玉は誘導樋３９を通り、球払出機構９７に至る。球払出機構９７から払い出された遊技球は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰玉受皿４に連通する余剰玉通路４６が形成されている。入賞にもとづく景品球が多数払い出されて打球供給皿３が満杯になり、ついには遊技球が連絡口４５に到達した後さらに遊技球が払い出されると遊技球は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さらに遊技球が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、球払出機構９７内の賞球払出装置（図示せず）のステッピングモータの回転が停止して賞球払出装置の動作が停止するとともに打球発射装置３４の駆動も停止する。
【００３１】
なお、満タンスイッチ４８がオンした場合であっても、打球発射装置３４の駆動を停止しないように構成してもよい。このように構成すれば、満タン状態であっても、打球を特定入賞領域に入賞させて大当り状態における継続権を発生させることが可能となるため、遊技者の不利益を防止することが可能となる。
【００３２】
次に、機構板３６に設置されている中間ベースユニットの構成について説明する。中間ベースユニットには、球払出機構９７およびその上部の球通過経路が設けられる。この実施の形態では、球払出機構９７において、賞球払出装置と球貸し払出装置とが独立して設けられている。図４は、賞球払出装置およびその上部の球通過経路の構成を示す構成図である。
【００３３】
中間ベースユニットの上部では、賞球経路となる通路体１８４Ａが設置されている。そして、通路体１８４Ａの下部に賞球払出装置９７Ａが固定されている。通路体１８４Ａは、カーブ樋１７４（図３参照）によって流下方向を左右方向に変換された２列の遊技球を流下させる払出球通路１８６ａ，１８６ｂを有する。すなわち、本例では、２条の賞球払出経路（払出球通路１８６ａ，１８６ｂ）が設けられた構成としている。なお、３条以上の賞球払出経路を設ける構成としてもよい。
【００３４】
払出球通路１８６ａ，１８６ｂの上流側には、球切れスイッチ１８７ａ，１８７ｂが設置されている。球切れスイッチ１８７ａ，１８７ｂは、払出球通路１８６ａ，１８６ｂ内の遊技球の有無を検出するものであって、例えば球切れスイッチ１８７ａおよび球切れスイッチ１８７ｂの両方が遊技球を検出しなくなると賞球払出装置９７Ａにおける賞球モータ（図４において図示せず）の回転を停止して賞球払出が不動化される。なお、球切れスイッチ１８７ａまたは球切れスイッチ１８７ｂのうちの何れか一方が遊技球を検出しなくなったことを条件として、賞球モータの回転を停止するようにしてもよい。
【００３５】
なお、球切れスイッチ１８７ａ，１８７ｂは、払出球通路１８６ａ，１８６ｂに２７〜２８個程度の遊技球が存在することを検出できるような位置に係止片１８８Ａ，１８８Ｂによって係止されている。すなわち、球切れスイッチ１８７ａ，１８７ｂは、賞球の一単位の最大払出量（この実施の形態では１５個）以上が確保されていることが確認できるような位置に設置されている。
【００３６】
通路体１８４Ａの中央部は、内部を流下する遊技球の球圧を弱めるように、左右に湾曲する形状に形成されている。通路体１８４Ａは中間ベースユニットに固定されるが、中間ベースユニットに設けられている係止突片１８５Ａによって通路体１８４Ａの位置合わせを行えるようになっている。
【００３７】
通路体１８４Ａの下方には、賞球払出装置９７Ａに遊技球を供給するとともに故障時等には賞球払出装置９７Ａへの遊技球の供給を停止する球止め装置１９０Ａが設けられている。球止め装置１９０Ａの下方に設置される賞球払出装置９７Ａは、直方体状のケース１９８Ａの内部に収納されている。ケース１９８Ａの左右４箇所には突部が設けられている。各突部が中間ベースユニットに設けられている位置決め突片に係った状態で、中間ベースユニットの下部に設けられている弾性係合片にケース１９８Ａの下端がはめ込まれる。
【００３８】
図５は賞球払出装置９７Ａの分解斜視図である。賞球払出装置９７Ａの構成および作用について図５を参照して説明する。この実施形態における賞球払出装置９７Ａは、ステッピングモータ（賞球モータ）２８９Ａがスクリュー２８８を回転させることによりパチンコ玉を１個ずつ払い出す。
【００３９】
図５に示すように、賞球払出装置９７Ａは、２つのケース１９８ａ，１９８ｂを有する。それぞれのケース１９８ａ，１９８ｂの左右２箇所に、賞球払出装置９７Ａの設置位置上部に設けられた位置決め突片に当接される係合突部２８０が設けられている。また、それぞれのケース１９８ａ，１９８ｂには、球供給路２８１ａ，２８１ｂが形成されている。球供給路２８１ａ，２８１ｂは湾曲面２８２ａ，２８２ｂを有し、湾曲面２８２ａ，２８２ｂの終端の下方には、球送り水平路２８４ａ，２８４ｂが形成されている。さらに、球送り水平路２８４ａ，２８４ｂの終端に球排出路２８３ａ，２８３ｂが形成されている。
【００４０】
球供給路２８１ａ，２８１ｂ、球送り水平路２８４ａ，２８４ｂ、球排出路２８３ａ，２８３ｂは、ケース１９８ａ，１９８ｂをそれぞれ前後に区画する区画壁２９５ａ，２９５ｂの前方に形成されている。また、区画壁２９５ａ，２９５ｂの前方において、球圧緩衝部材２８５がケース１９８ａ，１９８ｂ間に挟み込まれる。球圧緩衝部材２８５は、賞球払出装置９７Ａに供給される遊技球を左右側方に振り分けて球供給路２８１ａ，２８１ｂに誘導する。
【００４１】
また、球圧緩衝部材２８５の下部には、発光素子（ＬＥＤ）２８６と受光素子（図示せず）とによる賞球モータ位置センサが設けられている。発光素子２８６と受光素子とは、所定の間隔をあけて設けられている。そして、この間隔内に、スクリュー２８８の先端が挿入されるようになっている。なお、球圧緩衝部材２８５は、ケース１９８ａ，１９８ｂが張り合わされたときに、完全にその内部に収納固定される。
【００４２】
球送り水平路２８４ａ，２８４ｂには、賞球モータ２８９Ａによって回転させられるスクリュー２８８が配置されている。賞球モータ２８９Ａはモータ固定板２９０に固定され、モータ固定板２９０は、区画壁２９５ａ，２９５ｂの後方に形成される固定溝２９１ａ，２９１ｂにはめ込まれる。その状態で払出モータ２８９のモータ軸が区画壁２９５ａ，２９５ｂの前方に突出するので、その突出の前方にスクリュー２８８が固定される。スクリュー２８８の外周には、賞球モータ２８９Ａの回転によって球送り水平路２８４ａ，２８４ｂに載置された遊技球を前方に移動させるための螺旋突起２８８ａが設けられている。
【００４３】
そして、スクリュー２８８の先端には、発光素子２８６を収納するように凹部が形成され、その凹部の外周には、２つの切欠部２９２が互いに１８０度離れて形成されている。従って、スクリュー２８８が１回転する間に、発光素子２８６からの光は、切欠部２９２を介して受光素子で２回検出される。
【００４４】
つまり、発光素子２８６と受光素子とによる賞球モータ位置センサは、スクリュー２８８を定位置で停止するためのものであり、かつ、賞球払出動作が行われた旨を検出するものである。なお、発光素子２８６、受光素子および賞球モータ２８９Ａからの配線は、まとめられてケース１９８ａ，１９８ｂの後部下方に形成された引出穴から外部に引き出されコネクタに結線される。
【００４５】
遊技球が球送り水平路２８４ａ，２８４ｂに載置された状態において、賞球モータ２８９Ａが回転すると、スクリュー２８８の螺旋突起２８８ａによって、遊技球は、球送り水平路２８４ａ，２８４ｂ上を前方に向かって移動する。そして、遂には、球送り水平路２８４ａ，２８４ｂの終端から球排出路２８３ａ，２８３ｂに落下する。このとき、左右の球送り水平路２８４ａ，２８４ｂからの落下は交互に行われる。すなわち、スクリュー２８８が半回転する毎に一方から１個の遊技球が落下する。従って、１個の遊技球が落下する毎に、発光素子２８６からの光が受光素子によって検出される。
【００４６】
図４に示すように、賞球払出装置９７Ａの下方には、近接スイッチによる賞球カウントスイッチ３０１Ａが設けられている。払出制御手段は、賞球カウントスイッチ３０１Ａの検出出力から、払い出された賞球数を把握することができる。
【００４７】
なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す球払出装置として、ステッピングモータの回転によって遊技球が払い出される賞球払出装置９７Ａを用いることにするが、その他の駆動源によって遊技球を送り出す構造の球払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払出しがなされる構造の払出装置を用いてもよい。
【００４８】
図６は、球貸し払出装置およびその上部の球通過経路の構成を示す構成図である。貸し球経路となる通路体１８４Ｃの下部に貸し球払出装置９７Ｂが固定されている。通路体１８４Ｂは、１列の遊技球を流下させる払出球通路１８６ｃを有する。払出球通路１８６ｃの上流側には、球切れスイッチ１８７ｃが設置されている。球切れスイッチ１８７ｃは、払出球通路１８６ｃ内の遊技球の有無を検出するものであり、球切れスイッチ１８７ｃが遊技球を検出しなくなると貸し球払出装置９７Ｂにおける球貸しソレノイド（図６において図示せず）の駆動を停止して貸し球の払出が不動化される。
【００４９】
なお、球切れスイッチ１８７ｃは、払出球通路１８６ｃに２７〜２８個程度の遊技球が存在することを検出できるような位置に係止片１８８Ｃによって係止されている。すなわち、球切れスイッチ１８７ｃは、球貸しの一単位の最大払出量（この実施の形態では２５個）以上が確保されていることが確認できるような位置に設置されている。
【００５０】
通路体１８４Ｃの中央部は、内部を流下する遊技球の球圧を弱めるように、左右に湾曲する形状に形成されている。通路体１８４Ｃは中間ベースユニットに固定されるが、中間ベースユニットに設けられている係止突片１８５Ｃによって通路体１８４Ｃの位置合わせを行うことも可能である。なお、貸し球払出装置９７Ｃは、賞球払出装置９７Ａの横に設置されていても、賞球払出装置９７Ａの下あるいは上に設置されていてもよいし、設置スペースが不足する場合には、賞球払出装置９７Ａに重ねられるように設置されていてもよい。
【００５１】
通路体１８４Ｃの下方には、貸し球払出装置９７Ｃに遊技球を供給するとともに故障時等には貸し球払出装置９７Ｃへの遊技球の供給を停止する球止め装置１９０Ｃが設けられている。球止め装置１９０Ｃの下方に設置される貸し球払出装置９７Ｃは、直方体状のケース１９８Ｃの内部に収納されている。
【００５２】
図７および図８は、機構板３６の下部ベースユニットに設置されている貸し球払出装置９７Ｃの構成を示す断面図である。図７は貸し球が停留している状態を示し、図８は停留されていた貸し球が開放された状態を示す。
貸し球払出装置９７Ｃは、取付ベース１１６に集約して形成される。従って、貸し球払出装置９７Ｃは、容易に機構板３６の下部ベースユニットに取り付けられる。また、取付ベース１１６の周囲には補強リブ１１７が形成され、全体の剛性が強化されている。取付ベース１１６の下部側方から中央を経由して上部側方にかけ、屈曲する貸し球流下路１２０が形成されている。そして、貸し球流下路１２０の屈曲部よりやや下方に貸し球通過部１２２が係止爪１２３によって固定されている。貸し球通過部１２２は、その前方部に遊技球が通過する通過穴が形成されている。
【００５３】
また、貸し球通過部１２２の通過穴を挟むように第１球係止部材１２４と第２球係止部材１３０とが、それぞれ支軸１２５，１３１を中心にして揺動自在に支えられている。第１球係止部材１２４の後端は、リンク杆１２６を介して球貸しソレノイド１２７のプランジャ１２８に連結されている。球貸しソレノイド１２７は、取付ベース１１６から突出している係止爪によって着脱自在に装着される。また、プランジャ１２８の周囲にはスプリング１２９が設けられプランジャ１２８を下方に向けて常に付勢している。
【００５４】
第１球係止部材１２４の先端側の上部には球止部１２４ａが形成され、その下部に第２球係止部材１３０と係合する係合片１２４ｂが形成されている。第２球係止部材１３０の前方上部には球止部１３０ａが形成され、その中ほどに係合片１２４ｂに係合する係合凹部１３０ｂが形成されている。
【００５５】
次に、図７および図８を参照して貸し球払出装置９７Ｃの動作を説明する。
球貸しソレノイド１２７がオフである通常の状態では、図７に示すように、第１球係止部１２４の球止部１２４ａは貸し球流下路１２０内に進入せず、第２球係止部１３０の球止部１３０ａが、貸し球流下路１２０における貸し球通過部１２２の下方に突出した状態になっている。そのような状態で貸出要求がなされて貸し球が流下路１２０に流入すると、先頭の貸し球Ｐ１は、貸し球通過部１２２に形成されている通過穴に入った状態で球止部１３０ａによって停留される。
【００５６】
なお、先頭の入賞球Ｐ１が球止部１３０ａで停留しているときに後続の遊技球が流入すると全ての遊技球の球圧が球止部１３０ａにかかるが、その荷重は、球止部１３０ａのほぼ真下に位置する支軸１３１で受け止められる。よって、係合凹部１３０ｂと係合片１２４ｂとの係合による第１球係止部材１２４への負荷が減少する。これによって、プランジャ１２８がスプリング１２９の付勢力に抗して上昇することがない。すなわち、多数の入賞球の荷重によって第１球係止部材１２４および第２球係止部１３０が規定外の動きをすることはなく、確実に貸し球は１個ずつ処理される。
【００５７】
遊技球が貸し球通過部１２２に形成されている通過穴に入った状態で球止部１３０ａによって停留されると、払出制御用ＣＰＵ３７１から球貸しソレノイド１２７に駆動信号が送られて球貸しソレノイド１２７を所定時間オンする。球貸しソレノイド１２７がオンすると、図８に示すように、球止部１２４ａが貸し球流下路１２０内に進入する。よって、次の入賞球Ｐ２の貸し球通過部１２２の通過穴への進入が阻止されるとともに、球止部１３０ａが貸し球流下路１２０から退避する。従って、先頭の貸し球Ｐ１が開放されて流下する。そして、所定時間が経過して球貸しソレノイド１２７がオフすると、図７に示された状態に戻り、次の貸し球の払出動作が行われる。なお、貸し球払出装置９７Ｃの下方に設けられている球貸しカウントスイッチ３０１Ｂ（図７および図８において図示せず）によって開放された貸し球が検知されると、球貸しカウントスイッチ３０１Ｂは、貸し球を１個払出したことを通知するために、払出制御基板３７の入力ポート３７２ｂに検出信号を送る。
【００５８】
以上のように、貸し球払出装置９７Ｃは、貸し球を一時停留して１個ずつ払い出すが、停留期間を短く設定すれば素早く排出することが可能となる。なお、貸し球払出装置９７Ｃを賞球払出装置９７Ａと同様に払出モータの回転により払出を行う構成としてもよく、逆に、賞球払出装置９７Ａを貸し球払出装置９７Ｃと同様に払出ソレノイドの駆動により払出を行う構成としてもよい。
【００５９】
払出機構を図９に示すように構成することもできる。図９に示す構成例では、球切れスイッチ１８７ｃと貸し球払出装置９７Ｃとの間の距離は、球切れスイッチ１８７ａ，１８７ｂと賞球払出装置９７Ａとの間の距離よりも長い。そして、例えば、球切れスイッチ１８７ｃは、払出球通路１８６ｃに２７〜２８個程度の遊技球が存在することを検出できるような位置に係止され、球切れスイッチ１８７ａ，１８７ｂは、払出球通路１８６ａ，１８６ｂに１７〜１８個程度の遊技球が存在することを検出できるような位置に係止される。すなわち、賞球用の球切れが検知されるときの残り数と、球貸し用の球切れが検知されるときの残り数とは異なっている。それぞれの一単位の遊技球数は異なっているので、それぞれの残り数を異ならせるように払出機構を構成することは合理的である。さらに、貸し球払出装置９７Ｃは、賞球払出装置９７Ａの下に位置するように設置されている。
【００６０】
なお、その他の構成は、図４および図６に示された構成と同じである。また、貸し球払出装置９７Ｃは、賞球払出装置９７Ａの横や上に設置されていてもよいし、設置スペースが不足する場合には、賞球払出装置９７Ａに重ねられるように設置されていてもよい。
【００６１】
図１０は、主基板３１における回路構成の一例を示すブロック図である。なお、図１０には、払出制御基板３７、ランプ制御基板３５、音声制御基板７０、発射制御基板９１および図柄制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂ、満タンスイッチ４８、球切れスイッチ１８７ａ，１８７ｂ、球切れスイッチ１８７ｃおよび賞球カウントスイッチ３０１Ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６、開閉板２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａを基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。
【００６２】
なお、図１０には示されていないが、カウントスイッチ短絡信号もスイッチ回路５８を介して基本回路５３に伝達される。
【００６３】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号をホールコンピュータ等の外部機器に対して出力する情報出力回路６４が搭載されている。
【００６４】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段の一例であるＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。
【００６５】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするためのシステムリセット回路６５が設けられている。
【００６６】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００６７】
なお、この実施の形態では、ランプ制御基板３５に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器１８、ゲート通過記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２の表示制御を行う。また、特別図柄を可変表示する可変表示部９および普通図柄を可変表示する可変表示器１０の表示制御は、表示制御基板８０に搭載されている表示制御手段によって行われる。
【００６８】
図１１は、主基板３１およびランプ制御基板３５における信号送受信部分を示すブロック図である。この実施の形態では、遊技領域７の外側に設けられている遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃと遊技盤に設けられている装飾ランプ２５の点灯／消灯と、賞球ランプ５１および球切れランプ５２の点灯／消灯とを示すランプ制御コマンドが主基板３１からランプ制御基板３５に出力される。また、始動記憶表示器１８およびゲート通過記憶表示器４１の点灯個数を示すランプ制御コマンドも主基板３１からランプ制御基板３５に出力される。
【００６９】
図１１に示すように、ランプ制御に関するランプ制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポート０，３）５７０，５７３から出力される。出力ポート（出力ポート３）５７３は８ビットのデータを出力し、出力ポート５７０は１ビットのＩＮＴ信号を出力する。ランプ制御基板３５において、主基板３１からの制御コマンドは、入力バッファ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５１に入力する。なお、ランプ制御用ＣＰＵ３５１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路３５５Ａ，３５５Ｂとランプ制御用ＣＰＵ３５１との間に、Ｉ／Ｏポートが設けられる。
【００７０】
ランプ制御基板３５において、ランプ制御用ＣＰＵ３５１は、各制御コマンドに応じて定義されている遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、装飾ランプ２５の点灯／消灯パターンに従って、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、装飾ランプ２５に対して点灯／消灯信号を出力する。点灯／消灯信号は、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、装飾ランプ２５に出力される。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００７１】
主基板３１において、ＣＰＵ５６は、ＲＡＭ５５の記憶内容に未払出の賞球残数があるときに賞球ランプ５１の点灯を指示する制御コマンドを出力し、前述した遊技盤裏面の払出球通路１８６ａ，１８６ｂの上流に設置されている球切れスイッチ１８７ａ，１８７ｂ（図４参照）が遊技球を検出しなくなると、球切れランプ５２の点灯や点滅を指示する制御コマンドを出力する。すなわち、本例では球切れスイッチ１８７ａおよび球切れスイッチ１８７ｂが遊技球を検出しなくなると、球切れランプ５２の点灯を指示する制御コマンドを出力する。また、一方の球切れスイッチ１８７ａが遊技球を検出しなくなると、球切れランプ５２を所定期間ごとに２回連続して点滅させることを指示する制御コマンドを出力する。また、他方の球切れスイッチ１８７ｂのうちの何れか一方が遊技球を検出しなくなると、球切れランプ５２の点滅を指示する制御コマンドを出力する。
【００７２】
ランプ制御基板３５において、各制御コマンドは、入力バッファ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５１に入力する。ランプ制御用ＣＰＵ３５１は、それらの制御コマンドに応じて、賞球ランプ５１を点灯／消灯する。同様に、ランプ制御用ＣＰＵ３５１は、それらの制御コマンドに応じて、球切れランプ５２を点灯、点滅（例えば、所定期間ごとに２回連続して点滅する場合などの各種点滅態様を含む）、あるいは消灯する。なお、点灯、点滅、あるいは消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。さらに、ランプ制御用ＣＰＵ３５１は、制御コマンドに応じて始動記憶表示器１８およびゲート通過記憶表示器４１に対して点灯／消灯信号を出力する。
【００７３】
入力バッファ回路３５５Ａ，３５５Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４０，７４ＨＣ１４が用いられる。入力バッファ回路３５５Ａ，３５５Ｂは、主基板３１からランプ制御基板３５へ向かう方向にのみ信号を通過させることができる。従って、ランプ制御基板３５側から主基板３１側に信号が伝わる余地はない。たとえ、ランプ制御基板３５内の回路に不正改造が加えられても、不正改造によって出力される信号がメイン基板３１側に伝わることはない。なお、入力バッファ回路３５５Ａ，３５５Ｂの入力側にノイズフィルタを設けてもよい。
【００７４】
また、主基板３１において、出力ポート５７０，５７３の外側にバッファ回路６２０，６３Ａが設けられている。バッファ回路６２０，６３Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、ランプ制御基板７０から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６３Ａの出力側にノイズフィルタを設けてもよい。
【００７５】
なお、本例では、球切れランプ５２は、各種の態様で点滅する表示態様をとる構成としているが、例えばエラー表示ランプ（なお、エラー表示ランプは、表示原因に応じて、例えば払出制御基板３７などの各電気部品制御手段によって制御される）を遊技盤の前面あるいは裏面に設けるなどして他表示手段が各種の態様で点滅（７セグメントＬＥＤによるエラー表示ランプの場合は、表示する数字などが点灯や点滅）する表示態様をとる構成としてもよい。この場合、例えば以下のように表示することが考えられる。例えば、何らかのエラーが発生した場合に所定のランプが点灯し、払出停止中となったときにはそのランプが点滅するもの。また、１つのエラーが発生した場合に所定のランプが点灯し、複数のエラーが発生した場合にはそのランプが点滅するもの。また、賞球払出機構において球噛みエラーが発生した場合に所定のランプが点滅し、球貸し機構において球噛みエラーが発生した場合にはそのランプが所定期間ごとに２回点滅する態様で点滅し、賞球払出機構および球貸し機構においてともに球噛みエラーが発生した場合にはそのランプが点灯するもの。また、両方の払出球通路１８６ａ，１８６ｂにおいて球切れが発生した場合（球切れスイッチ１８７ａおよび球切れスイッチ１８７ｂが遊技球を検出しなくなったとき）に所定のランプ（例えば、球切れランプ５２）が点灯し、一方の払出球通路１８６ａまたは１８６ｂにおいて球切れが発生した場合にはそのランプが点滅し、払出球通路１８６ｃにおいて球貸し用の遊技球の球切れが発生した場合には所定期間ごとに２回連続してそのランプが点滅するもの。また、賞球モータ２８９Ａが動作しているにもかかわらず賞球カウントスイッチ３０１Ａの検出出力がない場合（例えば、賞球経路エラー）に所定のランプ点滅し、賞球モータ２８９Ａが動作していないにもかかわらず賞球カウントスイッチ３０１Ａの検出出力があった場合（不正払出検出の場合）には所定期間ごとに２回連続してそのランプが点滅し、賞球カウントスイッチ３０１Ａが検出出力するための線路が断線短絡した場合にそのランプが点灯するもの（なお、貸し球払出に関しても同様の構成とすることができる）。また、遊技球の払出不足を検出した場合に所定のランプが点灯し、遊技球の払出超過（例えば、賞球過多エラー）を検出した場合にそのランプが点滅するもの。さらに、後述するプリペイドカードユニット未接続エラーが発生したときに所定のランプが点灯し、後述するプリペイドカードユニット通信エラーが発生したときにそのランプが点滅するもの。なお、上述した点灯や点滅などの原因および態様は一例である。
【００７６】
図１２は、払出制御基板３７および球払出装置９７の構成要素などの払出に関連する構成要素を示すブロック図である。図１２に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。満タンスイッチ４８は、余剰球受皿４の満タンを検出するスイッチである。また、球切れスイッチ１８７ａ，１８７ｂおよび球切れスイッチ１８７ｃからの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。なお、ここでは、払出機構の構成は、図４に示されたような賞球払出機構と図６に示されたような球貸し機構とが独立して設けられている構成であり、さらに図４に示されたような賞球払出機構が２条の払出経路を有している構成であるものとする。
【００７７】
主基板３１のＣＰＵ５６は、球切れスイッチ１８７ａまたは１８７ｂの何れかからの検出信号が球切れ状態を示している場合、球切れスイッチ１８７ａおよび１８７ｂからの検出信号が球切れ状態を示している場合、球切れスイッチ１８７ｃからの検出信号が球切れ状態を示している場合、満タンスイッチ４８からの検出信号が満タン状態を示している場合のそれぞれについて、払出禁止などを指示するために払出制御コマンドを送出する。このような払出制御コマンドを受信すると、払出制御基板３７の払出制御用ＣＰＵ３７１は、球払出処理を停止するなどの受信した払出制御コマンドに応じた処理を行う。なお、各スイッチの状態に応じた指示が同一の指示となる場合（例えば、払出球通路１８６ａおよび１８６ｂの両方で球切れが発生したときまたは満タン検出したときに、ともに払出停止を指示する場合）には、同一の払出制御コマンドを送出するようにしてもよい。
【００７８】
この実施の形態では、球切れスイッチ１８７ａ，１８７ｂの検出信号が主基板３１のみに入力され、払出制御基板３７に必要な払出制御コマンドが送信されるようにしているが、払出制御基板３７のみに入力されるようにしてもよく、主基板３１および払出制御基板３７の両方に入力されるようにしてもよい。また、この実施の形態では、球切れスイッチ１８７ｃの検出信号についても主基板３１のみに入力され、払出制御基板３７に必要な払出制御コマンドが送信されるようにしているが、払出制御基板３７のみに入力されるようにしても、主基板３１および払出制御基板３７の両方に入力されるようにしてもよい。
【００７９】
さらに、賞球カウントスイッチ３０１Ａからの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力されるとともに、中継基板７２を介して払出制御基板３７の入力ポート３７２ｂに入力される。賞球カウントスイッチ３０１Ａは、球払出装置９７の払出機構部分に設けられ、実際に払い出された賞球払出球を検出する。
【００８０】
入賞があると、払出制御基板３７には、主基板３１の出力ポート（ポート０，１）５７０，５７１から賞球個数を示す払出制御コマンドが入力される。出力ポート（出力ポート１）５７１は８ビットのデータを出力し、出力ポート５７０は１ビットのストローブ信号（ＩＮＴ信号）を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路３７３Ａを介してＩ／Ｏポート３７２ａに入力される。ＩＮＴ信号は、入力バッファ回路３７３Ｂを介して払出制御用ＣＰＵ３７１の割込端子に入力されている。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置９７を駆動して賞球払出を行う。
なお、この実施の形態では、払出制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００８１】
また、主基板３１において、出力ポート５７０，５７１の外側にバッファ回路６２０，６８Ａが設けられている。バッファ回路６２０，６８Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、払出制御基板３７から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６８Ａの出力側にノイズフィルタを設けてもよい。
【００８２】
払出制御用ＣＰＵ３７１は、出力ポート３７２ｃを介して、貸し球数を示す球貸し個数信号をターミナル基板１６０に出力する。さらに、出力ポート３７２ｄを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００８３】
さらに、払出制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂからの検出信号が入力される。球貸しカウントスイッチ３０１Ｂは、貸し球払出装置９７Ｃの下部に設けられ、実際に払い出された貸し球を検出する。払出制御基板３７からの賞球モータ２８９Ａへの駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して賞球モータ２８９Ａに伝えられる。また、払出制御基板３７からの球貸しソレノイド１２７への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して球貸しソレノイド１２７に伝えられる。
【００８４】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示スイッチ１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、球貸しスイッチおよび返却スイッチが接続される。
【００８５】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板３７を介して与えられる。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が入力ポート３７２ｂおよび出力ポート３７２ｅを介してやりとりされる。
【００８６】
パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、ＶＬ信号を出力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状態により接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。そして、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、球貸しソレノイド１２７を駆動し、所定個の貸し球を遊技者に払い出す。そして、払出が完了したら、払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でなければ、賞球払出制御を実行する。
【００８７】
以上のように、カードユニット５０からの信号は、カードユニット５０に直接接続されている払出制御基板３７に入力される構成になっている。従って、球貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。
【００８８】
また、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号は、払出制御用ＣＰＵ３７１を介さずに残高表示基板７４に伝達される。残高表示基板７４から送出される球貸しスイッチ信号および返却スイッチ信号も、払出制御用ＣＰＵ３７１を介さずにカードユニット５０に伝達される。
【００８９】
なお、この実施の形態ではカードユニット５０が設けられている場合を例にするが、コイン投入に応じてその金額に応じた遊技球を貸し出す場合にも本発明を適用できる。また、この実施の形態では遊技球を貸し出す場合を例にしているが、得点が加算されるものであっても本発明を適用できる。
【００９０】
この実施の形態では、少なくとも主基板３１および払出制御基板３７におけるＲＡＭは、バックアップ電源でバックアップされている。すなわち、遊技機に対する電力供給が停止しても、所定期間はＲＡＭの内容が保存される。そして、各ＣＰＵは、電源電圧の低下を検出すると、所定の処理を行った後に電源復旧待ちの状態になる。また、電源投入時に、各ＣＰＵは、ＲＡＭにデータが保存されている場合には、保存データにもとづいて電源断前の状態を復元する。
【００９１】
また、上述したように、払出制御基板３７、表示制御基板８０、ランプ制御基板３５および音声制御基板７０にコマンドを送出するために、主基板３１の出力ポート（出力ポート０）５７０からＩＮＴ信号が各電気部品制御基板に出力される。この場合、例えば、出力ポート５７０は８ビット構成であって、ビット０が払出制御基板３７へのＩＮＴ信号、ビット１が表示制御基板８０へのＩＮＴ信号、ビット２がランプ制御基板３５へのＩＮＴ信号、ビット３が音声制御基板７０へのＩＮＴ信号の出力用に用いられる。
【００９２】
図１０は、ＣＰＵ５６の内部構成をより詳細に示すブロック図である。ＣＰＵコア５０１はレジスタを内蔵しプログラムに従って演算処理等を行う。クロックジェネレータ５０２は、外部から供給されるクロック信号を分周して各内蔵デバイスに供給する。なお、クロックジェネレータ５０２は、１／２分周クロックをシステムクロックとしてＣＬＫＯ端子から出力可能であり、出力制御回路５１１を介して、システムクロックを分周したクロック信号をＩＥＯ／ＳＣＬＫ０端子から出力可能である。
【００９３】
リセット割込コントローラ５０３は、ＸＲＳＴ端子に入力されるシステムリセット信号やＸＮＭＩ端子に入力されるマスク不能割込要求信号等をＣＰＵコア５０１に伝える。外部バスインタフェース５０４は、アドレスバス、データバスおよび各種制御信号の方向制御や駆動制御を行うバスドライバである。内蔵ＲＡＭ５５は電源バックアップ可能であり、内蔵ＲＯＭ５４にはプログラムが格納される。アドレスデコーダ５０５は、出力制御回路５１１を介して４本のチップセレクト信号ＸＣＳ０〜３を出力可能である。なお、チップセレクト信号ＸＣＳ０〜３の端子は、入出力ポートＰＢ０〜ＰＢ３と兼用されている。
【００９４】
メモリ制御回路５１０は、内蔵ＲＯＭ５４および内蔵ＲＡＭ５５を制御するための信号を生成する。また、メモリ制御回路５１０には、内蔵ＲＡＭ５５へのアクセスを許可することを設定するレジスタが内蔵されている。
【００９５】
ＰＩＯ５０６は、８ビットの内蔵入力ポートＰＡ０〜ＰＡ７である。なお、内蔵ＰＩＯを使用しない場合には、例えば、使用しないポートを入力モードとして、そのポートをグラウンドレベルに接続する。また、ＣＴＣ５０８は、２本の外部クロック／タイマトリガ入力ＣＬＫ／ＴＲＧ２，３と２本のタイマ出力ＺＣ／ＴＯ０，１を内蔵している。
【００９６】
図１１および図１２は、この実施の形態における出力ポートの割り当てを示す説明図である。図１１に示すように、出力ポート０は各電気部品制御基板に送出される制御コマンドのストローブ信号（ＩＮＴ信号）の出力ポートである。また、払出制御基板３７に送出される払出制御コマンドの８ビットのデータは出力ポート１から出力され、図柄制御基板８０に送出される表示制御コマンドの８ビットのデータは出力ポート２から出力され、ランプ制御基板３５に送出されるランプ制御コマンドの８ビットのデータは出力ポート３から出力される。そして、図１２に示すように、音声制御基板７０に送出される音声制御コマンドの８ビットのデータは出力ポート４から出力される。
【００９７】
また、出力ポート５から、情報出力回路６４を介して情報端子板３４やターミナル基板１６０に至る各種情報出力用信号すなわち制御に関わる情報の出力データが出力される。そして、出力ポート６から、可変入賞球装置１５を開閉するためのソレノイド１６、大入賞口の開閉板２おを開閉するためのソレノイド２１、および大入賞口内の経路を切り換えるためのソレノイド２１Ａに対する駆動信号が出力される。
【００９８】
図１３は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図１３に示すように、入力ポート０のビット０〜７には、それぞれ、入賞口スイッチ２４ａ、入賞口スイッチ２４ｂ、入賞口スイッチ１９ａ、入賞口スイッチ１９ｂ、始動口スイッチ１７、カウントスイッチ２３、Ｖ入賞スイッチ（特定領域スイッチ）２２、ゲートスイッチ１２の検出信号が入力される。また、入力ポート１のビット０〜３には、それぞれ、賞球カウントスイッチ３０１Ａ、満タンスイッチ４８、球切れスイッチ１８７の検出信号、カウントスイッチ短絡信号が入力される。
【００９９】
図１３は、ＣＰＵ５６周りの一構成例を示すブロック図である。図１３に示すように、第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、ＣＰＵ５６のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。第１の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、ＶSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。ＶSLは、遊技機で使用される直流電圧のうちで最大のものであり、この例では＋３０Ｖである。従って、ＣＰＵ５６は、割込処理によって電源断の発生を確認することができる。なお、この実施の形態では、第１の電源監視回路は、後述する電源基板に搭載されている。
【０１００】
図１３には、システムリセット回路６５も示されているが、この実施の形態では、システムリセット回路６５は、第２の電源監視回路（第２の電源監視手段）も兼ねている。すなわち、リセットＩＣ６５１は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてＣＰＵ５６を動作可能状態にする。また、リセットＩＣ６５１は、第１の電源監視回路が監視する電源電圧と等しい電源電圧であるＶSLの電源電圧を監視して電圧値が所定値（第１の電源監視回路が電圧低下信号を出力する電源電圧値よりも低い値）以下になるとローレベルの電圧低下信号を発生する。従って、ＣＰＵ５６は、第１の電源監視回路からの電圧低下信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。なお、この実施の形態では、リセット信号と第２の電源監視回路からの電圧低下信号とは同一の信号である。
【０１０１】
図１３に示すように、リセットＩＣ６５１からのリセット信号は、ＮＡＮＤ回路９４７に入力されるとともに、反転回路（ＮＯＴ回路）９４４を介してカウンタＩＣ９４１のクリア端子に入力される。カウンタＩＣ９４１は、クリア端子への入力がローレベルになると、発振器９４３からのクロック信号をカウントする。そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９４５，９４６を介してＮＡＮＤ回路９４７に入力される。また、カウンタＩＣ９４１のＱ６出力は、フリップフロップ（ＦＦ）９４２のクロック端子に入力される。フリップフロップ９４２のＤ入力はハイレベルに固定され、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力される。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９４７の出力がＮＯＴ回路９４８を介して導入される。そして、ＯＲ回路９４９の出力がＣＰＵ５６のリセット端子に接続されている。このような構成によれば、電源投入時に、ＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられるので、ＣＰＵ５６は、確実に動作を開始する。
【０１０２】
そして、例えば、第１の電源監視回路の検出電圧（電圧低下信号を出力することになる電圧）を＋２２Ｖとし、第２の電源監視回路の検出電圧を＋９Ｖとする。そのように構成した場合には、第１の電源監視回路と第２の電源監視回路とは、同一の電源ＶSLの電圧を監視するので、第１の電圧監視回路が電圧低下信号を出力するタイミングと第２の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第１の電源監視回路からの電圧低下信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。
【０１０３】
この例では、第１の電源監視手段が検出信号を出力することになる第１検出条件は＋３０Ｖ電源電圧が＋２２Ｖにまで低下したことであり、第２の電源監視手段が検出信号を出力することになる第２検出条件は＋３０Ｖ電源電圧が＋９Ｖにまで低下したことになる。ただし、ここで用いられている電圧値は一例であって、他の値を用いてもよい。
【０１０４】
ただし、監視範囲が狭まるが、第１の電圧監視回路および第２の電圧監視回路の監視電圧として＋５Ｖ電源電圧を用いることも可能である。その場合にも、第１の電圧監視回路の検出電圧は、第２の電圧監視回路の検出電圧よりも高く設定される。
【０１０５】
ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップＲＡＭに保存されているので、停電等からの復旧時に停電発生時の遊技状態に復帰することができる。
【０１０６】
なお、図１３では、電源投入時にＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられる構成が示されたが、リセット信号の立ち上がりタイミングが１回しかなくても確実にリセット解除されるＣＰＵを使用する場合には、符号９４１〜９４９で示された回路素子は不要である。その場合、リセットＩＣ６５１の出力がそのままＣＰＵ５６のリセット端子に接続される。
【０１０７】
この実施の形態で用いられるＣＰＵ５６は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）も内蔵している。ＰＩＯは、ＰＢ０〜ＰＢ３の４ビットおよびＰＡ０〜ＰＡ７の１バイトのポートを有する。ＰＢ０〜ＰＢ３およびＰＡ０〜ＰＡ７のポートは、入力／出力いずれにも設定できる。ただし、この実施の形態では内蔵ＰＩＯを使用しない。その場合には、例えば、全ポートを入力モードとして、全ポートをグラウンドレベルに接続する。なお、電源投入時に、ＰＩＯは自動的に入力モードに設定される。
【０１０８】
図１４は、ＣＰＵ５６の内部構成をより詳細に示すブロック図である。ＣＰＵコア５０１はレジスタを内蔵しプログラムに従って演算処理等を行う。クロックジェネレータ５０２は、外部から供給されるクロック信号を分周して各内蔵デバイスに供給する。なお、クロックジェネレータ５０２は、１／２分周クロックをシステムクロックとしてＣＬＫＯ端子から出力可能であり、出力制御回路５１１を介して、システムクロックを分周したクロック信号をＩＥＯ／ＳＣＬＫ０端子から出力可能である。
【０１０９】
リセット割込コントローラ５０３は、ＸＲＳＴ端子に入力されるシステムリセット信号やＸＮＭＩ端子に入力されるマスク不能割込要求信号等をＣＰＵコア５０１に伝える。外部バスインタフェース５０４は、アドレスバス、データバスおよび各種制御信号の方向制御や駆動制御を行うバスドライバである。内蔵ＲＡＭ５５は電源バックアップ可能であり、内蔵ＲＯＭ５４にはプログラムが格納される。アドレスデコーダ５０５は、出力制御回路５１１を介して４本のチップセレクト信号ＸＣＳ０〜３を出力可能である。なお、チップセレクト信号ＸＣＳ０〜３の端子は、入出力ポートＰＢ０〜ＰＢ３と兼用されている。
【０１１０】
メモリ制御回路５１０は、内蔵ＲＯＭ５４および内蔵ＲＡＭ５５を制御するための信号を生成する。また、メモリ制御回路５１０には、内蔵ＲＡＭ５５へのアクセスを許可することを設定するレジスタが内蔵されている。
【０１１１】
ＰＩＯ５０６は、８ビットの内蔵入力ポートＰＡ０〜ＰＡ７である。なお、内蔵ＰＩＯを使用しない場合には、例えば、使用しないポートを入力モードとして、そのポートをグラウンドレベルに接続する。また、ＣＴＣ５０８は、２本の外部クロック／タイマトリガ入力ＣＬＫ／ＴＲＧ２，３と２本のタイマ出力ＺＣ／ＴＯ０，１を内蔵している。
【０１１２】
図１５は、遊技機の電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、表示制御基板８０、音声制御基板７０、ランプ制御基板３５および払出制御基板３７等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。
【０１１３】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、＋２２Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コネクタ９１５は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。なお、トランス９１１の入力側には、遊技機に対する電源供給を停止したり開始させたりするための電源スイッチ９１８が設置されている。
【０１１４】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち記憶内容保持状態となりうる記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。
【０１１５】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【０１１６】
また、電源基板９１０には、上述した第１の電源監視回路を構成する電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、ＶSL電源電圧を導入し、ＶSL電源電圧を監視することによって電源断の発生を検出する。具体的には、ＶSL電源電圧が所定値（この例では＋２２Ｖ）以下になったら、電源断が生ずるとして電圧低下信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるＶSLが用いられている。電源監視用ＩＣ９０２からの電圧低下信号は、主基板３１や払出制御基板３７等に供給される。
【０１１７】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【０１１８】
また、電源監視用ＩＣ９０２は、電気部品制御基板とは別個の電源基板９１０に搭載されているので、第１の電源監視回路から複数の電気部品制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする電気部品制御基板が幾つあっても第１の電源監視手段は１つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復帰制御を行っても、遊技機のコストはさほど上昇しない。
【０１１９】
なお、図１５に示された構成では、電源監視用ＩＣ９０２の検出出力（電圧低下信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板（例えば主基板３１と払出制御基板３７）に伝達されるが、例えば、１つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電圧低下信号を必要とする基板数に応じたバッファ回路を設けてもよい。
【０１２０】
図１６および図１７は、この実施の形態における出力ポートの割り当てを示す説明図である。図１６に示すように、出力ポート０は各電気部品制御基板に送出される制御コマンドのストローブ信号（ＩＮＴ信号）の出力ポートである。また、払出制御基板３７に送出される払出制御コマンドの８ビットのデータは出力ポート１から出力され、図柄制御基板８０に送出される表示制御コマンドの８ビットのデータは出力ポート２から出力され、ランプ制御基板３５に送出されるランプ制御コマンドの８ビットのデータは出力ポート３から出力される。そして、図１７に示すように、音声制御基板７０に送出される音声制御コマンドの８ビットのデータは出力ポート４から出力される。
【０１２１】
また、出力ポート５から、情報出力回路６４を介して情報端子板３４やターミナル基板１６０に至る各種情報出力用信号すなわち制御に関わる情報の出力データが出力される。そして、出力ポート６から、可変入賞球装置１５を開閉するためのソレノイド１６、大入賞口の開閉板２おを開閉するためのソレノイド２１、および大入賞口内の経路を切り換えるためのソレノイド２１Ａに対する駆動信号が出力される。
【０１２２】
図１８は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図１８に示すように、入力ポート０のビット０〜７には、それぞれ、入賞口スイッチ２４ａ、入賞口スイッチ２４ｂ、入賞口スイッチ１９ａ、入賞口スイッチ１９ｂ、始動口スイッチ１７、カウントスイッチ２３、Ｖ入賞スイッチ（特定領域スイッチ）２２、ゲートスイッチ１２の検出信号が入力される。また、入力ポート１のビット０〜５には、それぞれ、賞球カウントスイッチ３０１Ａ、満タンスイッチ４８、球切れスイッチ１８７ａ，１８７ｂ，１８７ｃの検出信号、カウントスイッチ短絡信号が入力される。
【０１２３】
次に遊技機の動作について説明する。
図１９は、主基板３１におけるＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。
【０１２４】
初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、割込モードを割込モード２に設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。そして、内蔵デバイスレジスタの初期化を行う（ステップＳ４）。また、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化（ステップＳ５）を行った後、ＲＡＭをアクセス可能状態に設定する（ステップＳ６）。
【０１２５】
この実施の形態で用いられているＣＰＵ５６には、マスク可能な割込（ＩＮＴ）のモードとして以下の３種類のモードが用意されている。なお、マスク可能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
【０１２６】
割込モード０：割込要求を行った内蔵デバイスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３バイト）をＣＰＵの内部データバス上に送出する。よって、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまたはＣＡＬＬ命令で指定されるアドレスの命令を実行する。リセット時に、ＣＰＵ５６は自動的に割込モード０になる。よって、割込モード１または割込モード２に設定したい場合には、初期設定処理において、割込モード１または割込モード２に設定するための処理を行う必要がある。
【０１２７】
割込モード１：割込が受け付けられると、常に００３８（ｈ）番地に飛ぶモードである。
【０１２８】
割込モード２：ＣＰＵ５６の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すモードである。すなわち、割込番地は、上位アドレスが特定レジスタの値とされ下位アドレスが割込ベクタとされた２バイトで示されるアドレスである。従って、任意の（飛び飛びではあるが）偶数番地に割込処理を設置することができる。各内蔵デバイスは割込要求を行うときに割込ベクタを送出する機能を有している。
【０１２９】
よって、割込モード２に設定されると、各内蔵デバイスからの割込要求を容易に処理することが可能になり、また、プログラムにおける任意の位置に割込処理を設置することが可能になる。さらに、割込モード１とは異なり、割込発生要因毎のそれぞれの割込処理を用意しておくことも容易である。上述したように、この実施の形態では、初期設定処理のステップＳ２において、ＣＰＵ５６は割込モード２に設定される。
【０１３０】
そして、電源断時にバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の停電発生ＮＭＩ処理）が行われたか否か確認する（ステップＳ７）。この実施の形態では、不測の電源断が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。バックアップなしを確認したら、ＣＰＵ５６は初期化処理を実行する。
【０１３１】
この実施の形態では、バックアップＲＡＭ領域にバックアップデータがあるか否かは、電源断時にバックアップＲＡＭ領域に設定されるバックアップフラグの状態によって確認される。この例では、図２０に示すように、バックアップフラグ領域に「５５Ｈ」が設定されていればバックアップあり（オン状態）を意味し、「５５Ｈ」以外の値が設定されていればバックアップなし（オフ状態）を意味する。
【０１３２】
バックアップありを確認したら、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する。
【０１３３】
チェック結果が正常であれば（ステップＳ８）、ＣＰＵ５６は、遊技制御手段の内部状態と表示制御手段等の電気部品制御手段の制御状態を電源断時の状態に戻すための遊技状態復旧処理を行う（ステップＳ９）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の退避値がＰＣに設定され、そのアドレスに復帰する。
【０１３４】
初期化処理では、ＣＰＵ５６は、まず、ＲＡＭクリア処理を行う（ステップＳ１１）。また、所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、払出コマンド格納ポインタなど）に初期値を設定する初期値設定処理も行われる。さらに、サブ基板（ランプ制御基板３５、払出制御基板３７、音声制御基板７０、図柄制御基板８０）を初期化するための処理を実行する（ステップＳ１３）。サブ基板を初期化する処理とは、例えば初期設定コマンドを送出する処理である。
【０１３５】
そして、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ１４）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理のステップＳ１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ１５）。
【０１３６】
この実施の形態では、ＣＰＵ５６の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、タイマ割込が発生すると、図２１に示すように、ＣＰＵ５６は、例えばタイマ割込が発生したことを示すタイマ割込フラグをセットする（ステップＳ１２）。
【０１３７】
初期化処理の実行（ステップＳ１１〜Ｓ１５）が完了すると、メイン処理で、タイマ割込が発生したか否かの監視（ステップＳ１７）の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップＳ１６）も実行される。
【０１３８】
ＣＰＵ５６は、ステップＳ１７において、タイマ割込が発生したことを認識すると、ステップＳ２１〜Ｓ３１の遊技制御処理を実行する。遊技制御処理において、ＣＰＵ５６は、まず、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３および入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂ等のスイッチの状態を入力し、それらの状態判定を行う（スイッチ処理：ステップＳ２１）。
【０１３９】
次いで、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２２）。
【０１４０】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ２３）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ２４）。
【０１４１】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２５）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２６）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【０１４２】
次いで、ＣＰＵ５６は、特別図柄に関する表示制御コマンドをＲＡＭ５５の所定の領域に設定して表示制御コマンドを送出する処理を行う（特別図柄コマンド制御処理：ステップＳ２７）。また、普通図柄に関する表示制御コマンドをＲＡＭ５５の所定の領域に設定して表示制御コマンドを送出する処理を行う（普通図柄コマンド制御処理：ステップＳ２８）。
【０１４３】
さらに、ＣＰＵ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ２９）。
【０１４４】
また、ＣＰＵ５６は、所定の条件が成立したときにソレノイド回路５９に駆動指令を行う（ステップＳ３０）。ソレノイド回路５９は、駆動指令に応じてソレノイド１６，２１を駆動し、可変入賞球装置１５または開閉板２０を開状態または閉状態とする。
【０１４５】
そして、ＣＰＵ５６は、各入賞口への入賞を検出するためのスイッチ１７，２３，１９ａ，１９ｂ，２４ａ，２４ｂの検出出力にもとづく賞球数の設定などを行う賞球処理を実行する（ステップＳ３１）。具体的には、入賞検出に応じて払出制御基板３７に払出制御コマンドを出力する。払出制御基板３７に搭載されている払出制御用ＣＰＵ３７１は、払出制御コマンドに応じて球払出装置９７を駆動する。
【０１４６】
以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【０１４７】
また、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセット等がなされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【０１４８】
以上に説明したように、この実施の形態では、ＣＴＣやＰＩＯを内蔵するＣＰＵ５６に対して、初期設定処理で割込モード２が設定される。従って、内蔵ＣＴＣを用いた定期的なタイマ割込処理を容易に実現できる。また、タイマ割込処理をプログラム上の任意の位置に設置できる。また、内蔵ＰＩＯを用いたスイッチ検出処理等を容易に割込処理で実現できる。その結果、プログラム構成が簡略化され、プログラム開発工数が低減する等の効果を得ることができる。
【０１４９】
なお、ＣＴＣおよびＰＩＯの設定（ステップＳ５）が完了した後に、ＩＥＯ／ＳＣＬＫ０端子から出力されるクロック信号の周波数を決めるための内部レジスタの設定を行ってもよい。その際、クロック信号の周波数は、遊技制御処理の起動周期である２ｍｓに応じた周波数とされる。そのような設定を行うと、ＩＥＯ／ＳＣＬＫ０端子から、遊技制御処理の起動周期に応じた周波数のクロック信号がＣＰＵ５６から外部出力される。すると、ＣＰＵ５６の外部において遊技制御処理の起動周期に対応した信号を観測することができる。よって、そのような信号を用いて、遊技機外部においてＣＰＵ５６による遊技制御処理をシミュレーションしたり、ＣＰＵ５６の動作状況を試験したりすることが容易になる。
【０１５０】
また、図１６および図１７に示された出力ポート０〜６のうち、出力ポート０，１，２，３，４は、遊技制御処理のうちの特別図柄コマンド制御処理（ステップＳ２５）、普通図柄コマンド制御処理（ステップＳ２７）、賞球処理（ステップＳ３１）等でアクセスされる。また、出力ポート５は、情報出力処理（ステップＳ２９）でアクセスされ、出力ポート６は、特別図柄プロセス処理（ステップＳ２５）や普通図柄プロセス処理（ステップＳ２６）でアクセスされる。
【０１５１】
次に、メイン処理におけるスイッチ処理（ステップＳ２１）の具体例を説明する。この実施の形態では、検出信号のオン状態が所定時間継続すると、確かにスイッチがオンしたと判定されスイッチオンに対応した処理が開始される。所定時間を計測するために、スイッチタイマが用いられる。スイッチタイマは、バックアップＲＡＭ領域に形成された１バイトのカウンタであり、検出信号がオン状態を示している場合に２ｍｓ毎に＋１される。図２２（Ａ）に示すように、スイッチタイマは検出信号の数Ｎだけ設けられている。この実施の形態ではＮ＝１４である。また、ＲＡＭにおいて、各スイッチタイマのアドレスは、入力ポートのビット配列順（図１８に示された上から下への順）と同じ順序で並んでいる。
【０１５２】
また、この実施の形態では、検出信号のオフ状態が所定時間継続すると、確かにスイッチがオフしたと判定されスイッチオフに対応した処理が開始される。所定時間を計測するために、スイッチオフタイマが用いられる。スイッチオフタイマは、バックアップＲＡＭ領域に形成された１バイトのカウンタであり、検出信号がオフ状態を示している場合に２ｍｓ毎に＋１される。図２２（Ｂ）に示すように、本例では、満タンスイッチ４８用のスイッチオフタイマが設けられている。また、ＲＡＭにおいて、各スイッチタイマのアドレスは、入力ポートのビット配列順（図１８に示された上から下への順）と同じ順序で並んでいる。
【０１５３】
図２３は、遊技制御処理におけるステップＳ２１のスイッチ処理の処理例を示すフローチャートである。なお、スイッチ処理は、図１９に示すように遊技制御処理において最初に実行される。スイッチ処理において、ＣＰＵ５６は、まず、入力ポート０に入力されているデータを入力する（ステップＳ７１）。次いで、処理数として「８」を設定し（ステップＳ７２）、入賞口スイッチ２４ａのためのスイッチタイマのアドレスをポインタにセットする（ステップＳ７３）。そして、スイッチチェック処理サブルーチンをコールする（ステップＳ７４）。
【０１５４】
図２４（Ａ）は、スイッチチェック処理サブルーチンを示すフローチャートである。スイッチチェック処理サブルーチンにおいて、ＣＰＵ５６は、ポート入力データ、この場合には入力ポート０からの入力データを「比較値」として設定する（ステップＳ８１）。また、クリアデータ（００）をセットする（ステップＳ８２）。そして、ポインタ（スイッチタイマのアドレスが設定されている）が指すスイッチタイマをロードするとともに（ステップＳ８３）、比較値を右（上位ビットから下位ビットへの方向）にシフトする（ステップＳ８４）。比較値には入力ポート０のデータ設定されている。そして、この場合には、入賞口スイッチ２４ａの検出信号がキャリーフラグに押し出される。
【０１５５】
キャリーフラグの値が「１」であれば（ステップＳ８５）、すなわち入賞口スイッチ２４ａの検出信号がオン状態であれば、スイッチタイマの値を１加算する（ステップＳ８７）。加算後の値が０でなければ加算値をスイッチタイマに戻す（ステップＳ８８，Ｓ８９）。加算後の値が０になった場合には加算値をスイッチタイマに戻さない。すなわち、スイッチタイマの値が既に最大値（２５５）に達している場合には、それよりも値を増やさない。
【０１５６】
キャリーフラグの値が「０」であれば、すなわち入賞口スイッチ２４ａの検出信号がオフ状態であれば、スイッチタイマにクリアデータをセットする（ステップＳ８６）。すなわち、スイッチがオフ状態であれば、スイッチタイマの値が０に戻る。
【０１５７】
その後、ＣＰＵ５６は、ポインタ（スイッチタイマのアドレス）を１加算するとともに（ステップＳ９０）、処理数を１減算する（ステップＳ９１）。処理数が０になっていなければステップＳ８２に戻る。そして、ステップＳ８２〜Ｓ９２の処理が繰り返される。
【０１５８】
ステップＳ８２〜Ｓ９２の処理は、処理数分すなわち８回繰り返され、その間に、入力ポート０の８ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が１増やされる。
【０１５９】
ＣＰＵ５６は、スイッチ処理のステップＳ７５において、入力ポート１に入力されているデータを入力する。次いで、処理数として「６」を設定し（ステップＳ７６）、賞球カウントスイッチ３０１Ａのためのスイッチタイマのアドレスをポインタにセットする（ステップＳ７７）。そして、スイッチチェック処理サブルーチンをコールする（ステップＳ７８）。
【０１６０】
スイッチチェック処理サブルーチンでは、上述した処理が実行されるので、ステップＳ８２〜Ｓ９２の処理が、処理数分すなわち６回繰り返され、その間に、入力ポート１の４ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が１増やされる。
【０１６１】
なお、この実施の形態では、遊技制御処理が２ｍｓ毎に起動されるので、スイッチ処理も２ｍｓに１回実行される。従って、スイッチタイマは、２ｍｓ毎に＋１される。
【０１６２】
さらに、ＣＰＵ５６は、スイッチ処理のステップＳ６１において、入力ポート１に入力されているデータを入力する。次いで、処理数として「２」を設定し（ステップＳ６２）、賞球カウントスイッチ３０１Ａのためのスイッチタイマのアドレスをポインタにセットする（ステップＳ６３）。そして、スイッチオフチェック処理サブルーチンをコールする（ステップＳ６４）。
【０１６３】
図２４（Ｂ）は、スイッチオフチェック処理サブルーチンを示すフローチャートである。なお、ここでは、主として処理数２に該当する満タンスイッチ４８のオフチェック処理について説明する。スイッチオフチェック処理サブルーチンにおいて、ＣＰＵ５６は、ポート入力データ、この場合には入力ポート１からの入力データを「比較値」として設定する（ステップＳ８１ａ）。また、クリアデータ（００）をセットする（ステップＳ８２ａ）。そして、ポインタ（スイッチオフタイマのアドレスが設定されている）が指すスイッチオフタイマをロードするとともに（ステップＳ８３ａ）、比較値を右（上位ビットから下位ビットへの方向）にシフトする（ステップＳ８４ａ）。比較値には入力ポート１のデータ設定されている。そして、この場合には、処理数２に該当する満タンスイッチ４８の検出信号がキャリーフラグに押し出されるものとする。すなわち、処理数１における処理の説明は省略する。
【０１６４】
キャリーフラグの値が「１」であれば（ステップＳ８５ａ）、すなわち満タンスイッチ４８の検出信号がオフ状態であれば、スイッチオフタイマの値を１加算する（ステップＳ８７ａ）。加算後の値が０でなければ加算値をスイッチオフタイマに戻す（ステップＳ８８ａ，Ｓ８９ａ）。加算後の値が０になった場合には加算値をスイッチオフタイマに戻さない。すなわち、スイッチオフタイマの値が既に最大値（１）に達している場合には、それよりも値を増やさない。
【０１６５】
キャリーフラグの値が「１」であれば、すなわち満タンスイッチ４８の検出信号がオン状態であれば、スイッチオフタイマにクリアデータをセットする（ステップＳ８６ａ）。すなわち、スイッチがオン状態であれば、スイッチオフタイマの値が０に戻る。
【０１６６】
その後、ＣＰＵ５６は、ポインタ（スイッチオフタイマのアドレス）を１加算するとともに（ステップＳ９０ａ）、処理数を１減算する（ステップＳ９１）。処理数が０になっていなければステップＳ８２に戻る。そして、ステップＳ８２〜Ｓ９２の処理が繰り返される。
【０１６７】
ステップＳ８２ａ〜Ｓ９２ａの処理は、処理数分すなわち２回繰り返され、その間に、入力ポート１の２ビットに入力されるスイッチ（本例では、満タンスイッチ４８のみが示されている）の検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オフ状態であれば、対応するスイッチオフタイマの値が１増やされる。
【０１６８】
なお、この実施の形態では、遊技制御処理が２ｍｓ毎に起動されるので、スイッチ処理も２ｍｓに１回実行される。従って、スイッチオフタイマは、２ｍｓ毎に＋１される。
【０１６９】
図２５〜図２９は、遊技制御処理におけるステップＳ３１の賞球処理の一例を示すフローチャートである。この実施の形態では、賞球処理では、入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂ、カウントスイッチ２３および始動口スイッチ１７が確実にオンしたか否か判定されるとともに、オンしたら所定の払出制御コマンドが払出制御基板３７に送出されるように制御し、また、満タンスイッチ４８および球切れスイッチ１８７ａ，１８７ｂ，１８７ｃが確実にオンしたか否か判定されるとともに、オンしたら所定の払出制御コマンドが払出制御基板３７に送出されるように制御する等の処理が行われる。
【０１７０】
賞球処理において、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ１２１）、スイッチタイマのアドレスのオフセットとして「０」を設定する（ステップＳ１２２）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１８に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「０」は入賞口スイッチ２４ａに対応したスイッチタイマが指定されることを意味する。また、繰り返し数として「４」をセットする（ステップＳ１２３）。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１２４）。
【０１７１】
入力判定値テーブルとは、各スイッチについて、連続何回のオンが検出されたら確かにスイッチがオンしたと判定するための判定値が設定されているＲＯＭ領域である。入力判定値テーブルの構成例は図３２に示されている。図３２に示すように、入力判定値テーブルには、上から順に、すなわちアドレス値が小さい領域から順に、「２」、「５０」、「１」、「２５０」、「３０」、「２５０」、「３０」、「２５０」、「１」の判定値が設定されている。このように、本例では、満タン検出に用いられる判定値を、満タン解消検出に用いられる判定値よりも十分大きい値として、満タン検出が確実かつ的確に行われるとともに満タン解消検出が速やかに（本例では即時に）行われるようにしている。また、球切れ解消検出に用いられる判定値を、満タン解消検出に用いられる判定値よりも大きい値として、確実に球があると認識するに至ったときに球切れ解消検出を行うようにしている。スイッチオンチェックルーチンでは、入力判定値テーブルの先頭アドレスとオフセット値とで決まるアドレスに設定されている判定値と、スイッチタイマの先頭アドレスとオフセット値とで決まるスイッチタイマの値とが比較され、一致した場合には、例えばスイッチオンフラグがセットされる。なお、上記の判定値は一例であり、他の値であってもよい。
【０１７２】
このように、検出対象（入賞検出、満タン検出、球切れ検出）に応じてスイッチがオンしたと判定する期間を異なる期間とすることが可能な構成としているため、各種検出対象に応じた判定処理が可能となる。
【０１７３】
スイッチオンチェックルーチンの一例が図３０（Ａ）に示されている。スイッチオンチェックルーチンにおいて、ＣＰＵ５６は、入力判定値テーブル（図３２参照）の先頭アドレスを設定する（ステップＳ１０１）。そして、そのアドレスにオフセットを加算し（ステップＳ１０２）、加算後のアドレスからスイッチオン判定値をロードする（ステップＳ１０３）。
【０１７４】
次いで、ＣＰＵ５６は、スイッチタイマの先頭アドレスを設定し（ステップＳ１０４）、そのアドレスにオフセットを加算し（ステップＳ１０５）、加算後のアドレスからスイッチタイマの値をロードする（ステップＳ１０６）。各スイッチタイマは、図１８に示された入力ポートのビット順と同順に並んでいるので、スイッチに対応したスイッチタイマの値がロードされる。
【０１７５】
そして、ＣＰＵ５６は、ロードしたスイッチタイマの値とスイッチオン判定値とを比較する（ステップＳ１０７）。それらが一致すれば、スイッチオンフラグをセットする（ステップ１０８）。
【０１７６】
この場合には、スイッチオンチェックルーチンにおいて、入賞口スイッチ２４ａに対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされる（ステップＳ１２５）。すなわち、本例では、入賞口スイッチ２４ａが０．００４秒の期間オン状態であればスイッチオンフラグがセットされる。スイッチオンフラグがセットされたら、１０個カウンタが１加算される（ステップＳ１２６）。スイッチチェックオンルーチンは、スイッチタイマのアドレスのオフセットが更新されつつ（ステップＳ１２９）、最初に設定された繰り返し数分だけ実行されるので（ステップＳ１２７，Ｓ１２８）、結局、入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂについて、対応するスイッチタイマの値がスイッチオン判定値「２」と比較されることになる。なお、１０個カウンタとは、景品としての１０個の遊技球払出の回数を示すカウンタである。
【０１７７】
次に、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ１３０）、スイッチタイマのアドレスのオフセットとして「４」を設定する（ステップＳ１３１）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１８に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「４」は始動口スイッチ１７に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１３２）。
【０１７８】
スイッチオンチェックルーチンにおいて、始動口スイッチ１７に対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされるので（ステップＳ１３３）、６個カウンタが１加算される（ステップＳ１３４）。なお、６個カウンタとは、景品としての６個の遊技球払出の回数を示すカウンタである。
【０１７９】
次いで、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ１３５）、スイッチタイマのアドレスのオフセットとして「５」を設定する（ステップＳ１３６）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１８に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「５」はカウントスイッチ２３に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１３７）。
【０１８０】
スイッチオンチェックルーチンにおいて、カウントスイッチ２３に対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされるので（ステップＳ１３８）、１５個カウンタが１加算される（ステップＳ１３４）。なお、１５個カウンタとは、景品としての１５個の遊技球払出の回数を示すカウンタである。
【０１８１】
さらに、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「１」を設定し（ステップＳ１５０）、スイッチタイマのアドレスのオフセットとして「９」を設定する（ステップＳ１５１）。入力判定値テーブルのオフセット「１」は、入力判定値テーブルの２番目のデータ「５０」を使用することを意味する。また、各スイッチタイマは、図１８に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「９」は満タンスイッチ４８に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１５２）。
【０１８２】
スイッチオンチェックルーチンにおいて、満タンスイッチ４８に対応するスイッチタイマの値が満タンスイッチオン判定値「５０」に一致していればスイッチオンフラグがセットされるので（ステップＳ１５３）、満タンフラグがセットされる（ステップＳ１５４）。
【０１８３】
また、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「２」を設定し（ステップＳ１５５ａ）、スイッチオフタイマのアドレスのオフセットとして「１」を設定する（ステップＳ１５５ｂ）。入力判定値テーブルのオフセット「２」は、入力判定値テーブルの３番目のデータ「１」を使用することを意味する。また、各スイッチタイマは、図１８に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「２」は満タンスイッチ４８に対応したスイッチオフタイマが指定されることを意味する。そして、スイッチオフチェックルーチンがコールされる（ステップＳ１５５ｃ）。
【０１８４】
スイッチオフチェックルーチンの一例が図３０（Ｂ）に示されている。スイッチオフチェックルーチンにおいて、ＣＰＵ５６は、入力判定値テーブル（図３２参照）の先頭アドレスを設定する（ステップＳ１０１ａ）。そして、そのアドレスにオフセットを加算し（ステップＳ１０２ａ）、加算後のアドレスからスイッチオフ判定値をロードする（ステップＳ１０３ａ）。
【０１８５】
次いで、ＣＰＵ５６は、スイッチタイマの先頭アドレスを設定し（ステップＳ１０４ａ）、そのアドレスにオフセットを加算し（ステップＳ１０５ａ）、加算後のアドレスからスイッチオフタイマの値をロードする（ステップＳ１０６ａ）。各スイッチオフタイマは、図１８に示された入力ポートのビット順と同順に並んでいるので、スイッチに対応したスイッチオフタイマの値がロードされる。
【０１８６】
そして、ＣＰＵ５６は、ロードしたスイッチオフタイマの値とスイッチオフ判定値とを比較する（ステップＳ１０７ａ）。それらが一致すれば、スイッチオフフラグをセットする（ステップ１０８）。
【０１８７】
スイッチオフチェックルーチンにおいて、満タンスイッチ４８に対応するスイッチオフタイマの値が満タンスイッチオフ判定値「１」に一致していればスイッチオフフラグがセットされるので（ステップＳ１５５ｄ）、満タンフラグがリセットされる（ステップＳ１５５ｅ）。
【０１８８】
この実施の形態では、満タン検出用のデータとして「５０」を使用するようにしているため、オン出力判定期間が０．１秒とされ、０．１秒間満タン状態が継続した場合に満タンフラグがセットされる構成となっている。しかし、満タン検出が的確に実行可能な範囲であれば、満タン検出用のデータとして「５０」よりも大きい値を用いてもよく、小さい値を用いてもよい。
【０１８９】
また、この実施の形態では、満タン解消検出用のデータとして「１」を使用するようにしているため、オフ出力判定期間が０．００２秒とされ、０．００２秒間満タン状態が継続した場合に満タンフラグがリセットされる構成となっている。しかし、満タン解消検出が速やかに実行可能な範囲（例えば、オフ出力判定期間が、オン出力判定期間よりも短くなるような値）であれば、満タン解消検出用のデータとして「１」よりも大きい値を用いてもよい。例えば、「３０」とすれば、確実に満タン解消がされたことを確認したあと、払出制御の再開を行うなどの制御が可能となる。なお、満タン解消検出を行う処理として、ステップＳ１５５ｃでスイッチチェック処理（図３０（Ｂ）参照）を行う構成としていたが、満タン解消検出の処理に関してこの様な処理を設けることなく、満タンスイッチ用のオンタイマ（図２２（Ａ）参照）が０となったこと（ステップＳ８６でクリアデータがセットされたこと）に応じて満タン解消検出されるようにしてもよい。
【０１９０】
このように、満タン検出を行うための期間（オン出力判定期間）を十分に取り、満タン解消検出を行うための期間（オフ出力判定期間）をオン出力判定期間よりも短い所定の期間とする構成としたことで、満タン状態であることを的確に検出することができるとともに、満タン状態の解消を速やかに検出することができる。従って、適正な満タン検出および満タン解消検出を行うことができる。
【０１９１】
また、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「３」を設定し（ステップＳ１５６）、スイッチタイマのアドレスのオフセットとして「０Ａ（Ｈ）」を設定する（ステップＳ１５７）。入力判定値テーブルのオフセット「３」は、入力判定値テーブルの４番目のデータ「２５０」を使用することを意味する。また、各スイッチタイマは、図１８に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「０Ａ（Ｈ）」は球切れスイッチ１８７ａに対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１５８）。
【０１９２】
スイッチオンチェックルーチンにおいて、球切れスイッチ１８７ａに対応するスイッチタイマの値が球切れスイッチオン判定値「２５０」に一致していればスイッチオンフラグがセットされる（ステップＳ１５９）。
【０１９３】
ステップＳ１５９にてスイッチオンフラグがセットされていれば、ＣＰＵ５６は、スイッチタイマのアドレスのオフセットとして「０Ｂ（Ｈ）」を設定する（ステップＳ１６０）。各スイッチタイマは、図１８に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「０Ｂ（Ｈ）」は球切れスイッチ１８７ｂに対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１６１）。
【０１９４】
スイッチオンチェックルーチンにおいて、球切れスイッチ１８７ｂに対応するスイッチタイマの値が球切れスイッチオン判定値「２５０」に一致していればスイッチオンフラグがセットされるので（ステップＳ１６２）、両側球切れ状態フラグがセットされる（ステップＳ１６３）。すなわち、本例では、２条の払出球通路１８６ａ，１８６ｂの両方について貯留されている遊技球が不足すると、両側球切れ状態フラグがセットされる。
【０１９５】
ステップＳ１５９にてスイッチオンフラグがセットされていなければ、ＣＰＵ５６は、スイッチタイマのアドレスのオフセットとして「０Ｂ（Ｈ）」を設定する（ステップＳ１６４）。各スイッチタイマは、図１８に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「０Ｂ（Ｈ）」は球切れスイッチ１８７ｂに対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１６５）。
【０１９６】
スイッチオンチェックルーチンにおいて、球切れスイッチ１８７ｂに対応するスイッチタイマの値が球切れスイッチオン判定値「２５０」に一致していればスイッチオンフラグがセットされるので（ステップＳ１６６）、片側球切れ状態フラグがセットされる（ステップＳ１６７）。なお、ステップＳ１６２にて球切れスイッチ１８７ｂに対応するスイッチタイマの値が球切れスイッチオン判定値「２５０」に一致していない場合にも片側球切れ状態フラグがセットされる（ステップＳ１６７）。すなわち、本例では、２条の払出球通路１８６ａ，１８６ｂの何れか一方について貯留されている遊技球が不足すると、片側球切れ状態フラグがセットされる。
【０１９７】
なお、図２６には明示されていないが、球切れスイッチ１８７ａ，１８７ｂに対応したスイッチオフタイマが用意され、その値が５０になると、両側球切れ状態フラグあるいは片側球切れ状態フラグはリセットされる。すなわち、２条の払出球通路１８６ａ，１８６ｂの両方について所定個以上の遊技球が貯留されていることが検出された場合に、片側球切れ状態フラグおよび両側球切れ状態フラグがリセットされる。
【０１９８】
また、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「５」を設定し（ステップＳ１６８）、スイッチタイマのアドレスのオフセットとして「０Ｃ（Ｈ）」を設定する（ステップＳ１６９）。入力判定値テーブルのオフセット「５」は、入力判定値テーブルの６番目のデータ「２５０」を使用することを意味する。また、各スイッチタイマは、図１８に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「０Ｃ（Ｈ）」は球切れスイッチ１８６ｃに対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１７０）。
【０１９９】
スイッチオンチェックルーチンにおいて、球切れスイッチ１８６ｃに対応するスイッチタイマの値が球切れスイッチオン判定値「２５０」に一致していればスイッチオンフラグがセットされるので（ステップＳ１７１）、貸出球切れ状態フラグがセットされる（ステップＳ１７２）。なお、図２６には明示されていないが、球切れスイッチ１８６ｃに対応したスイッチオフタイマが用意され、その値が５０になると、貸出球切れ状態フラグはリセットされる。
【０２００】
次いで、ＣＰＵ５６は、図２７に示す処理において、賞球払出停止状態であるか否か確認する（ステップＳ２０１）。賞球払出停止状態は、払出制御基板３７に対して賞球払出停止状態指定または払出停止状態指定のコマンドを送出した後の状態である。また、ＣＰＵ５６は、球貸し停止状態であるか否か確認する（ステップＳ２０２またはステップＳ２０７）。球貸し停止状態は、払出制御基板３７に対して球貸し停止状態指定または払出停止状態指定のコマンドを送出した後の状態である。
【０２０１】
賞球払出停止状態および球貸し停止状態である場合（ステップＳ２０１，Ｓ２０２）は、ＣＰＵ５６は、上述した両側球切れ状態フラグ、片側球切れ状態フラグ、貸出球切れ状態フラグおよび満タンフラグがオフであるか否かを確認する（ステップＳ２０３）。全てオフであれば、ＣＰＵ５６は、賞球払出可能状態指定および球貸し可能状態指定に関するコマンド送信制御処理を行う（ステップＳ２０４）。賞球払出可能状態指定および球貸し可能状態指定に関するコマンド送信制御処理では、払出制御コマンド用のコマンド送信テーブルに所定のデータが設定された後、払出制御コマンドの送出処理が実行される（他の払出制御コマンドにおけるコマンド送信制御処理においても同様の処理が実行される）。オフでなければ、図２９に示す処理に移行する。コマンド送信テーブルについては後で詳しく説明する。なお、一部の障害の解消にもとづく一部のコマンド送信テーブルの設定を行うようにしてもよい。例えば、ステップＳ２０３において、満タンフラグ、両側球切れフラグ、および片側球切れフラグのオフが確認されたときには賞球払出可能状態指定に関するコマンド送信制御処理を行い、貸出球切れ状態フラグおよび満タンフラグのオフが確認されたときには球貸し可能状態指定に関するコマンド送信制御処理を行うようにしてもよい。
【０２０２】
賞球払出停止状態であるが球貸し停止状態でない場合には、ＣＰＵ５６は、上述した両側球切れ状態フラグがオフとなっているか確認する（ステップＳ２０１，Ｓ２０２，Ｓ２０５）。両側球切れ状態フラグがオフとなっていれば、ＣＰＵ５６は、賞球払出可能状態指定に関するコマンド送信制御処理を行う（ステップＳ２０６）。なお、ステップＳ２０５において片側球切れ状態フラグがオフとなっているかをも確認するのが好ましい。
【０２０３】
賞球払出停止状態でも球貸し停止状態でもない場合には、ＣＰＵ５６は、払出完了確認可能状態となっているか確認し、払出完了確認可能状態であれば片側球切れ状態フラグがオフとなっているか確認する（ステップＳ２０１，Ｓ２０７，Ｓ２０８，Ｓ２０９）。払出完了確認可能状態は、払出制御基板３７に対して払出完了確認可能状態指定のコマンドを送信したあとの状態である。片側球切れ状態フラグがオフとなっていれば、ＣＰＵ５６は、賞球払出可能状態指定（本例では、払出完了確認が不要であることの指定を含む）に関するコマンド送信制御処理を行う（ステップＳ２０６）。片側球切れ状態フラグがオフとなっていなければ、あるいはステップＳ２０８にて払出完了確認可能状態でなければ、図２９に示す処理に移行する。
【０２０４】
賞球払出停止状態でないが球貸し停止状態である場合には、ＣＰＵ５６は、貸出球切れ状態フラグがオフとなっているか確認する（ステップＳ２０１，Ｓ２０７，Ｓ２１０）。貸出球切れ状態フラグがオフとなっていれば、ＣＰＵ５６は、球貸し可能状態指定に関するコマンド送信制御処理を行う（ステップＳ２１１）。貸出球切れ状態フラグがオフとなっていなければ、上述したステップＳ２０８の処理に移行する。
【０２０５】
図２８に示す処理において、ＣＰＵ５６は、満タンフラグがオンしたことを確認すると、払出停止状態指定に関するコマンド送信制御処理を行う（ステップＳ２１２ａ，Ｓ２１２ｂ）。また、ＣＰＵ５６は、両側球切れ状態フラグがオンしたことを確認すると賞球払出停止状態指定に関するコマンド送信制御処理を行い（ステップＳ２１３ａ，Ｓ２１３ｂ）、片側球切れ状態フラグがオンしたことを確認すると払出完了確認可能状態指定に関するコマンド送信制御処理を行い（ステップＳ２１４ａ，Ｓ２１４ｂ）、貸出球切れ状態フラグがオンしたことを確認すると球貸し停止状態指定に関するコマンド送信制御処理を行う（ステップＳ２１５ａ，Ｓ２１５ｂ）。どのフラグもオンしておらずコマンド送信制御を行わない場合には、図２９に示す処理に移行する。
【０２０６】
なお、図２８では、全てのフラグについて確認する構成としたが、すでに設定されている状態にかかわるフラグについては確認しないようにしてもよい。例えば、上述したステップＳ２０５を経由して図２８の処理がされる場合には、すでに賞球払出停止状態が設定されていることから、両側球切れ状態フラグの状態は確認しないようにする。
【０２０７】
次いで、ＣＰＵ５６は、入賞に応じた賞球個数に関する払出制御コマンドをコマンド送信テーブルに設定し、設定内容に応じた払出制御コマンドを送出する制御を行う。まず、１５個カウンタの値をチェックする（ステップＳ２２１）。上述したように、１５個カウンタは、遊技球が大入賞口に入賞してカウントスイッチ２３がオンするとカウントアップされる。１５個カウンタの値が０でない場合には、１５個の賞球個数指示に関するコマンド送信制御処理を行う（ステップＳ２２２）。コマンド送信制御処理では、払出制御コマンド用のコマンド送信テーブルに所定のデータが設定された後、払出制御コマンドの送出処理が実行される。また、１５個カウンタの値を−１する（ステップＳ２２３）。さらに、総賞球数格納バッファの格納値に１５を加算する（ステップＳ２２４）。
【０２０８】
総賞球数格納バッファは、払出制御手段に対して指示した賞球個数の累積値（ただし、払い出しがなされると減算される）が格納されるバッファであり、バックアップＲＡＭに形成されている。
【０２０９】
１５個カウンタの値が０であれば、１０個カウンタの値をチェックする（ステップＳ２２５）。上述したように、１０個カウンタは、遊技球が入賞口に入賞して入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂがオンするとカウントアップされる。１０個カウンタの値が０でない場合には、１０個の賞球個数指示に関するコマンド送信制御処理を行う（ステップＳ２２６）。また、１０個カウンタの値を−１する（ステップＳ２２７）。さらに、総賞球数格納バッファの格納値に１０を加算する（ステップＳ２２８）。
【０２１０】
１０個カウンタの値が０であれば、６個カウンタの値をチェックする（ステップＳ２３１）。上述したように、６個カウンタは、遊技球が始動入賞口に入賞して始動口スイッチ１７がオンするとカウントアップされる。６個カウンタの値が０でない場合には、６個の賞球個数指示に関するコマンド送信制御処理を行う（ステップＳ２３２）。また、６個カウンタの値を−１する（ステップＳ２３３）。さらに、総賞球数格納バッファの格納値に６を加算する（ステップＳ２３４）。
【０２１１】
以上にようにして、遊技制御手段から払出制御基板３７に賞球個数を指示する払出制御コマンドを出力しようとするときに、コマンド送信テーブルの設定が行われた後、コマンド送信テーブルに設定された払出制御コマンドが払出制御基板３７に送出される。そして、賞球個数を指示する払出制御コマンドの送出が行われたときには、賞球払出中フラグをオンする（ステップＳ２３５）。また、賞球払出中フラグをオンしているときには（ステップＳ２３６）、球払出装置９７から実際に払い出された賞球数を監視して総賞球数格納バッファの格納値を減算する賞球個数減算処理が行われる（ステップＳ２３７）。なお、賞球払出中フラグがオンからオフに変化したときには、ランプ制御基板３５に対して、賞球ランプ５１の点灯を指示するランプ制御コマンドが送出される。
【０２１２】
次に、遊技制御手段から各電気部品制御手段に対する制御コマンドの送出方式について説明しておく。図３３は、主基板３１から他の電気部品制御基板に送出される制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、制御コマンドは２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を表し、２バイト目はＥＸＴ（コマンドの種類）を表す。ＭＯＤＥデータの先頭ビット（ビット７）は必ず「１」とされ、ＥＸＴデータの先頭ビット（ビット７）は必ず「０」とされる。なお、図３３に示されたコマンド形態は一例であって他のコマンド形態を用いてもよい。
【０２１３】
図３４は、遊技制御基板から他の各電気部品制御基板に対する制御コマンドを構成する８ビットの制御信号とＩＮＴ信号（ストローブ信号）との関係を示すタイミング図である。図３４に示すように、ＭＯＤＥまたはＥＸＴのデータが出力ポートに出力されてから、所定期間が経過すると、ＣＰＵ５６は、データ出力を示す信号であるＩＮＴ信号をオン状態にする。また、そこから所定期間が経過するとＩＮＴ信号をオフ状態にする。
【０２１４】
図３５は、払出制御コマンドの内容の一例を示す説明図である。図３５に示された例において、ＭＯＤＥ＝ＦＦ（Ｈ），ＥＸＴ＝００（Ｈ）のコマンドＦＦ００（Ｈ）は、払出球通路１８６ａまたは１８６ｂの何れか一方が球切れ状態となったことにもとづき、払出完了の確認を指定する払出制御コマンドである。ＭＯＤＥ＝ＦＦ（Ｈ），ＥＸＴ＝０１（Ｈ）のコマンドＦＦ０１（Ｈ）は、払出球通路１８６ａおよび１８６ｂの両方が球切れ状態となったことにもとづき、賞球の払出停止状態を指定する払出制御コマンドである。ＭＯＤＥ＝ＦＦ（Ｈ），ＥＸＴ＝０２（Ｈ）のコマンドＦＦ０２（Ｈ）は、賞球の払出可能状態を指定（払出完了の非確認の指定を含む）する払出制御コマンドである。ＭＯＤＥ＝ＦＦ（Ｈ），ＥＸＴ＝０３（Ｈ）のコマンドＦＦ０３（Ｈ）は、下皿満タンを検出したことにもとづき、賞球および貸し球の払出停止状態を指定する払出制御コマンドである。ＭＯＤＥ＝ＦＦ（Ｈ），ＥＸＴ＝０４（Ｈ）のコマンドＦＦ０４（Ｈ）は、払出球通路１８６ｃが球切れ状態となったことにもとづき、貸し球の払出停止状態を指定する払出制御コマンドである。ＭＯＤＥ＝ＦＦ（Ｈ），ＥＸＴ＝０５（Ｈ）のコマンドＦＦ０５（Ｈ）は、貸し球の払出可能状態を指定する払出制御コマンドである。また、ＭＯＤＥ＝Ｆ０（Ｈ）のコマンドＦ０ＸＸ（Ｈ）は、賞球個数を指定する払出制御コマンドである。ＥＸＴである「ＸＸ」が払出個数を示す。
【０２１５】
払出制御手段は、主基板３１の遊技制御手段からＦＦ００（Ｈ）の払出制御コマンドを受信すると、予定動作期間の賞球モータ２８９Ａの回転終了後に払出予定数の賞球が全て払い出されたか否かを確認することが可能な状態となる。また、主基板３１の遊技制御手段からＦＦ０１（Ｈ）の払出制御コマンドを受信すると賞球を停止する状態となり、ＦＦ０２（Ｈ）の払出制御コマンドを受信すると賞球払出ができる状態になる。また、主基板３１の遊技制御手段からＦＦ０３（Ｈ）の払出制御コマンドを受信すると賞球および球貸しを停止する状態となり、ＦＦ０４（Ｈ）の払出制御コマンドを受信すると球貸しを停止する状態となり、ＦＦ０５（Ｈ）の払出制御コマンドを受信すると球貸しができる状態になる。さらに、賞球個数を指定する払出制御コマンドを受信すると、受信したコマンドで指定された個数に応じた賞球払出制御を行う。
【０２１６】
この実施の形態では、球切れスイッチ１８７ａまたは球切れスイッチ１８７ｂのうちの何れか一方で遊技球を検出しなくなると、払出完了の確認をすることを指定する払出制御コマンドを出力するようにしているが、何れか一方の経路で球切れとなっている旨を通知する払出制御コマンドを出力するようにして、その通知の対応（例えば、払出完了確認、払出速度の減速、払出停止など）は払出制御基板３７側で判断するようにしてもよい。また、例えば賞球払出装置を払出球通路１８６ａ，１８６ｂ毎に設ける構成とした場合など、球切れが発生した経路に応じた制御を行うことが可能な場合には、何れの払出球通路１８６ａ，１８６ｂが球切れとなったのか（球切れスイッチ１８７ａまたは球切れスイッチ１８７ｂのうちのどちらが遊技球を検出しなくなったのか）を、払出制御コマンドを用いて払出制御基板３７側に通知するようにしてもよい。
【０２１７】
なお、払出制御コマンドは、払出制御手段が認識可能に１回だけ送出される。認識可能とは、この例では、ＩＮＴ信号がオン状態になることであり、認識可能に１回だけ送出されるとは、この例では、払出制御信号の１バイト目および２バイト目のそれぞれに応じてＩＮＴ信号が１回だけオン状態になることである。
【０２１８】
図３６は、ランプ制御コマンドの内容の一例を示す説明図である。ランプ制御コマンドもＭＯＤＥとＥＸＴの２バイト構成である。図３６に示す例において、コマンド８０００（Ｈ）〜８０２２（Ｈ）、８１００（Ｈ）〜８１２２（Ｈ）は、可変表示部９における特別図柄の変動パターンに対応したランプ・ＬＥＤ表示制御パターンを指定するランプ制御コマンドである。また、コマンドＡ０ＸＸ（Ｘ＝４ビットの任意の値）は、特別図柄の可変表示の停止時のランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドである。コマンドＢＸＸＸは、大当り遊技開始から大当り遊技終了までの間のランプ・ＬＥＤ表示制御パターンや、大当り遊技終了から大当り遊技開始までの間のランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドである。コマンドＢＸＸＸは、そして、コマンドＣ０００は、客待ちデモンストレーション時のランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドである。
【０２１９】
なお、コマンド８ＸＸＸ、ＡＸＸＸ、ＢＸＸＸおよびＣＸＸＸは、遊技進行状況に応じて遊技制御手段から送出されるランプ制御コマンドである。ランプ制御手段は、主基板３１の遊技制御手段から上述したランプ制御コマンドを受信すると図３６に示された内容に応じてランプ・ＬＥＤの表示状態を変更する。
【０２２０】
コマンドＥ０ＸＸは、始動記憶表示器１８の点灯個数を示すランプ制御コマンドである。例えば、ランプ制御手段は、始動記憶表示器１８における「ＸＸ」で指定される個数の表示器を点灯状態とする。また、コマンドＥ１ＸＸは、ゲート通過記憶表示器４１の点灯個数を示すランプ制御コマンドである。例えば、ランプ制御手段は、ゲート通過記憶表示器４１における「ＸＸ」で指定される個数の表示器を点灯状態とする。すなわち、それらのコマンドは、保留個数という情報を報知するために設けられている発光体の制御を指示するコマンドである。なお、始動記憶表示器１８およびゲート通過記憶表示器４１の点灯個数に関するコマンドが点灯個数の増減を示すように構成されていてもよい。
【０２２１】
コマンドＥ２００およびＥ２０１は、賞球ランプ５１の表示状態に関するランプ制御コマンドである。ランプ制御手段は、主基板３１の遊技制御手段から「Ｅ２０１」のランプ制御コマンドを受信すると賞球ランプ５１の表示状態を賞球残がある場合としてあらかじめ定められた表示状態とし、「Ｅ２００」のランプ制御コマンドを受信すると賞球ランプ５１の表示状態を賞球残がない場合としてあらかじめ定められた表示状態とする。すなわち、コマンドＥ２００およびＥ２０１は、未賞球の遊技球があることを遊技者等に報知するために設けられている発光体を制御することを示すコマンドである。
【０２２２】
コマンドＥ３００、Ｅ３０１、Ｅ３０２、およびＥ３０３は、球切れランプ５２の表示状態に関するランプ制御コマンドである。ランプ制御手段は、主基板３１の遊技制御手段から「Ｅ３００」のランプ制御コマンドを受信すると球切れランプ５２の表示状態を球あり中の表示状態（例えば、消灯状態）とし、「Ｅ３０１」のランプ制御コマンドを受信すると球切れランプ５２の表示状態を払出球経路１８６ａおよび払出球経路１８６ｂの両方の貯留球がともに球切れ中であることを示す球切れ中の表示状態（例えば、点灯状態）とする。また、主基板３１の遊技制御手段から「Ｅ３０２」のランプ制御コマンドを受信すると球切れランプ５２の表示状態を払出球経路１８６ｂの貯留球が球切れ中であることを示す表示状態（例えば、点滅状態）とし、「Ｅ３０３」のランプ制御コマンドを受信すると球切れランプ５２の表示状態を払出球経路１８６ａの貯留球が球切れ中であることを示す表示状態（例えば、一定間隔ごとに２回点滅する状態）とする。すなわち、コマンドＥ３００〜Ｅ３０３は、補給球が切れていることを遊技者や遊技店員に報知するために設けられている発光体を制御することを示すコマンドである。なお、球切れランプ５２の表示状態は、上述したように、消灯、点灯、点滅、一定間隔ごとに２回点滅などの各種表示状態を用いてそれぞれの状態を区別できるようにしている。
【０２２３】
コマンドＥ４００は、遊技機の電源投入時、または特定遊技状態（高確率状態や時短状態、この例では高確率状態）から通常状態（低確率状態や非時短状態、この例では低確率状態）に移行したときのランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドである。コマンドＥ４０１は、通常状態（低確率状態や非時短状態、この例では低確率状態）から特定遊技状態（高確率状態や時短状態、この例では高確率状態）に移行したときのランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドである。コマンドＥ４０２は、大当り遊技中に発生したエラーが解除されたときのランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドである。そして、コマンドＥ４０３は、カウントスイッチ２３のエラーが発生したときのランプ・ＬＥＤ表示制御パターンを指示するランプ制御コマンドである。すなわち、それらのコマンドは、発光体によって遊技状態を報知することを指示するコマンドである。この実施の形態では、ランプ制御手段は、遊技状態を報知することを指示するコマンドを受信すると、装飾ランプ２５、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃのうちの一部または全部を用いて、遊技状態を報知するための点灯／消灯制御を行う。なお、装飾ランプ２５、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃは、それぞれ、複数の発光体の集まりで構成されていてもよく、その場合、装飾ランプ２５、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃのうちの一部を用いて遊技状態を報知するということは、例えば、装飾ランプ２５を構成する複数の発光体のうちの一部を用いてもよいということも意味する。
【０２２４】
遊技制御手段から払出制御基板等の各電気部品制御基板に制御コマンドを出力しようとするときに、コマンド送信テーブルの設定が行われる。図３７（Ａ）は、コマンド送信テーブルの一構成例を示す説明図である。１つのコマンド送信テーブルは３バイトで構成され、１バイト目にはＩＮＴデータが設定される。また、２バイト目のコマンドデータ１には、制御コマンドの１バイト目のＭＯＤＥデータが設定される。そして、３バイト目のコマンドデータ２には、制御コマンドの２バイト目のＥＸＴデータが設定される。
【０２２５】
なお、ＥＸＴデータそのものがコマンドデータ２の領域に設定されてもよいが、コマンドデータ２には、ＥＸＴデータが格納されているテーブルのアドレスを指定するためのデータが設定されるようにしてもよい。この実施の形態では、コマンドデータ２のビット７（ワークエリア参照ビット）が０あれば、コマンドデータ２にＥＸＴデータそのものが設定されていることを示す。そのようなＥＸＴデータはビット７が０であるデータである。ワークエリア参照ビットが１あれば、他の７ビットが、ＥＸＴデータが格納されているテーブルのアドレスを指定するためのオフセットであることを示す。また、この実施の形態では各制御コマンド毎にコマンド送信テーブルが用意されている。
【０２２６】
図３７（Ｂ）ＩＮＴデータの一構成例を示す説明図である。ＩＮＴデータにおけるビット０は、払出制御基板３７に払出制御コマンドを送出すべきか否かを示す。ビット０が「１」であるならば、払出制御コマンドを送出すべきことを示す。従って、ＣＰＵ５６は、例えば賞球処理において、払出制御コマンドを送出するときには、払出制御コマンド用のコマンド送信テーブルのＩＮＴデータに「０１（Ｈ）」を設定する。
【０２２７】
ＩＮＴデータのビット１，２，３は、それぞれ、表示制御コマンド、ランプ制御コマンド、音声制御コマンドを送出すべきか否かを示すビットであり、ＣＰＵ５６は、それらのコマンドを送出すべき場合には、ポインタが指しているコマンド送信テーブルに、ＩＮＴデータ、コマンドデータ１およびコマンドデータ２を設定する。それらのコマンドを送出するときには、ＩＮＴデータの該当ビットが「１」に設定され、コマンドデータ１およびコマンドデータ２にＭＯＤＥデータおよびＥＸＴデータが設定される。
【０２２８】
各電気部品制御基板への制御コマンドを、対応する出力ポート（出力ポート１〜４）に出力する際に、出力ポート０のビット０〜３のうちのいずれかのビットが所定期間オン状態になるのであるが、ＩＮＴデータにおけるビット配列と出力ポート０におけるビット配列とは対応している。従って、各電気部品制御基板に御コマンドを送出する際に、コマンド送信テーブルに設定されているＩＮＴデータにもとづいて、容易にＩＮＴ信号の出力を行うことができる。
【０２２９】
図３８は、図１９に示されたメイン処理におけるコマンド制御処理（ステップＳ２７，Ｓ２８）の処理例を示すフローチャートである。コマンド制御処理は、コマンド出力処理とＩＮＴ信号出力処理とを含む処理である。コマンド制御処理において、ＣＰＵ５６は、まず、コマンド送信テーブルのアドレス（読出ポインタの内容）をスタック等に退避する（ステップＳ４０１）。そして、読出ポインタが指していたコマンド送信テーブルのＩＮＴデータを引数１にロードする（ステップＳ４０２）。引数１は、後述するコマンド送信処理に対する入力情報になる。また、コマンド送信テーブルを指すアドレスを＋１する（ステップＳ４０３）。従って、コマンド送信テーブルを指すアドレスは、コマンドデータ１のアドレスに一致する。
【０２３０】
そこで、ＣＰＵ５６は、コマンドデータ１を読み出して引数２に設定する（ステップＳ４０４）。引数２も、後述するコマンド送信処理に対する入力情報になる。そして、コマンド送信処理ルーチンをコールする（ステップＳ４０５）。
【０２３１】
図３９は、コマンド送信ルーチンを示すフローチャートである。コマンド送信ルーチンにおいて、ＣＰＵ５６は、まず、引数１に設定されているデータすなわちＩＮＴデータを、比較値として決められているワークエリアに設定する（ステップＳ４２１）。次いで、送信回数＝４を、処理数として決められているワークエリアに設定する（ステップＳ４２２）。そして、払出制御信号を出力するためのポート１（出力ポート５７１）のアドレスをＩＯアドレスにセットする（ステップＳ４２３）。
【０２３２】
次に、ＣＰＵ５６は、比較値を１ビット右にシフトする（ステップＳ４２４）。シフト処理の結果、キャリービットが１になったか否か確認する（ステップＳ４２５）。キャリービットが１になったということは、ＩＮＴデータにおける最も右側のビットが「１」であったことを意味する。この実施の形態では４回のシフト処理が行われるのであるが、例えば、払出制御コマンドを送出すべきことが指定されているときには、最初のシフト処理でキャリービットが１になる。
【０２３３】
キャリービットが１になった場合には、引数２に設定されているデータ、この場合にはコマンドデータ１（すなわちＭＯＤＥデータ）を、ＩＯアドレスとして設定されているアドレスに出力する（ステップＳ４２６）。最初のシフト処理が行われたときにはＩＯアドレスにポート１（出力ポート５７１）のアドレスが設定されているので、結局、払出制御コマンドのＭＯＤＥデータがポート１に出力される。
【０２３４】
次いで、ＣＰＵ５６は、ＩＯアドレスを１加算するとともに（ステップＳ４２７）、処理数を１減算する（ステップＳ４２８）。加算前にポート１を示していた場合には、ＩＯアドレスに対する加算処理によって、ＩＯアドレスにはポート２（出力ポート５７２）のアドレスが設定される。ポート２（出力ポート５７２）は、表示制御コマンドを出力するためのポートである。そして、ＣＰＵ５６は、処理数の値を確認し（ステップＳ４２９）、値が０になっていなければ、ステップＳ４２４に戻る。ステップＳ４２４で再度シフト処理が行われる。
【０２３５】
２回目のシフト処理ではＩＮＴデータにおけるビット１の値が押し出され、ビット１の値に応じてキャリーフラグが「１」または「０」になる。従って、表示制御コマンドを送出すべきことが指定されているか否かのチェックが行われる。同様に、３回目および４回目のシフト処理によって、ランプ制御コマンドおよび音声制御コマンドを送出すべきことが指定されているか否かのチェックが行われる。このように、それぞれのシフト処理が行われるときに、ＩＯアドレスには、シフト処理によってチェックされるコマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音声制御コマンド）に対応したＩＯアドレスが設定されている。よって、キャリーフラグが「１」になったときには、対応する出力ポート（ポート１〜ポート４）に制御コマンドが送出される。すなわち、１つの共通モジュールで、各電気部品制御手段に対する制御コマンドの送出処理を行うことができる。
【０２３６】
また、このように、シフト処理のみによってどの電気部品制御手段に対して制御コマンドを出力すべきかが判定されるので、いずれの電気部品制御手段に対して制御コマンドを出力すべきか判定する処理が簡略化されている。
【０２３７】
次に、ＣＰＵ５６は、シフト処理開始前のＩＮＴデータが格納されている引数１の内容を読み出し（ステップＳ４３０）、読み出したデータをポート０（出力ポート５７０）に出力する（ステップＳ４３１）。ＩＮＴデータでは、ステップＳ４２１〜Ｓ４２９の処理で出力された制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音声制御コマンド）に応じたＩＮＴ信号の出力ビットに対応したビットが「１」になっている。従って、ポート１〜ポート４のいずれかに出力された制御コマンド（払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音声制御コマンド）に対応したＩＮＴ信号がオン状態になる。
【０２３８】
次いで、ＣＰＵ５６は、ウェイトカウンタに所定値を設定し（ステップＳ４３２）、その値が０になるまで１ずつ減算する（ステップＳ４３３，Ｓ４３４）。ウェイトカウンタの値が０になると、クリアデータ（００）を設定して（ステップＳ４３５）、そのデータをポート０に出力する（ステップＳ４３６）。よって、ＩＮＴ信号はオフ状態になる。そして、ウェイトカウンタに所定値を設定し（ステップＳ４３２）、その値が０になるまで１ずつ減算する（ステップＳ４３８，Ｓ４３９）。
【０２３９】
以上のようにして、制御コマンドの１バイト目のＭＯＤＥデータが送出される。そこで、ＣＰＵ５６は、図３８に示すステップＳ４０６で、コマンド送信テーブルを指す値を１加算する。従って、３バイト目のコマンドデータ２の領域が指定される。ＣＰＵ５６は、指し示されたコマンドデータ２の内容を引数２にロードする（ステップＳ４０７）。また、コマンドデータ２のビット７（ワークエリア参照ビット）の値が「０」であるか否か確認する（ステップＳ４０９）。０でなければ、コマンド拡張データアドレステーブルの先頭アドレスをポインタにセットし（ステップＳ４０９）、そのポインタにコマンドデータ２のビット６〜ビット０の値を加算してアドレスを算出する（ステップＳ４１０）。そして、そのアドレスが指すエリアのデータを引数２にロードする（ステップＳ４１１）。
【０２４０】
コマンド拡張データアドレステーブルには、電気部品制御手段に送出されうるＥＸＴデータが順次設定されている。よって、以上の処理によって、ワークエリア参照ビットの値が「１」であれば、コマンドデータ２の内容に応じたコマンド拡張データアドレステーブル内のＥＸＴデータが引数２にロードされ、ワークエリア参照ビットの値が「０」であれば、コマンドデータ２の内容がそのまま引数２にロードされる。なお、コマンド拡張データアドレステーブルからＥＸＴデータが読み出される場合でも、そのデータのビット７は「０」である。
【０２４１】
次に、ＣＰＵ５６は、コマンド送信ルーチンをコールする（ステップＳ４１２）。従って、ＭＯＤＥデータの送出の場合と同様のタイミングでＥＸＴデータが送出される。その後、ＣＰＵ５６は、コマンド送信テーブルのアドレスを復帰し（ステップＳ４１３）、コマンド送信テーブルを指す読出ポインタの値を更新する（ステップＳ４１４）。１つのコマンド送信テーブルは３バイト構成であるから、具体的には、読出ポインタの値は＋３される。
【０２４２】
以上のようにして、２バイト構成の払出制御コマンドが払出制御基板３７に送出される。なお、図３８に示されたコマンド制御処理は、他の制御コマンド（表示制御コマンド、ランプ制御コマンド、音声制御コマンド）を送出する際にも用いられる。各電気部品制御手段ではＩＮＴ信号の立ち下がりを検出すると制御コマンドの取り込み処理を開始するのであるが、いずれの電気部品制御手段についても、取り込み処理が完了する前に遊技制御手段からの新たな信号が信号線に出力されることはない。すなわち、各電気部品制御手段において、確実なコマンド受信処理が行われる。なお、各電気部品制御手段は、ＩＮＴ信号の立ち上がりで制御コマンドの取り込み処理を開始してもよい。また、ＩＮＴ信号の極性を図３４に示された場合と逆にしてもよい。
【０２４３】
また、この実施の形態では、複数のコマンド送信テーブルがリングバッファとして用いられ、図３８に示すコマンド制御処理では、読出ポインタが指しているコマンド送信テーブルを対象としてコマンド出力制御が行われ、コマンド送信テーブルにデータを設定する処理、例えば、図２５などに示す賞球処理では、書込ポインタが指すコマンド送信テーブルを対象としてコマンド設定処理が行われる。従って、同時に複数のコマンド送出要求が発生しても、それらの要求にもとづくコマンド出力処理は問題なく実行される。
【０２４４】
さらに、この実施の形態では、賞球や球貸しの払出停止状態となっているか否かにかかわらず、賞球処理（図２９等）によりコマンド送信テーブルに賞球個数指定に関するデータが設定され、図３８に示すコマンド制御処理によりコマンド送信テーブルを対象としてコマンド出力制御が行われる。従って、賞球や球貸しの払出停止状態となっている場合であっても、賞球個数指定に関する払出制御コマンドが確実に出力される。
【０２４５】
次に、払出制御手段の動作について説明する。図４０は、払出制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図４０に示すように、第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、バッファ回路９６０を介して払出制御用ＣＰＵ３７１のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。第１の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、ＶSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。ＶSLは、遊技機で使用される直流電圧のうちで最大のものであり、この例では＋３０Ｖである。従って、払出制御用ＣＰＵ３７１は、割込処理によって電源断の発生を確認することができる。
【０２４６】
この実施の形態で用いられる払出制御用ＣＰＵ３７１も、主基板３１のＣＰＵ５６と同様に、ＰＩＯおよびＣＴＣを内蔵している。ただし、この実施の形態では内蔵ＰＩＯを使用しない。その場合には、例えば、全ポートを入力モードとして、全ポートをグラウンドレベルに接続する。
【０２４７】
また、主基板３１のＣＰＵ５６と同様に、払出制御用ＣＰＵ３７１も、割込モード０〜２のいずれかに設定可能であり、ＣＴＣは、以下に説明するようなタイマモードまたはカウンタモードで動作可能である。また、ＣＴＣは４つのチャネルを有している。具体的には、４個のタイマカウンタレジスタＣＬＫ／ＴＲＧ０〜３（チャネル０〜３のカウンタ）を有する。動作モードは、チャネル毎に設定可能である。
【０２４８】
各タイマカウンタレジスタＣＬＫ／ＴＲＧ０〜３の値は、対応するＣＬＫ／ＴＲＧ端子に入力されるクロック信号に応じてカウントダウンされ、カウント値が０になると割込を発生することができる。従って、ＣＴＣのチャネル０〜３は、それぞれ割込発生部となることができる。チャネル０の優先順位が最も高く、以下、順次優先順位が下がる。すなわち、複数のタイマカウンタレジスタＣＬＫ／ＴＲＧのカウント値が同時に０になった場合には、番号が小さいチャネルが優先され、それらのチャネルが割込を発生するように設定されていれば、番号が小さいチャネルからの割込が先に受け付けられる。
【０２４９】
この実施の形態では、内蔵ＣＴＣのチャネル３がタイマモードで使用され、チャネル２がカウンタモードで使用される。また、チャネル３はタイマ割込の発生源として使用され、チャネル２は払出制御コマンド受信用として使用される。
【０２５０】
カウンタモード：払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ端子にクロック信号の立上がりまたは立下がりが入力されるとカウント値を−１する。そのチャネルに対して割込発生許可が設定されている場合には、カウント値が０になると割込を発生するとともに、初期値をカウンタに再ロードする。また、割込ベクタの設定がなされていれば、カウント値が０になったときに、内部データバス上に割込ベクタを送出する。
【０２５１】
タイマモード：システムクロック（内部クロック）を１／１６分周または１／２５６分周したクロック信号にもとづいてカウント値を−１する。そのチャネルに対して割込発生許可が設定されている場合には、カウント値が０になると割込を発生するとともに、初期値をカウンタに再ロードする。また、割込ベクタの設定がなされていれば、カウント値が０になったときに、内部データバス上に割込ベクタを送出する。
【０２５２】
払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子には、主基板３１からのＩＮＴ信号（払出制御信号ＩＮＴ）が接続されている。ＣＬＫ／ＴＲＧ２端子にクロック信号が入力されると、払出制御用ＣＰＵ３７１に内蔵されているタイマカウンタレジスタＣＬＫ／ＴＲＧ２（ＣＴＣのチャネル２のカウンタ）の値がダウンカウントされる。そして、レジスタ値が０になると割込が発生する。従って、タイマカウンタレジスタＣＬＫ／ＴＲＧ２の初期値を「１」に設定しておけば、ＩＮＴ信号の入力に応じてレジスタ値が０になって割込が発生することになる。
【０２５３】
払出制御基板３７には、システムリセット回路９７５も搭載されているが、この実施の形態では、システムリセット回路９７５は、第２の電源監視回路（第２の電源監視手段）も兼ねている。すなわち、リセットＩＣ９７６は、電源投入時に、外付けのコンデンサに容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。また、リセットＩＣ９７６は、電源基板９１０に搭載されている第１の電源監視回路が監視する電源電圧と等しい電源電圧であるＶSLの電源電圧を監視して電圧値が所定値（例えば＋９Ｖ）以下になるとローレベルの電圧低下信号を発生する。従って、電源断時には、リセットＩＣ９７６からの電圧低下信号がローレベルになることによって払出制御用ＣＰＵ３７１がシステムリセットされる。なお、図４０に示すように、電圧低下信号はリセット信号と同じ出力信号である。
【０２５４】
リセットＩＣ９７６が電源断を検知するための所定値は、通常時の電圧より低いが、払出制御用ＣＰＵ３７１が暫くの間動作しうる程度の電圧である。また、リセットＩＣ９７６が、払出制御用ＣＰＵ３７１が必要とする電圧（この例では＋５Ｖ）よりも高い電圧を監視するように構成されているので、払出制御用ＣＰＵ３７１が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。
【０２５５】
＋５Ｖ電源から電力が供給されていない間、払出制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路９７５からリセット信号が発せられるので、払出制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【０２５６】
以上のように、この実施の形態では、電源基板９１０に搭載されている第１の電源監視回路が、遊技機で使用される直流電圧のうちで最も高い電源ＶSLの電圧を監視して、その電源の電圧が所定値を下回ったら電圧低下信号（電源断検出信号）を発生する。電源断検出信号が出力されるタイミングでは、ＩＣ駆動電圧は、まだ各種回路素子を十分駆動できる電圧値になっている。従って、ＩＣ駆動電圧で動作する払出制御基板３７の払出制御用ＣＰＵ３７１が所定の電力供給停止時処理を行うための動作時間が確保されている。
【０２５７】
なお、ここでも、第１の電源監視回路は、遊技機で使用される直流電圧のうちで最も高い電源ＶSLの電圧を監視することになるが、電源断検出信号を発生するタイミングが、ＩＣ駆動電圧で動作する電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングであれば、監視対象電圧は、最も高い電源ＶSLの電圧でなくてもよい。すなわち、少なくともＩＣ駆動電圧よりも高い電圧を監視すれば、電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングで電源断検出信号を発生することができる。
【０２５８】
その場合、上述したように、監視対象電圧は、賞球カウントスイッチ３０１Ａ等の遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源断時のスイッチオン誤検出の防止も期待できる電圧であることが好ましい。すなわち、スイッチに供給される電圧（スイッチ電圧）である＋１２Ｖ電源電圧が落ち始める以前の段階で、電圧低下を検出できることが好ましい。よって、少なくともスイッチ電圧よりも高い電圧を監視することが好ましい。
【０２５９】
なお、図４０に示された構成では、システムリセット回路９７５は、電源投入時に、コンデンサの容量で決まる期間のローレベルを出力し、その後ハイレベルを出力する。すなわち、リセット解除タイミングは１回だけである。しかし、図１３に示された主基板３１の場合と同様に、複数回のリセット解除タイミングが発生するような回路構成を用いてもよい。
【０２６０】
図４１は、この実施の形態における出力ポートの割り当てを示す説明図である。図４１に示すように、出力ポートＣ（アドレス００Ｈ）は、賞球モータ２８９Ａや球貸しソレノイド１２７に出力される駆動信号の出力ポートである。また、出力ポートＤ（アドレス０１Ｈ）は、７セグメントＬＥＤであるエラー表示ＬＥＤ３７４に出力される表示制御信号の出力ポートである。そして、出力ポートＥ（アドレス０２Ｈ）は、カードユニット５０に対するＥＸＳ信号とＰＲＤＹ信号とを出力するための出力ポートである。
【０２６１】
図４２は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図４２に示すように、入力ポートＡ（アドレス０６Ｈ）は、主基板３１から送出された払出制御コマンドの８ビットの払出制御信号を取り込むための入力ポートである。また、入力ポートＢ（アドレス０７Ｈ）のビット０〜２には、それぞれ、賞球カウントスイッチ３０１Ａ、球貸しカウントスイッチ３０１Ｂ、モータ位置センサの検出信号が入力される。ビット３〜５には、カードユニット５０からのＢＲＤＹ信号、ＢＲＱ信号およびＶＬ信号が入力される。
【０２６２】
図４３は、払出制御用ＣＰＵ３７１のメイン処理を示すフローチャートである。メイン処理では、払出制御用ＣＰＵ３７１は、まず、必要な初期設定を行う。すなわち、払出制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ７０１）。次に、割込モードを割込モード２に設定し（ステップＳ７０２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ７０３）。また、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタの初期化を行い（ステップＳ７０４）、ＣＴＣおよびＰＩＯの初期化（ステップＳ７０５）を行った後に、ＲＡＭをアクセス可能状態に設定する（ステップＳ７０６）。
【０２６３】
この実施の形態では、内蔵ＣＴＣのうちの一つのチャネルがタイマモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば２ｍｓ毎に発生させたい場合は、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０２６４】
なお、タイマモードに設定されたチャネル（この実施の形態ではチャネル３）に設定される割込ベクタは、タイマ割込処理の先頭番地に相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭番地が特定される。タイマ割込処理ではタイマ割込フラグがセットされ、メイン処理でタイマ割込フラグがセットされていることが検知されると、払出制御処理が実行される。すなわち、タイマ割込処理では、電気部品制御処理の一例である払出制御処理を実行するための設定がなされる。
【０２６５】
また、内蔵ＣＴＣのうちの他の一つのチャネル（この実施の形態ではチャネル２）が、遊技制御手段からの払出制御コマンド受信のための割込発生用のチャネルとして用いられ、そのチャネルがカウンタモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをカウンタモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。
【０２６６】
カウンタモードに設定されたチャネル（チャネル２）に設定される割込ベクタは、後述するコマンド受信割込処理の先頭番地に相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでコマンド受信割込処理の先頭番地が特定される。
【０２６７】
この実施の形態では、払出制御用ＣＰＵ３７１でも割込モード２が設定される。従って、内蔵ＣＴＣのカウントアップにもとづく割込処理を使用することができる。また、ＣＴＣが送出した割込ベクタに応じた割込処理開始番地を設定することができる。
【０２６８】
ＣＴＣのチャネル２（ＣＨ２）のカウントアップにもとづく割込は、上述したタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が「０」になったときに発生する割込である。従って、例えばステップＳ７０５において、特定レジスタとしてのタイマカウンタレジスタＣＬＫ／ＴＲＧ２に初期値「１」が設定される。また、ＣＴＣのチャネル３（ＣＨ３）のカウントアップにもとづく割込は、ＣＰＵの内部クロック（システムクロック）をカウントダウンしてレジスタ値が「０」になったら発生する割込であり、後述する２ｍｓタイマ割込として用いられる。具体的には、ＣＨ３のレジスタ値はシステムクロックの１／２５６周期で減算される。ステップＳ７０５において、ＣＨ３のレジスタには、初期値として２ｍｓに相当する値が設定される。
【０２６９】
ＣＴＣのＣＨ２のカウントアップにもとづく割込は、ＣＨ３のカウントアップにもとづく割込よりも優先順位が高い。従って、同時にカウントアップが生じた場合に、ＣＨ２のカウントアップにもとづく割込、すなわち、コマンド受信割込処理の実行契機となる割込の方が優先される。
【０２７０】
そして、払出制御用ＣＰＵ３７１は、払出制御用のバックアップＲＡＭ領域にバックアップデータが存在しているか否かの確認を行う（ステップＳ７０７）。すなわち、例えば、主基板３１のＣＰＵ５６の処理と同様に、電源断時にセットされるバックアップフラグがセット状態になっているか否かによって、バックアップデータが存在しているか否か確認する。バックアップフラグがセット状態になっている場合には、バックアップデータありと判断する。
【０２７１】
バックアップありを確認したら、払出制御用ＣＰＵ３７１は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する。
【０２７２】
チェック結果が正常であれば（ステップＳ７０８）、払出制御用ＣＰＵ３７１は、内部状態を電源断時の状態に戻すための払出状態復旧処理を行う（ステップＳ７０９）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の指すアドレスに復帰する。
【０２７３】
初期化処理では、払出制御用ＣＰＵ３７１は、まず、ＲＡＭクリア処理を行う（ステップＳ７１１）。そして、２ｍｓ毎に定期的にタイマ割込がかかるように払出制御用ＣＰＵ３７１に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ７１２）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理のステップＳ７０１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ７１３）。
【０２７４】
この実施の形態では、払出制御用ＣＰＵ３７１の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、タイマ割込が発生すると、図４４に示すように、払出制御用ＣＰＵ３７１は、例えばタイマ割込が発生したことを示すタイマ割込フラグをセットする（ステップＳ７２１）。なお、図４４には割込を許可することも明示されているが（ステップＳ７２０）、２ｍｓタイマ割込処理では、最初に割込許可状態に設定される。すなわち、２ｍｓタイマ割込処理中には割込許可状態になってので、ＩＮＴ信号の入力にもとづく払出制御コマンド受信処理を優先して実行することができる。
【０２７５】
払出制御用ＣＰＵ３７１は、ステップＳ７２４において、タイマ割込フラグがセットされたことを検出するとステップＳ７５１以降の払出制御処理を実行する。以上の制御によって、この実施の形態では、払出制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、払出制御処理はメイン処理において実行されるが、タイマ割込処理で払出制御処理を実行してもよい。
【０２７６】
払出制御処理において、払出制御用ＣＰＵ３７１は、まず、中継基板７２を介して入力ポート３７２ｂに入力される賞球カウントスイッチ３０１Ａ、球貸しカウントスイッチ３０１Ｂがオンしたか否かを判定する（スイッチ処理：ステップＳ７５１）。
【０２７７】
次に、払出制御用ＣＰＵ３７１は、センサ（例えば、賞球モータ２８９Ａの回転数を検出するモータ位置センサ）からの信号入力状態を確認してセンサの状態を判定する等の処理を行う（入力判定処理：ステップＳ７５２）。払出制御用ＣＰＵ３７１は、さらに、受信した払出制御コマンドを解析し、解析結果に応じた処理を実行する（コマンド解析実行処理：ステップＳ７５３）。
【０２７８】
次いで、払出制御用ＣＰＵ３７１は、主基板３１から払出停止指示コマンドを受信していたら払出停止状態に設定し、払出開始指示コマンドを受信していたら払出停止状態の解除を行う（ステップＳ７５４）。また、払出制御用ＣＰＵ３７１は、プリペイドカードユニット制御処理を行う（ステップＳ７５５）。そして、球貸し要求に応じて貸し球を払い出す制御を行う（ステップＳ７５６）。
【０２７９】
さらに、払出制御用ＣＰＵ３７１は、総合個数記憶に格納された個数の賞球を払い出す賞球制御処理を行う（ステップＳ７５７）。このとき、払出制御用ＣＰＵ３７１は、振分ソレノイド３１０によって球振分部材３１１を賞球側に設定する。そして、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７Ａの払出機構部分における賞球モータ２８９Ａや、球払出装置９７Ｃの払出機構部分における球貸しソレノイド１２７に対して駆動信号を出力し、所定の回転数分賞球モータ２８９Ａを回転させたり、球貸しソレノイド１２７を所定回数オン／オフさせるための、球払出装置制御処理（賞球モータ制御処理と球貸しソレノイド制御処理とを含む）を行う（ステップＳ７５８）。
【０２８０】
なお、この実施の形態では、賞球モータ２８９Ａとしてステッピングモータが用いられ、それらを制御するために１−２相励磁方式が用いられる。従って、具体的には、賞球モータ制御処理において、８種類の励磁パターンデータが繰り返し賞球モータ２８９Ａに出力される。また、この実施の形態では、各励磁パターンデータが４ｍｓずつ出力される。
【０２８１】
次いで、エラー検出処理が行われ、その結果に応じてエラー表示ＬＥＤ３７４に所定の表示を行う（エラー処理：ステップＳ７５９）。
【０２８２】
なお、出力ポートＣは、払出制御処理における球払出装置制御処理（ステップＳ７５８）でアクセスされる。また、出力ポートＤは、払出制御処理におけるエラー処理（ステップＳ７５９）でアクセスされる。そして、出力ポートＥは、払出制御処理における球貸し制御処理（ステップＳ７５６）および賞球制御処理（ステップＳ７５７）でアクセスされる。
【０２８３】
図４５は、払出制御用ＣＰＵ３７１が内蔵するＲＡＭの使用例を示す説明図である。この例では、バックアップＲＡＭ領域に、総合個数記憶（例えば２バイト）と貸し球個数記憶とがそれぞれ形成されている。総合個数記憶は、主基板３１の側から指示された賞球払出個数の総数を記憶するものである。貸し球個数記憶は、未払出の球貸し個数を記憶するものである。なお、賞球払出個数の総数でなく、主基板３１の側から指示された賞球払出個数の所定単位数毎（例えば、６個、１０個、１５個）に区分けして記憶するようにしてもよい。
【０２８４】
また、図４５に示すように、この例では、払出制御用ＣＰＵ３７１が内蔵するＲＡＭのバックアップＲＡＭ領域に、払出残数記憶が形成されている。払出残数記憶は、１回の払出動作で払い出される遊技媒体の個数（払出予定数）のうち、未だ払い出されていない遊技媒体の個数を記憶するものである。
【０２８５】
図４６は、主基板３１から受信した払出制御コマンドを格納するための受信バッファの一構成例を示す説明図である。この例では、２バイト構成の払出制御コマンドを６個格納可能なリングバッファ形式の受信バッファが用いられる。従って、受信バッファは、確定コマンドバッファ１〜１２の１２バイトの領域で構成される。そして、受信したコマンドをどの領域に格納するのかを示すコマンド受信個数カウンタが用いられる。コマンド受信個数カウンタは、０〜１１の値をとる。
【０２８６】
図４７は、割込処理による払出制御コマンド受信処理を示すフローチャートである。主基板３１からの払出制御用のＩＮＴ信号は払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子に入力されている。よって、主基板３１からのＩＮＴ信号がオン状態になると、初期値として「１」が設定されていたタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が０になって払出制御用ＣＰＵ３７１において割込がかかる。そして、図４７に示す払出制御コマンドの受信処理が開始される。なお、払出制御コマンド受信処理の開始番地は、内蔵ＣＴＣから出力される割込ベクタとＩレジスタに設定された値とで決定される番地である。また、タイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が０になると、その値は自動的に初期値（この例では「１」）に戻される。
【０２８７】
払出制御コマンドの受信処理において、払出制御用ＣＰＵ３７１は、まず、各レジスタをスタックに退避する（ステップＳ８５０）。なお、割込が発生するとＣＰＵ３７１は自動的に割込禁止状態に設定するが、自動的に割込禁止状態にならないＣＰＵを用いている場合には、ステップＳ８５０の処理の実行前に割込禁止命令（ＤＩ命令）を発行することが好ましい。次いで、払出制御コマンドデータの入力に割り当てられている入力ポート３７２ａからデータを読み込む（ステップＳ８５１）。そして、２バイト構成の払出制御コマンドのうちの１バイト目であるか否か確認する（ステップＳ８５２）。１バイト目であるか否かは、受信したコマンドの先頭ビットが「１」であるか否かによって確認される。先頭ビットが「１」であるのは、２バイト構成である払出制御コマンドのうちのＭＯＤＥバイト（１バイト目）のはずである（図３３参照）。そこで、払出制御用ＣＰＵ３７１は、先頭ビットが「１」であれば、有効な１バイト目を受信したとして、受信したコマンドを受信バッファ領域におけるコマンド受信個数カウンタが示す確定コマンドバッファに格納する（ステップＳ８５３）。
【０２８８】
払出制御コマンドのうちの１バイト目でなければ、１バイト目を既に受信したか否か確認する（ステップＳ８５４）。既に受信したか否かは、受信バッファ（確定コマンドバッファ）に有効なデータが設定されているか否かによって確認される。
【０２８９】
１バイト目を既に受信している場合には、受信した１バイトのうちの先頭ビットが「０」であるか否か確認する。そして、先頭ビットが「０」であれば、有効な２バイト目を受信したとして、受信したコマンドを、受信バッファ領域におけるコマンド受信個数カウンタ＋１が示す確定コマンドバッファに格納する（ステップＳ８５５）。先頭ビットが「０」であるのは、２バイト構成である払出制御コマンドのうちのＥＸＴバイト（２バイト目）のはずである（図３３参照）。なお、ステップＳ８５４における確認結果が１バイト目を既に受信したである場合には、２バイト目として受信したデータのうちの先頭ビットが「０」でなければ処理を終了する。
【０２９０】
ステップＳ８５５において、２バイト目のコマンドデータを格納すると、コマンド受信個数カウンタに２を加算する（ステップＳ８５６）。そして、コマンド受信カウンタが１２以上であるか否か確認し（ステップＳ８５７）、１２以上であればコマンド受信個数カウンタをクリアする（ステップＳ８５８）。その後、退避されていたレジスタを復帰し（ステップＳ８５９）、割込許可に設定する（ステップＳ８５９）。
【０２９１】
コマンド受信割込処理中は割込禁止状態になっている。上述したように、２ｍｓタイマ割込処理中は割込許可状態になっているので、２ｍｓタイマ割込中にコマンド受信割込が発生した場合には、コマンド受信割込処理が優先して実行される。また、コマンド受信割込処理中に２ｍｓタイマ割込が発生しても、その割込処理は待たされる。このように、この実施の形態では、主基板３１からのコマンド受信処理の処理優先度が高くなっている。また、コマンド受信処理中には他の割込処理が実行されないので、コマンド受信処理に要する最長時間は決まる。コマンド受信処理中に他の割込処理が実行可能であるように構成したのでは、コマンド受信処理に要する最長の時間を見積もることは困難となったしまう。
【０２９２】
また、賞球や貸し球の払出停止状態であるか否かを確認することなくコマンド受信割込処理が実行されるため、払出停止などの状態であっても、主基板３１より入力した払出制御コマンドが確実に受信され、受信バッファ領域におけるコマンド受信個数カウンタにもとづく所定の確定コマンドバッファに確実に格納される。従って、払出制御用ＣＰＵ３７１は、払出停止などの状態であっても、入力した例えば賞球個数指定に関する払出制御コマンドを確実に記憶するように制御することができ、図４８に示す後述する処理によって払出制御コマンドに示されている払出個数をバックアップＲＡＭ領域（総合個数記憶）に加算する処理を確実に実行することが可能となる。
【０２９３】
また、払出制御コマンドは２バイト構成であって、１バイト目（ＭＯＤＥ）と２バイト目（ＥＸＴ）とは、受信側で直ちに区別可能に構成されている。すなわち、先頭ビットによって、ＭＯＤＥとしてのデータを受信したのかＥＸＴとしてのデータを受信したのかを、受信側において直ちに検出できる。よって、上述したように、適正なデータを受信したのか否かを容易に判定することができる。
【０２９４】
図４８は、ステップＳ７５３のコマンド解析実行処理の一例を示すフローチャートである。コマンド解析実行処理において、払出制御用ＣＰＵ３７１は、確定コマンドバッファ領域中に受信コマンドがあるか否かの確認を行う（ステップＳ７５３ａ）。受信コマンドがあれば、受信した払出制御コマンドが払出個数指示コマンドであるか否かの確認を行う（ステップＳ７５３ｂ）。なお、確定コマンドバッファ領域中に複数の受信コマンドがある場合には、受信した払出制御コマンドが払出個数指示コマンドであるか否かの確認は、最も前に受信された受信された受信コマンドについて行われる。
【０２９５】
受信した払出制御コマンドが払出個数指示コマンドであれば、払出個数指示コマンドで指示された個数を総合個数記憶に加算する（ステップＳ７５３ｃ）。すなわち、払出制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６から送られた払出個数指示コマンドに含まれる賞球数をバックアップＲＡＭ領域（総合個数記憶）に記憶する。
【０２９６】
なお、払出制御用ＣＰＵ３７１は、必要ならば、コマンド受信個数カウンタの減算や確定コマンドバッファ領域における受信コマンドシフト処理を行う。
【０２９７】
図４９は、ステップＳ７５４の払出停止状態設定処理の一例を示すフローチャートである。払出停止状態設定処理において、払出制御用ＣＰＵ３７１は、確定コマンドバッファ領域中に受信コマンドがあるか否かの確認を行う（ステップＳ７５４ａ）。確定コマンドバッファ領域中に受信コマンドがあれば、受信した払出制御コマンドが払出停止指示コマンドであるか否かの確認を行う（ステップＳ７５４ｂ）。払出停止指示コマンドであれば、払出制御用ＣＰＵ３７１は、賞球および貸し球について払出停止状態に設定する（ステップＳ７５４ｃ）。
【０２９８】
ステップＳ７５４ｂで受信コマンドが払出停止指示コマンドでないことを確認すると、払出制御用ＣＰＵ３７１は、受信した払出制御コマンドが賞球払出停止指示コマンドであるか否かの確認を行う（ステップＳ７５４ｄ）。賞球払出停止指示コマンドであれば、賞球払出停止状態に設定する（ステップＳ７５４ｅ）。賞球払出停止指示コマンドでもなければ、受信した払出制御コマンドが払出完了確認指示コマンドであるか否かの確認を行う（ステップＳ７５４ｆ）。払出完了確認指示コマンドであれば、１回の払出動作によって払い出される賞球個数の払出が完了したか否かの確認が可能な状態となるための設定を行う（ステップＳ７５４ｇ）。払出完了確認指示コマンドでもなければ、受信した払出制御コマンドが球貸し停止指示コマンドであるか否かの確認を行う（ステップＳ７５４ｈ）。球貸し停止指示コマンドであれば、球貸し停止状態に設定する（ステップＳ７５４ｉ）。
【０２９９】
ステップＳ７５４ｈにて受信した払出制御コマンドが球貸し停止指定コマンドでないことを確認すると、払出制御用ＣＰＵ３７１は、受信した払出制御コマンドが賞球払出可能指定コマンドであるか否かの確認を行う（ステップＳ７５４ｊ）。賞球払出可能指定コマンドであれば、賞球払出停止状態（あるいは、払出完了確認可能状態）を解除する（ステップＳ７５４ｋ）。賞球払出可能指定コマンドでなければ、受信した払出制御コマンドが球貸し可能指定コマンドであるか否かの確認を行う（ステップＳ７５４ｌ）。球貸し可能指定コマンドであれば、球貸し停止状態を解除する（ステップＳ７５４ｍ）。
【０３００】
図５０は、ステップＳ７５６の球貸し制御処理の一例を示すフローチャートである。なお、この実施の形態では、連続的な払出数の最大値を貸し球の一単位（例えば２５個）とするが、連続的な払出数の最大値は他の数であってもよい。
【０３０１】
球貸し制御処理において、払出制御用ＣＰＵ３７１は、球貸し停止中であるか否かを確認する（ステップＳ５０１）。なお、球貸し停止中であるか否かは、ステップＳ７５４ｃまたはステップＳ７５４ｉで設定される球貸し禁止フラグによって確認される。
【０３０２】
球貸し停止中でなければ、払出制御用ＣＰＵ３７１は、貸し球払出中であるか否かの確認を行い（ステップＳ５１１）、貸し球払出中であれば、ステップＳ５１８の処理に移行する。なお、貸し球払出中であるか否かは、後述する球貸し処理中フラグの状態によって判断される。貸し球払出中でなければ、払出制御用ＣＰＵ３７１は、カードユニット５０から球貸し要求があったか否かを確認する（ステップＳ５１２）。要求があれば、球貸し処理中フラグをオンするとともに（ステップＳ５１３）、２５（球貸し一単位数：ここでは１００円分）をバックアップＲＡＭ領域の貸し球個数記憶に設定する（ステップＳ５１４）。そして、払出制御用ＣＰＵ３７１は、ＥＸＳ信号をオンする（ステップＳ５１５）。また、球貸ソレノイド１２７の駆動を開始する（ステップＳ５１６）。
【０３０３】
なお、球貸ソレノイド１２７の駆動を開始するのは、厳密には、カードユニット５０が受付を認識したことを示すためにＢＲＱ信号をＯＦＦとしてからである。なお、球貸し禁止フラグおよび球貸し処理中フラグはバックアップＲＡＭ領域に設定される。
【０３０４】
ステップＳ５１８において、払出制御用ＣＰＵ３７１は、貸し球通過待ち時間中であるか否かの確認を行う（ステップＳ５１８）。貸し球通過待ち時間中でなければ、球貸しカウントスイッチ３０１Ｂの状態を監視して、貸し球個数記憶を減算するための球貸しカウントスイッチチェック処理を行う（ステップＳ５２０）。
【０３０５】
次いで、払出制御用ＣＰＵ３７１は、球貸しソレノイド１２７の駆動を終了すべきか（一単位の払出動作が終了したか）否かの確認を行う（ステップＳ５２１）。具体的には、所定個数の払出に対応したオン／オフ動作が完了したか否かを確認する。所定個数の払出に対応したオン／オフ動作が完了した場合には、払出制御用ＣＰＵ３７１は、球貸しソレノイド１２７の駆動を停止し（ステップＳ５２２）、貸し球通過待ち時間の設定を行う（ステップＳ５２３）。
【０３０６】
ステップＳ５１８で貸し球通過待ち時間中であれば、払出制御用ＣＰＵ３７１は、球貸しカウントスイッチチェック処理を行うとともに（ステップＳ５２４）、貸し球通過待ち時間が終了したか否かの確認を行う（ステップＳ５２５）。貸し球通過待ち時間は、最後の払出球が球貸しソレノイド１２７によって払い出されてから球貸しカウントスイッチ３０１Ｂを通過するまでの時間である。
【０３０７】
貸し球通過待ち時間の終了を確認すると、一単位の貸し球は全て払い出された状態であるので、カードユニット５０に対して次の球貸し要求の受付が可能になったことを示すためにＥＸＳ信号をオフにする（ステップＳ５２６）。また、球貸し処理中フラグをオフする（ステップＳ５２７）。なお、貸し球通過待ち時間が経過するまでに最後の払出球が球貸しカウントスイッチ３０１Ｂを通過しなかった場合には、球貸し経路エラーとされる。
【０３０８】
なお、球貸し要求の受付を示すＥＸＳ信号をオフにした後、所定期間内に再び球貸し要求信号であるＢＲＱ信号がオンしたら、球貸しソレノイド１２７をオフせずに球貸し処理を続行するようにしてもよい。すなわち、所定単位（この例では１００円単位）毎に球貸し処理を行うのではなく、球貸し処理を連続して実行するように構成することもできる。
【０３０９】
貸し球個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用ＣＰＵ３７１は、貸し球個数記憶の内容にもとづいて球貸し処理を継続することができる。
【０３１０】
図５１および図５２は、ステップＳ７５７の賞球制御処理の一例を示すフローチャートである。なお、この例では、連続的な払出数の最大値を貸し球の一単位と同数（例えば２５個）とするが、連続的な払出数の最大値は他の数であってもよい。
【０３１１】
賞球制御処理において、払出制御用ＣＰＵ３７１は、貸し球払出中であるか否か確認する（ステップＳ５３１）。貸し球払出中であるか否かは、球貸し処理中フラグの状態によって判断される。貸し球払出中でなければ賞球の払出中であるか否か確認し（ステップＳ５３２）、賞球の払出中であれば図５２に示す賞球中の処理に移行する。賞球の払出中であるか否かは、後述する賞球処理中フラグの状態によって判断される。
【０３１２】
貸し球払出中でも賞球払出中でもなければ、払出制御用ＣＰＵ３７１は、払出停止中であるか否かを確認する（ステップＳ５３２ａ）。払出し停止状態であれば以後の処理を行わない。すなわち、賞球の払出処理が開始される前の段階で、払出球経路１８６ａおよび１８６ｂ両方が球切れ状態となったとき、または下皿満タンとなったときには、賞球の払出処理を開始しない。一方、賞球の払出処理が開始される前の段階で、払出球経路１８６ａまたは１８６ｂの何れかが球切れ状態となったときであっても、他の条件が満たされていれば賞球の払出処理が開始される。なお、払出停止中か否かは、ステップＳ７５４ｃまたはステップＳ７５４ｅで設定される賞球払出禁止フラグによって確認される。
【０３１３】
払出し停止状態でなければ、払出制御用ＣＰＵ３７１は、カードユニット５０からの球貸し準備要求があるか否か確認する（ステップＳ５３３）。球貸し準備要求があるか否かは、カードユニット５０から入力されるＢＲＤＹ信号のオン（要求あり）またはオフ（要求なし）を確認することによって行われる。
【０３１４】
カードユニット５０からの球貸し準備要求がなければ、払出制御用ＣＰＵ３７１は、総合個数記憶に格納されている賞球数（未払出の賞球数）が０でないか否か確認する（ステップＳ５３４）。総合個数記憶に格納されている賞球数が０でなければ、賞球制御用ＣＰＵ３７１は、賞球処理中フラグをオンし（ステップＳ５３５）、総合個数記憶の値が２５以上であるか否か確認する（ステップＳ５３６）。なお、賞球払出禁止フラグおよび賞球処理中フラグは、バックアップＲＡＭ領域に設定される。
【０３１５】
総合個数記憶に格納されている賞球数が２５以上であると、払出制御用ＣＰＵ３７１は、２５個分の遊技球を払い出すまで賞球モータ２８９Ａを回転させるように賞球モータ２８９Ａに対して駆動信号を出力するために２５個払出動作の設定を行う（ステップＳ５３７）。総合個数記憶に格納されている賞球数が２５以上でなければ、払出制御用ＣＰＵ３７１は、総合個数記憶に格納されている全ての遊技球を払い出すまで賞球モータ２８９Ａを回転させるように駆動信号を出力するために、全個数払出動作の設定を行う（ステップＳ５３８）。
【０３１６】
すなわち、この実施の形態では、払出制御用ＣＰＵ３７１が、ステップＳ５３７またはステップＳ５３８において、遊技球の払出予定数（例えば２５個）を払い出すまで賞球モータ２８９Ａを回転させるために、賞球モータ２８９Ａに動作させる期間である予定動作期間を設定する。なお、例えば払出球経路１８６ａまたは１８６ｂの何れかが球切れ状態となっているときには、賞球モータ２８９Ａの回転速度が通常の速度よりも遅くなるように駆動制御を行うようにし、賞球モータ２８９Ａの予定動作期間を通常よりも長く設定するようにしてもよい。具体的には、例えばステップＳ７５９の賞球モータ制御処理において所定のフラグ（例えば、ステップＳ７５４ｇでセットされる払出確認フラグ）がセットされていれば、例えば８ｍｓ（通常時の４ｍｓよりも遅い値）ずつ各励磁パターンデータが繰り返し賞球モータ２８９Ａに出力されるように制御するなどのようにして、その遅延させる速度に応じて適当な賞球モータ２８９Ａの予定動作期間を定めるようにすればよい。
【０３１７】
また、この実施の形態では、払出個数の上限値を２５個として払出を行っているが、払出制御コマンドに示された賞球個数別に払出を行う構成としてもよい。この場合、例えば払出制御基板３７側で主基板３１側から通知された払出制御コマンドに示される払出個数別に払出個数を記憶しておくようにし、払出制御用ＣＰＵ３７１が記憶されている払出個数のうちの払出を実行する個数を上限値として払出動作の設定を行うようにすればよい。例えば、払出制御基板３７側で賞球個数１０個、１５個がそれぞれ１つずつ記憶されている場合であって、このうちの１０個の払出を行う場合には、払出制御用ＣＰＵ３７１は、１０個分の遊技球を払い出すまで賞球モータ２８９Ａを回転させるように賞球モータ２８９Ａに対して駆動信号を出力するために、１０個払出動作の設定を行う。
【０３１８】
次いで、払出制御用ＣＰＵ３７１は、払出球経路１８６ａまたは１８６ｂの何れか一方が球切れ状態となっているか否か確認する（ステップＳ５３９）。払出球経路１８６ａまたは１８６ｂの何れか一方が球切れ状態となっているか否かは、この実施の形態ではステップＳ７５４ｇでセットされる払出確認フラグによって確認される。払出球経路１８６ａまたは１８６ｂの何れか一方が球切れ状態であれば、払出制御用ＣＰＵ３７１は、払出確認実行フラグをオンし（ステップＳ５４０）、バックアップＲＡＭ領域の払出残数記憶に賞球の払出予定数を格納する（ステップＳ５４１）。すなわち、ステップＳ５３６の判断において、総合個数記憶に格納されている賞球数が２５以上であった場合には、バックアップＲＡＭ領域の払出残数記憶に２５が格納される。一方、ステップＳ５３６の判断において、総合個数記憶に格納されている賞球数が２５以上でなかった場合には、バックアップＲＡＭ領域の払出残数記憶に全個数に相当する値が格納される。
【０３１９】
ステップＳ５３９の判断において払出球経路１８６ａまたは１８６ｂの何れか一方が球切れ状態となっていなければ、あるいはステップＳ５４１にてバックアップＲＡＭ領域の払出残数記憶に賞球の払出予定数が格納されると、払出制御用ＣＰＵ３７１は、賞球モータ２８９Ａをオンする（ステップＳ５４２）。そして、図５２に示す賞球制御処理における賞球払出中の処理に移行する。
【０３２０】
図５２は、払出制御用ＣＰＵ３７１による払出制御処理における賞球中の処理の一例を示すフローチャートである。賞球中の処理において、払出制御用ＣＰＵ３７１は、賞球払出禁止フラグによって払出停止中であるか否かの確認を行う（ステップＳ５４３）。払出停止中であれば、賞球モータ２８９Ａをオフし、賞球処理中フラグをオフする（ステップＳ５４４，Ｓ５４５）。すなわち、払出球経路１８６ａおよび１８６ｂ両方が球切れ状態となったとき、または下皿満タンとなったときには、即時に払出を停止する。払出停止中でなければ、払出制御用ＣＰＵ３７１は、賞球通過待ち時間中であるか否かの確認を行う（ステップＳ５４６）。
【０３２１】
賞球通過待ち時間中でなければ、払出制御用ＣＰＵ３７１は、賞球用センサ（賞球モータ位置センサ）のチェックを行い（ステップＳ５４９）、また、賞球カウントスイッチ３０１Ａの状態を監視して、総合個数記憶を減算するための賞球カウントスイッチチェック処理を行う（ステップＳ５５０）。
【０３２２】
そして、払出制御用ＣＰＵ３７１は、賞球モータ２８９Ａの駆動を終了すべきか（２５個または２５個未満の所定の個数の払出動作が終了したか）否かの確認を行う（ステップＳ５５１）。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転は、賞球モータ位置センサの出力によって監視される。所定個数の払出に対応した回転が完了した場合には、払出制御用ＣＰＵ３７１は、賞球モータ２８９Ａの駆動を停止し（ステップＳ５５２）、賞球通過待ち時間の設定を行う（ステップＳ５５３）。賞球通過待ち時間は、最後の払出球が賞球モータ２８９Ａによって払い出されてから賞球カウントスイッチ３０１Ａを通過するまでの時間である。
【０３２３】
ステップＳ５４３において、賞球通過待ち時間中であれば、払出制御用ＣＰＵ３７１は、賞球カウントスイッチチェック処理を行い（ステップＳ５５４）、賞球通過待ち時間が終了したか否かの確認を行う（ステップＳ５５５）。賞球通過待ち時間が終了した時点は、ステップＳ５３７またはステップＳ５３８で設定された賞球が全て払い出された状態である。なお、賞球通過待ち時間が経過するまでに最後の払出球が賞球カウントスイッチ３０１Ａを通過しなかった場合には、賞球経路エラーとされる。
【０３２４】
賞球通過待ち時間が終了すると、本例では払出確認実行フラグがセットされているか否か確認する（ステップＳ５５７）。払出確認実行フラグがセットされていれば、払出制御用ＣＰＵ３７１は、バックアップＲＡＭ領域の払出残数記憶の格納値が０であるか否か確認する（ステップＳ５５８）。払出残数記憶の格納値が０でなければ、未払出の賞球が残っているため、残りの賞球を払い出すための補正動作を実行する。すなわち、払出制御用ＣＰＵ３７１は、賞球モータ２８９Ａに対して駆動信号を出力することで、払出残数記憶の格納値に相当する個数（払出残数）の遊技球を払い出すまで賞球モータ２８９Ａを回転させるように、払出残数の払出動作の設定を行う（ステップＳ５６０）。そして、払出制御用ＣＰＵ３７１は、払出制御用ＣＰＵ３７１は、賞球モータ２８９Ａをオンする（ステップＳ５６１）。従って、未払出の賞球について上述した払出処理が再度行われる。
【０３２５】
ステップＳ５５７で払出確認実行フラグがセットされていなければ、払出制御用ＣＰＵ３７１は、補正動作を実行する必要がないため、賞球処理中フラグをオフする（ステップＳ５６２）。またステップＳ５５８で払出残数記憶の格納値が０でなければ、払出制御用ＣＰＵ３７１は、払出予定数の全ての賞球が払い出されているため、払出確認実行フラグをオフし（ステップＳ５５９）、賞球処理中フラグをオフする（ステップＳ５６２）。
【０３２６】
このように、この実施の形態では、賞球の払出動作が開始される前の段階で払出球経路１８６ａまたは１８６ｂの何れか一方が球切れ状態となっている場合（払出確認実行フラグがセットされている場合）には、払出予定数の賞球の全てが払い出されるまで補正動作が繰り返し実行される。従って、賞球の払出動作が開始される前の段階で払出球経路１８６ａまたは１８６ｂの何れか一方が球切れ状態となっている場合であっても、常に切りよく賞球が払い出される。
【０３２７】
なお、この実施の形態では、ステップＳ５３１の判断によって球貸しが賞球処理よりも優先されることになるが、賞球処理が球貸しに優先するようにしてもよい。また、球貸し中には賞球処理が待たされるが、貸し球払出装置と賞球払出装置とは独立して設けられているので、球貸し処理と賞球処理とが同時に実行可能であるように制御してもよい。
【０３２８】
以上説明したように、賞球の払出処理が開始される前の段階で払出球経路１８６ａまたは１８６ｂの何れか一方が球切れ状態となった場合に、払出予定数の払出動作終了後に払出が完了したか否か確認し、完了していない場合に補正動作を行う構成としたことで、一方の経路が球切れ状態であることによる賞球モータ２８９Ａに対する球圧の低下などによって払出不足（賞球モータ２８９Ａの駆動期間に応じた個数の遊技球が払い出されないことによる払出不足）が発生したときであっても、補正動作によって確実に全ての払出予定数の遊技球を払出すことができる。従って、一方の経路が球切れ状態となっていても、適切な払出処理を実行することができ、遊技媒体の欠乏状態に応じた適切な払出制御を実行することができる。
【０３２９】
また、上述したように、賞球払出中であっても払出停止中か否か確認する構成としたことで、下皿満タンとなったとき、または、払出球経路１８６ａおよび１８６ｂ両方が球切れ状態となったときには即時に払出処理を停止することができる。従って、遊技の状況に応じた適切な制御を行うことが可能となる。
【０３３０】
さらに、上述したように、賞球の球切れが検出された場合と貸し球の球切れが検出された場合とで異なる払出制御コマンドを用いて情報伝達を行い、払出球経路１８６ｃが球切れ状態となったか否かとは無関係に賞球の払出を行う構成としているので、貸し球の欠乏によって賞球の払出が停止されてしまうことを防止することができる。従って、遊技の状況に応じた適切な制御を行うことが可能となる。
【０３３１】
なお、上述した実施の形態では、賞球の払出処理が開始される前の段階で払出球経路１８６ａまたは１８６ｂの何れか一方が球切れ状態となった場合には、払出予定数の払出動作終了後に払出が完了したか否か確認して、完了していない場合に補正動作を行う構成としていたが、例えば賞球の払出を実行しないように構成してもよく、また通常の払出を継続して行うようにしてもよい。賞球の払出を実行しない構成とする場合には、賞球の払出処理が開始される前の段階で、払出球経路１８６ａまたは１８６ｂの何れかが球切れ状態となっているとき（球切れスイッチ１８７ａまたは球切れスイッチ１８７ｂの何れかが賞球の欠乏を検知しているとき）に、例えば上述した払出球経路１８６ａおよび１８６ｂの両方が球切れ状態となったときの処理と同様の処理を行うようにすればよい（この場合、払出球経路１８６ａおよび１８６ｂの両方が球切れ状態となったときには何らの処理も行われない）。通常の払出を継続して行う構成とする場合には、払出球経路１８６ａまたは１８６ｂの何れかが球切れ状態となっているときであっても、何らの処理も行わない（すなわち、払出制御コマンドの出力などの処理が行われない）ようにすればよい。
【０３３２】
また、上述した実施の形態では、払出予定数の払出動作終了後に未払出しの遊技球があると判断した場合には、全ての払出予定数の遊技球が払い出されるまで補正動作を繰返し行う構成としていたが、例えば補正動作の繰返し数の上限を定めるようにしてもよい。この場合、所定の繰返し数の補正動作が終了したにもかかわらず未払出しの遊技球がある場合には、例えばエラー表示をするなどの処理を行うようにすればよい。
【０３３３】
また、上述した実施の形態では、払出球経路１８６ａおよび１８６ｂ両方が球切れ状態となったときには即時に払出処理を停止する構成としていたが、払出予定数の払出を行ったあとに停止させるようにしてもよい。この場合、ステップＳ５４３の確認を行わない構成とすればよい。
【０３３４】
図５３は、電源基板９１０の電源監視回路からの電圧変化信号にもとづくＮＭＩに応じて実行される停電発生ＮＭＩ処理の一例を示すフローチャートである。なお、この実施の形態では、ＮＭＩ割込番地は００６６Ｈである。停電発生ＮＭＩ処理において、払出制御用ＣＰＵ３７１は、まず、割込禁止フラグの内容をパリティフラグに格納する（ステップＳ８０１）。次いで、割込禁止に設定する（ステップＳ８０２）。停電発生ＮＭＩ処理では、本例では主基板３１において実行された処理と同様に、ＲＡＭ内容の保存を確実にするためのチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちに払出制御用ＣＰＵ３７１が動作し得ない電圧にまで低下してしまうことがことも考えられるので、まず、他の割込が生じないような設定がなされる。なお、停電発生ＮＭＩ処理におけるステップＳ８０４〜Ｓ８１０は、電力供給停止時処理の一例である。
【０３３５】
なお、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ８０２の処理は不要である。
【０３３６】
次いで、払出制御用ＣＰＵ３７１は、バックアップフラグが既にセットされているか否か確認する（ステップＳ８０３）。バックアップフラグが既にセットされていれば、以後の処理を行わない。バックアップフラグがセットされていなければ、以下の電力供給停止時処理を実行する。すなわち、ステップＳ８０４からステップＳ８１０の処理を実行する。
【０３３７】
まず、各レジスタの内容をバックアップＲＡＭ領域に格納する（ステップＳ８０４）。その後、バックアップフラグをセットする（ステップＳ８０５）。そして、バックアップＲＡＭ領域のバックアップチェックデータ領域に適当な初期値を設定し（ステップＳ８０６）、初期値およびバックアップＲＡＭ領域のデータについて順次排他的論理和をとったあと反転し（ステップＳ８０７）、最終的な演算値をバックアップパリティデータ領域に設定する（ステップＳ８０８）。また、ＲＡＭアクセス禁止状態にする（ステップＳ８０９）。電源電圧が低下していくときには、各種信号線のレベルが不安定になってＲＡＭ内容が化ける可能性があるが、このようにＲＡＭアクセス禁止状態にしておけば、バックアップＲＡＭ内のデータが化けることはない。
【０３３８】
さらに、払出制御用ＣＰＵ３７１は、全ての出力ポート（この実施の形態では、出力ポート３７２ｃ，３７２ｇ，３７２ｅ、およびＩ／Ｏポート３７２ｆの出力ポート部分）に対してクリア信号を出力する。従って、全ての出力ポートは、クリア信号によりオフ状態とされる（ステップＳ８１０）。
【０３３９】
次いで、払出制御用ＣＰＵ３７１は、ループ処理にはいる。すなわち、何らの処理もしない状態になる。従って、図４０に示されたリセットＩＣ９７６からのシステムリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実に払出制御用ＣＰＵ３７１は動作停止する。その結果、上述したＲＡＭアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するＲＡＭの内容破壊等を確実に防止することができる。
【０３４０】
なお、この実施の形態では、停電発生ＮＭＩ処理では最終部でプログラムをループ状態にしたが、ホールト（ＨＡＬＴ）命令を発行するように構成してもよい。
【０３４１】
また、レジスタの内容をＲＡＭ領域に格納した後にセットされるバックアップフラグは、上述したように、電源投入時において復旧すべきバックアップデータがあるか否か（停電からの復旧か否か）を判断する際に使用される。また、ステップＳ８０１からＳ８１０の処理は、払出制御用ＣＰＵ３７１がシステムリセット回路９７５からのシステムリセット信号を受ける前に完了する。換言すれば、システムリセット回路９７５からのシステムリセット信号を受ける前に完了するように、電圧監視回路の検出電圧の設定が行われている。
【０３４２】
この実施の形態では、電力供給停止時処理開始時に、バックアップフラグの確認が行われる。そして、バックアップフラグが既にセットされている場合には電力供給停止時処理を実行しない。上述したように、バックアップフラグは、必要なデータのバックアップが完了し、その後電力供給停止時処理が完了したことを示すフラグである。従って、例えば、リセット待ちのループ状態で何らかの原因で再度ＮＭＩが発生したとしても、電力供給停止時処理が重複して実行されてしまうようなことはない。
【０３４３】
ただし、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ８０３の判断は不要である。
【０３４４】
また、この実施の形態では、払出制御用ＣＰＵ３７１は、マスク不能外部割込端子（ＮＭＩ端子）を介して電源基板からのＮＭＩ割込信号（電源監視手段からのＮＭＩ割込信号）を検知したが、ＮＭＩ割込信号をマスク可能割込割込端子（ＩＮＴ端子）に導入してもよい。その場合には、ＩＮＴ処理によって図５３に示された停電発生ＮＭＩ処理が実行される。また、入力ポートを介してＮＭＩ割込信号を検知してもよい。その場合には、払出制御用ＣＰＵ３７１が実行するメイン処理において、入力ポートの監視が行われる。
【０３４５】
図５４は、バックアップパリティデータ作成方法の一例を説明するための説明図である。ただし、図５４に示す例では、簡単のために、バックアップデータＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく停電発生処理において、図５４に示すように、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定される。次に、「００Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）を反転して得られた値（この例では「Ｃ６Ｈ」）がバックアップパリティデータ領域に設定される。
【０３４６】
電源が再投入されたときには、停電復旧処理においてパリティ診断が行われる。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図５４に示すようなデータがバックアップ領域に設定されている。
【０３４７】
ステップＳ７０４の処理において、払出制御用ＣＰＵ３７１は、図５３のステップＳ８０６およびステップＳ８０７にて実行された処理と同様の処理を行う。すなわち、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定され、「００Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）を反転した最終演算結果を得る。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「Ｃ６Ｈ」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップＲＡＭ領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「Ｃ６Ｈ」にならない。
【０３４８】
よって、払出制御用ＣＰＵ３７１は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。
【０３４９】
以上のように、この実施の形態では、払出制御手段には、遊技機の電源が断しても、所定期間電源バックアップされる記憶手段（この例ではバックアップＲＡＭ）が設けられ、電源投入時に、払出制御用ＣＰＵ３７１（具体的には払出制御用ＣＰＵ３７１が実行するプログラム）は、記憶手段がバックアップ状態にあればバックアップデータにもとづいて払出状態を回復させる払出状態復旧処理（ステップＳ７０６）を行うように構成される。
【０３５０】
以下、払出状態復旧処理について説明する。
図５５は、図４３のステップＳ７０９に示された払出状態復旧処理の一例を示すフローチャートである。この例では、払出制御用ＣＰＵ３７１は、バックアップＲＡＭに保存されていた値をレジスタに復元する（ステップＳ８６１）。そして、バックアップＲＡＭに保存されていたデータにもとづいて停電時の払出状態を復旧するための処理を行う。例えば、賞球中処理中フラグのセット等を行う。
【０３５１】
例えば、電源復旧時に、バックアップＲＡＭ領域に、未払出賞球数もしくは未払出貸し球数、またはそれらの両方が保存されていた場合には、それらの保存数にもとづいて払出処理を再開する。
【０３５２】
払出状態を復帰させると、この実施の形態では、払出制御用ＣＰＵ３７１は、前回の電源断時の割込許可／禁止状態を復帰させるために、バックアップＲＡＭに保存されていたパリティフラグの値を確認する（ステップＳ８６２）。パリティフラグがクリアであれば、割込許可設定を行う（ステップＳ８６３）。一方、パリティフラグがオンであれば、そのまま（ステップＳ７０１で設定された割込禁止状態のまま）払出状態復旧処理を終える。
【０３５３】
なお、ここでは、払出状態復旧処理が終了すると払出制御メイン処理にリターンするように払出状態復旧処理プログラムが構成されているが、電力供給停止時処理において保存されているスタックポインタが指すスタックエリア（バックアップＲＡＭ領域にある）に記憶されているアドレス（電源断時のＮＭＩ割込発生時に実行されていたアドレス）に戻るようにしてもよい。
【０３５４】
このように、上記の実施の形態では、貸し球払出装置と賞球払出装置とが独立して設けられている遊技機において、賞球残数（未払出賞球数）と貸し球残数（未払出貸し球数）とを記憶する領域が、それぞれコンデンサ等で電源バックアップされている。従って、不足の電源断等が生じても、所定期間は記憶内容が保存される。そして、電源復旧時に、バックアップＲＡＭ領域に、未払出賞球数もしくは未払出貸し球数、またはそれらの両方が保存されていた場合には、それらの保存数にもとづいて払出処理を再開する。従って、遊技者に不利益を与えないようにすることができる。
【０３５５】
以上説明したように、満タン検出を行うための期間（オン出力判定期間）を十分に取り、満タン解消検出を行うための期間（オフ出力判定期間）をオン出力判定期間よりも短い所定の期間とする構成としたことで、満タン状態であることを的確に検出することができるとともに、満タン状態の解消を速やかに検出することができる。従って、適正な満タン検出および満タン解消検出を行うことができる。
【０３５６】
また、上述したように、満タンスイッチ４８の検出信号を主基板３１に入力し、払出制御コマンドによって払出停止状態とするか否かについて払出制御基板３７に通知する構成としたことで、主基板３１で遊技機の状態を管理することが可能となる。
【０３５７】
なお、上記の実施の形態では、主として賞球の払出における処理について説明したが、貸し球の払出経路を複数設ける構成として、貸し球の払出処理においても同様の処理を行うように構成してもよい。
【０３５８】
また、上記の実施の形態では、払出制御手段における払出制御用ＣＰＵ３７１が賞球払出装置９７Ａおよび貸し球払出装置９７Ｃを制御する構成としていたが、賞球払出装置９７Ａを制御する手段と、貸し球払出装置９７Ｃを制御する手段とを別の制御手段としてもよい。この場合、例えば払出制御用ＣＰＵ３７１が賞球払出装置９７Ａの制御を行い、貸し球払出装置９７Ｃの制御を行う球貸し制御手段を設けるようにすればよい。このように賞球に関わる部分と球貸しに関わる部分とを分離した構成とすれば、例えば現金機と呼ばれる球貸し機構および球貸し制御手段が搭載されていない遊技機であっても、別個に構成されている球貸しに関わる部分を取り去るだけで適用することが可能となる。
【０３５９】
また、上記の実施の形態では、電源監視回路は電源基板９１０に設けられたが、電源監視回路は主基板３１や払出制御基板３７などの電気部品制御基板に設けられていてもよい。なお、電源回路が搭載された電気部品制御基板が構成される場合には、電源基板には、電源監視回路は搭載されない。
【０３６０】
上記の各実施の形態のパチンコ遊技機１は、始動入賞にもとづいて可変表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。
【０３６１】
さらに、パチンコ遊技機に限られず、スロット機等においても、遊技媒体の払出制御が行われる場合などには本発明を適用することができる。
【０３６２】
【発明の効果】
以上のように、本発明によれば、遊技機を、遊技者が所定の遊技を行うことが可能な遊技機であって、遊技媒体の払出しを行う払出手段と、払出手段により払い出された遊技媒体を貯留する貯留手段と、貯留手段の貯留状態を検出するための貯留状態検出手段とを備え、貯留状態検出手段により貯留手段において遊技媒体が満タン状態にあることを示す満タン出力が所定の満タン出力判定期間出力されたことを条件に、払出しを停止するための制御を行い、払出しの停止中において貯留状態検出手段により貯留手段において遊技媒体が満タン状態でないことを示す満タン解消出力が所定の満タン出力判定期間よりも短い満タン解消出力判定期間出力されたことを条件に払出しの停止を解除する制御を行うことを特徴とするようにしたので、満タン状態であることを的確に検出することができるとともに、満タン状態の解消を速やかに検出することができる。従って、適正な満タン検出および満タン解消検出を行うことができる。
【０３６３】
遊技の進行を制御する遊技制御手段と、払出手段を制御して遊技媒体の払出に関わる制御を行う払出制御手段とを備え、貯留状態検出手段の出力が遊技制御手段に入力され、遊技制御手段が、払出制御手段に払出の停止または停止の解除を指令する制御信号を出力することが可能なことを特徴とする場合には、遊技機の状態を遊技制御手段で管理することが可能となる。
【０３６４】
払出制御手段が、１回の払出動作により払い出す払出予定数を設定し、払出制御手段が、払出制御中に、満タン出力にもとづく払出の停止を示す制御信号を受信した場合には、払出予定数を払い出すことなく払出を停止させることを特徴とする場合には、払い出すための領域が不足していることに応じて即時に払出処理を停止させることができ、適正な払出制御を行うことが可能となる。
【０３６５】
遊技領域に設けられる入賞口に入賞した遊技媒体を検出する遊技媒体検出手段を備え、満タン出力判定期間が、遊技媒体検出手段による遊技媒体の検出有りを判定する遊技媒体検出判定期間よりも長いとした場合には、確実に満タン検出を行うことが可能となるとともに、検出対象に応じた判定処理が可能となる。
【０３６６】
遊技制御手段が、遊技媒体検出手段による遊技媒体の検出有りを判定した場合に、払出制御手段に遊技媒体の払出数を特定可能な制御信号を出力することが可能なことを特徴とする場合には、遊技制御手段の管理の下に、払出制御手段の制御によって速やかに払出処理が実行される。
【０３６７】
払出停止中においても遊技媒体の発射が可能であることを特徴とする場合には、遊技媒体の発射が禁止されることによる遊技者が受ける不利益（例えば、大当り状態における継続権の喪失）を防止することができる。
【０３６８】
遊技制御手段が、払出停止中においても、遊技媒体検出手段による遊技媒体の検出有りを判定した場合には、払出制御手段に遊技媒体の払出数を特定可能な制御信号を出力することが可能なことを特徴とする場合には、入賞に応じた払出数の遊技媒体の払出しが実行されないことを防止することができるため、遊技者の利益を保護することが可能となる。
【０３６９】
払出手段として、遊技の進行に応じた遊技媒体の払出を行う賞遊技媒体払出機構部と、貸出要求に応じた遊技媒体の払出を行う貸出遊技媒体払出機構部とを備えることを特徴とする場合には、賞付与と貸出を別の機構によって行うことができるため、様々な形態の払出制御を行うことができる。
【０３７０】
遊技の進行に応じて払い出される遊技媒体を賞遊技媒体払出機構部に供給する賞供給経路と、貸出要求に応じて払い出される遊技媒体を貸出遊技媒体払出機構部に供給する貸出供給経路と、遊技媒体の欠乏を検出することが可能な遊技媒体欠乏検出手段とを備え、遊技媒体欠乏検出手段が、賞供給経路と貸出供給経路のそれぞれに対応して設けられることを特徴とする場合には、遊技の進行に応じて払い出される遊技媒体の欠乏や欠乏解消、あるいは貸出要求に応じて払い出される遊技媒体の欠乏や欠乏解消を的確に把握することができる。
【０３７１】
満タン解消出力判定期間は、遊技媒体欠乏検出手段による遊技媒体の欠乏解消を判定する遊技媒体欠乏解消検出判定期間よりも短いことを特徴とする場合には、遊技媒体の欠乏解消を確実に検出することができ、一方、満タン解消を速やかに検出することができる。
【図面の簡単な説明】
【図１】 パチンコ遊技機を正面からみた正面図である。
【図２】 パチンコ遊技機の裏面に設けられている各基板を示す説明図である。
【図３】 パチンコ遊技機の機構板を背面からみた背面図である。
【図４】 賞球払出装置およびその上部の球通過経路の構成を示す構成図である。
【図５】 賞球払出装置の分解斜視図である。
【図６】 貸し球払出装置およびその上部の球通過経路の構成を示す構成図である。
【図７】 貸し球払出装置の貸し球が停留している状態を示す断面図である。
【図８】 貸し球払出装置の停留されていた貸し球が開放された状態を示す断面図である。
【図９】 賞球払出装置および貸し球払出装置の他の構成例を示す構成図である。
【図１０】 遊技制御基板（主基板）の回路構成を示すブロック図である。
【図１１】 ランプ制御基板内の回路構成を示すブロック図である。
【図１２】 払出制御基板および球払出装置の構成要素などの賞球に関連する構成要素を示すブロック図である。
【図１３】 電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図１４】 ＣＰＵの内部構成をより詳細に示すブロック図である。
【図１５】 電源基板の一構成例を示すブロック図である。
【図１６】 出力ポートのビット割り当ての一例を示す説明図である。
【図１７】 出力ポートのビット割り当ての一例を示す説明図である。
【図１８】 入力ポートのビット割り当ての一例を示す説明図である。
【図１９】 主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図２０】 バックアップフラグと遊技状態復旧処理を実行するか否かとの関係の一例を示す説明図である。
【図２１】 ２ｍｓタイマ割込処理を示すフローチャートである。
【図２２】 図２２（Ａ）はＲＡＭにおけるスイッチタイマの形成例を示す説明図である。図２２（Ｂ）はＲＡＭにおけるスイッチオフタイマの形成例を示す説明図である。
【図２３】 スイッチ処理の一例を示すフローチャートである。
【図２４】 図２４（Ａ）はスイッチチェック処理の一例を示すフローチャートである。図２４（Ｂ）はスイッチオフチェック処理の一例を示すフローチャートである。
【図２５】 賞球処理の一例を示すフローチャートである。
【図２６】 賞球処理の一例を示すフローチャートである。
【図２７】 賞球処理の一例を示すフローチャートである。
【図２８】 賞球処理の一例を示すフローチャートである。
【図２９】 賞球処理の一例を示すフローチャートである。
【図３０】 図３０（Ａ）はスイッチオンチェックの処理を示すフローチャートである。図３０（Ｂ）はスイッチオフチェックの処理を示すフローチャートである。
【図３１】 賞球個数減算処理の一例を示すフローチャートである。
【図３２】 入力判定値テーブルの構成例を示す説明図である。
【図３３】 払出制御コマンドの一構成例を示す説明図である。
【図３４】 制御信号とＩＮＴ信号との関係を示すタイミング図である。
【図３５】 払出制御コマンドの内容の一例を示す説明図である。
【図３６】 ランプ制御コマンドの内容の一例を示す説明図である。
【図３７】 コマンド送信テーブルの構成を示す説明図である。
【図３８】 コマンド制御処理を示すフローチャートである。
【図３９】 コマンド送信処理を示すフローチャートである。
【図４０】 電源監視および電源バックアップのための払出制御用ＣＰＵ周りの一構成例を示すブロック図である。
【図４１】 出力ポートのビット割り当ての一例を示す説明図である。
【図４２】 入力ポートのビット割り当ての一例を示す説明図である。
【図４３】 払出制御基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図４４】 払出制御用ＣＰＵのタイマ割込処理の例を示すフローチャートである。
【図４５】 払出制御手段におけるＲＡＭの一構成例を示す説明図である。
【図４６】 受信バッファの一構成例を示す説明図である。
【図４７】 払出制御用ＣＰＵのコマンド受信処理の例を示すフローチャートである。
【図４８】 コマンド解析実行処理の例を示すフローチャートである。
【図４９】 払出停止状態設定処理の例を示すフローチャートである。
【図５０】 球貸し制御処理の例を示すフローチャートである。
【図５１】 賞球制御処理の例を示すフローチャートである。
【図５２】 賞球制御処理の例を示すフローチャートである。
【図５３】 払出制御用ＣＰＵが実行する停電発生ＮＭＩ処理の例を示すフローチャートである。
【図５４】 バックアップパリティデータ作成方法の例を説明するための説明図である。
【図５５】 払出制御用ＣＰＵが実行する払出状態復旧処理の例を示すフローチャートである。
【符号の説明】
１ パチンコ遊技機
３１ 主基板
３７ 払出制御基板
４８ 満タンスイッチ
５３ 基本回路
５６ ＣＰＵ
９７Ａ 賞球払出装置
９７Ｃ 貸し球払出装置
１８６ａ，１８６ｂ 払出球経路（賞球用）
１８６ｃ 払出球経路（貸し球用）
１８７ａ，１８７ｂ 球切れスイッチ（賞球用）
１８７ｃ 球切れスイッチ（貸し球用）
３７１ 払出制御用ＣＰＵ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine, a coin gaming machine, or a slot machine in which a game is performed according to a player's operation, and particularly, a game is performed according to a player's operation in a gaming area on a gaming board. It relates to gaming machines.
[0002]
[Prior art]
As a gaming machine, when a game medium such as a game ball is launched into a game area by a launching device and the game medium wins in a prize area such as a prize opening provided in the game area, the value of a predetermined number of prize balls etc. Is paid out to the person. The game medium is paid out by a payout mechanism.
[0003]
The payout mechanism is generally controlled by prize ball control means mounted on the payout control board. Since the progress of the game is controlled by the game control means mounted on the main board, the number of winning balls based on the winning is determined by the game control means and transmitted to the payout control board.
[0004]
The player also borrows game media and plays a game using the borrowed game media and the game media paid out in accordance with the winning. At that time, the borrowed game media and the game media paid out in accordance with the winning are stored in a hitting ball supply tray provided in the gaming machine and an extra ball receiving tray that stores the stored balls overflowing from the hitting ball supply tray. . The gaming machine lends game media in response to a lending request from a player, but the prize ball control means and the lending control means are often constituted by an integrated payout control means. Further, the payout control means generally includes a payout control microcomputer.
[0005]
[Problems to be solved by the invention]
When the surplus ball receiving tray that stores the stored balls overflowing from the hitting ball supply tray becomes full, the payout operation is stopped in order to properly pay out the game medium. Then, when the full ball state of the surplus ball tray is eliminated, the payout operation is resumed in order to avoid the disadvantage of the player due to the interruption of the game. However, for example, even when the full tank state of the surplus ball tray is immediately resolved, if the full tank is detected, the payout is stopped, which causes a disadvantage to the player. Further, if the full tank cancellation is not detected even though the full tank state has been canceled, the payout stop state is continued, which causes a disadvantage to the player. As described above, there has been a problem that proper full tank detection or full tank elimination detection is not performed, and there is a possibility that the player may be disadvantaged.
[0006]
Therefore, the present invention provides a gaming machine capable of accurately detecting that the tank is full, detecting the full tank quickly, and performing appropriate full tank detection and full tank cancellation detection. The purpose is to do.
[0007]
[Means for Solving the Problems]
A gaming machine according to the present invention is a gaming machine in which a player can play a predetermined game, and a payout means (for example, a prize ball payout device 97A, a lending ball payout device 97C) for paying out game media; A storage means for storing the game medium paid out by the payout means (for example, surplus ball receiving tray 4), and a storage state detection means (for example, a full tank switch 48) for detecting the storage state of the storage means, Dispensing is stopped on the condition that a full tank output indicating that the game medium is full in the storage means is output by the storage state detection means for a predetermined full tank output determination period (for example, 0.1 seconds). When the payout is stopped, the full state elimination output indicating that the game medium is not full in the storage means is shorter than a predetermined full tank output determination period. Emissions eliminated output determination period (e.g., 0.002 second) is characterized in performing control to release the stop of the payout on the condition that has been output.
[0008]
Game control means (for example, CPU 56) for controlling the progress of the game, and payout control means (for example, payout control CPU 371) for controlling the payout means to control the payout of the game medium, the storage state detecting means Is output to the game control means, and the game control means is capable of outputting a control signal (for example, a payout stop state designation command) for instructing the payout control means to stop paying out or to cancel the stoppage. You may make it.
[0009]
The payout control means sets the expected payout amount (for example, 25) to be paid out by one payout operation, and the payout control means receives a control signal indicating stoppage of payout based on the full tank output during the payout control. In such a case, the payout may be stopped without paying out the planned payout number.
[0010]
Game medium detecting means (for example, winning port switches 19a, 19b, 24a, 24b) for detecting a gaming medium won in a winning port (for example, winning ports 19, 24) provided in the game area; Full tank The output determination period may be longer than a game medium detection determination period (for example, 0.004 seconds) for determining whether a game medium is detected by the game medium detection means.
[0011]
When it is determined that the game medium is detected by the game medium detecting means, the game control means may output a control signal (for example, a prize ball number designation command) that can specify the number of game media paid out to the payout control means. It may be characterized as possible.
[0012]
The game medium may be launched even when the payout is stopped.
[0013]
The game control means can output to the payout control means a control signal that can specify the number of payouts of the game medium when it is determined that the game medium detection means has detected even when the payout is stopped. You may make it feature.
[0014]
As a payout means, an award game medium payout mechanism unit (for example, a prize ball payout device 97A) that pays out game media in accordance with the progress of the game, and a rented game medium payout mechanism unit that pays out game media in response to a loan request. (For example, a lending ball dispensing device 97C) may be provided.
[0015]
An award supply path (for example, a payout ball path 186a and a payout ball path 186b) for supplying game media to be paid out according to the progress of the game to the award game medium payout mechanism, and a game medium to be paid out according to the lending request A lending supply path (for example, a payout ball passage 186c) for supplying to the medium payout mechanism, and a game medium deficiency detecting means (for example, a ball cut switch 187a, 187b, 187c) capable of detecting a lack of game media. The game medium deficiency detecting means may be provided corresponding to each of the award supply route and the lending supply route.
[0016]
The full tank elimination output determination period may be characterized by being shorter than a game medium deficiency elimination detection determination period (for example, 0.06 seconds) for judging the elimination of a lack of game medium by the game medium lack detection means. .
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. FIG. 1 is a front view of the pachinko gaming machine 1 as seen from the front. Here, a pachinko gaming machine is shown as an example of a gaming machine, but the present invention is not limited to a pachinko gaming machine, and may be a coin gaming machine, a slot machine, or the like.
[0018]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. There is a hitting ball supply tray 3 on the lower surface of the glass door frame 2. Under the hitting ball supply tray 3, there are provided an extra ball receiving tray 4 for storing the stored balls overflowing from the hitting ball supply tray 3 and a hitting operation handle (operation knob) 5 for firing the hitting ball. A game board 6 is detachably attached to the rear side of the glass door frame 2. A game area 7 is provided on the front surface of the game board 6. Although not shown in FIG. 1, a frequency display LED, a ball lending switch, and a return switch for lending a ball through the card unit 50 are provided on the upper surface side of the hitting ball supply tray 3.
[0019]
Near the center of the game area 7, a variable display device 8 including a variable display unit 9 for variably displaying a plurality of types of symbols and a variable display (ordinary symbol display) 10 using 7 segment LEDs is provided. . Further, a passage memory display (ordinary symbol memory display) 41 composed of four LEDs is provided below the variable display 10. In this embodiment, the variable display section 9 has three symbol display areas of “left”, “middle”, and “right”. A passing gate 11 for guiding a hit ball is provided on the side of the variable display device 8. The hit ball that has passed through the passage gate 11 is guided to the start winning opening 14 through the ball outlet 13. In the path between the passing gate 11 and the ball outlet 13, there is a gate switch 12 that detects a hit ball that has passed through the passing gate 11. The winning ball that has entered the start winning opening 14 is guided to the back of the game board 6 and detected by the start opening switch 17. A variable winning ball device 15 that opens and closes is provided below the start winning opening 14. The variable winning ball device 15 is opened by a solenoid 16.
[0020]
An open / close plate 20 that is opened by a solenoid 21 in a specific gaming state (big hit state) is provided below the variable winning ball device 15. In this embodiment, the opening / closing plate 20 is a means for opening and closing the special winning opening. Of the winning balls guided from the opening / closing plate 20 to the back of the game board 6, the winning ball entering one (V zone) is detected by the V count switch 22. A winning ball from the opening / closing plate 20 is detected by the count switch 23. At the bottom of the variable display device 8, a start winning memory display 18 having four display units for displaying the number of winning balls that have entered the start winning opening 14 is provided. In this example, with the upper limit being four, each time there is a start prize, the start prize storage display 18 increases the number of lit display units one by one. Then, each time the variable display of the variable display unit 9 is started, the lit display unit is reduced by one.
[0021]
The game board 6 is provided with a plurality of winning holes 19, 24, and winning of the game balls to the respective winning holes 19, 24 is performed by correspondingly provided winning hole switches 19a, 19b, 24a, 24b. Detected. Decorative lamps 25 blinking during the game are provided around the left and right sides of the game area 7, and an outlet 26 for absorbing a hit ball that has not won a prize is provided below. Two speakers 27 that emit sound effects are provided on the left and right upper portions outside the game area 7. On the outer periphery of the game area 7, a game effect LED 28a and game effect lamps 28b and 28c are provided.
[0022]
In this example, a prize ball lamp 51 that is lit when a prize ball is paid out is provided in the vicinity of one speaker 27, and a ball break lamp 52 that is lit when a supply ball is cut out in the vicinity of the other speaker 27. Is provided. Further, FIG. 1 also shows a card unit 50 that is installed adjacent to the pachinko gaming machine 1 and enables lending of a ball by inserting a prepaid card.
[0023]
The card unit 50 has a usable indicator lamp 151 indicating whether or not it is in a usable state, and when the remaining amount information recorded in the card has a fraction (a number less than 100 yen), the fraction is indicated as a hitting tray. 3, a fraction display switch 152 for displaying on a frequency display LED provided in the vicinity of 3, a connecting table direction indicator 153 indicating which side of the pachinko gaming machine 1 corresponds to the card unit 50, in the card unit 50 Check the card insertion indicator lamp 154 indicating that a card is inserted, the card insertion slot 155 into which a card as a recording medium is inserted, and the mechanism of the card reader / writer provided on the back of the card insertion slot 155. In some cases, a card unit lock 156 is provided for releasing the card unit 50.
[0024]
The hit ball fired from the hit ball launching device enters the game area 7 through the hit ball rail, and then descends the game area 7. When the hit ball is detected by the gate switch 12 through the passing gate 11, the display number of the variable display 10 changes continuously. Further, when the hit ball enters the start winning opening 14 and is detected by the start opening switch 17, the symbol in the variable display portion 9 starts to rotate if the variation of the symbol can be started. If it is not in a state where the change of the symbol can be started, the start winning memory is increased by one.
[0025]
The rotation of the image in the variable display unit 9 stops when a certain time has elapsed. If the combination of images at the time of the stop is a combination of jackpot symbols, the game shifts to a jackpot gaming state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or a predetermined number (for example, 10) of hit balls wins. When the hit ball enters the specific winning area while the opening / closing plate 20 is opened and is detected by the V count switch 22, a right to continue is generated and the opening / closing plate 20 is opened again. The generation of the continuation right is allowed a predetermined number of times (for example, 15 rounds).
[0026]
When the combination of images in the variable display section 9 at the time of stop is a combination of jackpot symbols with probability fluctuations, the probability of the next jackpot increases. That is, it becomes a more advantageous state for the player in a high probability state. Further, when the stop symbol on the variable display 10 is a predetermined symbol (winning symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the high probability state, the probability that the stop symbol in the variable display 10 becomes a winning symbol is increased, and the opening time and the number of times of opening of the variable winning ball device 15 are increased.
[0027]
Next, each board | substrate arrange | positioned at the back surface of the pachinko game machine 1 is demonstrated.
As shown in FIG. 2, on the back surface of the pachinko gaming machine 1, a ball storage tank 38 is provided above the mechanism plate in the frame 2 </ b> A, and the pachinko gaming machine 1 is installed above the gaming machine installation island. The game balls are supplied to the ball storage tank 38. The game balls in the ball storage tank 38 reach the ball payout mechanism (not shown) through the guide rod 39.
[0028]
On the back side of the gaming machine, there are installed a variable display control unit 29 for controlling the variable display unit 9, a game control board (main board) 31 on which a game control microcomputer and the like are mounted. Further, a payout control board 37 on which a payout control microcomputer for performing ball payout control and the like, and a hitting ball launching device for hitting a hitting ball into the game area 7 using the rotational force of the motor are installed. Furthermore, the sound control for controlling the sound generation from the decoration lamp 25, the game effect LED 28a, the game effect lamps 28b and 28c, the lamp control board 35 for sending signals to the prize ball lamp 51 and the ball break lamp 52, and the speaker 27. A launch control board 91 for controlling the board 70 and the ball hitting device is also provided. The payout control board 37 is also equipped with an error display LED 374.
[0029]
Furthermore, a power supply board 910 on which a power supply circuit for generating DC30V, DC21V, DC12V and DC5V is mounted is provided, and a terminal board 160 provided with terminals for outputting various information to the outside of the gaming machine is installed above. Has been. The terminal board 160 includes at least a ball break terminal for introducing and outputting an output of a ball break detection switch 167, which will be described later, a prize ball terminal for outputting a prize ball number signal and a ball lending number signal. A ball lending terminal is provided for external output. Near the center, an information terminal board (external information output device) 34 having terminals for outputting various information from the main board 31 to the outside of the gaming machine is installed. In FIG. 2, signals from the lamp control board 35 and the sound control board 70 are supplied to the game effect LED 28 a, game effect lamps 28 b and 28 c, the prize ball lamp 51, and the ball break lamp 52 provided on the frame side. The balance display board 74 on which the electrical relay board A77 and the frequency display LED and the like are mounted is shown, but other relay boards are also provided as necessary for signal relay.
[0030]
FIG. 3 is a rear view of the mechanism plate of the pachinko gaming machine 1 as seen from the back. The ball stored in the ball storage tank 38 passes through the guide rod 39 and reaches the ball dispensing mechanism 97. The game balls paid out from the ball payout mechanism 97 are supplied to the hitting ball supply tray 3 provided on the front surface of the pachinko gaming machine 1 through the connection port 45. A surplus ball passage 46 communicating with the surplus ball receiving tray 4 provided on the front surface of the pachinko gaming machine 1 is formed on the side of the communication port 45. A lot of premium balls based on the winnings are paid out and the hitting ball supply tray 3 becomes full. Finally, when the game balls reach the contact port 45 and further game balls are paid out, the game balls are surplus via the surplus ball passage 46. It is guided to the ball receiving tray 4. When the game ball is further paid out, the sensing lever 47 presses the full tank switch 48 and the full tank switch 48 is turned on. In this state, the rotation of the stepping motor of the winning ball paying device (not shown) in the ball paying mechanism 97 stops, the operation of the winning ball paying device stops, and the driving of the hitting ball launching device 34 also stops.
[0031]
It should be noted that even when the full tank switch 48 is turned on, the driving of the hitting ball launcher 34 may not be stopped. If configured in this way, even if the tank is full, it is possible to generate a continuation right in the big hit state by winning the hit ball in a specific winning area, so that it is possible to prevent the disadvantage of the player It becomes.
[0032]
Next, the configuration of the intermediate base unit installed on the mechanism plate 36 will be described. The intermediate base unit is provided with a ball paying mechanism 97 and a ball passing path on the upper side thereof. In this embodiment, in the ball payout mechanism 97, a prize ball payout device and a ball lending payout device are provided independently. FIG. 4 is a configuration diagram showing the configuration of the winning ball payout device and the ball passing path in the upper part thereof.
[0033]
On the upper part of the intermediate base unit, a passage body 184A serving as a prize ball path is installed. The prize ball payout device 97A is fixed to the lower part of the passage body 184A. The passage body 184A has payout ball passages 186a and 186b for flowing down two rows of game balls whose flow direction has been changed to the left and right directions by a curve rod 174 (see FIG. 3). In other words, in this example, two prize ball payout paths (payout ball paths 186a and 186b) are provided. In addition, it is good also as a structure which provides 3 or more prize ball payout paths.
[0034]
On the upstream side of the payout ball passages 186a, 186b, ball break switches 187a, 187b are installed. The ball break switches 187a and 187b detect the presence or absence of a game ball in the payout ball passages 186a and 186b. For example, if both the ball break switch 187a and the ball break switch 187b do not detect a game ball, a prize ball The rotation of the prize ball motor (not shown in FIG. 4) in the payout device 97A is stopped, and the prize ball payout is made immobile. The rotation of the prize ball motor may be stopped on condition that one of the ball break switch 187a and the ball break switch 187b no longer detects a game ball.
[0035]
The ball break switches 187a and 187b are locked by locking pieces 188A and 188B at positions where it can be detected that about 27 to 28 game balls are present in the payout ball passages 186a and 186b. That is, the ball break switches 187a and 187b are installed at positions where it can be confirmed that at least a maximum payout amount (15 in this embodiment) of a prize ball is secured.
[0036]
The central portion of the passage body 184A is formed in a shape that curves to the left and right so as to weaken the ball pressure of the game ball flowing down inside. The passage body 184A is fixed to the intermediate base unit, but the passage body 184A can be aligned by a locking protrusion 185A provided on the intermediate base unit.
[0037]
Below the passage body 184A, there is provided a ball stopper 190A for supplying game balls to the prize ball payout device 97A and stopping supply of game balls to the prize ball payout device 97A in the event of a failure. A prize ball payout device 97A installed below the ball stopper 190A is housed in a rectangular parallelepiped case 198A. Projections are provided at four places on the left and right sides of the case 198A. With each protrusion engaged with a positioning protrusion provided on the intermediate base unit, the lower end of the case 198A is fitted into the elastic engagement piece provided on the lower part of the intermediate base unit.
[0038]
FIG. 5 is an exploded perspective view of the prize ball payout device 97A. The configuration and operation of the prize ball payout device 97A will be described with reference to FIG. The prize ball payout device 97A in this embodiment pays out the pachinko balls one by one when the stepping motor (prize ball motor) 289A rotates the screw 288.
[0039]
As shown in FIG. 5, the prize ball payout device 97A has two cases 198a and 198b. Engagement protrusions 280 are provided at two positions on the left and right sides of the respective cases 198a and 198b. In addition, ball supply paths 281a and 281b are formed in the cases 198a and 198b, respectively. The ball supply paths 281a and 281b have curved surfaces 282a and 282b, and ball feed horizontal paths 284a and 284b are formed below the ends of the curved surfaces 282a and 282b. Furthermore, ball discharge paths 283a and 283b are formed at the ends of the ball feed horizontal paths 284a and 284b.
[0040]
The ball supply paths 281a and 281b, the ball feed horizontal paths 284a and 284b, and the ball discharge paths 283a and 283b are formed in front of partition walls 295a and 295b that divide the cases 198a and 198b in the front-rear direction. Further, a ball pressure buffering member 285 is sandwiched between the cases 198a and 198b in front of the partition walls 295a and 295b. The ball pressure buffering member 285 distributes the game balls supplied to the prize ball payout device 97A to the left and right sides and guides them to the ball supply paths 281a and 281b.
[0041]
A prize ball motor position sensor including a light emitting element (LED) 286 and a light receiving element (not shown) is provided below the ball pressure buffering member 285. The light emitting element 286 and the light receiving element are provided at a predetermined interval. The tip of the screw 288 is inserted within this interval. The ball pressure buffering member 285 is completely housed and fixed inside the case 198a, 198b when they are bonded together.
[0042]
Screws 288 that are rotated by a prize ball motor 289A are disposed in the ball feed horizontal paths 284a and 284b. The prize ball motor 289A is fixed to a motor fixing plate 290, and the motor fixing plate 290 is fitted in fixing grooves 291a and 291b formed at the rear of the partition walls 295a and 295b. In this state, the motor shaft of the payout motor 289 protrudes in front of the partition walls 295a and 295b, so that the screw 288 is fixed in front of the protrusion. On the outer periphery of the screw 288, there is provided a spiral projection 288a for moving the game balls placed on the ball feed horizontal paths 284a and 284b forward by the rotation of the prize ball motor 289A.
[0043]
A recess is formed at the tip of the screw 288 so as to accommodate the light emitting element 286, and two notches 292 are formed 180 degrees apart from each other on the outer periphery of the recess. Therefore, during one rotation of the screw 288, the light from the light emitting element 286 is detected twice by the light receiving element through the notch 292.
[0044]
That is, the prize ball motor position sensor including the light emitting element 286 and the light receiving element is for stopping the screw 288 at a fixed position, and detects that the prize ball payout operation has been performed. The wirings from the light emitting element 286, the light receiving element, and the prize ball motor 289A are collectively drawn out from a drawing hole formed at the lower part of the rear part of the cases 198a and 198b and connected to the connector.
[0045]
When the prize ball motor 289A rotates in a state where the game balls are placed on the ball feed horizontal paths 284a and 284b, the game balls are moved forward on the ball feed horizontal paths 284a and 284b by the spiral protrusion 288a of the screw 288. Move. And finally, it falls to the ball discharge paths 283a and 283b from the end of the ball feed horizontal paths 284a and 284b. At this time, the left and right ball feed horizontal paths 284a and 284b are alternately dropped. That is, each time the screw 288 is rotated halfway, one game ball falls from one side. Therefore, each time one game ball falls, the light from the light emitting element 286 is detected by the light receiving element.
[0046]
As shown in FIG. 4, a prize ball counting switch 301A by a proximity switch is provided below the prize ball payout device 97A. The payout control means can grasp the number of prize balls paid out from the detection output of the prize ball count switch 301A.
[0047]
In this embodiment, a prize ball payout device 97A for paying out game balls by rotation of a stepping motor is used as a ball payout device for paying out game balls by driving an electric drive source. A ball payout device having a structure in which a game ball is delivered by a source may be used, or a payout device having a structure in which a stopper is removed by driving of an electric drive source and the game ball is paid by its own weight may be used.
[0048]
FIG. 6 is a block diagram showing the configuration of the ball lending / dispensing device and the ball passing path in the upper part thereof. A lending ball dispensing device 97B is fixed to a lower portion of the passage body 184C that becomes a lending ball route. The passage body 184B has a payout ball passage 186c through which a row of game balls flow down. A ball break switch 187c is installed on the upstream side of the payout ball passage 186c. The ball break switch 187c detects the presence or absence of a game ball in the payout ball passage 186c. When the ball break switch 187c no longer detects a game ball, a ball lending solenoid (not shown in FIG. 6). )) Is stopped and lending ball payout is fixed.
[0049]
The ball break switch 187c is locked by a locking piece 188C at a position where it can be detected that about 27 to 28 game balls are present in the payout ball passage 186c. That is, the ball break switch 187c is installed at a position where it can be confirmed that a maximum payout amount (25 in this embodiment) of one unit of ball lending is secured.
[0050]
The central portion of the passage body 184C is formed in a shape that curves to the left and right so as to weaken the ball pressure of the game ball flowing down inside. The passage body 184C is fixed to the intermediate base unit, but the passage body 184C can be aligned by a locking projection 185C provided on the intermediate base unit. The lending ball dispensing device 97C may be installed beside or above the prize ball dispensing device 97A, or when the installation space is insufficient. It may be installed so as to be superimposed on the prize ball payout device 97A.
[0051]
Below the passage body 184C, there is provided a ball stopper 190C that supplies the game balls to the lending ball payout device 97C and stops supply of the game balls to the lending ball payout device 97C in the event of a failure or the like. The rental ball payout device 97C installed below the ball stopper 190C is housed in a rectangular parallelepiped case 198C.
[0052]
7 and 8 are cross-sectional views showing the structure of the lending ball dispensing device 97C installed on the lower base unit of the mechanism plate 36. FIG. FIG. 7 shows a state where the rental ball is stopped, and FIG. 8 shows a state where the stopped rental ball is opened.
The lending ball dispensing device 97 </ b> C is formed integrally with the mounting base 116. Accordingly, the lending ball dispensing device 97C is easily attached to the lower base unit of the mechanism plate 36. Further, reinforcing ribs 117 are formed around the mounting base 116 to enhance the overall rigidity. A lending ball flow down path 120 that is bent from the lower side of the mounting base 116 to the upper side via the center is formed. The rental ball passage portion 122 is fixed by the locking claws 123 slightly below the bent portion of the rental ball flow down passage 120. The rental ball passage portion 122 has a passage hole through which a game ball passes in the front portion thereof.
[0053]
Further, the first ball locking member 124 and the second ball locking member 130 are supported so as to be swingable around the support shafts 125 and 131 so as to sandwich the passage hole of the lending ball passage portion 122. . The rear end of the first ball locking member 124 is connected to the plunger 128 of the ball lending solenoid 127 via a link rod 126. The ball rental solenoid 127 is detachably mounted by a locking claw protruding from the mounting base 116. Further, a spring 129 is provided around the plunger 128 and always urges the plunger 128 downward.
[0054]
A ball stop portion 124a is formed at the upper part on the distal end side of the first ball locking member 124, and an engagement piece 124b that engages with the second ball locking member 130 is formed at the lower part thereof. A ball stop portion 130a is formed in the upper front portion of the second ball locking member 130, and an engagement recess 130b that engages with the engagement piece 124b is formed in the middle.
[0055]
Next, the operation of the lending ball dispensing device 97C will be described with reference to FIGS.
In a normal state in which the ball lending solenoid 127 is off, the ball stop portion 124a of the first ball locking portion 124 does not enter the lending ball flow down path 120 as shown in FIG. The 130 ball stop portions 130 a are in a state of projecting below the lending ball passage portion 122 in the lending ball flow down path 120. When a lending request is made in such a state and the lending ball flows into the flow-down channel 120, the leading lending ball P1 is stopped by the ball stopping portion 130a in a state where it enters a passage hole formed in the lending ball passage portion 122. Is done.
[0056]
In addition, when the next winning game ball flows in while the top winning ball P1 is stopped at the ball stop portion 130a, the ball pressure of all the game balls is applied to the ball stop portion 130a. It is received by the support shaft 131 located almost immediately below. Therefore, the load on the first ball locking member 124 due to the engagement between the engagement recess 130b and the engagement piece 124b is reduced. As a result, the plunger 128 does not rise against the urging force of the spring 129. In other words, the first sphere locking member 124 and the second sphere locking portion 130 do not move out of regulation due to the loads of a large number of winning balls, and the lending balls are processed one by one with certainty.
[0057]
When the game ball is stopped by the ball stop portion 130a in a state where the game ball enters a passage hole formed in the rental ball passage portion 122, a driving signal is sent from the payout control CPU 371 to the ball rental solenoid 127 and the ball rental solenoid 127 is released. Is turned on for a predetermined time. When the ball lending solenoid 127 is turned on, the ball stop portion 124a enters the lending ball flow down path 120 as shown in FIG. Therefore, the next winning ball P2 is prevented from entering the passage hole of the rental ball passage portion 122, and the ball stop portion 130a is retracted from the rental ball flow path 120. Accordingly, the leading rental ball P1 is released and flows down. Then, when the ball lending solenoid 127 is turned off after a predetermined time has elapsed, the state returns to the state shown in FIG. 7, and the next lending ball payout operation is performed. When a lending ball released by a lending ball count switch 301B (not shown in FIGS. 7 and 8) provided below the lending ball dispensing device 97C is detected, the lending ball count switch 301B In order to notify that one ball has been paid out, a detection signal is sent to the input port 372b of the payout control board 37.
[0058]
As described above, the lending ball dispensing device 97C temporarily stops lending balls and pays them out one by one. However, if the retention period is set short, it can be quickly discharged. The lending ball dispensing device 97C may be configured to perform dispensing by rotating a dispensing motor in the same manner as the prize ball dispensing device 97A, and conversely, the prize ball dispensing device 97A is driven by a dispensing solenoid similarly to the lending ball dispensing device 97C. It is good also as a structure which pays out by.
[0059]
The payout mechanism can also be configured as shown in FIG. In the configuration example shown in FIG. 9, the distance between the ball break switch 187c and the lending ball payout device 97C is longer than the distance between the ball break switches 187a, 187b and the prize ball payout device 97A. For example, the ball break switch 187c is locked at a position where it can be detected that about 27 to 28 game balls are present in the payout ball passage 186c, and the ball break switches 187a and 187b are disposed at the payout ball passage 186a. , 186b is locked at a position where it can be detected that about 17 to 18 game balls are present. That is, the remaining number at the time when the ball for the winning ball is detected is different from the remaining number at the time when the ball for lending is detected. Since the number of game balls of each unit is different, it is reasonable to configure the payout mechanism so that the remaining number of each unit is different. Furthermore, the rental ball payout device 97C is installed so as to be positioned below the prize ball payout device 97A.
[0060]
Other configurations are the same as those shown in FIGS. 4 and 6. Further, the rental ball payout device 97C may be installed beside or above the prize ball payout device 97A. When the installation space is insufficient, the rental ball payout device 97C is installed so as to overlap the prize ball payout device 97A. Also good.
[0061]
FIG. 10 is a block diagram illustrating an example of a circuit configuration in the main board 31. 10 also shows a payout control board 37, a lamp control board 35, a sound control board 70, a launch control board 91, and a symbol control board 80. The main board 31 includes a basic circuit 53 for controlling the pachinko gaming machine 1 according to a program, a gate switch 12, a start port switch 17, a V winning switch 22, a count switch 23, winning port switches 19a, 19b, 24a, 24b, A switch circuit 58 for supplying signals to the basic circuit 53, a solenoid 16 for opening and closing the variable winning ball apparatus 15, and an opening / closing plate 20. The switch 48, the ball break switch 187a, 187b, the ball break switch 187c and the prize ball count switch 301A. A solenoid 21 that opens and closes and a solenoid circuit 59 that drives the solenoid 21A for switching the path in the special winning opening according to a command from the basic circuit 53 are mounted.
[0062]
Although not shown in FIG. 10, the count switch short circuit signal is also transmitted to the basic circuit 53 via the switch circuit 58.
[0063]
Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the effective starting information indicating the number of starting winning balls used for starting the image display of the variable display unit 9, and the fact that the probability variation has occurred. An information output circuit 64 that outputs an information output signal such as probability variation information to an external device such as a hall computer is mounted.
[0064]
The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a RAM 55 that is an example of storage means used as a work memory, a CPU 56 that performs control operations according to the program, and an I / O port unit 57. In this embodiment, the ROM 54 and RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to incorporate at least the RAM 55, and the ROM 54 and the I / O port unit 57 may be externally attached or built-in.
[0065]
Further, the main board 31 is provided with a system reset circuit 65 for resetting the basic circuit 53 when the power is turned on.
[0066]
A ball hitting device for hitting and launching a game ball is driven by a drive motor 94 controlled by a circuit on the launch control board 91. Then, the driving force of the drive motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the firing control board 91 is controlled so that the hit ball is fired at a speed corresponding to the operation amount of the operation knob 5.
[0067]
In this embodiment, the lamp control means mounted on the lamp control board 35 controls the display of the start memory indicator 18, the gate passing memory indicator 41 and the decoration lamp 25 provided on the game board. At the same time, display control of the game effect lamps / LEDs 28a, 28b, 28c, the prize ball lamp 51 and the ball-out lamp 52 provided on the frame side is performed. Further, display control of the variable display unit 9 for variably displaying the special symbol and the variable display 10 for variably displaying the normal symbol is performed by display control means mounted on the display control board 80.
[0068]
FIG. 11 is a block diagram showing signal transmission / reception portions of the main board 31 and the lamp control board 35. In this embodiment, the game effect LED 28a, the game effect lamps 28b and 28c provided on the outside of the game area 7, and the decoration lamp 25 provided on the game board are turned on / off, and the prize ball lamp 51 and the ball are out of play. A lamp control command indicating turning on / off of the lamp 52 is output from the main board 31 to the lamp control board 35. Further, a lamp control command indicating the number of lighting of the start memory display 18 and the gate passing memory display 41 is also output from the main board 31 to the lamp control board 35.
[0069]
As shown in FIG. 11, the lamp control command related to the lamp control is output from the output ports (output ports 0 and 3) 570 and 573 of the I / O port unit 57 in the basic circuit 53. The output port (output port 3) 573 outputs 8-bit data, and the output port 570 outputs a 1-bit INT signal. In the lamp control board 35, a control command from the main board 31 is input to the lamp control CPU 351 via the input buffer circuits 355A and 355B. When the lamp control CPU 351 does not include an I / O port, an I / O port is provided between the input buffer circuits 355A and 355B and the lamp control CPU 351.
[0070]
In the lamp control board 35, the lamp control CPU 351 performs the game effect LED 28 a and the game effect lamp according to the turn-on / off pattern of the game effect LED 28 a, the game effect lamps 28 b and 28 c and the decoration lamp 25 defined according to each control command. 28b, 28c, and the decoration lamp 25 are turned on / off signals. The on / off signal is output to the game effect LED 28a, the game effect lamps 28b and 28c, and the decoration lamp 25. The on / off pattern is stored in the built-in ROM or external ROM of the lamp control CPU 351.
[0071]
In the main board 31, the CPU 56 outputs a control command for instructing the lighting of the prize ball lamp 51 when there is an unpaid prize ball remaining in the stored contents of the RAM 55, and the above-mentioned payout ball passage 186 a, When the ball break switch 187a, 187b (see FIG. 4) installed upstream of 186b does not detect a game ball, a control command for instructing lighting or blinking of the ball break lamp 52 is output. That is, in this example, when the ball break switch 187a and the ball break switch 187b no longer detect a game ball, a control command for instructing the lighting of the ball break lamp 52 is output. When one of the ball break switches 187a no longer detects a game ball, it outputs a control command instructing to blink the ball break lamp 52 twice continuously every predetermined period. Further, when any one of the other ball break switches 187b does not detect a game ball, a control command for instructing blinking of the ball break lamp 52 is output.
[0072]
In the lamp control board 35, each control command is input to the lamp control CPU 351 via the input buffer circuits 355A and 355B. The lamp control CPU 351 turns on / off the prize ball lamp 51 in accordance with these control commands. Similarly, the lamp control CPU 351 turns on and blinks the ball break lamp 52 in accordance with these control commands (for example, including various blinking modes such as blinking twice continuously every predetermined period), or Turns off. The lighting, blinking, or extinguishing pattern is stored in the built-in ROM or the external ROM of the lamp control CPU 351. Further, the lamp control CPU 351 outputs a light on / off signal to the start memory display 18 and the gate passage memory display 41 in accordance with the control command.
[0073]
As the input buffer circuits 355A and 355B, for example, 74HC540 and 74HC14 which are general-purpose CMOS-ICs are used. The input buffer circuits 355A and 355B can pass signals only in the direction from the main board 31 toward the lamp control board 35. Therefore, there is no room for signals to be transmitted from the lamp control board 35 side to the main board 31 side. Even if unauthorized modification is added to the circuit in the lamp control board 35, the signal output by the unauthorized modification is not transmitted to the main board 31 side. Note that a noise filter may be provided on the input side of the input buffer circuits 355A and 355B.
[0074]
In the main board 31, buffer circuits 620 and 63A are provided outside the output ports 570 and 573. As the buffer circuits 620 and 63A, for example, general-purpose CMOS-ICs 74HC250 and 74HC14 are used. According to such a configuration, since a signal input from the outside to the inside of the main board 31 is blocked, a signal line that can give a signal from the lamp control board 70 to the main board 31 is further reliably eliminated. be able to. A noise filter may be provided on the output side of the buffer circuits 620 and 63A.
[0075]
In this example, the ball break lamp 52 is configured to take a display mode that blinks in various modes. However, for example, an error display lamp (the error display lamp is, for example, a payout control board 37 according to the display cause. Other display means blink in various ways, such as by providing them on the front or back side of the game board, etc. (in the case of an error display lamp with 7 segment LEDs, etc.) It may be configured to take a display mode of lighting or blinking. In this case, for example, it is possible to display as follows. For example, when a certain error occurs, a predetermined lamp is turned on, and when the payout is stopped, the lamp blinks. In addition, when one error occurs, a predetermined lamp is turned on, and when a plurality of errors occur, the lamp blinks. In addition, when a ball biting error occurs in the prize ball payout mechanism, a predetermined lamp blinks. When a ball biting error occurs in the ball lending mechanism, the lamp flashes in such a manner that the lamp blinks twice every predetermined period. When a ball biting error occurs in both the winning ball payout mechanism and the ball lending mechanism, the lamp is turned on. In addition, when a ball break occurs in both the payout ball passages 186a and 186b (when the ball break switch 187a and the ball break switch 187b no longer detect a game ball), a predetermined lamp (for example, the ball break lamp 52) Lights up, and when a ball break occurs in one payout ball passage 186a or 186b, the lamp blinks, and when a ball for game lending for ball lending occurs in the payout ball passage 186c, every predetermined period. The lamp blinks twice consecutively. In addition, when the prize ball motor 289A is operating, when a detection output of the prize ball count switch 301A is not present (for example, a prize ball path error), a predetermined lamp blinks and the prize ball motor 289A is not operating. Nevertheless, when there is a detection output of the prize ball count switch 301A (in the case of illegal payout detection), the lamp blinks twice continuously every predetermined period, and the prize ball count switch 301A detects and outputs. The lamp is lit when the line is disconnected and short-circuited (note that the same configuration can be applied to lending ball payout). In addition, a predetermined lamp is lit when an insufficient payout of game balls is detected, and the lamp blinks when an excessive payout of game balls (for example, excessive prize ball error) is detected. Furthermore, when a prepaid card unit non-connection error described later occurs, a predetermined lamp is lit, and when a prepaid card unit communication error described later occurs, the lamp blinks. Note that the causes and modes of lighting and blinking described above are examples.
[0076]
FIG. 12 is a block diagram showing components related to payout, such as components of the payout control board 37 and the ball payout device 97. As shown in FIG. 12, the detection signal from the full switch 48 is input to the I / O port 57 of the main board 31 via the relay board 71. The full tank switch 48 is a switch for detecting a full tank of the surplus ball tray 4. In addition, detection signals from the ball break switches 187 a and 187 b and the ball break switch 187 c are also input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71. Here, the structure of the payout mechanism is a structure in which a prize ball payout mechanism as shown in FIG. 4 and a ball lending mechanism as shown in FIG. 6 are provided independently. It is assumed that the prize ball payout mechanism as shown in FIG. 4 has two payout paths.
[0077]
When the detection signal from either the ball break switch 187a or 187b indicates a ball break state, the CPU 56 of the main board 31 indicates that the detection signal from the ball break switches 187a and 187b indicates a ball break state. A payout control command for instructing a payout prohibition or the like for each of the case where the detection signal from the ball short switch 187c indicates a ball full state and the case where the detection signal from the full tank switch 48 indicates a full tank state Is sent out. When such a payout control command is received, the payout control CPU 371 of the payout control board 37 performs processing according to the received payout control command such as stopping the ball payout processing. When the instructions according to the state of each switch are the same instruction (for example, when both the payout ball passages 186a and 186b are instructed to stop payout when a ball breakage occurs or when a full tank is detected. ) May be sent out the same payout control command.
[0078]
In this embodiment, detection signals from the ball break switches 187a and 187b are input only to the main board 31 and a required payout control command is transmitted to the payout control board 37, but only to the payout control board 37. It may be input, or may be input to both the main board 31 and the payout control board 37. In this embodiment, the detection signal of the ball break switch 187c is also input only to the main board 31 and the required payout control command is transmitted to the payout control board 37. However, only the payout control board 37 is transmitted. Or may be input to both the main board 31 and the payout control board 37.
[0079]
Further, the detection signal from the prize ball count switch 301A is input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71, and input to the payout control board 37 via the relay board 72. Input to port 372b. The prize ball count switch 301A is provided in a payout mechanism portion of the ball payout device 97, and detects a prize ball payout ball actually paid out.
[0080]
When there is a winning, a payout control command indicating the number of winning balls is input to the payout control board 37 from the output ports (ports 0, 1) 570, 571 of the main board 31. The output port (output port 1) 571 outputs 8-bit data, and the output port 570 outputs a 1-bit strobe signal (INT signal). A payout control command indicating the number of winning balls is input to the I / O port 372a via the input buffer circuit 373A. The INT signal is input to the interrupt terminal of the payout control CPU 371 via the input buffer circuit 373B. The payout control CPU 371 inputs a payout control command via the I / O port 372a, and drives the ball payout device 97 in accordance with the payout control command to perform prize ball payout.
In this embodiment, the payout control CPU 371 is a one-chip microcomputer and incorporates at least a RAM.
[0081]
In the main board 31, buffer circuits 620 and 68A are provided outside the output ports 570 and 571. As the buffer circuits 620 and 68A, for example, general-purpose CMOS-ICs 74HC250 and 74HC14 are used. According to such a configuration, since a signal input from the outside to the inside of the main board 31 is blocked, it is possible to more reliably eliminate a signal line from which a signal may be given from the payout control board 37 to the main board 31. be able to. A noise filter may be provided on the output side of the buffer circuits 620 and 68A.
[0082]
The payout control CPU 371 outputs a ball lending number signal indicating the number of lending balls to the terminal board 160 via the output port 372c. Further, an error signal is output to the error display LED 374 via the output port 372d.
[0083]
Furthermore, detection signals from the prize ball count switch 301A and the ball lending count switch 301B are input to the input port 372b of the payout control board 37 via the relay board 72. The ball lending count switch 301B is provided at the lower part of the lending ball payout device 97C and detects a lending ball actually paid out. A drive signal from the payout control board 37 to the prize ball motor 289A is transmitted to the prize ball motor 289A via the output port 372c and the relay board 72. The drive signal from the payout control board 37 to the ball rental solenoid 127 is transmitted to the ball rental solenoid 127 via the output port 372c and the relay board 72.
[0084]
The card unit 50 is equipped with a card unit control microcomputer. Further, the card unit 50 is provided with a fraction display switch 152, a connecting table direction indicator 153, a card insertion display lamp 154, and a card insertion slot 155 (see FIG. 1). The balance display board 74 is connected with a frequency display LED, a ball lending switch, and a return switch provided in the vicinity of the hitting ball supply tray 3.
[0085]
A ball lending switch signal and a return switch signal are given from the balance display board 74 to the card unit 50 via the payout control board 37 in accordance with the player's operation. Further, a card balance display signal indicating a prepaid card balance and a ball lending display signal are given to the balance display board 74 from the card unit 50 via the payout control board 37. Between the card unit 50 and the payout control board 37, a connection signal (VL signal), a unit operation signal (BRDY signal), a ball lending request signal (BRQ signal), a ball lending completion signal (EXS signal) and a pachinko machine operation signal ( PRDY signal) is exchanged via the input port 372b and the output port 372e.
[0086]
When the power of the pachinko gaming machine 1 is turned on, the payout control CPU 371 of the payout control board 37 outputs a PRDY signal to the card unit 50. The card unit control microcomputer outputs a VL signal. The payout control CPU 371 determines the connected / unconnected state based on the input state of the VL signal. When a card is received in the card unit 50, the ball lending switch is operated and a ball lending switch signal is input, the card unit control microcomputer outputs a BRDY signal to the payout control board 37. When a predetermined delay time elapses from this point, the card unit control microcomputer outputs a BRQ signal to the payout control board 37. Then, the payout control CPU 371 of the payout control board 37 raises the EXS signal to the card unit 50, and when detecting the fall of the BRQ signal from the card unit 50, drives the ball lending solenoid 127 to give a predetermined number of lending balls. To the player. When the payout is completed, the payout control CPU 371 causes the EXS signal to the card unit 50 to fall. Thereafter, if the BRDY signal from the card unit 50 is not on, prize ball payout control is executed.
[0087]
As described above, the signal from the card unit 50 is input to the payout control board 37 that is directly connected to the card unit 50. Accordingly, with respect to the ball lending control, no signal is input from the card unit 50 to the main board 31, and there is no room for an illegal signal input from the card unit 50 side to the basic circuit 53 of the main board 31.
[0088]
Further, the card balance display signal and the ball lending possible display signal indicating the balance of the prepaid card are transmitted to the balance display board 74 without going through the payout control CPU 371. The ball lending switch signal and the return switch signal sent from the balance display board 74 are also transmitted to the card unit 50 without going through the payout control CPU 371.
[0089]
In this embodiment, the case where the card unit 50 is provided is taken as an example. However, the present invention can also be applied to a case where a game ball corresponding to the amount of money is lent according to coin insertion. Further, in this embodiment, a case where a game ball is lent is taken as an example, but the present invention can be applied even if a score is added.
[0090]
In this embodiment, at least the RAMs on the main board 31 and the payout control board 37 are backed up by a backup power source. That is, even if the power supply to the gaming machine is stopped, the contents of the RAM are saved for a predetermined period. When each CPU detects a decrease in power supply voltage, it performs a predetermined process and waits for power recovery. Further, when the power is turned on, each CPU restores the state before the power is turned off based on the stored data when the data is stored in the RAM.
[0091]
In addition, as described above, an INT signal is output from the output port (output port 0) 570 of the main board 31 in order to send commands to the payout control board 37, the display control board 80, the lamp control board 35, and the voice control board 70. Output to each electrical component control board. In this case, for example, the output port 570 has an 8-bit configuration, where bit 0 is an INT signal to the payout control board 37, bit 1 is an INT signal to the display control board 80, and bit 2 is an INT signal to the lamp control board 35. The signal, bit 3, is used for outputting the INT signal to the audio control board 70.
[0092]
FIG. 10 is a block diagram showing the internal configuration of the CPU 56 in more detail. The CPU core 501 has a register and performs arithmetic processing according to a program. The clock generator 502 divides a clock signal supplied from the outside and supplies it to each built-in device. The clock generator 502 can output a 1/2 frequency-divided clock as a system clock from the CLKO terminal, and can output a clock signal obtained by dividing the system clock from the IEO / SCLK0 terminal via the output control circuit 511. is there.
[0093]
The reset interrupt controller 503 notifies the CPU core 501 of a system reset signal input to the XRST terminal, a non-maskable interrupt request signal input to the XNMI terminal, and the like. The external bus interface 504 is a bus driver that performs direction control and drive control of an address bus, a data bus, and various control signals. The built-in RAM 55 can be backed up and a program is stored in the built-in ROM 54. The address decoder 505 can output four chip select signals XCS0 to 3 via the output control circuit 511. Note that the terminals of the chip select signals XCS0-3 are also used as input / output ports PB0-PB3.
[0094]
The memory control circuit 510 generates signals for controlling the built-in ROM 54 and the built-in RAM 55. In addition, the memory control circuit 510 has a built-in register that sets permission to access the built-in RAM 55.
[0095]
The PIO 506 is an 8-bit built-in input port PA0 to PA7. When the built-in PIO is not used, for example, the unused port is set to the input mode, and the port is connected to the ground level. The CTC 508 includes two external clock / timer trigger inputs CLK / TRG 2 and 3 and two timer outputs ZC / TO 0 and 1.
[0096]
FIG. 11 and FIG. 12 are explanatory diagrams showing assignment of output ports in this embodiment. As shown in FIG. 11, the output port 0 is an output port for a strobe signal (INT signal) of a control command sent to each electric component control board. The 8-bit data of the payout control command sent to the payout control board 37 is output from the output port 1, and the 8-bit data of the display control command sent to the symbol control board 80 is output from the output port 2. The 8-bit data of the lamp control command sent to the lamp control board 35 is output from the output port 3. Then, as shown in FIG. 12, 8-bit data of the voice control command sent to the voice control board 70 is output from the output port 4.
[0097]
Further, various information output signals from the output port 5 to the information terminal board 34 and the terminal board 160 through the information output circuit 64, that is, output data of information related to control are output. From the output port 6, the solenoid 16 for opening and closing the variable winning ball apparatus 15, the solenoid 21 for opening and closing the opening / closing plate 2 of the big prize opening, and the solenoid 21A for switching the path in the big prize opening are driven. A signal is output.
[0098]
FIG. 13 is an explanatory diagram showing bit assignment of input ports in this embodiment. As shown in FIG. 13, the winning ports 24a, 24b, 24b, 19a, 19b, 19b, start port 17, count switch 23, V Detection signals from the winning switch (specific area switch) 22 and the gate switch 12 are input. Also, the winning ball count switch 301A, the full switch 48, the ball break switch 187 detection signal, and the count switch short-circuit signal are input to bits 0 to 3 of the input port 1, respectively.
[0099]
FIG. 13 is a block diagram illustrating a configuration example around the CPU 56. As shown in FIG. 13, a voltage drop signal from the first power supply monitoring circuit (first power supply monitoring means) is connected to the non-maskable interrupt terminal (XNMI terminal) of the CPU 56. The first power supply monitoring circuit is a circuit that monitors the voltage of any one of the various DC power supplies used by the gaming machine and detects a power supply voltage drop. In this embodiment, the power supply voltage of VSL is monitored, and a low level voltage drop signal is generated when the voltage value falls below a predetermined value. VSL is the largest DC voltage used in gaming machines, and is + 30V in this example. Therefore, the CPU 56 can confirm the occurrence of power interruption by the interrupt process. In this embodiment, the first power supply monitoring circuit is mounted on a power supply board described later.
[0100]
FIG. 13 also shows a system reset circuit 65. In this embodiment, the system reset circuit 65 also serves as a second power supply monitoring circuit (second power supply monitoring means). That is, when the power is turned on, the reset IC 651 sets the output to the low level for a predetermined time determined by the capacity of the external capacitor, and sets the output to the high level when the predetermined time has elapsed. That is, the reset signal is raised to a high level to make the CPU 56 operable. The reset IC 651 monitors the power supply voltage of VSL, which is the power supply voltage equal to the power supply voltage monitored by the first power supply monitoring circuit, and the voltage value is a predetermined value (the first power supply monitoring circuit outputs a voltage drop signal). When the voltage is lower than the power supply voltage value), a low level voltage drop signal is generated. Therefore, the CPU 56 performs a predetermined power supply stop process in response to the voltage drop signal from the first power supply monitoring circuit, and then the system is reset. In this embodiment, the reset signal and the voltage drop signal from the second power supply monitoring circuit are the same signal.
[0101]
As shown in FIG. 13, the reset signal from the reset IC 651 is input to the NAND circuit 947 and also input to the clear terminal of the counter IC 941 via the inverting circuit (NOT circuit) 944. The counter IC 941 counts the clock signal from the oscillator 943 when the input to the clear terminal becomes low level. The Q5 output of the counter IC 941 is input to the NAND circuit 947 via the NOT circuits 945 and 946. The Q6 output of the counter IC 941 is input to the clock terminal of the flip-flop (FF) 942. The D input of the flip-flop 942 is fixed at a high level, and the Q output is input to an OR circuit (OR circuit) 949. The output of the NAND circuit 947 is introduced into the other input of the OR circuit 949 via the NOT circuit 948. The output of the OR circuit 949 is connected to the reset terminal of the CPU 56. According to such a configuration, since the reset signal (low level signal) is given twice to the reset terminal of the CPU 56 when the power is turned on, the CPU 56 surely starts operation.
[0102]
For example, the detection voltage of the first power supply monitoring circuit (voltage that outputs a voltage drop signal) is + 22V, and the detection voltage of the second power supply monitoring circuit is + 9V. In such a configuration, since the first power monitoring circuit and the second power monitoring circuit monitor the voltage of the same power supply VSL, the timing when the first voltage monitoring circuit outputs the voltage drop signal. And the timing at which the second voltage monitoring circuit outputs the voltage drop signal can be reliably set to a desired predetermined period. The desired predetermined period is a period from when the power supply stop process is started in response to the voltage drop signal from the first power supply monitoring circuit until the power supply stop process is reliably completed.
[0103]
In this example, the first detection condition for the first power supply monitoring means to output the detection signal is that the + 30V power supply voltage has dropped to + 22V, and the second power supply monitoring means outputs the detection signal. The second detection condition that becomes is that the + 30V power supply voltage is lowered to + 9V. However, the voltage value used here is an example, and other values may be used.
[0104]
However, although the monitoring range is narrowed, it is also possible to use a + 5V power supply voltage as the monitoring voltage of the first voltage monitoring circuit and the second voltage monitoring circuit. Also in that case, the detection voltage of the first voltage monitoring circuit is set higher than the detection voltage of the second voltage monitoring circuit.
[0105]
While power is not supplied from the + 5V power source that is the driving power source of the CPU 56 or the like, at least a part of the RAM is backed up by the backup power source supplied from the power supply board, and the contents are preserved even if the power source for the gaming machine is cut off. The When the +5 V power supply is restored, a reset signal is issued from the system reset circuit 65, so that the CPU 56 returns to a normal operation state. At that time, since necessary data is stored in the backup RAM, it is possible to return to the gaming state at the time of occurrence of the power failure when recovering from the power failure.
[0106]
Although FIG. 13 shows a configuration in which the reset terminal (low level signal) is given twice to the reset terminal of the CPU 56 when the power is turned on, the reset is surely released even if the reset signal rises only once. When using the CPU to be used, the circuit elements denoted by reference numerals 941 to 949 are not necessary. In that case, the output of the reset IC 651 is directly connected to the reset terminal of the CPU 56.
[0107]
The CPU 56 used in this embodiment also incorporates an I / O port (PIO) and a timer / counter circuit (CTC). The PIO has 4 bits PB0 to PB3 and 1 byte port PA0 to PA7. The ports PB0 to PB3 and PA0 to PA7 can be set to either input / output. However, the built-in PIO is not used in this embodiment. In that case, for example, all the ports are set to the input mode, and all the ports are connected to the ground level. When the power is turned on, the PIO is automatically set to the input mode.
[0108]
FIG. 14 is a block diagram showing the internal configuration of the CPU 56 in more detail. The CPU core 501 has a register and performs arithmetic processing according to a program. The clock generator 502 divides a clock signal supplied from the outside and supplies it to each built-in device. The clock generator 502 can output a 1/2 frequency-divided clock as a system clock from the CLKO terminal, and can output a clock signal obtained by dividing the system clock from the IEO / SCLK0 terminal via the output control circuit 511. is there.
[0109]
The reset interrupt controller 503 notifies the CPU core 501 of a system reset signal input to the XRST terminal, a non-maskable interrupt request signal input to the XNMI terminal, and the like. The external bus interface 504 is a bus driver that performs direction control and drive control of an address bus, a data bus, and various control signals. The built-in RAM 55 can be backed up and a program is stored in the built-in ROM 54. The address decoder 505 can output four chip select signals XCS0 to 3 via the output control circuit 511. Note that the terminals of the chip select signals XCS0-3 are also used as input / output ports PB0-PB3.
[0110]
The memory control circuit 510 generates signals for controlling the built-in ROM 54 and the built-in RAM 55. In addition, the memory control circuit 510 has a built-in register that sets permission to access the built-in RAM 55.
[0111]
The PIO 506 is an 8-bit built-in input port PA0 to PA7. When the built-in PIO is not used, for example, the unused port is set to the input mode, and the port is connected to the ground level. The CTC 508 includes two external clock / timer trigger inputs CLK / TRG 2 and 3 and two timer outputs ZC / TO 0 and 1.
[0112]
FIG. 15 is a block diagram illustrating a configuration example of the power supply board 910 of the gaming machine. The power supply board 910 is installed independently of the electric component control boards such as the main board 31, the display control board 80, the voice control board 70, the lamp control board 35, and the payout control board 37, and each electric component control board in the gaming machine and Generates voltage used by mechanical components. In this example, AC24V, VSL (DC + 30V), DC + 21V, DC + 12V, and DC + 5V are generated. A capacitor 916 serving as a backup power supply is charged from a line of power supply for driving DC + 5V, that is, an IC or the like on each substrate.
[0113]
The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the connector 915. The rectifier circuit 912 also generates a DC voltage of +30 V from AC 24 V and outputs it to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 generates + 22V, + 12V, and + 5V and outputs them to the connector 915. The connector 915 is connected to, for example, a relay board, and power of a voltage necessary for each electric component control board and the mechanism component is supplied from the relay board. Note that a power switch 918 for stopping or starting the power supply to the gaming machine is installed on the input side of the transformer 911.
[0114]
The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-capacitance capacitor 916 is connected between the backup + 5V line and the ground level. Capacitor 916 has power so that the storage state can be maintained with respect to the backup RAM of the electrical component control board when the power supply to the gaming machine is cut off (RAM that is backed up by power, that is, storage means that can be in the storage content storage state). Backup power supply. Further, a backflow preventing diode 917 is inserted between the + 5V line and the backup + 5V line.
[0115]
A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.
[0116]
The power supply board 910 is mounted with a power monitoring IC 902 that constitutes the first power monitoring circuit described above. The power monitoring IC 902 detects the occurrence of power interruption by introducing the VSL power supply voltage and monitoring the VSL power supply voltage. Specifically, when the VSL power supply voltage becomes equal to or lower than a predetermined value (+22 V in this example), a voltage drop signal is output because the power supply is cut off. The power supply voltage to be monitored is preferably higher than the power supply voltage (+5 V in this example) of the circuit element mounted on each electric component control board. In this example, VSL, which is a voltage immediately after being converted from AC to DC, is used. The voltage drop signal from the power monitoring IC 902 is supplied to the main board 31, the payout control board 37, and the like.
[0117]
The predetermined value for the power monitoring IC 902 to detect the power-off is lower than the normal voltage, but is a voltage that allows the CPU on each electrical component control board to operate for a while. Further, the power monitoring IC 902 is configured to monitor a voltage that is higher than a voltage for driving a circuit element such as a CPU (+5 V in this example) and immediately after being converted from AC to DC. Therefore, the monitoring range can be expanded for the voltage required by the CPU. Therefore, more precise monitoring can be performed. Furthermore, when VSL (+ 30V) is used as the monitoring voltage, the voltage supplied to the various switches of the gaming machine is + 12V, so that it can be expected to prevent erroneous switch-on detection at the time of instantaneous power interruption. That is, when the voltage of the + 30V power supply is monitored, it is possible to detect a decrease in the level before + 12V created after the creation of + 30V starts to drop. Therefore, when the voltage of the + 12V power supply decreases, the switch output becomes in the on state. However, if the power supply interruption is recognized by monitoring the + 30V power supply voltage that decreases faster than + 12V, the power supply is turned on before the switch output shows the on state. It is possible to enter a state of waiting for recovery and not detect switch output.
[0118]
Further, since the power monitoring IC 902 is mounted on the power supply board 910 separate from the electric component control board, the voltage drop signal can be supplied from the first power supply monitoring circuit to the plurality of electric component control boards. Even if there are any number of electrical component control boards that require a voltage drop signal, it is only necessary to provide one first power supply monitoring means. Therefore, each electrical component control means in each electrical component control board performs the return control described later. Even if it goes, the cost of the gaming machine does not rise so much.
[0119]
In the configuration shown in FIG. 15, the detection output (voltage drop signal) of the power supply monitoring IC 902 is supplied to each electrical component control board (for example, the main board 31 and the payout control board 37) via the buffer circuits 918 and 919. However, for example, a configuration may be adopted in which one detection output is transmitted to the relay board and the same signal is distributed from the relay board to each electric component control board. Further, a buffer circuit corresponding to the number of substrates that require a voltage drop signal may be provided.
[0120]
FIGS. 16 and 17 are explanatory diagrams showing output port allocation in this embodiment. As shown in FIG. 16, the output port 0 is an output port for a strobe signal (INT signal) of a control command sent to each electric component control board. The 8-bit data of the payout control command sent to the payout control board 37 is output from the output port 1, and the 8-bit data of the display control command sent to the symbol control board 80 is output from the output port 2. The 8-bit data of the lamp control command sent to the lamp control board 35 is output from the output port 3. As shown in FIG. 17, 8-bit data of the voice control command sent to the voice control board 70 is output from the output port 4.
[0121]
Further, various information output signals from the output port 5 to the information terminal board 34 and the terminal board 160 through the information output circuit 64, that is, output data of information related to control are output. From the output port 6, the solenoid 16 for opening and closing the variable winning ball apparatus 15, the solenoid 21 for opening and closing the opening / closing plate 2 of the big prize opening, and the solenoid 21A for switching the path in the big prize opening are driven. A signal is output.
[0122]
FIG. 18 is an explanatory diagram showing bit assignment of input ports in this embodiment. As shown in FIG. 18, the bits 0 to 7 of the input port 0 have a winning port switch 24a, a winning port switch 24b, a winning port switch 19a, a winning port switch 19b, a starting port switch 17, a count switch 23, and V, respectively. Detection signals from the winning switch (specific area switch) 22 and the gate switch 12 are input. In addition, the detection signals of the winning ball count switch 301A, the full tank switch 48, the ball break switches 187a, 187b, and 187c and the count switch short-circuit signal are input to bits 0 to 5 of the input port 1, respectively.
[0123]
Next, the operation of the gaming machine will be described.
FIG. 19 is a flowchart showing main processing executed by the CPU 56 on the main board 31. When the power to the gaming machine is turned on, in the main process, the CPU 56 first performs necessary initial settings.
[0124]
In the initial setting process, the CPU 56 first sets the interrupt prohibition (step S1). Next, the interrupt mode is set to interrupt mode 2 (step S2), and a stack pointer designation address is set to the stack pointer (step S3). Then, the built-in device register is initialized (step S4). Further, after initialization (step S5) of CTC (counter / timer) and PIO (parallel input / output port) which are built-in devices (built-in peripheral circuits), the RAM is set in an accessible state (step S6).
[0125]
The CPU 56 used in this embodiment has the following three types of maskable interrupt (INT) modes. When a maskable interrupt occurs, the CPU 56 automatically sets the interrupt disabled state and saves the contents of the program counter in the stack.
[0126]
Interrupt mode 0: The built-in device that has issued the interrupt request sends an RST instruction (1 byte) or a CALL instruction (3 bytes) onto the internal data bus of the CPU. Therefore, the CPU 56 executes the instruction at the address corresponding to the RST instruction or the address specified by the CALL instruction. At reset, the CPU 56 automatically enters interrupt mode 0. Therefore, when setting to interrupt mode 1 or interrupt mode 2, it is necessary to perform a process for setting to interrupt mode 1 or interrupt mode 2 in the initial setting process.
[0127]
Interrupt mode 1: In this mode, when an interrupt is accepted, the mode always jumps to address 0038 (h).
[0128]
Interrupt mode 2: A mode in which the address synthesized from the value (1 byte) of the specific register (I register) of the CPU 56 and the interrupt vector (1 byte: least significant bit 0) output by the built-in device indicates the interrupt address It is. That is, the interrupt address is an address indicated by 2 bytes in which the upper address is the value of the specific register and the lower address is the interrupt vector. Therefore, an interrupt process can be set at an arbitrary address (although it is skipped). Each built-in device has a function of sending an interrupt vector when making an interrupt request.
[0129]
Therefore, when the interrupt mode 2 is set, it becomes possible to easily process an interrupt request from each built-in device, and it is possible to install an interrupt process at an arbitrary position in the program. . Furthermore, unlike interrupt mode 1, it is also easy to prepare each interrupt process for each interrupt generation factor. As described above, in this embodiment, the CPU 56 is set to the interrupt mode 2 in step S2 of the initial setting process.
[0130]
Then, it is confirmed whether or not data protection processing (for example, power failure occurrence NMI processing such as addition of parity data) has been performed in the backup RAM area when the power is turned off (step S7). In this embodiment, when an unexpected power failure occurs, processing for protecting data in the backup RAM area is performed. When such protection processing is performed, it is assumed that there is a backup. When it is confirmed that there is no backup, the CPU 56 executes an initialization process.
[0131]
In this embodiment, whether or not there is backup data in the backup RAM area is confirmed by the state of the backup flag set in the backup RAM area when the power is turned off. In this example, as shown in FIG. 20, if “55H” is set in the backup flag area, it means that there is a backup (ON state), and if a value other than “55H” is set, there is no backup (OFF). State).
[0132]
After confirming that there is a backup, the CPU 56 performs a data check of the backup RAM area (parity check in this example). In the case of recovery after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state at the time of power-off, and therefore an initialization process that is executed at the time of power-on not at the time of power failure recovery is executed.
[0133]
If the check result is normal (step S8), the CPU 56 performs a game state restoration process for returning the internal state of the game control means and the control state of the electric component control means such as the display control means to the state when the power is cut off. (Step S9). Then, the saved value of the PC (program counter) stored in the backup RAM area is set in the PC, and the address is restored.
[0134]
In the initialization process, the CPU 56 first performs a RAM clear process (step S11). Also, initial value setting processing is performed for setting initial values in predetermined work areas (for example, a normal symbol determination random number counter, a normal symbol determination buffer, a special symbol left middle right symbol buffer, a payout command storage pointer, etc.). Further, processing for initializing the sub-boards (lamp control board 35, payout control board 37, voice control board 70, symbol control board 80) is executed (step S13). The process of initializing the sub board is a process of sending an initial setting command, for example.
[0135]
Then, a CTC register set in the CPU 56 is set so that a timer interrupt is periodically generated every 2 ms (step S14). That is, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value. Since the interruption is prohibited in step S1 of the initial setting process, the interruption is permitted before the initialization process is completed (step S15).
[0136]
In this embodiment, the built-in CTC of the CPU 56 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. When the timer interrupt occurs, as shown in FIG. 21, the CPU 56 sets a timer interrupt flag indicating that a timer interrupt has occurred, for example (step S12).
[0137]
When the execution of the initialization process (steps S11 to S15) is completed, the main process shifts to a loop process in which it is confirmed whether or not a timer interrupt has occurred (step S17). In the loop, display random number update processing (step S16) is also executed.
[0138]
When the CPU 56 recognizes that a timer interrupt has occurred in step S17, it executes the game control process of steps S21 to S31. In the game control process, the CPU 56 first inputs the states of the switches such as the gate sensor 12, the start port sensor 17, the count sensor 23, and the winning port switches 19a, 19b, 24a, and 24b via the switch circuit 58, Is determined (switching process: step S21).
[0139]
Next, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S22).
[0140]
Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S23). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of stop symbol (step S24).
[0141]
Further, the CPU 56 performs special symbol process processing (step S25). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to the gaming state. The value of the special symbol process flag is updated during each process according to the gaming state. Further, normal symbol process processing is performed (step S26). In the normal symbol process, the corresponding process is selected and executed in accordance with the normal symbol process flag for controlling the variable display 10 using the 7-segment LED in a predetermined order. The value of the normal symbol process flag is updated during each process according to the gaming state.
[0142]
Next, the CPU 56 performs a process of setting a display control command related to the special symbol in a predetermined area of the RAM 55 and sending the display control command (special symbol command control process: step S27). In addition, a display control command related to the normal symbol is set in a predetermined area of the RAM 55, and a process of sending the display control command is performed (normal symbol command control process: step S28).
[0143]
Further, the CPU 56 performs information output processing for outputting data such as jackpot information, start information, probability variation information supplied to the hall management computer, for example (step S29).
[0144]
Further, the CPU 56 issues a drive command to the solenoid circuit 59 when a predetermined condition is established (step S30). The solenoid circuit 59 drives the solenoids 16 and 21 in accordance with the drive command, thereby bringing the variable winning ball device 15 or the opening / closing plate 20 into an open state or a closed state.
[0145]
Then, the CPU 56 executes a prize ball process for setting the number of prize balls based on the detection outputs of the switches 17, 23, 19a, 19b, 24a, 24b for detecting a winning at each winning mouth (step S31). ). Specifically, a payout control command is output to the payout control board 37 in response to winning detection. The payout control CPU 371 mounted on the payout control board 37 drives the ball payout device 97 according to the payout control command.
[0146]
With the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, in the timer interrupt process, for example, only a flag indicating that an interrupt has occurred is set, and the game control process is executed in the main process, but the game control process is performed in the timer interrupt process. May be executed.
[0147]
In addition, the main process includes a process for determining whether or not to shift to the game control process, and whether or not the CPU 56 should shift to the game control process by the timer interrupt process based on the timer interrupt generated periodically. Since the flag for determining whether or not is set or the like, all of the game control processing is surely executed. In other words, until all the game control processes are executed, it is not determined whether or not to shift to the next game control process, so it is guaranteed that all the processes in the game control process are completed. ing.
[0148]
As described above, in this embodiment, the interrupt mode 2 is set in the initial setting process for the CPU 56 incorporating the CTC and PIO. Therefore, a periodic timer interrupt process using the built-in CTC can be easily realized. Also, the timer interrupt process can be set at an arbitrary position on the program. In addition, switch detection processing using the built-in PIO can be easily realized by interrupt processing. As a result, it is possible to obtain effects such as a simplified program configuration and a reduced number of program development steps.
[0149]
Note that after the setting of CTC and PIO (step S5) is completed, an internal register for determining the frequency of the clock signal output from the IEO / SCLK0 terminal may be set. At that time, the frequency of the clock signal is set to a frequency corresponding to 2 ms which is the start cycle of the game control process. When such setting is performed, a clock signal having a frequency corresponding to the activation period of the game control process is externally output from the CPU 56 from the IEO / SCLK0 terminal. Then, a signal corresponding to the activation cycle of the game control process can be observed outside the CPU 56. Therefore, it becomes easy to simulate a game control process by the CPU 56 and to test an operation state of the CPU 56 outside the gaming machine using such a signal.
[0150]
Also, among the output ports 0 to 6 shown in FIGS. 16 and 17, the output ports 0, 1, 2, 3, and 4 are special symbol command control processing (step S25) in the game control processing, and normal symbols. Access is made by command control processing (step S27), prize ball processing (step S31), or the like. The output port 5 is accessed by the information output process (step S29), and the output port 6 is accessed by the special symbol process (step S25) and the normal symbol process (step S26).
[0151]
Next, a specific example of the switch process (step S21) in the main process will be described. In this embodiment, when the ON state of the detection signal continues for a predetermined time, it is certainly determined that the switch is turned on, and processing corresponding to the switch on is started. A switch timer is used to measure the predetermined time. The switch timer is a 1-byte counter formed in the backup RAM area, and is incremented by 1 every 2 ms when the detection signal indicates an ON state. As shown in FIG. 22A, the switch timers are provided by the number N of detection signals. In this embodiment, N = 14. In the RAM, the addresses of the switch timers are arranged in the same order as the bit arrangement order of the input ports (from top to bottom shown in FIG. 18).
[0152]
In this embodiment, when the detection signal is kept off for a predetermined time, it is determined that the switch has been turned off, and processing corresponding to the switch off is started. A switch-off timer is used to measure the predetermined time. The switch-off timer is a 1-byte counter formed in the backup RAM area, and is incremented by 1 every 2 ms when the detection signal indicates an off state. As shown in FIG. 22B, in this example, a switch-off timer for the full switch 48 is provided. In the RAM, the addresses of the switch timers are arranged in the same order as the bit arrangement order of the input ports (from top to bottom shown in FIG. 18).
[0153]
FIG. 23 is a flowchart illustrating a processing example of the switch processing in step S21 in the game control processing. The switch process is first executed in the game control process as shown in FIG. In the switch process, the CPU 56 first inputs data input to the input port 0 (step S71). Next, “8” is set as the number of processes (step S72), and the address of the switch timer for the winning opening switch 24a is set in the pointer (step S73). Then, a switch check processing subroutine is called (step S74).
[0154]
FIG. 24A is a flowchart showing a switch check processing subroutine. In the switch check processing subroutine, the CPU 56 sets port input data, in this case, input data from the input port 0, as a “comparison value” (step S81). Further, clear data (00) is set (step S82). Then, the switch timer pointed to by the pointer (the switch timer address is set) is loaded (step S83), and the comparison value is shifted to the right (from the upper bit to the lower bit) (step S84). Data of input port 0 is set as the comparison value. In this case, the detection signal of the winning opening switch 24a is pushed out to the carry flag.
[0155]
If the value of the carry flag is “1” (step S85), that is, if the detection signal of the winning opening switch 24a is ON, the value of the switch timer is incremented by 1 (step S87). If the value after addition is not 0, the addition value is returned to the switch timer (steps S88 and S89). When the value after addition becomes 0, the addition value is not returned to the switch timer. That is, when the value of the switch timer has already reached the maximum value (255), the value is not increased further.
[0156]
If the value of the carry flag is “0”, that is, if the detection signal of the winning opening switch 24a is in the OFF state, clear data is set in the switch timer (step S86). That is, if the switch is off, the value of the switch timer returns to zero.
[0157]
Thereafter, the CPU 56 adds 1 to the pointer (switch timer address) (step S90) and subtracts 1 from the number of processes (step S91). If the number of processes is not 0, the process returns to step S82. Then, the processes in steps S82 to S92 are repeated.
[0158]
The processes of steps S82 to S92 are repeated for the number of processes, that is, eight times, and during that time, the detection signal of the switch input to the 8 bits of the input port 0 is sequentially checked to determine whether it is on or off. If it is ON, the value of the corresponding switch timer is incremented by one.
[0159]
The CPU 56 inputs the data input to the input port 1 in step S75 of the switch process. Next, “6” is set as the processing number (step S76), and the address of the switch timer for the winning ball count switch 301A is set in the pointer (step S77). Then, a switch check processing subroutine is called (step S78).
[0160]
In the switch check processing subroutine, since the above-described processing is executed, the processing of steps S82 to S92 is repeated for the number of processing, that is, 6 times, and the detection signal of the switch input to the 4 bits of the input port 1 during that time. Then, a check process is sequentially performed to determine whether the state is on or off. If the state is on, the value of the corresponding switch timer is incremented by one.
[0161]
In this embodiment, since the game control process is started every 2 ms, the switch process is also executed once every 2 ms. Therefore, the switch timer is incremented by 1 every 2 ms.
[0162]
Further, the CPU 56 inputs the data input to the input port 1 in step S61 of the switch process. Next, “2” is set as the processing number (step S62), and the address of the switch timer for the winning ball count switch 301A is set in the pointer (step S63). Then, a switch-off check processing subroutine is called (step S64).
[0163]
FIG. 24B is a flowchart showing a switch-off check processing subroutine. Here, an off check process of the full tank switch 48 corresponding to the processing number 2 will be mainly described. In the switch-off check processing subroutine, the CPU 56 sets the port input data, in this case, the input data from the input port 1, as the “comparison value” (step S81a). Further, clear data (00) is set (step S82a). Then, the switch-off timer pointed to by the pointer (the switch-off timer address is set) is loaded (step S83a), and the comparison value is shifted to the right (from the upper bit to the lower bit) (step S84a). . Data of the input port 1 is set as the comparison value. In this case, it is assumed that the detection signal of the full switch 48 corresponding to the processing number 2 is pushed out to the carry flag. That is, the description of the processing in the processing number 1 is omitted.
[0164]
If the value of the carry flag is “1” (step S85a), that is, if the detection signal of the full switch 48 is OFF, the value of the switch-off timer is incremented by 1 (step S87a). If the value after addition is not 0, the addition value is returned to the switch-off timer (steps S88a and S89a). When the value after addition becomes 0, the addition value is not returned to the switch-off timer. That is, when the value of the switch-off timer has already reached the maximum value (1), the value is not increased further.
[0165]
If the value of the carry flag is “1”, that is, if the detection signal of the full switch 48 is on, clear data is set in the switch-off timer (step S86a). That is, if the switch is on, the value of the switch-off timer returns to zero.
[0166]
Thereafter, the CPU 56 adds 1 to the pointer (switch-off timer address) (step S90a) and subtracts 1 from the number of processes (step S91). If the number of processes is not 0, the process returns to step S82. Then, the processes in steps S82 to S92 are repeated.
[0167]
The processing of steps S82a to S92a is repeated for the number of processing, that is, twice, during which the detection signal of the switch (only the full switch 48 is shown in this example) input to 2 bits of the input port 1 Are sequentially checked to determine whether they are on or off. If they are off, the value of the corresponding switch-off timer is incremented by one.
[0168]
In this embodiment, since the game control process is started every 2 ms, the switch process is also executed once every 2 ms. Accordingly, the switch-off timer is incremented by 1 every 2 ms.
[0169]
25 to 29 are flowcharts showing an example of the prize ball process in step S31 in the game control process. In this embodiment, in the prize ball processing, it is determined whether or not the prize opening switches 19a, 19b, 24a, 24b, the count switch 23 and the start opening switch 17 are turned on, and if they are turned on, a predetermined payout control command is determined. Is sent to the payout control board 37, and it is determined whether or not the full switch 48 and the ball break switches 187a, 187b, 187c are turned on, and if they are turned on, a predetermined payout control command is issued. Processing such as control to be sent out to the payout control board 37 is performed.
[0170]
In the prize ball process, the CPU 56 sets “0” as the offset of the input determination value table (step S121), and sets “0” as the offset of the address of the switch timer (step S122). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the switch timer address offset “0” indicates that the switch timer corresponding to the winning port switch 24a is designated. Means. Also, “4” is set as the number of repetitions (step S123). Then, a switch-on check routine is called (step S124).
[0171]
The input determination value table is a ROM area in which a determination value for determining that the switch has been turned on when it is detected how many times it is continuously turned on is set for each switch. A configuration example of the input determination value table is shown in FIG. As shown in FIG. 32, the input determination value table includes “2”, “50”, “1”, “250”, “30”, “250” in order from the top, that is, from the area with the smallest address value. , “30”, “250”, and “1” are set. As described above, in this example, the determination value used for full tank detection is set to a value sufficiently larger than the determination value used for full tank cancellation detection, and full tank detection is performed reliably and accurately and full tank cancellation detection is performed. It is performed promptly (in this example, immediately). In addition, the determination value used for detecting the break of the ball is set to a value larger than the determination value used for the detection of the full tank cancellation, and when the ball is surely recognized as having a ball, the detection of the break of the ball is performed. Yes. In the switch-on check routine, the judgment value set at the address determined by the start address and offset value of the input judgment value table is compared with the value of the switch timer determined by the start address and offset value of the switch timer. In such a case, for example, a switch-on flag is set. In addition, said determination value is an example and may be another value.
[0172]
As described above, the period for determining that the switch is turned on in accordance with the detection target (winning detection, full tank detection, ball-out detection) can be set to different periods, so determination according to various detection targets Processing is possible.
[0173]
An example of the switch-on check routine is shown in FIG. In the switch-on check routine, the CPU 56 sets the head address of the input determination value table (see FIG. 32) (step S101). Then, an offset is added to the address (step S102), and a switch-on determination value is loaded from the address after the addition (step S103).
[0174]
Next, the CPU 56 sets the start address of the switch timer (step S104), adds an offset to the address (step S105), and loads the value of the switch timer from the address after the addition (step S106). Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the values of the switch timers corresponding to the switches are loaded.
[0175]
Then, the CPU 56 compares the loaded switch timer value with the switch-on determination value (step S107). If they match, a switch-on flag is set (step 108).
[0176]
In this case, in the switch-on check routine, the switch-on flag is set if the value of the switch timer corresponding to the winning opening switch 24a matches the switch-on determination value “2” (step S125). That is, in this example, the switch-on flag is set if the winning opening switch 24a is on for a period of 0.004 seconds. When the switch-on flag is set, 10 counters are incremented by 1 (step S126). The switch check-on routine is executed for the number of repetitions initially set (step S127, S128) while the offset of the switch timer address is updated (step S129). For 24a and 24b, the value of the corresponding switch timer is compared with the switch-on determination value “2”. The 10-piece counter is a counter that indicates the number of paying out 10 game balls as prizes.
[0177]
Next, the CPU 56 sets “0” as the offset of the input determination value table (step S130), and sets “4” as the offset of the switch timer address (step S131). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Also, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the switch timer address offset “4” designates the switch timer corresponding to the start port switch 17. Means. Then, a switch-on check routine is called (step S132).
[0178]
In the switch-on check routine, if the value of the switch timer corresponding to the start port switch 17 matches the switch-on determination value “2”, the switch-on flag is set (step S133). (Step S134). The 6-counter is a counter that indicates the number of 6 game ball payouts as a prize.
[0179]
Next, the CPU 56 sets “0” as the offset of the input determination value table (step S135), and sets “5” as the offset of the switch timer address (step S136). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the offset “5” of the switch timer address indicates that the switch timer corresponding to the count switch 23 is designated. means. Then, a switch-on check routine is called (step S137).
[0180]
In the switch-on check routine, if the value of the switch timer corresponding to the count switch 23 matches the switch-on determination value “2”, the switch-on flag is set (step S138), so 15 counters are incremented by one. (Step S134). The 15 counter is a counter that indicates the number of paying out 15 game balls as prizes.
[0181]
Further, the CPU 56 sets “1” as the offset of the input determination value table (step S150), and sets “9” as the offset of the switch timer address (step S151). The offset “1” in the input determination value table means that the second data “50” in the input determination value table is used. Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the switch timer address offset “9” designates the switch timer corresponding to the full switch 48. Means. Then, a switch-on check routine is called (step S152).
[0182]
In the switch-on check routine, if the value of the switch timer corresponding to the full tank switch 48 matches the full tank switch on determination value “50”, the switch on flag is set (step S153), so the full tank flag is set. (Step S154).
[0183]
Further, the CPU 56 sets “2” as the offset of the input determination value table (step S155a), and sets “1” as the offset of the address of the switch-off timer (step S155b). The offset “2” in the input determination value table means that the third data “1” in the input determination value table is used. Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the switch timer address offset “2” designates the switch-off timer corresponding to the full switch 48. Means that. Then, a switch-off check routine is called (step S155c).
[0184]
An example of the switch-off check routine is shown in FIG. In the switch-off check routine, the CPU 56 sets the head address of the input determination value table (see FIG. 32) (step S101a). Then, an offset is added to the address (step S102a), and a switch-off determination value is loaded from the address after the addition (step S103a).
[0185]
Next, the CPU 56 sets the start address of the switch timer (step S104a), adds an offset to the address (step S105a), and loads the value of the switch-off timer from the address after the addition (step S106a). Since the switch-off timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the value of the switch-off timer corresponding to the switch is loaded.
[0186]
Then, the CPU 56 compares the loaded switch-off timer value with the switch-off determination value (step S107a). If they match, a switch-off flag is set (step 108).
[0187]
In the switch-off check routine, the switch-off flag is set if the value of the switch-off timer corresponding to the full-tan switch 48 matches the full-tan switch-off determination value “1” (step S155d). It is reset (step S155e).
[0188]
In this embodiment, since “50” is used as the data for detecting the full tank, the ON output determination period is set to 0.1 second, and the full tank state continues for 0.1 second. The tongue flag is set. However, a value larger than “50” or a smaller value may be used as the full-tank detection data as long as full-tank detection can be performed accurately.
[0189]
In this embodiment, since “1” is used as the data for detecting the full tank elimination, the off output determination period is set to 0.002 seconds, and the full tank state continues for 0.002 seconds. In this case, the full flag is reset. However, if it is within a range in which full tank elimination detection can be performed quickly (for example, a value such that the OFF output determination period is shorter than the ON output determination period), the data for full tank elimination detection is “1”. A larger value may be used. For example, when “30” is set, it is possible to perform control such as resuming the payout control after confirming that the full tank has been completely eliminated. Note that the switch check process (see FIG. 30B) is performed in step S155c as a process for performing the full tank elimination detection. However, the full tank elimination detection process is performed without providing such a process. The full tank cancellation may be detected in response to the switch on-timer (see FIG. 22A) becoming 0 (clear data is set in step S86).
[0190]
As described above, a sufficient period (on output determination period) for performing full tank detection is taken, and a period (off output determination period) for performing full tank elimination detection is a predetermined period shorter than the on output determination period. By adopting such a configuration, it is possible to accurately detect that the tank is full, and to quickly detect cancellation of the full tank. Therefore, appropriate full tank detection and full tank elimination detection can be performed.
[0191]
Further, the CPU 56 sets “3” as the offset of the input determination value table (step S156), and sets “0A (H)” as the offset of the address of the switch timer (step S157). The offset “3” in the input determination value table means that the fourth data “250” in the input determination value table is used. Also, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the switch timer address offset “0A (H)” is designated by the switch timer corresponding to the ball break switch 187a. Means that Then, a switch-on check routine is called (step S158).
[0192]
In the switch-on check routine, if the value of the switch timer corresponding to the ball-out switch 187a matches the ball-out switch-on determination value “250”, the switch-on flag is set (step S159).
[0193]
If the switch-on flag is set in step S159, the CPU 56 sets “0B (H)” as the offset of the switch timer address (step S160). Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the switch timer address offset “0B (H)” designates the switch timer corresponding to the ball break switch 187b. Means that. Then, a switch-on check routine is called (step S161).
[0194]
In the switch-on check routine, if the value of the switch timer corresponding to the ball-out switch 187b matches the ball-out switch-on determination value “250”, the switch-on flag is set (step S162). A flag is set (step S163). In other words, in this example, if the game balls stored in both of the two payout ball passages 186a and 186b are insufficient, the double-sided ball state flag is set.
[0195]
If the switch-on flag is not set in step S159, the CPU 56 sets “0B (H)” as the offset of the switch timer address (step S164). Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the switch timer address offset “0B (H)” designates the switch timer corresponding to the ball break switch 187b. Means that. Then, a switch-on check routine is called (step S165).
[0196]
In the switch-on check routine, if the value of the switch timer corresponding to the ball-out switch 187b matches the ball-out switch-on determination value “250”, the switch-on flag is set (step S166). A flag is set (step S167). Note that the one-side ball-out state flag is also set when the value of the switch timer corresponding to the ball-out switch 187b does not coincide with the ball-out switch on determination value “250” in step S162 (step S167). That is, in this example, when the game balls stored in either one of the two payout ball passages 186a and 186b are insufficient, the one-side ball cut state flag is set.
[0197]
Although not explicitly shown in FIG. 26, switch-off timers corresponding to the ball-off switches 187a and 187b are prepared, and when the value reaches 50, the both-side ball-off state flag or the one-side ball-out state flag is reset. . That is, when it is detected that a predetermined number or more of game balls are stored in both of the two payout ball passages 186a and 186b, the one-sided ball state flag and the both-sided ball state flag are reset.
[0198]
Further, the CPU 56 sets “5” as the offset of the input determination value table (step S168), and sets “0C (H)” as the offset of the address of the switch timer (step S169). The offset “5” in the input determination value table means that the sixth data “250” in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 18, the switch timer address offset “0C (H)” is designated by the switch timer corresponding to the ball break switch 186c. Means that Then, a switch-on check routine is called (step S170).
[0199]
In the switch-on check routine, if the value of the switch timer corresponding to the ball-out switch 186c matches the ball-out switch-on determination value “250”, the switch-on flag is set (step S171). A flag is set (step S172). Although not explicitly shown in FIG. 26, when a switch-off timer corresponding to the ball break switch 186c is prepared and the value becomes 50, the lending ball state flag is reset.
[0200]
Next, in the process shown in FIG. 27, the CPU 56 checks whether or not the prize ball payout is stopped (step S201). The prize ball payout stop state is a state after a prize ball payout stop state designation or payout stop state designation command is sent to the payout control board 37. Further, the CPU 56 confirms whether or not the ball lending is stopped (step S202 or step S207). The ball lending stop state is a state after a command for specifying a ball lending stop state or a payout stop state designation is sent to the payout control board 37.
[0201]
In the winning ball payout stop state and the ball lending stop state (steps S201 and S202), the CPU 56 turns off the above-mentioned double-sided ball state flag, one-sided ball state flag, loaned ball state flag, and full tank flag. Whether or not (step S203). If all of them are off, the CPU 56 performs a command transmission control process relating to designation of a winning ball payout possible state and designation of a ball lending possible state (step S204). In the command transmission control process related to the designation of the winning ball payable state and the ball lending possible state, after predetermined data is set in the command transmission table for the payout control command, the payout control command sending process is executed (others). The same processing is also executed in the command transmission control processing in the payout control command). If not OFF, the process proceeds to the process shown in FIG. The command transmission table will be described in detail later. Note that some command transmission tables may be set based on elimination of some failures. For example, when it is confirmed in step S203 that the full tank flag, the double-sided ball flag, and the one-sided ball flag are turned off, command transmission control processing related to designation of a winning ball payout enabled state is performed, and the loaned ball state flag and the full flag are turned off. If it is confirmed, a command transmission control process related to the ball lending possible state designation may be performed.
[0202]
If the winning ball payout is stopped, but the ball lending is not stopped, the CPU 56 checks whether or not the above-described double-sided ball state flag is off (steps S201, S202, S205). If the double-sided ball state flag is off, the CPU 56 performs a command transmission control process for designation of a winning ball payout enabled state (step S206). In step S205, it is also preferable to check whether the one-sided ball state flag is off.
[0203]
If neither the winning ball payout stop state nor the ball lending stop state is in effect, the CPU 56 confirms whether or not the payout completion confirmation is possible, and if the payout completion confirmation is possible, whether the one-side ball dead state flag is off. Confirmation (steps S201, S207, S208, S209). The payout completion checkable state is a state after a payout completion checkable state designation command is transmitted to the payout control board 37. If the one-side ball out flag is off, the CPU 56 performs a command transmission control process related to designation of a winning ball payout enabled state (including designation that payout completion confirmation is unnecessary in this example) (step S206). ). If the one-side ball cut state flag is not turned off or if the payout completion confirmation is not possible in step S208, the process proceeds to FIG.
[0204]
If the ball lending is not stopped but the ball lending is stopped, the CPU 56 checks whether or not the lending ball out flag is off (steps S201, S207, S210). If the lending ball out-of-rent flag is off, the CPU 56 performs a command transmission control process relating to a ball lending available state designation (step S211). If the lending ball running out state flag is not off, the process proceeds to step S208 described above.
[0205]
In the process shown in FIG. 28, when the CPU 56 confirms that the full tank flag is turned on, it performs a command transmission control process related to the designation of the payout stop state (steps S212a and S212b). When the CPU 56 confirms that the double-sided ball state flag has been turned on, it performs a command transmission control process for designation of a prize ball payout stop state (steps S213a and S213b). Command transmission control processing related to completion confirmation possible state designation is performed (steps S214a and S214b), and if it is confirmed that the lending ball state flag is turned on, command transmission control processing related to ball lending stop state designation is performed (steps S215a and S215b). If none of the flags are turned on and the command transmission control is not performed, the process proceeds to the process shown in FIG.
[0206]
In FIG. 28, all the flags are checked, but the flags relating to the already set state may not be checked. For example, when the processing of FIG. 28 is performed via the above-described step S205, the winning ball payout stop state is already set, so the state of the double-sided ball state flag is not confirmed.
[0207]
Next, the CPU 56 sets a payout control command related to the number of winning balls according to the winning in the command transmission table, and performs control to send out a payout control command according to the set content. First, the value of the 15 counter is checked (step S221). As described above, the 15 counter is counted up when the game ball wins the big winning opening and the count switch 23 is turned on. If the value of the 15 counter is not 0, command transmission control processing relating to the 15 winning ball number instructions is performed (step S222). In the command transmission control process, after predetermined data is set in the command transmission table for the payout control command, the payout control command sending process is executed. Further, the value of the 15 counter is decremented by 1 (step S223). Further, 15 is added to the stored value of the total winning ball number storage buffer (step S224).
[0208]
The total winning ball number storage buffer is a buffer for storing a cumulative value of the number of winning balls instructed to the payout control means (however, subtracted when paying out), and is formed in the backup RAM.
[0209]
If the value of the 15 counter is 0, the value of the 10 counter is checked (step S225). As described above, the 10 counter is counted up when a game ball wins a winning opening and the winning opening switches 19a, 19b, 24a, 24b are turned on. If the value of the 10 counter is not 0, command transmission control processing relating to the 10 winning ball number instructions is performed (step S226). Also, the value of the 10 counter is decremented by 1 (step S227). Further, 10 is added to the stored value of the total winning ball number storage buffer (step S228).
[0210]
If the value of the 10 counter is 0, the value of the 6 counter is checked (step S231). As described above, the six counter is counted up when the game ball wins the start winning opening and the start opening switch 17 is turned on. If the value of the six counter is not 0, command transmission control processing relating to the six prize ball number instructions is performed (step S232). Further, the value of the six counter is decremented by -1 (step S233). Further, 6 is added to the stored value of the total winning ball number storage buffer (step S234).
[0211]
As described above, when the payout control command for instructing the number of prize balls is output from the game control means to the payout control board 37, the command transmission table is set and then set in the command transmission table. A payout control command is sent to the payout control board 37. Then, when a payout control command for instructing the number of prize balls is sent, the prize ball payout flag is turned on (step S235). When the prize ball paying flag is on (step S236), the number of prize balls actually paid out from the ball payout device 97 is monitored and the value stored in the total prize ball number storage buffer is subtracted. A number subtraction process is performed (step S237). When the prize ball paying flag changes from on to off, a lamp control command for instructing lighting of the prize ball lamp 51 is sent to the lamp control board 35.
[0212]
Next, a method for sending a control command from the game control means to each electric component control means will be described. FIG. 33 is an explanatory diagram showing an example of a command form of a control command sent from the main board 31 to another electrical component control board. In this embodiment, the control command has a 2-byte configuration, the first byte represents MODE (command classification), and the second byte represents EXT (command type). The first bit (bit 7) of the MODE data is always “1”, and the first bit (bit 7) of the EXT data is always “0”. Note that the command form shown in FIG. 33 is an example, and other command forms may be used.
[0213]
FIG. 34 is a timing chart showing the relationship between an 8-bit control signal and an INT signal (strobe signal) that constitute a control command from the game control board to each of the other electrical component control boards. As shown in FIG. 34, when a predetermined period elapses after MODE or EXT data is output to the output port, the CPU 56 turns on an INT signal that is a signal indicating data output. Further, when a predetermined period has elapsed from that point, the INT signal is turned off.
[0214]
FIG. 35 is an explanatory diagram showing an example of the contents of the payout control command. In the example shown in FIG. 35, the command FF00 (H) with MODE = FF (H) and EXT = 00 (H) is based on the fact that one of the payout ball passages 186a or 186b has become out of ball. , A payout control command for designating confirmation of payout completion. The command FF01 (H) of MODE = FF (H), EXT = 01 (H) is a payout that designates a payout stop state of a prize ball, based on the fact that both the payout ball passages 186a and 186b are in a ball-out state. Control command. A command FF02 (H) of MODE = FF (H) and EXT = 02 (H) is a payout control command for designating a payout possible state of a prize ball (including designation of non-confirmation of payout completion). A command FF03 (H) of MODE = FF (H) and EXT = 03 (H) is a payout control command for designating a payout stop state of a prize ball and a lending ball based on detection of a lower pan full tank. A command FF04 (H) with MODE = FF (H) and EXT = 04 (H) is a payout control command for designating a lending ball payout stop state based on the ball-out state of the payout ball passage 186c. . A command FF05 (H) of MODE = FF (H) and EXT = 05 (H) is a payout control command for designating a payable state of a lending ball. A command F0XX (H) with MODE = F0 (H) is a payout control command for designating the number of winning balls. “XX”, which is EXT, indicates the number of payouts.
[0215]
When the payout control means receives the payout control command of FF00 (H) from the game control means of the main board 31, whether or not all of the expected payout balls have been paid out after the completion of the rotation of the prize ball motor 289A during the scheduled operation period. It becomes a state where it can be confirmed. Further, when a payout control command of FF01 (H) is received from the game control means of the main board 31, the prize ball is stopped, and when a payout control command of FF02 (H) is received, a prize ball can be paid out. Also, when the payout control command of FF03 (H) is received from the game control means of the main board 31, the award ball and the ball lending are stopped, and when the payout control command of FF04 (H) is received, the ball lending is stopped. When the payout control command of FF05 (H) is received, it becomes possible to lend a ball. Further, when a payout control command specifying the number of prize balls is received, prize ball payout control corresponding to the number specified by the received command is performed.
[0216]
In this embodiment, when either one of the ball break switch 187a and the ball break switch 187b does not detect a game ball, a payout control command for designating confirmation of payout completion is output. However, a payout control command for notifying that one of the routes is out of the ball is output, and the notification response (for example, payout completion confirmation, payout speed reduction, payout stop, etc.) is payout. The determination may be made on the control board 37 side. In addition, for example, when a winning ball payout device is provided for each of the payout ball passages 186a and 186b, when the control according to the path where the ball breakage occurs can be performed, any payout ball passage 186a, A payout control command is used to notify the payout control board 37 of whether the ball 186b has run out of ball (whether the ball cut switch 187a or the ball cut switch 187b no longer detects a game ball). Also good.
[0217]
The payout control command is sent only once so that the payout control means can recognize it. In this example, “recognizable” means that the INT signal is turned on, and “recognizable only once” means that in this example, each of the first and second bytes of the payout control signal is sent. In response, the INT signal is turned on only once.
[0218]
FIG. 36 is an explanatory diagram showing an example of the contents of the lamp control command. The lamp control command also has a 2-byte configuration of MODE and EXT. In the example shown in FIG. 36, commands 8000 (H) to 8022 (H) and 8100 (H) to 8122 (H) designate a lamp / LED display control pattern corresponding to a special symbol variation pattern in the variable display unit 9. This is the lamp control command to be performed. The command A0XX (X = any value of 4 bits) is a lamp control command for instructing a lamp / LED display control pattern when the variable symbol special display is stopped. The command BXXX is a lamp control command for instructing a lamp / LED display control pattern from the start of the big hit game to the end of the big hit game and a lamp / LED display control pattern from the end of the big hit game to the start of the big hit game. The command BXXX is a lamp control command for instructing a lamp / LED display control pattern during a customer waiting demonstration.
[0219]
The commands 8XXX, AXXX, BXXX and CXXX are ramp control commands sent from the game control means in accordance with the game progress status. When the lamp control means receives the above-described lamp control command from the game control means of the main board 31, the lamp / LED display state is changed according to the contents shown in FIG.
[0220]
The command E0XX is a lamp control command indicating the number of lighting of the start memory display 18. For example, the lamp control means turns on the number of displays designated by “XX” in the start memory display 18. The command E1XX is a lamp control command indicating the number of lighting of the gate passing memory display 41. For example, the lamp control means turns on the number of displays designated by “XX” in the gate passing storage display 41. That is, these commands are commands for instructing the control of the light emitters provided for informing the information of the reserved number. In addition, the command regarding the number of lighting of the start memory | storage display 18 and the gate passage memory | storage display 41 may be comprised so that increase / decrease in the number of lighting may be shown.
[0221]
Commands E200 and E201 are lamp control commands relating to the display state of the prize ball lamp 51. When the lamp control means receives the lamp control command of “E201” from the game control means of the main board 31, the lamp control means sets the display state of the prize ball lamp 51 as a predetermined display state when there is a prize ball remaining, and “E200” When the lamp control command is received, the display state of the prize ball lamp 51 is set to a display state determined in advance as a case where no prize ball remains. That is, the commands E200 and E201 are commands indicating control of a light emitting body provided for notifying a player or the like that there is an unwinned game ball.
[0222]
Commands E300, E301, E302, and E303 are lamp control commands related to the display state of the bulb-out lamp 52. When the lamp control means receives the lamp control command “E300” from the game control means of the main board 31, the lamp control means changes the display state of the ball-out lamp 52 to a display state in which a ball is present (for example, a light-off state), When the control command is received, the display state of the ball break lamp 52 is changed to a display state (for example, a lighting state) during the ball break indicating that both the payout ball path 186a and the storage ball of the payout ball path 186b are both out of the ball. To do. When the lamp control command of “E302” is received from the game control means of the main board 31, the display state of the ball break lamp 52 is displayed (for example, blinking) indicating that the stored ball of the payout ball path 186b is out of ball. When the lamp control command of “E303” is received, the display state of the ball break lamp 52 is changed to a display state (for example, blinking twice at regular intervals) indicating that the stored ball of the payout ball path 186a is out of ball. State). That is, the commands E300 to E303 are commands indicating that the light emitters provided for notifying the player and the game clerk that the supply ball has run out are controlled. As described above, the display state of the bulb-out lamp 52 can be distinguished from each other using various display states such as turning off, turning on, blinking, and blinking twice at regular intervals.
[0223]
The command E400 is changed from a specific gaming state (high probability state or short-time state, high probability state in this example) to a normal state (low probability state or non-time-short state, low probability state in this example) when the gaming machine is turned on. This is a lamp control command for instructing a lamp / LED display control pattern at the time of transition. The command E401 is a lamp / LED display when a transition is made from a normal state (low probability state or non-time-short state, in this example low probability state) to a specific gaming state (high probability state or time-short state, in this example high probability state). This is a lamp control command for designating a control pattern. The command E402 is a lamp control command for instructing a lamp / LED display control pattern when an error occurring during the big hit game is canceled. The command E403 is a lamp control command for instructing a lamp / LED display control pattern when an error of the count switch 23 occurs. That is, these commands are commands for instructing to notify the gaming state by the light emitter. In this embodiment, when the lamp control means receives a command instructing to notify the gaming state, the lamp control means uses a part or all of the decoration lamp 25, the game effect LED 28a, and the game effect lamps 28b and 28c, Turn on / off control to notify the gaming state. The decorative lamp 25, the game effect LED 28a, and the game effect lamps 28b, 28c may each be composed of a plurality of light emitters. In this case, the decorative lamp 25, the game effect LED 28a, and the game effect lamp 28b, Notifying the gaming state using a part of 28c also means that, for example, a part of a plurality of light emitters constituting the decorative lamp 25 may be used.
[0224]
When a control command is to be output from the game control means to each electrical component control board such as a payout control board, the command transmission table is set. FIG. 37A is an explanatory diagram showing a configuration example of the command transmission table. One command transmission table is composed of 3 bytes, and INT data is set in the first byte. In the command data 1 of the second byte, MODE data of the first byte of the control command is set. Then, in the command data 2 of the third byte, the EXT data of the second byte of the control command is set.
[0225]
Although the EXT data itself may be set in the area of the command data 2, the command data 2 may be set with data for designating the address of the table storing the EXT data. . In this embodiment, if bit 7 (work area reference bit) of command data 2 is 0, it indicates that EXT data itself is set in command data 2. Such EXT data is data in which bit 7 is 0. If the work area reference bit is 1, it indicates that the other 7 bits are an offset for designating the address of the table storing the EXT data. In this embodiment, a command transmission table is prepared for each control command.
[0226]
FIG. 37 (B) is an explanatory diagram showing a configuration example of INT data. Bit 0 in the INT data indicates whether or not a payout control command should be sent to the payout control board 37. If bit 0 is “1”, it indicates that a payout control command should be sent. Therefore, for example, in award ball processing, the CPU 56 sets “01 (H)” in the INT data of the command transmission table for payout control commands when sending out payout control commands.
[0227]
Bits 1, 2, and 3 of the INT data are bits indicating whether or not a display control command, a lamp control command, and a voice control command should be sent, respectively. When the CPU 56 should send these commands, , INT data, command data 1 and command data 2 are set in the command transmission table pointed to by the pointer. When these commands are transmitted, the corresponding bit of the INT data is set to “1”, and MODE data and EXT data are set to the command data 1 and the command data 2.
[0228]
When a control command for each electric component control board is output to the corresponding output port (output ports 1 to 4), any one of bits 0 to 3 of output port 0 is turned on for a predetermined period. However, the bit arrangement in the INT data and the bit arrangement in the output port 0 correspond to each other. Therefore, when a command is sent to each electrical component control board, the INT signal can be easily output based on the INT data set in the command transmission table.
[0229]
FIG. 38 is a flowchart showing a processing example of command control processing (steps S27 and S28) in the main processing shown in FIG. The command control process is a process including a command output process and an INT signal output process. In the command control process, the CPU 56 first saves the address (contents of the read pointer) of the command transmission table to the stack or the like (step S401). Then, the INT data of the command transmission table pointed to by the read pointer is loaded into the argument 1 (step S402). The argument 1 is input information for a command transmission process to be described later. Also, the address indicating the command transmission table is incremented by 1 (step S403). Therefore, the address indicating the command transmission table matches the address of the command data 1.
[0230]
Therefore, the CPU 56 reads the command data 1 and sets it as the argument 2 (step S404). The argument 2 is also input information for a command transmission process to be described later. Then, the command transmission processing routine is called (step S405).
[0231]
FIG. 39 is a flowchart showing a command transmission routine. In the command transmission routine, the CPU 56 first sets the data set as the argument 1, that is, the INT data, in the work area determined as the comparison value (step S421). Next, the number of transmissions = 4 is set in the work area determined as the number of processes (step S422). Then, the address of port 1 (output port 571) for outputting the payout control signal is set to the IO address (step S423).
[0232]
Next, the CPU 56 shifts the comparison value to the right by 1 bit (step S424). As a result of the shift processing, it is confirmed whether or not the carry bit has become 1 (step S425). When the carry bit becomes 1, it means that the rightmost bit in the INT data is “1”. In this embodiment, four shift processes are performed. For example, when it is specified that a payout control command should be sent, the carry bit is set to 1 in the first shift process.
[0233]
When the carry bit becomes 1, the data set in the argument 2, in this case, command data 1 (that is, MODE data) is output to the address set as the IO address (step S 426). Since the address of port 1 (output port 571) is set as the IO address when the first shift processing is performed, the MODE data of the payout control command is eventually output to port 1.
[0234]
Next, the CPU 56 adds 1 to the IO address (step S427) and subtracts 1 from the number of processes (step S428). If port 1 is indicated before addition, the address of port 2 (output port 572) is set as the IO address by the addition processing for the IO address. Port 2 (output port 572) is a port for outputting a display control command. Then, the CPU 56 confirms the value of the number of processes (step S429), and if the value is not 0, returns to step S424. In step S424, the shift process is performed again.
[0235]
In the second shift process, the value of bit 1 in the INT data is pushed out, and the carry flag is set to “1” or “0” depending on the value of bit 1. Therefore, it is checked whether or not it is specified that the display control command should be sent. Similarly, it is checked whether or not the lamp control command and the voice control command are to be transmitted by the third and fourth shift processes. As described above, when each shift process is performed, an IO address corresponding to a command (payout control command, display control command, lamp control command, voice control command) checked by the shift process is set in the IO address. Has been. Therefore, when the carry flag becomes “1”, a control command is sent to the corresponding output port (port 1 to port 4). That is, a single common module can perform control command transmission processing for each electric component control means.
[0236]
In addition, since it is determined to which electrical component control means the control command should be output only by the shift processing, the process for determining to which electrical component control means the control command should be output is simplified. It has become.
[0237]
Next, the CPU 56 reads the content of the argument 1 in which the INT data before the start of the shift process is stored (step S430), and outputs the read data to the port 0 (output port 570) (step S431). In the INT data, the bit corresponding to the output bit of the INT signal corresponding to the control command (payout control command, display control command, lamp control command, voice control command) output in the processing of steps S421 to S429 is “1”. It has become. Therefore, the INT signal corresponding to the control command (payout control command, display control command, lamp control command, voice control command) output to any of the ports 1 to 4 is turned on.
[0238]
Next, the CPU 56 sets a predetermined value in the wait counter (step S432), and subtracts one by one until the value becomes 0 (steps S433 and S434). When the value of the wait counter becomes 0, clear data (00) is set (step S435), and the data is output to port 0 (step S436). Therefore, the INT signal is turned off. Then, a predetermined value is set in the wait counter (step S432), and 1 is subtracted one by one until the value becomes 0 (steps S438 and S439).
[0239]
As described above, the MODE data of the first byte of the control command is transmitted. Therefore, the CPU 56 adds 1 to the value indicating the command transmission table in step S406 shown in FIG. Therefore, the command data 2 area of the third byte is designated. The CPU 56 loads the contents of the indicated command data 2 into the argument 2 (step S407). Further, it is confirmed whether or not the value of bit 7 (work area reference bit) of the command data 2 is “0” (step S409). If not 0, the head address of the command extended data address table is set in the pointer (step S409), and the value of bit 6 to bit 0 of the command data 2 is added to the pointer to calculate the address (step S410). Then, the data of the area indicated by the address is loaded into the argument 2 (step S411).
[0240]
In the command extension data address table, EXT data that can be sent to the electrical component control means is sequentially set. Therefore, if the value of the work area reference bit is “1” by the above processing, the EXT data in the command extended data address table corresponding to the contents of the command data 2 is loaded into the argument 2 and the work area reference bit If the value is “0”, the contents of the command data 2 are loaded into the argument 2 as they are. Even when EXT data is read from the command extension data address table, bit 7 of the data is “0”.
[0241]
Next, the CPU 56 calls a command transmission routine (step S412). Therefore, the EXT data is transmitted at the same timing as the transmission of MODE data. Thereafter, the CPU 56 returns the address of the command transmission table (step S413), and updates the value of the read pointer indicating the command transmission table (step S414). Since one command transmission table has a 3-byte structure, specifically, the value of the read pointer is +3.
[0242]
As described above, the 2-byte payout control command is sent to the payout control board 37. Note that the command control process shown in FIG. 38 is also used when sending other control commands (display control command, lamp control command, voice control command). Each electrical component control means starts the capture process of the control command when it detects the falling edge of the INT signal. For any electrical component control means, a new signal from the game control means before the capture process is completed. Is not output to the signal line. That is, reliable command reception processing is performed in each electric component control means. In addition, each electric component control means may start taking in the control command at the rising edge of the INT signal. Further, the polarity of the INT signal may be reversed from that shown in FIG.
[0243]
In this embodiment, a plurality of command transmission tables are used as a ring buffer. In the command control processing shown in FIG. 38, command output control is performed for the command transmission table pointed to by the read pointer, and command transmission is performed. In the process of setting data in the table, for example, the prize ball process shown in FIG. 25, the command setting process is performed for the command transmission table pointed to by the write pointer. Therefore, even if a plurality of command transmission requests are generated at the same time, command output processing based on these requests is executed without any problem.
[0244]
Further, in this embodiment, regardless of whether or not the payout of the winning ball or the ball lending is stopped, data relating to the number of winning balls is set in the command transmission table by the winning ball processing (FIG. 29, etc.) Command output control is performed on the command transmission table by the command control processing shown in FIG. Therefore, even when the payout of the winning ball or the ball lending is stopped, the payout control command relating to the designation of the number of winning balls is surely output.
[0245]
Next, the operation of the payout control means will be described. FIG. 40 is a block diagram showing an example of the configuration around the payout control CPU 371. As shown in FIG. 40, the voltage drop signal from the first power supply monitoring circuit (first power supply monitoring means) is connected to the non-maskable interrupt terminal (XNMI terminal) of the payout control CPU 371 via the buffer circuit 960. Has been. The first power supply monitoring circuit is a circuit that monitors the voltage of any one of the various DC power supplies used by the gaming machine and detects a power supply voltage drop. In this embodiment, the power supply voltage of VSL is monitored, and a low level voltage drop signal is generated when the voltage value falls below a predetermined value. VSL is the largest DC voltage used in gaming machines, and is + 30V in this example. Therefore, the payout control CPU 371 can confirm the occurrence of power interruption by the interrupt process.
[0246]
The payout control CPU 371 used in this embodiment also incorporates PIO and CTC, like the CPU 56 of the main board 31. However, the built-in PIO is not used in this embodiment. In that case, for example, all the ports are set to the input mode, and all the ports are connected to the ground level.
[0247]
Similarly to the CPU 56 of the main board 31, the payout control CPU 371 can be set to any one of the interrupt modes 0 to 2, and the CTC can operate in the timer mode or the counter mode as described below. is there. The CTC has four channels. Specifically, it has four timer counter registers CLK / TRG0-3 (channel 0-3 counters). The operation mode can be set for each channel.
[0248]
The value of each timer counter register CLK / TRG0-3 is counted down according to the clock signal input to the corresponding CLK / TRG terminal, and an interrupt can be generated when the count value becomes zero. Therefore, the CTC channels 0 to 3 can be interrupt generation units, respectively. Channel 0 has the highest priority, and thereafter, the priority decreases sequentially. In other words, when the count values of a plurality of timer counter registers CLK / TRG simultaneously become 0, the channel with the smaller number is given priority, and if these channels are set to generate an interrupt, the number is Interrupts from smaller channels are accepted first.
[0249]
In this embodiment, channel 3 of the built-in CTC is used in the timer mode, and channel 2 is used in the counter mode. Channel 3 is used as a timer interrupt generation source, and channel 2 is used for receiving a payout control command.
[0250]
Counter mode: When the rising or falling edge of the clock signal is input to the CLK / TRG terminal of the payout control CPU 371, the count value is decremented by one. If interrupt generation permission is set for the channel, an interrupt is generated when the count value reaches 0, and the initial value is reloaded into the counter. If an interrupt vector has been set, the interrupt vector is transmitted onto the internal data bus when the count value reaches zero.
[0251]
Timer mode: The count value is decremented by -1 based on a clock signal obtained by dividing the system clock (internal clock) by 1/16 or 1/256. If interrupt generation permission is set for the channel, an interrupt is generated when the count value reaches 0, and the initial value is reloaded into the counter. If an interrupt vector has been set, the interrupt vector is transmitted onto the internal data bus when the count value reaches zero.
[0252]
An INT signal (payout control signal INT) from the main board 31 is connected to the CLK / TRG2 terminal of the payout control CPU 371. When a clock signal is input to the CLK / TRG2 terminal, the value of the timer counter register CLK / TRG2 (CTC channel 2 counter) incorporated in the payout control CPU 371 is down-counted. When the register value becomes 0, an interrupt occurs. Therefore, if the initial value of the timer counter register CLK / TRG2 is set to “1”, the register value becomes 0 in response to the input of the INT signal and an interrupt occurs.
[0253]
Although a system reset circuit 975 is also mounted on the payout control board 37, in this embodiment, the system reset circuit 975 also serves as a second power supply monitoring circuit (second power supply monitoring means). That is, when the power is turned on, the reset IC 976 sets the output to the low level for a predetermined time determined by the capacity of the external capacitor, and sets the output to the high level when the predetermined time has elapsed. In addition, the reset IC 976 monitors the power supply voltage of VSL, which is the power supply voltage equal to the power supply voltage monitored by the first power supply monitoring circuit mounted on the power supply board 910, and the voltage value falls below a predetermined value (eg, +9 V). Then, a low level voltage drop signal is generated. Therefore, when the power is turned off, the payout control CPU 371 is system-reset by the voltage drop signal from the reset IC 976 becoming low level. As shown in FIG. 40, the voltage drop signal is the same output signal as the reset signal.
[0254]
The predetermined value for the reset IC 976 to detect power-off is lower than the normal voltage, but is a voltage that allows the payout control CPU 371 to operate for a while. Further, since the reset IC 976 is configured to monitor a voltage higher than the voltage required by the payout control CPU 371 (in this example, +5 V), the monitoring range for the voltage required by the payout control CPU 371 is set. Can be spread. Therefore, more precise monitoring can be performed.
[0255]
While power is not supplied from the + 5V power supply, at least a part of the built-in RAM of the payout control CPU 371 is backed up by connecting the backup power supplied from the power supply board to the backup terminal, and the power to the gaming machine is cut off. The contents are saved. When the +5 V power supply is restored, a reset signal is issued from the system reset circuit 975, so that the payout control CPU 371 returns to a normal operation state. At that time, since necessary data is backed up, it is possible to return to the gaming state at the time of the power failure when recovering from the power failure.
[0256]
As described above, in this embodiment, the first power supply monitoring circuit mounted on the power supply board 910 monitors the voltage of the highest power supply VSL among the DC voltages used in the gaming machine, and When the voltage of the power source falls below a predetermined value, a voltage drop signal (power failure detection signal) is generated. At the timing when the power-off detection signal is output, the IC drive voltage is still a voltage value that can sufficiently drive various circuit elements. Therefore, an operation time is secured for the payout control CPU 371 of the payout control board 37 that operates at the IC drive voltage to perform a predetermined power supply stop process.
[0257]
Also in this case, the first power supply monitoring circuit monitors the voltage of the highest power supply VSL among the DC voltages used in the gaming machine, but the timing of generating the power supply interruption detection signal is the IC drive. The monitoring target voltage may not be the voltage of the highest power supply VSL as long as the operation time required for the electric component control means operating at the voltage to perform the predetermined power supply stop process is ensured. That is, if at least a voltage higher than the IC drive voltage is monitored, the power-off detection signal may be generated at such a timing that the operation time for the electric component control means to perform the predetermined power supply stop process is ensured. it can.
[0258]
In this case, as described above, since the voltage supplied to various switches of the gaming machine such as the prize ball count switch 301A is + 12V, the monitoring target voltage can be expected to prevent erroneous switch-on detection when the power is turned off. A voltage is preferred. That is, it is preferable that the voltage drop can be detected before the +12 V power supply voltage, which is the voltage supplied to the switch (switch voltage) starts to drop. Therefore, it is preferable to monitor a voltage higher than at least the switch voltage.
[0259]
In the configuration shown in FIG. 40, the system reset circuit 975 outputs a low level during a period determined by the capacitance of the capacitor when power is turned on, and then outputs a high level. That is, the reset release timing is only once. However, as in the case of the main board 31 shown in FIG. 13, a circuit configuration that generates a plurality of reset release timings may be used.
[0260]
FIG. 41 is an explanatory diagram showing assignment of output ports in this embodiment. As shown in FIG. 41, the output port C (address 00H) is an output port for a drive signal output to the prize ball motor 289A and the ball lending solenoid 127. The output port D (address 01H) is an output port for a display control signal output to the error display LED 374 which is a 7 segment LED. The output port E (address 02H) is an output port for outputting an EXS signal and a PRDY signal to the card unit 50.
[0261]
FIG. 42 is an explanatory diagram showing bit assignment of input ports in this embodiment. As shown in FIG. 42, the input port A (address 06H) is an input port for taking in an 8-bit payout control signal of the payout control command sent from the main board 31. In addition, detection signals from the winning ball count switch 301A, the ball lending count switch 301B, and the motor position sensor are input to bits 0 to 2 of the input port B (address 07H), respectively. Bits 3 to 5 are supplied with a BRDY signal, a BRQ signal, and a VL signal from the card unit 50.
[0262]
FIG. 43 is a flowchart showing main processing of the payout control CPU 371. In the main process, the payout control CPU 371 first performs necessary initial settings. That is, the payout control CPU 371 first sets the interruption prohibition (step S701). Next, the interrupt mode is set to interrupt mode 2 (step S702), and a stack pointer designation address is set to the stack pointer (step S703). The payout control CPU 371 initializes the built-in device register (step S704), initializes the CTC and PIO (step S705), and then sets the RAM in an accessible state (step S706).
[0263]
In this embodiment, one channel of the built-in CTC is used in the timer mode. Accordingly, in the built-in device register setting process in step S704 and the process in step S705, register setting for setting the channel to be used to timer mode, register setting for permitting interrupt generation, and setting an interrupt vector. The register is set. The interrupt by the channel is used as a timer interrupt. For example, when it is desired to generate a timer interrupt every 2 ms, a value corresponding to 2 ms is set as an initial value in a predetermined register (time constant register).
[0264]
The interrupt vector set for the channel set to the timer mode (channel 3 in this embodiment) corresponds to the start address of the timer interrupt process. Specifically, the start address of the timer interrupt process is specified by the value set in the I register and the interrupt vector. In the timer interrupt process, a timer interrupt flag is set. When it is detected in the main process that the timer interrupt flag is set, a payout control process is executed. That is, in the timer interrupt process, settings for executing a payout control process, which is an example of an electrical component control process, are made.
[0265]
Further, another channel (channel 2 in this embodiment) of the built-in CTC is used as an interrupt generation channel for receiving a payout control command from the game control means, and this channel is used in the counter mode. Used in. Accordingly, in the built-in device register setting process in step S704 and the process in step S705, register setting for setting the channel to be used to the counter mode, register setting for permitting interrupt generation, and setting an interrupt vector. The register is set.
[0266]
The interrupt vector set in the channel (channel 2) set in the counter mode corresponds to the head address of the command reception interrupt process described later. Specifically, the start address of the command reception interrupt process is specified by the value set in the I register and the interrupt vector.
[0267]
In this embodiment, the interruption mode 2 is also set in the payout control CPU 371. Therefore, an interrupt process based on counting up the built-in CTC can be used. Further, it is possible to set an interrupt processing start address corresponding to the interrupt vector transmitted by the CTC.
[0268]
The interrupt based on the count-up of the CTC channel 2 (CH2) is an interrupt that occurs when the value of the timer counter register CLK / TRG2 described above becomes “0”. Therefore, for example, in step S705, the initial value “1” is set in the timer counter register CLK / TRG2 as the specific register. An interrupt based on the count-up of CTC channel 3 (CH3) is an interrupt that occurs when the internal clock (system clock) of the CPU is counted down and the register value becomes “0”. Used as an interrupt. Specifically, the register value of CH3 is subtracted at 1/256 period of the system clock. In step S705, the CH3 register is set to a value corresponding to 2 ms as an initial value.
[0269]
Interrupts based on CTC CH2 count-up have a higher priority than interrupts based on CH3 count-up. Therefore, when the count-up occurs simultaneously, the interrupt based on the CH2 count-up, that is, the interrupt that triggers the execution of the command reception interrupt process is given priority.
[0270]
Then, the payout control CPU 371 checks whether backup data exists in the payout control backup RAM area (step S707). That is, for example, similarly to the processing of the CPU 56 of the main board 31, whether or not backup data exists is confirmed by whether or not the backup flag that is set when the power is turned off is set. If the backup flag is set, it is determined that there is backup data.
[0271]
After confirming that there is a backup, the payout control CPU 371 performs a data check (parity check in this example) in the backup RAM area. In the case of recovery after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state at the time of power-off, and therefore an initialization process that is executed at the time of power-on not at the time of power failure recovery is executed.
[0272]
If the check result is normal (step S708), the payout control CPU 371 performs a payout state recovery process for returning the internal state to the state when the power is turned off (step S709). Then, it returns to the address indicated by the PC (program counter) stored in the backup RAM area.
[0273]
In the initialization process, the payout control CPU 371 first performs a RAM clear process (step S711). Then, the CTC register provided in the payout control CPU 371 is set so that a timer interrupt is periodically generated every 2 ms (step S712). That is, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value. Since the interruption is prohibited in step S701 of the initial setting process, the interruption is permitted before the initialization process is finished (step S713).
[0274]
In this embodiment, the built-in CTC of the payout control CPU 371 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. When a timer interrupt occurs, as shown in FIG. 44, the payout control CPU 371 sets a timer interrupt flag indicating that a timer interrupt has occurred, for example (step S721). In FIG. 44, it is also clearly indicated that the interrupt is permitted (step S720). In the 2 ms timer interrupt process, the interrupt permission state is first set. In other words, since the interrupt is permitted during the 2 ms timer interrupt process, the payout control command receiving process based on the input of the INT signal can be preferentially executed.
[0275]
The payout control CPU 371 executes a payout control process after step S751 when detecting that the timer interrupt flag is set in step S724. With the above control, in this embodiment, the payout control process is started every 2 ms. In this embodiment, only the flag is set in the timer interrupt process, and the payout control process is executed in the main process, but the payout control process may be executed in the timer interrupt process.
[0276]
In the payout control process, the payout control CPU 371 first determines whether or not the prize ball count switch 301A and the ball lending count switch 301B input to the input port 372b via the relay board 72 are turned on (switch process: Step S751).
[0277]
Next, the payout control CPU 371 performs processing such as checking the signal input state from a sensor (for example, a motor position sensor that detects the rotation speed of the prize ball motor 289A) and determining the state of the sensor (input determination). Processing: Step S752). The payout control CPU 371 further analyzes the received payout control command and executes a process according to the analysis result (command analysis execution process: step S753).
[0278]
Next, the payout control CPU 371 sets the payout stop state if the payout stop instruction command is received from the main board 31, and cancels the payout stop state if the payout start instruction command is received (step S754). Also, the payout control CPU 371 performs a prepaid card unit control process (step S755). Then, a control for paying out the rental balls is performed in response to the ball rental request (step S756).
[0279]
Further, the payout control CPU 371 performs prize ball control processing for paying out the number of prize balls stored in the total number memory (step S757). At this time, the payout control CPU 371 sets the ball sorting member 311 to the prize ball side by the sorting solenoid 310. Then, a drive signal is output to the prize ball motor 289A in the payout mechanism portion of the ball payout device 97A and the ball rental solenoid 127 in the payout mechanism portion of the ball payout device 97C via the output port 372c and the relay board 72, The ball dispensing device control process (including a prize ball motor control process and a ball lending solenoid control process) for rotating the award ball motor 289A by the number of rotations and turning on / off the ball lending solenoid 127 a predetermined number of times is performed. (Step S758).
[0280]
In this embodiment, a stepping motor is used as the prize ball motor 289A, and a 1-2 phase excitation method is used to control them. Therefore, specifically, in the prize ball motor control process, eight types of excitation pattern data are repeatedly output to the prize ball motor 289A. In this embodiment, each excitation pattern data is output by 4 ms.
[0281]
Next, error detection processing is performed, and predetermined display is performed on the error display LED 374 according to the result (error processing: step S759).
[0282]
The output port C is accessed in the ball payout device control process (step S758) in the payout control process. The output port D is accessed by error processing (step S759) in the payout control processing. The output port E is accessed in the ball lending control process (step S756) and the prize ball control process (step S757) in the payout control process.
[0283]
FIG. 45 is an explanatory diagram showing an example of use of the RAM built in the payout control CPU 371. In this example, a total number storage (for example, 2 bytes) and a lending ball number storage are formed in the backup RAM area. The total number storage stores the total number of prize balls paid out instructed from the main board 31 side. The rented ball number storage stores the number of balls that have not been paid out. It should be noted that, instead of the total number of prize balls to be paid out, the predetermined number of prize balls to be paid out from the main board 31 side is stored for each predetermined unit number (for example, 6, 10, 15). Also good.
[0284]
As shown in FIG. 45, in this example, the payout remaining number storage is formed in the backup RAM area of the RAM built in the payout control CPU 371. The payout remaining number storage stores the number of game media that have not yet been paid out of the number of game media to be paid out in one payout operation (scheduled payout number).
[0285]
FIG. 46 is an explanatory diagram showing a configuration example of a reception buffer for storing a payout control command received from the main board 31. In this example, a ring buffer type reception buffer capable of storing six 2-byte payout control commands is used. Therefore, the reception buffer is configured by a 12-byte area of the confirmed command buffers 1 to 12. A command reception number counter indicating in which area the received command is stored is used. The command reception number counter takes a value from 0 to 11.
[0286]
FIG. 47 is a flowchart showing a payout control command reception process by an interrupt process. The payout control INT signal from the main board 31 is input to the CLK / TRG2 terminal of the payout control CPU 371. Therefore, when the INT signal from the main board 31 is turned on, the value of the timer counter register CLK / TRG2 that has been set to “1” as the initial value becomes 0, and the payout control CPU 371 is interrupted. Then, the payout control command reception process shown in FIG. 47 is started. Note that the start address of the payout control command reception process is an address determined by the interrupt vector output from the built-in CTC and the value set in the I register. Further, when the value of the timer counter register CLK / TRG2 becomes 0, the value is automatically returned to the initial value (“1” in this example).
[0287]
In the payout control command reception process, the payout control CPU 371 first saves each register in the stack (step S850). Note that when an interrupt occurs, the CPU 371 automatically sets the interrupt prohibited state. However, if a CPU that does not automatically enter the interrupt prohibited state is used, the interrupt is prohibited before executing the process of step S850. It is preferable to issue an instruction (DI instruction). Next, data is read from the input port 372a assigned to input of the payout control command data (step S851). Then, it is confirmed whether or not it is the first byte of the 2-byte payout control command (step S852). Whether or not it is the first byte is confirmed by whether or not the first bit of the received command is “1”. The first bit is “1”, which should be the MODE byte (first byte) of the payout control command having a 2-byte configuration (see FIG. 33). Therefore, if the first bit is “1”, the payout control CPU 371 determines that the valid first byte has been received, and stores the received command in the confirmed command buffer indicated by the command reception number counter in the reception buffer area (step S31). S853).
[0288]
If it is not the first byte of the payout control command, it is confirmed whether or not the first byte has already been received (step S854). Whether or not it has already been received is confirmed by whether or not valid data is set in the reception buffer (deterministic command buffer).
[0289]
If the first byte has already been received, it is confirmed whether or not the first bit of the received 1 byte is “0”. If the first bit is “0”, it is determined that the valid second byte has been received, and the received command is stored in the confirmed command buffer indicated by the command reception number counter + 1 in the reception buffer area (step S855). The first bit of “0” should be the EXT byte (second byte) of the payout control command having a 2-byte configuration (see FIG. 33). If the confirmation result in step S854 indicates that the first byte has already been received, the process ends unless the first bit of the data received as the second byte is “0”.
[0290]
When the second byte of command data is stored in step S855, 2 is added to the command reception number counter (step S856). Then, it is confirmed whether or not the command reception counter is 12 or more (step S857). If it is 12 or more, the command reception number counter is cleared (step S858). Thereafter, the saved register is restored (step S859), and interrupt permission is set (step S859).
[0291]
Interrupts are disabled during command reception interrupt processing. As described above, since the interrupt is enabled during the 2 ms timer interrupt processing, if a command reception interrupt occurs during the 2 ms timer interrupt, the command reception interrupt processing is executed with priority. The Even if a 2 ms timer interrupt occurs during command reception interrupt processing, the interrupt processing is awaited. Thus, in this embodiment, the processing priority of command reception processing from the main board 31 is high. Further, since no other interrupt processing is executed during command reception processing, the maximum time required for command reception processing is determined. If the configuration is such that another interrupt process can be executed during the command reception process, it is difficult to estimate the longest time required for the command reception process.
[0292]
Further, since the command reception interrupt process is executed without confirming whether or not the award ball or the lending ball is in a payout stop state, the payout control input from the main board 31 even in a payout stop state or the like. The command is reliably received and stored in a predetermined fixed command buffer based on the command reception number counter in the reception buffer area. Therefore, even when the payout control CPU 371 is in a payout stop state or the like, the payout control CPU 371 can perform control so as to reliably store the input payout control command related to, for example, designation of the number of prize balls. It is possible to reliably execute the process of adding the number of payouts indicated in the payout control command to the backup RAM area (total number memory).
[0293]
The payout control command has a 2-byte configuration, and the first byte (MODE) and the second byte (EXT) can be immediately distinguished on the receiving side. In other words, the reception side can immediately detect whether the data as MODE or the data as EXT has been received by the first bit. Therefore, as described above, it can be easily determined whether or not appropriate data has been received.
[0294]
FIG. 48 is a flowchart illustrating an example of the command analysis execution process in step S753. In the command analysis execution process, the payout control CPU 371 checks whether or not there is a received command in the confirmed command buffer area (step S753a). If there is a received command, it is checked whether or not the received payout control command is a payout number instruction command (step S753b). If there are a plurality of received commands in the fixed command buffer area, whether or not the received payout control command is a payout number instruction command is checked for the received command received the earliest. Is called.
[0295]
If the received payout control command is a payout number instruction command, the number specified by the payout number instruction command is added to the total number memory (step S753c). That is, the payout control CPU 371 stores the number of prize balls included in the payout number instruction command sent from the CPU 56 of the main board 31 in the backup RAM area (total number memory).
[0296]
The payout control CPU 371 performs subtraction of the command reception number counter and reception command shift processing in the confirmed command buffer area, if necessary.
[0297]
FIG. 49 is a flowchart showing an example of the payout stop state setting process in step S754. In the payout stop state setting process, the payout control CPU 371 checks whether or not there is a received command in the confirmed command buffer area (step S754a). If there is a received command in the fixed command buffer area, it is checked whether or not the received payout control command is a payout stop instruction command (step S754b). If it is a payout stop instruction command, the payout control CPU 371 sets the payout stop state for the winning ball and the rental ball (step S754c).
[0298]
If it is confirmed in step S754b that the received command is not a payout stop instruction command, the payout control CPU 371 checks whether or not the received payout control command is a prize ball payout stop instruction command (step S754d). If it is a prize ball payout stop instruction command, the prize ball payout stop state is set (step S754e). If it is not a prize ball payout stop instruction command, it is checked whether or not the received payout control command is a payout completion confirmation instruction command (step S754f). If it is a payout completion confirmation instruction command, a setting is made so that it can be confirmed whether or not the payout of the number of prize balls to be paid out by one payout operation is completed (step S754g). If it is not a payout completion confirmation instruction command, it is checked whether or not the received payout control command is a ball lending stop instruction command (step S754h). If it is a ball lending stop instruction command, the ball lending stop state is set (step S754i).
[0299]
When it is confirmed that the payout control command received in step S754h is not a ball lending stop designation command, the payout control CPU 371 checks whether or not the received payout control command is a prize ball payout enable designation command (step). S754j). If it is a prize ball payable designation command, the prize ball payout stop state (or the payout completion confirmation possible state) is canceled (step S754k). If it is not a prize ball payable designation command, it is confirmed whether or not the received payout control command is a ball lending possible designation command (step S754l). If it is a ball lending possible designation command, the ball lending stop state is canceled (step S754m).
[0300]
FIG. 50 is a flowchart illustrating an example of the ball lending control process in step S756. In this embodiment, the maximum value of the continuous payout number is set as one unit (for example, 25) of the lending ball, but the maximum value of the continuous payout number may be another number.
[0301]
In the ball lending control process, the payout control CPU 371 checks whether or not the ball lending is stopped (step S501). Whether or not the ball lending is stopped is confirmed by the ball lending prohibition flag set in step S754c or step S754i.
[0302]
If the ball lending is not stopped, the payout control CPU 371 checks whether or not the lending ball is being paid out (step S511). If the ball lending is being paid out, the processing proceeds to step S518. Whether or not the lending ball is being paid out is determined by the state of a ball lending process flag which will be described later. If the ball lending is not being paid out, the payout control CPU 371 checks whether or not there is a ball lending request from the card unit 50 (step S512). If there is a request, the ball lending process flag is turned on (step S513), and 25 (number of ball lending units: here 100 yen) is set in the lending ball number storage in the backup RAM area (step S514). Then, the payout control CPU 371 turns on the EXS signal (step S515). Further, the driving of the ball lending solenoid 127 is started (step S516).
[0303]
Strictly speaking, the driving of the ball lending solenoid 127 is started after the BRQ signal is turned OFF to indicate that the card unit 50 has recognized the reception. The ball lending prohibition flag and the ball lending process in progress flag are set in the backup RAM area.
[0304]
In step S518, the payout control CPU 371 checks whether or not it is during the lending ball passage waiting time (step S518). If it is not during the rental ball passage waiting time, the state of the ball rental count switch 301B is monitored, and a ball rental count switch check process for subtracting the lending ball number storage is performed (step S520).
[0305]
Next, the payout control CPU 371 checks whether or not the driving of the ball lending solenoid 127 should be finished (whether the payout operation for one unit has been finished) (step S521). Specifically, it is confirmed whether or not the on / off operation corresponding to a predetermined number of payouts has been completed. When the on / off operation corresponding to the predetermined number of payouts is completed, the payout control CPU 371 stops driving the ball lending solenoid 127 (step S522) and sets the lending ball passing waiting time (step S523). ).
[0306]
If it is during the lending ball passage waiting time in step S518, the payout control CPU 371 performs a ball lending count switch check process (step S524) and confirms whether or not the lending ball passage waiting time has ended (step S524). S525). The rental ball passage waiting time is the time from when the last payout ball is paid out by the ball rental solenoid 127 until it passes through the ball rental count switch 301B.
[0307]
When confirming the end of the lending ball passage waiting time, all lending balls of one unit have been paid out, so that the card unit 50 can accept the next lending request. The EXS signal is turned off (step S526). Also, the ball lending process flag is turned off (step S527). If the last payout ball does not pass the ball lending count switch 301B before the lending ball passage waiting time elapses, a ball lending route error is determined.
[0308]
After turning off the EXS signal indicating acceptance of a ball lending request, if the BRQ signal, which is a ball lending request signal, is turned on again within a predetermined period, the ball lending process is continued without turning off the ball lending solenoid 127. It may be. That is, instead of performing the ball lending process for each predetermined unit (100 yen unit in this example), the ball lending process may be executed continuously.
[0309]
The contents of the rental ball number storage are saved by the backup power source of the power supply board 910 for a predetermined period even if the gaming machine is powered off. Accordingly, when the power supply is restored during the predetermined period, the payout control CPU 371 can continue the ball lending process based on the contents of the lending ball number storage.
[0310]
51 and 52 are flowcharts showing an example of the prize ball control process in step S757. In this example, the maximum value of the continuous payout number is the same as the unit of the lending ball (for example, 25), but the maximum value of the continuous payout number may be another number.
[0311]
In the winning ball control process, the payout control CPU 371 checks whether or not the lending ball is being paid out (step S531). Whether or not the ball lending is being paid out is determined by the state of the ball lending process flag. If the ball is not paid out, it is confirmed whether or not the prize ball is being paid out (step S532). If the prize ball is being paid out, the process proceeds to the process in the prize ball shown in FIG. Whether or not a prize ball is being paid out is determined based on a state of a prize ball processing flag to be described later.
[0312]
If neither the lending ball payout nor the prize ball payout is found, the payout control CPU 371 checks whether or not the payout is stopped (step S532a). If the payout is stopped, the subsequent processing is not performed. That is, the prize ball payout process is not started when both the payout ball paths 186a and 186b are out of the ball, or when the lower plate is full before the prize ball payout process is started. . On the other hand, even if either of the payout ball paths 186a or 186b is out of the ball at the stage before the prize ball payout processing is started, the prize ball will be released if other conditions are satisfied. The payout process is started. Whether or not the payout is stopped is confirmed by a prize ball payout prohibition flag set in step S754c or step S754e.
[0313]
If the payout is not stopped, the payout control CPU 371 checks whether there is a ball lending preparation request from the card unit 50 (step S533). Whether or not there is a ball lending preparation request is determined by confirming whether the BRDY signal input from the card unit 50 is on (requested) or off (no request).
[0314]
If there is no ball lending preparation request from the card unit 50, the payout control CPU 371 checks whether or not the number of prize balls (number of unpaid prize balls) stored in the total number memory is 0 (step S534). . If the number of prize balls stored in the total number memory is not 0, the prize ball control CPU 371 turns on a prize ball processing flag (step S535), and whether or not the value of the total number memory is 25 or more. Confirmation is made (step S536). The prize ball payout prohibition flag and the prize ball processing flag are set in the backup RAM area.
[0315]
If the number of prize balls stored in the total number memory is 25 or more, the payout control CPU 371 causes the prize ball motor 289A to rotate the prize ball motor 289A until it pays out 25 game balls. In order to output a drive signal, 25 payout operations are set (step S537). If the number of prize balls stored in the total number memory is not 25 or more, the payout control CPU 371 drives the prize ball motor 289A to rotate until all the game balls stored in the total number memory are paid out. In order to output a signal, the total number dispensing operation is set (step S538).
[0316]
That is, in this embodiment, the payout control CPU 371 rotates the prize ball motor 289A until it pays out the planned number of game balls to be paid out (for example, 25) in step S537 or step S538. A scheduled operation period, which is a period during which the operation is performed, is set. For example, when either the payout ball path 186a or 186b is out of ball, the drive control is performed so that the rotational speed of the prize ball motor 289A is slower than the normal speed, and the prize ball motor 289A. The scheduled operation period may be set longer than usual. Specifically, for example, if a predetermined flag (for example, a payout confirmation flag set in step S754g) is set in the prize ball motor control process in step S759, for example, 8 ms (a value later than 4 ms in normal time). It is only necessary to determine an appropriate scheduled operation period of the prize ball motor 289A in accordance with the delaying speed, such as controlling each excitation pattern data to be repeatedly output to the prize ball motor 289A.
[0317]
Further, in this embodiment, the payout is performed with the upper limit value of the payout number being 25. However, the payout may be made according to the number of prize balls indicated in the payout control command. In this case, for example, on the payout control board 37 side, the payout number is stored for each payout number indicated in the payout control command notified from the main board 31 side. The payout operation may be set by setting the number of payouts to be the upper limit. For example, when the payout control board 37 stores 10 and 15 prize balls, respectively, and when paying out 10 of these, the payout control CPU 371 has 10 In order to output a drive signal to the prize ball motor 289A so as to rotate the prize ball motor 289A until the game balls are paid out, 10 payout operations are set.
[0318]
Next, the payout control CPU 371 checks whether either the payout ball path 186a or 186b is in a ball-out state (step S539). In this embodiment, whether or not one of the payout ball paths 186a or 186b is out of the ball is confirmed by a payout confirmation flag set in step S754g. If either one of the payout ball paths 186a or 186b is out of ball, the payout control CPU 371 turns on a payout confirmation execution flag (step S540), and award ball payout schedule is stored in the payout remaining number storage in the backup RAM area. The number is stored (step S541). That is, when the number of prize balls stored in the total number memory is 25 or more in the determination of step S536, 25 is stored in the remaining payout number memory of the backup RAM area. On the other hand, if it is determined in step S536 that the number of prize balls stored in the total number storage is not 25 or more, a value corresponding to the total number is stored in the payout remaining number storage in the backup RAM area.
[0319]
If it is determined in step S539 that either one of the payout ball paths 186a or 186b is not in a ball-out state, or if the expected payout number of balls is stored in the payout remaining number storage in the backup RAM area in step S541. The payout control CPU 371 turns on the prize ball motor 289A (step S542). Then, the process proceeds to a process during payout of prize balls in the prize ball control process shown in FIG.
[0320]
FIG. 52 is a flowchart showing an example of a process during a prize ball in the payout control process by the payout control CPU 371. In the processing during the winning ball, the payout control CPU 371 checks whether or not the paying out is stopped by the winning ball payout prohibition flag (step S543). If the payout is stopped, the prize ball motor 289A is turned off, and the prize ball processing flag is turned off (steps S544 and S545). That is, when both of the payout ball paths 186a and 186b are out of ball, or when the lower pan is full, the payout is immediately stopped. If the payout is not stopped, the payout control CPU 371 checks whether or not it is during the winning ball passage waiting time (step S546).
[0321]
If it is not during the waiting time for passing the prize ball, the payout control CPU 371 checks the prize ball sensor (prize ball motor position sensor) (step S549) and monitors the status of the prize ball count switch 301A, A prize ball count switch check process for subtracting the total number memory is performed (step S550).
[0322]
Then, the payout control CPU 371 checks whether or not the driving of the prize ball motor 289A should be finished (whether a predetermined number of payout operations of 25 or less than 25 has been finished) (step S551). Specifically, it is confirmed whether or not the rotation corresponding to the predetermined number of payouts has been completed. The rotation corresponding to the predetermined number of payouts is monitored by the output of the prize ball motor position sensor. When the rotation corresponding to the predetermined number of payouts is completed, the payout control CPU 371 stops driving the prize ball motor 289A (step S552), and sets the prize ball passage waiting time (step S553). The award ball passing waiting time is a time from when the last payout ball is paid out by the prize ball motor 289A until it passes through the prize ball count switch 301A.
[0323]
In step S543, if it is during the prize ball passage waiting time, the payout control CPU 371 performs a prize ball count switch check process (step S554) and confirms whether or not the prize ball passage waiting time has ended (step S554). S555). When the prize ball passing waiting time ends, all the prize balls set in step S537 or step S538 have been paid out. If the last payout ball does not pass the prize ball count switch 301A before the prize ball passage waiting time elapses, a prize ball path error is determined.
[0324]
When the winning ball passage waiting time ends, it is confirmed in this example whether or not a payout confirmation execution flag is set (step S557). If the payout confirmation execution flag is set, the payout control CPU 371 checks whether or not the stored value of the payout remaining number storage in the backup RAM area is 0 (step S558). If the stored value in the payout remaining number storage is not 0, unpaid prize balls remain, so that a correction operation for paying out the remaining prize balls is executed. In other words, the payout control CPU 371 outputs a driving signal to the prize ball motor 289A, and thereby the prize ball motor 289A is paid out until the number of game balls corresponding to the stored value in the payout remaining number memory (the number of payouts) is paid out. The payout operation of the payout remaining number is set so as to rotate (step S560). Then, the payout control CPU 371 turns on the prize ball motor 289A (step S561). Therefore, the above-described payout process is performed again for the unpaid prize balls.
[0325]
If the payout confirmation execution flag is not set in step S557, the payout control CPU 371 does not need to execute the correction operation, and thus turns off the award ball processing flag (step S562). If the stored value in the payout remaining number storage is not 0 in step S558, the payout control CPU 371 turns off the payout confirmation execution flag because all the prize balls of the expected payout amount have been paid out (step S559). The prize ball processing flag is turned off (step S562).
[0326]
As described above, in this embodiment, when either one of the payout ball paths 186a or 186b is in a ball-out state before the award ball payout operation is started (the payout confirmation execution flag is set). If all of the award balls are to be paid out, the correction operation is repeatedly executed. Therefore, even if either the payout ball path 186a or 186b is in a state where the ball is out of the ball before the award ball payout operation is started, the prize ball is always paid out with good quality.
[0327]
In this embodiment, the ball lending is prioritized over the prize ball processing according to the determination in step S531, but the prize ball processing may be prioritized over the ball lending. In addition, the prize ball processing is awaited during ball lending, but since the lending ball dispensing device and the prize ball dispensing device are provided independently, the ball lending processing and the prize ball processing can be executed simultaneously. You may control to.
[0328]
As described above, when either one of the payout ball paths 186a or 186b is in a ball-out state before the award ball payout process is started, payout is completed after the payout operation for the expected number of payouts is completed. In such a case, the correction operation is performed when the completion is not completed, so that the payout is insufficient due to a decrease in the ball pressure with respect to the prize ball motor 289A due to one of the paths being out of ball (the prize ball). Even when the number of game balls corresponding to the driving period of the motor 289A is not paid out, the correct number of game balls can be paid out reliably. Therefore, even if one of the paths is out of ball, an appropriate payout process can be executed, and appropriate payout control according to the lack of gaming media can be executed.
[0329]
In addition, as described above, even if the prize ball is being paid out, it is configured to check whether or not the payout is stopped, so that when the lower tray is full or both the payout ball paths 186a and 186b are out of ball. When the state is reached, the payout process can be stopped immediately. Therefore, it is possible to perform appropriate control according to the game situation.
[0330]
Further, as described above, information is transmitted using different payout control commands when the broken ball of the winning ball is detected and when the lending ball is detected, and the payout ball path 186c is out of ball state. Since the award ball is paid out regardless of whether or not it is, it is possible to prevent the award ball from being stopped due to the lack of the lending ball. Therefore, it is possible to perform appropriate control according to the game situation.
[0331]
In the above-described embodiment, if either one of the payout ball paths 186a or 186b is in a ball-out state before the award ball payout process is started, the payout operation for the planned payout number is completed. After confirming whether or not the payout has been completed, the correction operation is performed when the payout has not been completed. However, for example, the payout of the prize ball may not be executed, and the normal payout may be continued. May be performed. In the case where the winning ball payout is not executed, when either the payout ball path 186a or 186b is in a ball-out state before the award ball payout process is started (a ball-out switch) For example, when either of the above-described payout ball paths 186a and 186b is in a ball-out state, the same processing as that described above is performed. (In this case, no processing is performed when both of the payout ball paths 186a and 186b are out of ball). When the normal payout is continuously performed, no processing is performed even when either the payout ball path 186a or 186b is out of the ball (that is, the payout control command). Is not performed).
[0332]
Further, in the above-described embodiment, when it is determined that there are unpaid game balls after completion of the payout operation for the planned payout number, the correction operation is repeatedly performed until all of the payout game balls are paid out. However, for example, an upper limit of the number of repetitions of the correction operation may be determined. In this case, if there is an unpaid game ball even though the correction operation for a predetermined number of repetitions has been completed, for example, processing such as displaying an error may be performed.
[0333]
In the above-described embodiment, the payout process is stopped immediately when both the payout ball paths 186a and 186b are out of ball. However, the payout process is stopped after paying out the number of payouts. May be. In this case, the configuration may be such that the confirmation in step S543 is not performed.
[0334]
FIG. 53 is a flowchart showing an example of a power failure occurrence NMI process executed in response to the NMI based on the voltage change signal from the power supply monitoring circuit of the power supply board 910. In this embodiment, the NMI interrupt address is 0066H. In the power failure occurrence NMI process, the payout control CPU 371 first stores the contents of the interrupt prohibition flag in the parity flag (step S801). Next, interrupt prohibition is set (step S802). In the power failure occurrence NMI process, in this example, a checksum generation process for ensuring the storage of the RAM contents is performed as in the process executed on the main board 31. If another interrupt process is performed during the process, it may be possible that the checkout generation process is not completed before the payout control CPU 371 drops to a voltage at which it cannot operate. The setting is made so that no other interruption occurs. Note that steps S804 to S810 in the power failure occurrence NMI process are an example of a power supply stop process.
[0335]
Note that the processing in step S802 is not necessary when a CPU having a specification that does not cause other interrupts during the interrupt processing is used.
[0336]
Next, the payout control CPU 371 checks whether or not the backup flag has already been set (step S803). If the backup flag is already set, no further processing is performed. If the backup flag is not set, the following power supply stop process is executed. That is, the processing from step S804 to step S810 is executed.
[0337]
First, the contents of each register are stored in the backup RAM area (step S804). Thereafter, a backup flag is set (step S805). Then, an appropriate initial value is set in the backup check data area of the backup RAM area (step S806), the exclusive value is sequentially obtained for the initial value and the data in the backup RAM area, and then inverted (step S807). The calculated value is set in the backup parity data area (step S808). Also, the RAM access is prohibited (step S809). When the power supply voltage is lowered, the level of various signal lines may become unstable and the contents of the RAM may be altered, but if the RAM access is prohibited in this manner, the data in the backup RAM will be altered. There is no.
[0338]
Further, the payout control CPU 371 outputs a clear signal to all output ports (in this embodiment, output port portions of the output ports 372c, 372g, and 372e and the I / O port 372f). Accordingly, all the output ports are turned off by the clear signal (step S810).
[0339]
Next, the payout control CPU 371 enters a loop process. That is, no processing is performed. Therefore, before the operation is prohibited from the outside by the system reset signal from the reset IC 976 shown in FIG. Therefore, the payout control CPU 371 reliably stops operation when the power is turned off. As a result, the RAM access prohibition control and the operation stop control described above can reliably prevent the RAM contents from being destroyed due to an abnormal operation that may occur as the power supply voltage decreases. .
[0340]
In this embodiment, in the power failure occurrence NMI process, the program is looped at the final part, but a halt (HALT) instruction may be issued.
[0341]
Further, as described above, the backup flag that is set after the register contents are stored in the RAM area determines whether or not there is backup data to be restored when the power is turned on (whether or not it is restored from a power failure). Used when. Further, the processing of steps S801 to S810 is completed before the payout control CPU 371 receives the system reset signal from the system reset circuit 975. In other words, the detection voltage of the voltage monitoring circuit is set so as to be completed before the system reset signal from the system reset circuit 975 is received.
[0342]
In this embodiment, the backup flag is confirmed at the start of the power supply stop process. If the backup flag is already set, the power supply stop process is not executed. As described above, the backup flag is a flag indicating that the backup of necessary data has been completed and the power supply stop process has been completed thereafter. Therefore, for example, even if NMI occurs again for some reason in a loop waiting for reset, the power supply stop process is not repeatedly executed.
[0343]
However, if a CPU with a specification that does not cause other interrupts during interrupt processing is used, the determination in step S803 is not necessary.
[0344]
In this embodiment, the payout control CPU 371 detects the NMI interrupt signal from the power supply board (NMI interrupt signal from the power supply monitoring means) via the non-maskable external interrupt terminal (NMI terminal). The NMI interrupt signal may be introduced to the maskable interrupt terminal (INT terminal). In that case, the power failure occurrence NMI process shown in FIG. 53 is executed by the INT process. Further, an NMI interrupt signal may be detected via the input port. In that case, the input port is monitored in the main process executed by the payout control CPU 371.
[0345]
FIG. 54 is an explanatory diagram for explaining an example of a backup parity data creation method. However, in the example shown in FIG. 54, for the sake of simplicity, the size of data in the backup data RAM area is 3 bytes. In the power failure generation process based on the power supply voltage drop, as shown in FIG. 54, initial data (00H in this example) is set in the backup check data area. Next, an exclusive logical sum of “00H” and “F0H” is taken, and an exclusive logical sum of “16H” is obtained. Further, an exclusive OR of the result and “DFH” is taken. Then, a value (“C6H” in this example) obtained by inverting the result (“39H” in this example) is set in the backup parity data area.
[0346]
When power is turned on again, parity diagnosis is performed in the power failure recovery process. If all the data in the backup area is stored as it is, data as shown in FIG. 54 is set in the backup area when the power is turned on again.
[0347]
In the process of step S704, the payout control CPU 371 performs the same process as the process executed in steps S806 and S807 of FIG. That is, initial data (00H in this example) is set in the backup check data area, an exclusive OR of “00H” and “F0H” is taken, and an exclusive OR of “16H” is taken with the result. . Further, an exclusive OR of the result and “DFH” is taken. Then, a final calculation result obtained by inverting the result (“39H” in this example) is obtained. If all the data in the backup area is stored as it is, the final calculation result coincides with “C6H”, that is, the data set in the backup check data area. If a bit error has occurred in the data in the backup RAM area, the final calculation result is not “C6H”.
[0348]
Therefore, the payout control CPU 371 compares the final calculation result with the data set in the backup check data area, and if they match, the parity diagnosis is normal. If they do not match, the parity diagnosis is abnormal.
[0349]
As described above, in this embodiment, the payout control means is provided with a storage means (in this example, a backup RAM) that is backed up for a predetermined period of time even when the gaming machine is turned off. The payout control CPU 371 (specifically, the program executed by the payout control CPU 371) performs a payout state recovery process (step S706) for recovering the payout state based on the backup data if the storage means is in the backup state. Composed.
[0350]
Hereinafter, the payout state recovery process will be described.
FIG. 55 is a flowchart showing an example of the payout state recovery process shown in step S709 of FIG. In this example, the payout control CPU 371 restores the value stored in the backup RAM to the register (step S861). And the process for recovering the payout state at the time of power failure is performed based on the data stored in the backup RAM. For example, an in-price ball processing flag is set.
[0351]
For example, when the number of unpaid winning balls, the number of unpaid rented balls, or both are stored in the backup RAM area when the power is restored, the payout process is restarted based on the stored number.
[0352]
When the payout state is restored, in this embodiment, the payout control CPU 371 checks the value of the parity flag stored in the backup RAM in order to restore the interrupt permission / prohibition state at the previous power-off. (Step S862). If the parity flag is clear, interrupt permission setting is performed (step S863). On the other hand, if the parity flag is on, the payout state recovery process is finished as it is (while keeping the interrupt disabled state set in step S701).
[0353]
Here, the payout state recovery processing program is configured to return to the payout control main process when the payout state recovery process ends, but the stack area (pointed to by the stack pointer stored in the power supply stop process) It is also possible to return to the address stored in the backup RAM area (the address that was executed when the NMI interrupt occurred when the power was turned off).
[0354]
Thus, in the above embodiment, in the gaming machine in which the lending ball payout device and the winning ball payout device are provided independently, the remaining number of winning balls (the number of unpaid prize balls) and the remaining number of lending balls ( The areas for storing the number of unpaid rental balls are backed up by a capacitor or the like. Therefore, even if an insufficient power interruption occurs, the stored content is preserved for a predetermined period. If the number of unpaid winning balls, the number of unpaid rented balls, or both of them are stored in the backup RAM area when the power is restored, the payout process is restarted based on the stored number. Therefore, it is possible to prevent the player from being disadvantaged.
[0355]
As described above, a sufficient period (on output determination period) for performing full tank detection is taken, and a period (off output determination period) for performing full tank elimination detection is shorter than the on output determination period. By setting it as the period, while being able to detect that it is a full tank state correctly, the cancellation | release of a full tank state can be detected rapidly. Therefore, appropriate full tank detection and full tank elimination detection can be performed.
[0356]
In addition, as described above, the detection signal of the full switch 48 is input to the main board 31 and the payout control board 37 is notified of whether or not to enter the payout stop state by the payout control command. At 31, it becomes possible to manage the state of the gaming machine.
[0357]
In the above-described embodiment, the process for paying out a prize ball has been mainly described. However, as a configuration in which a plurality of lending ball payout paths are provided, the same process may be performed in the lending ball payout process. Good.
[0358]
In the above embodiment, the payout control CPU 371 in the payout control means controls the prize ball payout apparatus 97A and the lending ball payout apparatus 97C. However, the means for controlling the prize ball payout apparatus 97A The control means for controlling the payout device 97C may be a separate control means. In this case, for example, the payout control CPU 371 may control the prize ball payout device 97A and provide ball lending control means for controlling the lending ball payout device 97C. In this way, by separating the part relating to the prize ball and the part relating to the ball lending, for example, even a gaming machine not equipped with a ball lending mechanism called a cash machine and a ball lending control means is separately provided. It can be applied simply by removing the part related to the ball lending.
[0359]
In the above embodiment, the power supply monitoring circuit is provided on the power supply board 910. However, the power supply monitoring circuit may be provided on an electrical component control board such as the main board 31 or the payout control board 37. When an electric component control board on which a power supply circuit is mounted is configured, a power supply monitoring circuit is not mounted on the power supply board.
[0360]
In the pachinko gaming machine 1 according to each of the above-described embodiments, a predetermined game value can be given to a player when a special symbol stop symbol variably displayed on the variable display unit 9 based on the start winning combination is a combination of a predetermined symbol The second type pachinko gaming machine that becomes a predetermined game value can be given to the player when there is a winning in a predetermined area of the electric game that is released based on the start winning Or a third type pachinko gaming machine in which a predetermined right is generated or continued when a winning is given to a predetermined electric accessory that is released when the symbol of the symbol variably displayed based on the start winning is a combination of the predetermined symbols Even so, the present invention can be applied.
[0361]
Furthermore, the present invention can be applied not only to pachinko gaming machines, but also to slot machines and the like when game media payout control is performed.
[0362]
【The invention's effect】
As described above, according to the present invention, the gaming machine is a gaming machine in which a player can perform a predetermined game, and is paid out by the payout means for paying out the game medium and the payout means. The storage means for storing the game medium and the storage state detection means for detecting the storage state of the storage means, and the storage state detection means outputs a full tank output indicating that the game medium is full in the storage means. Control is performed to stop payout on the condition that the predetermined full tank output determination period is output, and the storage state detection means during the payout stop indicates that the game medium is not full in the storage means. Since the cancellation output is controlled to release the stop of the payout on the condition that the output is the full tank elimination output judgment period shorter than the predetermined full tank output judgment period, It is possible to accurately detect that the emission state can be detected quickly to eliminate the full state. Therefore, appropriate full tank detection and full tank elimination detection can be performed.
[0363]
A game control means for controlling the progress of the game; and a payout control means for controlling the payout means to perform control related to payout of the game medium, and the output of the storage state detection means is input to the game control means, and the game control means However, in the case where it is possible to output a control signal instructing the payout control means to stop paying out or canceling the stoppage, the state of the gaming machine can be managed by the game control means. .
[0364]
When the payout control means sets the number of payouts to be paid out by one payout operation, and the payout control means receives a control signal indicating stoppage of payout based on the full tank output during the payout control, the payout When the payout is stopped without paying out the planned number, the payout process can be stopped immediately according to the lack of the area for payout, and appropriate payout control can be performed. Can be done.
[0365]
A game medium detecting means for detecting a game medium won in a prize opening provided in the game area; Full tank When the output determination period is longer than the game medium detection determination period for determining the presence of a game medium detected by the game medium detection means, it is possible to reliably perform full tank detection and Judgment processing can be performed.
[0366]
When the game control means determines that the game medium is detected by the game medium detection means and can output a control signal capable of specifying the number of payouts of the game medium to the payout control means. The payout process is promptly executed under the control of the game control means under the control of the payout control means.
[0367]
In the case where the game medium can be launched even when the payout is stopped, the player suffers a disadvantage (for example, loss of continuation right in the big hit state) due to the prohibition of the game medium launch. Can be prevented.
[0368]
When the game control means determines that the game medium is detected by the game medium detection means even when the payout is stopped, it is possible to output a control signal that can specify the number of game media payouts to the payout control means. In this case, it is possible to prevent the payout of game media corresponding to the number of payouts from being executed, so that it is possible to protect the player's profit.
[0369]
A case in which the payout means includes an award game medium payout mechanism unit that pays out game media according to the progress of the game, and a rental game medium payout mechanism unit that pays out game media according to the loan request. Since the awarding and lending can be performed by different mechanisms, various forms of payout control can be performed.
[0370]
An award supply path for supplying game media to be paid out in accordance with the progress of the game to the award game medium payout mechanism section, a lending supply path for supplying game media to be paid out in response to the loan request to the rented game medium payout mechanism section, and a game A game medium deficiency detecting means capable of detecting a medium deficiency, wherein the game medium deficiency detecting means is provided corresponding to each of the award supply path and the lending supply path, It is possible to accurately grasp the deficiency or deficiency of the game media to be paid out as the game progresses, or the deficiency or deficiency of the game media to be paid out according to the lending request.
[0371]
When the full tank elimination output judgment period is shorter than the gaming medium deficiency elimination detection judgment period for judging the elimination of the lack of gaming medium by the gaming medium lack detection means, it is possible to reliably detect the lack of gaming medium deficiency. On the other hand, it is possible to quickly detect the full tank resolution.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is an explanatory view showing each substrate provided on the back surface of the pachinko gaming machine.
FIG. 3 is a rear view of the mechanism plate of the pachinko gaming machine as viewed from the back.
FIG. 4 is a configuration diagram showing a configuration of a prize ball payout device and a ball passing path in the upper part thereof.
FIG. 5 is an exploded perspective view of the prize ball dispensing device.
FIG. 6 is a configuration diagram showing a configuration of a lending ball dispensing device and a ball passing path in the upper part thereof.
FIG. 7 is a cross-sectional view showing a state in which a rental ball of the rental ball dispensing apparatus is stopped.
FIG. 8 is a cross-sectional view showing a state in which a rental ball stopped by the rental ball dispensing apparatus is released.
FIG. 9 is a configuration diagram illustrating another configuration example of the winning ball payout device and the lending ball payout device.
FIG. 10 is a block diagram showing a circuit configuration of a game control board (main board).
FIG. 11 is a block diagram showing a circuit configuration in a lamp control board.
FIG. 12 is a block diagram showing components related to a prize ball such as components of a payout control board and a ball payout device.
FIG. 13 is a block diagram showing an example of a configuration around a CPU for power supply monitoring and power supply backup.
FIG. 14 is a block diagram showing the internal configuration of a CPU in more detail.
FIG. 15 is a block diagram illustrating a configuration example of a power supply board.
FIG. 16 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 17 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 18 is an explanatory diagram illustrating an example of bit assignment of an input port.
FIG. 19 is a flowchart showing main processing executed by the CPU on the main board.
FIG. 20 is an explanatory diagram showing an example of a relationship between a backup flag and whether or not to execute a gaming state recovery process.
FIG. 21 is a flowchart showing a 2 ms timer interrupt process.
FIG. 22A is an explanatory diagram showing an example of forming a switch timer in the RAM. FIG. 22B is an explanatory diagram showing an example of forming a switch-off timer in the RAM.
FIG. 23 is a flowchart illustrating an example of switch processing.
FIG. 24A is a flowchart illustrating an example of a switch check process. FIG. 24B is a flowchart illustrating an example of a switch-off check process.
FIG. 25 is a flowchart illustrating an example of a prize ball process.
FIG. 26 is a flowchart showing an example of a prize ball process.
FIG. 27 is a flowchart illustrating an example of a prize ball process.
FIG. 28 is a flowchart showing an example of a prize ball process.
FIG. 29 is a flowchart showing an example of a prize ball process.
FIG. 30A is a flowchart showing a switch-on check process. FIG. 30B is a flowchart showing a switch-off check process.
FIG. 31 is a flowchart showing an example of a prize ball number subtraction process;
FIG. 32 is an explanatory diagram of a configuration example of an input determination value table.
FIG. 33 is an explanatory diagram showing a configuration example of a payout control command.
FIG. 34 is a timing chart showing a relationship between a control signal and an INT signal.
FIG. 35 is an explanatory diagram showing an example of the contents of a payout control command.
FIG. 36 is an explanatory diagram showing an example of the content of a lamp control command.
FIG. 37 is an explanatory diagram showing a configuration of a command transmission table.
FIG. 38 is a flowchart showing command control processing.
FIG. 39 is a flowchart showing command transmission processing;
FIG. 40 is a block diagram illustrating a configuration example around a payout control CPU for power supply monitoring and power supply backup.
FIG. 41 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 42 is an explanatory diagram showing an example of bit assignment of an input port.
FIG. 43 is a flowchart showing main processing executed by the CPU in the payout control board.
FIG. 44 is a flowchart showing an example of timer interruption processing of the payout control CPU.
FIG. 45 is an explanatory diagram showing a configuration example of a RAM in the payout control unit.
FIG. 46 is an explanatory diagram of a configuration example of a reception buffer.
47 is a flowchart showing an example of command reception processing of a payout control CPU. FIG.
FIG. 48 is a flowchart illustrating an example of command analysis execution processing.
FIG. 49 is a flowchart showing an example of a payout stop state setting process.
FIG. 50 is a flowchart illustrating an example of a ball lending control process.
FIG. 51 is a flowchart showing an example of a prize ball control process.
FIG. 52 is a flowchart showing an example of a winning ball control process.
FIG. 53 is a flowchart showing an example of a power failure occurrence NMI process executed by the payout control CPU.
FIG. 54 is an explanatory diagram for describing an example of a backup parity data creation method;
FIG. 55 is a flowchart showing an example of a payout state recovery process executed by a payout control CPU.
[Explanation of symbols]
1 Pachinko machine
31 Main board
37 Dispensing control board
48 Full switch
53 Basic circuit
56 CPU
97A prize ball dispensing device
97C Rental ball dispensing device
186a, 186b Dispensing ball path (for prize ball)
186c Dispensing ball route (for rental balls)
187a, 187b Out of ball switch (for prize ball)
187c Ball-out switch (for rental balls)
371 CPU for payout control

Claims (12)

遊技者が所定の遊技を行うことが可能な遊技機であって、
遊技媒体の払出しを行う払出手段と、前記払出手段により払い出された遊技媒体を貯留する貯留手段と、前記貯留手段の貯留状態を検出するための貯留状態検出手段とを備え、
前記貯留状態検出手段により前記貯留手段において遊技媒体が満タン状態にあることを示す満タン出力が所定の満タン出力判定期間出力されたことを条件に、払出しを停止するための制御を行い、払出しの停止中において前記貯留状態検出手段により前記貯留手段において遊技媒体が満タン状態でないことを示す満タン解消出力が前記所定の満タン出力判定期間よりも短い満タン解消出力判定期間出力されたことを条件に払出しの停止を解除する制御を行う
ことを特徴とする遊技機。A gaming machine in which a player can play a predetermined game,
A payout means for paying out game media; a storage means for storing the game medium paid out by the payout means; and a storage state detection means for detecting a storage state of the storage means,
The storage state detection means performs control for stopping payout on condition that a full tank output indicating that the game medium is full in the storage means is output for a predetermined full tank output determination period, While the payout is stopped, the full state elimination output indicating that the storage medium is not full in the storage means is output by the accumulation state detection means during the full tank elimination output determination period shorter than the predetermined full tank output determination period. A gaming machine characterized by performing control to cancel the payout stop on the condition. 遊技の進行を制御する遊技制御手段と、払出手段を制御して遊技媒体の払出に関わる制御を行う払出制御手段とを備え、
貯留状態検出手段の出力は前記遊技制御手段に入力され、
前記遊技制御手段は、前記払出制御手段に払出の停止または停止の解除を指令する制御信号を出力することが可能な
請求項１記載の遊技機。A game control means for controlling the progress of the game, and a payout control means for controlling the payout means to control the payout of the game medium,
The output of the storage state detection means is input to the game control means,
The gaming machine according to claim 1, wherein the game control means is capable of outputting a control signal instructing the payout control means to stop paying out or release the stop. 払出制御手段は、１回の払出動作により払い出す払出予定数を設定し、
前記払出制御手段は、払出制御中に、払出の停止を示す制御信号を受信した場合には、払出予定数を払い出すことなく払出を停止させる
請求項２記載の遊技機。The payout control means sets the number of payouts to be paid out by one payout operation,
The gaming machine according to claim 2, wherein the payout control means stops payout without paying out the expected payout number when receiving a control signal indicating stop of payout during payout control. 遊技領域に設けられる入賞口に入賞した遊技媒体を検出する遊技媒体検出手段を備え、
満タン出力判定期間は、前記遊技媒体検出手段による遊技媒体の検出有りを判定する遊技媒体検出判定期間よりも長い
請求項１から請求項３のうちのいずれかに記載の遊技機。A game medium detecting means for detecting a game medium won in a prize opening provided in the game area;
Full output determination period, the gaming machine according to any one of claims 3 to presence detection of the game medium by the game medium detecting means from the determined game medium detection determination longer claim 1 than the period. 遊技制御手段は、遊技媒体検出手段による遊技媒体の検出有りを判定した場合に、払出制御手段に遊技媒体の払出数を特定可能な制御信号を出力することが可能な
請求項４記載の遊技機。The gaming machine according to claim 4, wherein the game control means is capable of outputting a control signal capable of specifying a payout number of game media to the payout control means when it is determined that a game medium is detected by the game medium detection means. . 払出停止中においても遊技媒体の発射は可能である
請求項１から請求項５のうちのいずれかに記載の遊技機。The gaming machine according to any one of claims 1 to 5 also firing of game media can be in a dispensing stop. 遊技制御手段は、払出停止中においても、遊技媒体検出手段による遊技媒体の検出有りを判定した場合には、払出制御手段に遊技媒体の払出数を特定可能な制御信号を出力することが可能な
請求項４または請求項５記載の遊技機。The game control means can output a control signal that can specify the number of payouts of game media to the payout control means when it is determined that a game medium is detected by the game medium detection means even while payout is stopped. The gaming machine according to claim 4 or 5. 払出手段として、遊技の進行に応じた遊技媒体の払出を行う賞遊技媒体払出機構部と、貸出要求に応じた遊技媒体の払出を行う貸出遊技媒体払出機構部とを備える
請求項１から請求項５のうちのいずれかに記載の遊技機。As dispensing means, claim from claim 1, further comprising a prize game media payout mechanism for performing a payout of game media corresponding to the progress of a game, and a lending game media payout mechanism for performing a payout of game media corresponding to the loan request 5. The gaming machine according to any one of 5. 遊技の進行に応じて払い出される遊技媒体を賞遊技媒体払出機構部に供給する賞供給経路と、貸出要求に応じて払い出される遊技媒体を貸出遊技媒体払出機構部に供給する貸出供給経路と、遊技媒体の欠乏を検出することが可能な遊技媒体欠乏検出手段とを備え、
前記遊技媒体欠乏検出手段は、前記賞供給経路と前記貸出供給経路のそれぞれに対応して設けられる
請求項８記載の遊技機。An award supply path for supplying game media to be paid out according to the progress of the game to the award game medium payout mechanism section, a lending supply path for supplying game media to be paid out according to the loan request to the rented game medium payout mechanism section, and a game Game medium deficiency detecting means capable of detecting the lack of medium,
The gaming machine according to claim 8, wherein the game medium deficiency detecting means is provided corresponding to each of the prize supply route and the lending supply route. 満タン解消出力判定期間は、遊技媒体欠乏検出手段による遊技媒体の欠乏解消を判定する遊技媒体欠乏解消検出判定期間よりも短い
請求項９記載の遊技機。The gaming machine according to claim 9, wherein the full tank elimination output determination period is shorter than the gaming medium deficiency elimination detection judgment period for judging the elimination of the lack of gaming medium by the gaming medium lack detection means. 遊技の進行を制御する遊技制御手段と、前記遊技制御手段が出力した制御信号としての払出制御コマンドにもとづいて払出手段を制御して遊技媒体の払出に関わる制御を行う払出制御手段とを備え、Game control means for controlling the progress of the game, and payout control means for controlling the payout means on the basis of the payout control command as a control signal output by the game control means to perform control related to payout of the game medium,
前記遊技制御手段は、前記払出制御コマンドを出力するときに、コマンドデータを出力した後、コマンドデータの取込を指示する取込信号を出力するコマンド出力処理を実行するコマンド出力手段を含み、The game control means includes command output means for executing a command output process for outputting a take-in signal instructing taking-in of command data after outputting command data when outputting the payout control command;
前記コマンド出力手段は、前記コマンド出力処理において、前記取込信号の出力として所定時間に亘って矩形波のレベルを変化させ、前記所定時間が経過した後でも、少なくとも所定期間コマンドデータの出力を維持するIn the command output process, the command output means changes the level of the rectangular wave over a predetermined time as the capture signal output, and maintains the output of command data for at least a predetermined period even after the predetermined time has elapsed. Do
請求項１から請求項１０のうちのいずれかに記載の遊技機。The gaming machine according to any one of claims 1 to 10. 遊技の進行を制御する遊技制御手段と、前記遊技制御手段が出力した制御信号としての払出制御コマンドにもとづいて払出手段を制御して遊技媒体の払出に関わる制御を行う払出制御手段と、前記遊技制御手段が出力した演出制御コマンドにもとづいて演出用の電気部品を制御する演出用電気部品制御手段とを備え、Game control means for controlling the progress of the game, payout control means for controlling the payout means based on a payout control command as a control signal output by the game control means and performing control related to payout of game media, and the game An electrical component control means for production that controls electrical components for production based on the production control command output by the control means,
前記払出制御コマンドおよび前記演出制御コマンドは２バイトのコマンドデータで構成され、The payout control command and the effect control command are composed of 2-byte command data,
前記遊技制御手段は、前記払出制御コマンドを出力するとき、および前記演出制御コマンドを出力するときに、コマンドデータとコマンドデータの取込を指示する取込信号とを出力するコマンド出力処理を実行するコマンド出力手段を含み、The game control means executes command output processing for outputting command data and a capture signal instructing capture of command data when outputting the payout control command and when outputting the effect control command. Including command output means,
前記コマンド出力手段は、前記コマンド出力処理において、前記払出制御コマンドを出力するときと前記演出制御コマンドを出力するときとで同一のサブルーチンをコールして、コマンドデータと取込信号とを出力し、In the command output process, the command output means calls the same subroutine when outputting the payout control command and when outputting the effect control command, and outputs command data and a capture signal,
前記コマンド出力手段は、前記払出制御コマンドおよび前記演出制御コマンドを出力するときに、１バイト目のコマンドデータを出力して取込信号を出力した後、所定期間経過後に２バイト目のコマンドデータを出力し、The command output means outputs the first byte command data and outputs the capture signal when outputting the payout control command and the presentation control command, and then outputs the second byte command data after a predetermined period of time has elapsed. Output,
前記所定期間は、前記払出制御手段および前記演出用電気部品制御手段が前記取込信号にもとづいてコマンドデータを取り込む処理を実行する時間よりも長いThe predetermined period is longer than a time during which the payout control unit and the effect electrical component control unit execute a process of acquiring command data based on the acquisition signal.
請求項１から請求項１１のうちのいずれかに記載の遊技機。The gaming machine according to any one of claims 1 to 11.
JP2000218110A 2000-07-18 2000-07-18 Game machine Expired - Lifetime JP4056683B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000218110A JP4056683B2 (en) 2000-07-18 2000-07-18 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000218110A JP4056683B2 (en) 2000-07-18 2000-07-18 Game machine

Publications (2)

Publication Number Publication Date
JP2002028334A JP2002028334A (en) 2002-01-29
JP4056683B2 true JP4056683B2 (en) 2008-03-05

Family

ID=18713114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000218110A Expired - Lifetime JP4056683B2 (en) 2000-07-18 2000-07-18 Game machine

Country Status (1)

Country Link
JP (1) JP4056683B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4906413B2 (en) * 2006-06-30 2012-03-28 マルホン工業株式会社 Pachinko machine
JP2013013677A (en) * 2011-07-06 2013-01-24 Sanyo Product Co Ltd Game machine
JP2016104395A (en) * 2016-03-08 2016-06-09 株式会社三洋物産 Game machine
JP2017074418A (en) * 2016-12-16 2017-04-20 株式会社サンセイアールアンドディ Game machine

Also Published As

Publication number Publication date
JP2002028334A (en) 2002-01-29

Similar Documents

Publication Publication Date Title
JP3859950B2 (en) Game machine
JP3773747B2 (en) Game machine
JP2001252451A (en) Game machine
JP4804617B2 (en) Game machine
JP4056683B2 (en) Game machine
JP3828347B2 (en) Game machine
JP4137346B2 (en) Game machine
JP4302306B2 (en) Game machine
JP4137358B2 (en) Game machine
JP2002011203A (en) Game machine
JP2002078927A (en) Game machine
JP2002078942A (en) Game machine
JP4302305B2 (en) Game machine
JP4242413B2 (en) Game machine
JP4242412B2 (en) Game machine
JP4137354B2 (en) Game machine
JP4242050B2 (en) Game machine
JP4137360B2 (en) Game machine
JP4503157B2 (en) Game machine
JP4065888B2 (en) Game machine
JP3999244B2 (en) Game machine
JP3999245B2 (en) Game machine
JP2001252446A (en) Game machine
JP3999247B2 (en) Game machine
JP3773746B2 (en) Game machine

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051201

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4056683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term