JP3855565B2 - 充放電保護回路および該充放電保護回路を有するバッテリーパック - Google Patents
充放電保護回路および該充放電保護回路を有するバッテリーパック Download PDFInfo
- Publication number
- JP3855565B2 JP3855565B2 JP31271399A JP31271399A JP3855565B2 JP 3855565 B2 JP3855565 B2 JP 3855565B2 JP 31271399 A JP31271399 A JP 31271399A JP 31271399 A JP31271399 A JP 31271399A JP 3855565 B2 JP3855565 B2 JP 3855565B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- detection circuit
- voltage
- charge
- charger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/00302—Overcharge protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Protection Of Static Devices (AREA)
- Battery Mounting, Suspending (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electric Status Of Batteries (AREA)
- Secondary Cells (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、各種携帯機器に使用される２次電池の充放電保護回路技術に係り、特に、充電制御時の２次電池の過充電状態、負荷電流を供給する放電制御時の２次電池の過放電状態、または放電制御時の２次電池の過電流状態を検出して２次電池を過充電状態、過放電状態または過電流状態から保護する充放電保護回路において、異常充電器を接続した場合でも過電流検出電圧値や短絡検出電圧値が変動しないようにした充放電保護回路およびバッテリーパックに関する。
【０００２】
【従来の技術】
近年、携帯型の電子機器が普及してきており、このような各種携帯型電子機器の電源は２次電池によって供給される。使用されて電圧が低下した２次電池は、充電されて繰り返し使用される。このような２次電池の過充電、過放電、過電流を検出する保護回路としては、例えば、特開平１１−１０３５２８号公報に開示されたものがある。この公開公報に記載されたものでは、電池電圧が印加される端子を低耐圧構造にし、半導体装置の一部である充電器が印加される端子のみを高耐圧構造にすることによって、保護回路全体を高耐圧構造にしている。
【０００３】
図３は、上記公開公報に開示された充放電保護回路を用いたバッテリーパックの構成を説明するための機能ブロック図である。
同図に示すように、上記従来のバッテリーパック１１０は、２次電池１１２、放電用ＦＥＴスイッチＱ１０１、充電用ＦＥＴスイッチＱ１０２、過充電検出時の遅延時間を設定するコンデンサＣ１０１、充放電保護回路１２０とで構成されている。図３はバッテリーパック１１０に充電器１１４が接続された場合を示しているが、バッテリーパック１１０を通常に動作させる場合、充電器１１４の位置には負荷（携帯機器本体）が接続される。
【０００４】
充電保護回路１２０はＶDD端子、ＶSS端子、ＣT端子、Ｄout端子、Ｃout端子、Ｖ-端子の６つの端子を有する。ＶDD端子とＶSS端子の間の電圧は２次電池１１２の電圧に等しい。ＶDD端子とＶ-端子の間の電圧は充電器１１４の電圧に等しい。充電器１１４として高電圧のものを用いた場合、２次電池１１２と充電器１１４の高電圧側は共通（ＶDD端子）であるため、Ｖ-端子の電位はＶSS端子の電位より低くなる。
【０００５】
２次電池１１２がリチウムイオン電池の場合、２次電池の電圧として例えば４.２５Ｖや４.３５Ｖ以上の電圧が検出された場合に過充電と判断される。充電保護回路１２０が過充電を検出してＦＥＴスイッチＱ１０２をＯＦＦさせれば充電器１１４からの充電電流は流れないので２次電池１１２の電圧（ＶDD−ＶSS電圧）は定常的に高電圧（例えば２８Ｖ）になることはない。よってＶSS端子およびそこに接続される回路要素に高電圧が加わることはない。同様のことがＣT端子についても言える。また過充電が生じている場合でも、ＦＥＴスイッチＱ１０１はＦＥＴスイッチＱ１０２によってＶ-端子の電位からは切り離されている。よってＤout端子およびそこに接続される回路要素に高電圧が加わることはない。
【０００６】
例えば、２８Ｖの充電器１１４が接続されＦＥＴスイッチＱ１０２がＯＦＦの状態の時、２次電池１１２に接続されたＶDD端子における電位を基準として考えると、ＶSS端子、ＣT端子およびＤout端子には２次電池１１２の電圧しかかからないが、Ｃout端子とＶ-端子には充電器の電圧がそのままかかる。より具体的には、過充電を避けるためにはＦＥＴスイッチＱ１０２をＯＦＦにする必要があるが、ＦＥＴスイッチＱ１０２は、ｎチャネルＭＯＳＦＥＴであるためこれをＯＦＦするためにはゲートレベル（Ｃout端子の電圧）をソースレベル（Ｖ-端子の電圧）に対して０にする必要がある。Ｃout端子はＣＭＯＳ（例えば、図４に示すＱ１０９およびＱ１１０）の出力に接続されている。ＣＭＯＳの出力をＦＥＴスイッチＱ１０２をＯＦＦするのに十分な電圧にするためには、ＣＭＯＳのソースレベルとしてＶ-端子の電圧を取り入れる必要がある。
【０００７】
このように、高耐圧構造が必要なのは、Ｃout端子とＶ-端子に接続される素子のみであり、バッテリーパック１１０の他の部分における素子は低耐圧構造でよい。図３は短絡検出回路１２４および過電流検出回路１２５がＶ-端子に接続されていることを示しているが、短絡検出回路１２４および過電流検出回路１２５を構成する回路要素は、例えばコンパレータの入力（ゲート入力）としてＶ-端子の電圧を取り入れているだけである。Ｃout端子に接続されるＣＭＯＳ（例えば、図４に示すＱ１０９およびＱ１１０）のようにソースレベルとしてＶ-端子の電圧を取り入れるわけではないので、短絡検出回路１２４および過電流検出回路１２５の回路要素は高耐圧構造とする必要はない。
【０００８】
次に、上記従来例の充放電保護回路１２０の構成および動作を、図３および図４を用いて説明する。充放電保護回路１２０は２次電池１１２を過充電状態、過放電状態、または過電流状態から保護する機能を有している。
【０００９】
図３において、充放電保護回路１２０は、過充電検出回路１２２、ＶSSレベルをＶ-レベルにシフトするレベルシフト回路１２３、過放電検出回路１２７、過電流検出回路１２５、過放電、過電流の検出時の遅延時間を設定する遅延回路１２６、短絡検出回路１２４とを同一基板上に構成したものである。ここでは、過放電検出回路１２７、過電流検出回路１２５、遅延回路１２６、短絡検出回路１２４の動作については当業者にとってよく知られているので詳細な説明は省略する。必要ならば、特開平６−１０４０１５号公報、特開平１０−４６３７号公報などを参照されたい。
【００１０】
過充電検出回路１２２は２次電池の過充電を検出するとＬＯＷレベルの過充電検出信号１２２ａをレベルシフト回路１２３に供給する。レベルシフト回路１２３は過充電検出回路１２２からの過充電検出信号１２２ａに基づいて、充電制御信号１２３ａをＣout端子に供給し、それによって充電用のトランジスタＱ１０２をＯＦＦする。これにより２次電池１１２の過充電を防いでいる。
【００１１】
図４は、充放電保護回路１２０の要部を示す回路図であり、特に高耐圧ＭＯＳトランジスタを用いて構成されるレベルシフト回路１２３の詳細を示している。レベルシフト回路１２３は、ＶDD端子に接続されたエンハンスメント型のｐチャネルトランジスタＱ１０３とＶ-端子に接続され飽和結線されて定電流源として働くデプレション型のｎチャネルトランジスタＱ１０４とが直列に接続された回路の後段に所定数のインバータ回路（Ｑ１０５，Ｑ１０６）、（Ｑ１０７，Ｑ１０８）、（Ｑ１０９，Ｑ１１０）を縦続接続している。
【００１２】
レベルシフト回路１２３の後段には、ｐチャネルトランジスタＱ１１１、ｎチャネルトランジスタＱ１１２およびｎチャネルトランジスタＱ１１３が設けられている。トランジスタＱ１１１のゲートには過放電検出信号１２７ａが入力されている。過放電検出信号１２７ａが放電不可能を示すＬＯＷレベルになると、トランジスタＱ１１１はＯＮし、Ｖ-端子の電位をＶDD端子の電位までプルアップする。これにより、過放電が生じて負荷への電流供給が停止され、かつＶDD端子とＶ-端子の間がオープン状態になった場合でも回路が不安定になるのを防いでいる。
【００１３】
同様に、トランジスタＱ１１２のゲートには過充電検出信号１２２ａが入力され、トランジスタＱ１１３のゲートには過放電検出信号１２７ａが入力されている。過充電検出信号１２２ａが充電可能を示すＨＩＧＨレベルの時に（すなわち過充電状態でない時に）トランジスタＱ１１２はＯＮしている。またトランジスタＱ１１３は過放電でない時にＯＮしている。従ってトランジスタＱ１１２とトランジスタＱ１１３は過充電でも過放電でもない時にＯＮしており、その時にＶ-はＶSSにプルダウンされる。すなわちトランジスタＱ１１２およびＱ１１３は、過電流を検出した後、つまりバッテリーパックのプラス端子とマイナス端子がショートされた後に、ショート状態が開放されてプラス端子とマイナス端子がオープンになった時にＶ-をＶSSレベルに下げるプルダウン抵抗の役割を果たしている。過充電状態の時はトランジスタＱ１１２がＯＦＦし、トランジスタＱ１１３には高電圧がかからないため、トランジスタＱ１１３を高耐圧構造にする必要はない。
【００１４】
過充電検出信号１２２ａが充電可能であることを示すＨＩＧＨレベルにある場合、トランジスタＱ１０３はＯＦＦになり、トランジスタＱ１０４は定電流源として働くため、トランジスタＱ１０３およびＱ１０４のドレインの電圧は“Ｌ”レベル（Ｖ-レベル）になり、“Ｌ”レベルがトランジスタＱ１０５およびＱ１０６からなるインバータに入力される。トランジスタＱ１０５がＯＮしトランジスタＱ１０６がＯＦＦするから、トランジスタＱ１０５およびＱ１０６のドレインの電圧は“Ｈ”レベル（ＶDDレベル）になり、“Ｈ”レベルがトランジスタＱ１０７およびＱ１０８からなるインバータに入力される。トランジスタＱ１０７がＯＦＦしトランジスタＱ１０８がＯＮするからトランジスタＱ１０７およびＱ１０８のドレイン電圧は“Ｌ”レベルになり、“Ｌ”レベルがトランジスタＱ１０９およびＱ１０からなるインバータに入力される。トランジスタＱ９がＯＮしトランジスタＱ１１０がＯＦＦするから、トランジスタＱ１０９およびＱ１１０のドレインの電圧、すなわちＣout端子の電圧は“Ｈ"レベルになる。結果としてＦＥＴスイッチＱ１０２はＯＮになり充電が行われる。
【００１５】
過充電検出信号１２２ａが充電不可能であることを示すＬＯＷレベルにある場合、上記と逆の動作によりＣout端子にはＶ-端子の電圧（“Ｌ”レベル）がかかり、結果としてＦＥＴスイッチＱ１０２はＯＦＦになり充電が停止する。回路図から明らかなように、上記トランジスタＱ１０３〜Ｑ１１２ではソース側またはドレイン側にＶ-端子の電圧がかかるため、これらのトランジスタＱ１０３〜Ｑ１１２だけを高耐圧構造にし、他の素子は低耐圧構造にしている。なお、ダイオードＤ１〜Ｄ３は、充放電保護回路１２０を静電気から保護するための素子であり、これらのダイオードも高耐圧構造にするのが好ましい。
【００１６】
上記従来例では、図３のバッテリーパック１１０を構成する素子のうち、Ｃout端子とＶ-端子に直接接続される素子（トランジスタＱ１０３〜Ｑ１１２）を、“双方向ＬＯＣＯＳ（ＬＯＣal Ｏxidation of Ｓilicon）オフセット構造”と呼ばれる高耐圧のＭＯＳトランジスタ構造としている。すなわち、図７に示すように、基板（３０）の上に、素子分離の酸化膜（３１）と、ソースの耐圧を上げるためのオフセット用酸化膜（３２）と、ドレインの耐圧を上げるためのオフセット用酸化膜（３３）を成長させ、ポリシリコンゲート（３４）を該２つのオフセット用酸化膜（３２，３３）にかかるように形成し、ソース（３５）とドレイン（３６）を形成する。さらに中間膜（３７）、ソースのアルミ電極（３８）、ドレインのアルミ電極（３９）を形成する。通常のＬＯＣＯＳオフセット構造の場合はドレイン端にのみオフセット用酸化膜を設けるが、上記従来例においては、充電器の逆接続などによりドレイン電位とソース電位が逆転する場合があるので、ドレイン端とソース端の両方にオフセット用酸化膜を設けた双方向ＬＯＣＯＳオフセット構造のＭＯＳトランジスタとしている。
【００１７】
このように、図３の充放電保護回路を構成する素子のうち、図４に示す１０個のトランジスタＱ１０３〜Ｑ１１２だけ（好ましくは静電気から保護するための３個のダイオードＤ１〜Ｄ３も）を、高耐圧のＬＯＣＯＳオフセット構造とし、その他の回路構成素子は全て低耐圧構造にすることで、小型で高耐圧の充放電保護回路を構成している。
【００１８】
【発明が解決しようとする課題】
しかしながら、上記従来例は、充放電保護回路の一部の回路要素を高耐圧構造とすることによって過充電状態となった場合でも内部回路の損傷を防ぐと共に充放電保護回路のチップ面積の小型化を実現することが可能であるが、過電流検出回路１２５および短絡検出回路１２４の入力が、直接充電器１１４のマイナス電位Ｖ-と接続されているため、異常な充電器等が接続されて大電圧が印加され、過充電を検出して充電用トランジスタＱ１０２がＯＦＦすると、充電器のマイナス電位Ｖ-は電池のマイナス電位ＶSSよりも低くなる（電池のプラス電位と充電器のプラス電位は同じであるため）。すなわち、過電流検出回路１２５および短絡検出回路１２４の入力Ｖ-は、電池のマイナス電位であるＶSS電位よりも低くなる。この状態が例えば長時間、例えば２４時間続くと、過電流検出回路１２５および短絡検出回路１２４の入力トランジスタのＶｔｈが変動してしまう。それによって、過電流検出電圧値および短絡検出電圧値が変動してしまうという問題があった。
【００１９】
これは、半導体装置の構造が電池側も充電器側も同一構造であっても生じる問題であるが、特に、上記従来例のように半導体装置の構造を低耐圧構造と高耐圧構造とに分けた場合、例えば、低耐圧構造の耐圧を１２Ｖ、高耐圧構造の耐圧を２８Ｖとすると、電池電圧は、例えば、リチウムイオン電池の場合には４Ｖ程度しかかからないので、この４Ｖの電池に対し２８Ｖの充電電圧が印加されると、その差電圧は２４Ｖとなり、同一構造の耐圧が１２Ｖの場合と比較すると、４Ｖの電池に対して１２Ｖの電圧が印加されるので差電圧は８Ｖであって、低耐圧構造と高耐圧構造とに分けた場合の方が差電圧が大きくなるので、Ｖｔｈの変動が大きくなってしまう。
【００２０】
図５は過電流検出回路１２５のコンパレータ回路の具体例を示す図であり、図６は短絡検出回路１２４の具体例を示す図である。
図５の過電流検出回路１２５のコンパレータ回路において、４Ｖの電池に２８Ｖの異常充電器１１４が接続されると、図５において、差動入力のデプレッション型Ｎｃｈトランジスタ２０１のゲート電圧が−２４Ｖになる。このマイナス電圧が長時間印加されることによって、デプレッション型Ｎｃｈトランジスタ２０１のＶｔｈが変動する。このＶｔｈの変動によって、コンパレータの入力トランジスタのペア特性がアンバランスになり、コンパレータのオフセットが大きくなり、結果として過電流検出電圧が変動してしまうという問題があった。
【００２１】
同様に、図６の短絡検出回路１２４においても、Ｐｃｈトランジスタ２０２とＮｃｈトランジスタ２０３のゲート電圧が−２４Ｖになり、Ｐｃｈトランジスタ２０２とＮｃｈトランジスタ２０３のＶｔｈが変動することによって、Ｐｃｈトランジスタ２０２、Ｎｃｈトランジスタ２０３、２０４で構成されているインバータのスレッショルドが変動する。このスレッショルドが短絡検出電圧であるので、結果として該インバータのスレッショルドの変動により短絡検出電圧値も変動してしまうという問題があった。
本発明は、このような異常充電器が接続された場合の保護回路内部の状態検出電圧値の変動をなくすことを主要な課題とするものである。
【００２２】
具体的には、上記問題点を解消するために、本願請求項１記載の発明は、長時間異常充電器が接続され続けても過電流検出回路または短絡検出回路の状態を検出するための電圧値が変動しない充放電保護回路を提供することを目的としている。
【００２３】
また、本願請求項２および３記載の発明は、長時間異常充電器が接続され続けても過電流検出電圧または短絡検出電圧値が変動しない充放電保護回路を提供することを目的としている。
さらに、本願請求項４および５記載の発明は、過電流検出電圧または短絡検出電圧値が変動しない、小型で高耐圧の充放電保護回路を提供することを目的としている。
【００２４】
また、本願請求項６記載の発明は、長時間異常充電器が接続され続けても過電流検出電圧または短絡検出電圧値が変動しない、小型で高耐圧の充放電保護回路を有するバッテリーパックを提供することを目的としている。
【００２５】
【課題を解決するための手段】
上記目的を達成するために、本願請求項１記載の充放電保護回路では、２次電池（１２）の短絡を検出する短絡検出回路（２４）と、２次電池（１２）の過電流を検出する過電流検出回路（２５）と、接続された充電器（１４）が異常充電器であることを検出する異常充電器検出回路（２８）と、該異常充電器検出回路（２８）により充電器が異常と検出された場合に、該異常充電器の電圧が過電流検出回路（２５）または短絡検出回路（２４）に直接印加されるのを防止する手段（トランジスタＱ３，Ｑ４）を設けている。
これにより、長時間異常充電器が接続され続けても過電流検出回路または短絡検出回路の電圧値が変動しなくなる。
【００２６】
また、請求項２記載の充放電保護回路では、２次電池（１２）の短絡を検出する短絡検出回路（２４）と、２次電池（１２）の過充電を検出する過充電検出回路（２２）と、２次電池（１２）の過放電を検出する過放電検出回路（２７）と、２次電池（１２）の過電流を検出する過電流検出回路（２５）の他に、異常充電器を検出する異常充電器検出回路（２８）を有し、該異常充電器検出回路により接続された充電器（１４）が異常充電器であると検知された場合に、該充電器からの電圧が過電流検出回路（２５）または短絡検出回路（２４）に直接印加されるのを防止する手段とを備えており、また、請求項３記載の充放電保護回路では、前記防止する手段として、異常充電器検出回路からの信号に基づいて、充電器からの電圧を遮断するスイッチ（トランジスタＱ３）と、プルダウン回路またはプルダウン回路により過電流検出回路（２５）または短絡検出回路（２４）に固定電位を印加する手段（トランジスタＱ４）を備えている。
これにより、異常充電器が長時間接続され続けても、過電流検出電圧や短絡検出電圧値を変動させないようにすることができる。
【００２７】
請求項４記載の充放電保護回路は、さらに、２次電池（１２）の電圧が印加される回路素子を低耐圧構造素子で構成し、充電器（１４）の電圧が印加される回路素子を高耐圧構造素子で構成しており、また請求項５記載の充放電保護回路では、高耐圧構造素子として、素子分離膜（３１）と、ソースの高耐圧を図るためのオフセット用酸化膜（３２）と、ドレインの高耐圧化を図るためのオフセット用酸化膜（３３）と、該２つのオフセット用酸化膜（３２，３３）を覆うように形成されたポリシリコンゲート（３４）を具備する双方向ＬＯＣＯＳ（ＬＯＣalＯxidation of Ｓilicon）オフセット構造を有するトランジスタを用いている。
これにより、過電流検出電圧または短絡検出電圧値が変動しない、かつ小型で高耐圧の充放電保護回路を実現することができる
【００２８】
さらに、請求項６記載のバッテリーパックは、上記の如き各充放電保護回路と、充電可能な２次電池を含むことを特徴としている。これにより、２次電池と、異常充電器が長時間接続され続けても過電流検出電圧や短絡検出電圧値が変動しない、小型で高耐圧の充放電保護回路とを搭載したバッテリーパックを実現することができる。
【００２９】
【発明の実施の形態】
図１は、本発明に係るバッテリーパック１０と、バッテリーパック１０内の充放電保護回路２０を示す図である。
充放電保護回路２０は、大略的には図３に示すように、従来例と同様の過充電検出回路２２と過放電検出回路２７と過電流検出回路２５と短絡検出回路２４に加え、本発明の特徴である異常充電器検出回路２８と該異常充電器検出回路２８の出力によりＯＮ／ＯＦＦが制御されるトランジスタＱ３，Ｑ４を備えている。なお、バッテリーパック１０を示す図１には、説明は省略するが、実施するための構成をより具体化するために、遅延回路２６ａ，２６ｂ（図３の遅延回路１２６に相当）、コンデンサＣ１〜Ｃ３、抵抗ｒ１〜ｒ４なども示してある。
【００３０】
図１に示したバッテリーパック１０の全体の構造，機能，動作は従来例で説明したものとほぼ同様であり、説明は省略するが図４〜図７に示したのと同様の構成を有し、同様の効果を有するものとする。本発明がさらに特徴とする点は、従来の充放電保護回路構成に異常充電器検出回路２８を追加し、この異常充電器検出回路２８により異常充電器であることが検出された場合に、トランジスタＱ３をＯＦＦし、トランジスタＱ４をＯＮすることによって、過電流検出回路２５と短絡検出回路２４の入力を固定して、異常充電器の電圧が直接印加されないようにしたことである。
【００３１】
すなわち、異常充電器等が接続されて大電圧がバッテリーパック１０に印加されると、過充電が検出されて充電制御用ＦＥＴＱ２がＯＦＦする。充電制御用ＦＥＴＱ２のＯＦＦによりＶDD―Ｖ-間には異常充電器の電圧が直接印加されることになるが、この場合、本発明で新たに追加した異常充電器検出回路２８が動作して、充放電保護回路２０を構成するＩＣ内部のＮｃｈトランジスタＱ３をＯＦＦにし、過電流検出回路２５と短絡検出回路２４の入力にＶ-電位が直接印加されないようにしている。
【００３２】
また、トランジスタＱ３をＯＦＦさせるだけでは、過電流検出回路２５と短絡検出回路２４の入力がハイインピーダンスとなり、動作が不安定になるため、過電流検出回路２５と短絡検出回路２４の入力をＶSS電位にプルダウンするためのＮｃｈトランジスタＱ４を設け、これをＯＮさせることによって、過電流検出回路２５と短絡検出回路２４の入力レベルをＶSSレベルに固定する。
【００３３】
図２は、図１における異常充電器検出回路２８の詳細図である。
例えば、電池電圧が４Ｖで、２８Ｖの異常充電器が接続されると、図２のＶDD−ＶSS間に電池電圧４Ｖが印加され、ＶDD−Ｖ-間に異常充電器の電圧２８Ｖが印加される。この状態で、インバータＩ１はハイレベルがＶDD、ローレベルがＶ-のインバータで、入力電圧がＶSS（図２では接地電位）になっている。
【００３４】
すなわち、入力電圧は、Ｖ-電位を基準にするとＶ-からＶSSまでの電圧になり、これは２８Ｖ−４Ｖ＝２４Ｖとなる。このインバータＩ１のスレッショルドを例えば（ＶDD／２）に設定していると、インバータＩ１の入力は「２４＞（２８／２）」であり“ハイ”と認識するので、インバータ３の出力は“ロー”となり、インバータＩ２の出力は“ハイ”となり、インバータＩ３の出力は“ロー”となる。したがってＮｃｈスイッチＱ３はＯＦＦし、過電流検出回路２５および短絡検出回路２４の入力には、Ｖ-電位が直接印加されなくなる。
【００３５】
また、それと同時に、インバータＩ３の出力が“ロー”なので、ＰｃｈトランジスタＱ６がＯＮし、インバータＩ４の出力が“ロー”、インバータＩ５の出力が“ハイ”となり、ＮｃｈトランジスタＱ４がＯＮして、過電流検出回路２５および短絡検出回路２４の入力にはＶSS電位が印加される。したがって、２８Ｖ等の異常充電器が２４時間以上の長時間印加され続けても、過電流検出回路２５および短絡検出回路２４の入力トランジスタのＶｔｈは変動しないため、過電流検出電圧値および短絡検出電圧値が変動することはない。ここでＰｃｈトランジスタＱ６以降のインバータＩ４およびＩ５はＶDDとＶSSの電位間に構成されている。
【００３６】
上記例では、異常充電器が接続された時に、過電流検出回路２５および短絡検出回路２４の入力をＶSSレベルにプルダウンする場合を説明したが、ＶSSレベルにプルダウンする代わりにＶDD電位にプルアップを行うようにしても同じ効果がある。すなわち、異常充電器が接続されているときは、過充電を検出しており、過充電を検出しているときは、過電流検出回路２５および短絡検出回路２４は停止させているので、入力をＶDDに固定してもＶSSに固定しても回路的な影響はない。
【００３７】
また、インバータＩ１のスレッショルドを変更することで、異常充電器検出電圧の判断閾値を変更することができる。すなわち、上記回路では、充電器の電圧が、「電池電圧（ＶDD−ＶSS間電圧）＋インバータＩ１」のスレッショルド以上になったときにインバータＩ１が反転し“接続された充電器は異常充電器である”と判断するので、このインバータＩ１のスレッショルドを変更することによって異常充電器であることを検出するための閾電圧（異常充電器検出電圧）を変更することができる。
【００３８】
【発明の効果】
本願請求項１記載の発明によれば、異常充電器が長時間接続され続けても内部回路の電圧値が変動しない充放電保護回路を実現できる。
また、請求項２および３記載の発明によれば、異常充電器が長時間接続され続けても、過電流検出電圧や短絡検出電圧値が変動しない充放電保護回路を実現できる。
【００３９】
本願請求項４および５記載の発明によれば、過電流検出電圧または短絡検出電圧値が変動しない、かつ小型で高耐圧の充放電保護回路を実現することができるさらに、本願請求項６記載の発明によれば、２次電池と、異常充電器が長時間接続され続けても過電流検出電圧や短絡検出電圧値が変動しない、かつ小型で高耐圧の充放電保護回路とを搭載したバッテリーパックを実現することができる。
【図面の簡単な説明】
【図１】本発明に係るバッテリーパックと、バッテリーパック内の充放電保護回路を示す図である。
【図２】図１における異常充電器検出回路の詳細図である。
【図３】従来例の充放電保護回路を用いたバッテリーパックの構成を説明するための機能ブロック図である。
【図４】充放電保護回路の要部を示す回路図である。
【図５】過電流検出回路のコンパレータ回路の具体例を示す図である。
【図６】短絡検出回路の具体例を示す図である。
【図７】高耐圧構造を有する双方向ＬＯＣＯＳ（ＬＯＣal Ｏxidation of Ｓilicon）オフセット構造素子を説明するための図である。
【符号の説明】
１０，１１０：バッテリーパック、
１４，１１４：充電器、
２０，１２０：充放電保護回路、
２２，１２２：過充電検出回路、
２３，１２３：レベルシフタ、
２４，１２４：短絡検出回路、
２５，１２５：過電流検出回路、
２６ａ，２６ｂ，１２６：遅延回路、
２７、１２７：過放電検出回路、
２８：異常充電器検出回路、
３０：基板、
３１：素子分離の酸化膜、
３２：ソースの耐圧を上げるためのオフセット用酸化膜、
３３：ドレインの耐圧を上げるためのオフセット用酸化膜、
３４：ポリシリコンゲート、
３５：ソース、
３６：ドレイン、
３７：中間膜、
３８：ソースのアルミ電極、
３９：ドレインのアルミ電極、
Ｑ１〜Ｑ６，Ｑ１０１〜Ｑ１１３，Ｑ２０１〜Ｑ２０４：トランジスタ、
Ｃ１〜Ｃ３：コンデンサ、
ｒ１〜ｒ４：抵抗、
Ｉ１〜Ｉ５：インバータ。
【発明の属する技術分野】
本発明は、各種携帯機器に使用される２次電池の充放電保護回路技術に係り、特に、充電制御時の２次電池の過充電状態、負荷電流を供給する放電制御時の２次電池の過放電状態、または放電制御時の２次電池の過電流状態を検出して２次電池を過充電状態、過放電状態または過電流状態から保護する充放電保護回路において、異常充電器を接続した場合でも過電流検出電圧値や短絡検出電圧値が変動しないようにした充放電保護回路およびバッテリーパックに関する。
【０００２】
【従来の技術】
近年、携帯型の電子機器が普及してきており、このような各種携帯型電子機器の電源は２次電池によって供給される。使用されて電圧が低下した２次電池は、充電されて繰り返し使用される。このような２次電池の過充電、過放電、過電流を検出する保護回路としては、例えば、特開平１１−１０３５２８号公報に開示されたものがある。この公開公報に記載されたものでは、電池電圧が印加される端子を低耐圧構造にし、半導体装置の一部である充電器が印加される端子のみを高耐圧構造にすることによって、保護回路全体を高耐圧構造にしている。
【０００３】
図３は、上記公開公報に開示された充放電保護回路を用いたバッテリーパックの構成を説明するための機能ブロック図である。
同図に示すように、上記従来のバッテリーパック１１０は、２次電池１１２、放電用ＦＥＴスイッチＱ１０１、充電用ＦＥＴスイッチＱ１０２、過充電検出時の遅延時間を設定するコンデンサＣ１０１、充放電保護回路１２０とで構成されている。図３はバッテリーパック１１０に充電器１１４が接続された場合を示しているが、バッテリーパック１１０を通常に動作させる場合、充電器１１４の位置には負荷（携帯機器本体）が接続される。
【０００４】
充電保護回路１２０はＶDD端子、ＶSS端子、ＣT端子、Ｄout端子、Ｃout端子、Ｖ-端子の６つの端子を有する。ＶDD端子とＶSS端子の間の電圧は２次電池１１２の電圧に等しい。ＶDD端子とＶ-端子の間の電圧は充電器１１４の電圧に等しい。充電器１１４として高電圧のものを用いた場合、２次電池１１２と充電器１１４の高電圧側は共通（ＶDD端子）であるため、Ｖ-端子の電位はＶSS端子の電位より低くなる。
【０００５】
２次電池１１２がリチウムイオン電池の場合、２次電池の電圧として例えば４.２５Ｖや４.３５Ｖ以上の電圧が検出された場合に過充電と判断される。充電保護回路１２０が過充電を検出してＦＥＴスイッチＱ１０２をＯＦＦさせれば充電器１１４からの充電電流は流れないので２次電池１１２の電圧（ＶDD−ＶSS電圧）は定常的に高電圧（例えば２８Ｖ）になることはない。よってＶSS端子およびそこに接続される回路要素に高電圧が加わることはない。同様のことがＣT端子についても言える。また過充電が生じている場合でも、ＦＥＴスイッチＱ１０１はＦＥＴスイッチＱ１０２によってＶ-端子の電位からは切り離されている。よってＤout端子およびそこに接続される回路要素に高電圧が加わることはない。
【０００６】
例えば、２８Ｖの充電器１１４が接続されＦＥＴスイッチＱ１０２がＯＦＦの状態の時、２次電池１１２に接続されたＶDD端子における電位を基準として考えると、ＶSS端子、ＣT端子およびＤout端子には２次電池１１２の電圧しかかからないが、Ｃout端子とＶ-端子には充電器の電圧がそのままかかる。より具体的には、過充電を避けるためにはＦＥＴスイッチＱ１０２をＯＦＦにする必要があるが、ＦＥＴスイッチＱ１０２は、ｎチャネルＭＯＳＦＥＴであるためこれをＯＦＦするためにはゲートレベル（Ｃout端子の電圧）をソースレベル（Ｖ-端子の電圧）に対して０にする必要がある。Ｃout端子はＣＭＯＳ（例えば、図４に示すＱ１０９およびＱ１１０）の出力に接続されている。ＣＭＯＳの出力をＦＥＴスイッチＱ１０２をＯＦＦするのに十分な電圧にするためには、ＣＭＯＳのソースレベルとしてＶ-端子の電圧を取り入れる必要がある。
【０００７】
このように、高耐圧構造が必要なのは、Ｃout端子とＶ-端子に接続される素子のみであり、バッテリーパック１１０の他の部分における素子は低耐圧構造でよい。図３は短絡検出回路１２４および過電流検出回路１２５がＶ-端子に接続されていることを示しているが、短絡検出回路１２４および過電流検出回路１２５を構成する回路要素は、例えばコンパレータの入力（ゲート入力）としてＶ-端子の電圧を取り入れているだけである。Ｃout端子に接続されるＣＭＯＳ（例えば、図４に示すＱ１０９およびＱ１１０）のようにソースレベルとしてＶ-端子の電圧を取り入れるわけではないので、短絡検出回路１２４および過電流検出回路１２５の回路要素は高耐圧構造とする必要はない。
【０００８】
次に、上記従来例の充放電保護回路１２０の構成および動作を、図３および図４を用いて説明する。充放電保護回路１２０は２次電池１１２を過充電状態、過放電状態、または過電流状態から保護する機能を有している。
【０００９】
図３において、充放電保護回路１２０は、過充電検出回路１２２、ＶSSレベルをＶ-レベルにシフトするレベルシフト回路１２３、過放電検出回路１２７、過電流検出回路１２５、過放電、過電流の検出時の遅延時間を設定する遅延回路１２６、短絡検出回路１２４とを同一基板上に構成したものである。ここでは、過放電検出回路１２７、過電流検出回路１２５、遅延回路１２６、短絡検出回路１２４の動作については当業者にとってよく知られているので詳細な説明は省略する。必要ならば、特開平６−１０４０１５号公報、特開平１０−４６３７号公報などを参照されたい。
【００１０】
過充電検出回路１２２は２次電池の過充電を検出するとＬＯＷレベルの過充電検出信号１２２ａをレベルシフト回路１２３に供給する。レベルシフト回路１２３は過充電検出回路１２２からの過充電検出信号１２２ａに基づいて、充電制御信号１２３ａをＣout端子に供給し、それによって充電用のトランジスタＱ１０２をＯＦＦする。これにより２次電池１１２の過充電を防いでいる。
【００１１】
図４は、充放電保護回路１２０の要部を示す回路図であり、特に高耐圧ＭＯＳトランジスタを用いて構成されるレベルシフト回路１２３の詳細を示している。レベルシフト回路１２３は、ＶDD端子に接続されたエンハンスメント型のｐチャネルトランジスタＱ１０３とＶ-端子に接続され飽和結線されて定電流源として働くデプレション型のｎチャネルトランジスタＱ１０４とが直列に接続された回路の後段に所定数のインバータ回路（Ｑ１０５，Ｑ１０６）、（Ｑ１０７，Ｑ１０８）、（Ｑ１０９，Ｑ１１０）を縦続接続している。
【００１２】
レベルシフト回路１２３の後段には、ｐチャネルトランジスタＱ１１１、ｎチャネルトランジスタＱ１１２およびｎチャネルトランジスタＱ１１３が設けられている。トランジスタＱ１１１のゲートには過放電検出信号１２７ａが入力されている。過放電検出信号１２７ａが放電不可能を示すＬＯＷレベルになると、トランジスタＱ１１１はＯＮし、Ｖ-端子の電位をＶDD端子の電位までプルアップする。これにより、過放電が生じて負荷への電流供給が停止され、かつＶDD端子とＶ-端子の間がオープン状態になった場合でも回路が不安定になるのを防いでいる。
【００１３】
同様に、トランジスタＱ１１２のゲートには過充電検出信号１２２ａが入力され、トランジスタＱ１１３のゲートには過放電検出信号１２７ａが入力されている。過充電検出信号１２２ａが充電可能を示すＨＩＧＨレベルの時に（すなわち過充電状態でない時に）トランジスタＱ１１２はＯＮしている。またトランジスタＱ１１３は過放電でない時にＯＮしている。従ってトランジスタＱ１１２とトランジスタＱ１１３は過充電でも過放電でもない時にＯＮしており、その時にＶ-はＶSSにプルダウンされる。すなわちトランジスタＱ１１２およびＱ１１３は、過電流を検出した後、つまりバッテリーパックのプラス端子とマイナス端子がショートされた後に、ショート状態が開放されてプラス端子とマイナス端子がオープンになった時にＶ-をＶSSレベルに下げるプルダウン抵抗の役割を果たしている。過充電状態の時はトランジスタＱ１１２がＯＦＦし、トランジスタＱ１１３には高電圧がかからないため、トランジスタＱ１１３を高耐圧構造にする必要はない。
【００１４】
過充電検出信号１２２ａが充電可能であることを示すＨＩＧＨレベルにある場合、トランジスタＱ１０３はＯＦＦになり、トランジスタＱ１０４は定電流源として働くため、トランジスタＱ１０３およびＱ１０４のドレインの電圧は“Ｌ”レベル（Ｖ-レベル）になり、“Ｌ”レベルがトランジスタＱ１０５およびＱ１０６からなるインバータに入力される。トランジスタＱ１０５がＯＮしトランジスタＱ１０６がＯＦＦするから、トランジスタＱ１０５およびＱ１０６のドレインの電圧は“Ｈ”レベル（ＶDDレベル）になり、“Ｈ”レベルがトランジスタＱ１０７およびＱ１０８からなるインバータに入力される。トランジスタＱ１０７がＯＦＦしトランジスタＱ１０８がＯＮするからトランジスタＱ１０７およびＱ１０８のドレイン電圧は“Ｌ”レベルになり、“Ｌ”レベルがトランジスタＱ１０９およびＱ１０からなるインバータに入力される。トランジスタＱ９がＯＮしトランジスタＱ１１０がＯＦＦするから、トランジスタＱ１０９およびＱ１１０のドレインの電圧、すなわちＣout端子の電圧は“Ｈ"レベルになる。結果としてＦＥＴスイッチＱ１０２はＯＮになり充電が行われる。
【００１５】
過充電検出信号１２２ａが充電不可能であることを示すＬＯＷレベルにある場合、上記と逆の動作によりＣout端子にはＶ-端子の電圧（“Ｌ”レベル）がかかり、結果としてＦＥＴスイッチＱ１０２はＯＦＦになり充電が停止する。回路図から明らかなように、上記トランジスタＱ１０３〜Ｑ１１２ではソース側またはドレイン側にＶ-端子の電圧がかかるため、これらのトランジスタＱ１０３〜Ｑ１１２だけを高耐圧構造にし、他の素子は低耐圧構造にしている。なお、ダイオードＤ１〜Ｄ３は、充放電保護回路１２０を静電気から保護するための素子であり、これらのダイオードも高耐圧構造にするのが好ましい。
【００１６】
上記従来例では、図３のバッテリーパック１１０を構成する素子のうち、Ｃout端子とＶ-端子に直接接続される素子（トランジスタＱ１０３〜Ｑ１１２）を、“双方向ＬＯＣＯＳ（ＬＯＣal Ｏxidation of Ｓilicon）オフセット構造”と呼ばれる高耐圧のＭＯＳトランジスタ構造としている。すなわち、図７に示すように、基板（３０）の上に、素子分離の酸化膜（３１）と、ソースの耐圧を上げるためのオフセット用酸化膜（３２）と、ドレインの耐圧を上げるためのオフセット用酸化膜（３３）を成長させ、ポリシリコンゲート（３４）を該２つのオフセット用酸化膜（３２，３３）にかかるように形成し、ソース（３５）とドレイン（３６）を形成する。さらに中間膜（３７）、ソースのアルミ電極（３８）、ドレインのアルミ電極（３９）を形成する。通常のＬＯＣＯＳオフセット構造の場合はドレイン端にのみオフセット用酸化膜を設けるが、上記従来例においては、充電器の逆接続などによりドレイン電位とソース電位が逆転する場合があるので、ドレイン端とソース端の両方にオフセット用酸化膜を設けた双方向ＬＯＣＯＳオフセット構造のＭＯＳトランジスタとしている。
【００１７】
このように、図３の充放電保護回路を構成する素子のうち、図４に示す１０個のトランジスタＱ１０３〜Ｑ１１２だけ（好ましくは静電気から保護するための３個のダイオードＤ１〜Ｄ３も）を、高耐圧のＬＯＣＯＳオフセット構造とし、その他の回路構成素子は全て低耐圧構造にすることで、小型で高耐圧の充放電保護回路を構成している。
【００１８】
【発明が解決しようとする課題】
しかしながら、上記従来例は、充放電保護回路の一部の回路要素を高耐圧構造とすることによって過充電状態となった場合でも内部回路の損傷を防ぐと共に充放電保護回路のチップ面積の小型化を実現することが可能であるが、過電流検出回路１２５および短絡検出回路１２４の入力が、直接充電器１１４のマイナス電位Ｖ-と接続されているため、異常な充電器等が接続されて大電圧が印加され、過充電を検出して充電用トランジスタＱ１０２がＯＦＦすると、充電器のマイナス電位Ｖ-は電池のマイナス電位ＶSSよりも低くなる（電池のプラス電位と充電器のプラス電位は同じであるため）。すなわち、過電流検出回路１２５および短絡検出回路１２４の入力Ｖ-は、電池のマイナス電位であるＶSS電位よりも低くなる。この状態が例えば長時間、例えば２４時間続くと、過電流検出回路１２５および短絡検出回路１２４の入力トランジスタのＶｔｈが変動してしまう。それによって、過電流検出電圧値および短絡検出電圧値が変動してしまうという問題があった。
【００１９】
これは、半導体装置の構造が電池側も充電器側も同一構造であっても生じる問題であるが、特に、上記従来例のように半導体装置の構造を低耐圧構造と高耐圧構造とに分けた場合、例えば、低耐圧構造の耐圧を１２Ｖ、高耐圧構造の耐圧を２８Ｖとすると、電池電圧は、例えば、リチウムイオン電池の場合には４Ｖ程度しかかからないので、この４Ｖの電池に対し２８Ｖの充電電圧が印加されると、その差電圧は２４Ｖとなり、同一構造の耐圧が１２Ｖの場合と比較すると、４Ｖの電池に対して１２Ｖの電圧が印加されるので差電圧は８Ｖであって、低耐圧構造と高耐圧構造とに分けた場合の方が差電圧が大きくなるので、Ｖｔｈの変動が大きくなってしまう。
【００２０】
図５は過電流検出回路１２５のコンパレータ回路の具体例を示す図であり、図６は短絡検出回路１２４の具体例を示す図である。
図５の過電流検出回路１２５のコンパレータ回路において、４Ｖの電池に２８Ｖの異常充電器１１４が接続されると、図５において、差動入力のデプレッション型Ｎｃｈトランジスタ２０１のゲート電圧が−２４Ｖになる。このマイナス電圧が長時間印加されることによって、デプレッション型Ｎｃｈトランジスタ２０１のＶｔｈが変動する。このＶｔｈの変動によって、コンパレータの入力トランジスタのペア特性がアンバランスになり、コンパレータのオフセットが大きくなり、結果として過電流検出電圧が変動してしまうという問題があった。
【００２１】
同様に、図６の短絡検出回路１２４においても、Ｐｃｈトランジスタ２０２とＮｃｈトランジスタ２０３のゲート電圧が−２４Ｖになり、Ｐｃｈトランジスタ２０２とＮｃｈトランジスタ２０３のＶｔｈが変動することによって、Ｐｃｈトランジスタ２０２、Ｎｃｈトランジスタ２０３、２０４で構成されているインバータのスレッショルドが変動する。このスレッショルドが短絡検出電圧であるので、結果として該インバータのスレッショルドの変動により短絡検出電圧値も変動してしまうという問題があった。
本発明は、このような異常充電器が接続された場合の保護回路内部の状態検出電圧値の変動をなくすことを主要な課題とするものである。
【００２２】
具体的には、上記問題点を解消するために、本願請求項１記載の発明は、長時間異常充電器が接続され続けても過電流検出回路または短絡検出回路の状態を検出するための電圧値が変動しない充放電保護回路を提供することを目的としている。
【００２３】
また、本願請求項２および３記載の発明は、長時間異常充電器が接続され続けても過電流検出電圧または短絡検出電圧値が変動しない充放電保護回路を提供することを目的としている。
さらに、本願請求項４および５記載の発明は、過電流検出電圧または短絡検出電圧値が変動しない、小型で高耐圧の充放電保護回路を提供することを目的としている。
【００２４】
また、本願請求項６記載の発明は、長時間異常充電器が接続され続けても過電流検出電圧または短絡検出電圧値が変動しない、小型で高耐圧の充放電保護回路を有するバッテリーパックを提供することを目的としている。
【００２５】
【課題を解決するための手段】
上記目的を達成するために、本願請求項１記載の充放電保護回路では、２次電池（１２）の短絡を検出する短絡検出回路（２４）と、２次電池（１２）の過電流を検出する過電流検出回路（２５）と、接続された充電器（１４）が異常充電器であることを検出する異常充電器検出回路（２８）と、該異常充電器検出回路（２８）により充電器が異常と検出された場合に、該異常充電器の電圧が過電流検出回路（２５）または短絡検出回路（２４）に直接印加されるのを防止する手段（トランジスタＱ３，Ｑ４）を設けている。
これにより、長時間異常充電器が接続され続けても過電流検出回路または短絡検出回路の電圧値が変動しなくなる。
【００２６】
また、請求項２記載の充放電保護回路では、２次電池（１２）の短絡を検出する短絡検出回路（２４）と、２次電池（１２）の過充電を検出する過充電検出回路（２２）と、２次電池（１２）の過放電を検出する過放電検出回路（２７）と、２次電池（１２）の過電流を検出する過電流検出回路（２５）の他に、異常充電器を検出する異常充電器検出回路（２８）を有し、該異常充電器検出回路により接続された充電器（１４）が異常充電器であると検知された場合に、該充電器からの電圧が過電流検出回路（２５）または短絡検出回路（２４）に直接印加されるのを防止する手段とを備えており、また、請求項３記載の充放電保護回路では、前記防止する手段として、異常充電器検出回路からの信号に基づいて、充電器からの電圧を遮断するスイッチ（トランジスタＱ３）と、プルダウン回路またはプルダウン回路により過電流検出回路（２５）または短絡検出回路（２４）に固定電位を印加する手段（トランジスタＱ４）を備えている。
これにより、異常充電器が長時間接続され続けても、過電流検出電圧や短絡検出電圧値を変動させないようにすることができる。
【００２７】
請求項４記載の充放電保護回路は、さらに、２次電池（１２）の電圧が印加される回路素子を低耐圧構造素子で構成し、充電器（１４）の電圧が印加される回路素子を高耐圧構造素子で構成しており、また請求項５記載の充放電保護回路では、高耐圧構造素子として、素子分離膜（３１）と、ソースの高耐圧を図るためのオフセット用酸化膜（３２）と、ドレインの高耐圧化を図るためのオフセット用酸化膜（３３）と、該２つのオフセット用酸化膜（３２，３３）を覆うように形成されたポリシリコンゲート（３４）を具備する双方向ＬＯＣＯＳ（ＬＯＣalＯxidation of Ｓilicon）オフセット構造を有するトランジスタを用いている。
これにより、過電流検出電圧または短絡検出電圧値が変動しない、かつ小型で高耐圧の充放電保護回路を実現することができる
【００２８】
さらに、請求項６記載のバッテリーパックは、上記の如き各充放電保護回路と、充電可能な２次電池を含むことを特徴としている。これにより、２次電池と、異常充電器が長時間接続され続けても過電流検出電圧や短絡検出電圧値が変動しない、小型で高耐圧の充放電保護回路とを搭載したバッテリーパックを実現することができる。
【００２９】
【発明の実施の形態】
図１は、本発明に係るバッテリーパック１０と、バッテリーパック１０内の充放電保護回路２０を示す図である。
充放電保護回路２０は、大略的には図３に示すように、従来例と同様の過充電検出回路２２と過放電検出回路２７と過電流検出回路２５と短絡検出回路２４に加え、本発明の特徴である異常充電器検出回路２８と該異常充電器検出回路２８の出力によりＯＮ／ＯＦＦが制御されるトランジスタＱ３，Ｑ４を備えている。なお、バッテリーパック１０を示す図１には、説明は省略するが、実施するための構成をより具体化するために、遅延回路２６ａ，２６ｂ（図３の遅延回路１２６に相当）、コンデンサＣ１〜Ｃ３、抵抗ｒ１〜ｒ４なども示してある。
【００３０】
図１に示したバッテリーパック１０の全体の構造，機能，動作は従来例で説明したものとほぼ同様であり、説明は省略するが図４〜図７に示したのと同様の構成を有し、同様の効果を有するものとする。本発明がさらに特徴とする点は、従来の充放電保護回路構成に異常充電器検出回路２８を追加し、この異常充電器検出回路２８により異常充電器であることが検出された場合に、トランジスタＱ３をＯＦＦし、トランジスタＱ４をＯＮすることによって、過電流検出回路２５と短絡検出回路２４の入力を固定して、異常充電器の電圧が直接印加されないようにしたことである。
【００３１】
すなわち、異常充電器等が接続されて大電圧がバッテリーパック１０に印加されると、過充電が検出されて充電制御用ＦＥＴＱ２がＯＦＦする。充電制御用ＦＥＴＱ２のＯＦＦによりＶDD―Ｖ-間には異常充電器の電圧が直接印加されることになるが、この場合、本発明で新たに追加した異常充電器検出回路２８が動作して、充放電保護回路２０を構成するＩＣ内部のＮｃｈトランジスタＱ３をＯＦＦにし、過電流検出回路２５と短絡検出回路２４の入力にＶ-電位が直接印加されないようにしている。
【００３２】
また、トランジスタＱ３をＯＦＦさせるだけでは、過電流検出回路２５と短絡検出回路２４の入力がハイインピーダンスとなり、動作が不安定になるため、過電流検出回路２５と短絡検出回路２４の入力をＶSS電位にプルダウンするためのＮｃｈトランジスタＱ４を設け、これをＯＮさせることによって、過電流検出回路２５と短絡検出回路２４の入力レベルをＶSSレベルに固定する。
【００３３】
図２は、図１における異常充電器検出回路２８の詳細図である。
例えば、電池電圧が４Ｖで、２８Ｖの異常充電器が接続されると、図２のＶDD−ＶSS間に電池電圧４Ｖが印加され、ＶDD−Ｖ-間に異常充電器の電圧２８Ｖが印加される。この状態で、インバータＩ１はハイレベルがＶDD、ローレベルがＶ-のインバータで、入力電圧がＶSS（図２では接地電位）になっている。
【００３４】
すなわち、入力電圧は、Ｖ-電位を基準にするとＶ-からＶSSまでの電圧になり、これは２８Ｖ−４Ｖ＝２４Ｖとなる。このインバータＩ１のスレッショルドを例えば（ＶDD／２）に設定していると、インバータＩ１の入力は「２４＞（２８／２）」であり“ハイ”と認識するので、インバータ３の出力は“ロー”となり、インバータＩ２の出力は“ハイ”となり、インバータＩ３の出力は“ロー”となる。したがってＮｃｈスイッチＱ３はＯＦＦし、過電流検出回路２５および短絡検出回路２４の入力には、Ｖ-電位が直接印加されなくなる。
【００３５】
また、それと同時に、インバータＩ３の出力が“ロー”なので、ＰｃｈトランジスタＱ６がＯＮし、インバータＩ４の出力が“ロー”、インバータＩ５の出力が“ハイ”となり、ＮｃｈトランジスタＱ４がＯＮして、過電流検出回路２５および短絡検出回路２４の入力にはＶSS電位が印加される。したがって、２８Ｖ等の異常充電器が２４時間以上の長時間印加され続けても、過電流検出回路２５および短絡検出回路２４の入力トランジスタのＶｔｈは変動しないため、過電流検出電圧値および短絡検出電圧値が変動することはない。ここでＰｃｈトランジスタＱ６以降のインバータＩ４およびＩ５はＶDDとＶSSの電位間に構成されている。
【００３６】
上記例では、異常充電器が接続された時に、過電流検出回路２５および短絡検出回路２４の入力をＶSSレベルにプルダウンする場合を説明したが、ＶSSレベルにプルダウンする代わりにＶDD電位にプルアップを行うようにしても同じ効果がある。すなわち、異常充電器が接続されているときは、過充電を検出しており、過充電を検出しているときは、過電流検出回路２５および短絡検出回路２４は停止させているので、入力をＶDDに固定してもＶSSに固定しても回路的な影響はない。
【００３７】
また、インバータＩ１のスレッショルドを変更することで、異常充電器検出電圧の判断閾値を変更することができる。すなわち、上記回路では、充電器の電圧が、「電池電圧（ＶDD−ＶSS間電圧）＋インバータＩ１」のスレッショルド以上になったときにインバータＩ１が反転し“接続された充電器は異常充電器である”と判断するので、このインバータＩ１のスレッショルドを変更することによって異常充電器であることを検出するための閾電圧（異常充電器検出電圧）を変更することができる。
【００３８】
【発明の効果】
本願請求項１記載の発明によれば、異常充電器が長時間接続され続けても内部回路の電圧値が変動しない充放電保護回路を実現できる。
また、請求項２および３記載の発明によれば、異常充電器が長時間接続され続けても、過電流検出電圧や短絡検出電圧値が変動しない充放電保護回路を実現できる。
【００３９】
本願請求項４および５記載の発明によれば、過電流検出電圧または短絡検出電圧値が変動しない、かつ小型で高耐圧の充放電保護回路を実現することができるさらに、本願請求項６記載の発明によれば、２次電池と、異常充電器が長時間接続され続けても過電流検出電圧や短絡検出電圧値が変動しない、かつ小型で高耐圧の充放電保護回路とを搭載したバッテリーパックを実現することができる。
【図面の簡単な説明】
【図１】本発明に係るバッテリーパックと、バッテリーパック内の充放電保護回路を示す図である。
【図２】図１における異常充電器検出回路の詳細図である。
【図３】従来例の充放電保護回路を用いたバッテリーパックの構成を説明するための機能ブロック図である。
【図４】充放電保護回路の要部を示す回路図である。
【図５】過電流検出回路のコンパレータ回路の具体例を示す図である。
【図６】短絡検出回路の具体例を示す図である。
【図７】高耐圧構造を有する双方向ＬＯＣＯＳ（ＬＯＣal Ｏxidation of Ｓilicon）オフセット構造素子を説明するための図である。
【符号の説明】
１０，１１０：バッテリーパック、
１４，１１４：充電器、
２０，１２０：充放電保護回路、
２２，１２２：過充電検出回路、
２３，１２３：レベルシフタ、
２４，１２４：短絡検出回路、
２５，１２５：過電流検出回路、
２６ａ，２６ｂ，１２６：遅延回路、
２７、１２７：過放電検出回路、
２８：異常充電器検出回路、
３０：基板、
３１：素子分離の酸化膜、
３２：ソースの耐圧を上げるためのオフセット用酸化膜、
３３：ドレインの耐圧を上げるためのオフセット用酸化膜、
３４：ポリシリコンゲート、
３５：ソース、
３６：ドレイン、
３７：中間膜、
３８：ソースのアルミ電極、
３９：ドレインのアルミ電極、
Ｑ１〜Ｑ６，Ｑ１０１〜Ｑ１１３，Ｑ２０１〜Ｑ２０４：トランジスタ、
Ｃ１〜Ｃ３：コンデンサ、
ｒ１〜ｒ４：抵抗、
Ｉ１〜Ｉ５：インバータ。
Claims (6)
- ２次電池の短絡を検出する短絡検出回路と、２次電池の過電流を検出する過電流検出回路と、接続された充電器が異常充電器であることを検出する異常充電器検出回路と、該異常充電器検出回路により異常充電器が検出された場合に、該異常充電器の電圧が前記過電流検出回路または前記短絡検出回路に直接印加されるのを防止する手段を有することを特徴とする充放電保護回路。
- ２次電池の短絡を検出する短絡検出回路と、２次電池の過充電を検出する過充電検出回路と、２次電池の過放電を検出する過放電検出回路と、２次電池の過電流を検出する過電流検出回路と、異常充電器を検出する異常充電器検出回路と、該異常充電器検出回路により接続された充電器が異常充電器であると検知された場合に、該充電器からの電圧が前記過電流検出回路または前記短絡検出回路に直接印加されるのを防止する手段とを備えたことを特徴とする充放電保護回路。
- 請求項１または２記載の充放電保護回路であって、前記防止する手段は、異常充電器検出回路からの信号に基づいて、充電器からの電圧を遮断するスイッチと、プルダウン回路またはプルダウン回路により過電流検出回路または短絡検出回路に固定電位を印加する手段からなることを特徴とする充放電保護回路。
- 請求項１〜３のいずれか１項に記載の充放電保護回路であって、
２次電池の電圧が印加される回路素子を低耐圧構造素子で構成し、充電器の電圧が印加される回路素子を高耐圧構造素子で構成したことを特徴とする充放電保護回路。 - 請求項４記載の充放電保護回路であって、
前記高耐圧構造素子は、素子分離膜と、ソースの高耐圧を図るためのオフセット用酸化膜と、ドレインの高耐圧化を図るためのオフセット用酸化膜と、該２つのオフセット用酸化膜を覆うように形成されたポリシリコンゲートを具備する双方向ＬＯＣＯＳ（ＬＯＣal Ｏxidation of Ｓilicon）オフセット構造を有するトランジスタからなることを特徴とする充放電保護回路。 - 請求項１ないし請求項５のいずれか１項に記載の充放電保護回路と、充電可能な電池を含むことを特徴とするバッテリーパック。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31271399A JP3855565B2 (ja) | 1999-11-02 | 1999-11-02 | 充放電保護回路および該充放電保護回路を有するバッテリーパック |
| US09/702,651 US6316915B1 (en) | 1999-11-02 | 2000-11-01 | Charge/discharge protection circuit and battery pack having the charge/discharge protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31271399A JP3855565B2 (ja) | 1999-11-02 | 1999-11-02 | 充放電保護回路および該充放電保護回路を有するバッテリーパック |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006000651A Division JP2006121900A (ja) | 2006-01-05 | 2006-01-05 | 充放電保護回路および該充放電保護回路を有するバッテリーパック |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001136665A JP2001136665A (ja) | 2001-05-18 |
| JP3855565B2 true JP3855565B2 (ja) | 2006-12-13 |
Family
ID=18032539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31271399A Expired - Lifetime JP3855565B2 (ja) | 1999-11-02 | 1999-11-02 | 充放電保護回路および該充放電保護回路を有するバッテリーパック |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6316915B1 (ja) |
| JP (1) | JP3855565B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7723748B2 (en) | 2007-10-02 | 2010-05-25 | Ricoh Company, Ltd. | Semiconductor device including electrostatic discharge protection circuit |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7247676B2 (en) * | 1997-05-27 | 2007-07-24 | Acushnet Company | For golf balls with non-ionomer casing layer |
| US6501248B2 (en) | 2000-09-28 | 2002-12-31 | Ricoh Company, Ltd. | Charge/discharge protection apparatus having a charge-state overcurrent detector, and battery pack including the same |
| JP4366560B2 (ja) * | 2001-02-06 | 2009-11-18 | ミツミ電機株式会社 | 二次電池保護回路 |
| JP2003037944A (ja) * | 2001-07-25 | 2003-02-07 | Seiko Instruments Inc | 充放電制御回路及び充電式電源装置 |
| US6921199B2 (en) * | 2002-03-22 | 2005-07-26 | Ricoh Company, Ltd. | Temperature sensor |
| US6924620B2 (en) * | 2002-07-25 | 2005-08-02 | Milwaukee Electric Tool Corporation | Battery, battery charger, electrical system and method of charging a battery |
| TW578321B (en) * | 2002-10-02 | 2004-03-01 | Topro Technology Inc | Complementary metal-oxide semiconductor structure for a battery protection circuit and battery protection circuit therewith |
| JP2004336919A (ja) * | 2003-05-09 | 2004-11-25 | Ricoh Co Ltd | キャパシタ充電回路およびそれに用いる半導体装置 |
| JP4263056B2 (ja) * | 2003-08-26 | 2009-05-13 | 株式会社リコー | 基準電圧発生回路 |
| JP4169128B2 (ja) * | 2003-11-11 | 2008-10-22 | 株式会社リコー | キャパシタ充電用半導体装置 |
| JP4019376B2 (ja) * | 2004-03-23 | 2007-12-12 | 株式会社リコー | キャパシタ充電用半導体装置 |
| US7538518B2 (en) * | 2004-07-29 | 2009-05-26 | Dell Products L.P. | Method for detecting a defective charger circuit |
| JP4186916B2 (ja) * | 2004-11-18 | 2008-11-26 | 株式会社デンソー | 組電池管理装置 |
| JP4535910B2 (ja) * | 2005-03-16 | 2010-09-01 | 株式会社リコー | ２次電池保護回路とバッテリパックおよび電子機器 |
| JP2006340450A (ja) * | 2005-05-31 | 2006-12-14 | Mitsumi Electric Co Ltd | 電池保護回路 |
| US20070097572A1 (en) * | 2005-10-28 | 2007-05-03 | Caretta Integrated Circuits | Protective circuit |
| US7629769B2 (en) * | 2006-03-10 | 2009-12-08 | Atmel Corporation | Power surge filtering in over-current and short circuit protection |
| US7626360B2 (en) * | 2006-08-11 | 2009-12-01 | Cirrus Logic, Inc. | Charge-pump biased battery protection circuit |
| JP4616222B2 (ja) * | 2006-08-11 | 2011-01-19 | セイコーインスツル株式会社 | 充放電制御回路および充電式電源装置 |
| DE102008027428B4 (de) * | 2008-06-09 | 2021-08-12 | Texas Instruments Deutschland Gmbh | Integrierte Batterieladegerät-Schutzschaltung |
| KR101093861B1 (ko) * | 2009-12-16 | 2011-12-13 | 삼성에스디아이 주식회사 | 배터리 팩 |
| TWI416871B (zh) * | 2009-12-21 | 2013-11-21 | Delta Electronics Inc | 循環開關控制電路及其控制方法 |
| KR20130023337A (ko) * | 2010-06-11 | 2013-03-07 | 노키아 코포레이션 | 배터리 분리 검출 방법 |
| JP2012021867A (ja) * | 2010-07-14 | 2012-02-02 | Ricoh Co Ltd | 二次電池を複数個直列に接続した組電池の保護用半導体装置、該保護用半導体装置を内蔵した電池パックおよび電子機器 |
| CN107705967A (zh) * | 2011-09-29 | 2018-02-16 | 鲍尔拜普罗克西有限公司 | 无线可充电电池及其部件 |
| US11502551B2 (en) | 2012-07-06 | 2022-11-15 | Energous Corporation | Wirelessly charging multiple wireless-power receivers using different subsets of an antenna array to focus energy at different locations |
| JP5781494B2 (ja) * | 2012-12-21 | 2015-09-24 | 株式会社日立製作所 | 情報機器及びバッテリ充電回路 |
| JP6143492B2 (ja) * | 2013-02-26 | 2017-06-07 | エスアイアイ・セミコンダクタ株式会社 | 充放電制御回路、充放電制御装置及びバッテリ装置 |
| DE102013204523A1 (de) * | 2013-03-15 | 2014-09-18 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Erhöhung der Sicherung beim Gebrauch von Batteriemodulen |
| DE102013204520A1 (de) * | 2013-03-15 | 2014-09-18 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Erhöhung der Sicherheit beim Gebrauch von Batteriemodulen |
| JP6301188B2 (ja) | 2014-05-14 | 2018-03-28 | エイブリック株式会社 | 充放電制御回路およびバッテリ装置 |
| JP2015220771A (ja) | 2014-05-14 | 2015-12-07 | セイコーインスツル株式会社 | 充放電制御回路およびバッテリ装置 |
| JP5888387B1 (ja) * | 2014-10-22 | 2016-03-22 | ミツミ電機株式会社 | 電池保護回路及び電池保護装置、並びに電池パック |
| US10559971B2 (en) * | 2015-04-10 | 2020-02-11 | Ossia Inc. | Wirelessly chargeable battery apparatus |
| FR3041827B1 (fr) * | 2015-09-24 | 2019-09-13 | Saft | Dispositif electronique de connexion/deconnexion pour batterie a haute-tension et procede associe |
| US10038332B1 (en) * | 2015-12-24 | 2018-07-31 | Energous Corporation | Systems and methods of wireless power charging through multiple receiving devices |
| CN106655371B (zh) * | 2016-12-16 | 2023-09-26 | 欣旺达电子股份有限公司 | 电池大电流快充与放电的保护与监控电路 |
| US11146093B2 (en) | 2017-03-31 | 2021-10-12 | Ossia Inc. | Actively modifying output voltage of a wirelessly chargeable energy storage apparatus |
| US11462949B2 (en) | 2017-05-16 | 2022-10-04 | Wireless electrical Grid LAN, WiGL Inc | Wireless charging method and system |
| CN108226687B (zh) * | 2018-03-28 | 2024-04-02 | 深圳市恒晨电器有限公司 | 一种便携式pdvd解码板充放电功能检测电路 |
| US10978891B2 (en) | 2018-06-12 | 2021-04-13 | Motorola Solutions, Inc. | Methods and apparatus for extending discharge over-current trip time in a battery protection circuit |
| EP3921945A1 (en) | 2019-02-06 | 2021-12-15 | Energous Corporation | Systems and methods of estimating optimal phases to use for individual antennas in an antenna array |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3291530B2 (ja) | 1992-09-17 | 2002-06-10 | ソニー株式会社 | バッテリー保護回路 |
| JP3172095B2 (ja) | 1996-06-14 | 2001-06-04 | セイコーインスツルメンツ株式会社 | 充放電制御回路と充電式電源装置 |
| US5936384A (en) | 1997-06-09 | 1999-08-10 | Ricoh Company, Ltd. | Charge and discharge protection circuit and battery pack with high withstand voltage |
| JP3469466B2 (ja) | 1997-06-09 | 2003-11-25 | 株式会社リコー | 充放電保護回路及びバッテリーパック |
| JP3305257B2 (ja) * | 1998-05-06 | 2002-07-22 | セイコーインスツルメンツ株式会社 | 充放電制御回路と充電式電源装置およびその制御方法 |
| FR2783979B1 (fr) * | 1998-09-28 | 2000-11-10 | Cit Alcatel | Dispositif electronique portable avec circuit de controle de la decharge d'une batterie, et procede associe |
-
1999
- 1999-11-02 JP JP31271399A patent/JP3855565B2/ja not_active Expired - Lifetime
-
2000
- 2000-11-01 US US09/702,651 patent/US6316915B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7723748B2 (en) | 2007-10-02 | 2010-05-25 | Ricoh Company, Ltd. | Semiconductor device including electrostatic discharge protection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US6316915B1 (en) | 2001-11-13 |
| JP2001136665A (ja) | 2001-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3855565B2 (ja) | 充放電保護回路および該充放電保護回路を有するバッテリーパック | |
| US7710076B2 (en) | Back-gate voltage generator circuit, four-terminal back gate switching FET, and charge and discharge protection circuit using same | |
| KR100352409B1 (ko) | 충/방전 제어 회로 및 충전가능한 전원장치 | |
| US5936384A (en) | Charge and discharge protection circuit and battery pack with high withstand voltage | |
| US8773073B2 (en) | Battery protection circuit, battery protection device, and battery pack | |
| EP2190100A2 (en) | Overcurrent protection circuit of a rechargeable battery | |
| JPH0773414B2 (ja) | 充放電回路 | |
| JP3863031B2 (ja) | バッテリー状態監視回路 | |
| JP3559020B2 (ja) | 充放電制御回路と充電式電源装置 | |
| TWI720542B (zh) | 二次電池保護電路、二次電池保護裝置、二次電池保護電路的控制方法以及電池組 | |
| JP4297452B2 (ja) | 充放電保護回路 | |
| US8378635B2 (en) | Semiconductor device and rechargeable power supply unit | |
| JP2006121900A (ja) | 充放電保護回路および該充放電保護回路を有するバッテリーパック | |
| JP2925241B2 (ja) | 充電式電池装置 | |
| JP3469466B2 (ja) | 充放電保護回路及びバッテリーパック | |
| JP3434760B2 (ja) | 充放電制御回路と充電式電源装置 | |
| JPH07227045A (ja) | 充電式電源装置 | |
| JP3434759B2 (ja) | 充放電制御回路と充電式電源装置 | |
| JPH1168527A (ja) | ヒステリシスインバータ回路、充放電保護回路及びバッテリーパック | |
| JP2021158752A (ja) | 充放電制御装置及びバッテリ装置 | |
| JP2002272001A (ja) | 二次電池の保護方法、保護回路、および短絡検出回路 | |
| JP2000217264A (ja) | 電池種別検出回路 | |
| JP2012065392A (ja) | ２次電池保護回路と半導体装置および電子機器 | |
| JP2003061252A (ja) | 充放電制御回路と充電式電源装置 | |
| KR100352399B1 (ko) | 충/방전 제어 회로 및 충전가능한 전원장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060105 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060609 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060630 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3855565 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |