JP3853968B2 - 半導体装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は，静電気から入出力回路を保護する機能を備えた半導体装置に関するものである。
【０００２】
【従来の技術】
例えば「第６回ＥＯＳ／ＥＳＤ信頼性シンポジウム（１９９６）」のＰ．５３〜５９に記載されているように，従来から半導体素子における静電保護回路としては，半導体基板上に直接ラテラルのＮ⁺／Ｐ／Ｎ⁺のバイポーラトランジスタを形成し，そのバイポーラ動作でおきるスナップバックによって半導体素子外部から注入される静電サージ等を消費することで，静電気から入出力回路を保護するようにしていた。
【０００３】
【発明が解決しようとする課題】
ところで最近では，結晶中の欠陥の減少，リーク特性の改善，ラッチアップ耐量の向上に鑑み，Ｓｉ基板上にエピタキシャル法によって形成された層（以下，「エピ層」という）を有する基板が用いられることが多い。
しかしながら，前記文献においても報告されているように，このエピ層を有する基板上に直接ラテラルのＮ⁺／Ｐ／Ｎ⁺のバイポーラトランジスタをそのまま形成すると，静電耐量の低下がみられ，内部の入出力回路が破壊されるおそれがあった。
【０００４】
本発明はかかる点に鑑みてなされたものであり，基板上にエピ層を有する基板であっても，十分な静電耐量を確保して静電気から入出力回路を保護することができる半導体装置を提供して前記問題を解決することを目的としている。
【０００５】
【課題を解決するための手段】
前記目的を達成するため，請求項１によれば，入出力回路に保護用素子を有する半導体装置であって，基板となるウエハは，第１の伝導型の高濃度の不純物を有する基板上に，当該第１の伝導型の低濃度の不純物を有するエピ層が形成され，前記エピ層上に，前記第１の伝導型とは逆の第２の伝導型（第１の伝導型がＰ型の場合には，Ｎ型）のウェルが形成され，前記第２の伝導型のウェル内には，第１の伝導型のウェルが形成され，さらに前記第２の伝導型のウェルは，当該第２の伝導型のウェルに形成された第２の伝導型の高濃度の不純物拡散部を有し，当該第２の伝導型の高濃度の不純物拡散部は電源電圧電位に接続され，前記第１の伝導型のウェルは，当該第１の伝導型のウェルに形成された第２の伝導型の高濃度の不純物拡散部を複数有し，これら第２の伝導型の高濃度の不純物拡散部は絶縁物によって隔離され，前記第２の伝導型の高濃度の不純物拡散部のうちの一はは接地電位に接続され，他の高濃度の他の不純物拡散部は入出力パッドに接続され，前記第２の伝導型の高濃度の不純物拡散部と前記第１の伝導型のウェルとで，ラテラル方向のバイポーラトランジスタを構成してなることを特徴とする，半導体装置が提供される。
【０００６】
本発明によれば，基板上に不純物の濃度が低い第１の伝導型のエピ層がある基板であっても，静電保護素子を構成するラテラル方向のバイポーラトランジスタが，当該エピ層上に形成された逆の第２の伝導型のウェル中に形成されているため，第１の伝導型のウェルの不純物濃度を任意に調整できる。したがってエピ層を有する基板であっても，ＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ ｍｅｔｈｏｄ）系ウエハの場合と同等の静電耐量を確保できる。また静電保護素子を構成するラテラル方向のバイポーラトランジスタの動作に大きく寄与する第１の伝導型のウェルの抵抗は，第２の伝導型のウェルによって基板と分離されているため任意に設定でき，かつ静電保護素子には，ラテラル方向のバイポーラトランジスタを形成しているため第１の伝導型のウェル自体の深さを浅くでき，バイポーラ動作しやすく，第１の伝導型のウェル自体の抵抗も高く設定することができる。
【０００７】
そして，入出力パッドから仮に正の静電気が印加された場合，フィールドトランジスタがＯＮするまで電位は上昇し，フィールドトランジスタがＯＮすればドレイン部のインパクトイオン化により，第１の伝導型のウェル中へ基板電流が流れる。この基板電流と第１の伝導型のウェルの抵抗により，チャネル部となる第１の伝導型のウェルの電位が上昇し，その結果ラテラル方向のバイポーラトランジスタが動作し，その大きな電流駆動力で入出力パッドから注入された静電は接地電位へと流れる。したがって，積極的に第１の伝導型のウェルへと電流を注入し，前記ラテラル方向のバイポーラトランジスタの動作をしやすくしているため，従来よりも保護素子の静電耐量の向上を図ることができる。
【０００８】
また請求項２の発明は，基板となるウエハのタイプが，第１の伝導型の高濃度の不純物を有する基板上に，当該第１の伝導型とは逆の第２の伝導型の低濃度の不純物を有するエピ層が形成されたものであり，かかる場合でも，請求項１と同様の作用効果が得られる。
【０００９】
【発明の実施の形態】
以下，本発明の好ましい実施の形態について説明する。図１は本実施の形態にかかる半導体装置の断面，図２は平面パターンを示している。なお図２中，正方形の中に斜線のシンボルは，コンタクト部分を示している。本実施の形態においては，Ｐ⁺層１上に形成されたＰ^-エピ層２を有するシリコン基板を用いている。そしてこのＰ^-エピ層２中に，Ｎウェル３が形成され，さらにこのＮウェル３は，Ｐウェル４を内包している。なおＰ，Ｎの指数部分に表示される「＋」，「−」は，各々高濃度，低濃度を示している。
【００１０】
Ｎウェル３は，Ｎ⁺拡散部５ａを介して電源電圧電位Ｖｃｃに接続されている。Ｐウェル４は，Ｐ⁺拡散部６ａを介して接地電位Ｖｓｓに接続されており，またＰ^-エピ層２もＰ⁺拡散部６ｂを介して接地電位Ｖｓｓに接続されている。Ｐウェル４における前記Ｐ⁺拡散部６ａとは，フィールド酸化膜７を介して設けられているＮ⁺拡散部５ｂも接地電位Ｖｓｓに接続されている。そしてこのＮ⁺拡散部５ｂとは，フィールド酸化膜８を介して設けられている他のＮ⁺拡散部ｃは，入出力パッド９に接続されている。以上の構成により，Ｎ⁺拡散部５ｂ−Ｐウェル４−Ｎ⁺拡散部５ｃによってラテラルバイポーラトランジスタＴｒが構成される。
【００１１】
そしてフィールド酸化膜８上には，ゲート電極１１が設けられ，さらにこのゲート電極は入出力パッド９に接続されている。したがって，Ｐウェル４上には，Ｎ⁺拡散部５ｂをソース，ゲート電極１１が設けられているフィールド酸化膜８の部分をゲート，Ｎ⁺拡散部５ｃをドレインとする，フィールドトランジスタＦＴが構成される。
【００１２】
以上の構成にかかる実施の形態にかかる半導体装置における保護素子の等価回路を示す。図３において，ＶＴｒは本実施の形態を構成することで寄生的に形成される，電源電圧電位Ｖｃｃ−入出力パッド９間に挿入されたＮウェル３−Ｐウェル４−Ｎ⁺拡散部のバーティカル・バイポーラトランジスタであり，Ｄは電源電圧電位Ｖｃｃ−接地電位Ｖｓｓ間に挿入されたＮウェル３−Ｐ^-エピ層２のダイオードである。またＲ1はＰウェル４の抵抗である。
【００１３】
次のその動作について説明すると，接地電位Ｖｓｓに対し正の静電サージが入出力パッド９から印加された場合，保護素子となるフィールドトランジスタＦＴがＯＮするまで電位は上昇する。そしてゲートが開くと，フィールドトランジスタＦＴがＯＮし，ドレイン部となるＮ⁺拡散部５ｃのインパクトイオン化により，Ｐウェル４中へ基板電流が流れる。
【００１４】
このときの基板電流とＰウェル４の抵抗により，チャネル部としてのＰウェル４の電位が上昇し，Ｎ⁺拡散部５ｃ−Ｐウェル４−Ｎ⁺拡散部５ａのバイポーラトランジスタＴｒが動作し，その大きな電流駆動力で入出力パッド９から注入された静電サージは接地電位Ｖｓｓへ流れる。したがって入出力回路へストレスを加えることなくこれを静電サージから保護することができる。しかも本実施の形態によれば，フィールドトランジスタＦＴの作用により，積極的にＰウェル４へ電流を注入し，Ｎ⁺拡散部５ｃ−Ｐウェル４−Ｎ⁺拡散部５ｂのバイポーラトランジスタＴｒの動作をしやすくしているため，保護素子の静電耐量のさらなる向上を図ることができる。
【００１５】
一方接地電位Ｖｓｓに対して負の静動サージが入出力パッド９から印加された場合には，Ｎ⁺拡散部５ｂ−Ｐウェル４−Ｎ⁺拡散部５ｃのラテラルバイポーラトランジスタＴｒのうち，入出力パッド９と接続しているＮ⁺拡散部５ｃと接地電位Ｖｓｓと接続しているＰウェル４は順方向のバイアスとなり，この接合を通して静電気は接地電位Ｖｓｓへと流れるので，入出力回路は保護される。
【００１６】
なお前記実施の形態では，基板としてＰ⁺層１の上に低濃度のＰ^-エピ層２が形成されたウエハを用いたが，これに限らず，Ｐ^-エピ層が同程度の低濃度のＰ^-層の上に形成されたウエハや，Ｐ^-エピ層が逆の伝導型のＮ^-層やＮ⁺層の上に形成されたウエハであっても，同様に静電耐量の十分大きい半導体装置が提供できる。したがって半導体装置形成上の自由度を高めることが可能である。
【００１７】
次に基板上にＰ^-エピ層を有する基板であっても，十分な静電耐量を確保して静電気から入出力回路を保護することができる半導体装置の他の提案例について説明する。
【００１８】
図４は，前記実施の形態にかかる半導体装置の保護素子から，フィールドトランジスタの構成要素であるゲート電極１１，及びゲート電極１１と入出力パッド９との接続を外した例を示している。その他の構成は，前記実施の形態と同様であり，図４，図５に示したにおいて，前記実施の形態にかかる半導体装置と同一の符号で示される構成要素は，同一の構成要素を示している。
【００１９】
このような構造を有する半導体装置の例では，接地電位Ｖｓｓに対して正の静電気が入出力パッド９から印加された場合，図中４のＮ⁺部５ｂ−Ｐウェル４−Ｎ⁺拡散部５ｃのラテラルバイポーラトランジスタＴｒの入出力パッド９に接続されているＮ⁺拡散部５ｂと，Ｐウェル４との間で，Ｎ⁺拡散部５ｃの電圧がＮ⁺拡散部５ｃ／Ｐウェル４の接合耐圧以上になると，Ｎ⁺拡散部５ｃからＰウェル４へ電流が流れ，この電流値とＰウェル４の抵抗の積によって，バイポーラトランジスタＴｒ形成部のＰウェル４の電圧が接地電位Ｖｓｓより上昇する。そしてＰウェル４と接地電位Ｖｓｓに接続しているＮ⁺拡散部５ｂ間の電位差がビルトインポテンシャル（Ｖｒｉ）以上になると，ラテラルバイポーラトランジスタＴｒが動作し，その大きな電流増幅率により入出力パッド９から注入された静電気は接地電位Ｖｓｓへと流れる。したがって入出力回路へストレスを加えることなくこれを保護することができる。
【００２０】
一方接地電位Ｖｓｓに対して負の静電気が入出力パッド９から印加された場合は，Ｎ⁺拡散部５ｂ−Ｐウェル４−Ｎ⁺拡散部５ｃのラテラルバイポーラトランジスタＴｒのうち，入出力パッド９と接続しているＮ⁺拡散部５ｃと接地電位Ｖｓｓと接続しているＰウェル４は順方向のバイアスとなり，この接合を通して静電気は接地電位Ｖｓｓへと流れるので，入出力回路は保護される。
【００２１】
この図４の例によれば，まず静電保護素子であるラテラルバイポーラトランジスタＴｒの回路を，Ｐ^-エピ層２中のＮウェル３中のＰウェル４に形成したので，Ｐ^-エピ層２の基板にＰ⁺基板を用いたとしてもＰウェル４の濃度は任意に調整できる。したがってＰ⁺基板を用いたときの熱処理による素子表面近傍の濃度変化を充分に抑えられる設定をすれば，Ｐ⁺基板の上にＰ^-エピ層を有するＰ^-エピウェハを用いたとしても，単なるＰ^-ＣＺウェハを用いた場合と同等の静電耐量を低下させることなく静電保護素子を形成して入出力回路を保護することが可能である。
【００２２】
さらに静電保護素子のバイポーラ動作に大きく寄与するＰウェル４の抵抗は，このＰウェル４がＮウェル３でＰ⁺基板と分離されているので任意に設定でき，しかも静電保護そしとして機能しているラテラルバイポーラトランジスタＴｒであるから，Ｐウェル４の深さを浅くできる。したがってバイポーラ動作しやすくＰウェル４の抵抗を高く設定することが可能である。
【００２３】
図４の例では，Ｐ^-エピ層２が形成された基板はＰ⁺基板であったが，これに代えてＰ^-エピ層と同程度の濃度を有するＰ^-基板や，Ｐ^-エピ層とは逆の伝導型のＮ^-もしくはＮ⁺基板を用いても同様な効果が得られる。したがって，半導体装置形成上の自由度を高めることができる。
【００２４】
さらに他の提案例について説明する。図６は，ラテラル方向のバイポーラトランジスタＴｒの他に，静電保護素子としてＭＯＳトランジスタＭＴを採用したものである。
【００２５】
すなわち，図６の半導体装置の基板は，前出実施の形態と同様，Ｐ⁺層２１上に形成されたＰ^-エピ層２２を有するシリコン基板であり，このＰ^-エピ層２２中に，Ｎウェル２３が形成され，さらにこのＮウェル２３は，Ｐウェル２４を内包している。Ｎウェル２３は，Ｎ⁺拡散部２５ａを介して電源電圧電位Ｖｃｃに接続されている。Ｐウェル２４は，Ｐ⁺拡散部２６ａを介して接地電位Ｖｓｓに接続されており，またＰ^-エピ層２２もＰ⁺拡散部２６ｂを介して接地電位Ｖｓｓに接続されている。Ｐウェル２４における，外周側のＮ⁺拡散部２５ｂは，接地電位Ｖｓｓに接続されている。そしてＰウェル２４における，内周側のＮ⁺拡散部２５ｃは，入出力パッド２９に接続されている。
【００２６】
そして外周側のＮ⁺拡散部２５ｂと内周側のＮ⁺拡散部２５ｃとの間におけるＰウェル２４上には，酸化膜２７を介して金属部２８が接合され，この金属部２８は，接地電位Ｖｓｓに接続されている。したがって，Ｐウェル２４上には，外周側のＮ⁺拡散部２５ｂをソース，内周側のＮ⁺拡散部２５ｃをドレイン，酸化膜２７を介した金属部２８の接合部をゲートとするＭＯＳトランジスタＭＴが構成されている。他方，前記外周側のＮ⁺拡散部２５ｂと，Ｐウェル２４と，内周側のＮ⁺拡散部２５ｃとで，Ｎ⁺−Ｐ⁺−Ｎ⁺型のバイポーラトランジスタＴｒが寄生的に形成される。
【００２７】
かかる提案例によれば，接地電位Ｖｓｓに対し正の静電サージが入出力パッド２９から印加された場合，保護素子となるＭＯＳトランジスタＭＴのドレイン部にてバンド間トンネリングによる電流がドレインからＰウェル２４へ流れ，この電流とＰウェル２４の抵抗によりチャネル部となっているＰウェル２４電位が上昇し，前記Ｎ⁺−Ｐ−Ｎ⁺型の寄生バイポーラトランジスタＴｒが動作し，その大きな電流駆動力で入出力パッド２９から注入された静電サージは，接地電位Ｖｓｓへ流れ，入出力回路へストレスを加えることなく保護することができる。接地電位Ｖｓｓに対して，負の静電サージが印加された場合にも，前出実施の形態と同様，入出力回路の保護が図れる。
【００２８】
このように，図６の例では，バイポーラ動作させるＰウェル２４への電流注入をＭＯＳトランジスタＭＴのドレイン部のバンド間トンネリングによる電流としたため，バイポーラ動作できるドレイン電圧を低下させることができるという効果が得られる。
【００２９】
さらに他の提案例を図７に基づいて説明する。この例では，前記図６で用いた静電保護素子としてのＭＯＳトランジスタに代えて，ダイオードを使用したものである。
【００３０】
図７に示された構造の半導体装置の基板は，前出実施の形態と同様，Ｐ⁺層３１上に形成されたＰ^-エピ層３２を有するシリコン基板であり，このＰ^-エピ層３２中に，Ｎウェル３３が形成され，さらにこのＮウェル３３は，Ｐウェル３４を内包している。Ｎウェル３３は，Ｎ⁺拡散部３５ａを介して電源電圧電位Ｖｃｃに接続されている。Ｐウェル２４は，Ｐ⁺拡散部３６ａを介して接地電位Ｖｓｓに接続されており，またＰ^-エピ層２２もＰ⁺拡散部３６ｂを介して接地電位Ｖｓｓに接続されている。そしてＰウェル３４におけるＮ⁺拡散部３５ｂは，入出力パッド３９に接続されている。
【００３１】
以上のような構造を有する図７の例では，Ｐ^-エピ層３２中に形成したＮウェル３３の中のＰウェル３４に，Ｎ⁺拡散部３５ｂ／Ｐウェル３４のダイオードが静電保護素子として形成されている。したがって接地電位Ｖｓｓに対し正の静電サージが入出力パッド３９から印加された場合，Ｎ⁺拡散部３５ｂ／Ｐウェル３４の逆接合耐圧まで入出力配線は電位上昇し，耐圧以上の電位になると接合のアバランシェ降伏により電位はクランプされ，静電サージはＰウェル３４へ流れ，入出力回路は保護される。一方接地電位Ｖｓｓに対し負の静電サージが入出力パッド３９へ印加された場合には，Ｎ⁺拡散部３５ｂからＰウェル３４へと，順方向電流が流れるので入出力回路は保護される。
【００３２】
このように図７の例によれば，基板上に低濃度のＰ^-エピ層３２が形成されていても，静電気から半導体素子を保護することが可能であり，しかも静電保護素子には，Ｎ⁺拡散部３５ｂ／Ｐウェル３４のダイオードを用いているから，保護素子の構成を簡単にでき，保護素子面積を低減することが可能となっている。
【００３３】
なお以上の例では，いずれも基板上にＰ^-エピ層が形成された場合であったが，Ｐ型をＮ型へ，Ｎ型をＰ型へ変更すればＮ^-エピ層がに形成された場合についても適用可能である。
【００３４】
【発明の効果】
本発明によれば，基板上にエピ層を有する基板であっても，十分な静電耐量を確保して静電気から半導体素子を保護することができる。しかもフィールドトランジスタが動作した後は，積極的に第２の伝導型のウェルに電流を注入してバイポーラトランジスタの動作を行いやすくしているので，静電耐量の向上を図ることが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる半導体装置を模式的に示した断面図である。
【図２】図１の半導体装置の平面のパターンを示す説明図である。
【図３】本発明の実施の形態にかかる半導体装置の静電保護素子の等価回路を示す説明図である。
【図４】他の提案例にかかる半導体装置を模式的に示した断面図である。
【図５】図４の半導体装置の静電保護素子の等価回路を示す説明図である。
【図６】ＭＯＳトランジスタを用いた他の提案例にかかる半導体装置を模式的に示した断面図である。
【図７】ダイオードを用いた他の提案例にかかる半導体装置を模式的に示した断面図である。
【符号の説明】
１ Ｐ⁺層
２ Ｐ^-エピ層
３ Ｎウェル
４ Ｐウェル
５ａ，５ｂ，５ｃ Ｎ⁺拡散部
６ａ，６ｂ Ｐ⁺拡散部
７，８ フィールド酸化膜
９ 入出力パッド
１１ ゲート電極
ＦＴ フィールドトランジスタ
Ｔｒ バイポーラトランジスタ
Ｖｃｃ 電源電圧電位
Ｖｓｓ 接地電位

Claims (2)

1. 入出力回路に保護用素子を有する半導体装置であって，
   基板となるウエハは，第１の伝導型の高濃度の不純物を有する基板上に，当該第１の伝導型の低濃度の不純物を有するエピ層が形成され，
   前記エピ層上に，前記第１の伝導型とは逆の第２の伝導型のウェルが形成され，前記第２の伝導型のウェル内には，第１の伝導型のウェルが形成され，
   さらに前記第２の伝導型のウェルは，当該第２の伝導型のウェルに形成された第２の伝導型の高濃度の不純物拡散部を有し，当該第２の伝導型の高濃度の不純物拡散部は電源電圧電位に接続され，
   前記第１の伝導型のウェルは，当該第１の伝導型のウェルに形成された第２の伝導型の高濃度の不純物拡散部を複数有し，これら第２の伝導型の高濃度の不純物拡散部は絶縁物によって隔離され，
   前記第２の伝導型の高濃度の不純物拡散部のうちの一の不純物拡散部は接地電位に接続され，他の不純物拡散部は入出力パッドに接続され，
   前記第２の伝導型の高濃度の不純物拡散部と前記第１の伝導型のウェルとで，ラテラル方向のバイポーラトランジスタを構成してなり，
   さらに前記第２の伝導型の高濃度の不純物拡散部を隔離している絶縁物の上にゲート電極が形成され，当該ゲート電極は前記入出力パッドに接続されると共に，このゲート電極と前記第２の伝導型の高濃度の不純物拡散部とでフィールドトランジスタを構成してなることを特徴とする，半導体装置。
2. 入出力回路に保護用素子を有する半導体装置であって，
   基板となるウエハは，第１の伝導型の高濃度の不純物を有する基板上に，当該第１の伝導型とは逆の第２の伝導型の低濃度の不純物を有するエピ層が形成され，前記エピ層上に，第１の伝導型のウェルが形成され，
   前記第１の伝導型のウェル内には，第２の伝導型のウェルが形成され，
   さらに前記第１の伝導型のウェルは，当該第１の伝導型のウェルに形成された第１の伝導型の高濃度の不純物拡散部を有し，当該第１の伝導型の高濃度の不純物拡散部は電源電圧電位に接続され，
   前記第２の伝導型のウェルは，当該第２の伝導型のウェルに形成された第１の伝導型の高濃度の不純物拡散部を複数有し，これら第１の伝導型の高濃度の不純物拡散部は絶縁物によって隔離され，
   前記第１の伝導型の高濃度の不純物拡散部のうちの一の不純物拡散部は接地電位に接続され，他の不純物拡散部は入出力パッドに接続され，
   前記第１の伝導型の高濃度の不純物拡散部と前記第２の伝導型のウェルとで，ラテラル方向のバイポーラトランジスタを構成してなり，
   さらに前記第１の伝導型の高濃度の不純物拡散部を隔離している絶縁物の上にゲート電極が形成され，当該ゲート電極は前記入出力パッドに接続されると共に，このゲート電極と前記第１の伝導型の高濃度の不純物拡散部とでフィールドトランジスタを構成してなることを特徴とする，半導体装置。

Images