JP3841345B2 - 半導体素子の微細パターンの形成方法 - Google Patents
半導体素子の微細パターンの形成方法 Download PDFInfo
- Publication number
- JP3841345B2 JP3841345B2 JP2002370129A JP2002370129A JP3841345B2 JP 3841345 B2 JP3841345 B2 JP 3841345B2 JP 2002370129 A JP2002370129 A JP 2002370129A JP 2002370129 A JP2002370129 A JP 2002370129A JP 3841345 B2 JP3841345 B2 JP 3841345B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- film
- fine pattern
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子の微細パターンの形成方法に関するものであり、特に高集積化に対応する微細パターンの形成が可能な半導体素子の微細パターンの形成方法に関するものである。
【０００２】
【従来の技術】
図１は従来技術による半導体素子の微細パターンの形成方法を説明するための断面図である。
【０００３】
まず、第１の絶縁膜１０上に導電膜２０と感光膜３０を順次に形成する。次に、ピッチが（α＋β）になるように前記感光膜３０をパターニングした後に前記感光膜３０をマスクとして前記導電膜２０を局所的にドライエッチングした後に前記感光膜３０を除去してパターンを形成する。
【０００４】
一般的に、半導体素子の小型化を実現するための超微細パターンの形成に多くの投資と努力が注がれているが、正確なパターンサイズ（ｓｉｚｅ）を得るのは困難である。
【０００５】
例えば、パターンピッチが０．２０μｍであれば、幅が０．１０μｍの配線と幅が０．１０μｍのスペーシング（Ｓｐａｃｉｎｇ）とで構成される微細パターンを形成しなければならない。現在、ＡｒＦ装置とフォトレジスター（ＰＲ）を使用して、このような０．２０μｍのパターンピッチが実現されている。
【０００６】
他には、０．４０μｍのパターンピッチを実現するために、ＫｒＦ装置とＫｒＦ用のフォトレジスター（ＰＲ）とが使用されている。
【０００７】
【発明が解決しようとする課題】
しかし、従来の半導体素子の微細パターンの形成方法では、０．４０μｍのパターンピッチを実現する装備（ＫｒＦ）とＫｒＦ用のフォトレジスター（ＰＲ）を使用して０．２０μｍピッチを有するパターンを作り出すことは出来なかった。
【０００８】
したがって、本発明は上記問題点を解決するためになされたものであり、ドライエッチングの選択比が大きい二つの物質を利用して高集積化に対応する微細パターンの形成を可能にし、生産コストを減少させることができる半導体素子の微細パターンの形成方法を提供することにその目的がある。
【０００９】
【課題を解決するための手段】
前記目的を達成するために、（α＋β）のピッチサイズを有する半導体素子の微細パターンの形成方法において、半導体基板上に第１の絶縁膜及び第２の絶縁膜を順に形成する段階と、前記第２の絶縁膜上に、前記（α＋β）のピッチサイズの２倍のピッチサイズを有する所定形状の感光膜を形成する段階と、前記感光膜をマスクとして第２の絶縁膜をドライエッチングする段階と、前記感光膜を除去する段階と、残された前記第２の絶縁膜を含む前記半導体基板の全面に第３の絶縁膜を形成する段階と、結果物構造上の、前記残された第２の絶縁膜のそれぞれの間に対応する部位に、第４の絶縁膜の底部の位置が、前記第２の絶縁膜の頂部の位置と部分的に重なるように当該第４の絶縁膜を形成する段階と、前記第３の絶縁膜と前記第４の絶縁膜とのドライエッチングの選択比が１：１である手法で第１の平坦化工程を実施し、前記第２の絶縁膜が露出されるとエッチングを中断する段階と、残された前記第４の絶縁膜と前記第２の絶縁膜とをマスクとして前記第３の絶縁膜をエッチングして第３の絶縁膜パターンを形成する段階と、前記第２の絶縁膜と前記第３の絶縁膜の間の空間を導電膜で充填させた後に、前記導電膜に第２の平坦化工程を実施して（α＋β）のピッチサイズを有する導電膜配線を形成する段階を具備したことを特徴とする。
【００１０】
前記第１の平坦化工程はエッチバック工程で実施されることが望ましい。
【００１１】
前記第２の平坦化工程は化学的機械研磨（ＣＭＰ）工程またはエッチバック工程で実施されることが望ましい。
【００１２】
以上のような本発明の目的と別の特徴及び長所などは、以下の本発明の好適な実施例に対する関する説明から明確になるであろう。
【００１３】
【発明の実施の形態】
以下、添付の図面を参照して本発明の実施例を説明する。
図２ないし図６は本発明の実施例による半導体素子の微細パターンの形成方法を説明するための断面図である。
【００１４】
図２は、図１に示されたパターンと同一のパターンピッチを最終的に得るための工程途中の図であり、半導体基板（図示せず）上に第１の絶縁膜１と第２の絶縁膜パターン２と感光膜パターン３とが形成された状態を示す図である。図２に示すように、まず、半導体基板（図示せず）上に第１の絶縁膜１及び第２の絶縁膜を順に形成した後に、前記第２の絶縁膜上に所定形状の感光膜パターン３を形成する。この時、前記感光膜パターン３のパターンピッチは、図１に示された（α＋β）のパターンピッチ（αは配線幅であり、βは隣り合う配線間のスペーシング幅である）の２倍になるようにパターニングされる。その後、前記第２の絶縁膜をドライエッチングして第２の絶縁膜パターン２を形成する。その際、第３の絶縁膜の厚さに基づく臨界寸法（ＣＤ）を調節するために、第２の絶縁膜の厚さはこの後に形成される第３の絶縁膜の厚さよりはるかに厚く堆積される。
【００１５】
この後、図３に示されるように、前記感光膜パターン３を除去した後、その上部に第３の絶縁膜４を堆積させ、第２の絶縁膜パターン２の間の所定の部分に第４の絶縁膜５を形成する。具体的には、結果物構造の表面である第３の絶縁膜４表面上の、隣り合う第２の絶縁パターン２のそれぞれのほぼ中間位置の上方に対応する部位に第４の絶縁膜５が形成されている。この時、第４の絶縁パターン５の底部の位置が、第２の絶縁パターン２の頂部の位置と部分的に重なるように設定されている。
【００１６】
続いて、第３及び第４の絶縁膜４，５の表面に化学的機械研磨（ＣＭＰ）による平坦化工程を実施する。
【００１７】
その後に、図４に示されるように、前記第３の絶縁膜４と前記第４の絶縁膜５のドライエッチングの選択比が１：１である手法（ｒｅｃｉｐｅ）で、前記第２の絶縁膜２が露出されるまで所定の厚さのみをエッチバックする。この時、第３の絶縁膜４中には第４の絶縁膜５が残存している。
【００１８】
その後に、手法を変えて前記第４の絶縁膜５及び前記第２の絶縁膜２が、第３の絶縁膜４に対して高い選択比のエッチング（１０：１以上）を実現する手法を利用し、前記第３の絶縁膜４をエッチングする。その結果、第３の絶縁膜４が第４の絶縁膜５及び第２の絶縁膜パターン２に比べて速くエッチングされるため、前記第４の絶縁膜５の下部にある前記第３の絶縁膜が残存して第３の絶縁膜パターン４ａが形成される。その後に、マスクとして作用した第４の絶縁膜５は上述の１：１手法で除去する。
【００１９】
図６に示されるように、図５で最終的に残された前記第２の絶縁膜パターン２と前記第３の絶縁膜パターン４ａとの間に導電膜（図示せず）を充填させた後に、化学的機械研磨（ＣＭＰ）工程またはエッチバック工程により平坦化工程を行う。その後に、残された前記第２の絶縁膜２と前記第３の絶縁膜４とを除去すれば、実質的に図１のようなパターンピッチを有した導電膜配線６が形成される。
【００２０】
【発明の効果】
以上で説明したように、本発明による半導体素子の微細パターンの形成方法において、ドライエッチングの選択比が大きい二つの物質を利用することで、高集積化に対応する微細パターンの形成が可能であり、その結果として半導体素子の生産コストを減少させることができる。
【００２１】
上述の実施例は本発明の例示の目的のために開示されたものであり、当業者ならば本発明の思想の範囲内で多様な修正、変更、付加などが可能であり、このような修正、変更などは特許請求の範囲に属するものとして見るべきである。
【図面の簡単な説明】
【図１】従来技術による半導体素子の微細パターンの形成方法を説明するための断面図である
【図２】本発明の実施例による半導体素子の微細パターンの形成方法の工程を説明するための断面図である
【図３】本発明の実施例による半導体素子の微細パターンの形成方法の工程を説明するための断面図である
【図４】本発明の実施例による半導体素子の微細パターンの形成方法の工程を説明するための断面図である
【図５】本発明の実施例による半導体素子の微細パターンの形成方法の工程を説明するための断面図である
【図６】本発明の実施例による半導体素子の微細パターンの形成方法の工程を説明するための断面図である
【符号の説明】
１ 第１の絶縁膜
２ 第２の絶縁膜
３ 感光膜
４ 第３の絶縁膜
５ 第４の絶縁膜
６ 導電膜配線
【発明の属する技術分野】
本発明は半導体素子の微細パターンの形成方法に関するものであり、特に高集積化に対応する微細パターンの形成が可能な半導体素子の微細パターンの形成方法に関するものである。
【０００２】
【従来の技術】
図１は従来技術による半導体素子の微細パターンの形成方法を説明するための断面図である。
【０００３】
まず、第１の絶縁膜１０上に導電膜２０と感光膜３０を順次に形成する。次に、ピッチが（α＋β）になるように前記感光膜３０をパターニングした後に前記感光膜３０をマスクとして前記導電膜２０を局所的にドライエッチングした後に前記感光膜３０を除去してパターンを形成する。
【０００４】
一般的に、半導体素子の小型化を実現するための超微細パターンの形成に多くの投資と努力が注がれているが、正確なパターンサイズ（ｓｉｚｅ）を得るのは困難である。
【０００５】
例えば、パターンピッチが０．２０μｍであれば、幅が０．１０μｍの配線と幅が０．１０μｍのスペーシング（Ｓｐａｃｉｎｇ）とで構成される微細パターンを形成しなければならない。現在、ＡｒＦ装置とフォトレジスター（ＰＲ）を使用して、このような０．２０μｍのパターンピッチが実現されている。
【０００６】
他には、０．４０μｍのパターンピッチを実現するために、ＫｒＦ装置とＫｒＦ用のフォトレジスター（ＰＲ）とが使用されている。
【０００７】
【発明が解決しようとする課題】
しかし、従来の半導体素子の微細パターンの形成方法では、０．４０μｍのパターンピッチを実現する装備（ＫｒＦ）とＫｒＦ用のフォトレジスター（ＰＲ）を使用して０．２０μｍピッチを有するパターンを作り出すことは出来なかった。
【０００８】
したがって、本発明は上記問題点を解決するためになされたものであり、ドライエッチングの選択比が大きい二つの物質を利用して高集積化に対応する微細パターンの形成を可能にし、生産コストを減少させることができる半導体素子の微細パターンの形成方法を提供することにその目的がある。
【０００９】
【課題を解決するための手段】
前記目的を達成するために、（α＋β）のピッチサイズを有する半導体素子の微細パターンの形成方法において、半導体基板上に第１の絶縁膜及び第２の絶縁膜を順に形成する段階と、前記第２の絶縁膜上に、前記（α＋β）のピッチサイズの２倍のピッチサイズを有する所定形状の感光膜を形成する段階と、前記感光膜をマスクとして第２の絶縁膜をドライエッチングする段階と、前記感光膜を除去する段階と、残された前記第２の絶縁膜を含む前記半導体基板の全面に第３の絶縁膜を形成する段階と、結果物構造上の、前記残された第２の絶縁膜のそれぞれの間に対応する部位に、第４の絶縁膜の底部の位置が、前記第２の絶縁膜の頂部の位置と部分的に重なるように当該第４の絶縁膜を形成する段階と、前記第３の絶縁膜と前記第４の絶縁膜とのドライエッチングの選択比が１：１である手法で第１の平坦化工程を実施し、前記第２の絶縁膜が露出されるとエッチングを中断する段階と、残された前記第４の絶縁膜と前記第２の絶縁膜とをマスクとして前記第３の絶縁膜をエッチングして第３の絶縁膜パターンを形成する段階と、前記第２の絶縁膜と前記第３の絶縁膜の間の空間を導電膜で充填させた後に、前記導電膜に第２の平坦化工程を実施して（α＋β）のピッチサイズを有する導電膜配線を形成する段階を具備したことを特徴とする。
【００１０】
前記第１の平坦化工程はエッチバック工程で実施されることが望ましい。
【００１１】
前記第２の平坦化工程は化学的機械研磨（ＣＭＰ）工程またはエッチバック工程で実施されることが望ましい。
【００１２】
以上のような本発明の目的と別の特徴及び長所などは、以下の本発明の好適な実施例に対する関する説明から明確になるであろう。
【００１３】
【発明の実施の形態】
以下、添付の図面を参照して本発明の実施例を説明する。
図２ないし図６は本発明の実施例による半導体素子の微細パターンの形成方法を説明するための断面図である。
【００１４】
図２は、図１に示されたパターンと同一のパターンピッチを最終的に得るための工程途中の図であり、半導体基板（図示せず）上に第１の絶縁膜１と第２の絶縁膜パターン２と感光膜パターン３とが形成された状態を示す図である。図２に示すように、まず、半導体基板（図示せず）上に第１の絶縁膜１及び第２の絶縁膜を順に形成した後に、前記第２の絶縁膜上に所定形状の感光膜パターン３を形成する。この時、前記感光膜パターン３のパターンピッチは、図１に示された（α＋β）のパターンピッチ（αは配線幅であり、βは隣り合う配線間のスペーシング幅である）の２倍になるようにパターニングされる。その後、前記第２の絶縁膜をドライエッチングして第２の絶縁膜パターン２を形成する。その際、第３の絶縁膜の厚さに基づく臨界寸法（ＣＤ）を調節するために、第２の絶縁膜の厚さはこの後に形成される第３の絶縁膜の厚さよりはるかに厚く堆積される。
【００１５】
この後、図３に示されるように、前記感光膜パターン３を除去した後、その上部に第３の絶縁膜４を堆積させ、第２の絶縁膜パターン２の間の所定の部分に第４の絶縁膜５を形成する。具体的には、結果物構造の表面である第３の絶縁膜４表面上の、隣り合う第２の絶縁パターン２のそれぞれのほぼ中間位置の上方に対応する部位に第４の絶縁膜５が形成されている。この時、第４の絶縁パターン５の底部の位置が、第２の絶縁パターン２の頂部の位置と部分的に重なるように設定されている。
【００１６】
続いて、第３及び第４の絶縁膜４，５の表面に化学的機械研磨（ＣＭＰ）による平坦化工程を実施する。
【００１７】
その後に、図４に示されるように、前記第３の絶縁膜４と前記第４の絶縁膜５のドライエッチングの選択比が１：１である手法（ｒｅｃｉｐｅ）で、前記第２の絶縁膜２が露出されるまで所定の厚さのみをエッチバックする。この時、第３の絶縁膜４中には第４の絶縁膜５が残存している。
【００１８】
その後に、手法を変えて前記第４の絶縁膜５及び前記第２の絶縁膜２が、第３の絶縁膜４に対して高い選択比のエッチング（１０：１以上）を実現する手法を利用し、前記第３の絶縁膜４をエッチングする。その結果、第３の絶縁膜４が第４の絶縁膜５及び第２の絶縁膜パターン２に比べて速くエッチングされるため、前記第４の絶縁膜５の下部にある前記第３の絶縁膜が残存して第３の絶縁膜パターン４ａが形成される。その後に、マスクとして作用した第４の絶縁膜５は上述の１：１手法で除去する。
【００１９】
図６に示されるように、図５で最終的に残された前記第２の絶縁膜パターン２と前記第３の絶縁膜パターン４ａとの間に導電膜（図示せず）を充填させた後に、化学的機械研磨（ＣＭＰ）工程またはエッチバック工程により平坦化工程を行う。その後に、残された前記第２の絶縁膜２と前記第３の絶縁膜４とを除去すれば、実質的に図１のようなパターンピッチを有した導電膜配線６が形成される。
【００２０】
【発明の効果】
以上で説明したように、本発明による半導体素子の微細パターンの形成方法において、ドライエッチングの選択比が大きい二つの物質を利用することで、高集積化に対応する微細パターンの形成が可能であり、その結果として半導体素子の生産コストを減少させることができる。
【００２１】
上述の実施例は本発明の例示の目的のために開示されたものであり、当業者ならば本発明の思想の範囲内で多様な修正、変更、付加などが可能であり、このような修正、変更などは特許請求の範囲に属するものとして見るべきである。
【図面の簡単な説明】
【図１】従来技術による半導体素子の微細パターンの形成方法を説明するための断面図である
【図２】本発明の実施例による半導体素子の微細パターンの形成方法の工程を説明するための断面図である
【図３】本発明の実施例による半導体素子の微細パターンの形成方法の工程を説明するための断面図である
【図４】本発明の実施例による半導体素子の微細パターンの形成方法の工程を説明するための断面図である
【図５】本発明の実施例による半導体素子の微細パターンの形成方法の工程を説明するための断面図である
【図６】本発明の実施例による半導体素子の微細パターンの形成方法の工程を説明するための断面図である
【符号の説明】
１ 第１の絶縁膜
２ 第２の絶縁膜
３ 感光膜
４ 第３の絶縁膜
５ 第４の絶縁膜
６ 導電膜配線
Claims (4)
- （α＋β）のピッチサイズを有する半導体素子の微細パターンの形成方法において、
半導体基板上に第１の絶縁膜及び第２の絶縁膜を順に形成する段階と、
前記第２の絶縁膜上に、前記（α＋β）のピッチサイズの２倍のピッチサイズを有する所定形状の感光膜を形成する段階と、
前記感光膜をマスクとして第２の絶縁膜をドライエッチングする段階と、
前記感光膜を除去する段階と、
残された前記第２の絶縁膜を含む前記半導体基板の全面に第３の絶縁膜を形成する段階と、
結果物構造上の、前記残された第２の絶縁膜のそれぞれの間に対応する部位に、第４の絶縁膜の底部の位置が、前記第２の絶縁膜の頂部の位置と部分的に重なるように当該第４の絶縁膜を形成する段階と、
前記第３の絶縁膜と前記第４の絶縁膜とのドライエッチングの選択比が１：１である手法で第１の平坦化工程を実施し、前記第２の絶縁膜が露出されるとエッチングを中断する段階と、
残された前記第４の絶縁膜と前記第２の絶縁膜とをマスクとして前記第３の絶縁膜をエッチングして第３の絶縁膜パターンを形成する段階と、
前記第２の絶縁膜と前記第３の絶縁膜の間の空間を導電膜で充填させた後に、前記導電膜に第２の平坦化工程を実施して（α＋β）のピッチサイズを有する導電膜配線を形成する段階を具備したことを特徴とする半導体素子の微細パターンの形成方法。 - 前記第１の平坦化工程はエッチバック工程で実施されることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
- 前記第２の平坦化工程は化学的機械研磨（ＣＭＰ）工程で実施されることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
- 前記第２の平坦化工程はエッチバック工程で実施されることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0081791A KR100449319B1 (ko) | 2001-12-20 | 2001-12-20 | 반도체 소자의 미세 패턴 형성 방법 |
| KR2001-081791 | 2001-12-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197622A JP2003197622A (ja) | 2003-07-11 |
| JP3841345B2 true JP3841345B2 (ja) | 2006-11-01 |
Family
ID=27606983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002370129A Expired - Fee Related JP3841345B2 (ja) | 2001-12-20 | 2002-12-20 | 半導体素子の微細パターンの形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP3841345B2 (ja) |
| KR (1) | KR100449319B1 (ja) |
| CN (1) | CN1267968C (ja) |
| TW (1) | TWI226655B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100781542B1 (ko) * | 2006-06-08 | 2007-12-03 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
| KR100843241B1 (ko) * | 2007-03-29 | 2008-07-02 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| CN102446704B (zh) * | 2010-10-14 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 双重图形化方法 |
| CN115241047A (zh) * | 2021-04-23 | 2022-10-25 | 长鑫存储技术有限公司 | 半导体结构的制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930001301A (ko) * | 1991-06-10 | 1993-01-16 | 김광호 | 반도체 패턴 형성방법 |
| KR970048979A (ko) * | 1995-12-16 | 1997-07-29 | 김주용 | 미세 패턴을 갖는 마스크 형성 방법 |
| KR0159012B1 (ko) * | 1995-12-29 | 1998-12-15 | 김주용 | 2층 감광막 패턴 형성방법 |
| KR100465743B1 (ko) * | 1997-06-26 | 2005-04-19 | 주식회사 하이닉스반도체 | 반도체소자제조방법 |
| KR20010011143A (ko) * | 1999-07-26 | 2001-02-15 | 김영환 | 반도체소자의 미세패턴 형성방법 |
-
2001
- 2001-12-20 KR KR10-2001-0081791A patent/KR100449319B1/ko not_active IP Right Cessation
-
2002
- 2002-12-17 TW TW091136444A patent/TWI226655B/zh not_active IP Right Cessation
- 2002-12-20 JP JP2002370129A patent/JP3841345B2/ja not_active Expired - Fee Related
- 2002-12-20 CN CNB021400164A patent/CN1267968C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003197622A (ja) | 2003-07-11 |
| TWI226655B (en) | 2005-01-11 |
| KR100449319B1 (ko) | 2004-09-18 |
| CN1267968C (zh) | 2006-08-02 |
| CN1438677A (zh) | 2003-08-27 |
| KR20030051000A (ko) | 2003-06-25 |
| TW200411729A (en) | 2004-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5976968A (en) | Single-mask dual damascene processes by using phase-shifting mask | |
| JP2007043156A (ja) | 半導体技術における微細ピッチの製造方法 | |
| JP2002026016A (ja) | 半導体装置及びその製造方法 | |
| JP2002009056A (ja) | 微細パターン形成方法およびその方法により製造した装置 | |
| JP3841345B2 (ja) | 半導体素子の微細パターンの形成方法 | |
| US6833232B2 (en) | Micro-pattern forming method for semiconductor device | |
| KR100311495B1 (ko) | 반도체소자의 절연막 평탄화방법 | |
| JP3191769B2 (ja) | 半導体装置の製造方法 | |
| JPH0927491A (ja) | 半導体装置 | |
| KR950000850B1 (ko) | 반도체 장치의 제조방법 | |
| KR100578222B1 (ko) | 반도체소자에서의 개선된 듀얼 대머신 공정 | |
| JPH07130741A (ja) | 半導体装置の製造方法 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JP2809274B2 (ja) | 半導体装置の製造方法 | |
| JPH10178091A (ja) | 半導体装置の多層配線及び半導体装置の多層配線の形成方法 | |
| JPH01296644A (ja) | 半導体装置の製造方法 | |
| KR100443522B1 (ko) | 반도체소자의제조방법 | |
| JP2001044272A (ja) | 半導体装置の製造方法 | |
| JPH05109719A (ja) | 半導体装置の製造方法 | |
| JPH0661354A (ja) | 半導体装置の製造方法 | |
| KR0144227B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| JPH0562972A (ja) | 半導体装置及びその製造方法 | |
| KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041213 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |