JP3830724B2 - 増幅器 - Google Patents
増幅器 Download PDFInfo
- Publication number
- JP3830724B2 JP3830724B2 JP2000123007A JP2000123007A JP3830724B2 JP 3830724 B2 JP3830724 B2 JP 3830724B2 JP 2000123007 A JP2000123007 A JP 2000123007A JP 2000123007 A JP2000123007 A JP 2000123007A JP 3830724 B2 JP3830724 B2 JP 3830724B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output transistor
- output
- auxiliary
- auxiliary amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/605—Distributed amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/366—Multiple MOSFETs are coupled in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45101—Control of the DC level being present
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、増幅器に係り、特に、分散型利得ラインドライバ増幅器に関する。
【０００２】
【従来の技術】
ラインドライバ(line driver)増幅器は、現代のアナログ回路設計におけるボトルネックである。他のアナログ回路構成部品とのそれらの統合は、問題が多い。この１つの理由は、比較的大きな供給電圧を使用する必要性が、より微細でより高速な集積回路技術を使用することから生じる利点を得ることを妨げることである。他の理由は、大きな電力消費、電源および集積回路基板からくる雑音への遷移状態の間遙かに大きい電流を提供する能力と共に、その出力トランジスタによく制御された無活動の電流(quiescent current)を有するべきである。また、多くのアプリケーションにおいて、高い周波数におけるラインドライバ増幅器の歪み特性は、非常に重要である。
【０００３】
【発明が解決しようとする課題】
従来のラインドライバ増幅器構成において、増幅器出力トランジスタの相互コンダクタンスは、電流で変化する。結果として、増幅器帯域幅は、出力トランジスタ電流に依存する。これは、増幅器出力にダイナミックな歪みを生じ、周波数ドメインにおける非線形性を生じる。
【０００４】
【課題を解決するための手段】
従来のラインドライバ増幅器のこれらの問題点および他の問題および制約は、それぞれが複数の出力トランジスタおよび対応する複数の補助増幅器を含む増幅器段を使用することにより解決される。出力トランジスタおよび補助増幅器対は、並列に接続される。補助増幅器の各々は、ビルトイン電圧オフセットを含み、最小の電圧オフセットを有する補助増幅器から始まり、最大のオフセットを有する補助増幅器で終わる。
【０００５】
個々の補助増幅器は、全体的な増幅器入力信号が補助増幅器オフセット電圧レベルよりも小さい大きさを有する限り、それらの対応する出力トランジスタをオフ状態に維持する。入力信号の大きさのレベルが、補助増幅器のオフセットレベル以上である場合、補助増幅器は、その対応する出力トランジスタをオン状態にする。したがって、より小さな入力信号に対して、全てよりも少ない出力トランジスタがオン状態であり、最大の入力信号に対して、全ての出力トランジスタがオン状態となる。
【０００６】
補助増幅器−出力トランジスタ対を使用することで、より小さなサイズのトランジスタの使用が可能となる。そしてそのトランジスタの各々は、等価な単一の出力トランジスタよりも小さい出力電流を有する。各増幅器段における全ての出力トランジスタは並列に接続されているので、増幅器出力電流は、オン状態の出力トランジスタを通って流れる電流の和である。したがって、増幅器帯域幅は、出力トランジスタ電流により依存性が小さくなり、全体の増幅器構造のダイナミック線形性は、周波数ドメインにおいて大幅に改善される。
【０００７】
本発明の一実施形態において、補助増幅器オフセット電圧レベルは固定であり、本発明の別の実施形態において、補助増幅器のオフセット電圧レベルは、調節可能、例えばプログラム可能である。
【０００８】
【発明の実施の形態】
以下の例において、トランジスタは電界効果トランジスタ（ＦＥＴ）として示されているが、本発明は、他の半導体デバイストランジスタエレメントで好都合に使用され得る。したがって、説明の単純化および明瞭化のために、ＦＥＴは、以下トランジスタと呼ばれる。
【０００９】
図１は、従来のラインドライバ増幅器１００の典型的な出力段を示す単純化したブロック図である。増幅器１００は、２つの同様の出力段を含むこの技術分野においてよく知られたタイプのいわゆる対称型増幅器である。一方の増幅器段１０１は、補助増幅器１０２および出力トランジスタ１０３を含み、他方の増幅器段１０４は、補助増幅器１０５および出力電界効果トランジスタ１０６を含む。
【００１０】
増幅器段１０１は、増幅器１００の入力端子１０７、出力端子１０８および供給電圧端子１０９の間に接続されている。増幅器段１０４は、入力端子１０７、出力端子１０８および接地電位端子１１０の間に接続されている。出力トランジスタ１０３はｐ形であり、出力トランジスタ１０６はｎ形である、それ以外、増幅器段１０１および１０４は本質的に同一である。増幅器１００の段１０１および１０４は、本質的に同一であり、段１０１のみを詳細に説明する。
【００１１】
この従来技術による増幅器１００は、フィードバックによるその線形性および大きな出力電圧スイングを提供するその能力のために魅力的である。高い周波数における増幅器１００の線形性を改善するために、その増幅器段例えば補助増幅器１０２および出力トランジスタ１０３を含む増幅器段１０１の統一体の利得帯域幅が最大化されるべきである。
【００１２】
増幅器１０２の伝達関数は、次式で与えられる。
【数１】
ここで、１／τは、ドミナントポール周波数である。
【００１３】
増幅器段１０１の伝達関数は、次式で与えられる。
【数２】
ここで、ｇｍOUTは、出力トランジスタ１０３の相互コンダクタンスであり、ＲLは負荷インピーダンスである。この伝達関数は、ミラー効果が顕著ではなく、即ち、補助増幅器１０２の出力と出力トランジスタ１０３の出力との間の容量性結合がない場合のような、非常に小さい出力負荷（５０Ω以下）に対して有効である。出力トランジスタ１０３は、通常、低い無活動電流(quiescent current)（典型的には、１００μＡ−１ｍＡ）を運び、ピーク電流は１００−４００ｍＡである。
【００１４】
図２は、図１の増幅器についての帯域幅対出力トランジスタ電流特性をグラフ的に示す。図１に示された増幅器の出力トランジスタのｇｍOUT は、電流で変化するので、出力段の遅れの帯域幅は、図２において帯域幅対出力トランジスタ電流（Ｉｏｕｔ）特性により示されているように信号に依存する。これは出力段のダイナミックな歪みとなる。補助増幅器の容量性負荷は、非常に小さな抵抗性出力負荷インピーダンスに対して、出力トランジスタのゲートキャパシタンスＣｇｓにより主に決定される。
【００１５】
所定の抵抗性負荷インピーダンスにおける所定の最大電圧レベル条件に対して、所定のＣＭＯＳ技術に対して、出力トランジスタ１０３のサイズおよびそのＣｇｓが決定される。増幅器段１０１に対する得られる伝達関数は、次式で表される。
【数３】
ここで、ｇｍINは、増幅器１０２の相互コンダクタンスである。
【００１６】
式３は、伝達関数の周波数応答を最適化することは、出力トランジスタ１０３のＦｔ＝Ｃｇｓ／ｇｍを最適化することになる。比Ｆｔは、次式で表される。
【数４】
ここで、Ｗ，ＬおよびＩは、それぞれ出力トランジスタの幅、長さおよび電流である。
【００１７】
Ｆｔを最大化するために、出力トランジスタの所定の電流要求およびチャネル長Ｌに対して、チャネルの幅Ｗが最小化されなければならない。従来技術によるラインドライバ増幅器１００は、異なる出力電圧レベルで動作し、その出力トランジスタ１０３は、最大の電圧レベルを送出するように設計されるので、チャネル幅Ｗはオーバサイズであり、ラインドライバ増幅器１００の周波数応答は最適化されていない。
【００１８】
図３は、本発明の一実施形態を含むラインドライブ増幅器３００を示す単純化されたブロック図である。具体的には、２つの増幅器段３０１および３０２を含む増幅器３００が示されている。増幅器段３０１は、複数の補助増幅器３０３−１ないし３０３−Ｎおよびそれぞれ並列接続されたそれらの関連づけられた出力トランジスタ３０４−１ないし３０４−Ｎを含む。同様に、増幅器段３０２は、補助増幅器３０５−１ないし３０５−Ｎおよびそれぞれ並列に接続されたそれらの出力トランジスタ３０６−１ないし３０６−Ｎを含む。
【００１９】
この例において、補助増幅器３０３および３０５は、第１および第２の入力および１つの出力を有する差動増幅器を含み、「ビルトイン」、即ち内部的に生成されるオフセット電圧を有する。差動増幅器は、図４に関して以下に説明されるように、特定のオフセット電圧を提供するように設計されている。補助増幅器３０３および３０５の各々の第１の入力は、増幅器３００の入力端子３０７に接続されており、補助増幅器３０３および３０５の第２の入力は、増幅器３００の出力端子３０８に接続されている。
【００２０】
同様に、補助増幅器３０３−１ないし３０３−Ｎの各々からの出力は、それぞれ、関連づけられた出力トランジスタ３０４−１ないし３０４−Ｎのゲート端子に接続されている。出力トランジスタ３０４の各々のソース端子は、供給電圧端子３０９に接続されており、出力トランジスタ３０４の各々のドレイン端子は、出力端子３０８に接続されている。同様に、補助増幅器３０５−１ないし３０５−Ｎの各々からの出力は、それぞれ、関連づけられた出力トランジスタ３０６−１ないし３０６−Ｎのゲート端子に接続されている。
【００２１】
出力トランジスタ３０６の各々のソース端子は、この場合は接地電位にある端子３１０に推測されており、出力トランジスタ３０６の各々のドレイン端子は、出力端子３０８に接続されている。この例において、図示されているように、出力トランジスタ３０４は、ＣＭＯＳ技術により製造されたｎ形の電界効果トランジスタである。同様に、この例において、出力トランジスタ３０６は、ＣＭＯＳ技術により製造されたｎ形の電界効果トランジスタである。
【００２２】
補助増幅器３０３−１ないし３０３−Ｎおよびそれぞれそれらの関連づけられた出力トランジスタ３０４−１ないし３０４−Ｎは、増幅器３００の入力端子３０７、供給電圧端子３０９および増幅器３００の出力端子３０８の間に並列に接続されている。補助増幅器３０５−１ないし３０５−Ｎおよびそれぞれそれらの関連づけられた出力トランジスタ３０６−１ないし３０６−Ｎは、増幅器３００の入力端子３０７、接地電位端子３１０および増幅器３００の出力端子３０８の間に並列接続されている。
【００２３】
複数の出力トランジスタ３０４および３０６はそれぞれ本発明に従って、増幅器段３０１および３０２において使用されているので、個々の出力トランジスタは、従来のラインドライバ増幅器においてなされていたように単一の出力トランジスタが増幅器段当たりに使用される場合に必要とされるものよりもより小さいサイズであり得る。この場合において、ラインドライバ増幅器３００は、ＣＭＯＳ技術を使用して集積回路中に具現化される。
【００２４】
また、この例において、補助増幅器３０３および３０５は、それらの個々のビルトインオフセット電圧に従って、シーケンス中に構成される。したがって、補助増幅器３０３−１および３０５−１の各々は、最小の所望のオフセット電圧を有し、補助増幅器３０３−Ｎおよび３０５−Ｎは、最大の所望のオフセット電圧を有する。補助増幅器３０３および３０５の中間のものは、所望の回路構成により決定されるオフセット電圧を有する。
【００２５】
この方法において、補助増幅器３０３および３０５は、それぞれ関連づけられた出力トランジスタ３０４および３０６を、端子３０７に供給される入力信号の大きさが、補助増幅器のオフセット電圧よりも小さい限り、オフ状態に維持する。入力端子３０７に供給される入力信号の大きさが補助増幅器のオフセット電圧に到達したかまたは超えた場合、これは、その関連づけられた出力トランジスタをオン状態に駆動する。
【００２６】
したがって、出力トランジスタ３０４のうちの１つ以上および出力トランジスタ３０６のうちの１つ以上が、オン状態であり得る。入力信号の大きさが、最大のオフセット電圧以上である場合、出力トランジスタの全ては、オン状態に駆動され、増幅器３００の出力電流を送出することに参加する。式４において、所定の出力電流要求および出力トランジスタチャネル長Ｌに対して、チャネル幅Ｗは最小化されるべきである。
【００２７】
上述の本発明の実施形態において、複数のより小さなチャネル幅の出力トランジスタを使用することにより、これらの出力トランジスタのみが、入力信号の大きさに依存してオン状態にあることが理解される。即ち、より小さな入力信号に対して、より大きな入力信号よりも少ない数の出力トランジスタがオン状態になる。即ち、この方法において、複数の出力トランジスタに等価な１つのトランジスタの有効幅Ｗは、増幅器３００の出力電流Ｉに比例するようになり、本発明によれば、全ての入力信号レベルに対してＦｔが等しくなりかつ最大化される。
【００２８】
この本発明の複数の補助増幅器および複数の出力トランジスタの実施形態は、周波数ドメインにおいて全体のラインドライバ増幅器３００の線形性を増大させる。しかし、使用されるべき補助増幅器および出力トランジスタ段の数と増幅器３００の性能との間にトレードオフがある。したがって、所定の数の補助増幅器段が使用されると、追加的な補助増幅器および出力トランジスタ段の使用で、性能における仮想的な改善のみが期待され得る。
【００２９】
図４は、図３のラインドライバ増幅器において、使用される補助増幅器３０３または３０５において使用され得るビルトインオフセット電圧レベルを含む差動増幅器を示す単純化した図である。入力信号が、入力端子４０１から電界効果トランジスタ４０２および４０３のゲート端子に供給される。トランジスタ４０２および４０３は、よく知られた差動対増幅器構成で、負荷インピーダンス４０７および４０８とバイアス電界効果トランジスタ４０５と共に、供給電圧端子４０９と、この場合は、接地電位端子４１０との間に接続される。バイアス電圧は、バイアス端子４０６により、トランジスタ４０５のゲート端子に加えられ、周知の方法で、差動増幅器の動作電流を設定する。
【００３０】
上述したように、補助増幅器３０３および３０５の各々は、ビルトインオフセット電圧レベルを有する。このオフセット電圧レベルは、トランジスタ４０２および４０３に電流の不一致を持たせることにより得られる。オフセット電圧レベルを制御するために、トランジスタ４０２と４０３との間の電流の不一致は、トランジスタ間のしきい値不一致よりも大きくなければならない。したがって、トランジスタ４０２および４０３の同じゲート・ソース端子電圧に対して、電流不一致は、トランジスタ４０２および４０３のチャネルの比Ｗ／Ｌに比例することになる。ここで、Ｗはチャネル幅であり、Ｌはチャネル長である。
【００３１】
確かに、得られる電流不一致は、トランジスタ４０２および４０３が対称的である場合の電圧に対して、出力４０４における出力電圧に所望の偏差を生じる。したがって、本発明によれば、所望のオフセット電圧レベルを生じる。実際には、トランジスタ４０２と４０３との間の所望の電流不一致を得るため、したがって増幅器オフセット電圧を得るため、固定長Ｌのチャネルとし、チャネル幅Ｗのみを調節することが有利である。
【００３２】
図５は、図３に示された本発明の実施形態において使用される補助増幅器において、好都合に使用され得るプログラム可能なオフセット電圧レベルを有する差動増幅器を示す単純化された図である。図４に示された差動増幅器において使用されたものと同様の動作および機能を有する構成要素であって上述されたものは、同様の符号がふられており、ここでは詳細に説明しない。したがって、複数の電界効果トランジスタ４０３−１ないし４０３−Ｙが示されており、これらは、互いに異なるチャネル領域を有し、トランジスタ４０２のチャネル領域に対して異なるチャネル領域を有する。
【００３３】
そして、所望のオフセット電圧レベルを得るために、トランジスタ４０３−１ないし４０３−Ｙのうちの１つ以上が、それぞれ、制御可能なスイッチ４１１−１ないし４１１−Ｙにより、図４のトランジスタ４０３のように、差動増幅器５００の第２の位置に切り換えられる。所望のオフセット電圧を生じる理由は、図４に示された差動増幅器に対して上述されており、図５の差動増幅器５００に同様に適用可能である。
【００３４】
例えば、特定のアプリケーションによりまたは所望の応答特性を得ることにより、全て同じサイズではなく、様々なサイズの出力トランジスタを使用することが望ましい可能性がある。また、本発明がいわゆる平衡型増幅器構成で構成されることが分かる。どのようにそのような平衡型増幅器構成が実現できるかは、当業者に明らかである。
【００３５】
【発明の効果】
以上説明したように、本発明によれば、増幅器帯域幅は、出力トランジスタ電流により依存性が小さくなり、全体の増幅器構造のダイナミック線形性は、周波数ドメインにおいて大幅に改善される。
【図面の簡単な説明】
【図１】従来技術によるラインドライバ増幅器を示す単純化されたブロック図。
【図２】図１の増幅器の帯域幅対出力トランジスタ電流特性を示す図。
【図３】本発明の一実施形態を含むラインドライバ増幅器を示す単純化されたブロック図。
【図４】図３のラインドライバ増幅器に使用される補助増幅器において使用され得るビルトインオフセット電圧レベル含む差動増幅器を示す単純化された図。
【図５】プログラム可能なオフセット電圧レベルを有する差動増幅器を示す単純化された図。
【符号の説明】
３００ ラインドライバ増幅器
３０１，３０２ 増幅器段
３０３，３０５ 補助増幅器
３０４，３０６ 出力トランジスタ
３０７ 入力端子
３０８ 出力端子
３０９ 供給電圧端子
３１０ 接地電位端子
３０３，３０５ 補助増幅器
４０１ 入力端子
４０２，４０３ 電界効果トランジスタ
４０５ バイアス電界効果トランジスタ
４０６ バイアス端子 バイアス
４０７，４０８ 負荷インピーダンス
４０９ 供給電圧端子
４１０ 接地電位端子
５００ 差動増幅器
４０１ 入力端子
４０２ トランジスタ
４０３ 電界効果トランジスタ
４０４ 出力端子
４０６ バイアス端子 バイアス
４０９ 供給電圧端子
４１０ 接地電位端子
４１１ スイッチ
【発明の属する技術分野】
本発明は、増幅器に係り、特に、分散型利得ラインドライバ増幅器に関する。
【０００２】
【従来の技術】
ラインドライバ(line driver)増幅器は、現代のアナログ回路設計におけるボトルネックである。他のアナログ回路構成部品とのそれらの統合は、問題が多い。この１つの理由は、比較的大きな供給電圧を使用する必要性が、より微細でより高速な集積回路技術を使用することから生じる利点を得ることを妨げることである。他の理由は、大きな電力消費、電源および集積回路基板からくる雑音への遷移状態の間遙かに大きい電流を提供する能力と共に、その出力トランジスタによく制御された無活動の電流(quiescent current)を有するべきである。また、多くのアプリケーションにおいて、高い周波数におけるラインドライバ増幅器の歪み特性は、非常に重要である。
【０００３】
【発明が解決しようとする課題】
従来のラインドライバ増幅器構成において、増幅器出力トランジスタの相互コンダクタンスは、電流で変化する。結果として、増幅器帯域幅は、出力トランジスタ電流に依存する。これは、増幅器出力にダイナミックな歪みを生じ、周波数ドメインにおける非線形性を生じる。
【０００４】
【課題を解決するための手段】
従来のラインドライバ増幅器のこれらの問題点および他の問題および制約は、それぞれが複数の出力トランジスタおよび対応する複数の補助増幅器を含む増幅器段を使用することにより解決される。出力トランジスタおよび補助増幅器対は、並列に接続される。補助増幅器の各々は、ビルトイン電圧オフセットを含み、最小の電圧オフセットを有する補助増幅器から始まり、最大のオフセットを有する補助増幅器で終わる。
【０００５】
個々の補助増幅器は、全体的な増幅器入力信号が補助増幅器オフセット電圧レベルよりも小さい大きさを有する限り、それらの対応する出力トランジスタをオフ状態に維持する。入力信号の大きさのレベルが、補助増幅器のオフセットレベル以上である場合、補助増幅器は、その対応する出力トランジスタをオン状態にする。したがって、より小さな入力信号に対して、全てよりも少ない出力トランジスタがオン状態であり、最大の入力信号に対して、全ての出力トランジスタがオン状態となる。
【０００６】
補助増幅器−出力トランジスタ対を使用することで、より小さなサイズのトランジスタの使用が可能となる。そしてそのトランジスタの各々は、等価な単一の出力トランジスタよりも小さい出力電流を有する。各増幅器段における全ての出力トランジスタは並列に接続されているので、増幅器出力電流は、オン状態の出力トランジスタを通って流れる電流の和である。したがって、増幅器帯域幅は、出力トランジスタ電流により依存性が小さくなり、全体の増幅器構造のダイナミック線形性は、周波数ドメインにおいて大幅に改善される。
【０００７】
本発明の一実施形態において、補助増幅器オフセット電圧レベルは固定であり、本発明の別の実施形態において、補助増幅器のオフセット電圧レベルは、調節可能、例えばプログラム可能である。
【０００８】
【発明の実施の形態】
以下の例において、トランジスタは電界効果トランジスタ（ＦＥＴ）として示されているが、本発明は、他の半導体デバイストランジスタエレメントで好都合に使用され得る。したがって、説明の単純化および明瞭化のために、ＦＥＴは、以下トランジスタと呼ばれる。
【０００９】
図１は、従来のラインドライバ増幅器１００の典型的な出力段を示す単純化したブロック図である。増幅器１００は、２つの同様の出力段を含むこの技術分野においてよく知られたタイプのいわゆる対称型増幅器である。一方の増幅器段１０１は、補助増幅器１０２および出力トランジスタ１０３を含み、他方の増幅器段１０４は、補助増幅器１０５および出力電界効果トランジスタ１０６を含む。
【００１０】
増幅器段１０１は、増幅器１００の入力端子１０７、出力端子１０８および供給電圧端子１０９の間に接続されている。増幅器段１０４は、入力端子１０７、出力端子１０８および接地電位端子１１０の間に接続されている。出力トランジスタ１０３はｐ形であり、出力トランジスタ１０６はｎ形である、それ以外、増幅器段１０１および１０４は本質的に同一である。増幅器１００の段１０１および１０４は、本質的に同一であり、段１０１のみを詳細に説明する。
【００１１】
この従来技術による増幅器１００は、フィードバックによるその線形性および大きな出力電圧スイングを提供するその能力のために魅力的である。高い周波数における増幅器１００の線形性を改善するために、その増幅器段例えば補助増幅器１０２および出力トランジスタ１０３を含む増幅器段１０１の統一体の利得帯域幅が最大化されるべきである。
【００１２】
増幅器１０２の伝達関数は、次式で与えられる。
【数１】
【００１３】
増幅器段１０１の伝達関数は、次式で与えられる。
【数２】
【００１４】
図２は、図１の増幅器についての帯域幅対出力トランジスタ電流特性をグラフ的に示す。図１に示された増幅器の出力トランジスタのｇｍOUT は、電流で変化するので、出力段の遅れの帯域幅は、図２において帯域幅対出力トランジスタ電流（Ｉｏｕｔ）特性により示されているように信号に依存する。これは出力段のダイナミックな歪みとなる。補助増幅器の容量性負荷は、非常に小さな抵抗性出力負荷インピーダンスに対して、出力トランジスタのゲートキャパシタンスＣｇｓにより主に決定される。
【００１５】
所定の抵抗性負荷インピーダンスにおける所定の最大電圧レベル条件に対して、所定のＣＭＯＳ技術に対して、出力トランジスタ１０３のサイズおよびそのＣｇｓが決定される。増幅器段１０１に対する得られる伝達関数は、次式で表される。
【数３】
【００１６】
式３は、伝達関数の周波数応答を最適化することは、出力トランジスタ１０３のＦｔ＝Ｃｇｓ／ｇｍを最適化することになる。比Ｆｔは、次式で表される。
【数４】
【００１７】
Ｆｔを最大化するために、出力トランジスタの所定の電流要求およびチャネル長Ｌに対して、チャネルの幅Ｗが最小化されなければならない。従来技術によるラインドライバ増幅器１００は、異なる出力電圧レベルで動作し、その出力トランジスタ１０３は、最大の電圧レベルを送出するように設計されるので、チャネル幅Ｗはオーバサイズであり、ラインドライバ増幅器１００の周波数応答は最適化されていない。
【００１８】
図３は、本発明の一実施形態を含むラインドライブ増幅器３００を示す単純化されたブロック図である。具体的には、２つの増幅器段３０１および３０２を含む増幅器３００が示されている。増幅器段３０１は、複数の補助増幅器３０３−１ないし３０３−Ｎおよびそれぞれ並列接続されたそれらの関連づけられた出力トランジスタ３０４−１ないし３０４−Ｎを含む。同様に、増幅器段３０２は、補助増幅器３０５−１ないし３０５−Ｎおよびそれぞれ並列に接続されたそれらの出力トランジスタ３０６−１ないし３０６−Ｎを含む。
【００１９】
この例において、補助増幅器３０３および３０５は、第１および第２の入力および１つの出力を有する差動増幅器を含み、「ビルトイン」、即ち内部的に生成されるオフセット電圧を有する。差動増幅器は、図４に関して以下に説明されるように、特定のオフセット電圧を提供するように設計されている。補助増幅器３０３および３０５の各々の第１の入力は、増幅器３００の入力端子３０７に接続されており、補助増幅器３０３および３０５の第２の入力は、増幅器３００の出力端子３０８に接続されている。
【００２０】
同様に、補助増幅器３０３−１ないし３０３−Ｎの各々からの出力は、それぞれ、関連づけられた出力トランジスタ３０４−１ないし３０４−Ｎのゲート端子に接続されている。出力トランジスタ３０４の各々のソース端子は、供給電圧端子３０９に接続されており、出力トランジスタ３０４の各々のドレイン端子は、出力端子３０８に接続されている。同様に、補助増幅器３０５−１ないし３０５−Ｎの各々からの出力は、それぞれ、関連づけられた出力トランジスタ３０６−１ないし３０６−Ｎのゲート端子に接続されている。
【００２１】
出力トランジスタ３０６の各々のソース端子は、この場合は接地電位にある端子３１０に推測されており、出力トランジスタ３０６の各々のドレイン端子は、出力端子３０８に接続されている。この例において、図示されているように、出力トランジスタ３０４は、ＣＭＯＳ技術により製造されたｎ形の電界効果トランジスタである。同様に、この例において、出力トランジスタ３０６は、ＣＭＯＳ技術により製造されたｎ形の電界効果トランジスタである。
【００２２】
補助増幅器３０３−１ないし３０３−Ｎおよびそれぞれそれらの関連づけられた出力トランジスタ３０４−１ないし３０４−Ｎは、増幅器３００の入力端子３０７、供給電圧端子３０９および増幅器３００の出力端子３０８の間に並列に接続されている。補助増幅器３０５−１ないし３０５−Ｎおよびそれぞれそれらの関連づけられた出力トランジスタ３０６−１ないし３０６−Ｎは、増幅器３００の入力端子３０７、接地電位端子３１０および増幅器３００の出力端子３０８の間に並列接続されている。
【００２３】
複数の出力トランジスタ３０４および３０６はそれぞれ本発明に従って、増幅器段３０１および３０２において使用されているので、個々の出力トランジスタは、従来のラインドライバ増幅器においてなされていたように単一の出力トランジスタが増幅器段当たりに使用される場合に必要とされるものよりもより小さいサイズであり得る。この場合において、ラインドライバ増幅器３００は、ＣＭＯＳ技術を使用して集積回路中に具現化される。
【００２４】
また、この例において、補助増幅器３０３および３０５は、それらの個々のビルトインオフセット電圧に従って、シーケンス中に構成される。したがって、補助増幅器３０３−１および３０５−１の各々は、最小の所望のオフセット電圧を有し、補助増幅器３０３−Ｎおよび３０５−Ｎは、最大の所望のオフセット電圧を有する。補助増幅器３０３および３０５の中間のものは、所望の回路構成により決定されるオフセット電圧を有する。
【００２５】
この方法において、補助増幅器３０３および３０５は、それぞれ関連づけられた出力トランジスタ３０４および３０６を、端子３０７に供給される入力信号の大きさが、補助増幅器のオフセット電圧よりも小さい限り、オフ状態に維持する。入力端子３０７に供給される入力信号の大きさが補助増幅器のオフセット電圧に到達したかまたは超えた場合、これは、その関連づけられた出力トランジスタをオン状態に駆動する。
【００２６】
したがって、出力トランジスタ３０４のうちの１つ以上および出力トランジスタ３０６のうちの１つ以上が、オン状態であり得る。入力信号の大きさが、最大のオフセット電圧以上である場合、出力トランジスタの全ては、オン状態に駆動され、増幅器３００の出力電流を送出することに参加する。式４において、所定の出力電流要求および出力トランジスタチャネル長Ｌに対して、チャネル幅Ｗは最小化されるべきである。
【００２７】
上述の本発明の実施形態において、複数のより小さなチャネル幅の出力トランジスタを使用することにより、これらの出力トランジスタのみが、入力信号の大きさに依存してオン状態にあることが理解される。即ち、より小さな入力信号に対して、より大きな入力信号よりも少ない数の出力トランジスタがオン状態になる。即ち、この方法において、複数の出力トランジスタに等価な１つのトランジスタの有効幅Ｗは、増幅器３００の出力電流Ｉに比例するようになり、本発明によれば、全ての入力信号レベルに対してＦｔが等しくなりかつ最大化される。
【００２８】
この本発明の複数の補助増幅器および複数の出力トランジスタの実施形態は、周波数ドメインにおいて全体のラインドライバ増幅器３００の線形性を増大させる。しかし、使用されるべき補助増幅器および出力トランジスタ段の数と増幅器３００の性能との間にトレードオフがある。したがって、所定の数の補助増幅器段が使用されると、追加的な補助増幅器および出力トランジスタ段の使用で、性能における仮想的な改善のみが期待され得る。
【００２９】
図４は、図３のラインドライバ増幅器において、使用される補助増幅器３０３または３０５において使用され得るビルトインオフセット電圧レベルを含む差動増幅器を示す単純化した図である。入力信号が、入力端子４０１から電界効果トランジスタ４０２および４０３のゲート端子に供給される。トランジスタ４０２および４０３は、よく知られた差動対増幅器構成で、負荷インピーダンス４０７および４０８とバイアス電界効果トランジスタ４０５と共に、供給電圧端子４０９と、この場合は、接地電位端子４１０との間に接続される。バイアス電圧は、バイアス端子４０６により、トランジスタ４０５のゲート端子に加えられ、周知の方法で、差動増幅器の動作電流を設定する。
【００３０】
上述したように、補助増幅器３０３および３０５の各々は、ビルトインオフセット電圧レベルを有する。このオフセット電圧レベルは、トランジスタ４０２および４０３に電流の不一致を持たせることにより得られる。オフセット電圧レベルを制御するために、トランジスタ４０２と４０３との間の電流の不一致は、トランジスタ間のしきい値不一致よりも大きくなければならない。したがって、トランジスタ４０２および４０３の同じゲート・ソース端子電圧に対して、電流不一致は、トランジスタ４０２および４０３のチャネルの比Ｗ／Ｌに比例することになる。ここで、Ｗはチャネル幅であり、Ｌはチャネル長である。
【００３１】
確かに、得られる電流不一致は、トランジスタ４０２および４０３が対称的である場合の電圧に対して、出力４０４における出力電圧に所望の偏差を生じる。したがって、本発明によれば、所望のオフセット電圧レベルを生じる。実際には、トランジスタ４０２と４０３との間の所望の電流不一致を得るため、したがって増幅器オフセット電圧を得るため、固定長Ｌのチャネルとし、チャネル幅Ｗのみを調節することが有利である。
【００３２】
図５は、図３に示された本発明の実施形態において使用される補助増幅器において、好都合に使用され得るプログラム可能なオフセット電圧レベルを有する差動増幅器を示す単純化された図である。図４に示された差動増幅器において使用されたものと同様の動作および機能を有する構成要素であって上述されたものは、同様の符号がふられており、ここでは詳細に説明しない。したがって、複数の電界効果トランジスタ４０３−１ないし４０３−Ｙが示されており、これらは、互いに異なるチャネル領域を有し、トランジスタ４０２のチャネル領域に対して異なるチャネル領域を有する。
【００３３】
そして、所望のオフセット電圧レベルを得るために、トランジスタ４０３−１ないし４０３−Ｙのうちの１つ以上が、それぞれ、制御可能なスイッチ４１１−１ないし４１１−Ｙにより、図４のトランジスタ４０３のように、差動増幅器５００の第２の位置に切り換えられる。所望のオフセット電圧を生じる理由は、図４に示された差動増幅器に対して上述されており、図５の差動増幅器５００に同様に適用可能である。
【００３４】
例えば、特定のアプリケーションによりまたは所望の応答特性を得ることにより、全て同じサイズではなく、様々なサイズの出力トランジスタを使用することが望ましい可能性がある。また、本発明がいわゆる平衡型増幅器構成で構成されることが分かる。どのようにそのような平衡型増幅器構成が実現できるかは、当業者に明らかである。
【００３５】
【発明の効果】
以上説明したように、本発明によれば、増幅器帯域幅は、出力トランジスタ電流により依存性が小さくなり、全体の増幅器構造のダイナミック線形性は、周波数ドメインにおいて大幅に改善される。
【図面の簡単な説明】
【図１】従来技術によるラインドライバ増幅器を示す単純化されたブロック図。
【図２】図１の増幅器の帯域幅対出力トランジスタ電流特性を示す図。
【図３】本発明の一実施形態を含むラインドライバ増幅器を示す単純化されたブロック図。
【図４】図３のラインドライバ増幅器に使用される補助増幅器において使用され得るビルトインオフセット電圧レベル含む差動増幅器を示す単純化された図。
【図５】プログラム可能なオフセット電圧レベルを有する差動増幅器を示す単純化された図。
【符号の説明】
３００ ラインドライバ増幅器
３０１，３０２ 増幅器段
３０３，３０５ 補助増幅器
３０４，３０６ 出力トランジスタ
３０７ 入力端子
３０８ 出力端子
３０９ 供給電圧端子
３１０ 接地電位端子
３０３，３０５ 補助増幅器
４０１ 入力端子
４０２，４０３ 電界効果トランジスタ
４０５ バイアス電界効果トランジスタ
４０６ バイアス端子 バイアス
４０７，４０８ 負荷インピーダンス
４０９ 供給電圧端子
４１０ 接地電位端子
５００ 差動増幅器
４０１ 入力端子
４０２ トランジスタ
４０３ 電界効果トランジスタ
４０４ 出力端子
４０６ バイアス端子 バイアス
４０９ 供給電圧端子
４１０ 接地電位端子
４１１ スイッチ
Claims (10)
- 少なくとも第１の増幅器段を備える増幅器において、
前記少なくとも第１の増幅器段は、第１の複数の補助増幅器手段と第１の複数の出力トランジスタ手段とを有し、前記第１の複数の補助増幅器手段の各々は、入力および出力を有し、所定のオフセット電圧レベルを含み、
前記第１の複数の補助増幅器手段の前記第１の複数の出力トランジスタの各々は、前記第１の複数の補助増幅器手段の関連した１つと一対一対応で回路状に接続されて、前記出力トランジスタ手段の各々の入力が、第１の複数の、補助増幅器手段−出力トランジスタ手段対を形成する、その関連した補助増幅器手段に回路状に接続されており、該第１の複数の、補助増幅器手段−出力トランジスタ手段対は互いに並列に接続されておりかつオン状態において出力電流成分を提供しており、前記第１の複数の出力トランジスタ手段のうちの前記出力トランジスタ手段の各々は、前記第１の複数の補助増幅器手段の入力に供給される入力信号が前記第１の複数の出力トランジスタ手段の前記それぞれの出力トランジスタ手段と回路状に接続されたそれぞれの補助増幅器手段のオフセット電圧レベル以上の大きさの信号を有するまで、オフ状態にバイアスされており、前記第１の複数の出力トランジスタ手段がオン状態にバイアスされたときに、前記増幅器の周波数ドメインにおける線形性が改善されることを特徴とする増幅器。 - 前記第１の複数の補助増幅器手段のオフセット電圧が、前記第１の複数の出力トランジスタ手段のうちの他の出力トランジスタ手段が前記入力信号の大きさの増大でオン状態に駆動されるような値に設定されていることを特徴とする請求項１記載の増幅器。
- 等価な単一のトランジスタが前記第１の複数の出力トランジスタの代わりに使用された場合、前記第１の複数の出力トランジスタ手段の各々は、該等価な単一の出力トランジスタ手段よりも小さい物理的なサイズであり、オン状態においてより小さい電流を運ぶことを特徴とする請求項２記載の増幅器。
- 前記第１の複数の補助増幅器の各々は、内部で発生される所定のオフセット電圧を有し、前記第１の複数の補助増幅器手段の各々の前記オフセット電圧は制御可能でかつ選択可能であり、そして前記第１の複数の補助増幅器手段の他のものの前記オフセット電圧と異なる電圧値を有することを特徴とする請求項１記載の増幅器。
- 入力および出力を有する第２の増幅器段をさらに含み、前記第２の増幅器段は第２の複数の補助増幅器手段を含み、該複数の補助増幅器手段の各々は第１および第２の入力と出力とを有し、前記第１の複数の補助増幅器手段は第１および第２の入力と前記出力とを有し、前記第１および第２の増幅器段の前記入力は、前記増幅器への入力を形成するよう互いに接続されており、前記第１および第２の増幅器段の前記出力は、前記増幅器からの出力を形成するよう互いに接続されており、前記第１および第２の複数の補助増幅器手段の各補助増幅器手段は、前記増幅器の入力に接続された第１の入力を有し、かつ前記増幅器の出力に接続された第２の入力を有しており、前記第１の複数の出力トランジスタ手段のうちの各出力トランジスタ手段は、前記第１の複数の補助増幅器のうちの関連する補助増幅器の出力に一対一対応で接続される入力を有しており、前記第２の複数の出力トランジスタ手段のうちの各出力トランジスタ手段は、前記第２の複数の補助増幅器のうちの関連する補助増幅器の出力に一対一対応で接続される入力を有しており、前記第１および第２の増幅器段は対称的な増幅器を形成するよう配置されることを特徴とする請求項１記載の増幅器。
- 前記第２の複数の補助増幅器手段のうちの各補助増幅器手段は所定のオフセット電圧レベルおよび第２の複数の出力トランジスタ手段を有しており、該第２の複数の出力トランジスタ手段のうちの各出力トランジスタと前記第２の複数の補助増幅器手段のうちの前記関連する補助増幅器手段は接続して、互いに並列に接続される第２の複数の補助増幅器手段−出力トランジスタ手段対を形成しており、前記第２の複数の補助増幅器手段の入力に供給される入力信号が、前記第２の複数の出力トランジスタ手段のうちの各出力トランジスタ手段へ回路状に接続された前記関連する補助増幅器手段のオフセット電圧レベル以上の大きさの信号を有するまで、前記第２の複数の出力トランジスタ手段のうちの各出力トランジスタ手段はＯＦＦ状態にバイアスされており、前記第２の複数の出力トランジスタ手段のうちの１以上のものはＯＮ状態にバイアスされるときに、前記増幅器の周波数ドメインにおける線形性が改善されることを特徴とする請求項１記載の増幅器。
- 前記第１および第２の複数の補助増幅器手段の各補助増幅器手段は、内部で生成された所定のオフセット電圧を有しており、前記第１および第２の複数の補助増幅器手段の各々のオフセット電圧は、制御可能でかつ選択可能であり、そして前記第１の複数の補助増幅手段の各々のオフセット電圧が、前記第１の補助増幅器手段の他のもののオフセット電圧と異なる電圧値を有し、また、前記第２の複数の補助増幅器手段の各々が、前記第２の補助増幅器手段の他のもののオフセット電圧と異なる電圧値を有することを特徴とする請求項６記載の増幅器。
- 前記第１および第２の複数の補助増幅器手段のオフセット電圧が、前記第１および第２の複数の出力トランジスタ手段の追加されたいくつかのものが前記入力信号の大きさの増大でオン状態に駆動されるような値に設定されていることを特徴とする請求項６記載の増幅器。
- 前記第１の複数の出力トランジスタ手段の代わりに第１の等価な単一のトランジスタ手段が使用される場合、かつ前記第２の複数の出力トランジスタ手段の代わりに第２の等価な単一のトランジスタ手段が使用される場合に、前記第１および第２の複数の出力トランジスタ手段の各々が、等価な単一の出力トランジスタ手段よりも、より小さな物理的サイズであり、オン状態においてより小さな信号を運ぶことを特徴とする請求項８記載の増幅器。
- 前記第１および第２の複数の出力トランジスタのうちの各出力トランジスタはチャネルを有する電界効果トランジスタであり、該チャネルはチャネル幅（Ｗ）およびチャネル長さ（Ｌ）を持ち、第１の単一の出力トランジスタが前記第１の複数の出力トランジスタの代わりに使用される場合および第２の単一の出力トランジスタが前記第２の複数の出力トランジスタの代わりに使用される場合には、該第１および第２の単一の出力トランジスタの各々の有効幅は実質的に最小化され、かつ前記増幅器の出力電流（Ｉ）に比例することを特徴とする請求項９記載の増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/299,237 US6064258A (en) | 1999-04-23 | 1999-04-23 | Distributed gain line driver amplifier |
| US09/299237 | 1999-04-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323936A JP2000323936A (ja) | 2000-11-24 |
| JP3830724B2 true JP3830724B2 (ja) | 2006-10-11 |
Family
ID=23153928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000123007A Expired - Fee Related JP3830724B2 (ja) | 1999-04-23 | 2000-04-24 | 増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6064258A (ja) |
| EP (1) | EP1047184B1 (ja) |
| JP (1) | JP3830724B2 (ja) |
| CA (1) | CA2306227C (ja) |
| DE (1) | DE60028287T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002524899A (ja) * | 1998-08-31 | 2002-08-06 | マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド | 線形及び複合ｓｉｎｈトランスコンダクタンス回路 |
| JP3475903B2 (ja) * | 2000-03-31 | 2003-12-10 | セイコーエプソン株式会社 | 差動増幅装置、半導体装置、電源回路及びそれを用いた電子機器 |
| US7026824B2 (en) * | 2003-10-31 | 2006-04-11 | Faraday Technology Corp. | Voltage reference generator with negative feedback |
| KR100681496B1 (ko) | 2005-06-01 | 2007-02-12 | 한국과학기술원 | 전력 증폭기 |
| JP4220982B2 (ja) | 2005-06-08 | 2009-02-04 | 富士通株式会社 | 分布型増幅器 |
| TWI291806B (en) * | 2005-12-19 | 2007-12-21 | Denmos Technology Inc | Buffer for source driver |
| US9788750B2 (en) * | 2007-04-30 | 2017-10-17 | Medtronic, Inc. | Seizure prediction |
| US9843291B2 (en) * | 2015-08-07 | 2017-12-12 | Qualcomm Incorporated | Cascaded switch between pluralities of LNAS |
| WO2018045093A1 (en) * | 2016-08-30 | 2018-03-08 | Macom Technology Solutions Holdings, Inc. | Driver with distributed architecture |
| US11245366B2 (en) | 2020-02-13 | 2022-02-08 | Analog Devices, Inc. | Distributed amplifiers with controllable linearization |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4486719A (en) * | 1982-07-01 | 1984-12-04 | Raytheon Company | Distributed amplifier |
| US4446445A (en) * | 1982-11-24 | 1984-05-01 | Rockwell International Corporation | Singly terminated push-pull distributed amplifier |
| US4701716A (en) * | 1986-05-07 | 1987-10-20 | Rca Corporation | Parallel distributed signal amplifiers |
| BE1000708A7 (nl) * | 1987-06-30 | 1989-03-14 | Bell Telephone Mfg | Correctieschakeling voor versterker. |
| US4788511A (en) * | 1987-11-30 | 1988-11-29 | Raytheon Company | Distributed power amplifier |
| US4959623A (en) * | 1989-07-19 | 1990-09-25 | At&T Bell Laboratories | Low impedance buffer circuit |
| US5166635A (en) * | 1991-03-27 | 1992-11-24 | Level One Communications, Inc. | Digital data line driver |
| EP0509113B1 (de) * | 1991-04-16 | 1998-10-07 | Siemens Aktiengesellschaft | Ausgangspufferverstärker mit grossem Signalhub |
| US5162753A (en) * | 1991-11-27 | 1992-11-10 | At&T Bell Laboratories | Amplifier arrangement for use as a line driver |
| EP0684698B1 (en) * | 1994-05-23 | 1999-11-17 | STMicroelectronics S.r.l. | Class AB output amplifier stage |
| US5550513A (en) * | 1995-06-22 | 1996-08-27 | Northern Telecom Limited | High frequency, differential limiting distributed amplifier |
| US5812005A (en) * | 1996-07-30 | 1998-09-22 | Dallas Semiconductor Corp. | Auto zero circuitry and associated method |
| JP3532365B2 (ja) * | 1996-11-15 | 2004-05-31 | 株式会社ルネサステクノロジ | 増幅回路 |
-
1999
- 1999-04-23 US US09/299,237 patent/US6064258A/en not_active Expired - Lifetime
-
2000
- 2000-04-18 EP EP00303265A patent/EP1047184B1/en not_active Expired - Lifetime
- 2000-04-18 DE DE60028287T patent/DE60028287T2/de not_active Expired - Lifetime
- 2000-04-19 CA CA002306227A patent/CA2306227C/en not_active Expired - Fee Related
- 2000-04-24 JP JP2000123007A patent/JP3830724B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2306227A1 (en) | 2000-10-23 |
| JP2000323936A (ja) | 2000-11-24 |
| DE60028287D1 (de) | 2006-07-06 |
| EP1047184B1 (en) | 2006-05-31 |
| DE60028287T2 (de) | 2007-04-26 |
| US6064258A (en) | 2000-05-16 |
| EP1047184A3 (en) | 2004-03-31 |
| CA2306227C (en) | 2002-08-20 |
| EP1047184A2 (en) | 2000-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100353295B1 (ko) | 동적 보상 증폭기 및 그 방법 | |
| JP4416728B2 (ja) | 低電圧差動信号の駆動回路及び制御方法 | |
| US5475343A (en) | Class AB complementary output stage | |
| US7733182B2 (en) | Hybrid class AB super follower | |
| US7649411B2 (en) | Segmented power amplifier | |
| JP3830724B2 (ja) | 増幅器 | |
| US4045747A (en) | Complementary field effect transistor amplifier | |
| KR102133926B1 (ko) | 낮은 위상 변화를 갖는 광대역 가변 이득 증폭기 | |
| JPH0870224A (ja) | 出力緩衝増幅器 | |
| JP4108802B2 (ja) | 増幅器 | |
| US6255909B1 (en) | Ultra low voltage CMOS class AB power amplifier with parasitic capacitance internal compensation | |
| US8711024B2 (en) | Switched capacitor amplifier | |
| JPWO2007105282A1 (ja) | ゲイン可変増幅器 | |
| JP2003060456A (ja) | 利得可変増幅回路 | |
| US6034568A (en) | Broadband dc amplifier technique with very low offset voltage | |
| US8988148B2 (en) | Transconductance amplifier | |
| US20030184383A1 (en) | Distributed amplifier | |
| US5994960A (en) | High speed switched op-amp for low supply voltage applications | |
| US6188284B1 (en) | Distributed gain line driver amplifier including improved linearity | |
| US8576006B1 (en) | Wideband variable gain amplifier | |
| US5739721A (en) | High swing, low power output stage for an operational amplifier | |
| JPS6282704A (ja) | 増幅回路 | |
| JPH07112133B2 (ja) | 線形増幅器 | |
| TWI632781B (zh) | 線路接收器及線路接收器的驅動方法 | |
| KR100801563B1 (ko) | 가변 이득 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040219 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050629 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050929 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060712 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |