JP3532365B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP3532365B2 JP3532365B2 JP30482596A JP30482596A JP3532365B2 JP 3532365 B2 JP3532365 B2 JP 3532365B2 JP 30482596 A JP30482596 A JP 30482596A JP 30482596 A JP30482596 A JP 30482596A JP 3532365 B2 JP3532365 B2 JP 3532365B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input terminal
- resistor
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007599 discharging Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 28
- 238000001514 detection method Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3061—Bridge type, i.e. two complementary controlled SEPP output stages
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/54—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head into or out of its operative position or across tracks
- G11B5/55—Track change, selection or acquisition by displacement of the head
- G11B5/5521—Track change, selection or acquisition by displacement of the head across disk tracks
- G11B5/5526—Control therefor; circuits, track configurations or relative disposition of servo-information transducers and servo-information tracks for control thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30096—An op amp being used as extra drive amp for the pull side of the SEPP
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30129—An op amp being used as extra drive amp for the push side of the SEPP
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＭＯＳＦＥＴを出力
段に用い、出力電流をプッシュプルする能力をもたせた
増幅回路に関するものであり、たとえば、ハードディス
クドライバ（ＨＤＤ）のボイスコイルモータ（ＶＣＭ）
駆動回路や、ＣＤ、ＣＤ−ＲＯＭ、ＤＶＤ、ＭＤ等のア
クチュエータ、モータ駆動回路などに使用される。
段に用い、出力電流をプッシュプルする能力をもたせた
増幅回路に関するものであり、たとえば、ハードディス
クドライバ（ＨＤＤ）のボイスコイルモータ（ＶＣＭ）
駆動回路や、ＣＤ、ＣＤ−ＲＯＭ、ＤＶＤ、ＭＤ等のア
クチュエータ、モータ駆動回路などに使用される。
【０００２】
【従来の技術】具体的な一例として、ＨＤＤのＶＣＭ駆
動回路としての使用例を示す。図１３は、従来のハード
ディスクシステムの全体構成を示す図である。図１３に
おいて、５０は磁気ディスク、５１はボイスコイルモー
タ（ＶＣＭ）、５２は磁気ヘッド、５３は磁気ヘッドを
装着する磁気ヘッドアーム、５４は磁気ディスク５０を
駆動するスピンドルモータ（ＳＰＭ）、５５はＶＣＭ駆
動回路、５６はＶＣＭおよびＳＰＭを駆動するために必
要なデータを保存するレジスタ、５７はスピンドルモー
タ５４の制御を行うＳＰＭ駆動回路、５８は磁気ヘッド
５２からのデータを読み書きするリード／ライト（Ｒ／
Ｗ）回路、５９はハードディスク全体を制御する制御回
路である。
動回路としての使用例を示す。図１３は、従来のハード
ディスクシステムの全体構成を示す図である。図１３に
おいて、５０は磁気ディスク、５１はボイスコイルモー
タ（ＶＣＭ）、５２は磁気ヘッド、５３は磁気ヘッドを
装着する磁気ヘッドアーム、５４は磁気ディスク５０を
駆動するスピンドルモータ（ＳＰＭ）、５５はＶＣＭ駆
動回路、５６はＶＣＭおよびＳＰＭを駆動するために必
要なデータを保存するレジスタ、５７はスピンドルモー
タ５４の制御を行うＳＰＭ駆動回路、５８は磁気ヘッド
５２からのデータを読み書きするリード／ライト（Ｒ／
Ｗ）回路、５９はハードディスク全体を制御する制御回
路である。
【０００３】以下に簡単にハードディスク全体の構成を
簡単に説明する。通常、このハードディスクはコンピュ
ータの記憶装置として用いられ、コンピュータからの信
号によって制御される。ハードディスクへ記録するデー
タは、Ｒ／Ｗ回路５８を介して磁気ヘッド５２によって
磁気ディスク５０に記録され、又は磁気ディスク５０か
ら読み出される。また、ボイスコイルモータ５１は、制
御回路５９、レジスタ５６を介してコンピュータから送
られた制御信号およびＲ／Ｗ回路５８からの信号に基づ
いて、ＶＣＭ駆動回路５５によって制御される。一方、
スピンドルモータ５４は、コンピュータから送られた制
御信号およびＲ／Ｗ回路５８からの信号に基づいて、制
御回路５９、レジスタ５６を介して、ＳＰＭ駆動回路５
７によって制御される。本発明は、上記ハードディスク
構成におけるＶＣＭ駆動回路５５の部分への応用が可能
である。ＳＰＭ駆動回路５７およびＲ／Ｗ回路５８は本
発明と直接関係がないのでその説明を省略する。
簡単に説明する。通常、このハードディスクはコンピュ
ータの記憶装置として用いられ、コンピュータからの信
号によって制御される。ハードディスクへ記録するデー
タは、Ｒ／Ｗ回路５８を介して磁気ヘッド５２によって
磁気ディスク５０に記録され、又は磁気ディスク５０か
ら読み出される。また、ボイスコイルモータ５１は、制
御回路５９、レジスタ５６を介してコンピュータから送
られた制御信号およびＲ／Ｗ回路５８からの信号に基づ
いて、ＶＣＭ駆動回路５５によって制御される。一方、
スピンドルモータ５４は、コンピュータから送られた制
御信号およびＲ／Ｗ回路５８からの信号に基づいて、制
御回路５９、レジスタ５６を介して、ＳＰＭ駆動回路５
７によって制御される。本発明は、上記ハードディスク
構成におけるＶＣＭ駆動回路５５の部分への応用が可能
である。ＳＰＭ駆動回路５７およびＲ／Ｗ回路５８は本
発明と直接関係がないのでその説明を省略する。
【０００４】図１４を用いて、ＶＣＭ駆動回路５５の動
作概要を説明する。図１４は、たとえば、ＶＣＭ駆動回
路５５の入力端子に入力される駆動電圧波形を示す図で
ある。図１４に示すように、入力信号が基準電圧よりも
高いときには、ＶＣＭ駆動回路５５は、ボイスコイルモ
ータ５１に指示を出し、磁気ヘッド５２が前進するよう
に磁気ヘッドアーム５３を駆動し、入力信号が基準電圧
と同じときには、ボイスコイルモータ５１は磁気ヘッド
５２が停止するように磁気ヘッドアーム５３を駆動し、
入力信号が基準電圧よりも低い時にはボイスコイルモー
タ５１は磁気ヘッド５２が後退するように磁気ヘッドア
ーム５３を駆動する。なお、磁気ヘッドアーム５３の動
作は上記と反対方向に動くように制御してもよい。さら
に、上記の駆動電圧波形は必ずしも矩形波に限られるこ
となく、正弦波でも良いことはもちろんである。
作概要を説明する。図１４は、たとえば、ＶＣＭ駆動回
路５５の入力端子に入力される駆動電圧波形を示す図で
ある。図１４に示すように、入力信号が基準電圧よりも
高いときには、ＶＣＭ駆動回路５５は、ボイスコイルモ
ータ５１に指示を出し、磁気ヘッド５２が前進するよう
に磁気ヘッドアーム５３を駆動し、入力信号が基準電圧
と同じときには、ボイスコイルモータ５１は磁気ヘッド
５２が停止するように磁気ヘッドアーム５３を駆動し、
入力信号が基準電圧よりも低い時にはボイスコイルモー
タ５１は磁気ヘッド５２が後退するように磁気ヘッドア
ーム５３を駆動する。なお、磁気ヘッドアーム５３の動
作は上記と反対方向に動くように制御してもよい。さら
に、上記の駆動電圧波形は必ずしも矩形波に限られるこ
となく、正弦波でも良いことはもちろんである。
【０００５】現在では、ＶＣＭ駆動回路５５の出力段ト
ランジスタとして、パワー素子にＭＯＳＦＥＴが使用さ
れているが、その技術的背景として、以下の２点が挙げ
られる。（１）出力電流が大きい場合でも、トランジス
タの飽和電圧がバイポーラトランジスタと比較して小さ
い。（２）パワー素子駆動に要する消費電力が、バイポ
ーラトランジスタと比較して小さい。しかしながら、Ｍ
ＯＳＦＥＴは各ＦＥＴのゲート・ソース間のしきい電圧
（ＶT）値の変動が大きい（製造ロットによる変動のみ
でなく経時変化による変動も含む）ので、その影響を避
けるため、演算増幅器によるフィードバック回路を用い
て、変動の影響を小さくする回路構成がとられている。
ランジスタとして、パワー素子にＭＯＳＦＥＴが使用さ
れているが、その技術的背景として、以下の２点が挙げ
られる。（１）出力電流が大きい場合でも、トランジス
タの飽和電圧がバイポーラトランジスタと比較して小さ
い。（２）パワー素子駆動に要する消費電力が、バイポ
ーラトランジスタと比較して小さい。しかしながら、Ｍ
ＯＳＦＥＴは各ＦＥＴのゲート・ソース間のしきい電圧
（ＶT）値の変動が大きい（製造ロットによる変動のみ
でなく経時変化による変動も含む）ので、その影響を避
けるため、演算増幅器によるフィードバック回路を用い
て、変動の影響を小さくする回路構成がとられている。
【０００６】図１５は、ＭＯＳＦＥＴを出力段に用い、
演算増幅器によるフィードバックを利用した、従来のＨ
ＤＤ用ＶＣＭ駆動回路５５に用いられる増幅回路の一例
を示す図である。
演算増幅器によるフィードバックを利用した、従来のＨ
ＤＤ用ＶＣＭ駆動回路５５に用いられる増幅回路の一例
を示す図である。
【０００７】図１５において、１は第１の入力端子であ
り、第１の演算増幅器３の非反転入力５と、第２の演算
増幅器４の反転入力８に接続される。２は第２の入力端
子であり、抵抗９を介して第１の演算増幅器３の反転入
力端子６に接続され、抵抗１２を介して第２の演算増幅
器４の非反転入力端子７にも接続される。入力信号端子
１に入力される入力信号１は、たとえば、図１４に示す
ような矩形波状の制御電圧であり、入力信号端子２に入
力される入力信号２は、図１４に示すような一定値の基
準電圧である。この入力信号１と入力信号２は入れ替え
てもよい。
り、第１の演算増幅器３の非反転入力５と、第２の演算
増幅器４の反転入力８に接続される。２は第２の入力端
子であり、抵抗９を介して第１の演算増幅器３の反転入
力端子６に接続され、抵抗１２を介して第２の演算増幅
器４の非反転入力端子７にも接続される。入力信号端子
１に入力される入力信号１は、たとえば、図１４に示す
ような矩形波状の制御電圧であり、入力信号端子２に入
力される入力信号２は、図１４に示すような一定値の基
準電圧である。この入力信号１と入力信号２は入れ替え
てもよい。
【０００８】１８は、出力端子であり、抵抗１０を介し
て第１の演算増幅器３の反転入力端子６に接続され、抵
抗１３を介して第２の演算増幅器４の非反転入力端子７
にも接続される。また、出力端子１８は、第１のＭＯＳ
ＦＥＴ１５のソースおよび第２のＭＯＳＦＥＴ１６のド
レインに接続される。第１の演算増幅器３の出力は、第
１のＭＯＳＦＥＴ１５のゲートに接続され、第２の演算
増幅器４の出力は、第２のＭＯＳＦＥＴ１６のゲートに
接続される。第１のＭＯＳＦＥＴ１５のドレインは電源
１７に接続される。第２のＭＯＳＦＥＴ１５のゲート・
ソース間には抵抗１１が接続され、第２のＭＯＳＦＥＴ
１６のゲート・ソース間には抵抗１４が接続される。抵
抗１１、１４は、無入力信号時に、ＭＯＳＦＥＴ１５、
１６のゲートに残った電荷が原因で、第１のＭＯＳＦＥ
Ｔ１５および第２のＭＯＳＦＥＴ１６にドレイン電流が
流れることを防止するための抵抗であり、省略可能であ
る。２５は第１の増幅器であり、２６は第２の増幅器で
ある。第１の増幅器２５は第１の演算増幅器３および第
１のＭＯＳＦＥＴ１５を含む回路である。第２の増幅器
２６は第２の演算増幅器４および第２のＭＯＳＦＥＴ１
６を含む回路である。５５は第１の増幅器２５と第２の
増幅器２６とから構成される増幅回路対である。
て第１の演算増幅器３の反転入力端子６に接続され、抵
抗１３を介して第２の演算増幅器４の非反転入力端子７
にも接続される。また、出力端子１８は、第１のＭＯＳ
ＦＥＴ１５のソースおよび第２のＭＯＳＦＥＴ１６のド
レインに接続される。第１の演算増幅器３の出力は、第
１のＭＯＳＦＥＴ１５のゲートに接続され、第２の演算
増幅器４の出力は、第２のＭＯＳＦＥＴ１６のゲートに
接続される。第１のＭＯＳＦＥＴ１５のドレインは電源
１７に接続される。第２のＭＯＳＦＥＴ１５のゲート・
ソース間には抵抗１１が接続され、第２のＭＯＳＦＥＴ
１６のゲート・ソース間には抵抗１４が接続される。抵
抗１１、１４は、無入力信号時に、ＭＯＳＦＥＴ１５、
１６のゲートに残った電荷が原因で、第１のＭＯＳＦＥ
Ｔ１５および第２のＭＯＳＦＥＴ１６にドレイン電流が
流れることを防止するための抵抗であり、省略可能であ
る。２５は第１の増幅器であり、２６は第２の増幅器で
ある。第１の増幅器２５は第１の演算増幅器３および第
１のＭＯＳＦＥＴ１５を含む回路である。第２の増幅器
２６は第２の演算増幅器４および第２のＭＯＳＦＥＴ１
６を含む回路である。５５は第１の増幅器２５と第２の
増幅器２６とから構成される増幅回路対である。
【０００９】以下に、図１５の増幅回路対５５の動作に
ついて説明する。図１５において、第１の増幅器２５と
第２の増幅器２６は、たとえば、図１４に示すような入
力信号が入力され、プッシュプル増幅器として動作す
る。出力端子６０の電圧を基準電圧とし、入力信号が図
１４のように基準電圧よりも大きな電圧であると、第１
の増幅器２５が動作し、第１のＭＯＳＦＥＴ１５はプッ
シュ増幅器として負荷２９に電流をはきだし、入力信号
が図１４のように基準電圧よりも小さな電圧であると、
第２の増幅器２６が動作し、第２のＭＯＳＦＥＴ１６は
プル増幅器として負荷２９から電流を引き込む。なお、
入力信号が、図１４のように基準電圧と同じ電圧である
と、第１の増幅器２５も第２の増幅器２６も動作せず、
負荷２９には電流は流れない。
ついて説明する。図１５において、第１の増幅器２５と
第２の増幅器２６は、たとえば、図１４に示すような入
力信号が入力され、プッシュプル増幅器として動作す
る。出力端子６０の電圧を基準電圧とし、入力信号が図
１４のように基準電圧よりも大きな電圧であると、第１
の増幅器２５が動作し、第１のＭＯＳＦＥＴ１５はプッ
シュ増幅器として負荷２９に電流をはきだし、入力信号
が図１４のように基準電圧よりも小さな電圧であると、
第２の増幅器２６が動作し、第２のＭＯＳＦＥＴ１６は
プル増幅器として負荷２９から電流を引き込む。なお、
入力信号が、図１４のように基準電圧と同じ電圧である
と、第１の増幅器２５も第２の増幅器２６も動作せず、
負荷２９には電流は流れない。
【００１０】負荷２９に電流が流れ出るときは、第１の
ＭＯＳＦＥＴ１５のソースが電流出力端子となり、負荷
２９から電流が流れ込む場合は、第２のＭＯＳＦＥＴ１
６のドレインが電流出力端子となる。第１のＭＯＳＦＥ
Ｔ１５のソースと第２のＭＯＳＦＥＴ１６のドレインは
接続され、その電圧はｖoである。第１のＭＯＳＦＥＴ
１５のソースと第２のＭＯＳＦＥＴ１６のドレインが接
続される前の第１のＭＯＳＦＥＴ１５のソース電圧をｖ
01、第２のＭＯＳＦＥＴ１６のドレインの電圧をｖ02と
すると、 ｖ01 ＝（１＋Ｒ5／Ｒ4）ｖ1−（Ｒ5／Ｒ4）ｖ2 ・・・（１） ｖ02 ＝（１＋Ｒ8／Ｒ7）ｖ1−（Ｒ8／Ｒ7）ｖ2 ・・・（２） で表され、出力電圧は、入力信号端子１の電圧と入力信
号端子２の電圧によって決定される。
ＭＯＳＦＥＴ１５のソースが電流出力端子となり、負荷
２９から電流が流れ込む場合は、第２のＭＯＳＦＥＴ１
６のドレインが電流出力端子となる。第１のＭＯＳＦＥ
Ｔ１５のソースと第２のＭＯＳＦＥＴ１６のドレインは
接続され、その電圧はｖoである。第１のＭＯＳＦＥＴ
１５のソースと第２のＭＯＳＦＥＴ１６のドレインが接
続される前の第１のＭＯＳＦＥＴ１５のソース電圧をｖ
01、第２のＭＯＳＦＥＴ１６のドレインの電圧をｖ02と
すると、 ｖ01 ＝（１＋Ｒ5／Ｒ4）ｖ1−（Ｒ5／Ｒ4）ｖ2 ・・・（１） ｖ02 ＝（１＋Ｒ8／Ｒ7）ｖ1−（Ｒ8／Ｒ7）ｖ2 ・・・（２） で表され、出力電圧は、入力信号端子１の電圧と入力信
号端子２の電圧によって決定される。
【００１１】ここで、ｖ1は入力信号端子１の電圧、ｖ2
は入力信号端子２の電圧、抵抗９、１０、１２、１３、
の抵抗値はそれぞれＲ4、Ｒ5、Ｒ7、Ｒ8である。上記式
（１）と式（２）において、通常、抵抗の値はＲ4＝Ｒ7
およびＲ5＝Ｒ8となるように設定されるので、理想的に
は、ｖ01＝ｖ02となり、第１のＭＯＳＦＥＴ１５のソー
スと第２のＭＯＳＦＥＴ１６のドレイン間に電流は流れ
ない。
は入力信号端子２の電圧、抵抗９、１０、１２、１３、
の抵抗値はそれぞれＲ4、Ｒ5、Ｒ7、Ｒ8である。上記式
（１）と式（２）において、通常、抵抗の値はＲ4＝Ｒ7
およびＲ5＝Ｒ8となるように設定されるので、理想的に
は、ｖ01＝ｖ02となり、第１のＭＯＳＦＥＴ１５のソー
スと第２のＭＯＳＦＥＴ１６のドレイン間に電流は流れ
ない。
【００１２】
【発明が解決しようとする課題】しかしながら、実際に
は、抵抗９、１０、１２、１３の抵抗値の相対誤差や演
算増幅器３、４のオフセット電圧により、ｖ01とｖ02は
等しくならない。本来、ｖ01＝ｖ02であれば、すなわ
ち、入力信号電圧が基準電圧と等しい場合（無入力信号
時）、第１のＭＯＳＦＥＴ１５のソースと第２のＭＯＳ
ＦＥＴ１６のドレイン間には電流が流れないはずであ
る。しかしながら、ｖ01＝ｖ02でなくなると、第１のＭ
ＯＳＦＥＴ１５のソースと第２のＭＯＳＦＥＴ１６のド
レイン間に電流が流れるようになる。
は、抵抗９、１０、１２、１３の抵抗値の相対誤差や演
算増幅器３、４のオフセット電圧により、ｖ01とｖ02は
等しくならない。本来、ｖ01＝ｖ02であれば、すなわ
ち、入力信号電圧が基準電圧と等しい場合（無入力信号
時）、第１のＭＯＳＦＥＴ１５のソースと第２のＭＯＳ
ＦＥＴ１６のドレイン間には電流が流れないはずであ
る。しかしながら、ｖ01＝ｖ02でなくなると、第１のＭ
ＯＳＦＥＴ１５のソースと第２のＭＯＳＦＥＴ１６のド
レイン間に電流が流れるようになる。
【００１３】図１５において、たとえば、入力信号電圧
ｖ1および入力信号電圧ｖ2がともに２Ｖであり、抵抗値
Ｒ4＝Ｒ7＝１ＫΩおよびＲ5＝２ＫΩとなり、Ｒ8は２Ｋ
Ωから５％ばらついた２．１ＫΩとなり、第２の演算増
幅器４の非反転入力は１０ｍＶの入力オフセットが生じ
たために、１．９９Ｖとなったと仮定する。この状況に
おいては、式（１）および（２）から第１の増幅器２５
の出力電圧（ｖ01）は２Ｖ、第２の増幅器２６の出力電
圧（ｖ02）は１．９６９Ｖとなる。従って、第１のＭＯ
ＳＦＥＴ１５のソースから第２のＭＯＳＦＥＴ１６のド
レインへ電流が流れる。このために、無入力信号時に増
幅回路対５５中の消費電力が大きくなったり、後述する
ようにクロスオーバ歪が大きくなる欠点があった。な
お、このクロスオーバ歪は、第１のＭＯＳＦＥＴ１５が
オンからオフ、第２のＭＯＳＦＥＴ１６がオフからオン
になるときに現れる現象である（図８参照）。
ｖ1および入力信号電圧ｖ2がともに２Ｖであり、抵抗値
Ｒ4＝Ｒ7＝１ＫΩおよびＲ5＝２ＫΩとなり、Ｒ8は２Ｋ
Ωから５％ばらついた２．１ＫΩとなり、第２の演算増
幅器４の非反転入力は１０ｍＶの入力オフセットが生じ
たために、１．９９Ｖとなったと仮定する。この状況に
おいては、式（１）および（２）から第１の増幅器２５
の出力電圧（ｖ01）は２Ｖ、第２の増幅器２６の出力電
圧（ｖ02）は１．９６９Ｖとなる。従って、第１のＭＯ
ＳＦＥＴ１５のソースから第２のＭＯＳＦＥＴ１６のド
レインへ電流が流れる。このために、無入力信号時に増
幅回路対５５中の消費電力が大きくなったり、後述する
ようにクロスオーバ歪が大きくなる欠点があった。な
お、このクロスオーバ歪は、第１のＭＯＳＦＥＴ１５が
オンからオフ、第２のＭＯＳＦＥＴ１６がオフからオン
になるときに現れる現象である（図８参照）。
【００１４】本発明の目的は、無入力信号時に、上述の
ような演算増幅器のオフセット電圧や抵抗値の相対誤差
による前記増幅回路対中の消費電力を小さくし、さらに
出力信号のクロスオーバ歪を減少させることにある。
ような演算増幅器のオフセット電圧や抵抗値の相対誤差
による前記増幅回路対中の消費電力を小さくし、さらに
出力信号のクロスオーバ歪を減少させることにある。
【００１５】
【課題を解決するための手段】第１の発明に係る増幅回
路は、第１の入力端子、第２の入力端子、および出力端
子を有し、出力電流を吐き出すための第１の増幅器と、
第１の入力端子および第２の増幅器中の演算増幅器の出
力電流を検出する回路と、所定のオフセット電圧を発生
するオフセット電圧発生回路とから構成され、そのオフ
セット電圧は、第１の増幅器の第１の入力端子と第２の
増幅器の第１の入力端子間に加えられ、第１の増幅器の
第１の入力端子は、第１の入力信号端子に接続され、第
１の増幅器の第２の入力端子と第２の増幅器の第２の入
力端子は、第２の入力信号端子に接続され、第１の増幅
器の出力端子と第２の出力端子は接続され、その接続点
から出力電流を得るように構成される。
路は、第１の入力端子、第２の入力端子、および出力端
子を有し、出力電流を吐き出すための第１の増幅器と、
第１の入力端子および第２の増幅器中の演算増幅器の出
力電流を検出する回路と、所定のオフセット電圧を発生
するオフセット電圧発生回路とから構成され、そのオフ
セット電圧は、第１の増幅器の第１の入力端子と第２の
増幅器の第１の入力端子間に加えられ、第１の増幅器の
第１の入力端子は、第１の入力信号端子に接続され、第
１の増幅器の第２の入力端子と第２の増幅器の第２の入
力端子は、第２の入力信号端子に接続され、第１の増幅
器の出力端子と第２の出力端子は接続され、その接続点
から出力電流を得るように構成される。
【００１６】第２の発明に係る増幅回路は、２つの増幅
回路対を対向させ第１の増幅回路対の出力端子と第２の
増幅回路対の出力端子間に負荷を接続し、第１の増幅回
路対の第１の入力端子と、第２の増幅回路対の第１の入
力端子を接続し、第１の増幅器回路対の第２の入力端子
と第２の増幅回路対の第２の入力端子を接続するように
構成することにより負荷に流れる電流をプッシュプルす
るように構成される。
回路対を対向させ第１の増幅回路対の出力端子と第２の
増幅回路対の出力端子間に負荷を接続し、第１の増幅回
路対の第１の入力端子と、第２の増幅回路対の第１の入
力端子を接続し、第１の増幅器回路対の第２の入力端子
と第２の増幅回路対の第２の入力端子を接続するように
構成することにより負荷に流れる電流をプッシュプルす
るように構成される。
【００１７】第３の発明に係る増幅回路は、対向して構
成された２つの増幅回路対において、負荷と直列に接続
された抵抗と、抵抗の両端に生じる電圧を検出するコン
パレータと、コンパレータの出力に応じて、一方の増幅
回路対中の第２の演算増幅器の反転入力端子に供給され
るオフセット電圧を変化させる第１のスイッチを含む第
１のオフセット値可変回路と、他方の増幅回路対中の第
２の演算増幅器の反転入力端子に供給されるオフセット
電圧を変化させる第２のスイッチを含む第２のオフセッ
ト値可変回路とを含むように構成される。
成された２つの増幅回路対において、負荷と直列に接続
された抵抗と、抵抗の両端に生じる電圧を検出するコン
パレータと、コンパレータの出力に応じて、一方の増幅
回路対中の第２の演算増幅器の反転入力端子に供給され
るオフセット電圧を変化させる第１のスイッチを含む第
１のオフセット値可変回路と、他方の増幅回路対中の第
２の演算増幅器の反転入力端子に供給されるオフセット
電圧を変化させる第２のスイッチを含む第２のオフセッ
ト値可変回路とを含むように構成される。
【００１８】
実施の形態１．図１は本発明の実施の形態１による増幅
回路を示す図である。本実施の形態１の増幅回路は、図
１５の従来の増幅回路に定電流源２２、２３およびオフ
セット抵抗２１からなるオフセット電圧発生回路２４
と、第２の演算増幅器４の出力電流を検出し、フィード
バックをかけるための抵抗１９、２０からなる出力電流
検出回路２７とを加えたものである。
回路を示す図である。本実施の形態１の増幅回路は、図
１５の従来の増幅回路に定電流源２２、２３およびオフ
セット抵抗２１からなるオフセット電圧発生回路２４
と、第２の演算増幅器４の出力電流を検出し、フィード
バックをかけるための抵抗１９、２０からなる出力電流
検出回路２７とを加えたものである。
【００１９】オフセット抵抗２１の一端は、定電流源２
２および第２の演算増幅器４の反転入力端子８とに接続
され、他端は入力信号端子１、定電流源２３および第１
の演算増幅器３の非反転入力端子に接続される。抵抗２
０は、第２の演算増幅器４の反転入力端子８および第２
の演算増幅器４の出力端子間に接続される。
２および第２の演算増幅器４の反転入力端子８とに接続
され、他端は入力信号端子１、定電流源２３および第１
の演算増幅器３の非反転入力端子に接続される。抵抗２
０は、第２の演算増幅器４の反転入力端子８および第２
の演算増幅器４の出力端子間に接続される。
【００２０】図２は、図１において、オフセット電圧発
生回路２４、および抵抗１９、２０から構成される出力
電流検出回路２７の位置づけを明確にするために描かれ
た図であり、図１中の第１の増幅器２５および第２の増
幅器２６中の抵抗等が省略されている。
生回路２４、および抵抗１９、２０から構成される出力
電流検出回路２７の位置づけを明確にするために描かれ
た図であり、図１中の第１の増幅器２５および第２の増
幅器２６中の抵抗等が省略されている。
【００２１】さらに、図３は、図１において、オフセッ
ト電圧発生回路２４、第２の増幅器２６、出力電流検出
回路２７の位置づけを明確にするために描かれた図であ
り、図１中の第１の増幅器２５が省略されている。
ト電圧発生回路２４、第２の増幅器２６、出力電流検出
回路２７の位置づけを明確にするために描かれた図であ
り、図１中の第１の増幅器２５が省略されている。
【００２２】次に第１の実施の形態の増幅回路の動作に
ついて説明する。前述したように、抵抗値の相対誤差や
演算増幅器のオフセット電圧の影響により、仮に第２の
ＭＯＳＦＥＴ１６のドレイン電圧が第１のＭＯＳＦＥＴ
１５のソース電圧よりも低くなろうとする場合につい
て、図３を用いて説明する。
ついて説明する。前述したように、抵抗値の相対誤差や
演算増幅器のオフセット電圧の影響により、仮に第２の
ＭＯＳＦＥＴ１６のドレイン電圧が第１のＭＯＳＦＥＴ
１５のソース電圧よりも低くなろうとする場合につい
て、図３を用いて説明する。
【００２３】もし、第２の増幅器２６の入力電圧のオフ
セットによって、第２の増幅器２６の出力電圧が第１の
増幅器２５の出力電圧より低くなる場合を改善するに
は、オフセット電圧発生回路２４によってオフセット電
圧を発生させ、その電圧を第２の演算増幅器４の非反転
入力端子に加え、第２の増幅器２６の出力電圧を高くす
ることによって可能となる。図３において、定電流源２
２、２３が供給する電流をＩoとすると、オフセット抵
抗２１の電圧降下はＲ3Ｉoとなる。従って第２の演算増
幅器４の反転入力端子に入力される電圧は、第１の演算
増幅器３の非反転入力端子に入力される電圧よりも電圧
降下分ＩoＲ3だけ高くなる。これによって、第２の増幅
器２６の出力電圧Ｖo2は、通常の出力電圧よりも（１＋
Ｒ8／Ｒ7）×ＩoＲ3だけ高くなる。これによって、無入
力信号時の増幅回路中の第１のＭＯＳＦＥＴ１５のソー
スから第２のＭＯＳＦＥＴ１６のドレインに流れる無効
電流が抑えられ、無入力信号時の消費電力増加を防ぐこ
とができる。
セットによって、第２の増幅器２６の出力電圧が第１の
増幅器２５の出力電圧より低くなる場合を改善するに
は、オフセット電圧発生回路２４によってオフセット電
圧を発生させ、その電圧を第２の演算増幅器４の非反転
入力端子に加え、第２の増幅器２６の出力電圧を高くす
ることによって可能となる。図３において、定電流源２
２、２３が供給する電流をＩoとすると、オフセット抵
抗２１の電圧降下はＲ3Ｉoとなる。従って第２の演算増
幅器４の反転入力端子に入力される電圧は、第１の演算
増幅器３の非反転入力端子に入力される電圧よりも電圧
降下分ＩoＲ3だけ高くなる。これによって、第２の増幅
器２６の出力電圧Ｖo2は、通常の出力電圧よりも（１＋
Ｒ8／Ｒ7）×ＩoＲ3だけ高くなる。これによって、無入
力信号時の増幅回路中の第１のＭＯＳＦＥＴ１５のソー
スから第２のＭＯＳＦＥＴ１６のドレインに流れる無効
電流が抑えられ、無入力信号時の消費電力増加を防ぐこ
とができる。
【００２４】上の（１＋Ｒ8／Ｒ7）×ＩoＲ3は以下のよ
うな計算によって求めることができる。前記の式（２） ｖ02 ＝（１＋Ｒ8／Ｒ7）ｖ1−（Ｒ8／Ｒ7）ｖ2 ・・・（２） において、ｖ1がＩoＲ3だけ高くなった後の電圧をｖ1’
とすると、ｖ1’＝ｖ1＋ＩoＲ3となる。このｖ1’を式
（２）のｖ1に代入すると、第２の増幅器２６の出力電
圧ｖ02’は以下のようになる。 ｖ02’＝（１＋Ｒ8／Ｒ7）（ｖ1＋ＩoＲ3）−（Ｒ8／Ｒ7）ｖ2 ＝（１＋Ｒ8／Ｒ7）ｖ1−（Ｒ8／Ｒ7）ｖ2 ＋（１＋Ｒ8／Ｒ7）×ＩoＲ3 ＝ｖ02＋（１＋Ｒ8／Ｒ7）×ＩoＲ3 となる。
うな計算によって求めることができる。前記の式（２） ｖ02 ＝（１＋Ｒ8／Ｒ7）ｖ1−（Ｒ8／Ｒ7）ｖ2 ・・・（２） において、ｖ1がＩoＲ3だけ高くなった後の電圧をｖ1’
とすると、ｖ1’＝ｖ1＋ＩoＲ3となる。このｖ1’を式
（２）のｖ1に代入すると、第２の増幅器２６の出力電
圧ｖ02’は以下のようになる。 ｖ02’＝（１＋Ｒ8／Ｒ7）（ｖ1＋ＩoＲ3）−（Ｒ8／Ｒ7）ｖ2 ＝（１＋Ｒ8／Ｒ7）ｖ1−（Ｒ8／Ｒ7）ｖ2 ＋（１＋Ｒ8／Ｒ7）×ＩoＲ3 ＝ｖ02＋（１＋Ｒ8／Ｒ7）×ＩoＲ3 となる。
【００２５】上記に説明したように、第２の増幅器２６
の出力電圧が第１の増幅器２５の出力電圧より低くなる
場合、前述のように第１のＭＯＳＦＥＴ１５のソースか
ら第２のＭＯＳＦＥＴ１６のドレインに電流が流れる。
このとき、第２の演算増幅器４の反転入力端子の電圧は
低くなり、第２のＭＯＳＦＥＴ１６のゲート・ソース間
の電圧が上昇する。抵抗２０を流れる電流Ｉ1が矢印の
方向に流れると仮定すると、この電流はオフセット抵抗
２１を介して、入力信号端子１に流れるのでオフセット
抵抗２１の一端Ａ点は電圧が高くなる。従ってこのＡ点
の電圧は第２の演算増幅器４の反転入力端子８に印加さ
れる。従ってそれまで低くなっていた反転入力端子８の
電圧が高くなり、それによって第２の増幅器２６の出力
端子１８における出力電圧は上昇する。
の出力電圧が第１の増幅器２５の出力電圧より低くなる
場合、前述のように第１のＭＯＳＦＥＴ１５のソースか
ら第２のＭＯＳＦＥＴ１６のドレインに電流が流れる。
このとき、第２の演算増幅器４の反転入力端子の電圧は
低くなり、第２のＭＯＳＦＥＴ１６のゲート・ソース間
の電圧が上昇する。抵抗２０を流れる電流Ｉ1が矢印の
方向に流れると仮定すると、この電流はオフセット抵抗
２１を介して、入力信号端子１に流れるのでオフセット
抵抗２１の一端Ａ点は電圧が高くなる。従ってこのＡ点
の電圧は第２の演算増幅器４の反転入力端子８に印加さ
れる。従ってそれまで低くなっていた反転入力端子８の
電圧が高くなり、それによって第２の増幅器２６の出力
端子１８における出力電圧は上昇する。
【００２６】このために、第１のＭＯＳＦＥＴ１５のソ
ースと第２のＭＯＳＦＥＴ１６のドレイン間に流れてい
た無効電力は減少する。このように、抵抗値Ｒ７、Ｒ８
の相対誤差および第２の演算増幅器４のオフセットによ
って第２の増幅器２６び出力端子８の電圧が減少した場
合は、第２のＭＯＳＦＥＴ１６のドレイン電流が減少す
る方向にフィードバックがかかる。以上のようにして、
この第１の実施の形態では、第２のＭＯＳＦＥＴ１６の
ドレイン電流増加による無入力信号時の消費電力の増加
を防ぐことができる。
ースと第２のＭＯＳＦＥＴ１６のドレイン間に流れてい
た無効電力は減少する。このように、抵抗値Ｒ７、Ｒ８
の相対誤差および第２の演算増幅器４のオフセットによ
って第２の増幅器２６び出力端子８の電圧が減少した場
合は、第２のＭＯＳＦＥＴ１６のドレイン電流が減少す
る方向にフィードバックがかかる。以上のようにして、
この第１の実施の形態では、第２のＭＯＳＦＥＴ１６の
ドレイン電流増加による無入力信号時の消費電力の増加
を防ぐことができる。
【００２７】実施の形態２．図４は本発明の第２の実施
の形態による前記増幅回路のブロック図を示す。この実
施の形態は、第１の実施の形態の増幅回路を２つ用い、
２つの出力端子同士を、負荷２９を介して接続し、差動
出力で負荷２９をドライブするようにしたものである。
図４における増幅回路は、負荷２９に電流を供給する非
反転増幅回路２８と反転増幅回路１２８とから構成され
る。非反転増幅回路２８は第１の実施の形態における図
１または図２の回路と同じであり、入力信号端子１に入
力信号が入力され、入力信号端子２に基準電圧が入力さ
れる。一方、反転増幅回路１２８は、第１の実施の形態
における図１または図２の回路と同じであるが、入力信
号端子１と入力信号端子２が入れ替えられ、入力信号端
子１に入力信号が入力され、入力信号端子２に基準電圧
が入力される点が非反転増幅回路２８と異なる。なお、
４０は第１の増幅器２５および第２の増幅器２６を含む
第１の増幅器対であり、１４０は第１の増幅器２５およ
び第２の増幅器２６を含む第２の増幅器対である。
の形態による前記増幅回路のブロック図を示す。この実
施の形態は、第１の実施の形態の増幅回路を２つ用い、
２つの出力端子同士を、負荷２９を介して接続し、差動
出力で負荷２９をドライブするようにしたものである。
図４における増幅回路は、負荷２９に電流を供給する非
反転増幅回路２８と反転増幅回路１２８とから構成され
る。非反転増幅回路２８は第１の実施の形態における図
１または図２の回路と同じであり、入力信号端子１に入
力信号が入力され、入力信号端子２に基準電圧が入力さ
れる。一方、反転増幅回路１２８は、第１の実施の形態
における図１または図２の回路と同じであるが、入力信
号端子１と入力信号端子２が入れ替えられ、入力信号端
子１に入力信号が入力され、入力信号端子２に基準電圧
が入力される点が非反転増幅回路２８と異なる。なお、
４０は第１の増幅器２５および第２の増幅器２６を含む
第１の増幅器対であり、１４０は第１の増幅器２５およ
び第２の増幅器２６を含む第２の増幅器対である。
【００２８】図５は図４の具体的な回路図を示す。図５
における接続関係は図２の回路と同じであるので説明を
省略する。図５において、非反転増幅回路２８の出力端
子１８の電圧をｖ0、反転増幅回路１２８の出力端子１
１８の電圧をｖ0’とし、抵抗９、１０９の抵抗値を
Ｒ4、抵抗１０、１１０の抵抗値をＲ5とする。非反転増
幅回路２８の入力信号端子１および反転増幅回路１２８
の入力信号端子１に印加される入力電圧をｖ1とし、非
反転増幅回路２８の入力信号端子２および反転増幅回路
１２８の入力信号端子２に入力される基準電圧をｖ2と
すると、負荷２９の端子間電圧ｖLは、 ｖL＝ｖ0−ｖ0’＝（１＋２Ｒ5／Ｒ4）（ｖ1−ｖ2） ・・・（３） で示される。
における接続関係は図２の回路と同じであるので説明を
省略する。図５において、非反転増幅回路２８の出力端
子１８の電圧をｖ0、反転増幅回路１２８の出力端子１
１８の電圧をｖ0’とし、抵抗９、１０９の抵抗値を
Ｒ4、抵抗１０、１１０の抵抗値をＲ5とする。非反転増
幅回路２８の入力信号端子１および反転増幅回路１２８
の入力信号端子１に印加される入力電圧をｖ1とし、非
反転増幅回路２８の入力信号端子２および反転増幅回路
１２８の入力信号端子２に入力される基準電圧をｖ2と
すると、負荷２９の端子間電圧ｖLは、 ｖL＝ｖ0−ｖ0’＝（１＋２Ｒ5／Ｒ4）（ｖ1−ｖ2） ・・・（３） で示される。
【００２９】ｖL＞０のとき、非反転増幅回路２８の出
力段のＭＯＳＦＥＴ１５が出力電流をはきだし、反転増
幅回路１２８の出力段のＭＯＳＦＥＴ１１６が出力電流
を吸い込む働きをするため、負荷２９に流れる電流は出
力端子１８から出力端子１１８へ向かう方向に流れる。
また、ｖL＜０のとき、反転増幅回路１２８の出力段の
ＭＯＳＦＥＴ１１５が出力電流をはきだし、非反転増幅
回路２８の出力段のＭＯＳＦＥＴ１６が出力電流を吸い
込む働きをするため、負荷２９に流れる電流は出力端子
１１８から出力端子１８へ向かう方向に流れる。以上の
ようにして、この実施の形態では、出力端子に接続され
た負荷を、プッシュプルでドライブすることができる。
力段のＭＯＳＦＥＴ１５が出力電流をはきだし、反転増
幅回路１２８の出力段のＭＯＳＦＥＴ１１６が出力電流
を吸い込む働きをするため、負荷２９に流れる電流は出
力端子１８から出力端子１１８へ向かう方向に流れる。
また、ｖL＜０のとき、反転増幅回路１２８の出力段の
ＭＯＳＦＥＴ１１５が出力電流をはきだし、非反転増幅
回路２８の出力段のＭＯＳＦＥＴ１６が出力電流を吸い
込む働きをするため、負荷２９に流れる電流は出力端子
１１８から出力端子１８へ向かう方向に流れる。以上の
ようにして、この実施の形態では、出力端子に接続され
た負荷を、プッシュプルでドライブすることができる。
【００３０】無入力信号時の消費電力の増加を防ぐ原理
は、実施の形態１と同様であるのでその説明を省略す
る。なお、無信号時の消費電力の増加を防ぐ作用は非反
転増幅回路２８および反転増幅回路１２８中で各々行わ
れる。
は、実施の形態１と同様であるのでその説明を省略す
る。なお、無信号時の消費電力の増加を防ぐ作用は非反
転増幅回路２８および反転増幅回路１２８中で各々行わ
れる。
【００３１】実施の形態３．まず、図５に示す実施の形
態２の増幅回路において発生するクロスオーバ歪につい
て説明する。図６は、図５中の第１のＭＯＳＦＥＴ１
５、第２のＭＯＳＦＥＴ１６および負荷２９の部分のみ
を抽出して描いた図である。図７は、ＦＥＴゲート・ソ
ース間電圧ＶGSとドレイン電流ＩDとの関係を示す図で
ある。図７はＦＥＴゲート・ソース間電圧ＶGSが閾値電
圧ＶTをこえるまではドレイン電流ＩDは流れないことを
示している。図８は第２の実施の形態（図５）および第
３の実施の形態（図１０）における理想出力電圧波形４
２，４７、第２の実施の形態の出力電流波形４３，４８
および第３の実施の形態の出力電圧波形４４，４９を示
す。
態２の増幅回路において発生するクロスオーバ歪につい
て説明する。図６は、図５中の第１のＭＯＳＦＥＴ１
５、第２のＭＯＳＦＥＴ１６および負荷２９の部分のみ
を抽出して描いた図である。図７は、ＦＥＴゲート・ソ
ース間電圧ＶGSとドレイン電流ＩDとの関係を示す図で
ある。図７はＦＥＴゲート・ソース間電圧ＶGSが閾値電
圧ＶTをこえるまではドレイン電流ＩDは流れないことを
示している。図８は第２の実施の形態（図５）および第
３の実施の形態（図１０）における理想出力電圧波形４
２，４７、第２の実施の形態の出力電流波形４３，４８
および第３の実施の形態の出力電圧波形４４，４９を示
す。
【００３２】図６において、第１のＭＯＳＦＥＴ１５が
オンのときは、負荷２９を流れる電流ＩD1は、第１のＭ
ＯＳＦＥＴ１５から負荷２９の方向に流れる。一方、第
２のＭＯＳＦＥＴ１６がオンのときは、負荷２９を流れ
る電流ＩD2は、負荷２９から第２のＭＯＳＦＥＴ１６の
方向に流れる。これらの電流ＩD1、ＩD2は、上述の図７
に示すようにＶGSが閾値電圧ＶTを越えるまでは流れな
い。従って、第１のＭＯＳＦＥＴ１５を流れるドレイン
電流ＩD1は図８中の４３の一点鎖線で示すような波形に
なり、一方、第２のＭＯＳＦＥＴ１６を流れるドレイン
電流ＩD2は図８中の４８の一点鎖線で示すような波形に
なる。図８に示すように、電流が反転するときに、電流
が流れない範囲が生じる。この部分は一般的にクロスオ
ーバ歪４５と呼ばれている。このクロスオーバ歪４５が
生じると電流波形が連続しなくなり、そのために電流波
形に歪が生じるので、できるだけこのクロスオーバ歪４
５を小さくすべきである。実施の形態３はこのクロスオ
ーバ歪４５を小さくするための回路を提供する。
オンのときは、負荷２９を流れる電流ＩD1は、第１のＭ
ＯＳＦＥＴ１５から負荷２９の方向に流れる。一方、第
２のＭＯＳＦＥＴ１６がオンのときは、負荷２９を流れ
る電流ＩD2は、負荷２９から第２のＭＯＳＦＥＴ１６の
方向に流れる。これらの電流ＩD1、ＩD2は、上述の図７
に示すようにＶGSが閾値電圧ＶTを越えるまでは流れな
い。従って、第１のＭＯＳＦＥＴ１５を流れるドレイン
電流ＩD1は図８中の４３の一点鎖線で示すような波形に
なり、一方、第２のＭＯＳＦＥＴ１６を流れるドレイン
電流ＩD2は図８中の４８の一点鎖線で示すような波形に
なる。図８に示すように、電流が反転するときに、電流
が流れない範囲が生じる。この部分は一般的にクロスオ
ーバ歪４５と呼ばれている。このクロスオーバ歪４５が
生じると電流波形が連続しなくなり、そのために電流波
形に歪が生じるので、できるだけこのクロスオーバ歪４
５を小さくすべきである。実施の形態３はこのクロスオ
ーバ歪４５を小さくするための回路を提供する。
【００３３】図９は、本発明の第３の実施の形態による
増幅回路を示す図である。図９において、オフセット電
圧発生電流２４、第１の増幅器対４０、負荷２９、第２
の増幅器対１４０、オフセット電圧発生回路１２４で構
成される部分は図４と同じである。図９においては、図
５の回路に、負荷２９に流れる電流を検出する電流検出
手段３０、オフセット電圧発生回路２４、１２４で発生
されるオフセット電圧を切り替えるためのオフセット値
可変回路３１、１３１を追加した点が、第２の実施の形
態の回路と異なる。この第３の実施の形態の回路は、出
力波形のクロスオーバ歪を小さくすることを目的とする
ものである。
増幅回路を示す図である。図９において、オフセット電
圧発生電流２４、第１の増幅器対４０、負荷２９、第２
の増幅器対１４０、オフセット電圧発生回路１２４で構
成される部分は図４と同じである。図９においては、図
５の回路に、負荷２９に流れる電流を検出する電流検出
手段３０、オフセット電圧発生回路２４、１２４で発生
されるオフセット電圧を切り替えるためのオフセット値
可変回路３１、１３１を追加した点が、第２の実施の形
態の回路と異なる。この第３の実施の形態の回路は、出
力波形のクロスオーバ歪を小さくすることを目的とする
ものである。
【００３４】次に、クロスオーバ歪を小さくする回路に
ついて説明する。図１０は、図９の回路の詳細回路を示
す図である。図１０において、３２は負荷２９に流れる
電流の向きを検出するための直列抵抗３２である。３
１、１３１はそれぞれ図９中のオフセット値可変回路３
１、１３１と同じものである。オフセット値可変回路３
１は図５中のオフセット電圧発生回路２４に定電圧回路
３５およびスイッチ３４を追加したものである。すなわ
ち、オフセット値可変回路３１においては、オフセット
抵抗２１の一端（Ａ点）は、定電流源３６および端子３
９に接続される。端子３９は第２の演算増幅器４の反転
入力端子に接続される。オフセット抵抗２１の他端は入
力信号端子１、定電流源２３および端子３８に接続され
る。端子３８は第１の演算増幅器３の非反転入力端子に
接続される。定電流源３６の電圧側端子は定電流源３５
の一端に接続され、その定電流源３５の他端はスイッチ
４を介してＡ点に接続される。
ついて説明する。図１０は、図９の回路の詳細回路を示
す図である。図１０において、３２は負荷２９に流れる
電流の向きを検出するための直列抵抗３２である。３
１、１３１はそれぞれ図９中のオフセット値可変回路３
１、１３１と同じものである。オフセット値可変回路３
１は図５中のオフセット電圧発生回路２４に定電圧回路
３５およびスイッチ３４を追加したものである。すなわ
ち、オフセット値可変回路３１においては、オフセット
抵抗２１の一端（Ａ点）は、定電流源３６および端子３
９に接続される。端子３９は第２の演算増幅器４の反転
入力端子に接続される。オフセット抵抗２１の他端は入
力信号端子１、定電流源２３および端子３８に接続され
る。端子３８は第１の演算増幅器３の非反転入力端子に
接続される。定電流源３６の電圧側端子は定電流源３５
の一端に接続され、その定電流源３５の他端はスイッチ
４を介してＡ点に接続される。
【００３５】一方、オフセット値可変回路１３１におい
ては、オフセット抵抗１２１の一端（Ｂ点）は、定電流
源１３６および端子１３９に接続される。端子１３９は
第２の演算増幅器１０４の反転入力端子に接続される。
オフセット抵抗１２１の他端は入力信号端子２、定電流
源１２３および端子１３８に接続される。端子１３８は
第１の演算増幅器１０３の非反転入力端子に接続され
る。定電流源１３６の電源側端子は定電流源１３５の一
端に接続され、その他端はスイッチ１３４を介してＢ点
に接続される。
ては、オフセット抵抗１２１の一端（Ｂ点）は、定電流
源１３６および端子１３９に接続される。端子１３９は
第２の演算増幅器１０４の反転入力端子に接続される。
オフセット抵抗１２１の他端は入力信号端子２、定電流
源１２３および端子１３８に接続される。端子１３８は
第１の演算増幅器１０３の非反転入力端子に接続され
る。定電流源１３６の電源側端子は定電流源１３５の一
端に接続され、その他端はスイッチ１３４を介してＢ点
に接続される。
【００３６】３３はコンパレータであり、その反転入力
端子および非反転入力端子は直列抵抗３２の両端に接続
され、負荷２９に流れる電流の方向を検出する。出力電
流ＩLが出力端子１８から出力端子１１８へ向かって流
れる場合、コンパレータ３３の出力は、スイッチ３４を
ＯＮ、スイッチ１３４をＯＦＦにするような電圧、たと
えば、論理「Ｈ」を出力する。このとき、スイッチ３４
はＯＮになるので、オフセット抵抗２１には定電流源３
６と定電流源３５の両電流が流れ込むので抵抗２１で生
じるオフセット電圧は、スイッチ３４がＯＦＦの時より
も上昇する。
端子および非反転入力端子は直列抵抗３２の両端に接続
され、負荷２９に流れる電流の方向を検出する。出力電
流ＩLが出力端子１８から出力端子１１８へ向かって流
れる場合、コンパレータ３３の出力は、スイッチ３４を
ＯＮ、スイッチ１３４をＯＦＦにするような電圧、たと
えば、論理「Ｈ」を出力する。このとき、スイッチ３４
はＯＮになるので、オフセット抵抗２１には定電流源３
６と定電流源３５の両電流が流れ込むので抵抗２１で生
じるオフセット電圧は、スイッチ３４がＯＦＦの時より
も上昇する。
【００３７】このとき、負論理スイッチ１３４は、コン
パレータ３３の出力が論理「Ｈ」になったときにＯＦＦ
になる。このときには、オフセット抵抗１２１に流れる
電流は定電流源１３６からのみであるので抵抗１２１で
生じるオフセット電圧はスイッチ１３４がＯＮの時より
も小さくなる。このように、第２の増幅器２６がプル増
幅器として動作しない場合、オフセット発生回路３１で
発生するオフセット電圧は上昇し、第２のＭＯＳＦＥＴ
１６に流入する電流を押さえる。また、第２の増幅器２
６がプル増幅器として動作する場合、オフセット発生回
路３１で発生するオフセット電圧は減少し、出力電流波
形のクロスオーバ歪を減少させる。このために、出力端
子１８から流れ出る電流波形は図８の波形４４のように
なり、クロスオーバ歪は４６で示すように小さくなる。
パレータ３３の出力が論理「Ｈ」になったときにＯＦＦ
になる。このときには、オフセット抵抗１２１に流れる
電流は定電流源１３６からのみであるので抵抗１２１で
生じるオフセット電圧はスイッチ１３４がＯＮの時より
も小さくなる。このように、第２の増幅器２６がプル増
幅器として動作しない場合、オフセット発生回路３１で
発生するオフセット電圧は上昇し、第２のＭＯＳＦＥＴ
１６に流入する電流を押さえる。また、第２の増幅器２
６がプル増幅器として動作する場合、オフセット発生回
路３１で発生するオフセット電圧は減少し、出力電流波
形のクロスオーバ歪を減少させる。このために、出力端
子１８から流れ出る電流波形は図８の波形４４のように
なり、クロスオーバ歪は４６で示すように小さくなる。
【００３８】一方、出力電流が出力端子１１８から出力
端子１８に向かって流れる場合、ＭＯＳＦＥＴ１１５が
出力電流を吐き出す働きをし、ＭＯＳＦＥＴ１６が出力
電流を吸い込む働きをする。このとき、上とは逆に、コ
ンパレータ３３の出力により、スイッチ３４をＯＦＦ、
スイッチ１３４をＯＮにするような電圧、たとえば、論
理「Ｌ」を出力する。スイッチ１３４は負論理スイッチ
に構成され、コンパレータ３３の出力が論理「Ｌ］にな
ったときに負論理スイッチ１３４はＯＮになる。
端子１８に向かって流れる場合、ＭＯＳＦＥＴ１１５が
出力電流を吐き出す働きをし、ＭＯＳＦＥＴ１６が出力
電流を吸い込む働きをする。このとき、上とは逆に、コ
ンパレータ３３の出力により、スイッチ３４をＯＦＦ、
スイッチ１３４をＯＮにするような電圧、たとえば、論
理「Ｌ」を出力する。スイッチ１３４は負論理スイッチ
に構成され、コンパレータ３３の出力が論理「Ｌ］にな
ったときに負論理スイッチ１３４はＯＮになる。
【００３９】このときには、オフセット抵抗１２１に流
れる電流は定電流源１３６と定電流源１３５の両電流が
流れ込むので抵抗１２１で生じるオフセット電圧は、ス
イッチ１３４がＯＦＦの時よりも上昇する。このとき、
コンパレータ３３の出力が論理「Ｌ」になるので、正論
理スイッチ３４はＯＦＦになる。このときには、オフセ
ット抵抗２１に流れる電流は定電流源３６のみであるの
で抵抗２１で生じるオフセット電圧はスイッチ３４がＯ
Ｎの時よりも小さくなる。このように、第２の増幅器１
２６がプル増幅器として動作しない場合、オフセット発
生回路１３１で発生するオフセット電圧は上昇し、第２
のＭＯＳＦＥＴ１１６に流れる無効電流を押さえる。第
２の増幅器１２６がプル増幅器として動作する場合、オ
フセット発生回路１３１で発生するオフセット電圧は減
少し、出力電流波形のクロスオーバ歪を減少させる。こ
のために、出力端子１１８から流れ出る電流波形は図８
の波形４９のようになり、クロスオーバ歪は４６で示す
ように小さくなる。
れる電流は定電流源１３６と定電流源１３５の両電流が
流れ込むので抵抗１２１で生じるオフセット電圧は、ス
イッチ１３４がＯＦＦの時よりも上昇する。このとき、
コンパレータ３３の出力が論理「Ｌ」になるので、正論
理スイッチ３４はＯＦＦになる。このときには、オフセ
ット抵抗２１に流れる電流は定電流源３６のみであるの
で抵抗２１で生じるオフセット電圧はスイッチ３４がＯ
Ｎの時よりも小さくなる。このように、第２の増幅器１
２６がプル増幅器として動作しない場合、オフセット発
生回路１３１で発生するオフセット電圧は上昇し、第２
のＭＯＳＦＥＴ１１６に流れる無効電流を押さえる。第
２の増幅器１２６がプル増幅器として動作する場合、オ
フセット発生回路１３１で発生するオフセット電圧は減
少し、出力電流波形のクロスオーバ歪を減少させる。こ
のために、出力端子１１８から流れ出る電流波形は図８
の波形４９のようになり、クロスオーバ歪は４６で示す
ように小さくなる。
【００４０】上述したように、図１０のオフセット値可
変回路３１、１３１を設けることによって、電流をプッ
シュする側の増幅器対の出力に接続される第２の増幅器
のオフセット電圧を大きくし、電流をプルする側の増幅
器対の出力に接続される第２の増幅器のオフセット電圧
を減少させることによって、クロスオーバ歪を小さくす
ることができる。
変回路３１、１３１を設けることによって、電流をプッ
シュする側の増幅器対の出力に接続される第２の増幅器
のオフセット電圧を大きくし、電流をプルする側の増幅
器対の出力に接続される第２の増幅器のオフセット電圧
を減少させることによって、クロスオーバ歪を小さくす
ることができる。
【００４１】実施の形態４．また、図１１は、図１０の
可変オフセット電圧発生回路３１の他の実施の形態を示
す図である。図１１においては、オフセット抵抗２１の
一端（Ａ点）は、定電流源３６を介して電源に接続さ
れ、および端子３９に接続される。オフセット抵抗２１
の他端は入力信号端子１、定電流源２３および端子３８
に接続される。Ａ点は、負論理スイッチ１３４を介して
定電流源３５の一端に接続され、その定電流源３５の他
端は接地される。負論理スイッチ１３４は、コンパレー
タ３３の出力が、たとえば、論理「Ｈ」を出力すると、
負論理スイッチ１３４はＯＦＦになるので、定電流源３
６から定電流源３５に分流していた電流がなくなるので
Ａ点の電位は上昇する。また、コンパレータ３３の出力
電圧が論理「Ｌ」になると、負論理スイッチ１３４はオ
ンになり、定電流源３６の電流はオフセット抵抗２１と
定電流源３５に分流するので、オフセット抵抗２１に流
れる電流が小さくなり、Ａ点の電位は下がる。その後の
動作は、上記の実施の形態３で説明したのと同様であ
る。
可変オフセット電圧発生回路３１の他の実施の形態を示
す図である。図１１においては、オフセット抵抗２１の
一端（Ａ点）は、定電流源３６を介して電源に接続さ
れ、および端子３９に接続される。オフセット抵抗２１
の他端は入力信号端子１、定電流源２３および端子３８
に接続される。Ａ点は、負論理スイッチ１３４を介して
定電流源３５の一端に接続され、その定電流源３５の他
端は接地される。負論理スイッチ１３４は、コンパレー
タ３３の出力が、たとえば、論理「Ｈ」を出力すると、
負論理スイッチ１３４はＯＦＦになるので、定電流源３
６から定電流源３５に分流していた電流がなくなるので
Ａ点の電位は上昇する。また、コンパレータ３３の出力
電圧が論理「Ｌ」になると、負論理スイッチ１３４はオ
ンになり、定電流源３６の電流はオフセット抵抗２１と
定電流源３５に分流するので、オフセット抵抗２１に流
れる電流が小さくなり、Ａ点の電位は下がる。その後の
動作は、上記の実施の形態３で説明したのと同様であ
る。
【００４２】実施の形態５．また、図１２は、図１０の
可変オフセット電圧発生回路３１のさらに他の実施の形
態を示す図である。図１２においては、オフセット抵抗
２１の一端（Ａ点）は、定電流源３６を介して電源に接
続され、および端子３９に接続される。オフセット抵抗
２１の他端は入力信号端子１、定電流源２３および端子
３８に接続され、その定電流源２３の他端は接地され
る。Ａ点は抵抗４２および負論理スイッチ１３４を介し
てオフセット抵抗２１の他端（端子３８側）に接続され
る。負論理スイッチ１３４はコンパレータ３３の出力電
圧が論理「Ｈ」になるとオフになり、Ａ点の電位は上が
る。また、コンパレータ３３の出力電圧が論理「Ｌ」に
なると、負論理スイッチ１３４はオンになり、定電流源
３６の電流はオフセット抵抗２１と抵抗４２に分流する
ので、オフセット抵抗２１に流れる電流が小さくなり、
Ａ点の電位は下がる。その後の動作は、上記の実施の形
態３で説明したのと同様である。
可変オフセット電圧発生回路３１のさらに他の実施の形
態を示す図である。図１２においては、オフセット抵抗
２１の一端（Ａ点）は、定電流源３６を介して電源に接
続され、および端子３９に接続される。オフセット抵抗
２１の他端は入力信号端子１、定電流源２３および端子
３８に接続され、その定電流源２３の他端は接地され
る。Ａ点は抵抗４２および負論理スイッチ１３４を介し
てオフセット抵抗２１の他端（端子３８側）に接続され
る。負論理スイッチ１３４はコンパレータ３３の出力電
圧が論理「Ｈ」になるとオフになり、Ａ点の電位は上が
る。また、コンパレータ３３の出力電圧が論理「Ｌ」に
なると、負論理スイッチ１３４はオンになり、定電流源
３６の電流はオフセット抵抗２１と抵抗４２に分流する
ので、オフセット抵抗２１に流れる電流が小さくなり、
Ａ点の電位は下がる。その後の動作は、上記の実施の形
態３で説明したのと同様である。
【００４３】
【発明の効果】このように、第１の入力端子、第２の入
力端子および出力端子を有し出力電流を吐き出すための
第１の増幅器と、第１の入力端子、第２の入力端子およ
び出力端子を有し出力電流を吸い込むための第２の増幅
器と、第２の増幅器の出力電流を検出する回路と、所定
のオフセット電圧を発生するオフセット電圧発生回路と
から構成され、そのオフセット電圧は、第１の増幅器の
第１の入力端子と第２の増幅器の第１の入力端子間に加
えられ、第１の増幅器の第１の入力端子は、第１の入力
信号端子に接続され、第１の増幅器の第２の入力端子と
第２の増幅器の第２の入力端子は、第２の入力信号端子
に接続され、第１の増幅器の出力端子と第２の増幅器の
出力端子は接続され、その接続点から出力電流を得るよ
うに構成され、第２の増幅器の出力端子にオフセット電
圧を加えることによって無入力信号時の消費電力の増加
を防ぐことができる。
力端子および出力端子を有し出力電流を吐き出すための
第１の増幅器と、第１の入力端子、第２の入力端子およ
び出力端子を有し出力電流を吸い込むための第２の増幅
器と、第２の増幅器の出力電流を検出する回路と、所定
のオフセット電圧を発生するオフセット電圧発生回路と
から構成され、そのオフセット電圧は、第１の増幅器の
第１の入力端子と第２の増幅器の第１の入力端子間に加
えられ、第１の増幅器の第１の入力端子は、第１の入力
信号端子に接続され、第１の増幅器の第２の入力端子と
第２の増幅器の第２の入力端子は、第２の入力信号端子
に接続され、第１の増幅器の出力端子と第２の増幅器の
出力端子は接続され、その接続点から出力電流を得るよ
うに構成され、第２の増幅器の出力端子にオフセット電
圧を加えることによって無入力信号時の消費電力の増加
を防ぐことができる。
【００４４】また、第２の発明では、増幅回路対を対向
させ、第１の増幅回路の出力端子と第２の増幅回路の出
力端子間に負荷を接続し、第１の増幅回路の第１の入力
端子と、第２の増幅回路の第１の入力端子を接続し、第
１の増幅回路の第２の入力端子と第２の増幅回路の第２
の入力端子を接続するように構成することによって、対
向接続された増幅回路対における無入力信号時の消費電
力の増加を防ぐことができる。
させ、第１の増幅回路の出力端子と第２の増幅回路の出
力端子間に負荷を接続し、第１の増幅回路の第１の入力
端子と、第２の増幅回路の第１の入力端子を接続し、第
１の増幅回路の第２の入力端子と第２の増幅回路の第２
の入力端子を接続するように構成することによって、対
向接続された増幅回路対における無入力信号時の消費電
力の増加を防ぐことができる。
【００４５】また、第３の発明では、増幅回路対を対向
させ、第１の増幅回路の出力端子と第２の増幅回路の出
力端子間に負荷を接続すると共に、負荷に直列に接続さ
れた抵抗と、抵抗の両端に生じる電圧を検出するコンパ
レータと、コンパレータの出力に応じて、増幅回路中の
第２の演算増幅器の反転入力端子に供給されるオフセッ
ト電圧を変化させる第１のスイッチを含む第１のオフセ
ット値可変回路と、増幅回路中の第２の演算増幅器の反
転入力端子に供給されるオフセット電圧を変化させる第
２のスイッチを含む第２のオフセット値可変回路とを含
むように構成することによって出力波形のクロスオーバ
歪を小さくすることができる。
させ、第１の増幅回路の出力端子と第２の増幅回路の出
力端子間に負荷を接続すると共に、負荷に直列に接続さ
れた抵抗と、抵抗の両端に生じる電圧を検出するコンパ
レータと、コンパレータの出力に応じて、増幅回路中の
第２の演算増幅器の反転入力端子に供給されるオフセッ
ト電圧を変化させる第１のスイッチを含む第１のオフセ
ット値可変回路と、増幅回路中の第２の演算増幅器の反
転入力端子に供給されるオフセット電圧を変化させる第
２のスイッチを含む第２のオフセット値可変回路とを含
むように構成することによって出力波形のクロスオーバ
歪を小さくすることができる。
【図１】 本発明の実施の形態１の増幅回路を示す図で
ある。
ある。
【図２】 図１において、第１の演算増幅器、第２の演
算増幅器、オフセット電圧発生回路、および抵抗１９，
２０の位置づけを明確にするための図である。
算増幅器、オフセット電圧発生回路、および抵抗１９，
２０の位置づけを明確にするための図である。
【図３】 図１において、オフセット電圧発生回路、第
２の演算増幅器、出力電力検出回路の位置づけを明確に
するための図である。
２の演算増幅器、出力電力検出回路の位置づけを明確に
するための図である。
【図４】 本発明の実施の形態２の増幅回路を示す図で
ある。
ある。
【図５】 図４の具体的な回路図を示す図である。
【図６】 図５中の第１のＭＯＳＦＥＴ、第２のＭＯＳ
ＦＥＴおよび負荷の部分のみを抽出して描いた図であ
る。
ＦＥＴおよび負荷の部分のみを抽出して描いた図であ
る。
【図７】 ＦＥＴのゲート・ソース間電圧ＶGSとドレイ
ン電流ＩDとの関係を示す図である。
ン電流ＩDとの関係を示す図である。
【図８】 本発明の実施の形態２，３の出力電流波形を
示す図である。
示す図である。
【図９】 本発明の実施の形態３の増幅回路の構成を示
すブロック図である。
すブロック図である。
【図１０】 本発明の実施の形態３の増幅回路の一例を
示す回路図である。
示す回路図である。
【図１１】 本発明の実施の形態４の増幅回路の一例を
示す回路図である。
示す回路図である。
【図１２】 本発明の実施の形態５の増幅回路の一例を
示す回路図である。
示す回路図である。
【図１３】 従来のハードディスクシステムの全体構成
を示す図である。
を示す図である。
【図１４】 従来の増幅回路に入力される駆動電圧波形
を示す図である。
を示す図である。
【図１５】 ＭＯＦＳＦＥＴを出力段に用いた従来の増
幅回路対の一例を示す図である。
幅回路対の一例を示す図である。
１・・・入力信号端子、２・・・入力信号端子、３・・・第１の
演算増幅器、４・・・第２の演算増幅器、８・・・反転入力端
子、３・・・第１の演算増幅器、１５・・・第１のＭＯＳＦＥ
Ｔ、１６・・・第２のＭＯＳＦＥＴ、１８・・・出力端子、２
０・・・抵抗、２１・・・抵抗、２２・・・定電流源、２３・・・定
電流源、２４・・・オフセット電圧発生回路、２５・・・第１
の増幅器、２６・・・第２の増幅器、２７・・・出力電流検出
回路、２８・・・非反転増幅回路、２９・・・負荷、３０・・・
電流検出手段、３１・・・オフセット値可変回路、３３・・・
コンパレータ、３４・・・スイッチ、３５・・・定電圧源、３
６・・・定電圧源、４０・・・増幅器対、５５・・・増幅回路
対、１０３・・・第１の演算増幅器、１０４・・・第２の演算
増幅器、１１５・・・第１のＭＯＳＦＥＴ、１１６・・・第２
のＭＯＳＦＥＴ、１２１・・・抵抗、１２３・・・定電流源、
１２５・・・第１の増幅器、１２６・・・第２の増幅器、１２
７・・・出力電流検出回路、１２８・・・反転増幅回路、１３
１・・・オフセット値可変回路、１３４・・・スイッチ、１３
５・・・定電流源、１３６・・・定電流源、１４０・・・増幅器
対
演算増幅器、４・・・第２の演算増幅器、８・・・反転入力端
子、３・・・第１の演算増幅器、１５・・・第１のＭＯＳＦＥ
Ｔ、１６・・・第２のＭＯＳＦＥＴ、１８・・・出力端子、２
０・・・抵抗、２１・・・抵抗、２２・・・定電流源、２３・・・定
電流源、２４・・・オフセット電圧発生回路、２５・・・第１
の増幅器、２６・・・第２の増幅器、２７・・・出力電流検出
回路、２８・・・非反転増幅回路、２９・・・負荷、３０・・・
電流検出手段、３１・・・オフセット値可変回路、３３・・・
コンパレータ、３４・・・スイッチ、３５・・・定電圧源、３
６・・・定電圧源、４０・・・増幅器対、５５・・・増幅回路
対、１０３・・・第１の演算増幅器、１０４・・・第２の演算
増幅器、１１５・・・第１のＭＯＳＦＥＴ、１１６・・・第２
のＭＯＳＦＥＴ、１２１・・・抵抗、１２３・・・定電流源、
１２５・・・第１の増幅器、１２６・・・第２の増幅器、１２
７・・・出力電流検出回路、１２８・・・反転増幅回路、１３
１・・・オフセット値可変回路、１３４・・・スイッチ、１３
５・・・定電流源、１３６・・・定電流源、１４０・・・増幅器
対
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/00 - 3/72
Claims (8)
- 【請求項１】 第１の入力端子、第２の入力端子および
出力端子を有し出力電流を吐き出すための第１の増幅器
と、 第１の入力端子、第２の入力端子および出力端子を有し
出力電流を吸い込むための第２の増幅器と、 前記第２の増幅器中の演算増幅器の出力電流を検出する
回路と、 所定のオフセット電圧を発生するオフセット電圧発生回
路とから構成され、 そのオフセット電圧は、第１の増幅器の第１の入力端子
と第２の増幅器の第１の入力端子間に加えられ、第１の
増幅器の第１の入力端子は、第１の入力信号端子に接続
され、第１の増幅器の第２の入力端子と第２の増幅器の
第２の入力端子は、第２の入力信号端子に接続され、第
１の増幅器の出力端子と第２の増幅器の出力端子は接続
され、その接続点から出力電流を得ることを特徴とする
増幅回路。 - 【請求項２】 請求項１記載の増幅回路において：前記
第１の増幅器は、第１の入力端子が非反転入力端子に接
続された第１の演算増幅器と、ドレインが電源に接続さ
れ、ソースが出力端子に接続されゲートが前記第１の演
算増幅器の出力に接続された第１のＭＯＳＦＥＴからな
り、 前記第２の増幅器は、第２の入力端子が抵抗を介して非
反転入力端子に接続された第２の演算増幅器と、ドレイ
ンが出力端子に接続され、ソースが接地され、ゲートが
前記第２の演算増幅器の出力に接続された第２のＭＯＳ
ＦＥＴからなり、 前記の出力電流を検出する回路は、一端が第２のＭＯＳ
ＦＥＴのゲートに接続され、他端が第２の演算増幅器の
出力に接続された第１の抵抗と、第１の抵抗の他端と第
２の増幅器の反転入力端子との間に接続された第２の抵
抗と、第１の抵抗の一端と接地間に接続された第３の抵
抗とからなり、 前記のオフセット電圧を発生するオフセット電圧発生回
路は、第１の定電流源と第１の増幅器の第１の入力端子
との間に接続された第４の抵抗からなり、第４の抵抗の
一端は前記第２の演算増幅器の反転入力端子に接続さ
れ、第４の抵抗の他端は前記第１の演算増幅器の非反転
入力端子に接続されるように構成されることを特徴とす
る増幅回路。 - 【請求項３】 請求項２記載の第１の増幅器と第２の増
幅器とを含む増幅回路対２つを対向させ、第１の増幅回
路対の出力端子と第２の増幅回路対の出力端子間に負荷
を接続し、第１の増幅回路対の第１の入力端子と、第２
の増幅回路対の第１の入力端子を接続し、さらに、第１
の増幅回路対の第２の入力端子と第２の増幅回路対の第
２の入力端子を接続するように構成することにより負荷
に流れる出力電流をプッシュプルすることを特徴とする
増幅回路。 - 【請求項４】 請求項３記載の増幅回路対において：さ
らに、 前記負荷に直列に接続された抵抗と、 前記抵抗の両端に生じる電圧を検出するコンパレータ
と、 前記コンパレータの出力に応じて、一方の増幅回路対中
の第２の演算増幅器の反転入力端子に供給されるオフセ
ット電圧を変化させる第１のスイッチを含む第１のオフ
セット値可変回路と、他方の増幅回路対中の第２の演算
増幅器の反転入力端子に供給されるオフセット電圧を変
化させる第２のスイッチを含む第２のオフセット値可変
回路とを含むことを特徴とする増幅回路。 - 【請求項５】 請求項４記載の増幅回路において：前記
第１の増幅回路対のオフセット電圧を変化させる第１の
スイッチと、第２の増幅回路対のオフセット電圧を変化
させる第２のスイッチは逆動作するように構成されるこ
とを特徴とする増幅回路。 - 【請求項６】 請求項５記載の増幅回路対において：前
記第１のオフセット値可変回路および第２のオフセット
値可変回路の各々は、オフセット抵抗を有し、そのオフ
セット抵抗の一端は第１の定電流源を介して電源に接続
され、またスイッチおよび第３の定電流源を介して電源
に接続され、さらに第２の演算増幅器の反転入力端子に
接続され、前記オフセット抵抗の他端は第１の入力信号
端子および第２の定電流源の一端に接続され、さらに第
１の演算増幅器の非反転入力端子に接続され、その第２
の定電流源の他端は接地され、前記スイッチはコンパレ
ータからの出力信号によって制御されることを特徴とす
る増幅回路。 - 【請求項７】 請求項５記載の増幅回路対において：前
記第１のオフセット値可変回路および第２のオフセット
値可変回路の各々は、オフセット抵抗を有し、そのオフ
セット抵抗の一端は第１の定電流源を介して電源に接続
され、またスイッチおよび第３の定電流源を介して接地
され、さらに第２の演算増幅器の反転入力端子に接続さ
れ、前記オフセット抵抗の他端は第１の入力信号および
第２の定電流源の一端に接続され、さらに第１の演算増
幅器の非反転入力端子に接続され、その第２の定電流源
の他端は接地され、請求項スイッチはコンパレータから
の信号によって制御されることを特徴とする増幅回路。 - 【請求項８】 請求項５記載の増幅回路対において：前
記第１のオフセット値可変回路および第２のオフセット
値可変回路の各々は、オフセット抵抗を有し、そのオフ
セット抵抗の一端は第１の定電流源を介して電源に接続
され、また抵抗およびスイッチを介して前記オフセット
抵抗の他端に接続され、さらに第２の演算増幅器の反転
入力端子に接続され、前記オフセット抵抗の他端は第１
の入力信号端子および第２の定電流源の一端に接続さ
れ、さらに第１の演算増幅器の非反転入力に接続され、
その第２の定電流源の他端は接地され、前記スイッチは
コンパレータからの信号によって制御されることを特徴
とする増幅回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30482596A JP3532365B2 (ja) | 1996-11-15 | 1996-11-15 | 増幅回路 |
| US08/843,843 US5841321A (en) | 1996-11-15 | 1997-04-17 | Amplifying circuit using offset value variable circuit |
| DE19729813A DE19729813C2 (de) | 1996-11-15 | 1997-07-11 | Verstärkerschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30482596A JP3532365B2 (ja) | 1996-11-15 | 1996-11-15 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10145153A JPH10145153A (ja) | 1998-05-29 |
| JP3532365B2 true JP3532365B2 (ja) | 2004-05-31 |
Family
ID=17937715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30482596A Expired - Fee Related JP3532365B2 (ja) | 1996-11-15 | 1996-11-15 | 増幅回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5841321A (ja) |
| JP (1) | JP3532365B2 (ja) |
| DE (1) | DE19729813C2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100537053B1 (ko) * | 1998-12-25 | 2005-12-16 | 후지쯔 가부시끼가이샤 | 푸쉬풀형 증폭 회로 |
| US6329876B1 (en) | 1999-01-04 | 2001-12-11 | Tripath Technology, Inc. | Noise reduction scheme for operational amplifiers |
| US6064258A (en) * | 1999-04-23 | 2000-05-16 | Lucent Technologies Inc. | Distributed gain line driver amplifier |
| JP3440917B2 (ja) * | 2000-03-31 | 2003-08-25 | セイコーエプソン株式会社 | 差動増幅装置、半導体装置、電源回路及びそれを用いた電子機器 |
| US6765438B1 (en) | 2001-11-01 | 2004-07-20 | Bae Systems Information And Electronic Systems Integration, Inc. | Transconductance power amplifier |
| US6965265B2 (en) | 2004-03-31 | 2005-11-15 | Himax Technologies, Inc. | Driving apparatus in a liquid crystal display |
| US7474153B1 (en) | 2006-05-23 | 2009-01-06 | Marvell International Ltd. | Dual stage source/sink amplifier circuit with quiescent current determination |
| US7786804B2 (en) * | 2008-06-02 | 2010-08-31 | Mediatek Singapore Pte. Ltd. | Driving amplifier circuit with digital control and DC offset equalization |
| EP2452225A1 (en) | 2009-07-08 | 2012-05-16 | Thomson Licensing | Method and system for color correction for three-dimensional (3d) projection |
| KR20120052365A (ko) | 2009-07-29 | 2012-05-23 | 톰슨 라이센싱 | 3차원(3ｄ) 프로젝션의 누화 보정 방법 |
| IN2012DN01731A (ja) | 2009-09-11 | 2015-06-05 | Thomson Licensing | |
| US20110170069A1 (en) | 2010-01-11 | 2011-07-14 | David Lee Lund | Stereoscopic film marking and method of use |
| GB2488124B (en) * | 2011-02-15 | 2014-01-08 | Nujira Ltd | Control of cross-over point for a push-pull amplifier |
| US9793805B2 (en) * | 2015-03-31 | 2017-10-17 | Fujitsu Limited | Charge pump current adjustment |
| CN111596115B (zh) * | 2019-02-01 | 2022-09-13 | 群光电能科技股份有限公司 | 电阻补偿测量输出电流的方法及其转换电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4177433A (en) * | 1978-11-20 | 1979-12-04 | International Business Machines Corporation | Reel motor preamplifier |
| US4677391A (en) * | 1984-11-23 | 1987-06-30 | Microwave Technology, Inc. | Series biasing scheme for field effect transistors |
| BE1000708A7 (nl) * | 1987-06-30 | 1989-03-14 | Bell Telephone Mfg | Correctieschakeling voor versterker. |
| JPH0567932A (ja) * | 1990-12-27 | 1993-03-19 | Pioneer Electron Corp | 増幅器 |
| JP2725941B2 (ja) * | 1992-03-13 | 1998-03-11 | 三菱電機株式会社 | Ａｂ級プッシュプルドライブ回路 |
| US5361041A (en) * | 1993-06-17 | 1994-11-01 | Unitrode Corporation | Push-pull amplifier |
| FR2724072A1 (fr) * | 1994-08-25 | 1996-03-01 | Philips Composants | Etage amplificateur de puissance, de type suiveur. |
| JP3322485B2 (ja) * | 1994-09-26 | 2002-09-09 | 旭化成マイクロシステム株式会社 | Ｂ級プッシュプル増幅回路 |
| JP3380371B2 (ja) * | 1995-06-22 | 2003-02-24 | 三菱電機株式会社 | 広帯域増幅器 |
| FR2741759A1 (fr) * | 1995-11-29 | 1997-05-30 | Philips Electronics Nv | Amplificateur de tension a large plage de variation |
-
1996
- 1996-11-15 JP JP30482596A patent/JP3532365B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-17 US US08/843,843 patent/US5841321A/en not_active Expired - Fee Related
- 1997-07-11 DE DE19729813A patent/DE19729813C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5841321A (en) | 1998-11-24 |
| JPH10145153A (ja) | 1998-05-29 |
| DE19729813C2 (de) | 2000-10-26 |
| DE19729813A1 (de) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3532365B2 (ja) | 増幅回路 | |
| US6804131B2 (en) | PWM/linear driver for an electromagnetic load | |
| US5297024A (en) | Voice coil driver with variable gain in seek and track-follow modes | |
| JPH05883B2 (ja) | ||
| US7425867B2 (en) | Differential input/differential output converter circuit | |
| US7190541B2 (en) | Hi-speed preamplifier write driver for hard drive with improved symmetry | |
| US20020027456A1 (en) | Drive circuit for inductive loads | |
| JPH07263971A (ja) | 外部接続された出力パワーデバイスを有する集積増幅器用出力段 | |
| US7542262B2 (en) | Apparatus for driving an electromagnetic load | |
| KR20050019761A (ko) | 파워앰프장치 | |
| US6374043B1 (en) | Fully-integrated VCM driver with controlled and predictable Class-AB linear operation | |
| JP3085803B2 (ja) | 差動電流源回路 | |
| JP3813045B2 (ja) | Ｈブリッジドライバ | |
| US6185057B1 (en) | Method and apparatus for increasing the speed of write driver circuitry | |
| US7042256B2 (en) | Voice coil motor power amplifier | |
| US6549044B2 (en) | Driving circuit for a voice coil motor and driving method thereof | |
| US5519357A (en) | Biasing arrangement for a quasi-complementary output stage | |
| US6353298B1 (en) | Low distortion audio range class-AB full H-bridge pre-driver amplifier | |
| JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
| US20030151839A1 (en) | Magnetic disk drive | |
| JP3579290B2 (ja) | 磁気ヘッド駆動回路および磁気記録装置 | |
| US20040141248A1 (en) | Preamplifier circuit and method for a disk drive device | |
| JP3753691B2 (ja) | 磁気ディスク装置 | |
| KR0165324B1 (ko) | 하드디스크 드라이버 시스템의 기록헤드 구동장치 | |
| US6473256B2 (en) | Method and apparatus for a 200 NS write to read switch time circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040303 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |