JP3147597B2 - モノリシック集積回路 - Google Patents
モノリシック集積回路Info
- Publication number
- JP3147597B2 JP3147597B2 JP19105093A JP19105093A JP3147597B2 JP 3147597 B2 JP3147597 B2 JP 3147597B2 JP 19105093 A JP19105093 A JP 19105093A JP 19105093 A JP19105093 A JP 19105093A JP 3147597 B2 JP3147597 B2 JP 3147597B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- variable
- variable attenuator
- junction field
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に係わ
り、特に可変減衰器を含んだフィードバック型の広帯域
可変利得増幅器を構成するモノリシック集積回路に関す
る。
り、特に可変減衰器を含んだフィードバック型の広帯域
可変利得増幅器を構成するモノリシック集積回路に関す
る。
【０００２】
【従来の技術】従来のこの種の可変減衰回路を含んだフ
ィードバック型広帯域可変利得増幅器１ｂをブロック図
で示した図７を参照すると、接合形電界効果トランジス
タ（ＦＥＴ）１１とＦＥＴ１２と減衰回路１３と抵抗素
子１４とを備え、ＦＥＴ１１のソース電極は低位電源側
に接続され、ドレイン電極の一方は減衰回路１３の可変
抵抗成分１３１および可変位相成分１３２を介してＦＥ
Ｔ１２のゲート電極に接続され、さらにドレイン電極の
他方は抵抗素子１４および容量素子１５を介してＦＥＴ
１１のゲート電極にフィードバックするように接続され
ている。
ィードバック型広帯域可変利得増幅器１ｂをブロック図
で示した図７を参照すると、接合形電界効果トランジス
タ（ＦＥＴ）１１とＦＥＴ１２と減衰回路１３と抵抗素
子１４とを備え、ＦＥＴ１１のソース電極は低位電源側
に接続され、ドレイン電極の一方は減衰回路１３の可変
抵抗成分１３１および可変位相成分１３２を介してＦＥ
Ｔ１２のゲート電極に接続され、さらにドレイン電極の
他方は抵抗素子１４および容量素子１５を介してＦＥＴ
１１のゲート電極にフィードバックするように接続され
ている。
【０００３】この構成による広帯域可変利得増幅器１ｂ
は、増幅段を広帯域化するためのフィードバック系路と
可変減衰回路１３とが完全に分離した構成をとってい
た。
は、増幅段を広帯域化するためのフィードバック系路と
可変減衰回路１３とが完全に分離した構成をとってい
た。
【０００４】
【発明が解決しようとする課題】上述した従来の可変減
衰回路１３を含んだフィードバック形広帯域可変利得増
幅器１ｂでは、利得を変化させていくときに、可変減衰
回路１３の周波数特性がそのまま出力特性に影響し、ま
た、主として可変減衰回路１３に内蔵されるＦＥＴのゲ
ート・ソース間容量（Ｃｇｓ）のために高い周波数では
利得のダイナミックレンジを大きくとることが出来なか
った。
衰回路１３を含んだフィードバック形広帯域可変利得増
幅器１ｂでは、利得を変化させていくときに、可変減衰
回路１３の周波数特性がそのまま出力特性に影響し、ま
た、主として可変減衰回路１３に内蔵されるＦＥＴのゲ
ート・ソース間容量（Ｃｇｓ）のために高い周波数では
利得のダイナミックレンジを大きくとることが出来なか
った。
【０００５】また、広帯域増幅段のフィードバック系路
において、ＦＥＴ１１のドレイン電極からそのゲート電
極に抵抗素子１４を介してフィードバックしているた
め、直流電流しゃ断用の容量素子１５が必要となり、低
い周波数で動作させる場合は容量が大きくなり、容量素
子１５の配置に広いチップレイアウト面積が必要とな
る。したがってモノリシック集積回路全体のチップサイ
ズも大きくなるという欠点があった。
において、ＦＥＴ１１のドレイン電極からそのゲート電
極に抵抗素子１４を介してフィードバックしているた
め、直流電流しゃ断用の容量素子１５が必要となり、低
い周波数で動作させる場合は容量が大きくなり、容量素
子１５の配置に広いチップレイアウト面積が必要とな
る。したがってモノリシック集積回路全体のチップサイ
ズも大きくなるという欠点があった。
【０００６】本発明の目的は、上述の欠点に鑑みなされ
たものであり、可変減衰回路を有するフィードバック形
広帯域可変利得増幅器における高い周波数でのダイナミ
ックレンジを大きくすることにある。
たものであり、可変減衰回路を有するフィードバック形
広帯域可変利得増幅器における高い周波数でのダイナミ
ックレンジを大きくすることにある。
【０００７】
【課題を解決するための手段】本発明のモノリシック集
積回路は、無線周波数信号を増幅するための第１の接合
形電界効果トランジスタと、このトランジスタで増幅さ
れた前記無線周波数信号の電圧レベルを減衰させる第２
の接合形電界効果トランジスタまたはダイオードを用い
た可変減衰器と、この可変減衰器の出力を受ける第３の
接合形電界効果トランジスタと、前記可変減衰器で減衰
された前記無線周波数信号をフィードバック用抵抗素子
を介して前記第１の接合形電界効果トランジスタのゲー
ト電極へフィードバックする帰還回路とを同一半導体基
板上に形成するとともに、前記可変減衰器の通過位相
を、前記可変減衰器の減衰量を最大にした場合に前記フ
ィードバックされた信号と前記無線周波数信号との位相
差が１８０゜となるように設定して、増幅器全体の利得
可変量を増加させる可変利得広帯域増幅器の構成とする
ことを特徴とする。また、前記可変減衰器は、その入力
端と出力端との間に第１の容量素子と第４の接合形電界
効果トランジスタと第２の容量素子とを直列接続し、そ
れぞれの直列接続点との間に第１および第２の抵抗素子
からなる直列回路を前記第４の接合形電界効果トランジ
スタと並列に接続するとともに、前記第１および前記第
２の抵抗素子の直列接続点と低位電源側との間に第５の
接合形電界効果トランジスタを挿入接続して前記第４お
よび前記第５の接合形電界効果トランジスタのゲート電
極をそれぞれ所定の制御手段に接続して構成することが
できる。さらに、前記可変減衰器は、自身の入力端子お
よび出力端子の間に第１および第２の容量素子を直列接
続し、その直列接続点に第４の接合形電界効果トランジ
スタのドレイン電極を接続しソース電極を低位側電源に
接続しゲート電極を所定の制御手段に接続して構成して
もよい。さらにまた、前記可変減衰器は、自身の入力端
子および出力端の間に第１の容量素子と第４の接合形電
界効果トランジスタと第２の容量素子とをソース電極が
前記第１の容量素子側と接続する状態で直列接続し、前
記第４の接合形電界効果トランジスタのゲート電極は所
定の制御手段に接続して構成してもよい。
積回路は、無線周波数信号を増幅するための第１の接合
形電界効果トランジスタと、このトランジスタで増幅さ
れた前記無線周波数信号の電圧レベルを減衰させる第２
の接合形電界効果トランジスタまたはダイオードを用い
た可変減衰器と、この可変減衰器の出力を受ける第３の
接合形電界効果トランジスタと、前記可変減衰器で減衰
された前記無線周波数信号をフィードバック用抵抗素子
を介して前記第１の接合形電界効果トランジスタのゲー
ト電極へフィードバックする帰還回路とを同一半導体基
板上に形成するとともに、前記可変減衰器の通過位相
を、前記可変減衰器の減衰量を最大にした場合に前記フ
ィードバックされた信号と前記無線周波数信号との位相
差が１８０゜となるように設定して、増幅器全体の利得
可変量を増加させる可変利得広帯域増幅器の構成とする
ことを特徴とする。また、前記可変減衰器は、その入力
端と出力端との間に第１の容量素子と第４の接合形電界
効果トランジスタと第２の容量素子とを直列接続し、そ
れぞれの直列接続点との間に第１および第２の抵抗素子
からなる直列回路を前記第４の接合形電界効果トランジ
スタと並列に接続するとともに、前記第１および前記第
２の抵抗素子の直列接続点と低位電源側との間に第５の
接合形電界効果トランジスタを挿入接続して前記第４お
よび前記第５の接合形電界効果トランジスタのゲート電
極をそれぞれ所定の制御手段に接続して構成することが
できる。さらに、前記可変減衰器は、自身の入力端子お
よび出力端子の間に第１および第２の容量素子を直列接
続し、その直列接続点に第４の接合形電界効果トランジ
スタのドレイン電極を接続しソース電極を低位側電源に
接続しゲート電極を所定の制御手段に接続して構成して
もよい。さらにまた、前記可変減衰器は、自身の入力端
子および出力端の間に第１の容量素子と第４の接合形電
界効果トランジスタと第２の容量素子とをソース電極が
前記第１の容量素子側と接続する状態で直列接続し、前
記第４の接合形電界効果トランジスタのゲート電極は所
定の制御手段に接続して構成してもよい。
【０００８】
【実施例】本発明の実施例について図面を用いて説明す
る。
る。
【０００９】図１は本発明の一実施例を示すブロック図
である。同図を参照すると、無線周波数（ＲＦ）信号を
ゲート電極に入力するＦＥＴ１１のソース電極が低位電
源側に接続され、ドレイン電極が減衰回路１３ａの可変
抵抗成分１３１および可変位相成分１３２を介してＦＥ
Ｔ１２のゲート電極およびフィードバック用抵抗素子１
４の一端に接続され、その他端はＦＥＴ１のゲート電極
に接続されている。
である。同図を参照すると、無線周波数（ＲＦ）信号を
ゲート電極に入力するＦＥＴ１１のソース電極が低位電
源側に接続され、ドレイン電極が減衰回路１３ａの可変
抵抗成分１３１および可変位相成分１３２を介してＦＥ
Ｔ１２のゲート電極およびフィードバック用抵抗素子１
４の一端に接続され、その他端はＦＥＴ１のゲート電極
に接続されている。
【００１０】ＲＦ信号はＦＥＴ１１で増幅された後に減
衰回路１３ａの可変抵抗成分１３１と可変位相成分１３
２とにより減衰され、その信号はフィードバック用の抵
抗素子１４によりＦＥＴ１１のゲート電極に帰還され
る。この可変減衰回路１３ａを定インピーダンス型で構
成した回路図を示す図２，およびその通過位相の周波数
特性を示す図４を併せて参照すると、可変減衰回路１３
ａは、その入力端と出力端との間に容量素子１３３とＦ
ＥＴ１３７と容量素子１３４とが直列接続され、それぞ
れの直列接続点との間に抵抗素子１３５および１３６の
直列回路がＦＥＴ１３８と並列に接続され、この抵抗素
子１３５および１３６の直列接続点と低位電源側との間
にＦＥＴ１３８が挿入されている。ＦＥＴ１３７および
１３８のゲート電極はそれぞれ設定のための制御回路
（図示せず）に接続されている。
衰回路１３ａの可変抵抗成分１３１と可変位相成分１３
２とにより減衰され、その信号はフィードバック用の抵
抗素子１４によりＦＥＴ１１のゲート電極に帰還され
る。この可変減衰回路１３ａを定インピーダンス型で構
成した回路図を示す図２，およびその通過位相の周波数
特性を示す図４を併せて参照すると、可変減衰回路１３
ａは、その入力端と出力端との間に容量素子１３３とＦ
ＥＴ１３７と容量素子１３４とが直列接続され、それぞ
れの直列接続点との間に抵抗素子１３５および１３６の
直列回路がＦＥＴ１３８と並列に接続され、この抵抗素
子１３５および１３６の直列接続点と低位電源側との間
にＦＥＴ１３８が挿入されている。ＦＥＴ１３７および
１３８のゲート電極はそれぞれ設定のための制御回路
（図示せず）に接続されている。
【００１１】図３を参照すると、この可変減衰回路１３
ａの通過位相は、周波数に対する減衰量最大および最小
特性によれば減衰量が大きいほどその位相差は大きく、
また周波数が高いほど位相差は大きくなることが明らか
であり、この場合は９ＧＨｚで位相差は約５０°変化す
る。
ａの通過位相は、周波数に対する減衰量最大および最小
特性によれば減衰量が大きいほどその位相差は大きく、
また周波数が高いほど位相差は大きくなることが明らか
であり、この場合は９ＧＨｚで位相差は約５０°変化す
る。
【００１２】したがって、図１において可変減衰回路１
３ａの減衰量を最小としたとき、例えばＦＥＴ１１のゲ
ート電極へフィードバックしてくるＲＦ信号の位相を、
９ＧＨｚで１８０°−５０°＝１３０°に設定して広帯
域可変利得増幅器１ａ全体の周波数特性を設計する。そ
の場合、可変減衰回路１３ａの減衰量を最大とすると、
フィードバック信号およびＲＦ信号の位相差は１８０°
の逆相となり、広帯域可変利得増幅器１ａの利得可変量
は図７に示した従来例の構成による増幅器よりも大きく
とれることになる。
３ａの減衰量を最小としたとき、例えばＦＥＴ１１のゲ
ート電極へフィードバックしてくるＲＦ信号の位相を、
９ＧＨｚで１８０°−５０°＝１３０°に設定して広帯
域可変利得増幅器１ａ全体の周波数特性を設計する。そ
の場合、可変減衰回路１３ａの減衰量を最大とすると、
フィードバック信号およびＲＦ信号の位相差は１８０°
の逆相となり、広帯域可変利得増幅器１ａの利得可変量
は図７に示した従来例の構成による増幅器よりも大きく
とれることになる。
【００１３】増幅器と可変減衰回路１３ａを５段従属接
続した本発明と、同様に可変減衰回路１３を５段従属接
続した従来例のフィードバック型広帯域利得増幅器１ａ
の特性を比較した図４を参照すると、本発明の構成によ
る増幅器の方が利得のダイナミックレンジを５ｄＢ以上
大きくとれることが分る。
続した本発明と、同様に可変減衰回路１３を５段従属接
続した従来例のフィードバック型広帯域利得増幅器１ａ
の特性を比較した図４を参照すると、本発明の構成によ
る増幅器の方が利得のダイナミックレンジを５ｄＢ以上
大きくとれることが分る。
【００１４】また、低い周波数においても利得のダイナ
ミックレンジの改善が得られた。ここで、可変減衰回路
１３ａにおける高い周波数での減衰量の最小と最大との
位相差が、低い周波数での位相差よりも大（３ＧＨｚと
９ＧＨｚで約２０°の位相差）であることを利用する
と、高い周波数で減衰量が最大となるように位相設定を
精度よく行えば、減衰量最大における周波数特性は、高
い周波数の減衰量が大きくなるため、その特性改善が期
待できる。
ミックレンジの改善が得られた。ここで、可変減衰回路
１３ａにおける高い周波数での減衰量の最小と最大との
位相差が、低い周波数での位相差よりも大（３ＧＨｚと
９ＧＨｚで約２０°の位相差）であることを利用する
と、高い周波数で減衰量が最大となるように位相設定を
精度よく行えば、減衰量最大における周波数特性は、高
い周波数の減衰量が大きくなるため、その特性改善が期
待できる。
【００１５】また、本発明のフィードバック型広帯域可
変利得増幅器１ａは、ＦＥＴ１１およびＦＥＴ１２のゲ
ート電極間において、同電位でフィードバックループを
形成できるために従来例で必要とした直流電流しゃ断用
の容量素子１５が不要となり、モノリシック集積回路の
チップサイズも小さくできる。なお、可変減衰回路１３
ａは、シャント型減衰回路１３ｂを示す図５、およびシ
リーズ型減衰回路１３ｃを示す図６の構成を用いること
も可能である。
変利得増幅器１ａは、ＦＥＴ１１およびＦＥＴ１２のゲ
ート電極間において、同電位でフィードバックループを
形成できるために従来例で必要とした直流電流しゃ断用
の容量素子１５が不要となり、モノリシック集積回路の
チップサイズも小さくできる。なお、可変減衰回路１３
ａは、シャント型減衰回路１３ｂを示す図５、およびシ
リーズ型減衰回路１３ｃを示す図６の構成を用いること
も可能である。
【００１６】このシャント型減衰器１３ｂは、入力端子
と出力端子との間に容量素子１３３および１３４を直列
接続し、その直列接続点と低位側電源との間にＦＥＴ１
３９を接続し、ゲート電極は図示されない制御回路に接
続して構成される。またシリーズ型減衰器１３ｃは入力
端子と出力端との間に容量素子１３３とＦＥＴ１３９と
容量素子１３４とを直列接続し、ゲート電極は図示され
ない制御回路に接続されて構成される。また、フィード
バック系のＲＦ信号位相調整はフィードバック線路長を
所定の長さに調整して設定することにより行うことがで
きる。
と出力端子との間に容量素子１３３および１３４を直列
接続し、その直列接続点と低位側電源との間にＦＥＴ１
３９を接続し、ゲート電極は図示されない制御回路に接
続して構成される。またシリーズ型減衰器１３ｃは入力
端子と出力端との間に容量素子１３３とＦＥＴ１３９と
容量素子１３４とを直列接続し、ゲート電極は図示され
ない制御回路に接続されて構成される。また、フィード
バック系のＲＦ信号位相調整はフィードバック線路長を
所定の長さに調整して設定することにより行うことがで
きる。
【００１７】
【発明の効果】以上説明したように、本発明のモノリシ
ック集積回路は、ＲＦ信号増幅用のＦＥＴと、ＲＦ信号
減衰用のＦＥＴまたはダイオードで構成された可変減衰
回路と、可変減衰回路からのＲＦ信号出力とをフィード
バック用抵抗素子を介して増幅用ＦＥＴのゲート電極に
帰還する帰還回路とを組み合せて構成した。したがっ
て、可変減衰回路の減衰量に対する位相の変化を利用し
て減衰量を最大としたときに、増幅用ＦＥＴのゲート電
極にフィードバックするＲＦ信号の位相を主ＲＦ信号と
１８０°異るように設定することにより、フィードバッ
ク増幅器の可変減衰量のダイナミックレンジを大きくす
ることができるという効果を有する。
ック集積回路は、ＲＦ信号増幅用のＦＥＴと、ＲＦ信号
減衰用のＦＥＴまたはダイオードで構成された可変減衰
回路と、可変減衰回路からのＲＦ信号出力とをフィード
バック用抵抗素子を介して増幅用ＦＥＴのゲート電極に
帰還する帰還回路とを組み合せて構成した。したがっ
て、可変減衰回路の減衰量に対する位相の変化を利用し
て減衰量を最大としたときに、増幅用ＦＥＴのゲート電
極にフィードバックするＲＦ信号の位相を主ＲＦ信号と
１８０°異るように設定することにより、フィードバッ
ク増幅器の可変減衰量のダイナミックレンジを大きくす
ることができるという効果を有する。
【００１８】また、可変減衰器の周波数に対する位相変
化量の違いを利用することにより、減衰量最大のときに
フィードバック増幅器の周波数特性を改善することもで
きる。さらにまた、従来の帰還回路で必要とした直流電
流しゃ断用の容量素子が不要となるためモノリシック集
積回路のチップサイズの縮小化ができる。
化量の違いを利用することにより、減衰量最大のときに
フィードバック増幅器の周波数特性を改善することもで
きる。さらにまた、従来の帰還回路で必要とした直流電
流しゃ断用の容量素子が不要となるためモノリシック集
積回路のチップサイズの縮小化ができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】実施例における減衰回路を示すインピーダンス
型減衰回路の回路図である。
型減衰回路の回路図である。
【図３】図２に示した減衰回路の通過位相の周波数特性
を示す図である。
を示す図である。
【図４】図２に示した可変減衰回路を５段従属したとき
のフィードバック型広帯域利得増幅器の周波数特性を従
来例と比較した図である。
のフィードバック型広帯域利得増幅器の周波数特性を従
来例と比較した図である。
【図５】図２に示した可変減衰回路の他の構成図であ
る。
る。
【図６】図２に示した可変減衰回路のさらに他の構成図
である。
である。
【図７】従来の可変利得広帯域増幅器のブロック図であ
る。
る。
１１，１２，１３７，１３８，１３９ ＦＥＴ １３ａ 可変減衰回路 １４，１３５，１３６ 抵抗素子 １５，１３３，１３４ 直流しゃ断用容量素子 １３１ 可変抵抗成分 １３２ 可変容量素子
Claims (4)
- 【請求項１】 無線周波数信号を増幅するための第１の
接合形電界効果トランジスタと、このトランジスタで増
幅された前記無線周波数信号の電圧レベルを減衰させる
第２の接合形電界効果トランジスタまたはダイオードを
用いた可変減衰器と、この可変減衰器の出力を受ける第
３の接合形電界効果トランジスタと、前記可変減衰器で
減衰された前記無線周波数信号をフィードバック用抵抗
素子を介して前記第１の接合形電界効果トランジスタの
ゲート電極へフィードバックする帰還回路とを同一半導
体基板上に形成するとともに、前記可変減衰器の通過位
相を、前記可変減衰器の減衰量を最大にした場合に前記
フィードバックされた信号と前記無線周波数信号との位
相差が１８０゜となるように設定して、増幅器全体の利
得可変量を増加させる可変利得広帯域増幅器の構成とす
ることを特徴とするモノリシック集積回路。 - 【請求項２】 前記可変減衰器は、その入力端と出力端
との間に第１の容量素子と第４の接合形電界効果トラン
ジスタと第２の容量素子とを直列接続し、それぞれの直
列接続点との間に第１および第２の抵抗素子からなる直
列回路を前記第４の接合形電界効果トランジスタと並列
に接続するとともに、前記第１および前記第２の抵抗素
子の直列接続点と低位電源側との間に第５の接合形電界
効果トランジスタを挿入接続して前記第４および前記第
５の接合形電界効果トランジスタのゲート電極をそれぞ
れ所定の制御手段に接続して構成する請求項１記載のモ
ノリシック集積回路。 - 【請求項３】 前記可変減衰器は、自身の入力端子およ
び出力端子の間に第１および第２の容量素子を直列接続
し、その直列接続点に第４の接合形電界効果トランジス
タのドレイン電極を接続しソース電極を低位側電源に接
続しゲート電極を所定の制御手段に接続して構成する請
求項１記載のモノリシック集積回路。 - 【請求項４】 前記可変減衰器は、自身の入力端子およ
び出力端の間に第１の容量素子と第４の接合形電界効果
トランジスタと第２の容量素子とをソース電極が前記第
１の容量素子側と接続する状態で直列接続し、前記第４
の接合形電界効果トランジスタのゲート電極は所定の制
御手段に接続して構成する請求項１記載のモノリシック
集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19105093A JP3147597B2 (ja) | 1993-08-02 | 1993-08-02 | モノリシック集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19105093A JP3147597B2 (ja) | 1993-08-02 | 1993-08-02 | モノリシック集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0746050A JPH0746050A (ja) | 1995-02-14 |
| JP3147597B2 true JP3147597B2 (ja) | 2001-03-19 |
Family
ID=16268064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19105093A Expired - Fee Related JP3147597B2 (ja) | 1993-08-02 | 1993-08-02 | モノリシック集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3147597B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10847879B2 (en) * | 2016-03-11 | 2020-11-24 | Huawei Technologies Canada Co., Ltd. | Antenna array structures for half-duplex and full-duplex multiple-input and multiple-output systems |
-
1993
- 1993-08-02 JP JP19105093A patent/JP3147597B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746050A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5633610A (en) | Monolithic microwave integrated circuit apparatus | |
| US6075414A (en) | High frequency amplifier having a variable attenuator connected to the base of an amplifier FET | |
| US5661437A (en) | Negative feedback variable gain amplifier circuit | |
| US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| JP2004274108A (ja) | 利得可変型増幅器 | |
| US6630861B2 (en) | Variable gain amplifier | |
| US5051705A (en) | Gain-tilt amplifier | |
| JP4405113B2 (ja) | 利得可変増幅回路 | |
| US7405626B2 (en) | Distributed amplifier having a variable terminal resistance | |
| US4496908A (en) | Negative feedback amplifier having GaAs FET's | |
| JP3147597B2 (ja) | モノリシック集積回路 | |
| KR100256379B1 (ko) | 제어가능한 증폭기 회로 | |
| US2936424A (en) | Transistor amplifier | |
| JP3371151B2 (ja) | モノリシックマイクロウエーブ半導体集積回路 | |
| US10447220B2 (en) | Variable gain amplifier | |
| US5338989A (en) | Microwave integrated circuit | |
| JP3970454B2 (ja) | 高周波アイソレーションアンプ | |
| JP2000323944A (ja) | 高周波利得可変増幅器 | |
| US6043713A (en) | Amplifier with temperature compensation function | |
| JPS63185211A (ja) | モノリシツクマイクロ波増幅器 | |
| JPH11205055A (ja) | 可変利得差動増幅回路 | |
| JPS6251812A (ja) | 広帯域負帰還増幅回路 | |
| JPH11346131A (ja) | 高周波利得可変増幅回路 | |
| JP3176793B2 (ja) | 増幅回路 | |
| KR100371026B1 (ko) | 이득 제어 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001212 |
|
| LAPS | Cancellation because of no payment of annual fees |