JP3829121B2 - 電力増幅回路 - Google Patents
電力増幅回路 Download PDFInfo
- Publication number
- JP3829121B2 JP3829121B2 JP2003024579A JP2003024579A JP3829121B2 JP 3829121 B2 JP3829121 B2 JP 3829121B2 JP 2003024579 A JP2003024579 A JP 2003024579A JP 2003024579 A JP2003024579 A JP 2003024579A JP 3829121 B2 JP3829121 B2 JP 3829121B2
- Authority
- JP
- Japan
- Prior art keywords
- bias current
- base
- transistor
- circuit
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、入力された入力信号を増幅して、出力信号として出力する、電力増幅回路に関する。
【0002】
【従来の技術】
図11は、従来のバイポーラトランジスタを用いた電力増幅回路5の構成と、その周辺回路を示しており、図12は、図11における増幅部トランジスタQの静特性を示す図である。
【0003】
図11に示すように、電源10から、例えば3.6Vの電圧がDC/DCコンバータ20に供給されている。DC/DCコンバータ20では、供給された電圧をコンバートして、例えば1.5Vで、電力増幅回路5における増幅部トランジスタQのコレクタに供給している。この増幅部トランジスタQは、NPNバイポーラトランジスタにより構成されている。DC/DCコンバータ20の供給する電圧は、可変であり、高い電圧(例えば3.6V)を供給している場合もあるし、低い電圧(例えば、1.5V)を供給している場合もある。
【0004】
増幅部トランジスタQのベースには、容量性素子C1を介して、信号生成回路30から高周波の信号電流Isgが印加されているとともに、バイアス回路40からのバイアス電流Ibiasが印加されている。つまり、ベース電流Ib=Ibias+Isgが、ベースに供給されている。また、増幅部トランジスタQのエミッタは接地されている。
【0005】
バイアス回路40は、NPNバイポーラトランジスタQ1〜Q4と、抵抗R1とを備えて構成されている。バイポーラトランジスタQ1、Q2と抵抗R1は、切替制御回路50を構成しており、バイポーラトランジスタQ3、Q4は、バイアス電流生成回路60を構成している。
【0006】
切替制御回路50に供給される制御電圧Vconは、この電力増幅回路5がオンになっている場合には電圧(例えば3.6V)が供給され、オフになっている場合には電圧が供給されない(つまり、0V)ように構成されている。バイアス電流生成回路60は、この制御電圧Vconのオン/オフに応じて、バイポーラトランジスタQ3がオン/オフされ、オンの場合には、基準電圧Vrefから、増幅部トランジスタQのベースにバイアス電流Ibiasを供給し、オフの場合にはバイアス電流Ibiasを供給しない。
【0007】
切替制御回路50は、周囲の温度に応じて、バイポーラトランジスタQ3のベースに供給される制御電流Iconの量を変化させることにより、バイポーラトランジスタQ3を通じて流れるバイアス電流Ibiasの量を変化させる。これにより、切替制御回路50は、この電力増幅回路が熱暴走するのを防止している。
【0008】
この電力増幅回路の出力ノードN0は、増幅部トランジスタQのコレクタ側に設けられており、電圧出力OUTを出力する。この出力ノードN0には、負荷インピーダンスZLが接続されている。
【0009】
図12に示すように、増幅部トランジスタQを流れる電流Icの量は、この増幅部トランジスタQのベースに流れ込むベース電流Ib(Ib1<Ib2<Ib3<Ib4<Ib5<Ib6)により定まる。上述したように、ベース電流Ibは、バイアス回路40からのバイアス電流Ibiasと、信号生成回路30からの信号電流Isgとの和である。バイアス電流Ibiasは、温度変化がなければ一定であるので、信号生成回路30からの高周波の信号電流Isgにより、電圧出力OUTの電圧が定まることとなる。
【0010】
【発明が解決しようとする課題】
ところで、図12に示すように、バイポーラトランジスタの特性上、電圧Vcが高い電圧である高出力時には、電圧出力OUTは大きく振幅することができるが、電圧Vcが低い電圧である低出力時には、電圧出力OUTは小さくしか振幅できない。
【0011】
しかしながら、図11及び図12から分かるように、低出力時に電圧Vcを下げたとしても、増幅部トランジスタQを流れる電流Icの量は変わらない。消費電力(DC損失)は、電圧Vc×電流Icで定まるため、電圧Vcを下げた以上の消費電力の低減は得られない。
【0012】
しかし、電圧Vcが低出力時である場合には、電圧出力OUTの振幅が小さくても構わないことから、電流Icの量も少なくして、消費電力の低減を図ることができれば、より望ましい。
【0013】
そこで本発明は、前記課題に鑑みてなされたものであり、低出力時に消費される電力の低減を図った電力増幅回路を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る電力増幅回路は、
駆動電圧として第1供給電圧がコレクタに供給され、ベースに入力された入力信号を増幅して出力する、バイポーラトランジスタにより構成された、増幅部トランジスタと、
前記増幅部トランジスタが増幅動作をする際に、前記増幅部トランジスタの前記ベースをバイアスするためのバイアス電流を生成し、前記増幅部トランジスタの前記ベースに供給する、バイアス電流生成回路と、
前記第1供給電圧に応じて、前記第1供給電圧と同等の電圧を有する第2供給電圧が供給され、前記バイアス電流に加えて、前記増幅部トランジスタの前記ベースに追加バイアス電流を供給する、追加バイアス電流生成回路であって、前記第2供給電圧が所定値より大きければ前記追加バイアス電流を前記増幅部トランジスタの前記ベースに供給するが、前記第2供給電圧が所定値より小さければ前記追加バイアス電流を供給しない、追加バイアス電流生成回路と、
制御電流を前記バイアス電流生成回路及び前記追加バイアス電流生成回路に供給し、前記バイアス電流生成回路及び前記追加バイアス電流生成回路が前記バイアス電流及び前記追加バイアス電流を前記増幅部トランジスタの前記ベースに供給するかどうかを切り替える、切替制御回路と、
を備え、
前記追加バイアス電流生成回路は、前記増幅部トランジスタの前記ベースに接続されたエミッタと、前記切替制御回路から前記制御電流が供給されるベースとを有する、第1バイポーラトランジスタを備え、
前記バイアス電流生成回路は、前記増幅部トランジスタの前記ベースに接続されたエミッタと、前記切替制御回路から前記制御電流が供給されるベースとを有する、第2バイポーラトランジスタを備え、
前記切替制御回路が、前記制御電流により、前記バイアス電流生成回路の前記第2バイポーラトランジスタをオフにして、前記バイアス電流生成回路が前記バイアス電流を供給しないようにする場合には、前記制御電流により、前記追加バイアス電流生成回路の前記第1バイポーラトランジスタもオフになり、前記追加バイアス電流生成回路が前記追加バイアス電流を供給しないようになる、
ことを特徴とする。
【0015】
【発明の実施の形態】
〔第1実施形態〕
第1実施形態は、電力増幅回路における増幅部トランジスタに供給するベース電流の量を、高出力時よりも低出力時の方が少なくなるようにして、この増幅部トランジスタのコレクタからエミッタに流れる電流を減少させることにより、低出力時における消費電力の低減を図ったものである。より詳しくを、以下に説明する。
【0016】
図1は、本実施形態に係る電力増幅回路100の構成と、その周辺回路を示す図である。この図1から分かるように、本実施形態に係る電力増幅回路100は、上述した図11の電力増幅回路5に、NPNバイポーラトランジスタQ5、Q6を追加することにより構成されている。
【0017】
具体的には、バイポーラトランジスタQ5とバイポーラトランジスタQ6とは、直列に接続されており、これにより、本実施形態における追加バイアス電流生成回路110を構成している。
【0018】
バイポーラトランジスタQ6のコレクタには、DC/DCコンバータ20から、電圧Vc1が供給されている。本実施形態では、この電圧Vc1は、増幅部トランジスタQのコレクタに供給される電圧Vc2と、同等である。但し、電圧Vc1を供給するノードと電圧Vc2を供給するノードとは、DC/DCコンバータ20内において、高周波的には短絡してあり、互いに影響がない構成になっている。
【0019】
さらに、このバイポーラトランジスタQ6のコレクタには、自らのベースも接続されている。つまり、バイポーラトランジスタQ6はダイオードとして機能する。このバイポーラトランジスタQ6のエミッタは、バイポーラトランジスタQ5のコレクタに接続されている。
【0020】
バイポーラトランジスタQ5のベースは、バイポーラトランジスタQ1のコレクタに接続されている。バイポーラトランジスタQ5のエミッタは、増幅部トランジスタQのベースに接続されている。したがって、バイポーラトランジスタQ5を通って、増幅部トランジスタQのベースに流れ込む追加バイアス電流Iadは、バイポーラトランジスタQ1のコレクタから、バイポーラトランジスタQ5のベースに流れ込む制御電流Iconの量によって、制御される。
【0021】
切替制御回路50は、上述した図11と同様に、抵抗R1とバイポーラトランジスタQ1、Q2とを備えて構成されている。抵抗R1の一端には、制御電圧Vconが供給されており、抵抗R1の他端は、バイポーラトランジスタQ1のコレクタに接続されている。バイポーラトランジスタQ1のコレクタには、自らのベースも接続されている。つまり、バイポーラトランジスタQ1はダイオードとして機能する。また、このバイポーラトランジスタQ1のエミッタは、バイポーラトランジスタQ2のコレクタに接続されている。
【0022】
バイポーラトランジスタQ2のコレクタには、自らのベースも接続されている。つまり、バイポーラトランジスタQ2はダイオードとして機能する。このバイポーラトランジスタQ2のエミッタは、グランドに接続されている。これらのことから分かるように、切替制御回路50は、抵抗R1に、ダイオード(Q1、Q2)が2つ直列に接続された構成になっている。
【0023】
バイアス電流生成回路60も、上述した図11と同様に、バイポーラトランジスタQ3、Q4を備えて構成されている。バイポーラトランジスタQ3のコレクタには、基準電圧Vrefが供給されている。バイポーラトランジスタQ3のベースは、バイポーラトランジスタQ1のコレクタに接続されており、バイポーラトランジスタQ3のエミッタは、バイポーラトランジスタQ4のコレクタと増幅部トランジスタQのベースとに接続されている。したがって、バイポーラトランジスタQ3を通って、増幅部トランジスタQのベースに流れ込むバイアス電流Ibiasは、バイポーラトランジスタQ1のコレクタから、バイポーラトランジスタQ3のベースに流れ込む制御電流Iconの量によって、制御される。
【0024】
バイポーラトランジスタQ4のコレクタには、自らのベースも接続されている。つまり、バイポーラトランジスタQ4はダイオードとして機能する。このバイポーラトランジスタQ4のエミッタは、グランドに接続されている。
【0025】
バイポーラトランジスタQ3とバイポーラトランジスタQ4との間から、増幅部トランジスタQのベースに流れ込むバイアス電流がIbiasであり、バイポーラトランジスタQ5から増幅部トランジスタQのベースに流れ込む追加バイアス電流がIadであり、信号生成回路30から増幅部トランジスタQのベースに流れ込む信号電流がIsgであるので、増幅部トランジスタQのベースに流れ込む全体のベース電流Ibは次のように表現できる。
Ib=Ibias+Iad+Isg
【0026】
但し、増幅部トランジスタQと、追加バイアス電流生成回路110との間は高周波的に遮断されており、また、増幅部トランジスタQには、高周波的に短絡され、直流的には遮断された高周波の信号電流Isgが入力されるものとする。
【0027】
以上が、本実施形態に係る電力増幅回路100の構成であるが、次に、この電力増幅回路100の動作について説明する。
【0028】
切替制御回路50に供給される制御電圧Vconは、この電力増幅回路100を動作させる場合には、所定の電圧(例えば、3.6V)であるが、動作させない場合、つまりオフの場合には、0Vになる。制御電圧Vconが0Vの場合には、バイポーラトランジスタQ3、Q5がオフになるので、増幅部トランジスタQもオフになり、この電力増幅回路100は動作しないようになる。これにより、待機状態にある電力増幅回路100の消費電力が低減できる。
【0029】
一方、制御電圧Vconが所定の電圧(例えば、3.6V)である場合には、バイポーラトランジスタQ3、Q5がオンになり、バイアス電流Ibiasと追加バイアス電流Iadが、増幅部トランジスタQのベースに供給される。
【0030】
切替制御回路50のダイオードを構成するバイポーラトランジスタQ1、Q2を流れる電流の量は、周囲の温度によって変化する。すなわち、温度が上昇すると流れる電流が増加し、温度が下降すると流れる電流が減少する。このため、温度に応じて、ノードN1の電圧が変化する。すなわち、温度が上昇すると、抵抗R1を流れる電流が増加するので、抵抗R1における電圧降下が増大し、ノードN1の電圧が減少する。これにより、バイポーラトランジスタQ3、Q5のベースに流れ込む制御電流Iconも減少する。このため、周囲の温度が上昇すると、バイアス電流Ibiasと追加バイアス電流Iadが減少し、増幅部トランジスタQのベースに流れ込むベース電流Ibも減少する。
【0031】
一方、温度が下降すると、抵抗R1を流れる電流が減少するので、抵抗R1における電圧降下が減少する。これにより、ノードN1の電圧が増加し、バイポーラトランジスタQ3、Q5のベースに流れ込む制御電流Iconも増加する。このため、周囲の温度が下降すると、バイアス電流Ibiasと追加バイアス電流Iadが増加し、増幅部トランジスタQのベースに流れ込むベース電流Ibも増加する。つまり、この切替制御回路50は、温度補償機能を有している。但し、この温度補償機能は、必ずしも必要なものではなく、省くことも可能である。この場合、バイポーラトランジスタQ1、Q2は不要となる。
【0032】
バイアス電流生成回路60は、バイポーラトランジスタQ3のベースに流れ込む制御電流Iconに応じて、バイアス電流Ibiasを、増幅部トランジスタQのベースに供給する。
【0033】
追加バイアス電流生成回路110は、バイポーラトランジスタQ5のベースに流れ込む制御電流Iconに応じて、追加バイアス電流Iadを、増幅部トランジスタQのベースに供給する。本実施形態では、特に、この追加バイアス電流生成回路110は、DC/DCコンバータ20から供給される電圧Vc1が高電圧(例えば、3.6V)である場合には、この追加バイアス電流Iadを供給するが、電圧Vc1が低電圧(例えば、1.5V)である場合には、この追加バイアス電流Iadを供給しないように構成されている。これを実現するために、本実施形態に係る追加バイアス電流生成回路110は、次の条件を満たしている。
【0034】
各バイポーラトランジスタのベース−エミッタ間のオン電圧をVbeon、コレクタ−エミッタ間のオン電圧をVceonとすると、電圧Vc1は以下のように設定すればよい。
【0035】
[高出力時(電圧Vc1が高電圧)]
増幅部トランジスタQのベース(B)−エミッタ(E)間オン電圧をVbeon(Q)とし、バイポーラトランジスタQ5のコレクタ(C)−エミッタ(E)間オン電圧をVceon(Q5)とし、バイポーラトランジスタQ6のベース(B)−エミッタ(E)間オン電圧をVbeon(Q6)とする。この場合、次の条件を満たすことにより、追加バイアス電流Iadを供給できる。
Vc1>Vbeon(Q)+Vceon(Q5)+Vbeon(Q6)
【0036】
これにより、追加バイアス電流Iadを増幅部トランジスタQのベースに供給できるため、増幅部トランジスタQのバイアスポイントを高く設定できる。
【0037】
[低出力時(電圧Vc1が低電圧)]
低出力時には、上述した高出力時とは逆に、次の条件を満たすことにより、追加バイアス電流Iadを供給しないようにすることができる。
Vc1<Vbeon(Q)+Vceon(Q5)+Vbeon(Q6)
【0038】
これにより、追加バイアス電流Iadが増幅部トランジスタQのベースに供給されないようにできるため、増幅部トランジスタQのバイアスポイントを低くできる。
【0039】
図2は、本実施形態に係る増幅部トランジスタQの静特性を示すグラフである。この図2においては、上述したように、電圧Vc1=電圧Vc2=電圧Vcであることを前提としている。そして、この図2に示すように、本実施形態によれば、高出力時における増幅部トランジスタQのバイアスポイントよりも、低出力時における増幅部トランジスタQのバイアスポイントの方が、低くなっている。このため、増幅部トランジスタQをコレクタからエミッタに流れる電流Icは、低出力時の方が少なくなり、Ic×Vcである消費電力を減少させることができる。
【0040】
図3は、高出力時における増幅部トランジスタQの高周波の静特性を示すグラフであり、図4は、高出力時における増幅部トランジスタQの高周波の静特性を示すグラフである。
【0041】
図3に示すように、高出力時におていは、バイアスポイントが高いため、大きな振幅の電圧出力OUTを得ることができる。すなわち、電圧出力OUTは、信号生成回路30からの信号電流Isgの振幅に応じて、大きな振幅を形成する。これに対して、低出力時においては、図4に示すように、バイアスポイントが低くなるので、小さな振幅の電圧出力OUTが得られる。すなわち、低出力時の電圧出力OUTの振幅は、高出力時の電圧出力OUTの振幅よりも小さくなる。このように、本実施形態に係る電力増幅回路100においては、低出力時における電圧出力OUTの振幅が小さいことから、バイアスポイントを低くしても、動作上、何ら問題が生じないのである。
【0042】
〔第2実施形態〕
第2実施形態は、バイポーラトランジスタQ6のコレクタ側に抵抗を挿入することにより、上述した第1実施形態におけるVc1>Vbeon(Q)+Vceon(Q5)+Vbeon(Q6)の領域で、電圧Vc1に対して電流Icが線形な傾きを示すようにしたものである。より詳しくを、以下に説明する。
【0043】
図5Aは、本実施形態に係る電力増幅回路200の構成とその周辺回路を示す図であり、上述した図1に対応する図である。この図5Aに示すように、本実施形態に係る電力増幅回路200においては、バイポーラトランジスタQ6のコレクタと、DC/DCコンバータ20との間に、抵抗R2が追加挿入されている。このため、電圧Vc1は、DC/DCコンバータ20から抵抗R2の一端に供給されたのち、抵抗R2の他端からバイポーラトランジスタQ6のコレクタに供給される。それ以外の構成は、上述した第1実施形態と同様である。
【0044】
本実施形態における電圧Vc1は以下のように表現することができる。
Vc1=Vbeon(Q)+Vceon(Q5)+Vbeon(Q6)+Iad×R2
【0045】
また、バイポーラトランジスタQ5のベース(B)−エミッタ(E)間オン電圧をVbeon(Q5)とすると、このVbeon(Q5)は切替制御回路50により決定され、一定であるものとする。このときの追加バイアス電流IadとVceon(Q5)の関係を示すグラフと、追加バイアス電流IadとVbeon(Q6)+Iad×R2との関係を示すグラフとを、図5Bに示す。
【0046】
この図5Bを参照しつつ、バイポーラトランジスタQ5の静特性を領域A(追加バイアス電流Iadがほぼ0)、領域B(飽和領域)、領域C(線形領域)の3つに分けて考える。
【0047】
領域Aでは、追加バイアス電流Iadはほぼ0であるため、増幅部トランジスタQのバイアスは、バイアス電流生成回路60により決定される。このため、増幅部トランジスタQは、低いバイアスポイントとなる。
【0048】
領域Bでは、流れる追加バイアス電流Iadの量により、Vceon(Q5)が定まり、Vbeon(Q6)+Iad×R2が定まることとなる。ここで、バイポーラトランジスタQ5を流れる電流は追加バイアス電流Iadであり、バイポーラトランジスタQ6及び抵抗R2を流れる電流も追加バイアス電流Iadであるので、両者は等しくなる。このため、図5Bの2つのグラフから、それぞれ、Vceon(Q5)とVbeon(Q6)+Iad×R2とを求めることができる。これにより、Vc1=Vbeon(Q)+Vceon(Q5)+Vbeon(Q6)+Iad×R2を算出することができる。
【0049】
領域Cでは、Vbeon(Q5)が一定であることから、バイポーラトランジスタQ5をコレクタからエミッタに流れる電流は一定になり、つまり、追加バイアス電流Iadが一定になる。追加バイアス電流Iadが一定であることからVbeon(Q6)+Iad×R2も一定になる。このときのVceon(Q5)は次のように表現される。
Vceon(Q5)=Vc1−Vbeon(Q)−Vbeon(Q6)−Iad×R2
【0050】
図6は、本実施形態に係る増幅部トランジスタQの静特性を示すグラフである。この図6においても、上述した第1実施形態と同様に、電圧Vc1=電圧Vc2=電圧Vcであることを前提としている。そして、この図6に示すように、本実施形態においても、高出力時における増幅部トランジスタQのバイアスポイントよりも、低出力時における増幅部トランジスタQのバイアスポイントの方が、低くなっている。このため、増幅部トランジスタQをコレクタからエミッタに流れる電流Icは、低出力時の方が少なくなり、Ic×Vcである消費電力を減少させることができる。
【0051】
しかも、抵抗R2が存在することにより、Vc1>Vbeon(Q)+Vceon(Q5)+Vbeon(Q6)の領域で、増幅部トランジスタQのコレクタからエミッタに流れる電流Icが線形性を示すようになる。このため、電圧Vc(=Vc1=Vc2)が高い高出力時と、電圧Vcが低い低出力時との間にも、この電力増幅回路200が動作する電圧Vcを設定することができる。すなわち、3個、4個、5個…などの複数の電圧Vcをバイアスポイントとして設定することができるようになり、この電力増幅回路200の動作として、複数の電圧Vcを設定することができるようになる。
【0052】
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、上述した温度補償機能付きの切替制御回路50の構成は、上述した実施形態の構成に限られるものではない。例えば、図7に示すように、第1実施形態における切替制御回路50の代わりに、バイポーラトランジスタQ4とカレントミラー接続されたバイポーラトランジスタQ11を備えた切替制御回路54のように構成しても良い。この図7に示すような構成の切替制御回路50では、バイポーラトランジスタQ11により温度補償機能が実現される。
【0053】
このことは、上述した第2実施形態でも同様である。第2実施形態に係る電力増幅回路200に、切替制御回路54の構成を適用すると、図8に示すような回路構成となる。
【0054】
さらに、上述した実施形態におけるバイポーラトランジスタQ6の個数は、高出力と低出力とを切り替える電圧Vc1の設定値により任意に選択される。すなわち、ダイオード接続されたバイポーラトランジスタQ6を省いてもよいし、複数個設けるようにしてもよい。すなわち、バイポーラトランジスタQ6の個数Nは、0個、1個、2個、3個…であってもよい。バイポーラトランジスタQ6を省いた場合には、第1実施形態に係る電力増幅回路100は図9に示すような構成となり、第2実施形態に係る電力増幅回路200は図10に示すような構成となる。
【0055】
換言すれば、バイポーラトランジスタQ6の個数Nは、0又は正の整数であればよい。この場合、高出力時(電圧Vc1が高電圧)の動作条件、及び、低出力時(電圧Vc1が低電圧)の動作条件は、例えば第1実施形態においては次のように表現できる。
【0056】
[高出力時(電圧Vc1が高電圧)]
Vc1>Vbeon(Q)+Vceon(Q5)+Vbeon(Q6)×N
[低出力時(電圧Vc1が低電圧)]
Vc1<Vbeon(Q)+Vceon(Q5)+Vbeon(Q6)×N
【0057】
【発明の効果】
以上説明したように、本発明に係る電力増幅回路によれば、低出力時に消費される電力の低減を図ることができる。
【図面の簡単な説明】
【図1】第1実施形態に係る電力増幅回路の構成とその周辺回路を示す図。
【図2】第1実施形態に係る電力増幅回路における増幅部トランジスタの静特性のグラフを示す図。
【図3】第1実施形態に係る電力増幅回路における増幅部トランジスタの静特性と高周波動作時の電圧出力の負荷線とを示す図(高出力時)。
【図4】第1実施形態に係る電力増幅回路における増幅部トランジスタの静特性と高周波動作時の電圧出力の負荷線とを示す図(低出力時)。
【図5A】第2実施形態に係る電力増幅回路の構成とその周辺回路を示す図。
【図5B】Vbeon(Q5)が一定である場合における、追加バイアス電流とVceon(Q5)の関係のグラフと、追加バイアス電流とVbeon(Q6)+Iad×R2の関係のグラフを示す図。
【図6】第2実施形態に係る電力増幅回路における増幅部トランジスタの静特性のグラフを示す図。
【図7】第1実施形態に係る電力増幅回路の変形例を示す図。
【図8】第2実施形態に係る電力増幅回路の変形例を示す図。
【図9】第1実施形態に係る電力増幅回路の別の変形例を示す図。
【図10】第2実施形態に係る電力増幅回路の別の変形例を示す図。
【図11】従来の電力増幅回路の構成とその周辺回路を示す図。
【図12】従来の電力増幅回路における増幅部トランジスタの静特性のグラフを示す図。
【符号の説明】
ZL 負荷インピーダンス
Q 増幅部トランジスタ(バイポーラトランジスタ)
Q1〜Q6 バイポーラトランジスタ
Ibias バイアス電流
Iad 追加バイアス電流
Isg 信号電流
Ib ベース電流
10 電源
20 DC/DCコンバータ
30 信号生成回路
50 切替制御回路
60 バイアス電流生成回路
100 電力増幅回路
110 追加バイアス電流生成回路
Claims (8)
- 駆動電圧として第1供給電圧がコレクタに供給され、ベースに入力された入力信号を増幅して出力する、バイポーラトランジスタにより構成された、増幅部トランジスタと、
前記増幅部トランジスタが増幅動作をする際に、前記増幅部トランジスタの前記ベースをバイアスするためのバイアス電流を生成し、前記増幅部トランジスタの前記ベースに供給する、バイアス電流生成回路と、
前記第1供給電圧に応じて、前記第1供給電圧と同等の電圧を有する第2供給電圧が供給され、前記バイアス電流に加えて、前記増幅部トランジスタの前記ベースに追加バイアス電流を供給する、追加バイアス電流生成回路であって、前記第2供給電圧が所定値より大きければ前記追加バイアス電流を前記増幅部トランジスタの前記ベースに供給するが、前記第2供給電圧が所定値より小さければ前記追加バイアス電流を供給しない、追加バイアス電流生成回路と、
制御電流を前記バイアス電流生成回路及び前記追加バイアス電流生成回路に供給し、前記バイアス電流生成回路及び前記追加バイアス電流生成回路が前記バイアス電流及び前記追加バイアス電流を前記増幅部トランジスタの前記ベースに供給するかどうかを切り替える、切替制御回路と、
を備え、
前記追加バイアス電流生成回路は、前記増幅部トランジスタの前記ベースに接続されたエミッタと、前記切替制御回路から前記制御電流が供給されるベースとを有する、第1バイポーラトランジスタを備え、
前記バイアス電流生成回路は、前記増幅部トランジスタの前記ベースに接続されたエミッタと、前記切替制御回路から前記制御電流が供給されるベースとを有する、第2バイポーラトランジスタを備え、
前記切替制御回路が、前記制御電流により、前記バイアス電流生成回路の前記第2バイポーラトランジスタをオフにして、前記バイアス電流生成回路が前記バイアス電流を供給しないようにする場合には、前記制御電流により、前記追加バイアス電流生成回路の前記第1バイポーラトランジスタもオフになり、前記追加バイアス電流生成回路が前記追加バイアス電流を供給しないようになる、
ことを特徴とする電力増幅回路。 - 前記追加バイアス電流生成回路は、前記第1バイポーラトランジスタのコレクタに接続されたエミッタと、前記第2供給電圧が供給されるコレクタと、前記コレクタに接続されたベースとを有する、第3バイポーラトランジスタを、さらに備えることを特徴とする請求項1に記載の電力増幅回路。
- 前記第2供給電圧が、前記増幅部トランジスタのベース・エミッタ間電圧と、前記第1バイポーラトランジスタのコレクタ・エミッタ間電圧と、前記第3バイポーラトランジスタのベース・エミッタ間電圧との和よりも高ければ、前記追加バイアス電流生成回路は前記追加バイアス電流を供給するが、前記第2供給電圧がこの和よりも低ければ前記追加バイアス電流生成回路は前記追加バイアス電流を供給しない、ことを特徴とする請求項1または2に記載の電力増幅回路。
- 前記バイアス電流生成回路は、前記第2バイポーラトランジスタの前記エミッタと前記増幅部トランジスタの前記ベースとに接続されたコレクタと、前記コレクタに接続されたベースとを有する、第4バイポーラトランジスタを、さらに備えることを特徴とする請求項1乃至3のいずれかに記載の電力増幅回路。
- 前記切替制御回路は温度補償機能を備えており、周囲の温度に応じて、前記制御電流が変化することを特徴とする請求項1乃至4のいずれかに記載の電力増幅回路。
- 前記切替制御回路からの前記制御電流は、周囲の温度が高い場合は減少し、周囲の温度が低い場合は増加する、ことを特徴とする請求項5に記載の電力増幅回路。
- 前記追加バイアス電流生成回路は、一端が前記第1バイポーラトランジスタのコレクタに接続され、他端に前記第2供給電圧が供給される抵抗を、さらに備えていることを特徴とする請求項1乃至6のいずれかに記載の電力増幅回路。
- 前記追加バイアス電流生成回路は、一端が前記第3バイポーラトランジスタのコレクタに接続され、他端に前記第2供給電圧が供給される抵抗を、さらに備えていることを特徴とする請求項2乃至6のいずれかに記載の電力増幅回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003024579A JP3829121B2 (ja) | 2003-01-31 | 2003-01-31 | 電力増幅回路 |
US10/425,661 US6806775B2 (en) | 2003-01-31 | 2003-04-30 | Power amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003024579A JP3829121B2 (ja) | 2003-01-31 | 2003-01-31 | 電力増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004236173A JP2004236173A (ja) | 2004-08-19 |
JP3829121B2 true JP3829121B2 (ja) | 2006-10-04 |
Family
ID=32767593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003024579A Expired - Fee Related JP3829121B2 (ja) | 2003-01-31 | 2003-01-31 | 電力増幅回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6806775B2 (ja) |
JP (1) | JP3829121B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4088177B2 (ja) * | 2003-03-12 | 2008-05-21 | 株式会社東芝 | バイアス電流供給回路及び増幅回路 |
JP4287190B2 (ja) * | 2003-05-13 | 2009-07-01 | 三菱電機株式会社 | 高周波増幅回路 |
KR100704686B1 (ko) * | 2004-09-14 | 2007-04-06 | 아바고테크놀로지스코리아 주식회사 | 다이오드 전압제어를 통한 전력증폭기의 온도보상회로 |
DE602005023502D1 (de) * | 2004-10-08 | 2010-10-21 | Nxp Bv | Doppel-vorspannungs-steuerschaltung |
KR100654646B1 (ko) * | 2004-10-11 | 2006-12-08 | 아바고테크놀로지스코리아 주식회사 | 전력증폭기의 온도보상 바이어스 회로 |
WO2006056952A2 (en) * | 2004-11-29 | 2006-06-01 | Koninklijke Philips Electronics N.V. | Current limiting circuit for rf power amplifier |
JP4519659B2 (ja) * | 2005-01-06 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | バイアス回路 |
US7279978B2 (en) * | 2005-02-01 | 2007-10-09 | Stmicroelectronics S.R.L. | Gain stage control method and related control circuit |
JP4330549B2 (ja) * | 2005-04-19 | 2009-09-16 | パナソニック株式会社 | 高周波電力増幅装置 |
JP4690784B2 (ja) * | 2005-06-08 | 2011-06-01 | 株式会社東芝 | Dc−dcコンバータ |
US8036539B2 (en) * | 2005-06-28 | 2011-10-11 | Finisar Corporation | Gigabit ethernet longwave optical transceiver module having amplified bias current |
US7274258B2 (en) * | 2005-09-08 | 2007-09-25 | Industrial Technology Research Institute | Dynamic bias circuit for a radio-frequency amplifier |
JP4567577B2 (ja) * | 2005-11-08 | 2010-10-20 | 三菱電機株式会社 | 電力増幅器用バイアス回路 |
JP2008017453A (ja) * | 2006-06-07 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 高周波増幅回路及びそれを用いた移動体通信端末 |
JP2009077449A (ja) * | 2009-01-09 | 2009-04-09 | Panasonic Corp | 高周波電力増幅装置 |
JP5708190B2 (ja) * | 2011-04-18 | 2015-04-30 | 株式会社村田製作所 | 高周波増幅回路、無線装置 |
JP5673361B2 (ja) * | 2011-05-31 | 2015-02-18 | 三菱電機株式会社 | 電力増幅器 |
JP5939404B2 (ja) * | 2013-03-19 | 2016-06-22 | 株式会社村田製作所 | 無線周波数増幅回路及び電力増幅モジュール |
JP2017028342A (ja) | 2015-07-15 | 2017-02-02 | 株式会社村田製作所 | 電力増幅モジュール |
JP2017103643A (ja) | 2015-12-02 | 2017-06-08 | 株式会社村田製作所 | 電力増幅回路 |
WO2018139399A1 (ja) | 2017-01-24 | 2018-08-02 | 株式会社村田製作所 | 電力増幅モジュール、電力増幅モジュールの制御方法および高周波フロントエンド回路 |
JP2020155974A (ja) * | 2019-03-20 | 2020-09-24 | 株式会社村田製作所 | 電力増幅回路 |
JP2021069089A (ja) * | 2019-10-28 | 2021-04-30 | 株式会社村田製作所 | 電力増幅モジュール及び電力増幅方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19732437C1 (de) * | 1997-07-28 | 1998-12-24 | Siemens Ag | Transistor-Verstärkerstufe |
FI105611B (fi) * | 1998-03-13 | 2000-09-15 | Nokia Mobile Phones Ltd | Radiotajuusvahvistimet |
JP3999916B2 (ja) * | 1999-12-14 | 2007-10-31 | 東芝マイクロエレクトロニクス株式会社 | トランジスタのバイアス回路 |
JP3474825B2 (ja) * | 2000-03-13 | 2003-12-08 | 富士通カンタムデバイス株式会社 | 高周波電力増幅器および通信装置 |
US6492875B2 (en) * | 2000-12-06 | 2002-12-10 | Koninklijke Philips Electronics N.V. | Self-boosting circuit for a power amplifier |
-
2003
- 2003-01-31 JP JP2003024579A patent/JP3829121B2/ja not_active Expired - Fee Related
- 2003-04-30 US US10/425,661 patent/US6806775B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040150479A1 (en) | 2004-08-05 |
US6806775B2 (en) | 2004-10-19 |
JP2004236173A (ja) | 2004-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3829121B2 (ja) | 電力増幅回路 | |
US6784743B2 (en) | High frequency amplifier and frequency mixer | |
JP2004343244A (ja) | 高周波増幅回路 | |
JP4088177B2 (ja) | バイアス電流供給回路及び増幅回路 | |
KR100661704B1 (ko) | 고전력 증폭기용 온도-보상형 바이어스 회로 | |
US6529065B2 (en) | Circuit configuration for controlling the operating point of a power amplifier | |
US7113041B2 (en) | Operational amplifier | |
JP4887131B2 (ja) | 電力増幅器 | |
US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
US6828868B2 (en) | Semiconductor device having an oscillating circuit | |
JP3775488B2 (ja) | バイアス回路 | |
US6806770B2 (en) | Operational amplifier | |
JPH08148944A (ja) | 演算増幅器 | |
US6265908B1 (en) | Low voltage balun circuit | |
US6154063A (en) | Class AB emitter follower buffers | |
JPH0720960A (ja) | 電流発生装置 | |
JP2006060455A (ja) | 定電流ミラー回路 | |
JP3916463B2 (ja) | 電力増幅器および電力増幅器を動作させる方法 | |
JP2010021869A (ja) | 増幅器 | |
JP3870906B2 (ja) | ヒステリシス回路 | |
JP2004185739A (ja) | 高速スイッチング回路 | |
JP2554543B2 (ja) | 電源回路 | |
JP2006005558A (ja) | 高周波発振器 | |
KR970063907A (ko) | 가변 이득 증폭 회로 | |
JP2022122807A (ja) | 電力増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060710 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |