KR100661704B1 - 고전력 증폭기용 온도-보상형 바이어스 회로 - Google Patents
고전력 증폭기용 온도-보상형 바이어스 회로 Download PDFInfo
- Publication number
- KR100661704B1 KR100661704B1 KR1020067002478A KR20067002478A KR100661704B1 KR 100661704 B1 KR100661704 B1 KR 100661704B1 KR 1020067002478 A KR1020067002478 A KR 1020067002478A KR 20067002478 A KR20067002478 A KR 20067002478A KR 100661704 B1 KR100661704 B1 KR 100661704B1
- Authority
- KR
- South Korea
- Prior art keywords
- bipolar transistor
- resistor
- node
- transistor
- emitter
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
Description
Claims (20)
- 제1 노드에 연결된 베이스를 구비한 제1 바이폴라 트랜지스터;상기 제1 노드에 연결된 베이스를 구비한 제2 바이폴라 트랜지스터;상기 제1 노드에 연결된 콜렉터 및 제2 노드에서 상기 제1 바이폴라 트랜지스터의 에미터에 연결된 베이스를 구비한 제3 바이폴라 트랜지스터;상기 제2 노드에 연결된 제어 회로를 포함하며,상기 제1 노드가 제1 저항기를 통해 기준 전압에 연결되고, 상기 제2 바이폴라 트랜지스터의 에미터가 증폭기와 연관된 제4 바이폴라 트랜지스터의 베이스에 연결되고, 상기 제2 바이폴라 트랜지스터가 상기 제2 바이폴라 트랜지스터의 에미터에 연결된 저항기를 구비하지 않는 것을 특징으로 하는 증폭기용 바이어스 회로.
- 제1항에 있어서, 상기 제2 바이폴라 트랜지스터에 대한 상기 제1 바이폴라 트랜지스터의 에미터 사이즈 비는 상기 제4 바이폴라 트랜지스터에 대한 상기 제3 바이폴라 트랜지스터의 에미터 사이즈 비에 독립적인 것을 특징으로 하는 증폭기용 바이어스 회로.
- 제1항에 있어서, 상기 제어 회로는 하이 모드(high mode) 동작 동안 증가된 전류를 유도하고 로우 모드(low mode) 동작 동안 감소된 전류를 유도하는 것을 특징으로 하는 증폭기용 바이어스 회로.
- 제3항에 있어서, 상기 제어 회로는 상기 하이 모드 동작 동안 감소된 저항을 갖고 상기 로우 모드 동작 동안 증가된 저항을 갖는 것을 특징으로 하는 증폭기용 바이어스 회로.
- 제3항에 있어서, 상기 제어 회로는 제2 저항기를 통해 상기 제2 노드에 연결되고 제3 저항기를 통해 그라운드에 연결된 콜렉터를 구비한 제5 바이폴라 트랜지스터를 포함하며, 상기 제5 바이폴라 트랜지스터의 에미터가 그라운드에 연결되고, 상기 제5 바이폴라 트랜지스터의 베이스가 제4 저항기를 통해 제어 전압에 연결된 것을 특징으로 하는 증폭기용 바이어스 회로.
- 제1항에 있어서, 상기 제1 저항기와 병렬로 연결된 고온 이득 보상 회로를 더 포함하며, 상기 고온 이득 보상 회로가 고온에서 전류를 유도하도록 구성된 것을 특징으로 하는 증폭기용 바이어스 회로.
- 제6항에 있어서, 상기 고온 이득 보상 회로는 제2 저항기 및 쇼트키 다이오드를 포함하며, 상기 제2 저항기의 제1 단부가 상기 기준 전압에 연결되고, 상기 제2 저항기의 제2 단부가 상기 쇼트키 다이오드의 애노드에 연결되고, 상기 쇼트키 다이오드의 캐소드가 상기 제1 노드에 연결된 것을 특징으로 하는 증폭기용 바이어스 회로.
- 바이어스 회로의 동작을 위한 제어 회로에 있어서,상기 바이어스 회로는 제1 바이폴라 트랜지스터, 제2 바이폴라 트랜지스터, 및 제3 바이폴라 트랜지스터를 포함하며, 상기 제1 바이폴라 트랜지스터가 제1 노드에서 상기 제2 바이폴라 트랜지스터의 베이스에 연결된 베이스를 구비하고, 상기 제1 노드가 제1 저항기를 통해 기준 전압에 연결되고, 상기 제3 바이폴라 트랜지스터가 상기 제1 노드에 연결된 콜렉터 및 제2 노드에서 상기 제1 바이폴라 트랜지스터의 에미터에 연결된 베이스를 구비하고, 상기 제2 바이폴라 트랜지스터의 에미터가 상기 증폭기와 연관된 제4 바이폴라 트랜지스터의 베이스에 연결되고,상기 제어 회로는 제2 저항기를 통해 상기 제2 노드에 연결되고 제 3 저항기를 통해 그라운드에 연결된 콜렉터를 구비한 제5 바이폴라 트랜지스터를 포함하며, 상기 제5 바이폴라 트랜지스터의 에미터가 그라운드에 연결되고, 상기 제5 바이폴라 트랜지스터의 베이스가 제4 저항기를 통해 제어 전압에 연결된 것을 특징으로 하는 바이어스 회로의 동작을 위한 제어 회로.
- 제8항에 있어서, 상기 제어 회로는 하이 모드 동작 동안 증가된 전류를 유도하고 로우 모드 동작 동안 감소된 전류를 유도하는 것을 특징으로 하는 바이어스 회로의 동작을 위한 제어 회로.
- 제9항에 있어서, 상기 하이 모드 동작 동안, 상기 제어 회로는 상기 제2 저 항기와 등가인 전체 저항을 갖는 것을 특징으로 하는 바이어스 회로의 동작을 위한 제어 회로.
- 제9항에 있어서, 상기 로우 모드 동작 동안, 상기 제어 회로는 상기 제2 저항기 및 상기 제3 저항기의 합과 등가인 전체 저항을 갖는 것을 특징으로 하는 바이어스 회로의 동작을 위한 제어 회로.
- 제9항에 있어서, 상기 제5 바이폴라 트랜지스터는 상기 로우 모드 동작 동안 비활성화되고, 상기 제5 바이폴라 트랜지스터는 상기 하이 모드 동작 동안 활성화되는 것을 특징으로 하는 바이어스 회로의 동작을 위한 제어 회로.
- 제8항에 있어서, 상기 제2 바이폴라 트랜지스터는 상기 제2 바이폴라 트랜지스터의 에미터에 연결된 저항기를 구비하지 않는 것을 특징으로 하는 바이어스 회로의 동작을 위한 제어 회로.
- 제1 바이폴라 트랜지스터, 제2 바이폴라 트랜지스터, 및 제3 바이폴라 트랜지스터를 포함하는 바이어스 회로로서, 상기 제1 바이폴라 트랜지스터가 제1 노드에서 상기 제2 바이폴라 트랜지스터의 베이스에 연결된 베이스를 구비하고, 상기 제1 노드가 제1 저항기를 통해 기준 전압에 연결되고, 상기 제3 바이폴라 트랜지스터가 상기 제1 노드에 연결된 콜렉터 및 제2 노드에서 상기 제1 바이폴라 트랜지스터의 에미터에 연결된 베이스를 구비하고, 상기 제2 바이폴라 트랜지스터가 상기 제2 바이폴라 트랜지스터의 에미터에 연결된 저항기를 구비하지 않는, 상기 바이어스 회로;상기 제2 바이폴라 트랜지스터의 에미터에 연결된 베이스 및 그라운드에 연결된 에미터를 구비한 제4 바이폴라 트랜지스터를 포함하는 증폭기;상기 제2 노드에 연결된 제어 회로;를 포함하는 것을 특징으로 하는 증폭기 회로.
- 제14항에 있어서, 상기 제2 바이폴라 트랜지스터에 대한 상기 제1 바이폴라 트랜지스터의 에미터 사이즈 비는 상기 제4 바이폴라 트랜지스터에 대한 상기 제3 바이폴라 트랜지스터의 에미터 사이즈 비에 독립적인 것을 특징으로 하는 증폭기 회로.
- 제14항에 있어서, 상기 제어 회로는 하이 모드 동작 동안 증가된 전류를 유도하고 로우 모드 동작 동안 감소된 전류를 유도하는 것을 특징으로 하는 증폭기 회로.
- 제16항에 있어서, 상기 제어 회로는 상기 하이 모드 동작 동안 감소된 저항을 갖고 상기 로우 모드 동작 동안 증가된 저항을 갖는 것을 특징으로 하는 증폭기 회로.
- 제16항에 있어서, 상기 제어 회로는 제2 저항기를 통해 상기 제2 노드에 연결되고 제3 저항기를 통해 그라운드에 연결된 콜렉터를 구비한 제5 바이폴라 트랜지스터를 포함하며, 상기 제5 바이폴라 트랜지스터의 에미터가 그라운드에 연결되고, 상기 제5 바이폴라 트랜지스터의 베이스가 제4 저항기를 통해 제어 전압에 연결된 것을 특징으로 하는 증폭기 회로.
- 제14항에 있어서, 상기 제1 저항기와 병렬로 연결된 고온 이득 보상 회로를 더 포함하며, 상기 고온 이득 보상 회로가 고온에서 전류를 유도하도록 구성된 것을 특징으로 하는 증폭기 회로.
- 제19항에 있어서, 상기 고온 이득 보상 회로는 제2 저항기 및 쇼트키 다이오드를 포함하며, 상기 제2 저항기의 제1 단부가 상기 기준 전압에 연결되고, 상기 제2 저항기의 제2 단부가 상기 쇼트키 다이오드의 애노드에 연결되고, 상기 쇼트키 다이오드의 캐소드가 상기 제1 노드에 연결된 것을 특징으로 하는 증폭기 회로.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/637,146 | 2003-08-08 | ||
US10/637,146 US6946911B2 (en) | 2003-08-08 | 2003-08-08 | Temperature-insensitive bias circuit for high-power amplifiers |
PCT/US2004/017664 WO2005017956A2 (en) | 2003-08-08 | 2004-06-04 | Temperature-insensitive bias circuit for high-power amplifiers |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060028817A KR20060028817A (ko) | 2006-04-03 |
KR100661704B1 true KR100661704B1 (ko) | 2006-12-26 |
Family
ID=34116539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020067002478A KR100661704B1 (ko) | 2003-08-08 | 2004-06-04 | 고전력 증폭기용 온도-보상형 바이어스 회로 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6946911B2 (ko) |
EP (1) | EP1652295B1 (ko) |
JP (1) | JP2007502051A (ko) |
KR (1) | KR100661704B1 (ko) |
CN (1) | CN100481716C (ko) |
AT (1) | ATE503299T1 (ko) |
DE (1) | DE602004031948D1 (ko) |
WO (1) | WO2005017956A2 (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6992524B2 (en) * | 2003-09-08 | 2006-01-31 | Skyworks Solutions, Inc. | Quiescent current control circuit for high-power amplifiers |
US7639080B2 (en) * | 2006-06-07 | 2009-12-29 | Panasonic Corporation | Radio frequency amplifier circuit and mobile communication terminal using the same |
JP2008017453A (ja) * | 2006-06-07 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 高周波増幅回路及びそれを用いた移動体通信端末 |
US7554407B2 (en) * | 2007-03-07 | 2009-06-30 | Fairchild Semiconductor Corporation | Multi-mode power amplifier with low gain variation over temperature |
JP4901703B2 (ja) * | 2007-11-28 | 2012-03-21 | 株式会社東芝 | 温度補償回路 |
US7612613B2 (en) * | 2008-02-05 | 2009-11-03 | Freescale Semiconductor, Inc. | Self regulating biasing circuit |
JP5107272B2 (ja) | 2009-01-15 | 2012-12-26 | 株式会社東芝 | 温度補償回路 |
US8669808B2 (en) * | 2009-09-14 | 2014-03-11 | Mediatek Inc. | Bias circuit and phase-locked loop circuit using the same |
JP5672150B2 (ja) * | 2011-05-26 | 2015-02-18 | 富士通株式会社 | 増幅装置、送信機、及び増幅装置制御方法 |
KR20160055492A (ko) * | 2014-11-10 | 2016-05-18 | 삼성전기주식회사 | 바이어스 회로 및 이를 갖는 전력 증폭기 |
JP2018142833A (ja) * | 2017-02-27 | 2018-09-13 | 株式会社村田製作所 | 電力増幅回路 |
CN108134585B (zh) * | 2017-12-12 | 2024-05-14 | 无锡中普微电子有限公司 | 射频功率放大电路及其超带宽输出匹配电路 |
KR102029553B1 (ko) * | 2017-12-22 | 2019-10-07 | 삼성전기주식회사 | 선형성 향상을 위한 바이어스 회로 및 파워 증폭 회로 |
TWI647906B (zh) * | 2018-06-22 | 2019-01-11 | 國家中山科學研究院 | High voltage pulse wave bias circuit |
SG10201907067WA (en) | 2018-08-01 | 2020-03-30 | Skyworks Solutions Inc | Variable power amplifier bias impedance |
KR102127808B1 (ko) * | 2018-08-09 | 2020-06-29 | 삼성전기주식회사 | 응답속도가 개선된 파워 증폭 장치 |
US10903797B2 (en) * | 2019-02-20 | 2021-01-26 | Rafael Microelectronics, Inc. | Bias circuit based on BiFET technology for supplying a bias current to an RF power amplifier |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5416365A (en) * | 1992-08-31 | 1995-05-16 | National Semiconductor Corporation | Local feedback stabilized emitter follower cascade |
JP3922773B2 (ja) * | 1997-11-27 | 2007-05-30 | 三菱電機株式会社 | 電力増幅器 |
JP3471648B2 (ja) * | 1999-02-26 | 2003-12-02 | 富士通カンタムデバイス株式会社 | パワーアンプ回路及びそのバイアス回路 |
US6452454B1 (en) * | 2000-11-13 | 2002-09-17 | Conexant Systems, Inc. | Temperature compensation module |
US6437647B1 (en) * | 2001-01-30 | 2002-08-20 | Conexant Systems, Inc. | Current mirror compensation system for power amplifiers |
US6556082B1 (en) * | 2001-10-12 | 2003-04-29 | Eic Corporation | Temperature compensated current mirror |
-
2003
- 2003-08-08 US US10/637,146 patent/US6946911B2/en not_active Expired - Lifetime
-
2004
- 2004-06-04 WO PCT/US2004/017664 patent/WO2005017956A2/en active Application Filing
- 2004-06-04 DE DE602004031948T patent/DE602004031948D1/de not_active Expired - Lifetime
- 2004-06-04 EP EP04776283A patent/EP1652295B1/en not_active Expired - Lifetime
- 2004-06-04 KR KR1020067002478A patent/KR100661704B1/ko active IP Right Grant
- 2004-06-04 JP JP2006522547A patent/JP2007502051A/ja active Pending
- 2004-06-04 CN CNB2004800215192A patent/CN100481716C/zh not_active Expired - Lifetime
- 2004-06-04 AT AT04776283T patent/ATE503299T1/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1652295A2 (en) | 2006-05-03 |
WO2005017956A3 (en) | 2005-06-16 |
WO2005017956A2 (en) | 2005-02-24 |
EP1652295A4 (en) | 2009-04-01 |
ATE503299T1 (de) | 2011-04-15 |
EP1652295B1 (en) | 2011-03-23 |
KR20060028817A (ko) | 2006-04-03 |
WO2005017956B1 (en) | 2005-08-11 |
CN100481716C (zh) | 2009-04-22 |
US6946911B2 (en) | 2005-09-20 |
JP2007502051A (ja) | 2007-02-01 |
DE602004031948D1 (de) | 2011-05-05 |
US20050030105A1 (en) | 2005-02-10 |
CN1830137A (zh) | 2006-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100661704B1 (ko) | 고전력 증폭기용 온도-보상형 바이어스 회로 | |
KR100824561B1 (ko) | 고전력 증폭기용 정지 전류 제어 회로 | |
US8854140B2 (en) | Current mirror with saturated semiconductor resistor | |
JP2004040769A (ja) | バイアス電流制御回路を含む電力増幅器 | |
JP3829121B2 (ja) | 電力増幅回路 | |
JP2004343244A (ja) | 高周波増幅回路 | |
KR100547236B1 (ko) | 전력증폭기에서의 바이어스 안정화 회로 | |
KR100550930B1 (ko) | 전력증폭기를 위한 능동 바이어스 회로 | |
US7852136B2 (en) | Bias network | |
US20140070890A1 (en) | Power amplifier | |
JP2004040500A (ja) | 高周波増幅器 | |
JPWO2015114698A1 (ja) | トランジスタパッケージ、それを備えた増幅回路、及び、トランジスタの構成方法 | |
US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
US10386880B2 (en) | Circuit arrangement for compensating current variations in current mirror circuit | |
JP5003586B2 (ja) | 半導体レーザ駆動回路 | |
JP3775488B2 (ja) | バイアス回路 | |
US6791411B1 (en) | Power amplifier and a method for operating a power amplifier | |
US20050285675A1 (en) | Method and apparatus for gain control | |
JPH05300000A (ja) | Eclレベル出力回路およびecl/dcflレベル変換入力回路ならびに半導体集積回路装置 | |
JP2007142816A (ja) | Ab級出力回路 | |
JP2007281930A (ja) | バイアス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121207 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131209 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141205 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151204 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161208 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20171208 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181207 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20191212 Year of fee payment: 14 |