JP3775488B2 - バイアス回路 - Google Patents
バイアス回路 Download PDFInfo
- Publication number
- JP3775488B2 JP3775488B2 JP2001246594A JP2001246594A JP3775488B2 JP 3775488 B2 JP3775488 B2 JP 3775488B2 JP 2001246594 A JP2001246594 A JP 2001246594A JP 2001246594 A JP2001246594 A JP 2001246594A JP 3775488 B2 JP3775488 B2 JP 3775488B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- bias circuit
- bias
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の属する技術分野】
本発明は、バイアス回路に関し、特に、バイポーラトランジスタにバイアスを供給するバイアス回路に関する。
【0002】
【従来の技術】
図15は、特開平11−220335号公報の第3図に示された従来のバイポーラトランジスタのバイアス回路である。
【0003】
図15に示したバイアス回路においては、電源電圧VCCを抵抗R1と抵抗R2で分割してトランジスタQ1のベース・エミッタ間に与えている。この時、トランジスタQ1のベースバイアス電流は、以下に説明するように電源電圧VCCに依存性を持つ。図15において、抵抗R1を流れる電流をI1、抵抗R2を流れる電流をI2、トランジスタQ1のベースバイアス電流をIb、トランジスタQ1のベース・エミッタ間降下電圧をVonとすると、I1,I2はそれぞれ、
【0004】
【数3】
【0005】
【数4】
【0006】
であることから、ベースバイアス電流Ibは、
【0007】
【数5】
【0008】
と表される。
【0009】
【発明が解決しようとする課題】
図16は、図15に示した従来のバイアス回路において、電源電圧VCCの変化に対するベースバイアス電流Ibの変化を示す図である。
【0010】
図15に示した従来のバイアス回路においては、数5や図16で示したように電源電圧VCCが変動するとそれに応じてベースバイアス電流Ibが変動してしまうという欠点があった。
【0011】
本発明の目的は、バイポーラトランジスタに供給するバイアス供給量を、電源電圧によらずに安定化させることができるバイアス回路を提供することにある。
【0012】
【発明を解決するための手段】
上記目的を達成するために本発明のバイアス回路は、コレクタが第1の抵抗を介して電源に接続されるとともに、第2の抵抗を介して前記第1のトランジスタのベースに接続され、ベースが第3の抵抗を介して前記電源に接続され、エミッタが定電圧源および第4の抵抗を直列に介して接地される第2のトランジスタを有し、前記第2のトランジスタのコレクタから前記第2の抵抗を介して前記第1のトランジスタにバイアス電流を供給することを特徴とする。
【0013】
また、本発明のバイアス回路をカレントミラー回路の電流源に用いる場合、コレクタが第1の抵抗を介して電源に接続されるとともに、第2の抵抗を介して前記カレントミラー回路内の前記第1のトランジスタのベースに接続され、ベースが第3の抵抗を介して前記電源に接続され、エミッタが定電圧源および第4の抵抗を直列に介して接地される第2のトランジスタを有し、前記第2のトランジスタのコレクタから前記第2の抵抗を介して前記カレントミラー回路内の前記第1のトランジスタにリファレンス電流を供給することを特徴とする。
【0014】
(作用)
以下の記載では、本発明のバイアス回路の作用について、図1に示すように定電圧源V1を用いたバイアス回路に基づいて説明するが、他の手段でも、電源電圧によらずにバイアス供給量を安定化させるという作用は同様である。
【0015】
図1に示したバイアス回路において、電源電圧をVCC、トランジスタQ1,Q2のベース・エミッタ間電圧降下をVon、定電圧源V1の電圧降下をVDとすると、Ia,Icはそれぞれ、
【0016】
【数6】
【0017】
【数7】
【0018】
と表される。
【0019】
ここで、α0は、Q2の直流輸送効率であり、通常0<α0≦1である。数7に数6を代入してIeについて解くと、
【0020】
【数8】
【0021】
となる。
【0022】
一方、R2にかかる電圧に関して、
【0023】
【数9】
【0024】
が成立する。
【0025】
ここで、Id=Ib+Icであるので、数9に数7と数8を代入し、Ibについて解くと、
【0026】
【数10】
【0027】
となる。ここで、
【0028】
【数11】
【0029】
とおくと、
【0030】
【数12】
【0031】
と表せるので、電源電圧VCCの変動によるベースバイアス電流Ibの変動は、
【0032】
【数13】
【0033】
となり、0<A<2の範囲内では、従来のバイアス回路よりも安定したバイアス電流を供給することができる。特に、A→1の場合、ベースバイアス電流Ibは、電源電圧VCCに関係なく、
【0034】
【数14】
【0035】
と決められる。
【0036】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して説明する。
【0037】
図1は、本発明のバイアス回路の実施の一形態を示す図である。
【0038】
図1に示すように本実施形態においては、トランジスタQ2のエミッタを定電圧源V1および抵抗R4を直列に介して接地し、トランジスタQ2のベースを抵抗R3を介して電源VCCに接続し、トランジスタQ2のコレクタを抵抗R1を介して電源VCCに接続し、トランジスタQ2のコレクタから抵抗R2を介してトランジスタQ1のベースにバイアス電流を供給している。
【0039】
電源電圧VCCが変化すると、トランジスタQ1のベースバイアス電流Ibも数12のように変化する。抵抗R1,R3,R4の値を選び、数11で表されるAの値を1に近づけると、図12に示すように電源電圧VCCが変化したときのバイアス電流Ibの変化を抑制することができる。また、Aの値を1よりも大きくすると、図13に示すように電源電圧VCCが増加したときにバイアス電流Ibを減少させることができる。また、Aの値を1よりも小さくすると、図14に示すように電源電圧VCCが増加したときにバイアス電流Ibを増加させることができる。
【0040】
【実施例】
以下に、本発明のバイアス回路の実施例について説明する。
【0041】
(第1の実施例)
図2は、本発明のバイアス回路の第1の実施例を示す図である。
【0042】
本実施例におけるバイアス回路は、図1における定電圧源V1として、ダイオードD1を用いている。
【0043】
(第2の実施例)
図3は、本発明のバイアス回路の第2の実施例を示す図である。
【0044】
本実施例におけるバイアス回路は、図1における定電圧源V1として、トランジスタのコレクタとベースをショートさせたダイオードD1を用いている。
【0045】
(第3の実施例)
図4は、本発明のバイアス回路の第3の実施例を示す図である。
【0046】
本実施例におけるバイアス回路は、図1における定電圧源V1として、直列接続された複数(2個)のダイオードD1,D2を用いている。このダイオードD1,D2は、トランジスタQ2のエミッタとグランドとの間で抵抗R4と直列に接続されている。
【0047】
(第4の実施例)
図5は、本発明のバイアス回路の第4の実施例を示す図である。
【0048】
本実施例におけるバイアス回路は、図1における定電圧源V1として、ツェナーダイオードZ1を用いている。このツェナーダイオードZ1は、トランジスタQ2のエミッタとグランドとの間で抵抗R4と直列に接続されている。
【0049】
(第5の実施例)
図6は、本発明のバイアス回路の第5の実施例を示す図である。
【0050】
本実施例におけるバイアス回路は、図1における定電圧源V1として、レベルシフト回路を用いている。本実施例に用いられるレベルシフト回路は、トランジスタQ3のベース・エミッタ間に抵抗RB1を接続し、ベース・コレクタ間に抵抗RB2を接続したものであり、トランジスタQ2のエミッタとグランドとの間で抵抗R4と直列に接続されている。
【0051】
ここで、抵抗RB1,RB2に流れる電流IAは、ベース・エミッタ間電圧をVBEとすると、
【0052】
【数15】
【0053】
であり、コレクタ・エミッタ間の電圧VLは、
【0054】
【数16】
【0055】
となる。VBEはほぼ一定なので、レベルシフト回路は定電圧源の役割をする。
【0056】
(第6の実施例)
図7は、本発明のバイアス回路の第6の実施例を示す図である。
【0057】
本実施例におけるバイアス回路は、複数(N個)のトランジスタQ11〜Q1nにバイアスを供給するものである。集積回路では、非常に小さな面積の中に同一プロセスで同時に複数の素子を実装するため、各素子の電気的特性や温度的特性は極めて揃ったものになる傾向がある。そこで、N個のトランジスタQ11〜Q1nを抵抗R21〜R2nを介してトランジスタQ2のコレクタに接続することで、全てのトランジスタQ11〜Q1nに安定したバイアスを供給することができる。
【0058】
(第7の実施例)
図8は、本発明のバイアス回路の第7の実施例を示す図である。
【0059】
本実施例におけるバイアス回路は、カレントミラー回路の電流源として用いられている。カレントミラー回路では、リファレンス電流Irefに比例した電流をトランジスタQ3に流すことができる。このため、本実施例におけるバイアス回路を用いてリファレンス電流Irefを安定化させることによりトランジスタQ3のコレクタ電流を安定化させることができる。
【0060】
(第8の実施例)
図9は、本発明のバイアス回路の第8の実施例を示す図である。
【0061】
本実施例におけるバイアス回路は、カスコード型のカレントミラー回路の電流源として用いられている。カスコード型のカレントミラー回路の場合、数6から数12において、トランジスタQ1のベース・エミッタ間電圧降下VonをトランジスタQ1およびダイオードD3の電圧降下に、トランジスタQ2のベース・エミッタ間電圧降下VonをトランジスタQ2およびダイオードD2の電圧降下にそれぞれ置き換えた式が成り立つので、本発明の効果はまったく同じである。
【0062】
また、本実施例では、カレントミラー回路によってバイアスされるトランジスタは1つになっているが、通常用いられるカレントミラー回路と同様に、複数のトランジスタをバイアスしても同様の効果が得られることは言うまでもない。
【0063】
(第9の実施例)
図10は、本発明のバイアス回路の第9の実施例を示す図である。
【0064】
本実施例におけるバイアス回路は、図15に示した従来のバイアス回路における電源VCCとして、図2に示したバイアス回路を用いている。具体的には、図15に示したバイアス回路における電源VCCおよび抵抗R1を、図2に示したバイアス回路で置き換えている。これにより、I1を安定化させることができるため、ベースバイアス電流Ibを安定化させることができる。
【0065】
(第10の実施例)
図11は、本発明のバイアス回路の第10の実施例を示す図である。
【0066】
本実施例におけるバイアス回路は、高周波増幅トランジスタにバイアスを提供するものである。高周波信号は容量C1を介してトランジスタQ1に入力され、増幅された高周波信号は容量C2を介して出力される。
【0067】
図12は、図11に示したバイアス回路において、数11で表されるAの値を約1にした場合の電源電圧VCCの変化に対するバイアス電流Ibの変化を示した図である。なお、抵抗R1を2.0kΩ、抵抗R3を9.8kΩ、抵抗R4を1.7kΩとし、トランジスタQ2には直流輸送効率α0=0.975のガリウム砒素ヘテロバイポーラトランジスタを用いている。
【0068】
図12に示すように、Aの値を約1にした場合は、電源電圧を変化させてもバイアス電流はほとんど変化しない。
【0069】
ここで、数11でA=1としてα0について解くと、
【0070】
【数17】
【0071】
となる。
【0072】
通常のバイポーラトランジスタでは、α0は、0.9<α0<1.0の値を取るため、電源電圧が変化した際バイアス電流を変化させないようにするためには、R1,R3,R4を、
【0073】
【数18】
【0074】
となるように選ぶのが好ましい。
【0075】
図13は、図11に示したバイアス回路において、数11で表されるAの値を約1.35にした場合の電源電圧VCCの変化に対するバイアス電流Ibの変化を示した図である。なお、抵抗R1を2.0kΩ、抵抗R3を9.8kΩ、抵抗R4を1.2kΩとし、トランジスタQ2には直流輸送効率α0=0.975のガリウム砒素ヘテロバイポーラトランジスタを用いている。
【0076】
図13に示すように、Aの値を1よりも大きくした場合は、電源電圧を増加させるとバイアス電流は減少する。
【0077】
図14は、図11に示したバイアス回路において、数11で表されるAの値を約0.77にした場合の電源電圧VCCの変化に対するバイアス電流Ibの変化を示した図である。なお、抵抗R1を2.0kΩ、抵抗R3を9.8kΩ、抵抗R4を2.3kΩとし、トランジスタQ2に直流輸送効率α0=0.975のガリウム砒素ヘテロバイポーラトランジスタを用いている。
【0078】
図14に示すように、Aの値を1よりも小さくした場合は、電源電圧を増加させるとバイアス電流は増加する。
【0079】
このとき、0<A<2の範囲であるので、
【0080】
【数19】
【0081】
の条件であっても、バイアス電流の変動量は、図16に示した従来のバイアス回路よりも小さくなる。
【0082】
なお、以上の実施例で示した数値は、本発明のバイアス回路の使用目的やトランジスタの特性などによって最適化されるものとする。
【0083】
また、以上の実施例では、トランジスタQ2にガリウム砒素ヘテロバイポーラトランジスタを用いて説明している部分があるが、トランジスタQ2には、SiバイポーラやSiGe−HBTなど、いかなるバイポーラトランジスタを用いても、同様の効果が得られることは言うまでもない。
【0084】
更に、以上の実施例では、定電圧源V1として、ダイオード、ツェナーダイオード、レベルシフト回路などを用いているが、定電圧源V1には、いかなる基準電圧発生回路を用いても同様の効果が得られることも言うまでもない。
【0085】
【発明の効果】
以上説明したように本発明においては、第2のトランジスタのコレクタが第1の抵抗を介して電源に接続されるとともに、第2の抵抗を介して第1のトランジスタのベースに接続され、第2のトランジスタのベースが第3の抵抗を介して電源に接続され、第2のトランジスタのエミッタが定電圧源および第4の抵抗を直列に介して接地され、第2のトランジスタのコレクタから第2の抵抗を介して第1のトランジスタにバイアス電流を供給するように構成されている。
【0086】
これにより、電源電圧が変動した時のバイアス供給量を、第1、第3および第4の抵抗の抵抗値に応じて制御することができるため、電源電圧によらずにバイアス供給量を安定化させることができる。
【図面の簡単な説明】
【図1】本発明のバイアス回路の実施の一形態を示す図である。
【図2】本発明のバイアス回路の第1の実施例を示す図である。
【図3】本発明のバイアス回路の第2の実施例を示す図である。
【図4】本発明のバイアス回路の第3の実施例を示す図である。
【図5】本発明のバイアス回路の第4の実施例を示す図である。
【図6】本発明のバイアス回路の第5の実施例を示す図である。
【図7】本発明のバイアス回路の第6の実施例を示す図である。
【図8】本発明のバイアス回路の第7の実施例を示す図である。
【図9】本発明のバイアス回路の第8の実施例を示す図である。
【図10】本発明のバイアス回路の第9の実施例を示す図である。
【図11】本発明のバイアス回路の第10の実施例を示す図である。
【図12】図11に示したバイアス回路による電源電圧に対するバイアス電流の特性の一例を示す図である。
【図13】図11に示したバイアス回路による電源電圧に対するバイアス電流の特性の他の例を示す図である。
【図14】図11に示したバイアス回路による電源電圧に対するバイアス電流の特性の他の例を示す図である。
【図15】従来のバイアス回路の一構成例を示す図である。
【図16】図15に示したバイアス回路による電源電圧に対するバイアス電流の特性を示す図である。
【符号の説明】
Vcc 電源
V1 定電圧源
R1〜R7,RB1,RB2,R21〜R2n 抵抗
Q1,Q2,Q11〜Q1n トランジスタ
D1〜D3 ダイオード
Z1 ツェナーダイオード
C1,C2 容量
L 負荷
Claims (8)
- 第1のトランジスタを有するバイアス回路において、
コレクタが第1の抵抗を介して電源に接続されるとともに、第2の抵抗を介して前記第1のトランジスタのベースに接続され、ベースが第3の抵抗を介して前記電源に接続され、エミッタが定電圧源および第4の抵抗を直列に介して接地される第2のトランジスタを有し、
前記第2のトランジスタのコレクタから前記第2の抵抗を介して前記第1のトランジスタにバイアス電流を供給することを特徴とするバイアス回路。 - 複数の第1のトランジスタを有するバイアス回路において、
コレクタが第1の抵抗を介して電源に接続されるとともに、複数の第2の抵抗のそれぞれを介して前記複数の第1のトランジスタのそれぞれのベースに接続され、ベースが第3の抵抗を介して前記電源に接続され、エミッタが定電圧源および第4の抵抗を直列に介して接地される第2のトランジスタを有し、
前記第2のトランジスタのコレクタから前記第2の抵抗を介して前記第1のトランジスタにバイアス電流を供給することを特徴とするバイアス回路。 - 第1のトランジスタを具備するカレントミラー回路を有するバイアス回路において、
コレクタが第1の抵抗を介して電源に接続されるとともに、第2の抵抗を介して前記カレントミラー回路内の前記第1のトランジスタのベースに接続され、ベースが第3の抵抗を介して前記電源に接続され、エミッタが定電圧源および第4の抵抗を直列に介して接地される第2のトランジスタを有し、
前記第2のトランジスタのコレクタから前記第2の抵抗を介して前記カレントミラー回路内の前記第1のトランジスタにリファレンス電流を供給することを特徴とするバイアス回路。 - 前記定電圧源としてダイオードを用いることを特徴とする請求項1から3のいずれか1項に記載のバイアス回路。
- 前記定電圧源としてツェナーダイオードを用いることを特徴とする請求項1から3のいずれか1項に記載のバイアス回路。
- 前記定電圧源としてレベルシフト回路を用いることを特徴とする請求項1から3のいずれか1項に記載のバイアス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001246594A JP3775488B2 (ja) | 2001-08-15 | 2001-08-15 | バイアス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001246594A JP3775488B2 (ja) | 2001-08-15 | 2001-08-15 | バイアス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003058262A JP2003058262A (ja) | 2003-02-28 |
JP3775488B2 true JP3775488B2 (ja) | 2006-05-17 |
Family
ID=19076107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001246594A Expired - Fee Related JP3775488B2 (ja) | 2001-08-15 | 2001-08-15 | バイアス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3775488B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101734A (ja) | 2003-09-22 | 2005-04-14 | Toshiba Corp | 高出力増幅回路 |
JP2005101733A (ja) | 2003-09-22 | 2005-04-14 | Toshiba Corp | バイアス回路 |
US7304541B2 (en) * | 2005-06-15 | 2007-12-04 | Fairchild Semiconductor Corporation | Temperature compensated voltage regulator integrated with MMIC's |
JP2007281930A (ja) * | 2006-04-07 | 2007-10-25 | Matsushita Electric Ind Co Ltd | バイアス回路 |
-
2001
- 2001-08-15 JP JP2001246594A patent/JP3775488B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003058262A (ja) | 2003-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7151365B2 (en) | Constant voltage generator and electronic equipment using the same | |
US6806775B2 (en) | Power amplifier circuit | |
KR100547236B1 (ko) | 전력증폭기에서의 바이어스 안정화 회로 | |
US7573324B2 (en) | Reference voltage generator | |
KR20060028817A (ko) | 고전력 증폭기용 온도-보상형 바이어스 회로 | |
JP3775488B2 (ja) | バイアス回路 | |
US6566852B2 (en) | Voltage generator, output circuit for error detector, and current generator | |
US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
JP2002198733A (ja) | 発振回路 | |
US20040056721A1 (en) | Bias circuit with controlled temperature dependence | |
US7012469B2 (en) | Integrated circuit device having high efficiency at the time of low power output | |
JPH073646B2 (ja) | 定電流回路 | |
JP2000134045A (ja) | 電圧・電流変換回路 | |
JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
US6737848B2 (en) | Reference voltage source | |
JPH0669140B2 (ja) | レベルシフト回路 | |
JPH0720960A (ja) | 電流発生装置 | |
US4262244A (en) | Circuit providing improved rejection to power supply variations to current sources driven therefrom | |
JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
JP3105716B2 (ja) | カレントミラー回路 | |
JP3825304B2 (ja) | 発振回路 | |
JP3282402B2 (ja) | 直線検波回路 | |
JPH0379123A (ja) | 定電流源回路 | |
JP2609668B2 (ja) | レベルシフト回路 | |
JPS63305415A (ja) | カレント・ミラー回路配置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040426 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041129 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060124 |
|
TRDD | Decision of grant or rejection written | ||
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |