JP3827407B2 - 半導体搭載用基板 - Google Patents
半導体搭載用基板 Download PDFInfo
- Publication number
- JP3827407B2 JP3827407B2 JP17857097A JP17857097A JP3827407B2 JP 3827407 B2 JP3827407 B2 JP 3827407B2 JP 17857097 A JP17857097 A JP 17857097A JP 17857097 A JP17857097 A JP 17857097A JP 3827407 B2 JP3827407 B2 JP 3827407B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- chip
- semiconductor device
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Adhesives Or Adhesive Processes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、生産性に優れ、はんだ付け時に生じるポップコーン現象が発生しにくいボールグリッドアレイ（以下、ＢＧＡと称する）半導体装置及びそれを搭載する基板に関し、特に、回路配線を有する基板上に半導体チップが搭載され、該半導体チップの電極と前記回路配線とを電気的に接続し、少なくとも前記半導体チップが樹脂で封止され、前記半導体チップが搭載された面と反対側の面に複数のはんだバンプが設けられているボールグリッドアレイ半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
近年の半導体装置の高機能化に伴い、面付実装型パッケージの外部リードの数は増大する傾向にある。これらの半導体装置の代表例がＱＦＰ（Quad Flat Pakage）である。ＱＦＰは半導体装置の側面に外部リードを設けているため、外部リードの間隔を狭くしたとしても、外部リードの数の増大によりパッケージサイズは大型化の傾向にある。これに対して、近年、開発された面付実装型パッケージがＢＧＡ半導体装置である。このＢＧＡ半導体装置は、図１に示すように、回路配線を有する基板１の片側の面の面２に半導体チップ３を、搭載し、基板１と半導体チップを金ワイヤ等４で電気的に接続し、基板１の半導体チップを搭載した面２を封止樹脂５で封止している。また、基板１の半導体チップを搭載した面の反対側の面６に、半導体チップと電気的に接続した複数の電極７を形成し、電極７上にはんだバンプ８を設けて外部電極としている。このはんだバンプ８は、面６上にアレイ状に配置されているため、ＱＦＰと比較するとより多くの外部電極が設けられ、また、同じ外部電極数なら、ＱＦＰよりもパッケージサイズが小さくできるという特徴を有する。このＢＧＡ半導体装置を、実装基板上に位置決めして搭載し、実装基板とパッケージを加熱することによりはんだバンプ８をリフローし、実装基板上の電極と接続する。
前記ＢＧＡ半導体装置に関する技術については、米国特許第５，２４１，１３３号に記載されている。
【０００３】
【発明が解決しようとする課題】
このＢＧＡ半導体装置の問題点としては、IEEE TRANSACTIONS ON COPONENTS,PACKAGING,AND MANUFACTURING TECHNOLOGY-PART B,vol 18,No3,pp491〜495,1995 に記載されているような、はんだリフロー時のポップコーン現象がある。ポップコーン現象とは、半導体装置が吸湿し、リフロー時の温度により、吸湿した水分が気化し、半導体装置内にクラックが発生する現象である。このポップコーン現象を防ぐためには、防湿梱包を行ったり、はんだリフローする前に乾燥する必要があり、ポップコーン現象が起きない半導体装置が要求されている。本発明は、ポップコーン現象の発生しにくいＢＧＡ半導体装置、半導体搭載用基板、さらには、生産性に優れた半導体搭載用基板を提供するものである。
【０００４】
【課題を解決するための手段】
上記、問題点を解決するために、本発明者らは、上記課題を解決するため、鋭意研究を重ねた結果、半導体チップが搭載される回路基板において、半導体チップが搭載される部分に予め接着剤層が設けられており、この接着剤層が、基板のスルーホールを塞がない構造を有させることにより、ＢＧＡ半導体装置におけるポップコーン現象を起しにくくすることを見出し、本発明を完成することにいたった。
【０００５】
すなわち、本発明は、（１）半導体チップが搭載される回路配線を有する基板において、半導体チップが搭載される部分に銅メッキが施されたスルーホールを有し、このスルーホールのチップ搭載側の逆側が開口しており、さらに半導体チップが搭載される部分に、熱可塑性樹脂からなる接着剤層がスルーホールを塞がないように設けられている半導体搭載用基板、
（２） （１）に記載の接着剤層が、熱可塑性樹脂の他に金属または無機フィラーを含む半導体搭載用基板、
（３） （１）または（２）に記載の半導体搭載用基板を用いることを特徴とする半導体装置、
を提供するものである。
【０００６】
【発明の実施の形態】
ポップコーン現象が発生する原因としては、半導体チップ下の接着剤層部分に入った水分が、はんだリフロー時の温度により、気化し、その発生圧力により、クラックが発生するものと考えられている。本発明においては、回路基板のチップ搭載にスルーホールがあり、かつ、このスルーホール部が塞がれていないため、はんだリフロー時に発生する水蒸気がこのスルーホールを通じて、外部に容易に逃げる事ができ、チップ下に圧力が発生しないために、クラックが生じにくくなっているものと考えられる。
【０００７】
本発明で、使用される接着剤用の熱可塑性樹脂としては、ポリエーテルスルホン、ポリスルホン、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、ポリイミド、ポリエーテルイミド、ポリアミドイミド、芳香族ポリアミド、ポリパラバン酸、ポリフェニレンエーテル等が挙げられる。これらは、単独でも又は２種以上混合して用いても差し支えない。
【０００８】
又、接着剤の熱伝導率を上げたり、電気伝導性を出すために、熱可塑性樹脂に金属または無機フィラーを混合することができる。本発明で使用される金属または無機フィラーとしては、一般的に知られているもの、即ち、金、銀、白金、パラジウム、アルミニウム、スズ、鉛、亜鉛、ニッケル、カーボン、鉄、銅、アルミナ、窒化アルミニウム、窒化ホウ素、酸化スズ、酸化鉄、酸化銅、タルク、雲母、カオリナイト、炭酸カルシウム、シリカ、酸化チタン等が挙げられる。これらは、単独でもまたは２種以上混合して用いても差し支えない。
【０００９】
熱可塑性樹脂からなる接着剤は、有機溶剤に溶かしたペースト状、または、押し出し成形またはキャスト法により成形したフィルム状である。ペースト状の場合は、回路基板状にスクリーン印刷または、ディスペンサー、またはスタンピングにより塗布した後、溶剤を乾燥させて、接着剤付き回路基板を得ることができる。又、フィルム状の場合は、フィルムを所定の大きさにした後、回路基板へ熱圧着することにより、接着剤付き回路基板を得ることができる。
【００１０】
一方、半導体チップの接着剤として、一般的に使用される、エポキシ樹脂等の熱硬化性樹脂タイプの接着剤を用いた場合、チップを接着する際に、気泡を除去するために、スクラブの操作が必要で、接着の際に、スルーホール部を埋めてしまい、ポップコーン現象に対する効果が得られない。
【００１１】
以下、本発明を図面（図１）を参照しながら詳細に説明する。
半導体チップが搭載される回路配線板を製造する方法は一般的なプリント配線板の製造方法で行われる。即ち、特に限定されるものではないが、ガラスエポキシ銅張積層板、ガラス変性ポリイミド銅張積層板、ガラスポリイミド銅張積層板、ガラスＢＴレジン銅張積層板、ガラスポリフェニレンオキサイド樹脂銅張積層板、アラミド樹脂銅張積層板、ポリイミド樹脂銅張積層板等の絶縁樹脂基板１を、ドリルにより孔明け後、銅メッキを施し、スルーホール１０を形成する。その後、パターニングにより所定の配線回路を形成し、絶縁性樹脂組成物からなるソルダーレジスト皮膜１１を形成する。この際、ソルダーレジスト皮膜がチップが搭載される部分のスルーホールを覆わないようにする。このようにして、回路配線板を製造した後、前述の方法により、熱可塑性樹脂からなる接着剤層９を形成した後、所定の大きさに外形加工を行い、半導体チップが搭載される回路配線基板を得ることができる。
【００１２】
本発明の回路配線基板を用いて、半導体装置を製造する場合、半導体チップ３を、接着剤層に熱圧着する。熱圧着する条件は、使用する接着剤に依存して一概に決められないが、一般的には、温度が２００〜４００℃であり、圧力は0.01〜20kg/cm2、時間は１〜120秒である。
チップを接着後、ワイヤボンディング４によりチップと基板の電気的接続を行ない、封止樹脂５をトランスファーモールドまたはポッティングにより、封止することにより、ＢＧＡ半導体装置を得ることができる。
【００１３】
【実施例】
以下、実施例として本発明のより具体的な実施の様態を、図面を参照しながら説明する。
実施例１
絶縁基板として、三菱ガス化学製のＢＴ−ＨＬ８３０、厚み０．５mmtのガラスＢＴレジン銅張積層板を使用して、図２、３、４に示すような基板を作製した。孔は、0.2mm径のドリルにより加工し、銅メッキを施し、スルーホール１０を形成した。ランド径は0.4ｍｍφである。外形寸法は、20mm角であり、チップが搭載される部分は銅箔１２がそのまま残されており、その大きさは、9mm角である。チップが搭載される部分以外は、ソルダーレジスト皮膜として、太陽インキ社のPSR4000、１１をコーティングした。次に、熱可塑性樹脂接着剤であるテクノアルファ社製のペーストタイプであるステイスティック１８１をスクリーン印刷により約40μm塗布９した（図５）後、150℃、３０分間乾燥して、接着剤付き半導体搭載用基板を得た。８mm角、厚さ0.4mmの半導体チップ３を５kg/cm2、温度200℃の条件で熱圧着した（図６）。チップ下のスルーホール１０は接着剤により塞がれることはなかった。その後、液状封止材である日立化成社製のCEC1400をポッティング、硬化し、半導体装置を得た。この半導体装置の１０個を８５℃、８５％ＲＨの恒温恒湿槽内で４８時間吸湿させた後、240℃のはんだ槽に３０秒間浸漬するはんだ耐熱性試験を行なった後、超音波顕微鏡により、半導体装置内の剥離またはクラックを観察したところ、剥離またはクラックは認められなかった。
【００１４】
実施例２
熱可塑性接着剤層として、ポリイミドタイプのフィルムである三井東圧化学社製のレグルス−ＵＡＴを、実施例１で示した基板に温度280℃、圧力５kg/cm2、時間２０秒の条件で張付けた後、半導体チップを温度３００℃、圧力１０kg/cm2、時間１０秒の条件で接着した後は、実施例１と同様な組み立て、試験を行なったところ、半導体装置内に剥離またはクラックは認められなかった。
【００１５】
比較例１
実施例１と同様の基板を用い、接着剤として、銀入りエポキシ樹脂であるエイブルスティック社のエイブルスボンド ８４L-1LMにより、チップを接着した。接着後の断面を図７に示すが、チップ下のスルーホール１０'は接着剤が入り、塞がれていた。実施例１と同様な評価を行ったところ、半導体装置１０個中、全てにクラックが発生した。
【００１６】
【発明の効果】
実施例および比較例にて説明したごとく、本発明による半導体チップ搭載用の基板は、熱可塑性樹脂からなる接着剤層をあらかじめ、設けることにより、はんだリフロー時に発生する水蒸気を外部に抜けやすい構造を得ることができ、ポップコーン現象を起こしにくい、ＢＧＡ半導体装置として、有効なものである。
【図面の簡単な説明】
【図１】本発明のＢＧＡ半導体装置の構成を示す断面図
【図２】本発明の半導体搭載用基板の回路配線を行なった後の断面図
【図３】本発明の半導体搭載用基板において、ソルダーレジスト皮膜を施した後の断面図
【図４】本発明の半導体搭載用基板（図２）をチップ搭載側から見た平面図
【図５】本発明の半導体搭載用基板において、熱可塑性樹脂からなる接着剤層を設けた後の断面図
【図６】本発明の半導体搭載用基板に半導体チップを搭載した後の断面図
【図７】半導体搭載用基板に熱硬化性樹脂からなる接着剤を用いて、半導体チップを搭載した後の断面図
【符号の説明】
１ 基板
２ 基板の半導体チップを搭載する面
３ 半導体チップ
４ 金線
５ 封止樹脂
６ 基板のはんだバンプを設ける面
７ 基板上の電極
８ はんだバンプ
９ 接着剤層
10 スルーホール
11 ソルダーレジスト皮膜
12 半導体チップを搭載する銅箔
【発明の属する技術分野】
本発明は、生産性に優れ、はんだ付け時に生じるポップコーン現象が発生しにくいボールグリッドアレイ（以下、ＢＧＡと称する）半導体装置及びそれを搭載する基板に関し、特に、回路配線を有する基板上に半導体チップが搭載され、該半導体チップの電極と前記回路配線とを電気的に接続し、少なくとも前記半導体チップが樹脂で封止され、前記半導体チップが搭載された面と反対側の面に複数のはんだバンプが設けられているボールグリッドアレイ半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
近年の半導体装置の高機能化に伴い、面付実装型パッケージの外部リードの数は増大する傾向にある。これらの半導体装置の代表例がＱＦＰ（Quad Flat Pakage）である。ＱＦＰは半導体装置の側面に外部リードを設けているため、外部リードの間隔を狭くしたとしても、外部リードの数の増大によりパッケージサイズは大型化の傾向にある。これに対して、近年、開発された面付実装型パッケージがＢＧＡ半導体装置である。このＢＧＡ半導体装置は、図１に示すように、回路配線を有する基板１の片側の面の面２に半導体チップ３を、搭載し、基板１と半導体チップを金ワイヤ等４で電気的に接続し、基板１の半導体チップを搭載した面２を封止樹脂５で封止している。また、基板１の半導体チップを搭載した面の反対側の面６に、半導体チップと電気的に接続した複数の電極７を形成し、電極７上にはんだバンプ８を設けて外部電極としている。このはんだバンプ８は、面６上にアレイ状に配置されているため、ＱＦＰと比較するとより多くの外部電極が設けられ、また、同じ外部電極数なら、ＱＦＰよりもパッケージサイズが小さくできるという特徴を有する。このＢＧＡ半導体装置を、実装基板上に位置決めして搭載し、実装基板とパッケージを加熱することによりはんだバンプ８をリフローし、実装基板上の電極と接続する。
前記ＢＧＡ半導体装置に関する技術については、米国特許第５，２４１，１３３号に記載されている。
【０００３】
【発明が解決しようとする課題】
このＢＧＡ半導体装置の問題点としては、IEEE TRANSACTIONS ON COPONENTS,PACKAGING,AND MANUFACTURING TECHNOLOGY-PART B,vol 18,No3,pp491〜495,1995 に記載されているような、はんだリフロー時のポップコーン現象がある。ポップコーン現象とは、半導体装置が吸湿し、リフロー時の温度により、吸湿した水分が気化し、半導体装置内にクラックが発生する現象である。このポップコーン現象を防ぐためには、防湿梱包を行ったり、はんだリフローする前に乾燥する必要があり、ポップコーン現象が起きない半導体装置が要求されている。本発明は、ポップコーン現象の発生しにくいＢＧＡ半導体装置、半導体搭載用基板、さらには、生産性に優れた半導体搭載用基板を提供するものである。
【０００４】
【課題を解決するための手段】
上記、問題点を解決するために、本発明者らは、上記課題を解決するため、鋭意研究を重ねた結果、半導体チップが搭載される回路基板において、半導体チップが搭載される部分に予め接着剤層が設けられており、この接着剤層が、基板のスルーホールを塞がない構造を有させることにより、ＢＧＡ半導体装置におけるポップコーン現象を起しにくくすることを見出し、本発明を完成することにいたった。
【０００５】
すなわち、本発明は、（１）半導体チップが搭載される回路配線を有する基板において、半導体チップが搭載される部分に銅メッキが施されたスルーホールを有し、このスルーホールのチップ搭載側の逆側が開口しており、さらに半導体チップが搭載される部分に、熱可塑性樹脂からなる接着剤層がスルーホールを塞がないように設けられている半導体搭載用基板、
（２） （１）に記載の接着剤層が、熱可塑性樹脂の他に金属または無機フィラーを含む半導体搭載用基板、
（３） （１）または（２）に記載の半導体搭載用基板を用いることを特徴とする半導体装置、
を提供するものである。
【０００６】
【発明の実施の形態】
ポップコーン現象が発生する原因としては、半導体チップ下の接着剤層部分に入った水分が、はんだリフロー時の温度により、気化し、その発生圧力により、クラックが発生するものと考えられている。本発明においては、回路基板のチップ搭載にスルーホールがあり、かつ、このスルーホール部が塞がれていないため、はんだリフロー時に発生する水蒸気がこのスルーホールを通じて、外部に容易に逃げる事ができ、チップ下に圧力が発生しないために、クラックが生じにくくなっているものと考えられる。
【０００７】
本発明で、使用される接着剤用の熱可塑性樹脂としては、ポリエーテルスルホン、ポリスルホン、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、ポリイミド、ポリエーテルイミド、ポリアミドイミド、芳香族ポリアミド、ポリパラバン酸、ポリフェニレンエーテル等が挙げられる。これらは、単独でも又は２種以上混合して用いても差し支えない。
【０００８】
又、接着剤の熱伝導率を上げたり、電気伝導性を出すために、熱可塑性樹脂に金属または無機フィラーを混合することができる。本発明で使用される金属または無機フィラーとしては、一般的に知られているもの、即ち、金、銀、白金、パラジウム、アルミニウム、スズ、鉛、亜鉛、ニッケル、カーボン、鉄、銅、アルミナ、窒化アルミニウム、窒化ホウ素、酸化スズ、酸化鉄、酸化銅、タルク、雲母、カオリナイト、炭酸カルシウム、シリカ、酸化チタン等が挙げられる。これらは、単独でもまたは２種以上混合して用いても差し支えない。
【０００９】
熱可塑性樹脂からなる接着剤は、有機溶剤に溶かしたペースト状、または、押し出し成形またはキャスト法により成形したフィルム状である。ペースト状の場合は、回路基板状にスクリーン印刷または、ディスペンサー、またはスタンピングにより塗布した後、溶剤を乾燥させて、接着剤付き回路基板を得ることができる。又、フィルム状の場合は、フィルムを所定の大きさにした後、回路基板へ熱圧着することにより、接着剤付き回路基板を得ることができる。
【００１０】
一方、半導体チップの接着剤として、一般的に使用される、エポキシ樹脂等の熱硬化性樹脂タイプの接着剤を用いた場合、チップを接着する際に、気泡を除去するために、スクラブの操作が必要で、接着の際に、スルーホール部を埋めてしまい、ポップコーン現象に対する効果が得られない。
【００１１】
以下、本発明を図面（図１）を参照しながら詳細に説明する。
半導体チップが搭載される回路配線板を製造する方法は一般的なプリント配線板の製造方法で行われる。即ち、特に限定されるものではないが、ガラスエポキシ銅張積層板、ガラス変性ポリイミド銅張積層板、ガラスポリイミド銅張積層板、ガラスＢＴレジン銅張積層板、ガラスポリフェニレンオキサイド樹脂銅張積層板、アラミド樹脂銅張積層板、ポリイミド樹脂銅張積層板等の絶縁樹脂基板１を、ドリルにより孔明け後、銅メッキを施し、スルーホール１０を形成する。その後、パターニングにより所定の配線回路を形成し、絶縁性樹脂組成物からなるソルダーレジスト皮膜１１を形成する。この際、ソルダーレジスト皮膜がチップが搭載される部分のスルーホールを覆わないようにする。このようにして、回路配線板を製造した後、前述の方法により、熱可塑性樹脂からなる接着剤層９を形成した後、所定の大きさに外形加工を行い、半導体チップが搭載される回路配線基板を得ることができる。
【００１２】
本発明の回路配線基板を用いて、半導体装置を製造する場合、半導体チップ３を、接着剤層に熱圧着する。熱圧着する条件は、使用する接着剤に依存して一概に決められないが、一般的には、温度が２００〜４００℃であり、圧力は0.01〜20kg/cm2、時間は１〜120秒である。
チップを接着後、ワイヤボンディング４によりチップと基板の電気的接続を行ない、封止樹脂５をトランスファーモールドまたはポッティングにより、封止することにより、ＢＧＡ半導体装置を得ることができる。
【００１３】
【実施例】
以下、実施例として本発明のより具体的な実施の様態を、図面を参照しながら説明する。
実施例１
絶縁基板として、三菱ガス化学製のＢＴ−ＨＬ８３０、厚み０．５mmtのガラスＢＴレジン銅張積層板を使用して、図２、３、４に示すような基板を作製した。孔は、0.2mm径のドリルにより加工し、銅メッキを施し、スルーホール１０を形成した。ランド径は0.4ｍｍφである。外形寸法は、20mm角であり、チップが搭載される部分は銅箔１２がそのまま残されており、その大きさは、9mm角である。チップが搭載される部分以外は、ソルダーレジスト皮膜として、太陽インキ社のPSR4000、１１をコーティングした。次に、熱可塑性樹脂接着剤であるテクノアルファ社製のペーストタイプであるステイスティック１８１をスクリーン印刷により約40μm塗布９した（図５）後、150℃、３０分間乾燥して、接着剤付き半導体搭載用基板を得た。８mm角、厚さ0.4mmの半導体チップ３を５kg/cm2、温度200℃の条件で熱圧着した（図６）。チップ下のスルーホール１０は接着剤により塞がれることはなかった。その後、液状封止材である日立化成社製のCEC1400をポッティング、硬化し、半導体装置を得た。この半導体装置の１０個を８５℃、８５％ＲＨの恒温恒湿槽内で４８時間吸湿させた後、240℃のはんだ槽に３０秒間浸漬するはんだ耐熱性試験を行なった後、超音波顕微鏡により、半導体装置内の剥離またはクラックを観察したところ、剥離またはクラックは認められなかった。
【００１４】
実施例２
熱可塑性接着剤層として、ポリイミドタイプのフィルムである三井東圧化学社製のレグルス−ＵＡＴを、実施例１で示した基板に温度280℃、圧力５kg/cm2、時間２０秒の条件で張付けた後、半導体チップを温度３００℃、圧力１０kg/cm2、時間１０秒の条件で接着した後は、実施例１と同様な組み立て、試験を行なったところ、半導体装置内に剥離またはクラックは認められなかった。
【００１５】
比較例１
実施例１と同様の基板を用い、接着剤として、銀入りエポキシ樹脂であるエイブルスティック社のエイブルスボンド ８４L-1LMにより、チップを接着した。接着後の断面を図７に示すが、チップ下のスルーホール１０'は接着剤が入り、塞がれていた。実施例１と同様な評価を行ったところ、半導体装置１０個中、全てにクラックが発生した。
【００１６】
【発明の効果】
実施例および比較例にて説明したごとく、本発明による半導体チップ搭載用の基板は、熱可塑性樹脂からなる接着剤層をあらかじめ、設けることにより、はんだリフロー時に発生する水蒸気を外部に抜けやすい構造を得ることができ、ポップコーン現象を起こしにくい、ＢＧＡ半導体装置として、有効なものである。
【図面の簡単な説明】
【図１】本発明のＢＧＡ半導体装置の構成を示す断面図
【図２】本発明の半導体搭載用基板の回路配線を行なった後の断面図
【図３】本発明の半導体搭載用基板において、ソルダーレジスト皮膜を施した後の断面図
【図４】本発明の半導体搭載用基板（図２）をチップ搭載側から見た平面図
【図５】本発明の半導体搭載用基板において、熱可塑性樹脂からなる接着剤層を設けた後の断面図
【図６】本発明の半導体搭載用基板に半導体チップを搭載した後の断面図
【図７】半導体搭載用基板に熱硬化性樹脂からなる接着剤を用いて、半導体チップを搭載した後の断面図
【符号の説明】
１ 基板
２ 基板の半導体チップを搭載する面
３ 半導体チップ
４ 金線
５ 封止樹脂
６ 基板のはんだバンプを設ける面
７ 基板上の電極
８ はんだバンプ
９ 接着剤層
10 スルーホール
11 ソルダーレジスト皮膜
12 半導体チップを搭載する銅箔
Claims (3)
- 半導体チップが搭載される回路配線を有する基板において、半導体チップが搭載される部分に銅メッキが施されたスルーホールを有し、このスルーホールのチップ搭載側の逆側が開口しており、さらに半導体チップが搭載される部分に、熱可塑性樹脂からなる接着剤層がスルーホールを塞がないように設けられていることを特徴とする半導体搭載用基板。
- 請求項１に記載の接着剤層が、熱可塑性樹脂の他に金属または無機フィラーを含むことを特徴とする半導体搭載用基板。
- 請求項１または２に記載の半導体搭載用基板を用いることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17857097A JP3827407B2 (ja) | 1997-07-03 | 1997-07-03 | 半導体搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17857097A JP3827407B2 (ja) | 1997-07-03 | 1997-07-03 | 半導体搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126627A JPH1126627A (ja) | 1999-01-29 |
| JP3827407B2 true JP3827407B2 (ja) | 2006-09-27 |
Family
ID=16050799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17857097A Expired - Lifetime JP3827407B2 (ja) | 1997-07-03 | 1997-07-03 | 半導体搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3827407B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3485509B2 (ja) * | 1999-10-28 | 2004-01-13 | シャープ株式会社 | フリップチップ型半導体装置及びその製造方法 |
| JP4659802B2 (ja) * | 2007-09-25 | 2011-03-30 | シャープ株式会社 | 絶縁性配線基板、これを用いた半導体パッケージ、および絶縁性配線基板の製造方法 |
| JP5230580B2 (ja) * | 2009-11-09 | 2013-07-10 | パナソニック株式会社 | 半導体装置およびその実装方法 |
-
1997
- 1997-07-03 JP JP17857097A patent/JP3827407B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1126627A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100670751B1 (ko) | 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의 제조방법 | |
| JPH11186294A (ja) | 半導体パッケージ及びその製造方法 | |
| US8546922B2 (en) | Wiring board | |
| US7545028B2 (en) | Solder ball assembly for a semiconductor device and method of fabricating same | |
| JP3827407B2 (ja) | 半導体搭載用基板 | |
| JPH07283336A (ja) | チップキャリア | |
| JPH104151A (ja) | 半導体装置およびその製造方法 | |
| JP3768653B2 (ja) | 半導体装置 | |
| JPH0883971A (ja) | プリント配線板用の穴埋めインク | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| CN108109973A (zh) | 芯片封装结构及其制造方法 | |
| JPS60120588A (ja) | 印刷配線板 | |
| JP2004200608A (ja) | プリント配線基板およびその製造方法 | |
| JP2000114424A (ja) | 半導体素子実装基板 | |
| JPH1056097A (ja) | 半導体装置及びその製造方法 | |
| JP2003017624A (ja) | 半導体装置 | |
| JP2014103382A (ja) | 半田ボールおよびこれを用いた印刷回路基板、並びに半導体パッケージ | |
| JP2000223613A (ja) | 半導体装置 | |
| JP2004172425A (ja) | 電子装置 | |
| JP4696368B2 (ja) | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 | |
| JPH0864711A (ja) | 半導体用パッケージ | |
| JPH08264679A (ja) | 半導体装置 | |
| JP2000058563A (ja) | プラスチックパッケ−ジ | |
| JPS63261778A (ja) | プリント配線板 | |
| JPH1051110A (ja) | プリント配線板およびそれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060704 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150714 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |