JPH07283336A - チップキャリア - Google Patents
チップキャリアInfo
- Publication number
- JPH07283336A JPH07283336A JP6067154A JP6715494A JPH07283336A JP H07283336 A JPH07283336 A JP H07283336A JP 6067154 A JP6067154 A JP 6067154A JP 6715494 A JP6715494 A JP 6715494A JP H07283336 A JPH07283336 A JP H07283336A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead
- mounting
- connection
- chip carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ＱＦＰ型の半導体装置の製造設備をそのまま使
用でき、従来のＢＧＡより放熱性・接続信頼性の高い、
新規なＢＧＡ型のチップキャリアを提供する。 【構成】チップ搭載用金属板の表面に、搭載部を除く形
状に設けられた絶縁性シートを介して、所定の導体パタ
ーンよりなるリードが、半導体集積回路素子と接続され
る多数の始端より略放射状に外側に延びており、それら
の末端が前記絶縁性基材の表面に略マトリクス状に配置
されており、個々の前記末端には、外部回路との接続用
の球状パッドが設けられている。
用でき、従来のＢＧＡより放熱性・接続信頼性の高い、
新規なＢＧＡ型のチップキャリアを提供する。 【構成】チップ搭載用金属板の表面に、搭載部を除く形
状に設けられた絶縁性シートを介して、所定の導体パタ
ーンよりなるリードが、半導体集積回路素子と接続され
る多数の始端より略放射状に外側に延びており、それら
の末端が前記絶縁性基材の表面に略マトリクス状に配置
されており、個々の前記末端には、外部回路との接続用
の球状パッドが設けられている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路素子
（以下、チップと称する）を搭載し、外部回路に接続す
るために用いるチップキャリアに関する。詳しくは、ボ
ール・グリッド・アレイ型（Ball Grid Array …以下、
ＢＧＡと称する）の半導体パッケージ向けのチップキャ
リアに関する。
（以下、チップと称する）を搭載し、外部回路に接続す
るために用いるチップキャリアに関する。詳しくは、ボ
ール・グリッド・アレイ型（Ball Grid Array …以下、
ＢＧＡと称する）の半導体パッケージ向けのチップキャ
リアに関する。
【０００２】
【従来の技術】従来、チップをプリント配線板などの外
部回路に接続するための代表的な装置として、クワッド
・フラット・パッケージ（Quad Flat Package …以下、
ＱＦＰと称する）がある。
部回路に接続するための代表的な装置として、クワッド
・フラット・パッケージ（Quad Flat Package …以下、
ＱＦＰと称する）がある。
【０００３】ＱＦＰは、パッケージの内部でチップとリ
ードフレームのインナー・リードとをワイヤボンディン
グ等により接続し、チップを含む領域を樹脂にてモール
ドしてパッケージとし、その四辺からリードフレームの
アウター・リードを引き出し、前記リードをガルウィン
グ状に形成し、外部回路と接続する方式の半導体パッケ
ージであり、最も広く普及している。（図３参照）
ードフレームのインナー・リードとをワイヤボンディン
グ等により接続し、チップを含む領域を樹脂にてモール
ドしてパッケージとし、その四辺からリードフレームの
アウター・リードを引き出し、前記リードをガルウィン
グ状に形成し、外部回路と接続する方式の半導体パッケ
ージであり、最も広く普及している。（図３参照）
【０００４】昨今、新規な上記の接続用装置として、Ｂ
ＧＡ型の半導体パッケージが普及しつつある。
ＧＡ型の半導体パッケージが普及しつつある。
【０００５】前記パッケージは、特開昭59−172758号公
報に例示されるような、外部回路に直接的表面取付けが
できるリードレス・チップキャリヤに関するものであ
り、 複数のワイヤボンドパッド51によって取り囲まれたダ
イボンディング部位を有する上方のボンディング面。
（図５(a) 参照） 前記上方のボンディング面に対向し、内側のはんだパ
ッド52配列を含む下方のはんだ付け面。（図５(b) 参
照） 前記はんだパッド52の一部を前記ワイヤボンドパッド
51の一部に電気的に結合する手段53。（図５(c) 参照） 前記内側のはんだパッド52を取り囲んでいる前記下方
のはんだ付け面の絶縁性周辺部位54。（図５(c) 参照） を具えることを特徴とする。（図５参照）
報に例示されるような、外部回路に直接的表面取付けが
できるリードレス・チップキャリヤに関するものであ
り、 複数のワイヤボンドパッド51によって取り囲まれたダ
イボンディング部位を有する上方のボンディング面。
（図５(a) 参照） 前記上方のボンディング面に対向し、内側のはんだパ
ッド52配列を含む下方のはんだ付け面。（図５(b) 参
照） 前記はんだパッド52の一部を前記ワイヤボンドパッド
51の一部に電気的に結合する手段53。（図５(c) 参照） 前記内側のはんだパッド52を取り囲んでいる前記下方
のはんだ付け面の絶縁性周辺部位54。（図５(c) 参照） を具えることを特徴とする。（図５参照）
【０００６】また、これに似た形態の半導体パッケージ
として、上記はんだパッドの代わりに金属ピンを立てた
構造で、プリント配線板に予め形成したスルーホールに
挿入してはんだ付けすることで固定する、いわゆるピン
・グリッド・アレイ型（PinGrid Array…以下、ＰＧＡ
と称する）の半導体パッケージがある。（図４参照）
として、上記はんだパッドの代わりに金属ピンを立てた
構造で、プリント配線板に予め形成したスルーホールに
挿入してはんだ付けすることで固定する、いわゆるピン
・グリッド・アレイ型（PinGrid Array…以下、ＰＧＡ
と称する）の半導体パッケージがある。（図４参照）
【０００７】なお、上記参照図面では、チップの端子の
数およびリードの本数が９個についての場合で説明を簡
略化している。
数およびリードの本数が９個についての場合で説明を簡
略化している。
【０００８】ＱＦＰに対してのＢＧＡの利点は、特に実
装密度の向上にあり、ＱＦＰを取り付けるのに必要な外
部回路基板の実質的面積よりも、ＢＧＡを取り付けるの
に必要な前記面積が大幅に小さくなる点にある。
装密度の向上にあり、ＱＦＰを取り付けるのに必要な外
部回路基板の実質的面積よりも、ＢＧＡを取り付けるの
に必要な前記面積が大幅に小さくなる点にある。
【０００９】一般的なＢＧＡ型の半導体パッケージは、
プリント配線板用の銅張積層板（エポキシ樹脂等からな
る絶縁性基材の両面または片面に、銅箔を貼り合わせた
もの）をベース材料（上記）とし、これをフォトエッ
チング法等の方法で加工して、チップ搭載部と配線部
（上記と）を形成している。
プリント配線板用の銅張積層板（エポキシ樹脂等からな
る絶縁性基材の両面または片面に、銅箔を貼り合わせた
もの）をベース材料（上記）とし、これをフォトエッ
チング法等の方法で加工して、チップ搭載部と配線部
（上記と）を形成している。
【００１０】
【発明が解決しようとする課題】上記のようにベース材
料として銅張積層板を使用したＢＧＡ型の半導体装置で
は、広く一般的に使われているＱＦＰ型の半導体パッケ
ージ用の製造設備がそのまま使用できないため、ＢＧＡ
向けの製造設備が新たに必要となる。
料として銅張積層板を使用したＢＧＡ型の半導体装置で
は、広く一般的に使われているＱＦＰ型の半導体パッケ
ージ用の製造設備がそのまま使用できないため、ＢＧＡ
向けの製造設備が新たに必要となる。
【００１１】また、ＢＧＡ型の半導体パッケージをプリ
ント配線板（外部回路）に接続する際、２３０〜２６０
℃程度に加熱してはんだボール（パッド）を溶融させる
必要があり、この時の熱で半導体パッケージとプリント
配線板（外部回路）の両方に反りが発生することによ
り、ボール状に形成した半導体装置上の端子（はんだパ
ッド）とプリント配線板上に形成したパッドとの間に隙
間が発生してしまうため、端子数がおよそ３００ピンを
越えるチップを搭載する場合には、全てのピンを安定し
て接続することが難しい。
ント配線板（外部回路）に接続する際、２３０〜２６０
℃程度に加熱してはんだボール（パッド）を溶融させる
必要があり、この時の熱で半導体パッケージとプリント
配線板（外部回路）の両方に反りが発生することによ
り、ボール状に形成した半導体装置上の端子（はんだパ
ッド）とプリント配線板上に形成したパッドとの間に隙
間が発生してしまうため、端子数がおよそ３００ピンを
越えるチップを搭載する場合には、全てのピンを安定し
て接続することが難しい。
【００１２】さらに、発熱量の大きいチップを使用する
場合も、上記ベース材料として樹脂を基本とする従来の
ＢＧＡでは、放熱性・接続信頼性の点で満足のいくもの
ではない。
場合も、上記ベース材料として樹脂を基本とする従来の
ＢＧＡでは、放熱性・接続信頼性の点で満足のいくもの
ではない。
【００１３】そのため、端子数がおよそ３００ピン以上
のものや、発熱量の大きいチップを使用する場合には、
接続信頼性を向上させるために、ＰＧＡ型の半導体パッ
ケージに加工してチップを搭載することになるので、半
導体装置自体が高価になってしまうという問題がある。
のものや、発熱量の大きいチップを使用する場合には、
接続信頼性を向上させるために、ＰＧＡ型の半導体パッ
ケージに加工してチップを搭載することになるので、半
導体装置自体が高価になってしまうという問題がある。
【００１４】本発明は上記問題を考慮して、従来から広
く使用されているＱＦＰ型の半導体装置の製造設備をそ
のまま使用でき、ＰＧＡ型の半導体装置より安価で、従
来のＢＧＡ型の半導体装置より放熱性・接続信頼性の高
い、新規なＢＧＡ型の半導体装置を達成するようなチッ
プキャリアを提供することを目的とする。
く使用されているＱＦＰ型の半導体装置の製造設備をそ
のまま使用でき、ＰＧＡ型の半導体装置より安価で、従
来のＢＧＡ型の半導体装置より放熱性・接続信頼性の高
い、新規なＢＧＡ型の半導体装置を達成するようなチッ
プキャリアを提供することを目的とする。
【００１５】
【課題を解決するための手段】請求項１に記載の本発明
は、半導体集積回路の搭載用金属板の表面に、前記搭載
部を除く形状に設けられた絶縁性シートを介して、所定
の導体パターンよりなるリードが配置されてなるチップ
キャリアであって、前記リードが、半導体集積回路素子
と接続される多数の始端より略放射状に外側に延びてお
り、それらの末端が前記絶縁性基材の表面に略マトリク
ス状に配置されており、個々の前記末端には、外部回路
との接続用の球状パッドが設けられていることを特徴と
する。
は、半導体集積回路の搭載用金属板の表面に、前記搭載
部を除く形状に設けられた絶縁性シートを介して、所定
の導体パターンよりなるリードが配置されてなるチップ
キャリアであって、前記リードが、半導体集積回路素子
と接続される多数の始端より略放射状に外側に延びてお
り、それらの末端が前記絶縁性基材の表面に略マトリク
ス状に配置されており、個々の前記末端には、外部回路
との接続用の球状パッドが設けられていることを特徴と
する。
【００１６】上記構成（絶縁性シートを介して所定の導
体パターンよりなるリードが配置された構成）とする理
由は、前記リードの一例を示す平面図（図２）からわか
るように、各リードの末端が略マトリクス状に配置され
ており、各リードが独立しているため、単層の金属板の
みを用いては成形できないので、絶縁性シートによって
各リードを支持する必要があるためである。
体パターンよりなるリードが配置された構成）とする理
由は、前記リードの一例を示す平面図（図２）からわか
るように、各リードの末端が略マトリクス状に配置され
ており、各リードが独立しているため、単層の金属板の
みを用いては成形できないので、絶縁性シートによって
各リードを支持する必要があるためである。
【００１７】請求項２に記載の発明は、前記リードの末
端部のみが露出するように、略マトリクス状に開口が存
在する絶縁性シートが、前記リードの表面に積層され、
前記開口部に外部回路との接続用の球状パッドが設けら
れた構成であることを特徴とする。
端部のみが露出するように、略マトリクス状に開口が存
在する絶縁性シートが、前記リードの表面に積層され、
前記開口部に外部回路との接続用の球状パッドが設けら
れた構成であることを特徴とする。
【００１８】請求項３に記載の発明は、前記接続用の球
状パッドとして、錫，錫−鉛合金，金とこれらの金属を
主成分とする合金のうち、２種以上の金属を積層した構
成のものを用い、前記末端部側に金を含む合金を配置
し、外側に錫または錫−鉛合金を配置したことを特徴と
する。
状パッドとして、錫，錫−鉛合金，金とこれらの金属を
主成分とする合金のうち、２種以上の金属を積層した構
成のものを用い、前記末端部側に金を含む合金を配置
し、外側に錫または錫−鉛合金を配置したことを特徴と
する。
【００１９】請求項４に記載の発明は、前記導体パター
ンの末端部が、対応する箇所の前記絶縁性基材と１０μ
ｍ以上の間隔を隔てていることを特徴とする。
ンの末端部が、対応する箇所の前記絶縁性基材と１０μ
ｍ以上の間隔を隔てていることを特徴とする。
【００２０】
【作用】ＱＦＰと同様に、４連または５連のフレーム状
（帯状のフレーム材料に、モジュールが４つまたは５つ
ある構成）として、この状態でチップの搭載からパッケ
ージングまでが行なえるようになり、また、従来のＢＧ
Ａと異なり、配線パターンであるリード自体が剛性を有
する厚さであり、リードが主体な構成であるため、既存
のＱＦＰの製造設備がそのまま適用でき、ＢＧＡ型の半
導体パッケージが製造できる。
（帯状のフレーム材料に、モジュールが４つまたは５つ
ある構成）として、この状態でチップの搭載からパッケ
ージングまでが行なえるようになり、また、従来のＢＧ
Ａと異なり、配線パターンであるリード自体が剛性を有
する厚さであり、リードが主体な構成であるため、既存
のＱＦＰの製造設備がそのまま適用でき、ＢＧＡ型の半
導体パッケージが製造できる。
【００２１】また、導体パターンからなるリードを絶縁
性シートを介して形成したことにより、導体パターンの
電気特性（インピーダンス・インダクタンス等）を改善
することも可能となる。
性シートを介して形成したことにより、導体パターンの
電気特性（インピーダンス・インダクタンス等）を改善
することも可能となる。
【００２２】また、チップ搭載部を金属材料にて成形す
ることにより、チップからの発熱を直接金属部で放散で
きるようになり、放熱特性も向上する。
ることにより、チップからの発熱を直接金属部で放散で
きるようになり、放熱特性も向上する。
【００２３】さらに、接続用パッドとしてボール状のは
んだパッドを用いると、外部回路との接続が確実となる
が、加熱・加圧によるボールの溶融に起因する隣合う配
線との短絡の問題が、前記パッドの層構成を改善したこ
とと、前記パッドの形成部に対応した開口を有する絶縁
性シートを介したことで改善される。
んだパッドを用いると、外部回路との接続が確実となる
が、加熱・加圧によるボールの溶融に起因する隣合う配
線との短絡の問題が、前記パッドの層構成を改善したこ
とと、前記パッドの形成部に対応した開口を有する絶縁
性シートを介したことで改善される。
【００２４】加えて、リードの末端部が対応する箇所の
絶縁性基材と１０μｍ以上の間隔を隔てていることによ
り、外部回路との接続の際の反り等に起因する接続部の
凹凸を吸収することが可能になる。
絶縁性基材と１０μｍ以上の間隔を隔てていることによ
り、外部回路との接続の際の反り等に起因する接続部の
凹凸を吸収することが可能になる。
【００２５】
(1) リード材料の前処理 ニッケル約４２％を含有する厚さ１５０μｍの鉄−ニッ
ケル合金の条（ＹＥＦ−４２（商品名）；日立金属
（株）製）をリード材料とし、前記材料を７０℃に加熱
したアルカリ脱脂液（エークスリーン（商品名）；奥野
製薬（株）製を水に溶解させたもの）に１０分間浸漬
し、約５０℃の湯で攪拌しながら２分間洗浄し、さらに
約２０℃の水に２分間浸漬し、水を交換して再び２分間
浸漬した。
ケル合金の条（ＹＥＦ−４２（商品名）；日立金属
（株）製）をリード材料とし、前記材料を７０℃に加熱
したアルカリ脱脂液（エークスリーン（商品名）；奥野
製薬（株）製を水に溶解させたもの）に１０分間浸漬
し、約５０℃の湯で攪拌しながら２分間洗浄し、さらに
約２０℃の水に２分間浸漬し、水を交換して再び２分間
浸漬した。
【００２６】次に、リード材料を約２０℃の５％塩酸に
３０〜６０秒間浸漬し、その後、約２０℃の水に１分間
浸漬し、別の槽に溜めておいた約２０℃の純水に１分間
浸漬して取り出した後、乾燥空気を吹きつけて表面の水
滴を完全に除去した。
３０〜６０秒間浸漬し、その後、約２０℃の水に１分間
浸漬し、別の槽に溜めておいた約２０℃の純水に１分間
浸漬して取り出した後、乾燥空気を吹きつけて表面の水
滴を完全に除去した。
【００２７】前記材料を、予め８０℃に加熱しておいた
オーブンに入れ、１０分後に取り出し、すぐにデシケー
タに入れて温度が３０℃以下になるまでそのまま放置し
た。
オーブンに入れ、１０分後に取り出し、すぐにデシケー
タに入れて温度が３０℃以下になるまでそのまま放置し
た。
【００２８】(2) リードの成形（レジスト・パターンの
形成） 前記材料を、約６０分後、デシケータから取り出し、塗
布・乾燥後の膜厚が約１０μｍになるように、ネガ型液
状レジスト（ＰＭＥＲ Ｎ−ＨＣ４０（商品名）；東京
応化（株）製）をディップコータで表面に塗布した。約
７０℃のオーブンに３０分間入れて、表面に塗布したレ
ジストがベトつかなくなるまで乾燥させた。
形成） 前記材料を、約６０分後、デシケータから取り出し、塗
布・乾燥後の膜厚が約１０μｍになるように、ネガ型液
状レジスト（ＰＭＥＲ Ｎ−ＨＣ４０（商品名）；東京
応化（株）製）をディップコータで表面に塗布した。約
７０℃のオーブンに３０分間入れて、表面に塗布したレ
ジストがベトつかなくなるまで乾燥させた。
【００２９】次いで、前記材料にパターンマスクを重ね
合わせ、両面露光機（ＨＭＷ５３２Ｄ（商品名）；オー
ク（株）製）にセットして、紫外線を約１００mJ/cm2照
射して、被照射部のレジストを現像液に不溶な状態に変
化させた。
合わせ、両面露光機（ＨＭＷ５３２Ｄ（商品名）；オー
ク（株）製）にセットして、紫外線を約１００mJ/cm2照
射して、被照射部のレジストを現像液に不溶な状態に変
化させた。
【００３０】レジスト・パターンは、成形後のリード・
パターンであり、チップと接続される多数の始端より略
放射状に外側に延びており、それらの末端が略マトリク
ス状に配置されており、必要に応じて、前記末端部が、
他の導体部より幅が広く、円形または多角形もしくはこ
れに類似する形状となるようにパターニングする。
パターンであり、チップと接続される多数の始端より略
放射状に外側に延びており、それらの末端が略マトリク
ス状に配置されており、必要に応じて、前記末端部が、
他の導体部より幅が広く、円形または多角形もしくはこ
れに類似する形状となるようにパターニングする。
【００３１】さらに、５％のトリエタノールアミン溶液
に浸漬し、１０秒に１〜２回の割合で揺動しながら２分
後に取り出し、現像液が表面に残らなくなるまで水で洗
浄した。さらに、純水で洗浄し、約４０℃の乾燥空気を
吹きつけて水分を完全に飛ばし、表面を乾燥させた。そ
の後、前記材料を、予め１１０℃に加熱しておいたオー
ブンに入れ、エッチング液で剥離したり溶解したりしな
いようにレジストを十分に硬化させた。
に浸漬し、１０秒に１〜２回の割合で揺動しながら２分
後に取り出し、現像液が表面に残らなくなるまで水で洗
浄した。さらに、純水で洗浄し、約４０℃の乾燥空気を
吹きつけて水分を完全に飛ばし、表面を乾燥させた。そ
の後、前記材料を、予め１１０℃に加熱しておいたオー
ブンに入れ、エッチング液で剥離したり溶解したりしな
いようにレジストを十分に硬化させた。
【００３２】(3) リードの成形（金属材料のエッチング
成形） 前記材料に、５０℃の塩化第二鉄をスプレーで吹きつ
け、レジストで覆われていない部分の鉄−ニッケル合金
を腐食させて除去した。材料表面に付着した塩化第二鉄
液を良く落としてから、約３０℃の水をスプレーで吹き
つけて塩化第二鉄液を完全に洗い流した。次いで、乾燥
空気を吹きつけて表面に付着した水分を飛ばした後、５
０℃に加熱した水酸化ナトリウム５％溶液に約２分間浸
漬し、レジストを膨潤させて除去し、３０℃の水で良く
洗浄して乾燥させた。以上、(1) 〜(3) の工程により、
例えば図２に示すようなリード部材20を得た。
成形） 前記材料に、５０℃の塩化第二鉄をスプレーで吹きつ
け、レジストで覆われていない部分の鉄−ニッケル合金
を腐食させて除去した。材料表面に付着した塩化第二鉄
液を良く落としてから、約３０℃の水をスプレーで吹き
つけて塩化第二鉄液を完全に洗い流した。次いで、乾燥
空気を吹きつけて表面に付着した水分を飛ばした後、５
０℃に加熱した水酸化ナトリウム５％溶液に約２分間浸
漬し、レジストを膨潤させて除去し、３０℃の水で良く
洗浄して乾燥させた。以上、(1) 〜(3) の工程により、
例えば図２に示すようなリード部材20を得た。
【００３３】(4) チップ搭載用金属板の成形 上記とは別に、厚さ約０．５mmの銅板の中央部の縦横約
２０mmを除いた部分を絞り加工して、深さ約０．７mmの
窪みを形成し、チップ搭載部とした。
２０mmを除いた部分を絞り加工して、深さ約０．７mmの
窪みを形成し、チップ搭載部とした。
【００３４】次に、窪み部分の外側部に、絶縁性シート
となる厚さ６０μｍのエポキシ系接着シート（ＹＥＦ−
０４０（商品名）；三菱油化（株）製）を重ね、約１０
０℃の熱板で２〜５kg／cm2 の圧力を約１０秒間加え
て、チップ搭載部と絶縁性基材とを貼り合せ、チップ搭
載用金属板11を得た。（図１参照）
となる厚さ６０μｍのエポキシ系接着シート（ＹＥＦ−
０４０（商品名）；三菱油化（株）製）を重ね、約１０
０℃の熱板で２〜５kg／cm2 の圧力を約１０秒間加え
て、チップ搭載部と絶縁性基材とを貼り合せ、チップ搭
載用金属板11を得た。（図１参照）
【００３５】この際、エポキシ系接着シート（絶縁性基
材）を任意のパターン状とすることによって、後工程に
おいて、リード部材と積層した場合に、リード・パター
ンの末端部の接続用パッド部分がチップ搭載用金属板と
離間（シートの厚さ分）した構成とすることができる。
材）を任意のパターン状とすることによって、後工程に
おいて、リード部材と積層した場合に、リード・パター
ンの末端部の接続用パッド部分がチップ搭載用金属板と
離間（シートの厚さ分）した構成とすることができる。
【００３６】(5) チップキャリアの製造（以下、図１参
照） チップ搭載用金属板11に設けられた絶縁性基材（接着シ
ート）12側の面に、リード部材20を位置合わせして重
ね、そのまま２〜５kg／cm2 の圧力を加えながら、１８
０℃に加熱し、両者を貼り合わせた。約３０分後、冷却
して取り出した。
照） チップ搭載用金属板11に設けられた絶縁性基材（接着シ
ート）12側の面に、リード部材20を位置合わせして重
ね、そのまま２〜５kg／cm2 の圧力を加えながら、１８
０℃に加熱し、両者を貼り合わせた。約３０分後、冷却
して取り出した。
【００３７】リード部材20とチップ搭載用金属板11の導
体部とを電気的に接続させることが必要な箇所には、予
め接続用の穴30を形成しておいた。両者の貼り合わせ
後、この穴30に銅粉を含む導電ペースト（ＮＦ２０００
（商品名）；タツタ電線（株）製）を充填し、１５０℃
で３０分間加熱してペーストを硬化させた。
体部とを電気的に接続させることが必要な箇所には、予
め接続用の穴30を形成しておいた。両者の貼り合わせ
後、この穴30に銅粉を含む導電ペースト（ＮＦ２０００
（商品名）；タツタ電線（株）製）を充填し、１５０℃
で３０分間加熱してペーストを硬化させた。
【００３８】(6) 接続用パッドの形成 次に、リード部材20のリード末端部以外を覆うための絶
縁性樹脂（プロビマー５２（商品名）；チバガイギー
製）を、リード部材20のある面に塗布し、そのまま室温
で乾燥させた。
縁性樹脂（プロビマー５２（商品名）；チバガイギー
製）を、リード部材20のある面に塗布し、そのまま室温
で乾燥させた。
【００３９】次いで、８０℃で約１０分間加熱し、樹脂
中に含まれる溶剤を揮発させ、表面に塗布したレジスト
がベトつかなくなるまで乾燥させた。
中に含まれる溶剤を揮発させ、表面に塗布したレジスト
がベトつかなくなるまで乾燥させた。
【００４０】その後、開口部分がリード部材20のリード
末端部に対応するパターンマスクを重ね合わせ、両面露
光機（ＨＭＷ５３２Ｄ（商品名）；オーク（株）製）に
セットして、紫外線を約７０００ｍＪ／cm2 照射して、
被照射部の樹脂を現像液に不溶な状態に変化させた。次
いで、現像処理によって、紫外線の当たらなかった部分
の樹脂を溶解させて除去した。１４０℃で３０分間加熱
して樹脂を完全に硬化させた。
末端部に対応するパターンマスクを重ね合わせ、両面露
光機（ＨＭＷ５３２Ｄ（商品名）；オーク（株）製）に
セットして、紫外線を約７０００ｍＪ／cm2 照射して、
被照射部の樹脂を現像液に不溶な状態に変化させた。次
いで、現像処理によって、紫外線の当たらなかった部分
の樹脂を溶解させて除去した。１４０℃で３０分間加熱
して樹脂を完全に硬化させた。
【００４１】樹脂を除去した部分にディスペンサで、は
んだクリーム（ＳＱ−１０３２０ＳＨＺ（商品名）；
（株）タムラ製作所製）を塗布し、ＩＲリフロー装置
（ＲＦ−３３０（商品名）；日本パルス技研（株）製）
で２３０℃、約１分間加熱してはんだクリームを溶融さ
せた。このまま冷却し洗浄することによって、球状のは
んだパッド40をリード部材20の導体パターンの外部端子
上に形成した。
んだクリーム（ＳＱ−１０３２０ＳＨＺ（商品名）；
（株）タムラ製作所製）を塗布し、ＩＲリフロー装置
（ＲＦ−３３０（商品名）；日本パルス技研（株）製）
で２３０℃、約１分間加熱してはんだクリームを溶融さ
せた。このまま冷却し洗浄することによって、球状のは
んだパッド40をリード部材20の導体パターンの外部端子
上に形成した。
【００４２】この際、はんだパッドを複層構成とするこ
とも任意である。例えば、錫，錫−鉛合金，金とこれら
の金属を主成分とする合金のうち、２種以上の金属を積
層した構成とし、前記末端部側に金を含む合金のような
高融点の金属を配置し、外側に錫または錫−鉛合金を配
置することで、外側のはんだは接続に寄与し、内側のは
んだは接続の際の加熱・加圧によってもつぶれない剛性
を有するものであり、隣り合うリードとの短絡が防止さ
れる。
とも任意である。例えば、錫，錫−鉛合金，金とこれら
の金属を主成分とする合金のうち、２種以上の金属を積
層した構成とし、前記末端部側に金を含む合金のような
高融点の金属を配置し、外側に錫または錫−鉛合金を配
置することで、外側のはんだは接続に寄与し、内側のは
んだは接続の際の加熱・加圧によってもつぶれない剛性
を有するものであり、隣り合うリードとの短絡が防止さ
れる。
【００４３】(7) チップの搭載 次に、チップ搭載用金属板11の中央部に形成した窪み
（チップ搭載箇所）に銀ペースト（ＣＲＮ−１０２２
（商品名）；住友ベークライト（株）製）を塗布し、チ
ップを乗せ、２００℃で３０分間加熱することにより、
銀ペーストを硬化してチップを固定させた。これらの一
連の操作はダイボンディング装置で行った。
（チップ搭載箇所）に銀ペースト（ＣＲＮ−１０２２
（商品名）；住友ベークライト（株）製）を塗布し、チ
ップを乗せ、２００℃で３０分間加熱することにより、
銀ペーストを硬化してチップを固定させた。これらの一
連の操作はダイボンディング装置で行った。
【００４４】(8) 半導体パッケージの製造 チップ上の電極とリード部材20との電気的な接続を、ワ
イヤーボンダを用いて直径３０μｍの金線で行った。ま
た、チップ上のグランド電極は、チップ搭載用金属板11
の導体部と接続させた。
イヤーボンダを用いて直径３０μｍの金線で行った。ま
た、チップ上のグランド電極は、チップ搭載用金属板11
の導体部と接続させた。
【００４５】なお、電気的に接続できる方法であれば、
ワイヤーボンディングによる方法に限定する必要はな
く、導電ペーストによる方法やバンプを使用する方式で
も良い。
ワイヤーボンディングによる方法に限定する必要はな
く、導電ペーストによる方法やバンプを使用する方式で
も良い。
【００４６】金線と半導体素子を保護するため、封止用
樹脂を任意の方法（例えば、ディスペンサやトランスフ
ァ・モールド）で塗布し、１８０℃で３０分間加熱して
樹脂を硬化させ、その後、フレームとの接続部を金型で
切断して半導体パッケージを得た。
樹脂を任意の方法（例えば、ディスペンサやトランスフ
ァ・モールド）で塗布し、１８０℃で３０分間加熱して
樹脂を硬化させ、その後、フレームとの接続部を金型で
切断して半導体パッケージを得た。
【００４７】
【発明の効果】ＱＦＰ型の半導体装置の製造設備をその
まま使用でき、ＰＧＡ型の半導体装置より安価で、既存
のＢＧＡ型の半導体装置より放熱性・接続信頼性の高
い、新規なＢＧＡ型の半導体装置を達成するようなチッ
プキャリアが提供された。
まま使用でき、ＰＧＡ型の半導体装置より安価で、既存
のＢＧＡ型の半導体装置より放熱性・接続信頼性の高
い、新規なＢＧＡ型の半導体装置を達成するようなチッ
プキャリアが提供された。
【図１】本発明のチップキャリアの断面説明図。
【図２】本発明のチップキャリアを形成するリード部材
の一例を示す平面図。
の一例を示す平面図。
【図３】従来のチップキャリア（ＱＦＰ）の説明図。
【図４】従来のチップキャリア（ＰＧＡ）の説明図。
【図５】従来のＢＧＡ方式のチップキャリアのの説明
図。
図。
10…チップキャリア 11…チップ搭載用金属板 12…絶縁性基材 20…リード部材 40…はんだパッド 50…ＢＧＡ型の半導体パッケージ
Claims (4)
- 【請求項１】半導体集積回路の搭載用金属板の表面に、
前記搭載部を除く形状に設けられた絶縁性シートを介し
て、所定の導体パターンよりなるリードが配置されてな
るチップキャリアであって、 前記リードが、半導体集積回路素子と接続される多数の
始端より略放射状に外側に延びており、それらの末端が
前記絶縁性基材の表面に略マトリクス状に配置されてお
り、個々の前記末端には、外部回路との接続用の球状パ
ッドが設けられていることを特徴とするチップキャリ
ア。 - 【請求項２】前記リードの末端部のみが露出するよう
に、略マトリクス状に開口が存在する絶縁性シートが、
前記リードの表面に積層され、前記開口部に外部回路と
の接続用パッドが設けられた構成の請求項１または請求
項２に記載のチップキャリア。 - 【請求項３】前記接続用の球状パッドとして、錫，錫−
鉛合金，金とこれらの金属を主成分とする合金のうち、
２種以上の金属を積層した構成のものを用い、前記末端
部側に金を含む合金を配置し、外側に錫または錫−鉛合
金を配置したことを特徴とする請求項１〜請求項３の何
れかに記載のチップキャリア。 - 【請求項４】前記導体パターンの末端部が、対応する箇
所の前記絶縁性基材と１０μｍ以上の間隔を隔てている
ことを特徴とする請求項１〜請求項４の何れかに記載の
チップキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6715494A JP3617072B2 (ja) | 1994-04-05 | 1994-04-05 | チップキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6715494A JP3617072B2 (ja) | 1994-04-05 | 1994-04-05 | チップキャリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07283336A true JPH07283336A (ja) | 1995-10-27 |
| JP3617072B2 JP3617072B2 (ja) | 2005-02-02 |
Family
ID=13336708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6715494A Expired - Fee Related JP3617072B2 (ja) | 1994-04-05 | 1994-04-05 | チップキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3617072B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11191602A (ja) * | 1997-12-26 | 1999-07-13 | Nec Corp | 半導体装置とその製造方法 |
| JPH11284092A (ja) * | 1998-03-27 | 1999-10-15 | Mitsui High Tec Inc | 半導体装置 |
| EP1079433A2 (en) * | 1999-08-27 | 2001-02-28 | Texas Instruments Incorporated | Ball grid array package having two ground levels |
| WO2002045164A3 (en) * | 2000-12-01 | 2003-03-27 | Broadcom Corp | Thermally and electrically enhanced ball grid array packaging |
| US6559536B1 (en) | 1999-12-13 | 2003-05-06 | Fujitsu Limited | Semiconductor device having a heat spreading plate |
| US6876553B2 (en) | 2002-03-21 | 2005-04-05 | Broadcom Corporation | Enhanced die-up ball grid array package with two substrates |
| US6879039B2 (en) | 2001-12-18 | 2005-04-12 | Broadcom Corporation | Ball grid array package substrates and method of making the same |
| US7239024B2 (en) * | 2003-04-04 | 2007-07-03 | Thomas Joel Massingill | Semiconductor package with recess for die |
| WO2008073084A1 (en) * | 2006-12-12 | 2008-06-19 | Agere Systems, Inc. | An integrated circuit package and a method for dissipating heat in an integrated circuit package |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6286848A (ja) * | 1985-10-14 | 1987-04-21 | Matsushita Electric Works Ltd | チツプキヤリア |
| JPS63307762A (ja) * | 1987-06-09 | 1988-12-15 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0358455A (ja) * | 1989-07-26 | 1991-03-13 | Matsushita Electric Works Ltd | 半導体パッケージ |
| JPH03297152A (ja) * | 1990-04-16 | 1991-12-27 | Hitachi Chem Co Ltd | 半導体装置の製造法 |
| JPH04277636A (ja) * | 1991-03-05 | 1992-10-02 | Shinko Electric Ind Co Ltd | 半導体装置とその製造方法及びこれに用いる接合体 |
| JPH05144980A (ja) * | 1991-11-25 | 1993-06-11 | Sumitomo Bakelite Co Ltd | 半導体搭載用基板の製造方法 |
| JPH05218228A (ja) * | 1992-02-04 | 1993-08-27 | Ibiden Co Ltd | 電子部品搭載用基板 |
| JPH0645401A (ja) * | 1992-07-23 | 1994-02-18 | Nec Corp | 半導体装置用パッケージ |
-
1994
- 1994-04-05 JP JP6715494A patent/JP3617072B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6286848A (ja) * | 1985-10-14 | 1987-04-21 | Matsushita Electric Works Ltd | チツプキヤリア |
| JPS63307762A (ja) * | 1987-06-09 | 1988-12-15 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0358455A (ja) * | 1989-07-26 | 1991-03-13 | Matsushita Electric Works Ltd | 半導体パッケージ |
| JPH03297152A (ja) * | 1990-04-16 | 1991-12-27 | Hitachi Chem Co Ltd | 半導体装置の製造法 |
| JPH04277636A (ja) * | 1991-03-05 | 1992-10-02 | Shinko Electric Ind Co Ltd | 半導体装置とその製造方法及びこれに用いる接合体 |
| JPH05144980A (ja) * | 1991-11-25 | 1993-06-11 | Sumitomo Bakelite Co Ltd | 半導体搭載用基板の製造方法 |
| JPH05218228A (ja) * | 1992-02-04 | 1993-08-27 | Ibiden Co Ltd | 電子部品搭載用基板 |
| JPH0645401A (ja) * | 1992-07-23 | 1994-02-18 | Nec Corp | 半導体装置用パッケージ |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11191602A (ja) * | 1997-12-26 | 1999-07-13 | Nec Corp | 半導体装置とその製造方法 |
| US6111311A (en) * | 1997-12-26 | 2000-08-29 | Nec Corporation | Semiconductor device and method of forming the same |
| JPH11284092A (ja) * | 1998-03-27 | 1999-10-15 | Mitsui High Tec Inc | 半導体装置 |
| EP1079433A3 (en) * | 1999-08-27 | 2004-03-03 | Texas Instruments Incorporated | Ball grid array package having two ground levels |
| EP1079433A2 (en) * | 1999-08-27 | 2001-02-28 | Texas Instruments Incorporated | Ball grid array package having two ground levels |
| US6559536B1 (en) | 1999-12-13 | 2003-05-06 | Fujitsu Limited | Semiconductor device having a heat spreading plate |
| US6796024B2 (en) | 1999-12-13 | 2004-09-28 | Fujitsu Limited | Method for making semiconductor device |
| WO2002045164A3 (en) * | 2000-12-01 | 2003-03-27 | Broadcom Corp | Thermally and electrically enhanced ball grid array packaging |
| US6879039B2 (en) | 2001-12-18 | 2005-04-12 | Broadcom Corporation | Ball grid array package substrates and method of making the same |
| US6876553B2 (en) | 2002-03-21 | 2005-04-05 | Broadcom Corporation | Enhanced die-up ball grid array package with two substrates |
| US7239024B2 (en) * | 2003-04-04 | 2007-07-03 | Thomas Joel Massingill | Semiconductor package with recess for die |
| WO2008073084A1 (en) * | 2006-12-12 | 2008-06-19 | Agere Systems, Inc. | An integrated circuit package and a method for dissipating heat in an integrated circuit package |
| US8859333B2 (en) | 2006-12-12 | 2014-10-14 | Lsi Corporation | Integrated circuit package and a method for dissipating heat in an integrated circuit package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3617072B2 (ja) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6048755A (en) | Method for fabricating BGA package using substrate with patterned solder mask open in die attach area | |
| TWI316749B (en) | Semiconductor package and fabrication method thereof | |
| US6670219B2 (en) | Method of fabricating a CDBGA package | |
| JP3541491B2 (ja) | 電子部品 | |
| JP2003318327A (ja) | プリント配線板および積層パッケージ | |
| KR20000006421A (ko) | 반도체장치 | |
| JP3617072B2 (ja) | チップキャリア | |
| JP2002043467A (ja) | 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法 | |
| JP5000105B2 (ja) | 半導体装置 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP3513983B2 (ja) | チップキャリアの製造方法 | |
| JP3522403B2 (ja) | 半導体装置 | |
| JPH104151A (ja) | 半導体装置およびその製造方法 | |
| JP3417292B2 (ja) | 半導体装置 | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JP2000082760A (ja) | 半導体装置 | |
| JP3003510B2 (ja) | 配線基板の電極部形成方法 | |
| JPH11233673A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| JP3932771B2 (ja) | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 | |
| JP2003332495A (ja) | 半導体装置の製造方法 | |
| JPH06291246A (ja) | マルチチップ半導体装置 | |
| JPH0358455A (ja) | 半導体パッケージ | |
| JPH1167953A (ja) | 半導体装置 | |
| JP2003332491A (ja) | 半導体装置 | |
| JPH11330301A (ja) | 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |