JP3822685B2 - グラフィックドローイングエンジンのための先入れ先出し装置 - Google Patents
グラフィックドローイングエンジンのための先入れ先出し装置 Download PDFInfo
- Publication number
- JP3822685B2 JP3822685B2 JP29034096A JP29034096A JP3822685B2 JP 3822685 B2 JP3822685 B2 JP 3822685B2 JP 29034096 A JP29034096 A JP 29034096A JP 29034096 A JP29034096 A JP 29034096A JP 3822685 B2 JP3822685 B2 JP 3822685B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- drawing engine
- pipeline
- out device
- graphic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Image Processing (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
- Multi Processors (AREA)
Description
【発明の属する技術分野】
本発明はグラフィックドローイングエンジンのための先入れ先出し(FIFO:First In First Out)装置に係り、特にコンピュータに用いられるグラフィックドローイングエンジン(Graphic Drawing Engine)のための先入れ先出し装置に関する。
【0002】
【従来の技術】
コンピュータでデータを処理する過程においてデータを臨時に蓄える場所が必要な時、よく用いられるのがレジスターである。レジスターにデータが蓄えられ、蓄えられたデータが再び回収される方法として先入れ先出し方法と先入れ後出し(FILO:First In Last Out)方法とがある。先入れ先出し方法は先に蓄えられたデータが先に回収される方法であり、先入れ後出し方法は先に蓄えられたデータが後に回収される方法である。スタック(stack)、テーブル、リスト等に先入れ先出し方法が用いられており、グラフィックデータの伝送過程でも先入れ先出し方法が主として用いられている。
【0003】
図1は従来のグラフィックドローイングエンジンのための先入れ先出し装置のブロック図である。その構造はデータを蓄えられるたった一つのレジスター11から構成されている。前記レジスター11に蓄えられたデータはクロック信号(CK)と書込許容信号(WEN)により出力される。
【0004】
図2は前記図1の先入れ先出し装置を用いたグラフィックドローイングエンジンのブロック図である。その構造はドローイングエンジン部21と、前記ドローイングエンジン部21から伝送されたデータが一時蓄えられるパイプライン23と、前記パイプライン23からデータを供されて一時蓄える先入れ先出し装置31と、前記先入れ先出し装置31からファイフォフル(fifo-full)信号を供されて前記パイプライン23に蓄えられたデータの出力を制御するドローイングエンジン制御部33とから構成されている。前記パイプライン23はN個、例えば三つのデータ処理装置25,27,29から構成されている。
【0005】
前記グラフィックドローイングエンジンの先入れ先出し方法は、前記先入れ先出し装置31にデータがフル(full)されないとファイフォフル信号はオフ(off)された状態を保ち、前記ドローイングエンジン制御部33の書込許容信号はオン(on)状態を保つ。この状態で前記ドローイングエンジン部21から伝送されたグラフィックデータはパイプライン23に蓄えられ、このデータはクロック信号と書込許容信号により前記先入れ先出し装置31に蓄えられる。そうするうちに、前記先入れ先出し装置31にデータがフルされるとファイフォフル信号はオンされ、前記ドローイングエンジン制御部33は前記パイプライン23内のすべてのレジスター25,27,29に連結された書込許容信号をオフさせる。すると、パイプライン23は作動を中止して先入れ先出し装置31にデータを伝送しなくなる。
【0006】
前述した従来のグラフィックドローイングエンジンのための先入れ先出し装置によると、先入れ先出し装置にグラフィックデータが蓄えられる間先入れ先出し装置がフルされた状態でファイフォフル信号がオンされると、パイプラインに蓄えられているデータが持続的に先入れ先出し装置に伝送され先入れ先出し装置に予め蓄えられていたデータと重なるようになりデータの一部が損なわれる場合が発生され得る。
【0007】
【発明が解決しょうとする課題】
本発明は前述した従来の問題点を解決するためのものであり、グラフィックデータの損失を防止し得るグラフィックドローイングエンジンのための先入れ先出し装置を提供するにその目的がある。
【0008】
【課題を解決するための手段】
前記目的を達成するために本発明は、グラフィックドローイングエンジン部からグラフィックデータを伝送される複数のデータ処理装置を有するパイプラインと、前記パイプラインのグラフィックデータ伝送状態を制御するドローイングエンジン制御部に連結されたグラフィックドローイングエンジンのための先入れ先出し装置において、前記先入れ先出し装置は前記パイプラインのデータ処理装置より少なくとも一つ多い複数のレジスターから構成され、前記各レジスタに格納されるデータ量と前記各データ処理装置に蓄えられるデータ量が等しく、前記データが格納された前記レジスターを除く残りの空いているレジスターの数が前記データ処理装置の数より少ない時には制御信号を発生しパイプラインの動作を中止させることを特徴とする。
【0009】
【発明の実施の形態】
以下、本発明の実施例を添付した図面に基づき更に詳細に説明する。
図3は本発明のグラフィックドローイングエンジンのための先入れ先出し装置のブロック図である。その構造はデータを蓄えられる五つのレジスター41,43,45,47,49から構成されている。前記レジスター41,43,45,47,49に蓄えられたデータはクロック信号(CK)と書込許容信号(WEN)により出力される。
【0010】
図4は前記図3の先入れ先出し装置を用いたグラフィックドローイングエンジンのブロック図である。その構造はドローイングエンジン部51と、前記ドローイングエンジン部51から伝送されたデータが一時蓄えられるパイプライン53と、前記パイプライン53からデータを供されて一時蓄える先入れ先出し装置61と、前記先入れ先出し装置61からファイフォフル信号を供されて前記パイプライン53に蓄えられたデータを出力するかしないかを制御するドローイングエンジン制御部63とから構成されている。前記パイプライン53は三つのデータ処理装置55,57,59から、前記先入れ先出し装置61は五つのレジスター41,43,45,47,49から構成されている。
【0011】
前記図4の先入れ先出し方法を説明すると、最初に前記先入れ先出し装置61にはデータが蓄えられていないため、ファイフォフル信号はオフであり書込許容信号はオンの状態である。このような状態で前記ドローイングエンジン部51はグラフィックデータを前記パイプライン53の各データ処理装置55,57,59に伝送し、このデータはオフされたファイフォフル信号とオンされた書込許容信号及びクロック信号により先入れ先出し装置61の第1ないし第5レジスター41,43,45,47,49に順番に蓄えられる。それで、図4に示されたように第1レジスター41と第2レジスター43及び第3レジスター45にデータが蓄えられると先入れ先出し装置61はファイフォフル信号をオンさせる。すると、前記ドローイングエンジン制御部63はファイフォフル信号がオンされるやいなや書込許容信号をオフさせてパイプライン53のデータ伝送動作を中止させる。従って、データはパイプライン53から先入れ先出し装置61へと伝送されなくなる。そうするうち、第3レジスター45のデータがメモリー制御器に出力されるとファイフォフル信号はオフされ書込許容信号はオンされてパイプライン53に蓄えられたデータの伝送が再び開始される。このように前記先入れ先出し装置61のレジスター41,43,45,47,49のうち三つ以上のレジスターにデータが蓄えられるとファイフォフル信号がオンされてパイプライン53からデータが伝送されなくなるので先入れ先出し装置61のデータが損なわれることが防止される。
【0012】
【発明の効果】
本発明によると、先入れ先出し装置61の空いているレジスターの数がパイプライン53のデータ処理装置より一つでも少ない場合にはパイプラインに蓄えられたデータが先入れ先出し装置61に伝送されなくなり先入れ先出し装置61に蓄えられたデータは安全に保たれる。
本発明は前記実施例に限られず、多くの変形が本発明の技術的思想内で当分野において通常の知識を有する者により可能であることは明白である。
【図面の簡単な説明】
【図1】 従来のグラフィックドローイングエンジンのための先入れ先出し装置のブロック図である。
【図2】 図1の先入れ先出し装置を用いたグラフィックドローイングエンジンのブロック図である。
【図3】 本発明のグラフィックドローイングエンジンのための先入れ先出し装置のブロック図である。
【図4】 図3の先入れ先出し装置を用いたグラフィックドローイングエンジンのブロック図である。
【符号の説明】
11 レジスター、21 ドローイングエンジン部、23 パイプライン、25,27,29 データ処理装置、31 先入れ先出し装置、33 ドローイングエンジン制御部、41,43,45,47,49 レジスター、51 ドローイングエンジン部、53 パイプライン、55,57,59 データ処理装置、61 先入れ先出し装置、63 ドローイングエンジン制御部
Claims (2)
- グラフィックドローイングエンジン部からグラフィックデータを伝送される複数のデータ処理装置を有するパイプラインと、前記パイプラインのグラフィックデータ伝送状態を制御するドローイングエンジン制御部に連結されたグラフィックドローイングエンジンのための先入れ先出し装置において、
前記先入れ先出し装置は前記パイプラインのデータ処理装置より少なくとも一つ多い複数のレジスターから構成され、前記各レジスタに格納されるデータ量と前記各データ処理装置に蓄えられるデータ量が等しく、前記データが格納された前記レジスターを除く残りの空いているレジスターの数が前記データ処理装置の数より少ない時には制御信号を発生しパイプラインの動作を中止させることを特徴とするグラフィックドローイングエンジンのための先入れ先出し装置。 - 前記制御信号が発生してパイプラインの動作が中止された後、前記先入れ先出し装置の空いているレジスターの数が前記データ処理装置の数と同じかそれ以上である場合、前記パイプラインの動作が再開されることを特徴とする請求項1に記載のグラフィックドローイングエンジンのための先入れ先出し装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960003960A KR0165515B1 (ko) | 1996-02-17 | 1996-02-17 | 그래픽 데이터의 선입선출기 및 선입선출 방법 |
KR1996-P-003960 | 1996-02-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09230840A JPH09230840A (ja) | 1997-09-05 |
JP3822685B2 true JP3822685B2 (ja) | 2006-09-20 |
Family
ID=19451436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29034096A Expired - Fee Related JP3822685B2 (ja) | 1996-02-17 | 1996-10-31 | グラフィックドローイングエンジンのための先入れ先出し装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5889533A (ja) |
JP (1) | JP3822685B2 (ja) |
KR (1) | KR0165515B1 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7266725B2 (en) | 2001-09-03 | 2007-09-04 | Pact Xpp Technologies Ag | Method for debugging reconfigurable architectures |
DE19651075A1 (de) | 1996-12-09 | 1998-06-10 | Pact Inf Tech Gmbh | Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen |
DE19654595A1 (de) * | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen |
EP1329816B1 (de) * | 1996-12-27 | 2011-06-22 | Richter, Thomas | Verfahren zum selbständigen dynamischen Umladen von Datenflussprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o.dgl.) |
US6542998B1 (en) | 1997-02-08 | 2003-04-01 | Pact Gmbh | Method of self-synchronization of configurable elements of a programmable module |
US8686549B2 (en) | 2001-09-03 | 2014-04-01 | Martin Vorbach | Reconfigurable elements |
DE19861088A1 (de) | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
US6381659B2 (en) * | 1999-01-19 | 2002-04-30 | Maxtor Corporation | Method and circuit for controlling a first-in-first-out (FIFO) buffer using a bank of FIFO address registers capturing and saving beginning and ending write-pointer addresses |
US8230411B1 (en) * | 1999-06-10 | 2012-07-24 | Martin Vorbach | Method for interleaving a program over a plurality of cells |
EP1342158B1 (de) | 2000-06-13 | 2010-08-04 | Richter, Thomas | Pipeline ct-protokolle und -kommunikation |
ATE437476T1 (de) * | 2000-10-06 | 2009-08-15 | Pact Xpp Technologies Ag | Zellenanordnung mit segmentierter zwischenzellstruktur |
US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
US20090300262A1 (en) * | 2001-03-05 | 2009-12-03 | Martin Vorbach | Methods and devices for treating and/or processing data |
US7844796B2 (en) | 2001-03-05 | 2010-11-30 | Martin Vorbach | Data processing device and method |
US20070299993A1 (en) * | 2001-03-05 | 2007-12-27 | Pact Xpp Technologies Ag | Method and Device for Treating and Processing Data |
US7581076B2 (en) * | 2001-03-05 | 2009-08-25 | Pact Xpp Technologies Ag | Methods and devices for treating and/or processing data |
WO2005045692A2 (en) | 2003-08-28 | 2005-05-19 | Pact Xpp Technologies Ag | Data processing device and method |
US9037807B2 (en) | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
US7444531B2 (en) | 2001-03-05 | 2008-10-28 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
WO2002103532A2 (de) * | 2001-06-20 | 2002-12-27 | Pact Xpp Technologies Ag | Verfahren zur bearbeitung von daten |
US7996827B2 (en) | 2001-08-16 | 2011-08-09 | Martin Vorbach | Method for the translation of programs for reconfigurable architectures |
US7434191B2 (en) * | 2001-09-03 | 2008-10-07 | Pact Xpp Technologies Ag | Router |
US8686475B2 (en) | 2001-09-19 | 2014-04-01 | Pact Xpp Technologies Ag | Reconfigurable elements |
US7577822B2 (en) * | 2001-12-14 | 2009-08-18 | Pact Xpp Technologies Ag | Parallel task operation in processor and reconfigurable coprocessor configured based on information in link list including termination information for synchronization |
AU2003208266A1 (en) | 2002-01-19 | 2003-07-30 | Pact Xpp Technologies Ag | Reconfigurable processor |
ATE402446T1 (de) * | 2002-02-18 | 2008-08-15 | Pact Xpp Technologies Ag | Bussysteme und rekonfigurationsverfahren |
US8914590B2 (en) | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
AU2003223892A1 (en) * | 2002-03-21 | 2003-10-08 | Pact Xpp Technologies Ag | Method and device for data processing |
AU2003286131A1 (en) | 2002-08-07 | 2004-03-19 | Pact Xpp Technologies Ag | Method and device for processing data |
US7657861B2 (en) * | 2002-08-07 | 2010-02-02 | Pact Xpp Technologies Ag | Method and device for processing data |
US7394284B2 (en) | 2002-09-06 | 2008-07-01 | Pact Xpp Technologies Ag | Reconfigurable sequencer structure |
WO2007082730A1 (de) | 2006-01-18 | 2007-07-26 | Pact Xpp Technologies Ag | Hardwaredefinitionsverfahren |
US20080055327A1 (en) * | 2006-09-06 | 2008-03-06 | Barinder Singh Rai | Highly Efficient Display FIFO |
CN101697226B (zh) * | 2009-10-23 | 2012-01-18 | 北京大学 | 新型异步流水线地形绘制方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5473756A (en) * | 1992-12-30 | 1995-12-05 | Intel Corporation | FIFO buffer with full/empty detection by comparing respective registers in read and write circular shift registers |
-
1996
- 1996-02-17 KR KR1019960003960A patent/KR0165515B1/ko not_active IP Right Cessation
- 1996-10-31 JP JP29034096A patent/JP3822685B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-14 US US08/800,632 patent/US5889533A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR0165515B1 (ko) | 1999-01-15 |
KR970062912A (ko) | 1997-09-12 |
JPH09230840A (ja) | 1997-09-05 |
US5889533A (en) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3822685B2 (ja) | グラフィックドローイングエンジンのための先入れ先出し装置 | |
JP3598321B2 (ja) | 異なる周波数で動作するバス間でやりとりされるバッファリングデータ | |
US6604179B2 (en) | Reading a FIFO in dual clock domains | |
US20060047754A1 (en) | Mailbox interface between processors | |
WO2001073540A2 (en) | METHOD AND APPARATUS FOR TIMING-DEPENDENT TRANSFERS USING FIFOs | |
JP3773574B2 (ja) | データ処理システムにおいてデータ・ストリーム内にアドレスを挿入する装置および方法 | |
JP2577604Y2 (ja) | 画像メモリ・データ演算装置 | |
JP2973941B2 (ja) | 非同期fifoバッファ装置 | |
JP2734581B2 (ja) | 入出力制御装置の制御方式 | |
JP2000003332A (ja) | 双方向バスサイズ変換回路 | |
JP2565301B2 (ja) | メモリコピー回路 | |
JPS59721A (ja) | 情報転送制御方式 | |
JPH10116245A (ja) | Dma制御装置 | |
JP3050286B2 (ja) | データ転送システム | |
JP2000132498A (ja) | Dma転送制御装置 | |
JPS5939051B2 (ja) | デ−タバツフア回路 | |
JPS6017552A (ja) | デ−タ転送制御回路 | |
JPH06314251A (ja) | Scsiデータ転送装置 | |
JPH0583235A (ja) | 速度変換時のデータエラー防止方式 | |
JP2663713B2 (ja) | バス接続装置 | |
JPH04344552A (ja) | 多重入出力制御方式 | |
JPH10326155A (ja) | タイムスロット生成装置及びその動作確認方法 | |
JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
JPS62209792A (ja) | Fifo回路 | |
JPH059874B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060623 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |