KR970062912A - 그래픽 데이터의 선입선출(fifo)기 및 선입선출 방법 - Google Patents

그래픽 데이터의 선입선출(fifo)기 및 선입선출 방법 Download PDF

Info

Publication number
KR970062912A
KR970062912A KR1019960003960A KR19960003960A KR970062912A KR 970062912 A KR970062912 A KR 970062912A KR 1019960003960 A KR1019960003960 A KR 1019960003960A KR 19960003960 A KR19960003960 A KR 19960003960A KR 970062912 A KR970062912 A KR 970062912A
Authority
KR
South Korea
Prior art keywords
pipeline
data
selector
out selector
fifo
Prior art date
Application number
KR1019960003960A
Other languages
English (en)
Other versions
KR0165515B1 (ko
Inventor
이진언
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960003960A priority Critical patent/KR0165515B1/ko
Priority to JP29034096A priority patent/JP3822685B2/ja
Priority to US08/800,632 priority patent/US5889533A/en
Publication of KR970062912A publication Critical patent/KR970062912A/ko
Application granted granted Critical
Publication of KR0165515B1 publication Critical patent/KR0165515B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 그래픽 데이터의 선입선출기 및 선입선출 방법에 관한여 게시한다. 종래의 선입선출기에 의하면 선입선출기에 그래픽 데이터가 저장되는 동안에 선입선출기가 꽉 차게 되었을때, 파이프라인에 있는 데이터가 계속적으로 선입선출기로 전송되면 선입선출기의 데이터와 겹쳐져서 데이터가 손실되는 경우가 발생할 수가 있다. 그러나 본 발명에 따르면 선입선출기의 비어있는 레지스터들의 수가 적어도 파이프라인의 데이터 처리장치의 수보다 적을 경우에는 파이프라인의 데이터가 전송되지 않게 됨으로써 선입선출기에 저장된 데이터의 손실을 방지할 수 있다.

Description

그래픽 데이터의 선입선출(FIFO)기 및 선입선출 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 그래픽 데이터의 선입선출기의 블록도.
제4도는 상기 제3도의 선입선출기를 이용한 그래픽 드로잉 엔진의 블록도.

Claims (3)

  1. 그래픽 데이터를 전송하기 위하여 복수 개의 데이터 처리장치를 구성된 파이프라인과 상기 파이프라인으로부터 그래픽 데이터를 받아서 일시 저장하는 선입선출기 및 상기 선입선출로부터 신호를 받아서 상기 파이프라인의 동작을 제어하는 드로잉 엔진 제어부를 갖는 그래픽 드로잉 엔진에 있어서, 상기 선입선출기는 복수개의 레지스터들인 것을 특징으로 하는 그래픽 데이터의 선입선출기.
  2. 제1항에 있어서, 상기 선입선출기의 레지스터들은 상기 데이터 처리장치보다 하나 이상 더 많은 것을 특징으로 하는 그래픽 데이터의 선입선출기.
  3. 파이프라인으로부터 그래픽 데이터가 선입선출기로 전송되는 단계; 상기 선입선출기의 비어있는 레지스터들의 수가 상기 파이프라인의 데이터 처리장치보다 적을 때 선입선출기에서 피포풀 신호가 온되는 단계; 및 상기 온이 된 피포풀 신호에 의하여 상기 파이프라인의 데이터 전송 동작이 중지되는 단계를 포함하는 것을 특징으로 하는 그래픽 데이터의 선입선출 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960003960A 1996-02-17 1996-02-17 그래픽 데이터의 선입선출기 및 선입선출 방법 KR0165515B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960003960A KR0165515B1 (ko) 1996-02-17 1996-02-17 그래픽 데이터의 선입선출기 및 선입선출 방법
JP29034096A JP3822685B2 (ja) 1996-02-17 1996-10-31 グラフィックドローイングエンジンのための先入れ先出し装置
US08/800,632 US5889533A (en) 1996-02-17 1997-02-14 First-in-first-out device for graphic drawing engine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960003960A KR0165515B1 (ko) 1996-02-17 1996-02-17 그래픽 데이터의 선입선출기 및 선입선출 방법

Publications (2)

Publication Number Publication Date
KR970062912A true KR970062912A (ko) 1997-09-12
KR0165515B1 KR0165515B1 (ko) 1999-01-15

Family

ID=19451436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003960A KR0165515B1 (ko) 1996-02-17 1996-02-17 그래픽 데이터의 선입선출기 및 선입선출 방법

Country Status (3)

Country Link
US (1) US5889533A (ko)
JP (1) JP3822685B2 (ko)
KR (1) KR0165515B1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7266725B2 (en) 2001-09-03 2007-09-04 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
DE19651075A1 (de) 1996-12-09 1998-06-10 Pact Inf Tech Gmbh Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen
DE19654595A1 (de) * 1996-12-20 1998-07-02 Pact Inf Tech Gmbh I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen
EP1329816B1 (de) * 1996-12-27 2011-06-22 Richter, Thomas Verfahren zum selbständigen dynamischen Umladen von Datenflussprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o.dgl.)
US6542998B1 (en) 1997-02-08 2003-04-01 Pact Gmbh Method of self-synchronization of configurable elements of a programmable module
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
DE19861088A1 (de) 1997-12-22 2000-02-10 Pact Inf Tech Gmbh Verfahren zur Reparatur von integrierten Schaltkreisen
US6381659B2 (en) * 1999-01-19 2002-04-30 Maxtor Corporation Method and circuit for controlling a first-in-first-out (FIFO) buffer using a bank of FIFO address registers capturing and saving beginning and ending write-pointer addresses
US8230411B1 (en) * 1999-06-10 2012-07-24 Martin Vorbach Method for interleaving a program over a plurality of cells
EP1342158B1 (de) 2000-06-13 2010-08-04 Richter, Thomas Pipeline ct-protokolle und -kommunikation
ATE437476T1 (de) * 2000-10-06 2009-08-15 Pact Xpp Technologies Ag Zellenanordnung mit segmentierter zwischenzellstruktur
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
US20090300262A1 (en) * 2001-03-05 2009-12-03 Martin Vorbach Methods and devices for treating and/or processing data
US7844796B2 (en) 2001-03-05 2010-11-30 Martin Vorbach Data processing device and method
US20070299993A1 (en) * 2001-03-05 2007-12-27 Pact Xpp Technologies Ag Method and Device for Treating and Processing Data
US7581076B2 (en) * 2001-03-05 2009-08-25 Pact Xpp Technologies Ag Methods and devices for treating and/or processing data
WO2005045692A2 (en) 2003-08-28 2005-05-19 Pact Xpp Technologies Ag Data processing device and method
US9037807B2 (en) 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements
US7444531B2 (en) 2001-03-05 2008-10-28 Pact Xpp Technologies Ag Methods and devices for treating and processing data
WO2002103532A2 (de) * 2001-06-20 2002-12-27 Pact Xpp Technologies Ag Verfahren zur bearbeitung von daten
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US7434191B2 (en) * 2001-09-03 2008-10-07 Pact Xpp Technologies Ag Router
US8686475B2 (en) 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
US7577822B2 (en) * 2001-12-14 2009-08-18 Pact Xpp Technologies Ag Parallel task operation in processor and reconfigurable coprocessor configured based on information in link list including termination information for synchronization
AU2003208266A1 (en) 2002-01-19 2003-07-30 Pact Xpp Technologies Ag Reconfigurable processor
ATE402446T1 (de) * 2002-02-18 2008-08-15 Pact Xpp Technologies Ag Bussysteme und rekonfigurationsverfahren
US8914590B2 (en) 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
AU2003223892A1 (en) * 2002-03-21 2003-10-08 Pact Xpp Technologies Ag Method and device for data processing
AU2003286131A1 (en) 2002-08-07 2004-03-19 Pact Xpp Technologies Ag Method and device for processing data
US7657861B2 (en) * 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
US7394284B2 (en) 2002-09-06 2008-07-01 Pact Xpp Technologies Ag Reconfigurable sequencer structure
WO2007082730A1 (de) 2006-01-18 2007-07-26 Pact Xpp Technologies Ag Hardwaredefinitionsverfahren
US20080055327A1 (en) * 2006-09-06 2008-03-06 Barinder Singh Rai Highly Efficient Display FIFO
CN101697226B (zh) * 2009-10-23 2012-01-18 北京大学 新型异步流水线地形绘制方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473756A (en) * 1992-12-30 1995-12-05 Intel Corporation FIFO buffer with full/empty detection by comparing respective registers in read and write circular shift registers

Also Published As

Publication number Publication date
JP3822685B2 (ja) 2006-09-20
KR0165515B1 (ko) 1999-01-15
JPH09230840A (ja) 1997-09-05
US5889533A (en) 1999-03-30

Similar Documents

Publication Publication Date Title
KR970062912A (ko) 그래픽 데이터의 선입선출(fifo)기 및 선입선출 방법
KR950009453A (ko) 컴퓨터 프로세싱 시스템 및 인스트럭션 실행방법
WO1998043401A3 (en) Software implementation of modem on computer
EP0398523A2 (en) A device for data i/o and execution support in digital processors
KR100291301B1 (ko) 신호 데이터 처리 시스템 및 방법과 신호 데이터 처리 시스템을 구비한 통신 시스템
DE3856486D1 (de) Einzelpaketmeldung in einer Datenverbindungssteuereinrichtung
US5754866A (en) Delayed interrupts with a FIFO in an improved input/output architecture
EP0814401A3 (en) Computer having a feature bus with buffers for external devices
JPS5819062A (ja) 回線アダプタ
KR910003475A (ko) 시퀀스 제어장치
KR950024054A (ko) 비트스트림 데이터 전송장치
KR970068363A (ko) 브이. 엠. 이. 보드의 데이타 전송 장치
KR100270516B1 (ko) 전전자교환기의 데이터 인터페이스 장치 및 그 방법
TW332274B (en) Linear buffer section with the length of extended command queue
KR950020207A (ko) 다중 프로세서의 통신장치
JPS5580147A (en) Data transfer system
KR940023098A (ko) 메시지 패킷 전송기
KR970016992A (ko) 다중프로세서 시스템에 있어서 공유 입출력제어보드의 인터럽트 제어기
KR960038631A (ko) 데이타 전송장치
JPS6057453A (ja) デ−タ処理方式
KR0157253B1 (ko) 프린터의 병렬 인터페이스 제어방법
KR940020734A (ko) 정보 전송장치
KR950016101A (ko) 다수모뎀 가입자 정합장치
KR930010741A (ko) Lbp 제어기
KR930014110A (ko) 시스템간의 데이타 전송방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080904

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee