CN111799241A - 邦定结构及其制作方法和显示面板 - Google Patents

邦定结构及其制作方法和显示面板 Download PDF

Info

Publication number
CN111799241A
CN111799241A CN202010585900.2A CN202010585900A CN111799241A CN 111799241 A CN111799241 A CN 111799241A CN 202010585900 A CN202010585900 A CN 202010585900A CN 111799241 A CN111799241 A CN 111799241A
Authority
CN
China
Prior art keywords
electrode
conductive
array
bonding structure
conductive pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010585900.2A
Other languages
English (en)
Inventor
朱永斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bazhou Yungu Electronic Technology Co ltd
Original Assignee
Bazhou Yungu Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bazhou Yungu Electronic Technology Co ltd filed Critical Bazhou Yungu Electronic Technology Co ltd
Priority to CN202010585900.2A priority Critical patent/CN111799241A/zh
Publication of CN111799241A publication Critical patent/CN111799241A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本申请涉及一种邦定结构、其制作方法和显示面板。所述邦定结构包括第一器件、第二器件和导电柱阵列。所述第一器件包括第一电极。所述第二器件与所述第一器件相对设置。所述第二器件包括第二电极。所述导电柱阵列夹设于所述第一电极和所述第二电极之间，将所述第一电极和所述第二电极电连接。所述导电柱阵列的两端可以分别与所述第一电极和所述第二电极接触连接，因此通过设定所述导电柱阵列的两端与所述第一电极和所述第二电极之间的接触面积，可以确保所述第一电极和所述第二电极之间具有良好的电接触。通过使所述导电柱阵列的两端分别所述第一电极和第二电极接触，即可达到电路导通的目的。

Description

邦定结构及其制作方法和显示面板
技术领域
本发明涉及显示技术领域，特别是涉及邦定结构及其制作方法和显示面板。
背景技术
随着显示技术的发展，对面板与元器件之间的电连接要求越来越高。
传统技术中，面板的焊盘和元器件的焊盘之间电连接是通过异方性导电胶(ACF)中粒子被压破后里面露出的金属粒子实现的。但是异方性导电胶对焊盘和焊盘之间的接触面积要求较高，当接触面积较小时，在焊盘和焊盘之间的金属粒子数量较少，影响导电效果。
发明内容
基于此，有必要针对上述问题，提供一种邦定结构及其制作方法和显示面板。
本申请一方面提供了一种邦定结构，包括：第一器件，包括第一电极；第二器件，与所述第一器件相对设置，所述第二器件包括第二电极；以及导电柱阵列，夹设于所述第一电极和所述第二电极之间，用于将所述第一电极和所述第二电极电连接。
在一个实施例中，所述导电柱阵列包括并列设置的多个导电柱，所述多个导电柱由所述第一电极向所述第二电极的方向延伸。本实施例提供了导电柱延伸方向的可实施方式。
在一个实施例中，所述多个导电柱间隔设置。本实施例中，所述导电柱和所述导电柱之间可以具有空隙。所述空隙可以填充胶体，进而增加胶体和所述导电柱侧壁之间的接触面积。
在一个实施例中，沿平行于所述第一电极的方向，所述多个导电柱的横截面积由所述第一电极向所述第二电极的方向梯度变小；优选地，所述导电柱的形状为锥体。本实施例可以便于所述导电柱***所述胶体中。
在一个实施例中，所述导电柱包括多个圆台，多个所述圆台的底部和顶部依次连接。导电柱还可以包括圆台结构，提供了导电柱的一种可实施方式。
在一个实施例中，所述导电柱阵列还包括多个导电颗粒，每个所述导电柱远离所述第一电极的一端通过一个所述导电颗粒与所述第二电极接触。本实施例中，所述导电颗粒与第二电极的凹坑内表面贴合的面积较大，因此可以增加导电面积，降低导通电阻。
在一个实施例中，还包括胶体层，夹设于所述第一器件和所述第二器件之间，所述导电柱阵列位于所述胶体层中。本实施例通过所述胶体层可以增加所述第一电极和所述第二电极连接的牢固性。
本申请另一方面提供了一种邦定结构的制作方法，包括：提供第一器件，所述第一器件包括第一电极；在所述第一电极的表面形成导电柱阵列；将第二器件与所述第一器件相对靠近，使得所述第二器件的第二电极接触所述导电柱阵列远离所述第一器件的表面。
在一个实施例中，所述在所述第一电极的表面形成导电柱阵列的步骤中，所述导电柱阵列与所述第一电极一体成型。本实施例可以提高所述导电柱阵列与所述第一电极连接的牢固性，同时还简化了工艺步骤。
本申请还一方面提供了一种显示面板，其特征在于，包括所述的邦定结构或由所述的邦定结构的制作方法制作得到的邦定结构；其中，所述第一器件为面板主体，所述第二器件为元器件。
本申请实施例提供的邦定结构及其制作方法和显示面板，该邦定结构包括第一器件、第二器件和导电柱阵列。其中，第一器件包括第一电极；第二器件与第一器件相对设置，第二器件包括第二电极；导电柱阵列夹设于第一电极和第二电极之间，用于将第一电极和第二电极电连接。由于导电柱阵列的两端可以分别与第一电极和第二电极接触连接，因此通过设定导电柱阵列的两端与第一电极和第二电极之间的接触面积，可以确保第一电极和第二电极之间具有良好的电接触，即可达到电路导通的目的。同时可以避免高温、高压挤压第一电极和第二电极而导致得第一器件或者第二器件发生损坏的问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的邦定结构剖面图；
图2为本申请另一个实施例提供的邦定结构剖面图；
图3为本申请实施例提供的导电柱包括圆台的剖面图；
图4为本申请还一个实施例提供的邦定结构剖面图；
图5为本申请实施例提供的导电柱通过导电颗粒与第二电极连接的剖面图。
附图标记说明：
邦定结构10；第一器件100；第一电极110；第二器件200；第二电极210；导电柱阵列300；导电柱310；圆台312；导电颗粒320；胶体层400。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
申请人长期研究发现，器件之间的焊盘和引脚通常通过异方性导电胶连接。当需要电连接所述焊盘和所述引脚时，通常在所述焊盘和所述引脚之间涂覆所述异方性导电胶。然后通过压头在高温下压迫器件，使得所述焊盘和所述引脚相互靠近。同时，所述异方性导电胶中的粒子被压破，使得其中的导电粒子露出。分散在所述异方性导电胶中的导电粒子相互靠近接触，并与所述焊盘和引脚相互接触导电。但是，当所述焊盘或者所述引脚相对的面积较小时，或者所述焊盘和所述引脚对接产生错位时，或者由于所述导电粒子密度分布不均匀时，能够连接所述引脚或者焊盘的所述导电粒子数量较少，从而影响导电的效果。如果所述焊盘和所述引脚错位严重时，可能引起短路。
参阅图1，本申请实施例提供一种邦定结构10。所述邦定结构10包括第一器件100、第二器件200和导电柱阵列300。所述第一器件100包括第一电极110。所述第二器件200与所述第一器件100相对设置，所述第二器件200包括第二电极210。所述导电柱阵列300夹设于所述第一电极110和所述第二电极210之间，所述导电柱阵列300用于将所述第一电极110和所述第二电极210电连接。
在一个实施例中，所述第一器件100可以为柔性线路板、驱动芯片、触摸屏驱动芯片等。所述第二器件200可以为显示面板主体。可以理解，所述第一器件100也可以为显示面板主体，所述第二器件200可以为柔性线路板、驱动芯片、触摸屏驱动芯片，具体可根据实际情况进行设置。
所述第一电极110和所述第二电极210可以为形成于所述第一器件100和所述第二器件200的焊盘、引脚等结构。所述第一器件100和所述第二器件200需要电连接时，可以将所述第一电极110和所述第二电极210对应连接。可以理解，每个所述第一器件100可以包括多个第一电极110。每个所述第二器件200可以包括多个第二电极210。多个所述第一电极110和多个所述第二电极210可以一一对应设置。即一一对应的所述第一电极110和所述第二电极210可以形成一个导电通路。
在一个实施例中，所述第一电极110和所述第二电极210至少一个可以为多层金属结构。所述第一电极和所述第二电极的材料可以包括钼、镍、钯、钴、钨、铑、钛、铬、金、银、铂等。
在一个实施例中，所述第一电极110和/或所述第二电极210可以为层叠设置的至少两层金属层。例如，第一电极110和/或所述第二电极210可以为层叠设置的第一金属层、第二金属层和第三金属层结构。所述第一金属层与所述第三金属层的金属材料可采用钼、镍、钯、钴、钨、铑、钛、铬、金、银、铂等耐腐蚀性好的材料。所述第二金属层可以采用用金、银、铜、铝、铁等导电性良好的材料。
在一个实施例中，所述第一电极110和所述第二电极210可以为立方体结构，该立方体结构在所述第一器件100或第二器件200的表面的投影为矩形。所述矩形的宽度可以为10微米到200微米。所述矩形的长度为80微米到2毫米。进一步地，所述第一电极110和/或所述第二电极210的宽度可以为20微米，长度为100微米。
所述导电柱阵列300可以包括多个导电柱310。每对一一对应的所述第一电极110和所述第二电极210之间可以设置一个所述导电柱阵列300。所述导电柱阵列300设置于所述第一电极110和所述第二电极210之间。所述多个导电柱310在所述第一电极110和所述第二电极210相对的表面排列，构成所述导电柱阵列300。所述导电柱阵列300可以为矩形阵列、圆形阵列或者线性阵列等。所述导电柱阵列300的两端可以分别与所述第一电极110和所述第二电极210相对的两个表面接触。因此，所述导电柱阵列300可以将所述第一电极110和所述第二电极210电连接。
在一个实施例中，所述导电柱阵列300可以为矩形阵列，所述矩形阵列在所述第一器件100或所述第二器件200的投影可以为矩形。所述矩形的宽度可以为8微米到70微米，所述导电柱阵列300的长度可以为15微米到180微米。
所述导电柱阵列300的两端可以分别与所述第一电极110和所述第二电极210连接。因此，可以通过设定所述导电柱阵列300的两端与所述第一电极110和所述第二电极210的接触面积，保证所述导电柱阵列300与所述第一电极110和所述第二电极210之间接触面积，从而确保了所述第一电极110和所述第二电极210之间导电效果。同时，由于所述导电柱阵列300形状相对固定，相比所述第一电极110和所述第二电极210接触时异方性导电胶中的导电粒子分布的随机性，更具有稳定性。进一步地，使用所述导电柱阵列300连接所述第一电极110和所述第二电极210，只要所述导电柱阵列300的两端分别与所述第一电极110和第二电极210接触即可。因此可以避免使用异方性导电胶时需要高温、高压将所述第一电极110和第二电极210连接，从而导致所述第一器件100或者所述第二器件200发生损坏的问题。
本申请实施例提供的所述邦定结构10包括第一器件100、第二器件200和导电柱阵列300。所述第一器件100包括第一电极110。所述第二器件200与所述第一器件100相对设置。所述第二器件200包括第二电极210。所述导电柱阵列300夹设于所述第一电极110和所述第二电极210之间。所述导电柱阵列300用于将所述第一电极110和所述第二电极210电连接。所述导电柱阵列300的两端可以分别与所述第一电极110和所述第二电极210接触连接，因此通过设定所述导电柱阵列300的两端与所述第一电极110和所述第二电极210之间的接触面积，可以确保所述第一电极110和所述第二电极210之间具有良好的电接触。通过使所述导电柱阵列300的两端分别与所述第一电极110和第二电极210接触，即可达到电路导通的目的。同时可以避免高温、高压挤压所述第一电极110和第二电极210导致所述第一器件100或者第二器件200损坏。
在一个实施例中，所述导电柱阵列300包括多个所述导电柱310，这里的多个指两个及以上。所述导电柱310由所述第一电极110向所述第二电极210的方向延伸。即所述导电柱310竖直设置于所述第一电极110和所述第二电极210之间。具体的，多个所述导电柱310并列设置。所述导电柱310两端分别与所述第一电极110和所述第二电极210连接。通过设定所述导电柱310两端的横截面积，即可确定所述导电柱310与所述第一电极110和所述第二电极210的电接触面积，从而确保所述第一电极110和所述第二电极210之间的导电性能。
在一个实施例中，一个所述导电柱阵列300可以包括2到5个所述导电柱310。进一步地，一个所述导电柱阵列300可以包括3个所述导电柱310。
在一个实施例中，所述导电柱310的材料可以为镍、钯、钴、钨、铑、钛、铬、金、银、铂中的一种或者多种。
在一个实施例中，所述导电柱310可以为由内而外的多层结构。所述导电柱310外层材料可以采用耐腐蚀性较好的钼、镍、钯、钴、钨、铑、钛、铬、金、银、铂材料，因而可以避免被胶体腐蚀。
所述导电柱310可以为圆柱形，也可以为立方体、锥体等形状。所述导电柱310由所述第一电极110向所述第二电极210延伸的距离可以为所述导电柱310的高度。通过设定所述导电柱310的高度可以限定所述第一电极110和所述第二电极210之间的距离。
在一个实施例中，所述导电柱310的高度可以为3微米到10微米，在保证第一电极110和第二电极210导通的基础上能进一步节约材料，降低成本。进一步地，所述导电柱310的高度可以为5微米到8微米。更进一步地，所述导电柱310的高度可以为7微米。
在一个实施例中，所述导电柱310的直径可以为1微米到8微米，在此数值范围内工艺上易于制作。进一步地，所述导电柱的直径可以为2微米到3微米。在一个实施例中，所述导电柱的直径为2微米。
多个所述导电柱310并列设置即所述多个所述导电柱310可以分别为独立结构，设置于所述第一电极110和所述第二电极210之间。多个所述导电柱310也可以部分相互接触或者一体成型。
在一个实施例中，在所述第一电极110和所述第二电极210之间的所述导电柱阵列300周围的空间可以通过胶体填充粘接。因而可以确保所述第一电极110和所述第二电极210连接的可靠性。
请参见图2，在一个实施例中，所述多个导电柱310间隔设置。因此，导电柱阵列300中的多个所述导电柱310之间可以具有空隙。通过在所述第一电极110和所述第二电极210之间填充胶体，可以增加胶体和所述导电柱310侧壁之间的接触面积，提高两者间的粘附性。同时，胶体还分别与所述第一电极110和所述第二电极210相对的表面接触。因此，可以提高所述第一电极110、所述第二电极210和所述导电柱310之间的粘附性。同时提高了所述第一电极110、所述第二电极210和所述导电柱310整体的牢固性。在一个实施例中，所述导电柱310的侧壁可以为粗糙表面，因而可以提高胶体与所述导电柱310之间的粘附力。
在一个实施例中，沿平行于第一电极110的方向，所述多个导电柱310的横截面积由所述第一电极110向所述第二电极210的方向梯度变小。即所述多个导电柱310的横截面积由所述第一电极110向所述第二电极210的方向具有变小的趋势。因此所述导电柱310远离所述第一电极110的一端横截面积比所述导电柱310靠近所述第一电极110一端的横截面积更小。
当所述导电柱310设置于所述第一电极110，在所述第一电极110的表面涂覆胶体时，由于所述导电柱310远离所述第一电极110的一端横截面积小，便于所述导电柱310***所述胶体。可选的，胶体可以设置在第二电极210上，也可以设置在其他结构上，具体可根据实际情况进行设置。在一个实施例中，所述导电柱310的形状为锥体，制作锥体的方式工艺简单，能够降低生产成本。
进一步地，当向多个所述导电柱310之间填充胶体时，在沿着由所述第一电极110到所述第二电极210的延伸方向，所述胶体的含量也会变化，从而可以改变所述胶体和所述导电柱310在不同位置的接触面积，进一步提高粘附力。即当所述梯度较大时，由所述第一电极110向所述第二电极210的方向，所述导电柱310的直径变化较大。当所述梯度较小时，由所述第一电极110向所述第二电极210的方向，所述导电柱310的直径变化较小。进一步地，当所述梯度变化为零时，所述导电柱310不同位置的直径可以相同。更进一步地，在所述导电柱310的某一区域，所述导电柱310直径的梯度可以突变，即所述导电柱310的直径可以突变。可以理解的是，本实施例中的导电柱310直径为导电柱310的横截面积的***边中两点间的最大距离。
请参见图3，在一个实施例中，所述导电柱310包括多个圆台312。多个所述圆台312的底部(靠近第一电极110一面)和顶部(靠近第二电极210的一面)依次连接。可以理解，所述圆台312的底部面积大于所述圆台312的顶部面积。第一个所述圆台312的顶部与另一个所述圆台312的底部相接触，照此依次连接构成所述导电柱310。因此，所述导电柱310在轴向的表面面积会有多个突变，当在所述导电柱310之间填充胶体时，可以增加胶体与所述导电柱310之间的粘附面积，增加粘附牢固性。
在一个实施例中，所述多个导电柱310与所述第一电极110一体成型。因此，所述导电柱310可以形成于所述第一电极110的表面。所述多个导电柱310远离所述第一电极110的一端与所述第二电极210接触。
在一个实施例中，所述导电柱310可以通过沉积、曝光、刻蚀工艺形成于所述第一电极110的表面。
请参见图4，在一个实施例中，所述导电柱310可以设置于所述第二电极210与所述第一电极110相对的表面。此时可以在所述第一电极110的表面涂覆胶体，然后将所述第二电极210与所述第一电极110相对贴近。此时所述导电柱310远离所述第二电极210的一端可以快速***胶体。
请参见图5，在一个实施例中，所述导电柱阵列300还包括多个导电颗粒320。每个所述导电柱310远离所述第一电极110的一端通过一个所述导电颗粒320与所述第二电极210接触。可以理解，所述第二电极210的表面一般为粗糙面，即所述第二电极210的表面会有凹坑结构。因此，当所述导电柱310远离所述第一电极110的一端通过所述导电颗粒320与所述第二电极210的粗糙面抵接时，所述导电颗粒320可以嵌入所述凹坑结构。因此可以增加所述导电柱310与所述第二电极210之间的牢固性。进一步地，所述导电颗粒320与所述凹坑内表面贴合的面积较大，因此可以增加导电面积，降低导通电阻。
在一个实施例中，所述导电颗粒320的材料可以是导电性良好的金、银、铂材料中的一种或者多种，因此可以改善导电性能。所述导电颗粒320的形状可以为球形、不规则多边形等。
在一个实施例中，所述导电颗粒320可以与所述导电柱310一体成型，也可以粘贴于所述导电柱310远离所述第一电极110的一端。可以理解，为了适应所述导电颗粒320的尺寸，也可以在所述第二电极210的表面制作与所述导电颗粒320尺寸相适应的凹坑结构。
在一个实施例中，所述导电颗粒320的直径可以为0.5微米到1微米。进一步地，所述导电颗粒320的直径为0.7微米，该尺寸可以适应所述第二电极210的粗糙面的凹坑结构。
在一个实施例中，所述邦定结构10还包括胶体层400。所述胶体层400夹设于所述第一器件100和所述第二器件200之间。所述导电柱阵列300位于所述胶体层400中。所述胶体层400可以包括胶体。当所述导电柱阵列300设置于所述第一电极110时，可以在所述导电柱阵列300表面覆涂所述胶体层400，并使所述导电柱阵列300***所述胶体层400。或者，可以在所述第二电极210表面涂覆所述胶体层400，然后将所述第一电极110设置所述导电柱阵列300的表面靠近所述胶体层400，使得所述导电柱阵列300***所述胶体层400。通过所述胶体层400可以增加所述第一电极110和所述第二电极210连接的牢固性。所述胶体层400的材料可以为树脂凝胶。所述树脂凝胶可以包括热塑性树脂或热固性树脂等。所述胶体层400的材料也可以为丙烯酸酯胶、复合型结构胶、高分子胶、热熔胶、压敏胶等。
本申请实施例还提供一种邦定结构10的制作方法。所述方法包括：
S10,提供第一器件100，所述第一器件100包括所述第一电极110；
S20,在所述第一电极110的表面形成导电柱阵列300；
S30,将第二器件200与所述第一器件100相对靠近，使得所述第二器件的第二电极210接触所述导电柱阵列300远离所述第一器件100的表面。
具体的，在S10中，所述第一器件100可以为显示面板主体。所述显示面板主体的表面可以具有第一电极110。所述第一电极110可以为焊盘。
所述S20中，可以通过沉积、曝光、刻蚀等工序在所述第一电极110的表面形成所述导电柱阵列300。
所述S30中，所述第二器件200的表面设置的所述第二电极210可以为引脚。将第二器件200设置所述第二电极210的表面靠近所述第一器件100设置所述导电柱阵列300的表面，使得所述第二电极210接触所述导电柱阵列300远离所述第一器件100的表面，因此所述导电柱310可以将所述第一电极110和所述第二电极210电连接。
在一个实施例中，在所述第二电极210接触所述导电柱阵列300远离所述第一器件100的表面之前，可以在所述第一电极110的表面涂覆胶体层400。当所述导电柱阵列300***所述胶体层400，然后将所述第二电极210覆盖于所述导电柱阵列300远离所述第一电极110的表面。
在一个实施例中，所述在所述第一电极110的表面形成导电柱阵列300中，所述导电柱阵列300与所述第一电极110一体成型。所述导电柱阵列300与所述第一电极110一体成型可以提高所述导电柱阵列300与所述第一电极110的牢固性。
本申请实施例还提供一种显示面板。所述显示面板包括由上述实施例所述的邦定结构10或者由上述实施例制作的所述的邦定结构10。其中，所述第一器件100为面板主体。所述第二器件200为元器件。所述面板主体可以具有面板邦定区，所述第一电极110可以设置于所述面板邦定区。所述第二器件200为元器件，所述元器件也可以具有器件邦定区，所述第二电极210可以设置于所述器件邦定区。
所述面板主体可以为OLED面板，所述面板主体也可以为柔性显示屏。所述第二器件200为元器件。所述元器件可以为柔性线路板、驱动芯片、触摸屏驱动芯片等。通过所述驱动芯片可以驱动所述显示面板主体显示。通过所述触摸屏驱动芯片可以反馈控制所述面板主体显示。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种邦定结构，其特征在于，包括：
第一器件，包括第一电极；
第二器件，与所述第一器件相对设置，所述第二器件包括第二电极；以及
导电柱阵列，夹设于所述第一电极和所述第二电极之间，用于将所述第一电极和所述第二电极电连接。
2.如权利要求1所述的邦定结构，其特征在于，所述导电柱阵列包括多个导电柱，所述多个导电柱由所述第一电极向所述第二电极的方向延伸。
3.如权利要求2所述邦定结构，其特征在于，所述多个导电柱间隔设置。
4.如权利要求3所述的邦定结构，其特征在于，沿平行于所述第一电极的方向，所述多个导电柱的横截面积由所述第一电极向所述第二电极的方向梯度变小；
优选地，所述导电柱的形状为锥体。
5.如权利要求3所述的邦定结构，其特征在于，所述导电柱包括多个圆台，多个所述圆台的底部和顶部依次连接。
6.如权利要求2所述邦定结构，其特征在于，所述导电柱阵列还包括多个导电颗粒，每个所述导电柱远离所述第一电极的一端通过一个所述导电颗粒与所述第二电极接触。
7.如权利要求1所述的邦定结构，其特征在于，还包括胶体层，夹设于所述第一器件和所述第二器件之间，所述导电柱阵列位于所述胶体层中。
8.一种邦定结构的制作方法，其特征在于，包括：
提供第一器件，所述第一器件包括第一电极；
在所述第一电极的表面形成导电柱阵列；
将第二器件与所述第一器件相对靠近，使得所述第二器件的第二电极接触所述导电柱阵列远离所述第一器件的表面。
9.如权利要求8所述的方法，其特征在于，所述在所述第一电极的表面形成导电柱阵列的步骤中，所述导电柱阵列与所述第一电极一体成型。
10.一种显示面板，其特征在于，包括权利要求1-7任一项所述的邦定结构或由权利要求8-9所述的邦定结构的制作方法制作得到的邦定结构；
其中，所述第一器件为面板主体，所述第二器件为元器件。
CN202010585900.2A 2020-06-24 2020-06-24 邦定结构及其制作方法和显示面板 Pending CN111799241A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010585900.2A CN111799241A (zh) 2020-06-24 2020-06-24 邦定结构及其制作方法和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010585900.2A CN111799241A (zh) 2020-06-24 2020-06-24 邦定结构及其制作方法和显示面板

Publications (1)

Publication Number Publication Date
CN111799241A true CN111799241A (zh) 2020-10-20

Family

ID=72803819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010585900.2A Pending CN111799241A (zh) 2020-06-24 2020-06-24 邦定结构及其制作方法和显示面板

Country Status (1)

Country Link
CN (1) CN111799241A (zh)

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430532A (ja) * 1990-05-28 1992-02-03 Matsushita Electric Works Ltd 突起状電極バンプの構造及びその製法
JPH1116946A (ja) * 1997-06-20 1999-01-22 Hitachi Ltd 半導体装置の実装方法
JPH11135925A (ja) * 1997-10-30 1999-05-21 Toshiba Corp 電子部品の実装方法及び導電粒子の転写方法
US6204089B1 (en) * 1999-05-14 2001-03-20 Industrial Technology Research Institute Method for forming flip chip package utilizing cone shaped bumps
US6492737B1 (en) * 2000-08-31 2002-12-10 Hitachi, Ltd. Electronic device and a method of manufacturing the same
US6537854B1 (en) * 1999-05-24 2003-03-25 Industrial Technology Research Institute Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
JP2005229045A (ja) * 2004-02-16 2005-08-25 Seiko Epson Corp 電子部品の製造方法、電子部品および電子機器
JP2005243714A (ja) * 2004-02-24 2005-09-08 Japan Science & Technology Agency 電極バンプ及びその製造並びにその接続方法
US20070020916A1 (en) * 2005-07-19 2007-01-25 Farnworth Warren M Methods for forming flexible column die interconnects and resulting structures
CN1953166A (zh) * 2005-09-27 2007-04-25 艾格瑞***有限公司 倒装芯片半导体器件的焊料凸块结构及其制造方法
JP2007109746A (ja) * 2005-10-12 2007-04-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20070128845A1 (en) * 2005-12-02 2007-06-07 Industrial Technology Research Institute Interconnect structure of an integrated circuit and manufacturing method thereof
US20070166978A1 (en) * 2004-02-25 2007-07-19 Jean Brun Microelectronic interconnect device comprising localised conductive pins
KR100834804B1 (ko) * 2006-12-21 2008-06-05 한국과학기술원 금속 스터드 스택 또는 칼럼을 이용한 플립칩 접속방법 및전자회로기판
US20090091026A1 (en) * 2007-10-05 2009-04-09 Powertech Technology Inc. Stackable semiconductor package having plural pillars per pad
US20090091027A1 (en) * 2007-10-05 2009-04-09 Powertech Technology Inc. Semiconductor package having restraining ring surfaces against soldering crack
US20120146217A1 (en) * 2010-12-10 2012-06-14 Chunghwa Picture Tubes, Ltd. Conductive pad structure, chip package structure and device substrate
CN103531560A (zh) * 2013-10-31 2014-01-22 矽力杰半导体技术(杭州)有限公司 芯片的封装结构及其制造方法
US20160211279A1 (en) * 2015-01-15 2016-07-21 Samsung Display Co., Ltd. Flexible display and method of manufacturing the same
US20170352646A1 (en) * 2016-06-01 2017-12-07 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US20190096832A1 (en) * 2014-11-26 2019-03-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
CN209486440U (zh) * 2018-12-12 2019-10-11 惠科股份有限公司 一种显示面板和显示装置
CN110619817A (zh) * 2019-08-27 2019-12-27 武汉华星光电半导体显示技术有限公司 异方性导电胶、显示面板及基板的绑定方法

Patent Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430532A (ja) * 1990-05-28 1992-02-03 Matsushita Electric Works Ltd 突起状電極バンプの構造及びその製法
JPH1116946A (ja) * 1997-06-20 1999-01-22 Hitachi Ltd 半導体装置の実装方法
JPH11135925A (ja) * 1997-10-30 1999-05-21 Toshiba Corp 電子部品の実装方法及び導電粒子の転写方法
US6204089B1 (en) * 1999-05-14 2001-03-20 Industrial Technology Research Institute Method for forming flip chip package utilizing cone shaped bumps
US6537854B1 (en) * 1999-05-24 2003-03-25 Industrial Technology Research Institute Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
US6492737B1 (en) * 2000-08-31 2002-12-10 Hitachi, Ltd. Electronic device and a method of manufacturing the same
JP2005229045A (ja) * 2004-02-16 2005-08-25 Seiko Epson Corp 電子部品の製造方法、電子部品および電子機器
JP2005243714A (ja) * 2004-02-24 2005-09-08 Japan Science & Technology Agency 電極バンプ及びその製造並びにその接続方法
US20070166978A1 (en) * 2004-02-25 2007-07-19 Jean Brun Microelectronic interconnect device comprising localised conductive pins
US20070020916A1 (en) * 2005-07-19 2007-01-25 Farnworth Warren M Methods for forming flexible column die interconnects and resulting structures
CN1953166A (zh) * 2005-09-27 2007-04-25 艾格瑞***有限公司 倒装芯片半导体器件的焊料凸块结构及其制造方法
JP2007109746A (ja) * 2005-10-12 2007-04-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20070128845A1 (en) * 2005-12-02 2007-06-07 Industrial Technology Research Institute Interconnect structure of an integrated circuit and manufacturing method thereof
KR100834804B1 (ko) * 2006-12-21 2008-06-05 한국과학기술원 금속 스터드 스택 또는 칼럼을 이용한 플립칩 접속방법 및전자회로기판
US20090091026A1 (en) * 2007-10-05 2009-04-09 Powertech Technology Inc. Stackable semiconductor package having plural pillars per pad
US20090091027A1 (en) * 2007-10-05 2009-04-09 Powertech Technology Inc. Semiconductor package having restraining ring surfaces against soldering crack
US20120146217A1 (en) * 2010-12-10 2012-06-14 Chunghwa Picture Tubes, Ltd. Conductive pad structure, chip package structure and device substrate
CN103531560A (zh) * 2013-10-31 2014-01-22 矽力杰半导体技术(杭州)有限公司 芯片的封装结构及其制造方法
US20190096832A1 (en) * 2014-11-26 2019-03-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
US20160211279A1 (en) * 2015-01-15 2016-07-21 Samsung Display Co., Ltd. Flexible display and method of manufacturing the same
US20170352646A1 (en) * 2016-06-01 2017-12-07 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
CN209486440U (zh) * 2018-12-12 2019-10-11 惠科股份有限公司 一种显示面板和显示装置
CN110619817A (zh) * 2019-08-27 2019-12-27 武汉华星光电半导体显示技术有限公司 异方性导电胶、显示面板及基板的绑定方法

Similar Documents

Publication Publication Date Title
TW200838384A (en) Electrical connection structure
JP3415845B2 (ja) 電気的接続構造及びその電気的接続方法
CN110930879B (zh) 一种显示装置
US20120292761A1 (en) Bonding pad structure and integrated circuit comprising a plurality of bonding pad structures
CN111463229A (zh) 微型led显示面板及电子设备
JPH10303365A (ja) マルチレイヤボトムリードパッケージ
KR100907576B1 (ko) 전극 간 단락 방지용 반도체 디바이스 및 이를 이용한반도체 패키지
CN111799241A (zh) 邦定结构及其制作方法和显示面板
JP2001358165A (ja) 半導体素子及びその半導体素子が実装された液晶表示装置
US20050233620A1 (en) Anisotropic conductive sheet and its manufacturing method
CN102437133A (zh) 半导体器件
KR100735211B1 (ko) 접속 신뢰성이 우수한 도전 입자를 구비한 이방성 도전필름
JP3810064B2 (ja) 液晶表示装置
JP2003031613A (ja) フリップチップ実装体及びフリップチップ実装方法
JP2009135447A (ja) 回路接続方法
JP2008124029A (ja) 接続部材
JP2006310583A (ja) 複合基板およびその製造方法
TWM472324U (zh) 軟性電路板的電連接構造
KR100761596B1 (ko) 돌기형 전극을 구비한 반도체 디바이스 및 이를 이용한반도체 패키지
JPH06152112A (ja) 回路の接続方法
CN211125640U (zh) 一种封装结构、封装模块及计算机设备
CN111179750A (zh) 显示面板的结构和其制作方法
CN210692516U (zh) 一种集成器件
KR101928191B1 (ko) 러버소켓 및 그 제조방법
US7384688B2 (en) Connecting structure used in a liquid crystal display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201020

RJ01 Rejection of invention patent application after publication