JP3807230B2

JP3807230B2 - 電気光学装置及びプロジェクタ

Info

Publication number: JP3807230B2
Application number: JP2001005544A
Authority: JP
Inventors: 正夫村出
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-03-17
Filing date: 2001-01-12
Publication date: 2006-08-09
Anticipated expiration: 2021-01-12
Also published as: JP2001331126A

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス駆動方式の電気光学装置の技術分野に属し、特に画素電極と画素スイッチング用の薄膜トランジスタ（Thin Film Transistor:以下適宜、ＴＦＴと称す）との間で、電気導通を良好にとるための中間導電層を基板上の積層構造中に備えた形式の電気光学装置の技術分野に属する。
【０００２】
【背景技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の電気光学装置においては、ＴＦＴのゲート電極に走査線を介して走査信号が供給されると、ＴＦＴはオン状態とされ、半導体層のソース領域にデータ線を介して供給される画像信号が当該ＴＦＴを介して画素電極に供給される。このような画像信号の供給は、各ＴＦＴを介して画素電極毎に極めて短時間しか行われないので、供給される画像信号の電圧を、このオン状態とされた時間よりも遥かに長時間に亘って保持するために、各画素電極には蓄積容量が付加されるのが一般的である。
【０００４】
【発明が解決しようとする課題】
この種の電気光学装置においては、表示画像の高品位化という一般的な要請が強く、このためには、画素ピッチを微細化しつつ、画素開口率化を高める（即ち、各画素において、表示光が透過しない遮光領域に対して、表示光が透過する開口領域を広げる）ことが極めて重要となる。
【０００５】
そして、データ線と画素電極の重なりにより、ソース及びドレイン間の寄生容量により、コントラスト比の低下や、クロストーク、ゴースト等の表示不良が発生してしまう。
【０００６】
本発明は上述の問題点に鑑みなされたものであり、コントラスト比の低下や、クロストーク、ゴースト等の表示不良が発生を抑制し、高品位の画像表示が可能な電気光学装置を提供することを課題とする。
【０００７】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、基板上に複数の走査線と、前記走査線に交差する複数のデータ線と、前記走査線と前記データ線との交差に対応して配置された薄膜トランジスタ及び画素電極とを有する電気光学装置であって、前記薄膜トランジスタよりも上層であって、前記データ線と重なると共に、隣接する前記画素電極の縁部に重なる遮光性の導電層を有し、隣接した前記データ線間に配置され、前記薄膜トランジスタの半導体層のドレイン領域と前記画素電極とを電気的に接続する中間導電層を有し、前記半導体層のドレイン領域は一方の容量電極を構成し、前記薄膜トランジスタのゲート電極と同一層からなり、前記半導体層のドレイン領域に対向配置されると共に、前記画素電極の縁部に重なる遮光性の導電層と電気的に接続され定電位が供給される他方の容量電極を有し、前記一方の容量電極と前記他方の容量電極とで蓄積容量を構成し、前記他方の容量電極は前記データ線及び前記画素電極の縁部に重なる遮光性の導電層と重なり、前記他方の容量電極と前記データ線と前記画素電極の縁部に重なる遮光性の導電層とが重なる領域において、前記他方の容量電極の幅は、前記画素電極の縁部に重なる遮光性の導電層の幅よりも小さいことを特徴とする。
【００１２】
本発明の電気光学装置の一態様は、前記他方の容量電極と前記データ線と前記画素電極の縁部に重なる遮光性の導電層とが重なる領域において、前記他方の容量電極の幅は、前記データ線の幅より大きいことを特徴とする。
【００５３】
本発明のこのような作用及び他の利得は、次に説明する実施の形態から明らかにされる。
【００５４】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００５５】
（第１実施形態）
本発明による電気光学装置の第１実施形態である液晶装置の構成について、図１から図４を参照して説明する。図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また図４は、本実施形態における容量線及び走査線の平面パターン（図４（ａ））を比較例における平面パターン（図４（ｂ））と比較して示す、容量線及び走査線の一部を拡大して示す平面図である。
【００５６】
図１において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａを制御するためのＴＦＴ３０が形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａに走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光の透過光量が減少し、ノーマリーブラックモードであれば、印加された電圧に応じて入射光の透過光量が増加し、全体として電気光学装置からは画像信号に応じたコントラスト比を持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に、画素電極９ａと電気的に接続された容量電極と、容量線３ｂの一部である容量電極との間で、誘電体膜を介して蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い電気光学装置が実現できる。
【００５７】
図２において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。画素電極９ａは、中間導電層の一例を構成する第１中間導電層８０を中継して、第１コンタクトホール８ａ及び第２コンタクトホール８ｂを介して半導体層１ａのうち後述のドレイン領域に電気的に接続されている。データ線６ａは、第３コンタクトホール５を介してポリシリコン膜等からなる半導体層１ａのうち後述のソース領域に電気的に接続されている。また、半導体層１ａのうちチャネル領域１ａ’（図中右下りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置されたＴＦＴ３０が設けられている
容量線３ｂは、走査線３ａと同一膜からなり、走査線３ａと並行してほぼ直線状に延びる部分と、データ線６ａと交差する箇所からデータ線６ａに沿って隣接する画素に関連する第３コンタクトホール５の付近まで延びる部分とを有する。
【００５８】
図２において、図中太線で示した領域は第１遮光膜１１ａであり、この第１遮光膜１１ａは少なくともＴＦＴ３０の半導体層１ａの下側に配置されている。より具体的には図２において、第1遮光膜１１ａは夫々、走査線３ａに沿って縞状に形成されていると共に、データ線６ａと交差する箇所が図中下方に幅広に形成されており、この幅広の部分により各ＴＦＴのチャネル領域１ａ’及びその隣接領域をＴＦＴアレイ基板側から見て覆う位置に設けられている。尚、第１遮光膜１１ａは本実施形態に示すように、走査線３ａに沿った方向に当該走査線３ａの下方を縞状に延設して形成しても良いし、データ線６ａに沿った方向に当該データ線６ａの下方を縞状に延設して形成しても良い。あるいは、走査線３ａ及びデータ線６ａに沿って各々の下方を格子状に延設して形成しても良い。また、第１遮光膜１１ａは、画素電極９ａがマトリクス状に複数形成された画像表示領域の外側に延設されて、電気光学装置を駆動するための走査線駆動回路、データ線駆動回路等の周辺回路に供給される負電源、正電源等の定電位源、接地電源、対向電極に供給される定電位源のうち最適な定電位と電気的に接続するようにすると良い。このように、第１遮光膜１１ａを定電位に固定することによりＴＦＴ３０の誤動作を防ぐことができる。
【００５９】
本実施形態では特に、ドレイン領域１ｅと第１中間導電層８０とを電気的に接続する第１コンタクトホール８ａは、データ線６ａ下に設けられており、第１中間導電層８０と画素電極９ａとを電気的に接続する第２コンタクトホール８ｂは、相隣接するデータ線６ａ間の中央付近における容量線３ｂ上に設けられている。また、データ線６ａに沿って、第１中間導電層８０と同一膜からなる島状の第２中間導電層１８０が形成されている。第２中間導電層１８０は、容量線３ｂにおけるデータ線６ａに沿って延びる部分に重ねられており、第２中間導電層１８０と容量線３ｂとは、データ線６ａ下に設けられたコンタクトホール１８ａにより相互に電気的に接続されている。また、容量線３ｂは、第１コンタクトホール８ａが形成されたデータ線６ａ下の領域でデータ線６ａと交差する遮光領域で、第１コンタクトホール８ａを避けるように括れて形成されており、容量線３ｂが第１コンタクトホール８ａと電気的な接触を持たないように構成されている。
【００６０】
また、図２及び図３の断面図に示すようにチャネル領域１ａ’は、走査線３ａとデータ線６ａの交差領域に対応して配置されている。また半導体層１ａからなる高濃度ソース領域１ｄ、低濃度ソース領域１ｂ、チャネル領域１ａ’、低濃度ドレイン領域１ｃ及び高濃度ドレイン領域１ｅはデータ線６ａに重なるように、しかもデータ線に覆われるように配置されている。さらに高濃度ソース領域１ｄ、低濃度ソース領域１ｂ、チャネル領域１ａ’、低濃度ドレイン領域１ｃ及び高濃度ドレイン領域１ｅは走査線３ａを挟んで一方側に延びるデータ線６ａの下方に高濃度ソース領域１ｄと低濃度ソース領域１ｂが配置され、他方側に延びるデータ線６ａの下方に低濃度ドレイン領域１ｃと高濃度ドレイン領域１ｅが配置されている。さらに、高濃度ドレイン領域１ｅは第１コンタクトホール８ａを介して第１中間導電層８０に電気的に接続され、第１中間導電層８０は、第２コンタクトホール８ｂを介して画素電極９ａに接続され、高濃度ソース領域１ｄは第３コンタクトホール５を介してデータ線６ａに電気的に接続されている。このように非表示領域となるデータ線６ａに重なるように第１コンタクトホール８ａと第３コンタクトホール５を形成するため、コンタクトホールによる開口率の低下を防ぐことができる。また、コンタクトホールの存在により各画素の開口領域に不規則な凹凸の発生を防ぐことができる。さらに半導体層はデータ線６ａに重なるように配置されているため、データ線が遮光膜として機能して半導体層への光の侵入を防ぐことができる。
【００６１】
次に図３の断面図に示すように、電気光学装置は、基板の一例を構成する透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板やガラス基板やシリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなる。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。
【００６２】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。また配向膜２２は、ポリイミド膜などの有機膜からなる。
【００６３】
ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００６４】
対向基板２０には、更に図３に示すように、各画素の遮光領域に、第２遮光膜２３が設けられている。後に詳述するように、この第２遮光膜２３等により、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’や、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを含むチャネル領域１ａ’の隣接領域に侵入することはない。更に、第２遮光膜２３は、コントラスト比の向上、カラーフィルタを形成した場合における色材の混色防止などの機能を有する。
【００６５】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【００６６】
更に図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、第１遮光膜１１ａが設けられている。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）等を少なくとも一つ含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０側からの反射光等が光に対して励起しやすい画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’や低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに入射する事態を未然に防ぐことができ、光に起因したリーク電流の発生により画素スイッチング用ＴＦＴ３０の特性が変化することはない。
【００６７】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的に絶縁するために設けられるものである。更に、下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。下地絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。下地絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００６８】
図２及び図３に示すように、走査線３ａと同一の導電性ポリシリコン膜からなる容量線３ｂはその下側において、半導体層１ａのドレイン領域１ｅから延設されてなる第１容量電極１ｆに対して、絶縁薄膜２を介して対向配置され、第２容量電極として機能している部分を有する。これにより、ＴＦＴ３０を構成するゲート絶縁膜を含む絶縁薄膜２を用いて、大きな蓄積容量７０を形成することができる。更に、容量線３ｂの一部はその上側において第１中間導電層８０の一部に対して、第１層間絶縁膜８１を介して対向配置されている。この第１層間絶縁膜８１を薄膜化することにより、更に大きな蓄積容量７０を形成することができる。このように、容量線３ｂの下側のみならず、容量線３ｂの上側にも、蓄積容量７０を立体的に構築できるので、限られた遮光領域を有効利用して蓄積容量７０を増大できる。
【００６９】
尚、本実施形態では走査線３ｂと同一膜からなる第２容量電極を延設して容量線３ｂを形成しているが、この態様によれば、専用の配線を必要としないので、工程増を招くことが無く有利である。走査線３ｂと同一膜で容量線３ｂを形成できない場合は、各画素毎に第２容量電極を島状に形成し、これに定電位を供給する例えば第１遮光膜１１ａを蓄積容量形成用の配線として代用しても良い。この場合、各画素毎に第１遮光膜１１ａと第２容量電極を電気的に接続するようにすると良い。第２容量電極には、電気光学装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極に供給される定電位源のうち最適な定電位が供給されているため、第１容量電極１ｆ及び中間導電層８０との間で安定した蓄積容量７０を構築することができる。
【００７０】
本実施形態では特に図２及び図３に示すように、第１コンタクトホール８ａは、平面的に見てデータ線６ａに重なる位置に開孔されている。従って、走査線３ａや容量線３ｂを構成する導電性のポリシリコン膜の下側と上側に夫々位置する半導体層１ａと第１中間導電層８０とを接続する第１コンタクトホール８ａが存在しても、データ線６ａに沿って広がる遮光領域を利用して、走査線３ａや容量線３ｂを第１コンタクトホール８ａを避けて配線することが容易となる。この様子を図４（ａ）に拡大して示す。
【００７１】
仮に図４（ｂ）に示した比較例のように、データ線６ａ’に重なっていない走査線３ａ’部分と容量線３ｂ’部分とが並んで配置された領域に、第１コンタクトホール８ａ’を開孔する場合には、第１コンタクトホール８ａ’を避けるように容量線３ｂ’や走査線３ａ’を第１コンタクトホール８ａ’の周りで括れさせる必要が生じる。しかし、括れ部分が大きいと、容量線３ｂ’や走査線３ａ’の配線幅が局所的に狭くなり、配線抵抗が大きくなる。これにより、信号遅延やクロストーク等の表示不良を発生してしまう。このため、走査線３ａ’方向の遮光領域の幅Ｗ’は、図４（ａ）に示した本実施形態における走査線３ａ方向の遮光領域の幅Ｗよりも大きくなる（即ち、Ｗ’＞Ｗ）。即ち、比較例と比較して、本実施形態では、走査線３ａ方向の遮光領域の幅Ｗが狭くて済む分だけ各画素の開口領域を広げることが可能となるのである。
【００７２】
また、図４（ａ）に示すようにデータ線６ａ方向の遮光領域と走査線３ａ方向の遮光領域の交差部で第１コンタクトホール８ａを設けることで、当該第１コンタクトホール８ａの存在及びこれを避けて配線される容量線３ｂの存在に起因してそれらの上方（配向膜１６の表面）に生じる不規則な凹凸を低減することが可能となる。また、画素の開口領域から離間している。このため、第１コンタクトホール８ａを開孔することにより生じる不規則な凹凸の影響を効率的に低減できる。このように画素電極９ａ付近における配向膜１６表面の凹凸が低減されていれば、画素電極９ａ付近におけるラビング処理を均一に行うことが可能となり且つ液晶層５０の層厚を均一化できる。この結果、液晶層５０の配向不良を低減できる。
【００７３】
更にまた、容量線３ｂの走査線３ａに沿って延びる部分には、第１コンタクトホール８ａを避けるための括れが無い分だけ第１容量電極１ｆに対向配置される第２容量電極の面積を増加させることができ、この第２容量電極と第１容量電極１ｆとにより構築可能な蓄積容量７０を増大できる。
【００７４】
また本実施形態では図２に示したように、第２コンタクトホール８ｂは、平面的に見て走査線３ａに沿った各画素の遮光領域のうち相隣接する２本のデータ線６ａ間のほぼ中央に開孔されている。このため、第２コンタクトホール８ｂ上における配向膜１６の凹凸を、各画素の開口領域の一辺に沿った遮光領域のほぼ中央付近に配置させることができる。これにより、第２コンタクトホール８ｂ上における配向膜１６表面の凹凸による悪影響を各画素毎に左右対称にでき、全画素を巨視的に見た場合における各画素の表示不良を平均化できる。
【００７５】
このように本実施形態では、第２コンタクトホール８ｂの開孔位置についての自由度は高く、第１中間導電層８０上で、データ線６ａと重なっていない領域であれば、任意の位置に第２コンタクトホール８ｂを開孔可能である。
【００７６】
このため本実施形態では、第２コンタクトホール８ｂを容量線３ｂに重なる位置に開孔することにより、第２コンタクトホール８ｂが開孔された平面領域にも蓄積容量７０を構築することができ、有利である。
【００７７】
尚、蓄積容量７０中の一の誘電体膜としての絶縁薄膜２は、高温酸化等によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、他の誘電体膜としての第１層間絶縁膜８１は絶縁薄膜２と同様に薄く形成することが可能である。従って、これらの誘電体膜を薄く構成することにより、より一層小さい領域で大容量の蓄積容量７０を構築できる。
【００７８】
以上のように、本実施形態の電気光学装置によれば、画素開口率を高めると同時に蓄積容量７０を増大させることができ、しかも画素電極９ａ付近における配向膜１６の表面に不規則な凹凸が生じることによる表示画像の品位低下を低減できる。これらの結果、明るくてコントラスト比が高く、フリッカー、ゴースト、クロストーク等の表示不良の低減された高品位の画像表示が可能となる。
【００７９】
再び図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lighty Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁する絶縁薄膜２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが第１中間導電層８０を中継して接続されている。本実施形態では特にデータ線６ａは、Ａｌ等の低抵抗な金属膜や金属シリサイド等の合金膜などの遮光性且つ導電性の薄膜から構成されている。
【００８０】
走査線３ａ及び容量線３ｂ上に設けられた第１層間絶縁膜８１には、高濃度ソース領域１ｄへ通じる第３コンタクトホール５及び高濃度ドレイン領域１ｅへ通じる第１コンタクトホール８ａが各々形成されている。
【００８１】
第１層間絶縁膜８１上には、第１コンタクトホール８ａを介して高濃度ドレイン領域１ｅに接続された第１中間導電層８０と、コンタクトホール１８ａを介して容量線３ｂと接続された第２中間導電層１８０とが形成されている。
【００８２】
第１中間導電層８０上には、第２層間絶縁膜４が形成されている。第２層間絶縁膜４上には、データ線６ａが形成されており、データ線６ａは、第２層間絶縁膜４に開孔された第３コンタクトホール５を介して高濃度ドレイン領域１ｄに電気的に接続されている。
【００８３】
更に、データ線６ａ及び第２層間絶縁膜４上には、第１中間導電層８０への第２コンタクトホール８ｂが形成された第３層間絶縁膜７が形成されている。第２コンタクトホール８ｂを介して、画素電極９ａは第１中間導電層８０に電気的に接続されている。画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００８４】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部であるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するセルフアライン型のＴＦＴであってもよい。
【００８５】
また本実施形態では、画素スイッチング用ＴＦＴ３０の走査線３ａの一部からなるゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００８６】
次に第１中間導電層８０について更に説明する。
【００８７】
図２及び図３に示すように、第１中間導電層８０は、半導体層１ａと画素電極９ａとの間に介在しており、高濃度ドレイン領域１ｅと画素電極９ａとを第１コンタクトホール８ａ及び第２コンタクトホール８ｂを経由して電気的に接続する。
【００８８】
このため、画素電極９ａから半導体層１ａまで一つのコンタクトホールを開孔する場合と比較して、第１コンタクトホール８ａ及び第２コンタクトホール８ｂの径を夫々小さくできる。即ち、一つのコンタクトホールを開孔する場合には、エッチング時の選択比が低いとコンタクトホールを深く開孔する程エッチング精度は落ちるため、例えば５０ｎｍ程度の非常に薄い半導体層１ａにおける突き抜けを防止するためには、コンタクトホールの径を小さくできるドライエッチングを途中で停止して、最終的にウエットエッチングで半導体層１ａまで開孔するように工程を組まねばならない。或いは、ドライエッチングによる突き抜け防止用の膜を別途設けたりする必要が生じてしまうのである。
【００８９】
これに対して本実施形態では、画素電極９ａ及び高濃度ドレイン領域１ｅを２つの直列な第１コンタクトホール８ａ及び第２コンタクトホール８ｂにより接続すればよいので、これら第１コンタクトホール８ａ及び第２コンタクトホール８ｂを夫々、ドライエッチングにより開孔することが可能となるのである。或いは、少なくともウエットエッチングにより開孔する距離を短くすることが可能となるのである。但し、第1コンタクトホール８ａ及び第２コンタクトホール８ｂに夫々、若干のテーパーを付けるために、ドライエッチング後に敢えてウエットエッチングを行うようにしてもよい。以上のように本実施形態によれば、第１コンタクトホール８ａ及び第２コンタクトホール８ｂの径を夫々小さくでき、第１コンタクトホール８ａにおける第１中間導電層８０の表面に形成される窪みや凹凸も小さくて済むので、その上方に位置する画素電極９ａの部分における平坦化が促進される。更に、第２コンタクトホール８ｂにおける画素電極９ａの表面に形成される窪みや凹凸も小さくて済むので、この画素電極９ａの部分における平坦化が促進される。更に本実施形態では、このように第１層間絶縁膜８１を薄く形成することにより、第２コンタクトホール８ｂの径を更に小さく出来る。
【００９０】
第１中間導電層８０の具体的な材料としては、例えば第１遮光膜１１ａと同様に、不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等を少なくとも一つ含む、金属単体、合金、金属シリサイド等が挙げられる。これらから構成すれば、高融点金属と画素電極９ａを構成するＩＴＯ膜とが接触しても高融点金属が腐食することはないため、第２コンタクトホール８ｂを介して第１中間導電層８０及び画素電極９ａ間で良好に電気的な接続がとれる。但し、第１中間導電層８０は、導電性のポリシリコン膜から構成してもよい。この場合でも、蓄積容量７０を増加させる機能及び中継機能は十分に発揮し得る。この場合には特に、第１層間絶縁膜８１との間で熱等によるストレスが発生しにくくなるので、クラック防止に役立つ。
【００９１】
また、第１中間導電層８０の膜厚は、例えば５０ｎｍ以上５００ｎｍ以下程度とするのが好ましい。第１中間導電層８０の膜厚が５０ｎｍ程度であれば、製造プロセスにおける第２コンタクトホール８ｂの開孔時に突き抜ける可能性は低くなり、また５００ｎｍ程度であれば画素電極９ａの表面の凹凸は問題とならないか或いは比較的容易に平坦化可能だからである。但し、第１中間導電層８０は高融点金属膜やその合金膜から構成すれば、金属膜と層間絶縁膜とのエッチングにおける選択比が大きく異なるため、前述の如きドライエッチングによる突き抜けの可能性は殆ど無い。
【００９２】
以上に加えて本実施形態では特に、第１中間導電層８０及び第２中間導電層１８０は、遮光性の導電膜である高融点金属膜からなる。従って、対向基板２０上にある第２遮光膜２３及びＴＦＴアレイ基板１０上にあるデータ線６ａのみならず、第１中間導電層８０及び第２中間導電層１８０により、ＴＦＴ３０のチャネル領域１ａ’やその隣接領域を遮光できる。これにより、対向基板２０側から強力な入射光が入射しても、トランジスタ特性の変化を防止できる。このため本実施形態の電気光学装置は、例えばプロジェクタのライトバルブ用途の如く強力な入射光が入射される場合に有効である。
【００９３】
更に本実施形態では、このように遮光性の第１中間導電層８０及び第２中間導電層１８０は、各画素の開口領域の一部を規定するように幅広に構成されているので、これらが存在する遮光領域には、対向基板２０上に第２遮光膜２３を形成したり開口領域を規定するためにデータ線６ｂの幅を広めて形成しなくてもよい。
【００９４】
ここでは特に、図２に示すようにデータ線６ａに沿った各画素の遮光領域では、データ線６ａの幅Ｗｄと、容量線３ｂの突出部分の幅Ｗｃと、第２中間導電層１８０の幅Ｗｍとの間には、Ｗｄ＜Ｗｃ＜Ｗｍなる関係が成立するように、これらのデータ線６ａ、容量線３ｂ及び第２中間導電層１８０は平面レイアウトされている。従って、対向基板２０側からの入射光に対しては、ＴＦＴアレイ基板１０上においてデータ線６ａ及び第２中間導電層１８０という二重の遮光が可能となる。仮に高反射率のＡｌ膜からなるデータ線６ａのみによりＴＦＴ３０の遮光を行った場合には、基板面に対して傾斜した投射光や戻り光がデータ線６ａの内面で反射されて多重反射光として最終的にチャネル領域１ａ’やその隣接領域に至ってしまう。しかしながら、本実施形態では、第１中間導電層８０及び第２中間導電層１８０を低反射率の高融点金属膜やポリシリコン膜から形成することにより且つ第２中間導電層１８０をデータ線６ａよりも幅広（Ｗｄ＜Ｗｍ）に形成することにより、上述の如き内面反射による多重反射光を減衰できる。従って、プロジェクタのライトバルブ用途のように強力な入射光や反射光が存在する用途では本実施形態の構成は大変有益である。
【００９５】
更にまた本実施形態では特に、平面的に見て、画素電極９ａにおけるデータ線６ａに沿った縁部分は、第２中間導電層１８０の縁部分に重ねるようにし、画素電極９ａにおけるデータ線６ａに沿った縁部分は、データ線６ａの縁部分にほとんど重ねない。このように、第２中間導電層１８０で遮光領域を規定し、データ線６ａと画素電極９ａを極力重ねないようにすることで、ソース及びドレイン間の寄生容量を大幅に低減することができる。これにより、コントラスト比の低下や、クロストーク、ゴースト等の表示不良の発生を抑制し、高品位な電気光学装置を実現できる。
【００９６】
尚、本実施形態では好ましくは、データ線６ａと第２中間導電層１８０との間にある第２層間絶縁膜４は、その膜厚が５００〜２０００ｎｍとなるように形成される。このような膜厚条件に加えて、第２中間導電層１８０は、コンタクトホール１８ａを介して容量線３ｂに接続されているので、データ線６ａと第２中間導電層１８０との間における寄生容量についても実用上無視できる程度に小さくできる。尚、より具体的な膜厚については、要求される画像品位や装置仕様に応じて、実験、理論計算、シミュレーション等により、個別具体的に決めればよい。
【００９７】
以上説明した実施形態では好ましくは第１遮光膜１１ａは、ＴＦＴアレイ基板１上の周辺領域に引き出されて、定電位線に接続される。このように構成すれば、第１遮光膜１１ａを一定電位に固定でき、下地絶縁膜１２を介して第１遮光膜１１ａ上に形成されるＴＦＴ３０の特性を、第１遮光膜１１ａにおける電位変動により変化させることはない。この場合、定電位源としては、当該電気光学装置を駆動するための走査線駆動回路、データ線駆動回路等の周辺回路に供給される負電源、正電源等の定電位源、接地電源、対向電極２１に供給される定電位源等が挙げられる。容量線３ａと第１遮光膜１１ａが電気的に接続されていても良い。このような構成を採れば、蓄積容量形成用の配線を冗長構造で形成でき、有利である。
【００９８】
（電気光学装置の製造プロセス）
次に、以上のような構成を持つ第１実施形態の電気光学装置の製造プロセスについて、図５及び図６を参照して説明する。ここに、図５及び図６は各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて順を追って示す工程図である。
【００９９】
先ず図５の工程（１）に示すように、石英基板、ガラス基板、シリコン基板等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ_２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温で熱処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。そして、このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタリング等により、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光性導電膜を形成した後、フォトリソグラフィ及びエッチングを行うことにより、第１遮光膜１１ａを形成する。尚、第１遮光膜１１ａ上に、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。
【０１００】
次に図５の工程（２）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば、約５００ｍ〜２０００ｎｍとする。
【０１０１】
次に図５の工程（３）に示すように、下地絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成した後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間の熱処理を施することにより、アモルファスシリコン膜を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させポリシリコン膜を形成する。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal)を使った熱処理でも良いし、エキシマレーザー等を用いたレーザーアニールでも良い。
【０１０２】
この際、画素スイッチング用ＴＦＴ３０として、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素の不純物を僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素の不純物を僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化し、その後熱処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【０１０３】
次に図５の工程（４）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約２０〜１５０ｎｍの比較的薄い厚さの熱酸化シリコン膜からなる単一層構造の絶縁薄膜２を形成する。但し、係る熱酸化シリコン膜を３０ｎｍ以下程度に薄く形成した後に、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる絶縁薄膜を約５０ｎｍの比較的薄い厚さに堆積し、これらの熱酸化シリコン膜及び絶縁薄膜を含む多層構造を持つ絶縁薄膜２を形成してもよい。このように複数層構造にすれば、高温熱酸化時間を短くすることにより、特に８インチ以上の大型基板を使用する場合に熱によるそりを防止することができる。
【０１０４】
これらの結果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。
【０１０５】
次に図５の工程（５）に示すように、フォトリソグラフィ工程、エッチング工程等によりレジスト層５００を第１容量電極１ｆとなる部分を除く半導体層１ａ上に形成した後、例えばＰイオンをドーズ量約３×１０^１２／ｃｍ^２でドープして、第1容量電極１ｆを低抵抗化しても良い。
【０１０６】
次に図６の工程（６）に示すように、先ずレジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、走査線３ａと共に容量線３ｂを形成する。更に、画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａの一部であるゲート電極をマスクとして、ＰなどのＶ族元素の不純物を低濃度で（例えば、Ｐイオンを１〜３×１０^１３／ｃｍ^２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。
【０１０７】
次に図６の工程（７）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６００を走査線３ａ上に形成した後、同じくＰなどのＶ族元素の不純物を高濃度で（例えば、Ｐイオンを１〜３×１０^１５／ｃｍ^２のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素の不純物を用いてドープすれば良い。
【０１０８】
次に図６の工程（８）に示すように、レジスト層６００を除去した後、走査線３ａ及び容量線３ｂ上に、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約２００ｎｍ以下の薄い厚さに堆積することにより、第１層間絶縁膜８１を形成する。但し、このように絶縁膜を堆積する前に、石英基板等からなるＴＦＴアレイ基板１０上における高温プロセスを利用して、高耐圧であり比較的薄くて欠陥の少ない酸化膜を形成して、係る酸化膜を含めて吹く複数層構造を有する第１層間絶縁膜８１を形成してもよい。
【０１０９】
次に図６の工程（９）に示すように、第１中間導電層８０と高濃度ドレイン領域１ｅとを電気的に接続するための第１コンタクトホール８ａを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより第１層間絶縁膜８１に開孔する。このようなドライエッチングは、指向性が高いため、小さな径の第１コンタクトホール８ａを開孔可能である。或いは、第１コンタクトホール８ａが半導体層１ａを突き抜けるのを防止するのに有利なウエットエッチングを併用してもよい。このウエットエッチングは、第１コンタクトホール８ａに対し、より良好に電気的な接続をとるためのテーパーを付与する観点からも有効である。本実施形態では、第１コンタクトホール８ａの開孔と同時に第２中間導電層１８０と容量線３ｂとを接続するためのコンタクトホール１８ａも開孔する。これにより、工程の増加を防ぐことができる。
【０１１０】
次に図６の工程（１０）に示すように、第１層間絶縁膜８１上に、第１遮光膜１１ａと同じく、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜やポリシリコン膜をスパッタリング等により堆積した後、フォトリソグラフィ及びエッチング処理により、第１中間導電層８０を形成する。これと同時に、第２中間導電層１８０も形成する。尚、これらの第１中間導電層８０及び第２中間導電層１８０上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良いし、高濃度ドレイン領域１ｅと第１中間導電層８０の接続抵抗を小さくするために、第１中間導電層８０及び第２中間導電層１８０の層構造を下層にポリシリコン膜、上層に高融点金属といった２層構造以上で形成しても良い。
【０１１１】
次に図６の工程（１１）に示すように、走査線３ａ、容量線３ｂ、第１層間絶縁膜８１及び下地絶縁膜１２からなる積層体における段差のある上面を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。尚、第２層間絶縁膜４を形成した後に、半導体層１ａを活性化するために約１０００℃の熱処理を行っても良い。
【０１１２】
次に、データ線６ａに対する第３コンタクトホール５をエッチングにより第２層間絶縁膜４、第１層間絶縁膜８１及び絶縁薄膜２に開孔し、その上にデータ線６ａをスパッタリング法等により約１００〜５００ｎｍの厚さのＡｌ等の低抵抗金属膜や金属シリサイド膜から形成し、その上に第３層間絶縁膜７をＣＶＤ法等により形成する。
【０１１３】
続いて、第３層間絶縁膜７及び第２層間絶縁膜４に第２コンタクトホール８ｂをエッチングにより開孔し、最後にＩＴＯ膜からなる画素電極９ａを第２コンタクトホール８ｂを介して第１中間導電層８０と電気的な接続がとれるように形成する。特にこの工程（１１）においては、第３コンタクトホール５の開孔時に、走査線３ａや容量線３ｂを基板周辺領域において図示しない配線と接続するためのコンタクトホールも、第１層間絶縁膜８１や第２層間絶縁膜４に同時に開孔するとよい。また、データ線６ａは、約１００〜５００ｎｍ、好ましくは約３００ｎｍ程度に堆積し、第３層間絶縁膜７は、約５００〜１５００ｎｍ程度に堆積するとよい。また、第２コンタクトホール８ａは、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成すればよいが、テーパー状にするためにウェットエッチングを用いても良い。更に、画素電極９ａは、約５０〜２００ｎｍ程度の厚さに堆積するとよい。尚、当該電気光学装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率及び遮光性の高い材料から画素電極９ａを形成してもよい。
【０１１４】
以上説明したように本実施形態の製造プロセスによれば、上述した本実施形態の電気光学装置を比較的容易に製造できる。加えて、画素スイッチング用ＴＦＴ３０は半導体層１ａをポリシリコンで形成するので、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形成することも可能である。
【０１１５】
尚、以上説明した製造プロセスでは、画素電極９ａが形成される段階で、膜面が平坦化されているように第２層間絶縁膜４や第３層間絶縁膜７の表面をＣＭＰ法等により平坦化しても良い。或いはＴＦＴアレイ基板１０の所定領域にエッチングを予め施して凹状の窪みを形成して、その後の工程を同様に行うことにより結果的に第３層間絶縁膜７の表面が平坦化されるようにしても良いし、第２層間絶縁膜４や下地絶縁膜１２を凹状に窪めて形成しても良い。このように、画素電極９ａが形成される段階で、下地の膜面が平坦化されていれば、段差による液晶のディスクリネーションの発生を極力抑えることができ、コントラスト比の低下等の表示不良を招くことがない。
【０１１６】
（第２実施形態）
本発明による電気光学装置の第２実施形態である液晶装置の構成について、図７及び図８を参照して説明する。図７は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図８は、図７のＡ−Ａ’断面図である。尚、図８においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１１７】
図７及び図８に示すように第２実施形態は、第１実施形態における第１中間導電層８０及び第２中間導電層１８０が分離されておらずに、各画素毎にＬ字形状の一つの中間導電層８０’として設けられている点と、これに伴って第１実施形態における第２中間導電層１８０と容量線３ｂとを接続するためのコンタクトホール１８ａが開孔されていない点とが異なり、その他の構成については第１実施形態の場合と同様である。尚、図７及び図８においては、第１実施例に係る図２及び図３と同様の構成要素については同様の参照符号を付し、それらの説明については省略する。
【０１１８】
このように第２実施形態では、中間導電層８０’は、データ線６ａに沿った容量線３ｂの部分と第２層間絶縁膜４を介して重ねられ、蓄積容量７０を形成する。従って、データ線６ａに沿った遮光領域において、半導体層１ａの高濃度ドレイン領域１ｅから延設された第１容量電極１ｆと容量線３ｂとを対向配置させ、且つ容量線３ｂと中間導電層８０’とを対向配置させることができる。この結果、第２実施形態によれば、データ線６ａに沿った遮光領域にも、立体的な蓄積容量７０を構築できるため、小さな領域に効率的に大きな蓄積容量を形成することができ、画素の高開口率化や画素ピッチの微細化が進んだ際に、非常に有利な構造である。
【０１１９】
（第３実施形態）
本発明による電気光学装置の第３実施形態である液晶装置の構成について、図９及び図１０を参照して説明する。図９は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図１０は、図９のＡ−Ａ’断面図である。尚、図１０においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１２０】
尚、図９及び図１０においては、第１実施形態に係る図２及び図３若しくは第２実施形態に係る図７及び図８と同様の構成要素については同様の参照符号を付し、それらの説明については省略する。
【０１２１】
このように第３実施形態では、中間導電層８０’は、データ線６ａに沿った容量線３ｂ”のデータ線６ａに沿った部分に第２層間絶縁膜４を介して重ねられており、この領域でも蓄積容量７０を形成している。従って、データ線６ａに沿った遮光領域において、半導体層１ａの高濃度ドレイン領域１ｅが延設されて容量電極をなす第１容量電極１ｆと容量線３ｂ”とを対向配置させることができ、且つ容量線３ｂ”と中間導電層８０’とを対向配置させることができる。これに加えて第２実施形態の場合と異なり、第１コンタクトホール８ａ”が平面的に見て容量線３ｂ”のデータ線６ａに沿った部分の先端より更に先で中間導電層８０’と半導体層１ａが電気的に接続できるように設けるため、容量線３ｂ”に括れを設ける必要がなくなり、更に画素の開口率を高め、且つ蓄積容量７０を増大することができる。
【０１２２】
以上説明した各実施形態では、各種コンタクトホールの平面形状は、円形や四角形或いはその他の多角形状等でもよいが、円形は特にコンタクトホールの周囲の層間絶縁膜等におけるクラック防止に役立つ。
【０１２３】
（第４実施形態）
本発明による電気光学装置の第４実施形態である液晶装置の構成について、図１１及び図１２を参照して説明する。図１１は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図１２は、図１１のＡ−Ａ’に沿った断面図である。尚、図１２においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。第１実施形態と同一の部材については同一の符号を付し詳細な説明は省略する。
【０１２４】
第４実施形態は、図１１に示すように、非開口領域のほぼ中心に走査線３ａ及びデータ線６ａを設けている。半導体層１ａは、走査線３ａと交差するようにデータ線６ａの下方に配置する。図１２に示すようにデータ線６ａと半導体層１ａの高濃度ソース領域１ｄは、データ線６ａの下方において第３コンタクトホール５を介して電気的に接続されている。また、半導体層１ａの高濃度ドレイン領域１ｅと中間導電層８０ａは、データ線６ａの下方において第１コンタクトホール８ａ’’’を介して電気的に接続されている。このように半導体層１ａを遮光性のデータ線６ａの下方に配置することにより、対向基板２０側から入射される光が直接半導体層１ａに照射されることを防ぐ効果がある。更に、半導体層１ａと第３コンタクトホール５及び第１コンタクトホール８ａ’’’を、走査線３ａ方向の非開口領域及びデータ線６ａ方向の非開口領域の中心線に対して線対称に形成することにより、段差形状をデータ線６ａに対して左右対称にすることができ、液晶の回転方向による光抜けの差がなくなるので有利である。
【０１２５】
半導体層１ａの下方には、下地絶縁膜１２を介して第１遮光膜１１ａが形成されている。第１遮光膜１１ａはデータ線６ａ方向及び走査線３ａ方向に沿って、マトリクス状に形成されている。半導体層１ａは第１遮光膜１１ａの内側に配置されており、ＴＦＴアレイ基板１０側からの戻り光が、直接半導体層１ａに照射されることを防ぐ効果がある。
【０１２６】
中間導電層８０ａはポリシリコン膜や高融点金属等を含む導電膜から成り、半導体層１ａと画素電極９ａの層間において、走査線３ａ及びデータ線６ａに沿って略Ｔ字型に延設され、半導体層１ａと画素電極９ａを電気的に接続するためのバッファとしての機能を果たす。具体的には、半導体層１ａの高濃度ドレイン領域１ｅと導電性の中間導電層８０ａを第１コンタクトホール８ａ’’’において電気的に接続し、中間導電層８０ａと画素電極９ａを第２コンタクトホール８ｂにおいて電気的に接続されている。このような構成を採る事により、層間絶縁膜に対して深いコンタクトホールを開孔する場合でも、エッチング選択比が大きい中間導電層８０ａを設けることにより、コンタクトホール開孔時に半導体層１ａを突抜けてしまう危険を回避する事ができる。尚、データ線６ａと半導体層１ａの高濃度ソース領域１ｄとを電気的に接続するための第３コンタクトホール５においても同様に、中間導電層８０ａと同一膜で中継させても良い。
【０１２７】
また、第４実施形態では、中間導電層８０ａに層間絶縁膜９１が積層され、その上に遮光性の導電膜９０ａを形成している。遮光性の導電膜９０ａは、第２コンタクトホール８ｂを除いて中間導電層８０ａを覆うように走査線３ａ方向に画像表示領域の外側まで延設され、走査線駆動回路やデータ線駆動回路等に供給される負電源、正電源等の定電位源、接地電源、あるいは対向電極に供給される定電位源等のいずれかと電気的に接続することにより電位が固定されている。したがって、中間導電層８０ａを一方の容量電極とし、遮光性の導電膜９０ａを他方の容量電極として図１に示す蓄積容量７０を形成することができる。この際、層間絶縁膜９１が蓄積容量７０の誘電体膜として機能することは言うまでもない。ここで、層間絶縁膜９１は蓄積容量７０を形成するためだけに積層するので、中間導電層８０ａと遮光性の導電膜９０ａとの間でリークしない膜厚まで層間絶縁膜９１を薄膜化することにより、蓄積容量７０を増大できる。更に、本実施形態では層間絶縁膜８１を厚く形成することにより、中間導電層８０ａをＴＦＴ３０や走査線３ａの上方まで延設することができるため、蓄積容量７０を効率良く増大させることができる。更に、第４実施形態では半導体層１ａを延設して容量電極を形成していない。これにより、走査線３ａと同一膜で蓄積容量を形成するための容量電極及び容量線を形成する必要がないため、図１１に示すように、走査線３ａを遮光性の導電膜９０ａや第１遮光膜１１ａから規定される非開口領域のほぼ中心に配置することができる。また、ポリシリコン膜から成る半導体層１ａは膜の低抵抗化をする必要がないので、容量電極形成部に不純物を打ち込まなくても良く、工程を削減する事ができる。
【０１２８】
第４実施形態では、ＴＦＴ３０のチャネル領域１ａ’は、走査線３ａとデータ線６ａの交差部に形成することで、データ線６ａ方向と走査線３ａ方向の非開口領域のほぼ中心に設けることができる。これにより、対向基板２０側からの入射光やＴＦＴアレイ基板１０側からの戻り光に対して、最も光が照射されにくい位置になるため、光によるＴＦＴ３０のリーク電流を大幅に低減することができる。
【０１２９】
更に、第４実施形態では図１１に示すように、チャネル領域１ａ’付近において、遮光性の導電膜９０ａ，中間導電層８０ａ，第１遮光膜１１ａの順にパターン幅を狭く形成する事により、入射光が直接第１遮光膜１１ａに照射されないように工夫してある。また、遮光性の導電膜９０ａと半導体層１ａの間にポリシリコン膜からなる中間導電層８０ａを介在させる事により、第１遮光膜１１ａ表面での反射光やＴＦＴアレイ基板１０側からの戻り光を吸収させる効果を持たせる事ができ、耐光性に有利である。
【０１３０】
また、第４実施形態では、データ線６ａ，遮光性の導電膜９０ａ，第１遮光膜１１ａ等によりＴＦＴアレイ基板１０上で非開口領域を形成できるため、対向基板２０に遮光膜を設けなくても良い。これにより、ＴＦＴアレイ基板１０と対向基板２０を機械的に貼り合わせる際に、アライメントがずれたとしても対向基板２０上に遮光膜がないため、光が透過する領域（開口領域）が変化することはない。これにより、常に安定した画素開口率が得られるため、装置不良を大幅に低減することができる。
【０１３１】
（電気光学装置の全体構成）
以上のように構成された各実施形態における電気光学装置の全体構成を図１３及び図１４を参照して説明する。尚、図１３は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１４は、図１３のＨ−Ｈ’断面図である。
【０１３２】
図１３において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る画像表示領域の周辺を規定する額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号の遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとるための上下導通材１０６が設けられている。そして、図１４に示すように、図１３に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【０１３３】
以上図１から図１４を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated Bonding)基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertically Aligned)モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１３４】
以上説明した各実施形態における電気光学装置は、カラー表示のプロジェクタに適用されるため、３枚の電気光学装置がＲ（赤）Ｇ（緑）Ｂ（青）用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置に各実施形態における電気光学装置を適用できる。更に、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー表示用の電気光学装置が実現できる。
【０１３５】
尚、以上説明した各実施形態における電気光学装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように電気光学装置をプロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’やその隣接領域に光が入射することを効果的に防ぐことが出来、高画質の画像を表示することが可能である。この際、ＴＦＴアレイ基板１０の裏面側での反射を防止するための反射防止用のＡＲ（Anti Reflection)被膜された偏光板を別途配置したりＡＲフィルムを貼り付ける必要もなく、その分だけ、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１３６】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施形態は有効である。
【０１３７】
本発明の電気光学装置は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の第１実施形態である電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】第１実施形態の液晶装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】本実施形態における容量線及び走査線の平面パターンを比較例における平面パターンと比較して示す、容量線及び走査線の一部を拡大して示す平面図である。
【図５】第１実施形態における液晶装置の製造プロセスの実施形態における画像表示領域についての各工程を順を追って示す工程図（その１）である。
【図６】第１実施形態における液晶装置の製造プロセスの実施形態における画像表示領域についての各工程を順を追って示す工程図（その２）である。
【図７】本発明の第２実施形態の液晶装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図８】図７のＡ−Ａ’断面図である。
【図９】本発明の第３実施形態の液晶装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１０】図９のＡ−Ａ’断面図である。
【図１１】本発明の第４実施形態の液晶装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１２】図１１のＡ−Ａ’断面図である。
【図１３】各実施形態の液晶装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１４】図１３のＨ−Ｈ’断面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１容量電極
２…絶縁薄膜
３ａ…走査線
３ｂ、３ｂ”…容量線
４…第２層間絶縁膜
５…第３コンタクトホール
６ａ…データ線
７…第３層間絶縁膜
８ａ、８ａ” 、８ａ’’’…第１コンタクトホール
８ｂ…第２コンタクトホール
１８…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ…第１遮光膜
１２…下地絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
２３…第２遮光膜
３０…ＴＦＴ
５０…液晶層
５２…シール材
５３…第３遮光膜
７０…蓄積容量
８０…第１中間導電層
８０’…中間導電層
８１…第１層間絶縁膜
１０１…データ線駆動回路
１０４…走査線駆動回路
１８０…第２中間導電層

Claims

基板上に複数の走査線と、前記走査線に交差する複数のデータ線と、前記走査線と前記データ線との交差に対応して配置された薄膜トランジスタ及び画素電極とを有する電気光学装置であって、
前記薄膜トランジスタよりも上層であって、前記データ線と重なると共に、隣接する前記画素電極の縁部に重なる遮光性の導電層を有し、
隣接した前記データ線間に配置され、前記薄膜トランジスタの半導体層のドレイン領域と前記画素電極とを電気的に接続する中間導電層を有し、
前記半導体層のドレイン領域は一方の容量電極を構成し、
前記薄膜トランジスタのゲート電極と同一層からなり、前記半導体層のドレイン領域に対向配置されると共に、前記画素電極の縁部に重なる遮光性の導電層と電気的に接続され定電位が供給される他方の容量電極を有し、
前記一方の容量電極と前記他方の容量電極とで蓄積容量を構成し、
前記他方の容量電極は前記データ線及び前記画素電極の縁部に重なる遮光性の導電層と重なり、前記他方の容量電極と前記データ線と前記画素電極の縁部に重なる遮光性の導電層とが重なる領域において、前記他方の容量電極の幅は、前記画素電極の縁部に重なる遮光性の導電層の幅よりも小さいことを特徴とする電気光学装置。
前記他方の容量電極と前記データ線と前記画素電極の縁部に重なる遮光性の導電層とが重なる領域において、前記他方の容量電極の幅は、前記データ線の幅より大きいことを特徴とする請求項１に記載の電気光学装置。
前記導電層の反射率は、前記データ線の反射率よりも低いことを特徴とする請求項１または２に記載の電気光学装置。
請求項１ないし３のいずれか一項に記載の電気光学装置をライトバルブとして用いたことを特徴とするプロジェクタ。