JP3802377B2 - フリップフロップ及びスキャンパス回路 - Google Patents
フリップフロップ及びスキャンパス回路 Download PDFInfo
- Publication number
- JP3802377B2 JP3802377B2 JP2001227197A JP2001227197A JP3802377B2 JP 3802377 B2 JP3802377 B2 JP 3802377B2 JP 2001227197 A JP2001227197 A JP 2001227197A JP 2001227197 A JP2001227197 A JP 2001227197A JP 3802377 B2 JP3802377 B2 JP 3802377B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- input
- scan
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318541—Scan latches or cell details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318522—Test of Sequential circuits
- G01R31/318525—Test of flip-flops or latches
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、スキャンパス回路に関し、特に、スキャンパスフリップフロップの構成に関する。
【0002】
【従来の技術】
半導体集積回路装置の高集積化、高機能化に伴い、テスト時に、半導体集積回路装置中のフリップフロップをシフトレジスタのように、シリアルに連結してスキャンパスを構成し、外部端子からテスト信号を入力し、組合せ回路部の動作結果を、シフトレジスタ化したフリップフロップを介して読み出すことで、テスト容易化を図る、スキャンパス回路が用いられている。スキャンパス回路において、スキャンパステスト時に、フリップフロップは、スキャンイン端子SINからのスキャンデータをスキャンクロックSCでラッチし、スキャンアウト端子SOUTから次段のフリップフロップのスキャンイン端子SINに出力するか、又は半導体集積回路のスキャンアウト外部端子に出力する。なお、スキャンパスフリップフロップの構成としては、例えば特開2000−2754号公報等が参照される。
【0003】
図4は、セット、リセット機能付きの従来のフリップフロップの構成の一例を示す図である。図4に示すように、このフリップフロップは、リセット、セット機能付きマスター・スレーブ型フリップフロップ構成とされており、第1のNAND(否定論理積)回路101と第2のNAND回路102がマスターラッチ部を構成し、第3のNAND回路103と第4のNAND回路104がスレーブラッチ部を構成している。
【0004】
データ端子DATAには第1のインバータ111の入力端が接続されており、第1のインバータ111の出力端と、第1のNAND回路101の第2入力端との間に接続され、クロック信号でオン、オフ制御される第1のCMOSトランスファゲート121を備えている。セット端子SETBは、バッファ110(正転バッファ)に入力され、バッファ110の出力端は、第1、第4のNAND回路101、104の第1入力端に接続されている。
【0005】
第2のNAND回路102の第2の入力端には、第1のNAND回路101の出力端が接続されており、第2のNAND回路102の第1入力端は、リセット端子RESETB(反転)に接続されており、第2のNAND回路102の出力端と、第1のNAND回路101の第2入力端との間には、第2、及び第3のCMOSトランスファゲート122、及び123が直列に接続されている。第2、及び第3のCMOSトランスファゲート122、及び123の制御端子には、それぞれ第1のスキャンクロックSC1と、クロックCLKが入力される。
【0006】
スキャンイン入力端子SINは、第2のインバータ112の入力端に接続されており、第2のインバータ112の出力端と、第2、第3のCMOSトランスファゲート122、123の接続点との間には、第1のスキャンクロックSC1が制御端子に入力される第4のCMOSトランスファゲート124が接続されている。
【0007】
第1のNAND回路101の出力端と、第3のNAND回路103の第1入力端との間には、第5、第6のCMOSトランスファゲート125、126が直列に接続されている。第5、第6のCMOSトランスファゲート125、126は、それぞれ第2のスキャンクロックSC2と、クロックCLKが制御端子に入力される。第3のNAND回路103の第2入力端は、リセット端子RESETBに接続されている。
【0008】
第3のNAND回路103の出力端は第3のインバータ113を介して出力端子Qに接続されており、第3のNAND回路103の出力端は、第4のNAND回路104の第2入力端に接続されている。前述したように、第4のNAND回路104の第1入力端は、セット端子SETBに接続されている。
【0009】
第4のNAND回路104の出力端と、第3のNAND回路103の入力端との間には、クロックCLKでオン、オフ制御される第7のCMOSトランスファゲート127が接続されており、第4のNAND回路104の出力端はスキャンアウト出力端子SOUTに接続されている。さらに第4のNAND回路104の出力端と、第5、第6のCMOSトランスファゲート125、126の接続点との間には、第2のスキャンクロックSC2でオン、オフ制御される第8のCMOSトランスファゲート128が接続されている。
【0010】
第1、第7のCMOSトランスファゲート121、127のPチャネルMOSトランジスタ、NチャネルMOSトランジスタのゲートには、反転クロックCLKB、正転クロックCLKが供給され、第3、第6のCMOSトランスファゲート123、126のPチャネルMOSトランジスタ、NチャネルMOSトランジスタのゲートには、正転クロックCLK、反転クロックCLKBが供給される。なお、反転クロックCLKBは、クロックCLKをインバータINV1で反転して得られる。
【0011】
第2のCMOSトランスファゲート122のPチャネルMOSトランジスタ、NチャネルMOSトランジスタのゲートには、正転スキャンクロックSC1、反転スキャンクロックSC1Bが供給される。反転スキャンクロックSC1Bは正転スキャンクロックSC1をインバータINV2で反転して得られる。
【0012】
第4のCMOSトランスファゲート124のPチャネルMOSトランジスタ、NチャネルMOSトランジスタのゲートには、反転スキャンクロックSC1B、正転スキャンクロックSC1が供給される。
【0013】
第5のCMOSトランスファゲート125のPチャネルMOSトランジスタ、NチャネルMOSトランジスタのゲートには、反転スキャンクロックSC2B、正転スキャンクロックSC2が供給される。反転スキャンクロックSC2Bは正転スキャンクロックSC2をインバータINV3で反転して得られる。なお、後述するように、スキャンクロックSC1、SC2は互いに重ならない2相の信号とされる。
【0014】
第8のCMOSトランスファゲート128のPチャネルMOSトランジスタ、NチャネルMOSトランジスタのゲートには、正転スキャンクロックSC2、反転スキャンクロックSC2Bが供給される。
【0015】
通常動作時、第1のスキャンクロックSC1はLowレベルに固定され、第2のスキャンクロックSC2はHighレベルに固定され、クロックCLKのみが供給される。
【0016】
スキャンクロックSC1のLowレベル、スキャンクロックSC2のHighレベル固定により、第2のCMOSトランスファゲート122はオン状態、第4のCMOSトランスファゲート124はオフ状態、第5のCMOSトランスファゲート125はオン状態、第8のCMOSトランスファゲート128はオフ状態とされ、スキャンイン端子SINからマスターラッチ部への入力パス、スレーブラッチ部とスキャンアウト端子SOUTとの接続パスは断状態とされる。
【0017】
通常動作時、セット、リセット信号がともにインアクティブのときについて説明する。図5は、図4に示す回路の通常動作時の動作を説明するためのタイミング図である。セット信号(反転)SETBがインアクティブ(Highレベル)であるとき、第1、第4のNAND回路101、104はインバータ素子と等価な論理となり、RESETBがインアクティブ(Highレベル)であるとき、第2、第3のNAND回路102、103は、いずれもインバータ素子と等価な論理となる。
【0018】
クロックCLKがHighレベルのとき(CLKBはLowレベル)、第1、第7のCMOSトランスファゲート121、127がオンし、第3、6のCMOSトランスファゲート123、126がオフする。
【0019】
逆に、クロックCLKがLowレベルのとき(CLKBはHighレベル)、第3、6のCMOSトランスファゲート123、126がオンし、第1、第7のCMOSトランスファゲート121、127がオフする。
【0020】
図5の時刻T1で、クロックCLKがHighレベルのとき、データ(DATA)端子の信号レベルをインバータ111で反転した信号が、第1のNAND回路101の第2入力端に入力される。第1のNAND回路101は、DATA端子の信号論理値を、インバータ111で反転した値を反転して第2のNAND回路102の第2の入力端に出力する。
【0021】
時刻T2で、クロックがLowレベルとなると、第6のCMOSトランスファゲート126がオンし、第1のNAND回路101の出力は、オン状態の第5、第6のトランスファゲート125、126を介して、第3のNAND回路103の第1の入力端に伝達され、第3のNAND回路103は、第3のNAND回路103の第1の入力端の論理値を反転した信号を、第3のインバータ113の入力端と第4のNAND回路104の第2の入力端に供給し、第3のNAND回路103の出力は、インバータ113で反転され出力端Qから出力される。また第4のNAND回路104(第1入力端はSETB端子に接続されHighレベル)は、第4のNAND回路104の第2の入力端の論理値を反転した信号を、スキャンアウト端子SOUTに出力する。このとき、第1のCMOSトランスファゲート121はオフ状態とされ、第1のNAND回路101の第2の入力端とデータ端子間の接続は断状態とされており、第3のCMOSトランスファゲート123がオンし、マスターラッチ部は、入力データをラッチする。
【0022】
時刻T3で、クロックCLKがHighレベルのとき、第6のCMOSトランスファゲート126がオフし、マスターラッチ部とスレーブラッチ部が切り離され、スレーブラッチ部では、第7のCMOSトランスファゲート127がオンし、第4のNAND回路104の出力が、第3のNAND回路103の入力に接続され、データをラッチする。なお、第5、第8のCMOSトランスファゲート125、128のPチャネルMOSトランジスタとNチャネルMOSトランジスタのゲートに接続される第2のスキャンパスクロックSC2とその反転信号SC2Bを図4に示したものと逆とすれば、通常動作時において、第2のスキャンパスクロックSC2はLowレベル固定とされる。
【0023】
次に、スキャンパステスト時のシフト動作について説明する。スキャンパステストのシフト時、クロックCLKは、Lowレベル固定とされる。第1、第7のCMOSトランスファゲート121、127はオフし、第3、第6のCMOSトランスファゲート123、126はオンする。図6は、図4の回路のスキャンシフト時の動作を示すタイミング図である。
【0024】
時刻T1で、第1のスキャンクロックSC1がHighレベル(第2のスキャンクロックSC2はLowレベル)となり、第4のCMOSトランスファゲート124がオンし、スキャンイン端子SINの信号をインバータ112で反転した信号が、第4のCMOSトランスファゲート124、第3のCMOSトランスファゲート123を介して第1のNAND回路101の第2の入力端に入力される。第1のNAND回路101の出力(SIN端子の信号論理値)は、第2のNAND回路102の第2の入力端に入力される。第1のスキャンクロックSC1がHighレベル(SC2はLowレベル)のとき、第2のCMOSトランスファゲート122はオフである。
【0025】
時刻T2で、第1のスキャンクロックSC1がLowレベル(SC2はLowレベル)となると、第4のCMOSトランスファゲート124はオフとなり、スキャンイン端子SINと、マスターラッチ部との電気的な接続は切り離され、第2のCMOSトランスファゲート122がオンし、マスターラッチ部の、第1、第2のNAND101、102からなる、等価的にインバータ2段のフリップフロップが形成され、スキャンイン端子SINの信号がラッチされる。
【0026】
時刻T3で、スキャンクロックSC2がHighレベル(SC1はLowレベル)となると、第5のCMOSトランスファゲート125がオンとなり、第1のNAND回路101の出力(すなわちSIN端子の信号論理値)は、第5のCMOSトランスファゲート125、及び第6のCMOSトランスファゲート126を介して、第3のNAND回路103の第2の入力端に入力され、第3のNAND回路103の出力(SIN端子の信号の反転論理値)は、インバータ113で反転され、出力端子Qから、スキャンイン端子SINの信号の論理値が出力される。第3のNAND回路103の出力は、第4のNAND回路104の第2の入力端に入力され、第4のNAND回路104の出力(第3のNAND回路103の出力の反転)がスキャンアウト端子SOUTから出力される。すなわち、スキャンアウト端子SOUTにも出力端子Qと同一論理の信号が出力される。なお、図4では、出力端子Qの反転端子QBが図示されていないが、第3のNAND回路103の出力端と第3のインバータ113との接続点を端子から出力することで(正転バッファを介してもよい)、反転出力信号が得られる。
【0027】
時刻T4で、スキャンクロックSC2がLowレベルとなると、第5のCMOSトランスファゲート125はオフとなり、スレーブラッチ部はマスターラッチ部と切り離され、スレーブラッチ部において第8のCMOSトランスファゲート128がオンし、第3、第4のNAND103、104からなる、等価的にインバータ2段のフリップフロップが形成され、データがラッチされる。なお、図4の第5、第8のCMOSトランスファゲート125、128のPチャネルMOSトランジスタとNチャネルMOSトランジスタのゲートに接続される第2のスキャンパスクロックSC2とその反転信号SC2Bを図4に示したものと逆とした場合、第2のスキャンパスクロックSC2は、図6に示した信号の反転信号(そのHigh /Lowが逆)となる。
【0028】
次に通常動作時において、セット端子SETBがアクティブ(Lowレベル)とされた場合について説明する。なお、この場合、リセット端子RESETBは、インアクティブ(Highレベル)とされる。
【0029】
セット端子SETBがLowレベルとなると、第1入力端がLowレベルとされた第1のNAND回路101と、第4のNAND回路104の出力は、いずれも、Highレベルとされる。クロックCLKがLowレベルのとき、第6のCMOSトランスファゲート126はオンし、第1のNAND回路101の出力信号は第3のNAND回路103の第1の入力端に伝搬され、第3のNAND回路103は、その第1の入力端の信号レベル(この場合、Highレベル)を反転出力し(第3のNAND回路103の第2入力端はRESETB端子に接続されHighレベル)、第3のインバータ113で第3のNAND回路103の出力を反転出力し、このため、出力端子QからHighレベルが出力される。その際、第4のNAND回路104の出力端から、スキャンアウトSOUT端子にも、Highレベルがクロックに非同期で出力される。
【0030】
クロックCLKがHighレベルとなると、第7のCMOSトランスファゲート127がオンし、第6のCMOSトランスファゲート126がオフし(スレーブラッチ部はマスターラッチ部と切り離される)、第3のNAND回路103の第1の入力端には、第4のNAND回路104の出力端からHighレベルが入力され、このため、出力端子QのHighレベル状態に保持される。
【0031】
次に通常動作時において、リセット端子RESETBをアクティブ(Lowレベル)とした場合について説明する。なお、この場合、セット端子SETBは、インアクティブ(Highレベル)とされる。
【0032】
リセット端子RESETBがLowレベルとなると、第2、及び第3のNAND回路102、103の出力は、Highレベルとされ、第3のインバータ113で第3のNAND回路103の出力を反転出力し、出力端子QからはLowレベルが非同期で出力される。その際、第4のNAND回路104の第1、第2の入力端は、Highレベルとされ、その出力からスキャンアウトSOUT端子にLowレベルが出力される。
【0033】
クロックCLKのLowレベルで第3のCMOSトランスファゲート123がオンし、第1のNAND回路101の第2の入力端にHighレベルが供給され、第1のNAND回路101は、その第1の入力端がHighレベル(SETB)であるため、Lowレベルを出力し、第3のNAND回路103の第1の入力端に出力する。
【0034】
クロックCLKのHighレベルで第7のCMOSトランスファゲート127がオンし、第6のCMOSトランスファゲート126がオフし、第3のNAND回路103の第1の入力端には、第4のNAND回路104の出力端からLowレベルが供給される。
【0035】
次に、スキャンパステスト時において、セット端子SETBがアクティブ(Lowレベル)とされた場合について説明する。なお、この場合、リセット端子RESETBは、インアクティブ(Highレベル)とされる。クロックCLKはLOWレベルとされ、第1、第7のCMOSトランスファゲート121、127はオフ、第3、第6のCMOSトランスファゲート123、126はオンとされる。
【0036】
セット端子SETBがLowレベルとなった時点で、第4のNAND回路104はただちにHighレベルを出力し、スキャンアウト端子SOUTには、非同期でHighレベルが出力される。
【0037】
またセット端子SETBに第1入力端が接続される第1のNAND回路101の出力端はHighレベルとされ、第2のスキャンクロックSC2のHighレベルで第5のCMOSトランスファゲート125がオンし、第1のNAND回路101の出力信号は第3のNAND回路103の第1の入力端に伝搬され、第3のNAND回路103は、その第1の入力端の信号レベルを反転出力し、第3のインバータ113で、第3のNAND回路103の出力を反転出力し、Highレベルが出力される。
【0038】
スキャンクロックSC2がLowレベルとなると、第8のCMOSトランスファゲート128がオンし、第5のCMOSトランスファゲート125がオフし、第3のNAND回路103の第1の入力端にはHighレベルが入力され、このため、スキャンアウト端子SOUTのHighレベルがラッチされる。
【0039】
スキャンテスト時におけるリセット端子RESETBをアクティブ(Lowレベル)とした場合について説明する。なお、この場合、セット端子SETBは、インアクティブ(Highレベル)とされる。
【0040】
リセット端子RESETBがLowレベルとなると、第2、及び第3のNAND回路102、103の出力はHighレベルとされ、第3のインバータ113で第3のNAND回路103の出力信号の論理を反転出力し、出力端子QにLowレベルが出力され、第4のNAND回路104の出力から、スキャンアウト端子SOUTにもLowレベルが出力される。すなわち、スキャンアウト端子SOUTは、スキャンクロックによらず、非同期でLowレベルが出力される。
【0041】
なお、スキャンクロックSC1のLowレベルで第2のCMOSトランスファゲート122がオンし、第1のNAND回路101の第2の入力端にHighレベルが供給され、第1のNAND回路101はその第1の入力端がHighレベル(SETB)であるため、Lowレベルを出力し、第3のNAND回路103の第1の入力端に出力する。
【0042】
スキャンクロックSC2のLowレベルで第8のCMOSトランスファゲート128がオンし、第5のCMOSトランスファゲート125がオフし、第3のNAND回路103の第1の入力端には、第4のNAND回路104の出力であるLowレベルが供給され、スレーブラッチは出力信号をラッチする。
【0043】
ところで、スキャンパスを構成するシフトレジスタの動作を正しく行なうために、シフト動作で、スキャンパスフリップフロップの値が変化しないように、しなければならない。
【0044】
すなわち、スキャンパステスト時、リセット信号を生成する論理回路からの信号を入力するためのリセット端子RESETBからの入力がHighレベルからLowレベルに設定されるか、あるいはノイズ等によりLowレベルとなると、スキャンパスフリップフロップの出力SOUTがLOWレベルに強制リセットされ、その出力が、次の段のスキャンパスフリップフロップのスキャンイン端子に入力される場合、誤った信号がシフトレジスタを伝搬する。セット信号についても同様である。
【0045】
そして、スキャンパステスト時に、セット信号、リセット信号を供給する論理回路が動作して、スキャンパスフリップフロップのセット、リセット端子にアクティブ信号を供給しないようにするには、セット、リセット信号を生成する論理回路を動作させないように制御するパターンを供給する必要があり、さらに、リセット、セット信号にグリッチノイズ等が発生しないようなパターン、タイミングマージンでテストする必要があり、その結果、自動パタン設計、テストを困難なものとしている。
【0046】
なお、セット、及び/又はリセット機能を具備しないスキャンパスフリップフロップにおいて、出力にそのデータを保持する保持回路を備え、シフト動作時、フリップフロップの出力の論理変化を考慮せずに回路設計を可能とした構成が、例えば特開昭62−239071号公報に提案されている。しかしながら、セット、及び/又はリセット機能を具備したスキャンパスフリップフロップの出力端に保持回路を備えたとしても、スキャンパステスト時のシフト動作時に、フリップフロップがセット、リセットされ、状態が変化してしまう場合、その結果が次段のフリップフロップに伝搬してしまう。
【0047】
また例えば特開平7−306244号公報には、セット端子とリセット端子に、論理回路を接続した構成のフリップフロップが開示されている。すなわち、セット端子とリセット端子に第1AND素子、第2AND素子の出力を接続し、第2AND素子の一方の入力を反転素子の出力と接続し、第1AND素子の一方の入力及び第2AND素子の一方の入力をロードタイミング(LT)入力とし、第1AND素子の他方の入力及び反転素子の入力をロードデータ(LD)入力としたフリップフロップが開示されており、通常動作時には、非同期系のクロックを、直接フリップフロップに供給し、テスト動作時にはフリップフロップのスキャンパスを構成するようにし、通常動作時には、同期系のクロックを使わなければならないという回路設計上の制約をなくし、非同期系クロックをセレクタを介することなく、直接フリップフロップに供給することで、通常動作時の非同期系クロック又はテスト時の同期系クロックをセレクタを介してフリップフロップのクロックを供給している場合に、通常動作時のクロック・スキューのずれが問題となる高速動作は困難であるという問題点を解消している。しかしながら、かかる回路構成も、スキャンパステストのシフト動作時のセット、リセットの誤設定等を回避することにはならない。
【0048】
【発明が解決しようとする課題】
したがって、本発明が解決しようとする課題は、スキャンパスを構成するシフトレジスタの動作を正しく行なうために、シフト動作時、セット、リセット信号入力により、スキャンパスフリップフロップの値が変化することがないようにしたフリップフロップ及びスキャンパス回路を提供することにある。
【0049】
本発明が解決しようとする他の課題は、半導体集積回路装置の回路設計工程の簡易化に貢献するとともに、半導体集積回路装置のテストの容易化を図るフリップフロップ及びスキャンパス回路を提供することにある。
【0050】
【課題を解決するための手段】
前記課題を解決するための手段を提供する本発明に係るスキャンパス回路は、スキャンパステストと通常動作のモード切替を制御する制御信号がスキャンパステストモードを示すときに、セット信号の伝達を抑止する回路手段を備えている。また、本発明に係るフリップフロップは、その内部に、制御信号がスキャンパステストモードを示すときに、リセット信号の伝達を抑止する回路手段を、備えている。これらの回路手段は、好ましくは、フリップフロップ内部に設けられる。
【0051】
本発明に係るフリップフロップは、通常動作時には、データ端子からのデータ信号を取りこんでラッチするとともに、スキャンパステスト時には、スキャン入力端子からの信号を取りこんでラッチするフリップフロップにおいて、スキャンパステストと通常動作のモードを制御する制御信号を入力する制御端子と、前記フリップフロップの状態をセットするセット信号を入力するセット端子と、を備え、前記制御端子と前記セット端子からの信号をそれぞれ入力し、前記制御信号がスキャンパステスト・モードを示しているときには、前記セット端子に入力されたセット信号の伝達を抑止し、前記入力されたセット信号により、前記フリップフロップの状態がセットされないように制御する論理回路を備えている。
【0052】
また本発明に係るフリップフロップは、スキャンパステストと通常動作のモード切替を制御する制御信号を入力する制御端子と、前記フリップフロップの状態をリセットするリセット信号を入力するリセット端子と、を備え、前記制御端子と前記リセット端子からの信号をそれぞれ入力し、前記制御信号がスキャンパステスト・モードを示しているときには、前記リセット端子に入力されたリセット信号の伝達を抑止し、前記入力されたリセット信号により、前記フリップフロップの状態がリセットされないように制御する論理回路を備えている。
【0053】
【発明の実施の形態】
本発明について説明する。半導体集積回路の自動設計等で用いられる設計ツールにおいて、論理合成後、回路設計情報であるネットリスト等から、セット、リセット端子を備えたフリップフロップを探索し、当該フリップフロップのセット端子、リセット端子に、スキャンパステスト時に、他の論理回路から出力されるセット、リセット信号をマスクするためのコントロールバッファ回路を自動挿入する手法(計算機上で自動挿入する設計ツール等)について説明する。
【0054】
図3は、コントロールバッファ回路が新たに挿入されたスキャンパス回路の構成を模式的に示す図である。なお、図3において、フリップフロップ10の構成は、図4等に示した構成と同様のものとされる。
【0055】
セット、リセット端子を備えたフリップフロップ10のセット端子SETBにその出力端が接続され、スキャンパステスト時に、論理回路部20から出力されるセット信号をマスクするコントロールバッファ回路は、スキャンパステストモード、通常動作モードを規定する制御信号SMC(Scan path test Mode Control:スキャンパステストモード制御端子)と、セット信号を生成、伝搬する論理回路部20からのセット信号とのOR演算結果をSETB端子に出力する第1の論理和(OR)回路11から構成されている。また、フリップフロップ10のリセット端子RESETBにその出力端が接続され、スキャンパステスト時に、論理回路部21から出力されるリセット信号をマスクするコントロールバッファ回路は、スキャンパスモードの制御信号と、リセット信号を生成、伝搬する論理回路部21からのリセット信号とのOR演算結果を、RESETB端子に出力する第2の論理和(OR)回路12から構成されている。
【0056】
図3に示した構成のスキャンパス回路について説明すると、制御信号SMCがHighレベルのとき(スキャンパステスト・モード)、第1、第2の論理和回路11、12の出力は、常に、Highレベルを出力し、フリップフロップ10のセット端子SETB、リセット端子RESETBには、Lowレベルの信号は供給されず、フリップフロップ10は、セット、リセット動作しない。このため、シフト動作時にフリップフロップ10がセット、リセットされることはない。
【0057】
一方、制御信号SMCがLowレベルのとき(通常動作モード)、第1、第2の論理和回路11、12には、セット信号、リセット信号に対応する信号を、フリップフロップ10のセット端子SETB、リセット端子RESETBに供給し、フリップフロップ10は、入力された信号の値に応じて、セット、リセット動作する。以上のとおり、この手法により、上記課題を解決することはできる。
【0058】
しかしながら、上記手法は、考慮されるべき以下の点を有している。
【0059】
セット、リセット信号を生成する論理回路部20、21と、フリップフロップ10のセットSETB端子、リセット端子RESETBとの間にそれぞれコントロールバッファ回路を、回路設計段階等で、別途、挿入する必要がある。すなわち、半導体集積回路(LSI)の設計工程において、LSI中の複数のフリップフロップ回路のセット、リセット端子に、コントロールバッファ回路を挿入するため、例えば論理合成後に、コントロールバッファを挿入する処理工程が、別途必要とされる。
【0060】
さらに、コントロールバッファ回路の挿入後の遅延時間が、当初設計時のものと相違することになる。このため、別途、遅延検証、CTS(クロックツリーシンセシス)バッファの挿入等による遅延の調整等を行う必要が生じる場合もある。
【0061】
そして、上記した方法を用いる場合、コントロールバッファ回路をフリップフロップのセット端子とリセット端子の近傍に配置する必要があり、場合によっては、レイアウト設計等に影響を与える。
【0062】
一つのコントロールバッファの出力を、異なる場所の複数のフリップフロップ回路に供給する場合、セット、リセット信号配線のフリップフロップ間での配線長、負荷等の相違により、セット、リセット信号に遅延差が生じる場合があり、別途、合わせこみが必要となる。
【0063】
本発明に係る回路は、上記した事項の改良を図るものであり、好ましくは、フリップフロップ回路の回路内部に、スキャンパステストと通常動作のモードを制御する制御信号SMCがアクティブのときに、入力されたセット信号、及び/又はリセット信号の伝達を抑止するマスク制御を行う論理回路を備えている。すなわち、フリップフロップが、制御信号SMCがHighのとき(スキャンパステストモードであることを示すとき)、セット、リセット信号をマスク制御する回路(図1の105、106)を内蔵している。
【0064】
かかる構成のフリップフロップによれば、スキャンパステストのシフト動作時に、フリップフロップがセット、リセットされることを防ぐとともに、論理合成後に、コントロールバッファを挿入する工程は不用とされ、コントロールバッファ挿入後の遅延検証等も不用とされ、一つのコントロールバッファの出力を、異なる場所の複数のフリップフロップ回路に供給する必要もなく、回路設計を簡易化する。
【0065】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。図1は、本発明の一実施例のフリップフロップの構成の一例を示す図である。図1に示すように、このフリップフロップは、リセット、セット機能付きのマスタスレーブ型フリップフロップ構成とされており、第1のNAND回路101と第2のNAND回路102がマスターラッチ部、第3のNAND回路103と第4のNAND回路104がスレーブラッチ部を構成している。
【0066】
図1を参照すると、このフリップフロップにおいては、セット信号が入力されるセット端子SETBと、スキャンパステストと通常動作のモード切替を制御する制御信号が入力される制御端子SMC(Scan path test Mode control:スキャンパステストモード制御端子)に入力が接続された第1のOR(論理和)回路105と、リセット信号が入力されるリセット端子SETBと、制御端子SMCに入力が接続された第2のOR回路106とが、図4に示した構成に追加されている。第1のOR回路105の出力は、第1、第4のNAND回路101、104の第1の入力端に入力されている。
【0067】
データ端子DATAに入力端が接続された第1のインバータ111を備え、インバータ111の出力端と第1のNAND回路101の第2入力端との間に接続され、クロックCLKでオン、オフ制御される第1のCMOSトランスファゲート121を備えている。
【0068】
第2のNAND回路102の第2の入力端には、第1のNAND回路101の出力端が接続されており、第2のNAND回路102の第1入力端には、リセット端子RESETB(反転)が接続されており、第2のNAND回路102の出力端と、第1のNAND回路101の第2入力端との間には、第2、及び第3のCMOSトランスファゲート122、123が直列に接続されている。第2、及び第3のCMOSトランスファゲート122、123は、それぞれ第1のスキャンクロックSC1と、クロックCLKでオン、オフ制御される。
【0069】
スキャンイン入力端子SINに入力端が接続された第2のインバータ112を備え、第2のインバータ112の出力端と、第2、及び第3のCMOSトランスファゲート122、123の接続点との間には、第1のスキャンクロックSC1でオン、オフ制御される第4のCMOSトランスファゲート124が接続されている。
【0070】
第1のNAND回路101の出力端と、第3のNAND回路103の第1入力端との間には、第5、及び第6のCMOSトランスファゲート125、126が直列に接続されている。第5、及び第6のCMOSトランスファゲート125、126は、それぞれ第2のスキャンクロックSC2と、クロックCLKでオン、オフ制御される。第3のNAND回路103の第2入力端は、第2のOR回路106の出力端に接続されている。
【0071】
第3のNAND回路103の出力端は第3のインバータ113を介して出力端子Qに接続されており、第3のNAND回路103の出力端は、第4のNAND回路104の第2入力端に接続されており、この第4のNAND回路104の第1入力端は、第1OR回路105の出力端に接続されている。
【0072】
第4のNAND回路104の出力端と、第3のNAND回路103の入力端との間には、クロックCLKでオン、オフ制御される第7のCMOSトランスファゲート127が接続されており、第4のNAND回路104の出力端はスキャンアウト出力端子SOUTに接続されており、第4のNAND回路104の出力端と、第5、及び第6のCMOSトランスファゲート125、126の接続点との間には、第2のスキャンクロックSC2でオン、オフ制御される第8のCMOSトランスファゲート128が接続されている。
【0073】
第1、第7のCMOSトランスファゲート121、127のPチャネルMOSトランジスタ、NチャネルMOSトランジスタのゲートには、反転クロックCLKBと正転クロックCLKが供給され、第3、第6のCMOSトランスファゲート123、126のPチャネルMOSトランジスタ、NチャネルMOSトランジスタのゲートには、正転クロックCLKと反転クロックCLKBが供給される。
【0074】
第2のCMOSトランスファゲート122のPチャネルMOSトランジスタ、NチャネルMOSトランジスタのゲートには、正転スキャンクロックSC1と反転スキャンクロックSC1Bが供給される。
【0075】
第4のCMOSトランスファゲート124のPチャネルMOSトランジスタ、NチャネルMOSトランジスタのゲートには、反転スキャンクロックSC1Bと正転スキャンクロックSC1が供給される。
【0076】
第5のCMOSトランスファゲート125のPチャネルMOSトランジスタ、NチャネルMOSトランジスタのゲートには、反転スキャンクロックSC2Bと正転スキャンクロックSC2が供給される。
【0077】
第8のCMOSトランスファゲート128のPチャネルMOSトランジスタ、NチャネルMOSトランジスタのゲートには、正転スキャンクロックSC2と反転スキャンクロックSC2Bが供給される。
【0078】
通常動作時、制御信号SMCはLowレベルとされ、第1のスキャンクロックSC1はLowレベルとされ、第2のスキャンクロックSC2はHighレベルとされる。
【0079】
第1のスキャンクロックSC1がLowレベル、第2のスキャンクロックSC2のHighレベル固定により、第2のCMOSトランスファゲート122はオン状態、第4のCMOSトランスファゲート124はオフ状態、第5のCMOSトランスファゲート125はオン状態、第8のCMOSトランスファゲート128はオフ状態とされ、スキャンイン端子SINからマスターラッチ部への入力パス、スレーブラッチ部とスキャンアウト端子SOUTとの接続は断状態とされる。
【0080】
制御端子SMCの信号値がLowレベルのとき、第1、第2のOR回路105、106は、セット端子SETB、リセット端子、RESETBの信号をそのまま出力する。セット端子SETB、リセット端子RESETBがHighレベルのとき、セット、リセット動作は行わない。すなわち、この場合、本実施例のフリップフロップは、図5を参照して説明したものと同様の動作とされており、ここでは、その説明は省略する(図5の関連説明が参照される)。なお、第5、第8のCMOSトランスファゲート125、128のPチャネルMOSトランジスタとNチャネルMOSトランジスタのゲートに接続される第2のスキャンパスクロックSC2とその反転信号SC2Bを図1に示したものと逆とした場合、通常動作時において、第2のスキャンパスクロックSC2はLowレベル固定とされる。
【0081】
セット端子SETBがLowレベルのとき、第1のOR回路105は、第1、第4のNAND回路101、104の入力端にLowレベルを出力し、クロックCLKがLowレベルで出力端子QからHighレベルが出力され、リセット端子RESETBがLowレベルのとき、第2のOR回路106は第2、第3のNAND回路102、103の入力端にLowレベルを出力し、出力端子QからLowレベルが出力される。
【0082】
次に、スキャンパステスト時の動作について説明する。制御端子SMCの信号値がHighレベルのとき、第1、第2のOR回路105、106は、セット端子SETB、リセット端子RESETBの入力信号をマスクして、固定値Highレベルを出力する。セット端子SETB、リセット端子RESETBのLowレベル信号は、第1、第2のOR回路105、106の出力端には伝達出力されず、セット端子SETB、リセット端子RESETBの信号がLowレベルとなっても、フリップフロップの状態はセットも、リセットもされない。
【0083】
より詳細には、制御端子SMCの信号がHighレベルのとき、スキャンモード動作とされ、セット端子SETBの信号がLowレベルとなった場合でも、第1のOR回路105の出力信号はHighレベルのままとされ、第1のNAND回路101、第4のNAND回路104は、その第2の入力端の論理レベルを反転する2段のインバータ(ラッチ回路)として機能し、フリップフロップはセット状態とはならない。すなわち、第1のNAND回路101、第2のNAND回路102のマスターラッチ部はスキャンイン端子SINの信号を第1のスキャンクロックSC1のHighレベルで取りこみ、第3のNAND回路103、第4のNAND回路104のスレーブラッチ部は第2のスキャンクロックSC2のHighレベルでマスターラッチ部の出力を取りこみ出力端子Q、スキャンアウト端子SOUTから、スキャンイン端子SINの信号を出力する。
【0084】
制御端子SMCの信号がHighレベルのとき、リセット端子RESETBの信号がLowレベルとなった場合でも、第2のOR回路105の出力信号はHighレベルのままとされ、第2のNAND回路102、第3のNAND回路103は、その第2の入力端の論理レベルを反転する2段のインバータ(ラッチ回路)として機能し、フリップフロップはリセット状態とはならない。この場合も、第1のNAND回路101、第2のNAND回路102のマスターラッチ部はスキャンイン端子SINの信号を第1のスキャンクロックSC1のHighレベルで取りこみ、第3のNAND回路103、第4のNAND回路104のスレーブラッチ部は第2のスキャンクロックSC2のHighレベルでマスターラッチ部の出力を取りこみ出力端子Q、スキャンアウト端子SOUTから、スキャンイン端子SINの信号を出力する。
【0085】
本実施例において、スキャンパステスト時、セット信号とリセット信号がアクティブとされない場合の動作は、図6を参照して説明した場合と同様の動作とされており、ここでは、その説明は省略する(図6の関連説明が参照される)。なお、第5、第8のCMOSトランスファゲート125、128のPチャネルMOSトランジスタとNチャネルMOSトランジスタのゲートに接続される第2のスキャンパスクロックSC2とその反転信号SC2Bを図1に示したものと逆とした場合、第2のスキャンパスクロックSC2は、スキャンパステスト時の動作を示す図6に示した信号の反転信号(そのHigh /Lowが逆)となる。
【0086】
図2は、上記した本実施例のフリップフロップの動作を表形式にまとめた図である。図2を参照すると、制御端子SMCがアクティブ状態とされるスキャンシフト(Scan shift)モード時には、セット、リセット信号の値にかかわりなく、フリップフロップのスキャンアウト端子SOUT、出力端子Qには、スキャンイン端子SINの信号が出力されている。なお、通常動作(Normal)モードと、制御端子SMCがインアクティブ状態におけるリセット、セット(図2では、Set、Reset)モードでは、上記した通り、それぞれ、出力端子Qからのデータ出力、セット、リセット動作が行われる。
【0087】
図1に示したフリップフロップは、好ましくは、論理設計、論理合成に用いられるスタンダードセル(プリミティブセル)としてライブラリに登録される。個の場合、フリップフロップの伝搬遅延時間情報等はライブラリに予め登録される。
【0088】
本実施例によれば、フリップフロップに、スキャンパステストモード信号の値に応じて、セット、リセット信号をマスクする回路を内蔵する構成としたことにより、スキャンパステスト時、シフトレジスタを構成するフリップフロップがリセット、セットされることはない構成とされており、テストパタン設計を容易化する。
【0089】
本実施例によれば、このフリップフロップをマクロ(プリミティブセル)として論理合成に供することで、論理合成後、コントロールバッファ回路を挿入する工程が不要とされる。このため、回路設計工程を簡易化している。
【0090】
また、本実施例によれば、コントロールバッファ回路が挿入されないため、コントロールバッファ回路の挿入による遅延解析、遅延調整工程を不用としている、という利点を有する。
【0091】
さらに、本実施例によれば、たとえ、シフト動作時に、ノイズ等によるリセット、セット信号がアクティブとされた場合にも、シフトレジスタを構成するフリップフロップがリセット、セットされることはなく、また、本実施例のフリップフロップを備えた半導体集積回路装置のLSIテスタ等によるテストを容易化する。
【0092】
以上、本発明を上記実施例に即して説明したが、本発明は、上記実施例の構成にのみ限定されるものではなく、本願特許請求の範囲の請求項の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【0093】
【発明の効果】
以上説明したように、本発明によれば、スキャンパステストのシフト動作時に、セット信号、リセット信号の入力によりフリップフロップがセット、リセットされることを抑止する回路手段を具備したことにより、スキャンパステスト時にシフトレジスタを構成するフリップフロップの状態が破壊されることを回避し、シフト動作を保証し、回路設計の簡易化、テストの容易化、信頼性を向上する、という効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示す図である。
【図2】本発明の一実施例の動作を示す真理値表である。
【図3】コントロールバッファ回路による制御を説明する図である。
【図4】従来のセット、リセット機能付きのスキャンパスフリップフロップの構成を示す図である。
【図5】従来のセット、リセット機能付きのスキャンパスフリップフロップの動作例(通常動作時)を示すタイミング図である。
【図6】従来のセット、リセット機能付きのスキャンパスフリップフロップの動作例(スキャンパステスト時)を示すタイミング図である。
【符号の説明】
10 フリップフロップ
11、12 論理和(OR)回路
20、21 論理回路部
101〜104 否定論理積(NAND)回路
105、106 論理和(OR)回路
110 バッファ
111〜113 インバータ
121〜128 CMOSトランスファゲート
Claims (4)
- 通常動作時には、データ端子からのデータ信号を取りこんでラッチするとともに、スキャンパステスト時には、スキャン入力端子からの信号を取りこんでラッチするフリップフロップを備えたスキャンパス回路において、
スキャンパステストと通常動作のモード切替を制御する制御信号を入力する制御端子と、前記フリップフロップの状態をセットするセット信号を入力するセット端子とからの信号をそれぞれ入力し、前記制御信号がスキャンパステスト・モードを示しているときには、前記セット端子に入力されたセット信号の伝達を抑止し、前記入力されたセット信号により、前記フリップフロップの状態がセットされないように制御する第1の論理回路と、
前記制御信号を入力する制御端子と、前記フリップフロップの状態をリセットするリセット信号を入力するリセット端子とからの信号をそれぞれ入力し、前記制御信号がスキャンパステスト・モードを示しているときには、前記リセット端子に入力されたリセット信号の伝達を抑止し、前記入力されたリセット信号により、前記フリップフロップの状態がリセットされないように制御する第2の論理回路と、
を備え、
前記フリップフロップが、それぞれの第1の入力端と出力端が互いに電気的に接続されてマスターラッチを構成する第1、及び第2の論理ゲートと、それぞれの第1の入力端と出力端が互いに電気的に接続されてスレーブラッチを構成する第3、及び第4の論理ゲートと、一端がデータ端子からの信号の入力端で他端が前記第1の論理ゲートの第1の入力端に接続された第1のスイッチと、一端がスキャン入力端子からの信号の入力端で他端が前記第1の論理ゲートの第1の入力端に電気的に接続された第2のスイッチと、前記第1の論理ゲートの出力端と前記第3の論理ゲートの第1の入力端との間に直列に設けられた第3及び第4のスイッチと、前記第3の論理ゲートの出力端に入力端が接続され出力端がデータ出力端子に接続されたデータ出力インバータとを含むマスタースレーブ型のフリップフロップよりなり、
前記第1のスイッチは通常動作時にはクロックによりオンオフされスキャンテスト時にはオフ状態を維持し、前記第2のスイッチは通常動作時にはオフ状態を維持しスキャンテスト時には第1のスキャンクロックによりオン、オフされ、前記第3のスイッチは通常動作時にはオン状態を維持しスキャンテスト時には前記第1のスキャンクロックとはパルスが重ならない第2のスキャンクロックによりオンオフされ、前記第4のスイッチは通常動作時には前記クロックにより前記第1のスイッチとは逆相の関係でオンオフされスキャンテスト時にはオン状態を維持し、
前記第1の論理回路の出力が、前記マスターラッチの前記第1の論理ゲートの第2の入力端と前記スレーブラッチを構成する前記第4の論理ゲートの第2の入力端とに接続され、
前記第2の論理回路の出力は、前記マスターラッチを構成する前記第2の論理ゲートの第2の入力端と前記スレーブラッチを構成する前記第3の論理ゲートの第2の入力端とに接続される、ことを特徴とするスキャンパス回路。 - 通常動作時には、データ端子からのデータ信号を取りこんでラッチするとともに、スキャンパステスト時には、スキャン入力端子からの信号を取りこんでラッチするフリップフロップが、
スキャンパステストと通常動作のモード切替を制御する制御信号を入力する制御端子と、
前記フリップフロップの状態をセットするセット信号を入力するセット端子と、
前記フリップフロップの状態をリセットするリセット信号を入力するリセット端子と、
前記制御端子からの制御信号と前記セット端子からのセット信号とを入力し、前記制御信号がスキャンパステスト・モードを示しているときには、前記セット端子に入力されたセット信号の伝達を抑止し、前記入力されたセット信号により、前記フリップフロップの状態がセットされないように制御する第1の論理回路と、
前記制御端子とからの制御信号と前記リセット端子からのリセット信号とを入力し、前記制御信号がスキャンパステスト・モードを示しているときには、前記リセット端子に入力されたリセット信号の伝達を抑止し、前記入力されたリセット信号により、前記フリップフロップの状態がリセットされないように制御する第2の論理回路と、
を備え、
前記フリップフロップが、それぞれの第1の入力端と出力端が互いに電気的に接続されてマスターラッチを構成する第1、及び第2の論理ゲートと、それぞれの第1の入力端と出力端が互いに電気的に接続されてスレーブラッチを構成する第3、及び第4の論理ゲートと、一端がデータ端子からの信号の入力端で他端が前記第1の論理ゲートの第1の入力端に接続された第1のスイッチと、一端がスキャン入力端子からの信号の入力端で他端が前記第1の論理ゲートの第1の入力端に電気的に接続された第2のスイッチと、前記第1の論理ゲートの出力端と前記第3の論理ゲートの第1の入力端との間に直列に設けられた第3及び第4のスイッチと、前記第3の論理ゲートの出力端に入力端が接続され出力端がデータ出力端子に接続されたデータ出力インバータとを含むマスタースレーブ型のフリップフロップよりなり、
前記第1のスイッチは通常動作時にはクロックによりオンオフされスキャンテスト時にはオフ状態を維持し、前記第2のスイッチは通常動作時にはオフ状態を維持しスキャンテスト時には第1のスキャンクロックによりオン、オフされ、前記第3のスイッチは通常動作時にはオン状態を維持しスキャンテスト時には前記第1のスキャンクロックとはパルスが重ならない第2のスキャンクロックによりオンオフされ、前記第4のスイッチは通常動作時には前記クロックにより前記第1のスイッチとは逆相の関係でオンオフされスキャンテスト時にはオン状態を維持し、
前記第1の論理回路の出力が、前記マスターラッチの前記第1の論理ゲートの第2の入力端と前記スレーブラッチを構成する前記第4の論理ゲートの第2の入力端とに接続され、
前記第2の論理回路の出力は、前記マスターラッチを構成する前記第2の論理ゲートの第2の入力端と前記スレーブラッチを構成する前記第3の論理ゲートの第2の入力端とに接続される、ことを特徴とするフリップフロップ。 - 2入力の第1、及び第2のNAND回路がマスターラッチ部を構成し、2入力の第3、及び第4のNAND回路がスレーブラッチ部を構成しており、
セット信号が入力されるセット端子と、スキャンパスと通常動作のモード切替を制御する制御信号が入力される制御端子に入力が接続された第1の論理回路と、
リセット信号が入力されるリセット端子とスキャンパスと通常動作のモードを制御する制御信号が入力される制御端子に入力が接続された第2の論理回路と、
を備え、
前記第1の論理回路の出力は、前記第1のNAND回路の一の入力端に入力されており、
データ信号が入力されるデータ端子に入力端が接続された第1のインバータを備え、前記第1のインバータの出力端と前記第1のNAND回路の他の入力端との間に接続され、クロック信号でオン、オフ制御される第1のトランスファゲートを備え、
前記第2のNAND回路の一の入力端には、前記第1のNAND回路の出力端が接続されており、
前記第2のNAND回路の他の入力端は、前記第2の論理回路の出力端に接続されており、前記第2のNAND回路の出力端と、前記第1のNAND回路の他の入力端との間には、第2、及び第3のトランスファゲートが直列に接続されてなり、
前記第2、及び第3のトランスファゲートは、それぞれ第1のスキャンクロックと、クロックが制御端子に入力されて、オン、オフ制御され、
前記第1のスキャンクロックは通常動作時には固定値とされ、前記クロックは、スキャンパステスト時には固定値とされ、
スキャンイン入力端子は、第2のインバータの入力端に接続され、前記第2のインバータの出力端と、前記第2、及び第3のトランスファゲートの接続点との間には、前記第1のスキャンクロックでオン、オフ制御される第4のトランスファゲートが接続されており、
前記第1のNAND回路の出力端と、前記第3のNAND回路の一の入力端との間には、第5、及び第6のトランスファゲートが直列に接続され、前記第5、及び第6のトランスファゲートは、それぞれ前記第1のスキャンクロックとはパルスが重ならない第2のスキャンクロックと、クロックでオン、オフ制御され、前記第2のスキャンクロックは通常動作時には固定値とされ、スキャンパステスト時に、前記第1、第2のスキャンクロックが供給され、前記クロックは固定値とされ、
前記第3のNAND回路の他の入力端には、前記第2の論理回路の出力端が接続され、前記第3のNAND回路の出力端は第3のインバータを介してデータ出力端子に接続されるとともに、前記第4のNAND回路の一の入力端に接続されており、前記第4のNAND回路の他の入力端は、前記第1の論理回路の出力端に接続され、
前記第4のNAND回路の出力端と、前記第3のNAND回路の一の入力端との間には、クロックでオン、オフ制御される第7のトランスファゲートが接続されており、
前記第4のNAND回路の出力端はスキャンアウト出力端子に接続されており、さらに、前記第4のNAND回路の出力端と、前記第5、及び第6のトランスファゲートの接続点との間には、前記第2のスキャンクロックでオン、オフ制御される第8のトランスファゲートが接続されている、ことを特徴とするフリップフロップ。 - 請求項2又は3記載の前記フリップフロップを備えた半導体集積回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001227197A JP3802377B2 (ja) | 2001-07-27 | 2001-07-27 | フリップフロップ及びスキャンパス回路 |
US10/197,583 US7024605B2 (en) | 2001-07-27 | 2002-07-18 | Flip-flop and scan path circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001227197A JP3802377B2 (ja) | 2001-07-27 | 2001-07-27 | フリップフロップ及びスキャンパス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003043108A JP2003043108A (ja) | 2003-02-13 |
JP3802377B2 true JP3802377B2 (ja) | 2006-07-26 |
Family
ID=19059899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001227197A Expired - Fee Related JP3802377B2 (ja) | 2001-07-27 | 2001-07-27 | フリップフロップ及びスキャンパス回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7024605B2 (ja) |
JP (1) | JP3802377B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7200783B2 (en) * | 2003-11-04 | 2007-04-03 | Texas Instruments Incorporated | Removable and replaceable TAP domain selection circuitry |
JP2005283206A (ja) * | 2004-03-29 | 2005-10-13 | Nec Micro Systems Ltd | 半導体装置及びそのテスト方法 |
JP2006339948A (ja) * | 2005-06-01 | 2006-12-14 | Renesas Technology Corp | パルスラッチ回路及び半導体集積回路 |
US7596732B2 (en) * | 2005-06-30 | 2009-09-29 | Texas Instruments Incorporated | Digital storage element architecture comprising dual scan clocks and gated scan output |
KR100746227B1 (ko) * | 2006-01-24 | 2007-08-03 | 삼성전자주식회사 | 반도체 메모리 장치 |
WO2009062280A1 (en) * | 2007-11-15 | 2009-05-22 | Mosaid Technologies Incorporated | Methods and systems for failure isolation and data recovery in a configuration of series-connected semiconductor devices |
US7913128B2 (en) * | 2007-11-23 | 2011-03-22 | Mosaid Technologies Incorporated | Data channel test apparatus and method thereof |
JP5293734B2 (ja) * | 2008-03-06 | 2013-09-18 | 富士通株式会社 | スキャン付ラッチ装置、スキャンチェイン装置およびラッチ回路のスキャン実行方法 |
JP5176883B2 (ja) * | 2008-11-07 | 2013-04-03 | 富士通株式会社 | ラッチ回路及びその制御方法 |
US8181073B2 (en) * | 2009-09-23 | 2012-05-15 | Oracle America, Inc. | SRAM macro test flop |
JP2011149775A (ja) * | 2010-01-20 | 2011-08-04 | Renesas Electronics Corp | 半導体集積回路及びコアテスト回路 |
US9009552B2 (en) * | 2010-09-09 | 2015-04-14 | Advanced Micro Devices, Inc. | Scan-based reset |
US8968296B2 (en) | 2012-06-26 | 2015-03-03 | Covidien Lp | Energy-harvesting system, apparatus and methods |
JP6453732B2 (ja) | 2015-09-11 | 2019-01-16 | 株式会社東芝 | 半導体集積回路 |
CN111566935B (zh) | 2018-01-16 | 2024-02-09 | 新唐科技日本株式会社 | 半导体集成电路 |
CN108333915B (zh) * | 2018-03-30 | 2023-05-23 | 宗仁科技(平潭)有限公司 | 时间信号赋值电路、减法计数器以及倒计时装置 |
CN113526287B (zh) * | 2021-08-05 | 2024-07-23 | 广东卓梅尼技术股份有限公司 | 一种电梯装置的电子安全控制模块 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62239071A (ja) | 1986-04-10 | 1987-10-19 | Nec Corp | 半導体集積回路 |
JP2945103B2 (ja) | 1990-05-15 | 1999-09-06 | 株式会社リコー | テスト用スキャン回路装置 |
JPH0735823A (ja) | 1993-07-23 | 1995-02-07 | Ricoh Co Ltd | スキャン用フリップフロップ回路及びスキャン用ラッチ回路 |
JPH07306244A (ja) | 1994-05-10 | 1995-11-21 | Matsushita Electric Ind Co Ltd | スキャンパスフリップフロップおよびフリップフロップスキャンパスチェーン |
JPH1185562A (ja) | 1997-09-04 | 1999-03-30 | Oki Electric Ind Co Ltd | 半導体集積回路 |
JP3183260B2 (ja) | 1998-06-17 | 2001-07-09 | 日本電気株式会社 | スキャンフリップフロップ回路 |
US6393592B1 (en) * | 1999-05-21 | 2002-05-21 | Adaptec, Inc. | Scan flop circuitry and methods for making the same |
JP2001196539A (ja) | 2000-01-12 | 2001-07-19 | Seiko Epson Corp | スキャンフリップフロップ及びこれを内蔵した半導体集積装置 |
-
2001
- 2001-07-27 JP JP2001227197A patent/JP3802377B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-18 US US10/197,583 patent/US7024605B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20030066001A1 (en) | 2003-04-03 |
JP2003043108A (ja) | 2003-02-13 |
US7024605B2 (en) | 2006-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3802377B2 (ja) | フリップフロップ及びスキャンパス回路 | |
US6968486B2 (en) | Master-slave-type scanning flip-flop circuit for high-speed operation with reduced load capacity of clock controller | |
US7353441B2 (en) | Flip flop circuit and apparatus using a flip flop circuit | |
US7358786B2 (en) | Control signal generator, latch circuit, flip flop and method for controlling operations of the flip-flop | |
US8484523B2 (en) | Sequential digital circuitry with test scan | |
EP1162742A1 (en) | High-speed settable flip-flop | |
US20080074161A1 (en) | Flip-flop circuit | |
US8067962B2 (en) | Semiconductor integrated circuit device | |
US6271700B1 (en) | Semiconductor integrated circuit having scan path | |
US6853212B2 (en) | Gated scan output flip-flop | |
JP3535855B2 (ja) | スキャンフリップフロップ及び半導体集積回路装置 | |
US7600167B2 (en) | Flip-flop, shift register, and scan test circuit | |
JP3363691B2 (ja) | 半導体論理集積回路 | |
JPH08201484A (ja) | 半導体集積回路装置 | |
JP3573703B2 (ja) | 半導体装置の製造方法 | |
US6859070B2 (en) | Semiconductor integrated circuit device having flip-flops that can be reset easily | |
EP1340991B1 (en) | System and method for testing a circuit | |
JP2001324544A (ja) | スキャンパステスト用フリップフロップ回路 | |
JPH1041789A (ja) | マスタースレーブ・d型フリップフロップ回路 | |
US20020140479A1 (en) | Flip-flop circuit for capturing input signals in priority order | |
JP2004037183A (ja) | スキャンフリップフロップ | |
JPH07119790B2 (ja) | 半導体集積装置 | |
US7463063B2 (en) | Semiconductor device | |
JPH07198787A (ja) | スキャンフリップフロップ回路 | |
JP2004037264A (ja) | スキャン機能付きフリップフロップ回路およびスキャンテスト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040830 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050614 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050714 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3802377 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |