JPH07119790B2 - 半導体集積装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 この発明は半導体集積装置に係り、特に診断機能のつい
た半導体集積装置に関する。

〔発明の背景〕

半導体集積装置は、量産性を追求する一方で故障検出率
を100％近くにし信頼性をも高めなければならない。一
方、装置のゲート数が増大し数千乃至数万ゲートと集積
度が高くなると、テストパターンだけで検出率を上げる
のは不可能に近く、何らかの診断用回路を設ける必要が
ある。

診断用回路は、集積装置内部のフリツプフロツプをマス
タスレーブ型で構成し、各フリツプフロツプ間をシフト
レジスタを構成する様に結線しパツドから外部データを
順次入力し、またフリツプフロツプの内部データを順次
読出し故障の有無を判定する。

この種の従来装置は、例えば第１図又は第２図に示す様
である。

第１図は、RSフリツプフロツプ19を含む半導体集積装置
を示すものであり、フリツプフロツプ19は２入力のナン
ドゲート20,21から成る。診断用回路は、２ワイド２入
力のアンド・ノアゲート25,26及びインバータ27,28をも
つて構成されている。ゲート25,26は論理動作用のセツ
ト端子SO、並びにリセツト端子RO、及び診断モード信号
用端子29,30を有する。

ここで、端子29の入力端子が論理「１」のときは通常の
論理動作を行う。一方、端子29の入力論理が論理「０」
のときは、ゲート25,26の出力▲▼，▲▼はそ
れぞれ端子30,30′の論理レベルとなり、端子30に印加
する信号によつて診断可能である。すなわち、ゲート2
5,26はそれぞれ２入力のマルチプレクサとして動作し、
端子29の論理によつて通常の論理入力と診断用入力とを
切換える。

以上の様な半導体集積装置をCMOSゲートで構成した場
合、２入力ナンドゲート換算で７ゲートを必要とする
（以下、ゲート数は同一基準で換算する）。すなわち、
診断機能のない２ゲートのフリツプフロツプ素子19に比
べて５ゲート増加する。

第２図は他の従来装置を示すものである。

同図によれば、Ｄ型フリツプフロツプ1,2ワイド・２入
力のアンド・ノアゲート3,4、アンドゲート２、インバ
ータ５、Ｄ型フリツプフロツプ６、スリーステート機能
付のバツフア７によつて装置は構成されている。

ここで、Ｄ型フリツプフロツプ１は、第３図に示す様で
あり、３入力のナンドゲート31,32とこれらの出力反転
用インバータ33,34、並びにＤ入力、Ｔ入力制御用の３
入力のナンドゲート35,36、及びインバータ37から成
る。

このフリツプフロツプ１の真理値表は次の表１に示す様
である。

この様な構成は、フリツプフロツプの出力が接続されて
いる組合せ回路を経由して入力し戻るループを形成する
ことを禁止し、またシフトレジスタを構成し易くする。

以上の様な構成によれば、診断モード信号用端子８に論
理「１」の入力信号が加えられたときは通常の論理動作
を行う。また、端子８の入力論理が論理「０」のとき、
端子９に与えられる診断用データ信号は端子10のストロ
ーブパルス信号に同期して、フリツプフロツプ１の入力
端子に入力される。

この従来装置によれば、フリツプフロツプ素子のゲート
数は13.5ゲートであり、第３図のフリツプフロツプ単体
の場合より６ゲートも多い。しかも、診断のための制御
が複雑になるに従い、フリツプフロツプ１の入力端に接
続されるゲート数が増え、このゲートのフアンイン数も
増えるため、フリツプフロツプ素子の応答速度も遅くな
つてしまつていた。

以上から分かる様に、各種の診断回路が従来用いられて
いたが、この様な診断回路は回路全体の規模を大きくし
てしまい実質的な集積度を低下させてしまつていた。特
に、ゲートアレイ装置では最初からチツプ全体のゲート
数が決つているので、この点は顕著である。

また、回路が複雑化するに伴い前述の様な応答速度の問
題も生じた。

尚、「ゲートアレイ」LSIとは、集積回路を製造すると
きに用いる10数枚のマスクのうち、配線に相当するマス
ク枚数のみを開発品種に応じて作製して所望の電気回路
動作を有する集積回路を製造するものである。この様な
方法によれば、予め配線工程前までの工程を完了したウ
エハをストツクとして保持でき、製造に際しての時間的
及び経済的損失を大幅に削減できる。

〔発明の目的〕

この発明は、簡易小規模な診断用回路を有する半導体集
積装置を提供することを目的とする。

〔発明の概要〕

この目的を達成するため、この発明は、組合せ回路及び
閉ループ接続を含むフリップフロップ回路を有する半導
体集積装置において、故障診断時に前記フリップフロッ
プ回路の閉ループ接続を切り、このフリップフロップ回
路の出力を一時的に高インピーダンス状態とし、かつ前
記閉ループ中のレベル確定後に低インピーダンス状態に
復帰させる第１の手段と、故障診断時に前記フリップフ
ロップ回路の入力信号を阻止する第２の手段と、故障診
断時に前記第１及び第２の手段を機能させ且つ前記フリ
ップフロップ回路に診断用信号を注入する第３の手段と
を有することを特徴とする。

〔発明の実施例〕

以下、添付図面に従つてこの発明の実施例を説明する。
尚、各図において同一の符号は同一の対象を示す。

第４図はこの発明の基本的構成を示すものである。同図
（ａ），（ｂ）はそれぞれ通常の論理動作モード及び診
断モードを示す。

装置は、フリツプフロツプを形成するゲート50,51、２
チヤンネルのマルチプレクサ52、診断用制御回路53、及
び制御用スイツチ54,55を具えている。尚、ゲート50,51
は前述の様に例えば２入力のナンドゲートやノアゲート
を用いる。

同図（ａ）で示す論理動作モードにおいては、診断用制
御回路53によつてセットタイミング信号56が送出され、
スイツチ54がオン状態となる。このとき、スイツチ55は
オフ状態にある。また、制御信号57によつてマルチプレ
クサ52は作動状態となる。

このため、マルチプレクサ52を介して与えられるセツト
信号S1及びリセツト信号R1によつて、装置は通常の論理
動作を行う。

一方、同図（ｂ）で示す診断モードにおいては、診断用
制御回路53の出力信号▲▼によつてスイツチ55が閉
じる。このとき、信号56によつてスイツチ54が開くと共
に、信号57の作用によつてマルチプレクサ52は入力信号
R1,S1を遮断する。

ここで、診断用制御回路53の出力端子59から診断用デー
タ信号をゲート50,51で構成される閉ループ中に転送す
る。次に、このループ中のレベルが確定した後にセツト
タイミングを与える出力信号56を論理「０」に回復させ
ることにより、端子59から与えられた診断用データがフ
リツプフロツプ内に保持される。ただし、このときマル
チプレクサ52を開かないのはもちろんのことである。

こうして、フリツプフロツプの出力端子Q1,▲▼の
状態を順次チエツクすることにより装置の故障診断が可
能である。

尚、以上の実施例は特定のフリツプフロツプに限定され
るものでなく、任意の型のものに適用できることは用意
に理解されるであろう。

第５図はこの発明の一実施例の構成を示すものであり、
第４図に示した構成の一部を更に詳しく示している。

同図によれば、２入力のクロツクドノアゲート70、２入
力のノアゲート71、アンドゲート72、73によつてRS型の
フリツプフロツプが構成されており、診断用制御回路の
一部としてクロツクドインバータ74が設けられている。

クロツクドノアゲート70及びクロツクドインバータ74の
具体的構成は、それぞれ第６図及び第７図に示す様であ
り、これらを説明しつつこの実施例の全体を明らかにす
る。

クロツクドアンド・ノアゲート70,72（第６図）は、例
えばPMOSトランジスタP12,P13,P14,P15並びにNMOSトラ
ンジスタN12,N13,N14,N15、及びインバータ81をもつて
構成されている。セツトタイミング信号56,▲▼が
ゲートに入力されているトランジスタP15,N12の存在を
除けば、スタテイツクなクロツクドアンド・ノア回路と
同様である。

ここで、信号56が論理「０」のときのみトランジスタP1
5,N12はオン状態となり、２ワイド２入力ノアゲートの
論理動作を従う。

信号56が論理「１」のときは、トランジスタP15,N12は
オフ状態となるので出力Q1は高インピーダンス状態とな
り、第４図のスイツチ54が開いたのと等価である。

一方、クロツクインバータ74（第７図）はPMOSトランジ
スタP10,P11、並びにNMOSトランジスタN10,N11及びイン
バータ80から成る。

ここで、セツトタイミング信号56が論理「０」、信号▲
▼が論理「１」のときは、トランジスタP11,N10が
オフ状態となるので、装置の出力Q1は高インピーダンス
状態を保持する。

信号56が論理「１」になると、トランジスタP11,N10は
オン状態となるため、装置の出力Q1は診断データの読出
しが可能となる。ただし、入力データ59の反転データと
して送出される。すなわち、インバータ74のトランジス
タP11,N10が第４図のスイツチ55と等価となつている。

尚、以上の診断機能付RSフリツプフロツプの真理値表を
示ぜば、次の表２の様である。

また、第５図の構成と第４図の構成とを比較すれば、第
５図のアンドゲート72,73は第４図のマルチプレクサ52
に対応し、クロツクドノアゲート70はゲート50とスイツ
チ55に対応し、２入力のノアゲート71はゲート51に対応
するものであり、基本的動作に何らの変更がないことは
明らかである。

更に、第１図とのゲート数を比重すれば、3.5ゲートで
あり、50％以上の小型化が図られる。

第８図はこの発明の他の実施例を示すものであり、RSフ
リツプフロツプを有するものである。

このフリツプフロツプは、２入力のナンドゲート90,9
1、オアゲート92,93、及びNMOSトランジスタN16から成
る。これを第４図の場合と比較すれば、オアゲート92,9
3はマルチプレクサ52に対応し、２入力のナンドゲート9
0,91はそれぞれゲート50,51に対応し、NMOSトランジス
タN16はスイツチ54に対応する。

この実施例によれば、診断モードに際してモード信号57
を論理「１」とすると、セツト信号▲▼とリセツト
信号▲▼を遮断する。このとき同時に、セツトタイ
ミング信号▲▼が論理「０」となり、トランジスタ
N16がオフ状態となるため、診断データの注入が可能と
なる。

この実施例によれば、第５図の実施例に比べてPMOSトラ
ンジスタが一個少なくなると共に、ゲート数も３と従来
のものに比べて50％以上の小型が可能となる。

第９図はこの発明の更に他の実施例を示ものであり、RS
付Ｄ型フリツプフロツプに診断機能を付加した例を示
す。

このフリツプフロツプは、３入力のクロツクドナンドゲ
ート102、３入力のナンドゲート103、オアゲート104,10
5、４入力のナンドゲート100,101、インバータ106,107,
108を具えている。また、マスタスレーブ型とするため
に、Ｄ型フリツプフロツプ６、スキヤンデータを取出す
ためのスリーステートバツフア７、及びこの実施例特有
の抵抗素子109が更に設けられている。

診断モードは次の様にして実行する。

モード信号８を論理「０」とすると、セツト信号▲
▼及びリセツト信号▲▼は、インバータ108の出力
が論理「１」となり、オアゲート104,105の出力が論理
「１」に固定されるため、阻止される。

同様に、４入力のナンドゲート100,101の入力信号８が
論理「０」となるため、ナンドゲート100,101の出力は
論理「１」に固定される。従つて、信号Ｄ′,T′も阻止
されて診断モードとなる。

通常の論理モードは、信号８を論理「１」にすることに
より、信号▲▼，▲▼,T′，▲▼が生きる
ため、達成される。

他の機能及び動作は第２図の場合であるが、第２図の実
施例に比べて４ゲート少なくなる。

尚、この実施例で特に用いる抵抗素子109は、ゲート電
極に診断モード信号Ｍの反転信号が印加されるNMOSトラ
スフアゲートから成るが、以下この点について説明す
る。

通常の論理動作モード、すなわち論理Ｍ＝「１」のとき
は、ゲート電極は論理「０」（接地電位）であるので抵
抗素子109はオフ状態にあり、インバータ106の入力端子
にクロツクドインバータ74の出力容量が信号線14に付加
されることはない。従つて、論理動作モードにおけるゲ
ート遅延は影響を受けない。

一方、診断モードすなわち論理Ｍ＝「０」のときは、抵
抗素子109であるNMOSトランジスタのゲート電位は論理
「１」（いわゆるV_CC電位）になるので、このNMOSトラ
ンジスタはオン状態となり抵抗素子として作動する。こ
れは、クロツクドインバータ74がオン状態になり順次入
力されるデータが出力線14上に現われたときでも非選択
状態のフリツプフロツプ（信号56″＝論理「１」、信号
56″＝論理「０」）には前述のデータがセツトされない
ようにするためである。

すなわち、非選択状態のフリツプフロツプでは信号56″
＝論理「１」（信号56″＝論理「０」）であり、３入力
のクロツクドナンドゲート102はオン状態のままであ
る。ここで、データQ1と、クロツクドインバータ74から
順次出力されるデータの論理レベルがお互いに相補の関
係にある場合、電源電圧V_CCと接地電位GND間にPMOSとNM
OSトランジスタを介して直流パスが形成され、出力線14
の電位が変動しフリツプフロツプの記憶データQ1が反転
してしまう。

このため、抵抗素子109を挿入して出力線14からクロツ
クドインバータ74側を見込んだ抵抗を充分大きくすれ
ば、３入力のクロツクドナンドゲート102の出力Q1はク
ロツクドインバータ74の出力データによつて変化を受け
ることはなくなる。

この実施例では、LSIチツプ内のフリツプフロツプの選
択に要するデコード線は診断モード信号８、選択信号5
6″（または56″）、スレープラツチ信号11、スキヤン
アウト信号10の４本で済む。尚、次の実施例でも示すよ
うに、実際にはスキヤンアウト信号10と選択信号56″は
同じ信号でよいので３本の信号線でよい。

第10図はこの発明の更に他の実施例を示すものであり、
第９図のフリツプフロツプを適用したゲートアレイを示
している。

同図によれば、LSIチツプ144に、入力バツフアセル120,
121,122,123、アドレスデコーダ125,126,127、第９図で
示したフリツプフロツプセル125,126,127、その他の組
合せ回路128が組込まれている。同様に、診断モード信
号Ｍの入力用パツド129、２相の診断用クロツクC2の入
力用パツド130、１相の診断用クロツクC1の入力用パツ
ド131が示されている。

入出力バツフアセル群121は一群のクロツクドインバー
タ74から成り抵抗素子109を介して出力線14−1,14−2,1
4−３にスキヤンインデータを出力する。

尚、この実施例では、便宜上全体の回路中のフリツプフ
ロツプ群と、そのフリツプフロツプ群の間の組合せ回路
のうちの一組のみを示した。また、フリツプフロツプ12
5,126および127は実際にはもつと多数のフリツプフロツ
プからなる。この回路によればフリツプフロツプ125,12
6に任意のデータをセツトし、組合せ回路128の出力を入
力とするフリツプフロツプに７の出力を外部ピンにスキ
ヤンアウトして内部フリツプフロツプだけでなく組合せ
回路を含む全体の回路を診断することもできる。このた
め、この実施例ではLSIチツプ内の任意の内部フリツプ
フロツプに任意のデータをセツト（スキヤンイン）で
き、任意のフリツプフロツプの状態を直接読出す（スキ
ヤンアウト）ことができる。

第10図のフリツプフロツプ125,126,127の端子と第９図
のフリツプフロツプの信号線との対応を示せば、第11図
の様である。

すなわち、信号線８にアドレスデコーダ124の出力MTを
入力し、信号線10,56には選択及びスキヤンアウト信
号STを入力し、信号線11には２組クロツクC2を入力す
る。また、信号線14にはスキヤンインデータSDを入力
し、信号線13からスキヤンアウトデータSOを出力するよ
うにする。各信号の論理は次式で表わされる。

MT＝Ｍ・C1 ST＝Ai・C1 SD＝Di・C1 ここで、Aiはアンドレスデコーダ124のデコード出力、D
iはスキヤンインデータ（ｉ番目のFF）、Ｍは診断モー
ド信号（Ｍ＝“0":診断モード、Ｍ＝“1":論理モー
ド）、C1は診断用２相クロツク（１相目）、C2は診断用
２相クロツク（２相目）である。

いずれもクロツクC1に同期した信号であり、信号MTは診
断モード／論理モードを、STは診断モード時にフリツプ
フロツプがアクセスされたことを示す選択信号（信号線
10にも入力されているのでスキヤンアウト信号でもあ
る）である。従つて、信号MT＝“1"で信号ST＝“1"のタ
イミングのとき信号線14上のデータは該当するフリツプ
フロツプに取込まれてセツトされる。同時に、スレーブ
フリツプフロツプ６の出力が信号線13上にスキヤンアウ
トされる。クロツクC2＝“1"のタイミングでFF6にマス
クフリツプフロツプの出力Q1がセツト状態となる。

以上から第10図の実施例の動作は明らかであるが、各モ
ードにあける真理値表を示せば、次の表３の様である。

以上から明らかな様に、診断モードにおけるスキヤンイ
ン時には、所望のフリツプフロツプに診断パターンをス
テツプ１〜Ｎの間セツトする。この時、クロツクC2＝論
理「０」のままである。スキヤンイン時の最終ステツプ
番号NoでクロツクC2＝論理「１」にしてスレーブフリツ
プフロツプ６にてスタフリツプフロツプのデータQ1をセ
ツトする。

次に、診断モードを解除しステツプ番号N2で組合せ回路
128の出力データを次段のフリツプフロツプ群（第10図
ではフリツプフロツプ127）にセツトする。更に、ステ
ツプ番号N3において、診断モードに復帰させてクロツク
C2＝「１」のタイミングでスレーブフリツプフロツプ６
にセツト後、ステツプ番号N4においてクロツクC1＝論理
「１」のタイミングでこのフリツプフロツプ群（第10図
ではフリツプフロツプ127）のデータをスキヤンアウト
させる。これらの動作を繰返す。

スキヤンインデータはバス132を通り、入出力バツフア1
21から抵抗素子109を介して信号線14−1,14−2,14−３
上に転送される。同時に入力バス133からのアドレス信
号により信号ST1,ST2〜STNのどれかが論理「１」レベル
となるスキヤンインが行なわれる。スキヤンアウトは上
記信号STのタイミングで選択されたフリツプフロツプ群
のスレーブフリツプフロツプ６のデータが信号線13−1,
13−2,13−３に出力され、入出力バツフア123により出
力バス134に転送される。尚、フリツプフロツプ自体の
検出は単に各フリツプフロツプにデータセツト後、すぐ
に該当フリツプフロツプのデータをスキヤンアウトすれ
ばよい。

〔発明の効果〕

この発明によれば、以上の様な構成とすることにより、
フリツプフロツプを含む半導体集積装置において、従来
の30〜50％の小型化が可能な診断機能付の半導体集積装
置を提供することができる。

また、構成を簡易化したことにより、応答速度の低下も
防止できる。

従つて、故障検出率も高く信頼性が向上する一方、ゲー
トアレイにおける高集積化も可能であるため、価額低減
に寄与するところも大である。

【図面の簡単な説明】

第１図及び第２図は従来装置の系統図、第３図は第２図
の一部詳細系統図、第４図はこの発明の基本的構成を示
す系統図、第５図はこの発明の一実施例の構成を示す系
統図、第６図及び第７図は第５図の一部詳細系統図、第
８図乃至第11図はこの発明の他の実施例の構成を示す系
統図である。 50,51……フリツプフロツプを構成する基本ゲート、52
……マルチプレクサ、53……診断用制御回路、54,55…
…スイツチ、74……クロツクドゲートインバータ、70,7
2……クロツクドアンド・ノアゲート、71,73……アンド
・ノアゲート、90,92……オア・ナンドゲート、93,91…
…オア・ナンドゲート、N16……NMOSトランジスタ、10
0,101……ナンドゲート、102,104……クロツクドオア・
ナンドゲート、103,105……オア・ナンドゲート、106,1
07,108……インバータ、６……Ｄ型フリツプフロツプ、
７……スリーステートバツフア、120,121,122,123……
入出力バツフア、144……LSIチツプ、124……アドレス
発生回路、125,126,127……診断機能付フリツプフロツ
プセル、129……診断モード信号入力用パツド、130……
２相目クロツク入力用パツド、131……１相目クロツク
入力用パツド。

Claims (3)

【特許請求の範囲】
1. 【請求項１】組合せ回路及び閉ループ接続を含むフリッ
   プフロップ回路を有する半導体集積装置において、故障
   診断時に前記フリップフロップ回路の閉ループ接続を切
   り、このフリップフロップ回路の出力を一時的に高イン
   ピーダンス状態とし、かつ前記閉ループ中のレベル確定
   後に低インピーダンス状態に復帰させる第１の手段と、
   故障診断時に前記フリップフロップ回路の入力信号を阻
   止する第２の手段と、故障診断時に前記第１及び第２の
   手段を機能させ且つ前記フリップフロップ回路に診断用
   信号を注入する第３の手段とを有することを特徴とする
   半導体集積装置。
2. 【請求項２】特許請求の範囲第１項記載の装置におい
   て、前記第３の手段はクロックドインバータを含むこと
   を特徴とする半導体集積装置。
3. 【請求項３】特許請求の範囲第１項又は第２項記載の装
   置において、前記第３の手段は前記フリップフロップ回
   路の駆動端に診断モード時に抵抗素子として使用する可
   変抵抗素子を含むことを特徴とする半導体集積装置。