JP3799949B2 - プリント基板 - Google Patents
プリント基板 Download PDFInfo
- Publication number
- JP3799949B2 JP3799949B2 JP2000105392A JP2000105392A JP3799949B2 JP 3799949 B2 JP3799949 B2 JP 3799949B2 JP 2000105392 A JP2000105392 A JP 2000105392A JP 2000105392 A JP2000105392 A JP 2000105392A JP 3799949 B2 JP3799949 B2 JP 3799949B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- ground
- digital
- capacitor
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は、アナログ回路とデジタル回路とが混在して実装されたプリント基板に関し、特に、高周波ノイズを低減するプリント基板に関する。
【0002】
【従来の技術】
近年、デジタル回路の開発が進み、デジタル回路とアナログ回路とが混在して実装されたプリント基板が広く用いられている。このようなプリント基板において、アナログ信号はそれぞれの周波数成分が時々刻々元信号に応じて連続的に変化しており、これを忠実に伝送する必要がある。したがって、アナログ回路は、デジタル回路からの信号が混入するのを防止する必要がある。そのため、デジタル回路とアナログ回路とを分離して実装したプリント基板が広く用いられている。
【0003】
【発明が解決しようとする課題】
しかし、このようなプリント基板において、回路の高密度化により、アナログ回路とデジタル回路との分離には限界が有り、デジタル回路の扱う高周波信号やその高周波成分がアナログ回路に高周波ノイズとして混入する場合がある。ここで、プリント配線板には回路部品等が実装されるが、部品の配置によってはデジタル回路の高周波信号が流れる信号線とそのリターン線とで形成されるループの面積が大きくなる場合がある。このような回路に高周波信号が流れた場合、このループがアンテナとなりプリント基板表面から高周波ノイズが輻射されるが、このようなノイズをノーマルモードノイズという。ループの面積が大きくなると、プリント基板表面から外部に輻射する高周波ノイズは増加する。アナログ回路とデジタル回路との分離が完全にできない場合、デジタル回路から発せられるこのようなノイズはアナログ回路に混入し、その高周波ノイズはアナログ入出力端子からケーブルを介して外部に輻射する。また、大地電位に対するアナロググランドの電位が変動し、主にケーブルを介して高周波ノイズが輻射する。このようなノイズをコモンモードノイズという。従って、プリント基板より外部に放射されるノイズを低減するためには、ノーマルモードノイズおよびコモンモードノイズを共に低減する必要がある。
【0004】
また、多層基板を用いて、外層にデジタル回路とアナログ回路とを別の層に分離して実装し、内層を遮蔽層にする方法が用いられている。このような多層基板において高密度に回路部品を実装する場合には、電源パターンを外層に配置するために細かくせざるをえず、これに伴なう電圧降下によって回路が誤動作する場合がある。
【0005】
本発明は上記従来の課題を解決するためになされたものであり、その目的とするところは、デジタル回路とアナログ回路とが混在するにもかかわらず、高周波ノイズがきわめて低減され得るプリント基板を提供することにある。
【0006】
【課題を解決するための手段】
本発明におけるプリント基板は、アナログ回路と、アナロググランドと、デジタル回路と、外部に接続される外部接続部とを有する第1の表面層と、第2の表面層と、デジタルグランドプレーン層を含む中間層と、該アナロググランドと該デジタルグランドとの間に接続された第1のコンデンサとを備える。
【0007】
好ましい実施形態においては、上記第1のコンデンサは、上記外部接続部の近傍において上記アナロググランドと上記デジタルグランドとの間に接続されている。
【0008】
好ましい実施形態においては、上記アナログ回路と上記アナロググランドとの間に接続された第2のコンデンサをさらに備える。
【0009】
好ましい実施形態においては、上記外部接続部に接続されたノイズ除去フィルタをさらに備える。
【0010】
以下、本発明によるプリント基板の作用について説明する。
本発明によるプリント基板は、アナログ回路、アナロググランド、デジタル回路を設ける第1の表面層と、デジタルグランドプレーン層を含む中間層と、第2の表面層とを備えている。高周波ノイズが混入したアナロググランドを第1のコンデンサを介して、デジタルグランドプレーンに接続することにより、高周波ノイズは第1のコンデンサを介してデジタルグランドに分流される。デジタルグランドプレーンにおいては、第1のコンデンサにより分流された高周波ノイズの流れるループ面積を小さくすることができる。したがって、プリント基板表面から輻射するノーマルモード高周波ノイズを低減することができる。
【0011】
好ましい実施形態においては、外部接続部の近傍で第1のコンデンサをアナロググランドおよびデジタルグランドに接続する。外部接続部の近傍で第1のコンデンサを接続することにより、アナログ回路に混入した高周波ノイズに対するインピーダンスを小さくできるので、高周波ノイズに対しては、アナロググランドとデジタルグランドとの接続点から外部接続部に至る経路が短くなったとみなせる。したがって、外部接続部のアナロググランド接続端子とプレーン状でインピーダンスが極めて小さいデジタルグランドとが概略同一電位となるため、プリント基板表面から輻射するノーマルモード高周波ノイズだけでなく、外部接続部からケーブルを介して輻射するコモンモード高周波ノイズも低減することができる。
【0012】
好ましい実施形態においては、アナログ回路を第2のコンデンサを介してアナロググランドと接続するので、アナログ回路に混入した高周波ノイズは主に第2のコンデンサを介してアナロググランドへ伝送する。そして、アナロググランドへ伝送した高周波ノイズは第1のコンデンサを介してデジタルグランドに分流されるので、第2のコンデンサがない場合よりさらに外部接続部からケーブルを介して外部に輻射する高周波ノイズを低減できる。
【0013】
好ましい実施形態においては、プリント基板はノイズ除去フィルタをさらに備えているので、外部接続部からケーブルに漏洩する高周波ノイズをも減衰させることができる。
【0014】
【発明の実施の形態】
以下、本発明における好ましい実施の形態について具体的に説明するが、本発明はこれらの実施形態には限定されない。本実施形態においては、中間層を2層有する多層基板を例として説明するが、中間層の数は2層には限定されない。
【0015】
図1は、本発明の好ましい実施形態によるプリント基板を示す概略断面図である。プリント基板1は、第1の表面層2、第2の表面層3、第1の中間層4および第2の中間層5を有している。プリント配線板については限定されず、通常の4層配線板が用いられる。図2は、本発明の好ましい実施形態によるプリント基板を説明するブロック図である。以下、図1および図2を参照して説明する。
【0016】
第1の表面層2は、アナログ回路6、アナロググランド7、デジタル回路8が取付けられている。つまり、第1の表面層2は、回路部品を実際に取りつけ、信号線を配線する層として用いられる。
【0017】
第1の表面層2は、外部接続部9がさらに取付けられている。外部接続部9は、例えば、アナログ入出力端子等であり、外部機器もしくは他のプリント基板等にケーブル等を介して接続される。外部接続部9は、アナログ回路6(詳細には、アナログ回路に接続される信号線)およびアナロググランド7が接続されている。(あるいは、外部接続部9としてデジタル入出力端子を用いてもよい)。
【0018】
第2の表面層3は特に限定されないが、代表的には、第1の表面層2と同様にアナログ回路6、アナロググランド7およびデジタル回路8が取付けられている。ここで、第1の表面層2、第2の表面層3、第1の中間層4および第2の中間層5はスルーホール10を介して接続される。
【0019】
アナログ回路6およびデジタル回路8に外部から電源を供給するために電源供給部11を用いる。電源供給部11は、アナログ回路6、アナロググランド7、デジタル回路8、デジタルグランド12に接続されている。本実施形態においては、後述するように、第2の中間層5を介してデジタル回路8に電源を供給する。
【0020】
アナログ回路6、アナロググランド7およびデジタル回路8の実装については限定されず、用途に応じて任意に第1および第2の表面層に実装することができる。例えば、複数のアナロググランド7を第1および第2の表面層の任意の1点において接続する(図示せず)ことにより、アナロググランド同志の共通インピーダンスを低下させることができる。また、例えば図2に示すように、アナロググランド7とデジタルグランド12とを電源供給部11に接続する際に、両グランドの接続点Aから電源供給部11までの経路を短くすることにより、アナロググランドとデジタルグランドとの間の共通インピーダンスを低下させ、アナロググランドの電位を安定させることができる。
【0021】
第1の中間層4はプレーンである。プレーンとは、外周部およびスルーホール10とその周辺を除いて全面が導体で形成された面である。第1の中間層4は、デジタルグランド12として用いられている。つまり、第1および第2の表面層に取付けられたデジタル回路8からのグランド線はスルーホール10を介してデジタルグランド12である第1の中間層4に接続されている。第1の中間層4はプレーンであり回路部品等は実装されていないので、デジタルの高周波信号がデジタルグランド12を伝送する際にループ面積を小さくすることができる。ループ面積が小さくなると、高周波信号の基板表面からの輻射は小さくすることができる(詳細は後述する)。
【0022】
第2の中間層5は、本発明においては特に限定されないが、プレーンであることが好ましい。第1の中間層4にプレーンを用いたのと同じ理由である。本実施形態では、第2の中間層5はデジタルの電源パターンとして用いられる。つまり、第2の中間層5は、スルーホール10を介して電源供給部11およびデジタル回路8に接続されており、電源供給部11からの電源をデジタル回路8に供給する。デジタル電源パターン層である第2の中間層5は、1つのパターンで形成してもよく、複数のパターンに分割して形成してもよい。
【0023】
第1の中間層4および第2の中間層5の積層順序は、本発明においては任意であり、第1の表面層2および第2の表面層3に実装される回路に応じて決定すればよい。例えば、第1の表面層2に高周波信号を伝送するデジタル回路8が設置されている場合においては、第1の表面層2の隣をデジタルグランド12である第1の中間層4とすることが好ましい。デジタルグランドは分割のないプレーンパターンを用いるので、高周波信号の流れるループの面積を小さくできるからである。
【0024】
プリント基板1は、第1のコンデンサ13をさらに備えている。第1のコンデンサ13は、一端がアナロググランド7に、他端がスルーホール10を介して第1の中間層4のデジタルグランド12に接続されている。つまり、アナロググランド7とデジタルグランド12とは第1のコンデンサ13を介して接続されている。第1のコンデンサ13は、代表的には、高周波数(例えば、数10〜数100MHz)においてインピーダンスが低いチップ型セラミックコンデンサ等を用い、容量は例えば数100pFである。図3(a)は、第1のコンデンサ13をアナロググランド7とデジタルグランド12との間に接続した状態を示す概略図である。
【0025】
以下、第1のコンデンサ13を設けた際のプリント基板1の動作について図2および図3(a)を用いて説明する。アナログ回路6に混入した高周波ノイズは、アナロググランド7を流れ、第1のコンデンサ13を介してデジタルグランド12に伝送される。本発明においては、デジタルグランド12はプレーンであり、回路部品等は設置されていない。したがって、デジタルグランド12においては高周波ノイズが伝送するループの面積は、第1の表面層2を伝送する場合と比べてきわめて小さくすることができる。したがって、ループの面積をきわめて小さくできるので、プリント基板表面から輻射する高周波ノイズはきわめて良好に低減できる。さらに、ループの面積を小さくすることにより、実効インダクタンスを小さくすることができ、高周波ノイズ電圧をきわめて小さくすることができる。
【0026】
好ましい実施形態においては、第1のコンデンサ13は、外部接続部9の近傍においてアナロググランド7およびデジタルグランド12に接続されている。外部接続部9の近傍とは、外部接続部9におけるアナロググランド電位がプリント基板の基準電位であるデジタルグランド12の電位と概略同一電位となる位置である。従って、第1のコンデンサ13は、外部接続部9に可能な限り近接して接続するのが好ましいが、実用上は、第1のコンデンサ13は、外部接続部9から2mm〜10mmの位置に接続される。
【0027】
第1のコンデンサ13を外部接続部9の近傍で接続することにより、アナロググランド7とデジタルグランド12との接続点であるB点は外部接続部9の近傍となる。ここで、第1のコンデンサ13を設けない場合には、アナロググランド7とデジタルグランド12との接続点はA点のみであり、高周波ノイズに対してはA点から外部接続部9までの経路は高インピーダンスである。しかし、B点から外部接続部9までの経路はA点からと比べてきわめて短いので、高周波ノイズに対するインピーダンスは第1のコンデンサ13を考慮してもきわめて小さくなる。したがって、プリント基板の基準電位であるB点から外部接続部9までについて高周波ノイズが流れることによるアナロググランド電位の変動は概略0であり、外部接続部9とデジタルグランド12とは概略同一電位となる。デジタルグランド12を基準電位とするのは、デジタルグランド12がプレーンであり電位変動が概略0とみなせるからである。外部接続部9とデジタルグランド12とが概略同一電位となることによって、ケーブルを介して輻射する高周波ノイズをきわめて低減することができる。
【0028】
好ましい実施形態においては、アナログ回路6を第2のコンデンサ14を介してアナロググランド7と接続する。第2のコンデンサ14を接続することにより、アナログ回路6を伝送する高周波ノイズは、第2のコンデンサ14を介してアナロググランド7に伝送する。アナロググランド7に伝送した高周波ノイズは、第1のコンデンサ13を介してデジタルグランド12に伝送する。
【0029】
第2のコンデンサ14は、伝送すべきアナログ信号の周波数域により容量は変るが、例えばアナログ回路が20kHzまでの低周波を扱う場合、数百〜数千pF程度のものが用いられる。第2のコンデンサ14の個数および接続位置については限定されないが、少なくとも外部接続部9とアナログ回路6との間に第2のコンデンサ14の一端を接続する。外部接続部9に高周波ノイズが伝送することを防止するためである。また、アナロググランド7において、第1のコンデンサ13の接続点に第2のコンデンサ14を接続すると好ましい。高周波ノイズがアナロググランド7を伝送する距離を最小にすることができるからである。
【0030】
好ましい実施形態においては、外部接続部9にノイズ除去フィルタ15を接続する。図3(b)は、ノイズ除去フィルタ15を接続した状態を示す概略図である。ノイズ除去フィルタ15は、例えば、高域遮断フィルタが用いられる。外部接続部9に伝送する信号は、ノイズ除去フィルタ15により高周波ノイズが減衰され、外部接続部9に伝送するべき信号のみが伝送する。したがって、ケーブルを介して輻射される高周波ノイズをさらに低減することができる。
【0031】
本実施形態においては、多層基板として4層基板を用いたが、本発明は4層基板には限定されない。例えば、6層基板等にも採用され得る。また、第1の中間層をデジタルグランドとしたが、デジタルグランド層に限定されず、プレーンであり、回路部品が設置されていなければよい。
【0032】
【実施例】
以下、本発明の実施例について具体的に説明するが、本発明はこれらの実施例には限定されない。
【0033】
(実施例1)
本発明によるプリント基板を用いてUSB(ユニバーサル・シリアル・バス)オーディオプロセッサを作製した。第1のコンデンサはアナログ入出力端子から3mmの距離に取付けられている。但し、アナログ入力端子にはマイクロフォン(ホシデン(株)製)、パソコン、ケーブルを、アナログ出力端子にはケーブルを接続する。得られたオーディオプロセッサを用いて通常の方法で、輻射する高周波ノイズを測定した。測定結果を実施例2および比較例1と共に図4に示す。図4において、横軸は周波数(MHz)を示し、縦軸はノイズの輻射レベル(dBμV)を示す。VCCI(情報処理装置等電波障害自主規制協議会)Limitは規格値である。
【0034】
(実施例2)
本発明のプリント基板において、第1のコンデンサをアナログ入出力端子から約4cmの距離に設置したこと以外は実施例1と同様にして、USBオーディオプロセッサを作製した。得られたオーディオプロセッサを実施例1と同様にしてプリント基板から輻射するノイズを測定した。測定結果を図4に示す。
【0035】
(比較例1)
第1のコンデンサを設けないこと以外は実施例1と同様にして、オーディオプロセッサを作製した。得られたオーディオプロセッサを実施例1と同様にしてプリント基板から輻射するノイズを測定した。測定結果を図4に示す。
【0036】
(実施例3)
アナログ入出力端子にマイクロフォンおよびケーブルを接続しないこと以外は、実施例1と同様にして、輻射する高周波ノイズを測定した。測定結果を比較例2と共に図5に示す。
【0037】
(比較例2)
アナログ入出力端子にマイクロフォンおよびケーブルを接続しないこと以外は、比較例1と同様にして、輻射する高周波ノイズを測定した。測定結果を図5に示す。
【0038】
図4に示すように、実施例1および2によれば、比較例1と比べて特に96MHzおよび144MHzの周波数できわめて良好にノイズが低減している。特に、実施例1においては、比較例1に比べて60パーセント程度にノイズが低減している。しかも、144MHzおよび336MHzの周波数では、比較例1においてはノイズがVCCIの規格値を越えているが、実施例1においては、ノイズが規格値以下に改善されている。また、実施例1と実施例2とを比べることにより、第1のコンデンサをアナログ入出力端子に近接して設ける程、アナロググランドの電位変動は小さくなり、輻射するノイズは低減することがわかる。さらに、実施例3および比較例2においては、ケーブルおよびマイクロフォンを接続していないので、概略プリント基板表面からの高周波ノイズのみを測定している。図5に示すように、実施例3と比較例2とを比較すると、第1のコンデンサによりループを小さくし、プリント基板表面からのノイズが低減する効果が分かる。
【0039】
【発明の効果】
本発明のプリント基板によれば、アナロググランドに混入した高周波ノイズは、第1のコンデンサを介してデジタルグランドプレーンである第1の中間層に伝送しループ面積はきわめて小さくなるとともに、外部接続部でのアナロググランドの電位変動が抑えられるので、デジタル回路とアナログ回路とが混在するにもかかわらず、高周波ノイズがきわめて低減される。
【図面の簡単な説明】
【図1】本発明の好ましい実施形態によるプリント基板を示す概略断面図である。
【図2】本発明の好ましい実施形態によるプリント基板を説明するブロック図である。
【図3】(a)は第1のコンデンサを接続した状態を説明する概略図である。(b)は(a)においてノイズ除去フィルタを接続した状態を説明する概略図である。
【図4】本発明の実施例における測定結果を示すグラフである。
【図5】本発明の実施例における測定結果を示すグラフである。
【符号の説明】
1 プリント基板
2 第1の表面層
3 第2の表面層
4、5 中間層
6 アナログ回路
7 アナロググランド
8 デジタル回路
9 外部接続部
12 デジタルグランド
13 第1のコンデンサ
14 第2のコンデンサ
15 ノイズ除去フィルタ
Claims (4)
- アナログ回路と、アナロググランドと、デジタル回路と、外部に接続されるアナログ入出力端子である外部接続部とを有する第1の表面層と、
第2の表面層と、
デジタルグランドプレーン層を含む中間層と、
該アナロググランドと該デジタルグランドプレーン層との間に接続された第1のコンデンサとを備えるプリント基板であり、
該第1のコンデンサが、該外部接続部におけるアナロググランド電位が該プリント基板の基準電位である該デジタルグランドプレーン層の電位と同一電位となる位置において、該アナロググランドと該デジタルグランドプレーン層との間に接続されている、プリント基板。 - 前記アナログ回路と前記アナロググランドとの間に接続された第2のコンデンサをさらに備え、
該第2のコンデンサの一端が前記外部接続部と該アナログ回路との間に接続されている、請求項1に記載のプリント基板。 - 前記外部接続部に接続されたノイズ除去フィルタをさらに備える、請求項1または2に記載のプリント基板。
- 電源パターンとして用いられるプレーン層である第2の中間層をさらに備え、
前記第1の表面層が電源供給部をさらに有し、
該電源パターンが、該電源供給部と前記デジタル回路とに接続されている、請求項1〜3のいずれかに記載のプリント基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000105392A JP3799949B2 (ja) | 2000-04-03 | 2000-04-03 | プリント基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000105392A JP3799949B2 (ja) | 2000-04-03 | 2000-04-03 | プリント基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001284828A JP2001284828A (ja) | 2001-10-12 |
JP3799949B2 true JP3799949B2 (ja) | 2006-07-19 |
Family
ID=18618763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000105392A Expired - Fee Related JP3799949B2 (ja) | 2000-04-03 | 2000-04-03 | プリント基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3799949B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030049919A (ko) * | 2001-12-17 | 2003-06-25 | 엘지전자 주식회사 | 전자파발생 방지회로 |
US7663387B2 (en) * | 2007-09-27 | 2010-02-16 | Yokowo Co., Ltd. | Test socket |
JP5402737B2 (ja) * | 2010-03-12 | 2014-01-29 | 株式会社リコー | プリント配線基板 |
JP7122902B2 (ja) * | 2018-07-27 | 2022-08-22 | 日本電産サンキョー株式会社 | 非接触式通信モジュールおよびカードリーダ |
CN116093681A (zh) | 2021-11-08 | 2023-05-09 | 纽陲客股份公司 | 用于数据线缆的插头连接器 |
-
2000
- 2000-04-03 JP JP2000105392A patent/JP3799949B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001284828A (ja) | 2001-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5488540A (en) | Printed circuit board for reducing noise | |
US7466560B2 (en) | Multilayered printed circuit board | |
US7594105B2 (en) | Multilayer print circuit board | |
US8174843B2 (en) | Printed circuit board | |
US8199522B2 (en) | Printed circuit board | |
EP2466999A1 (en) | Printed circuit board | |
US6515868B1 (en) | Printed circuit board | |
WO1994008445A1 (en) | Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards | |
JP2006074014A (ja) | 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法 | |
US20100214039A1 (en) | Filter | |
JP2001223449A (ja) | 多層プリント基板 | |
JP3799949B2 (ja) | プリント基板 | |
CN102511204B (zh) | 电子电路 | |
WO2012039120A4 (en) | Printed circuit board | |
JP4671333B2 (ja) | 多層プリント回路基板と電子機器 | |
US8786071B2 (en) | Wiring pattern having a stub wire | |
US8208271B2 (en) | Printed board and image formation apparatus | |
JP3782577B2 (ja) | 多層プリント配線板及び該配線板を備えた電子機器 | |
JP2000223800A (ja) | 配線基板及びその製造方法 | |
JP4978639B2 (ja) | プリント基板及び無線通信端末 | |
US7053461B2 (en) | Semiconductor device | |
CN116744535A (zh) | 一种印刷电路板及电子设备 | |
JP2000156549A (ja) | プリント配線基板及びそれを搭載したゲーム装置 | |
JPH05235679A (ja) | 回路基板 | |
JP2006120786A (ja) | プリント配線板及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060417 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |