JP3794547B2 - テスト機能を有する半導体装置、充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 - Google Patents
テスト機能を有する半導体装置、充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 Download PDFInfo
- Publication number
- JP3794547B2 JP3794547B2 JP2000378372A JP2000378372A JP3794547B2 JP 3794547 B2 JP3794547 B2 JP 3794547B2 JP 2000378372 A JP2000378372 A JP 2000378372A JP 2000378372 A JP2000378372 A JP 2000378372A JP 3794547 B2 JP3794547 B2 JP 3794547B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- charge
- test
- delay time
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Secondary Cells (AREA)
- Tests Of Electronic Circuits (AREA)
- Protection Of Static Devices (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、テスト機能を有する半導体装置に係り、特に単一のテスト用端子を用いて、遅延回路の遅延時間を、異なる２つの遅延時間および遅延なしの間で任意に制御することが可能なテスト機能を有する半導体装置、テスト機能を有するＬｉイオン二次電池などの充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた携帯電話などの電子機器に関する。
【０００２】
【従来の技術】
携帯型の電子機器にはＬｉイオン二次電池が使用されていることが多い。Ｌｉイオン二次電池は、過充電すると金属Ｌｉが析出して事故を起こす危険性があり、また過放電すると繰り返し充放電使用回数が悪くなるなどの問題点を有している。そのため、二次電池と機器本体の間の充放電経路に保護スイッチを設け、所定の電圧以上に過充電された場合や所定の電圧以下に過放電された場合に、これを検出し、保護スイッチをオフにし、それ以上の過充電，過放電を抑止するようにしている。
【０００３】
例えば、特開平９−１８２２８３号公報には、Ｌｉイオン二次電池の過充電、過放電、過電流を検出する保護回路が開示されている。図３は、上記公開公報に開示されている従来の充放電保護回路の例である。一般に、電池電圧が放電動作を停止すべき終止電圧に近くなると、電圧マージンが小さくなり急激な負荷変動などによる誤動作を起こしやすくなる。従って終止電圧以下になっても直ちに保護スイッチをオフするのではなく、その状態が一定期間以上継続した場合にのみ保護スイッチをオフにする必要がある。図３ではそのために、内部発振回路と分周カウンタからなるタイマーを利用している。
【０００４】
図３において、電圧比較回路ＣＯＭＰ５０４により基準電圧Ｖ４と分圧電圧ＶＣＣ／Ｎを比較し、電池電圧ＶＣＣが終止電圧以下になったとき、ロウレベルの信号を出力して分周カウンタ５０２のリセットを解除して計数を開始する。この計数値がデコーダ５０５により予め設定した値になるとラッチ回路５０５をセットしてＭＯＳトランジスタで構成される保護スイッチ５０７をオフにする。
【０００５】
しかし、分周カウンタ５０２が予め設定した値に達する前に電池電圧ＶＣＣがもとの終止電圧以上の電圧に復帰すると、リセット信号が発生されて分周カウンタ５０２を計数途中でリセットする。これにより、デコーダ回路５０５による設定を負荷変動を考慮して比較的長い時間に設定しておけば、負荷変動に対して電池電圧ＶＣＣが一時的に終止電圧以下に低下した場合に、保護スイッチ５０７がオフしてしまう誤動作はなくなる。
【０００６】
上述した過放電の場合と同様に、過充電や過電流の検出時の遅延時間も、すべて内部発振回路とカウンタで決定することが可能である。これによると、遅延時間を決定するための外付けコンデンサーを設ける必要がなくなり、保護回路基板の部品点数を少なくすることができる。
【０００７】
しかしながら、過放電と過電流の検出時の遅延時間は、一般的に１０ｍＳ〜数１０ｍＳ程度なので、テスト時間にはそれほど大きな影響はないが、過充電の検出時の遅延時間は通常数秒程度に設定されている。したがって、上記技術では、過充電の検出動作のテストを行う場合、必ず数秒以上の時間が必要となる。まして、正確な過充電検出電圧値を測定する場合は、電圧をステップさせる度に、数秒以上の待ち時間が必要となるため、仮に２５ステップで検出電圧を測定できたとして、待ち時間を２秒とすると、過充電検出電圧値の測定に要する時間は５０秒となり、これは量産を行うには時間がかかりすぎて実用化できるレベルではない。
【０００８】
そこで、本出願人は、先に、単一のテスト用端子により、過充電、過放電、または過電流の検出時の遅延時間を決定する遅延回路の遅延時間を発振周波数を高くすることによって短縮する充放電保護回路を提案した（特願２０００−８３３７５号参照）。
【０００９】
図４は、上記出願における充放電保護回路と該回路を使用したバッテリーパックを示す図であり、本発明を適用する回路の一例である。
まず、図４を用いて、上記出願における充放電保護回路の動作を説明する。
同図に示すように、バッテリーパックの主要部を構成部する半導体装置（充放電保護回路）１は、おおまかには過充電検出回路１１と過放電検出回路１２と過電流検出回路１３と短絡検出回路１４と異常充電器検出回路１５とオシレータ１６とカウンタ１７から構成されている。
【００１０】
過充電検出回路１１または過放電検出回路１２または過電流検出回路１３または短絡検出回路１４により、過充電または過放電または過電流または短絡を検出すると、オシレータ１６が動作を開始し、カウンタ１７が計数を始める。そして、カウンタ１７によりそれぞれの検出時に設定されている遅延時間をカウントすると、過充電の場合は、ロジック回路（ラッチなど）１８、レベルシフト１９を通してＣｏｕｔ出力がローレベルになり充電制御用ＦＥＴ Ｑ１をオフにし、過放電，過電流，または短絡の場合はロジック回路２０を通してＤｏｕｔ出力がローレベルになり放電制御用ＦＥＴ Ｑ２をオフにする。
【００１１】
異常充電器検出回路１５は、異常充電器等が接続されて大電圧がバッテリーパックに印加された時に、過電流検出回路１３と短絡検出回路１４の入力に大電圧（Ｖ−電位）がかからないようにスイッチＳＷ１とＳＷ２をオフにすることによって、スイッチＳＷ１およびスイッチＳＷ２を構成するトランジスタのＶｔｈの経時変化による過電流検出電圧値と短絡検出電圧値のシフトが起こらないようにするための回路である。
【００１２】
通常、過放電検出回路１２による過放電検出時の遅延時間は１６ｍＳ程度、過電流検出回路１３による過電流検出時の遅延時間は１０ｍＳ程度、短絡検出回路１４による短絡検出時の遅延時間は１ｍＳ程度であるが、過充電検出回路１１による過充電検出時の遅延時間は１Ｓ以上である。そこで、半導体装置１もしくは保護回路基板などのテストを行うときに、テスト用端子をローレベルに固定（例えば、スイッチＳＷ３をオン）することによって、オシレータ１６の出力周波数を高くし、遅延時間を短くすることでテスト時間を短縮することができる。本構成は、過充電、過放電、または過電流のいずれの検出時にも有効であるが、特に過充電検出時に有効性が大きい。
【００１３】
図５および図６は、上記出願において単一のテスト用端子でオシレータの周波数を変えることにより遅延時間を変更する構成を説明するための図である。
図５のオシレータ１６は、定電流インバータ１１１〜１１５と、コンデンサ１１６および１１７を使ったリングオシレータである。このリングオシレータの発振周波数は、▲１▼定電流源１０５および１０９の定電流値と、▲２▼コンデンサ１１６および１１７の値と、▲３▼インバータ１１２および１１５のスレッショルドによって変えることができる。
【００１４】
図５は、発振周波数を定電流源１０５および１０９の定電流値を変えることによって変更する例である。
図５において、テスト用端子は抵抗１０１によってＶｄｄにプルアップされている。例えば、テスト用端子に接続しているスイッチＳＷ３をオフさせてテスト用端子をオープンにした時は、プルアップ抵抗１０１によってＰch ＭＯＳトランジスタ１０２，１０３のゲート電圧がハイレベルになるため、Ｐch ＭＯＳトランジスタ１０２，１０３はオフしている。したがって、このときの発振周波数は、定電流１０５，１０９およびコンデンサ１１６，１１７の値で決定される。
【００１５】
しかし、スイッチＳＷ３をオンさせてテスト用端子をローレベルにすると、Ｐch ＭＯＳトランジスタ１０２，１０３のゲート電圧がローレベルとなり、Ｐch ＭＯＳトランジスタ１０２，１０３がオンするので、発振周波数を決めている定電流の値は、定電流源１０５および定電流源１０４における定電流値の和、定電流源１０９および定電流源１０８における定電流値の和となるため、発振周波数が高くなり、結果的に過充電検出時の遅延時間を短くすることができる。
【００１６】
例えば、定電流源１０５と定電流源１０４の定電流の比、定電流源１０９と定電流源１０８の定電流の比を１：９にすると、発振周波数は１０倍になり、遅延時間を１／１０にすることができる。この場合は、半導体装置１または半導体装置１を実装した保護回路基板のテスト時間を、１／１０に短縮することができる。
【００１７】
図６は、コンデンサ１１６および１１７の値を変えることによって変更する例である。
図６において、スイッチＳＷ３がオフでテスト用端子がオープンの時は、ＮchＭＯＳトランジスタ２１６および２１７のゲートにＶｄｄが印加され、Ｎch ＭＯＳトランジスタ２１６および２１７がオンしているため、発振周波数を決めているコンデンサの値は、コンデンサ２１２＋２１３、コンデンサ２１４＋２１５になる。
【００１８】
しかし、スイッチＳＷ３をオンにしてテスト用端子をローレベルにすると、Ｎch ＭＯＳトランジスタ２１６および２１７のゲートが接地されＮch ＭＯＳトランジスタ２１６および２１７がオフになり、コンデンサの値は、コンデンサ２１３と２１５だけになり、発振周波数は高くなって、遅延時間が短くなり、結果的にテスト時間を短縮することが可能である。
なお、発振周波数は、上記の他に、リングオシレータを構成する定電流インバータのスレッショルドを変えることによっても可能である。
【００１９】
【発明が解決しようとする課題】
上述したように、図３に示した従来技術では、量産を行うには時間がかかりすぎて実用化には向かない。また、上記先に出願した発明は、テスト用端子を用いてオシレータの周波数を、通常周波数と、それより高い周波数の加速周波数とで可変にすることによってテスト時間を短縮することを可能にし、上記従来技術における問題を解消している。
【００２０】
しかしながら、遅延回路を含む半導体装置、例えば電圧検出器の検出後の遅延時間が５秒の半導体装置（例えば、上述した充放電保護回路などのＩＣ）では、テスト時間を短くし、なおかつ、５秒の遅延時間も保証しなければならない。更に、その半導体装置のテストにおいて、回路構成上、検出状態と非検出状態との繰り返しが必要な場合（被テスト回路を含む場合）、遅延時間なしで検出状態と非検出状態に状態を変化できなければ多大なテスト時間を要してしまう。そのような遅延回路を含むテスト時間が長い半導体装置は、テスト時間の短いものに比較して量産性が劣るという問題がある。
【００２１】
すなわち、例えば量産数量の大きいＬｉイオン保護用ＩＣでは、突発的な原因で歩留が低下した時のリカバリーにおいて、テスト時間が長いためにそのテスト時間が大きな影響を与え量産対応が遅れかねないという問題があった。また、客先におけるＬｉイオン電池パック試験においても同様の問題があった。
【００２２】
本発明の目的は、上述した先願の発明をさらに改良し、単一のテスト用端子を用いて、遅延回路により遅延時間を、通常の遅延時間モード、遅延時間短縮モード、または遅延時間なしモードのいずれかに切換えるようにし、テスト時間を短くすることを可能にするとともに長い遅延時間も保証し、かつ検出状態と非検出状態との繰り返しが必要な場合（被テスト回路を含む場合）、遅延時間なしで検出状態と非検出状態に状態を変化することが可能な半導体装置（請求項１，２）、Ｌｉイオン二次電池などの充放電保護回路（請求項３〜５）、該充放電保護回路を組み込んだバッテリーパック（請求項６）、該バッテリーパックを用いた携帯電話などの各種電子機器（請求項７）を提供することである。
【００２３】
【課題を解決するための手段】
本発明は、上記目的を達成するために、次のような構成を有している。
本願請求項１記載の発明は、テスト用端子（ＴＥＳＴ）を有し、該テスト用端子（ＴＥＳＴ）によって所定の状態の検出時の遅延時間を決定するようにしたテスト機能を有する半導体装置（１）であって、遅延回路（オシレータＢ３，カウンタＢ４）と、前記テスト用端子（ＴＥＳＴ）に第１レベル範囲（Ｌ）、第２レベル範囲（Ｈ）、第３レベル範囲（Ｍ）のいずれかの電圧を入力する手段と、該テスト用端子に入力された電圧に応じて、前記遅延回路の遅延時間を、通常の遅延時間モード、遅延時間短縮モード、または遅延時間なしモードのいずれかに切換えるようにしたことを特徴としている。
【００２４】
請求項２記載の発明は、遅延回路をオシレータ（Ｂ３）とカウンタ（Ｂ４）で構成し、テスト用端子（ＴＥＳＴ）に入力される電圧に基づいて、遅延回路を構成するオシレータ（Ｂ３）の周波数を切替えることを特徴としている。
【００２５】
請求項３記載の発明は、２次電池の過充電、過放電、または過電流を検出して、２次電池を過充電、過放電、または過電流から保護する充放電保護回路であって、オシレータ（Ｂ３）とカウンタ（Ｂ４）からなる過充電、過放電、または過電流の検出時の遅延時間を決定する遅延回路と、テスト用端子（ＴＥＳＴ）の電位として第１レベル範囲（Ｌ）、第２レベル範囲（Ｈ）、第３レベル範囲（Ｍ）の電位を入力する手段と、該テスト用端子（ＴＥＳＴ）の電位に基づいて、遅延回路の遅延時間を切替えるようにしたことを特徴としている。
【００２６】
請求項４記載の発明（図５参照）は、オシレータを定電流インバータとコンデンサからなる複数の遅延素子を閉ループに接続したリングオシレータ（１６）で構成し、遅延時間を切替える手段を遅延素子の定電流インバータを構成する定電流源の定電流値を実質的に変化させる手段としたことを特徴としている。
【００２７】
請求項５記載の発明（図６参照）は、オシレータを定電流インバータとコンデンサからなる複数の遅延素子を閉ループに接続したリングオシレータ（１６）で構成し、遅延時間を切替える手段を遅延素子を構成するコンデンサの容量を実質的に変化させる手段としたことを特徴としている。
【００２８】
請求項６記載の発明は、上記請求項３〜５のいずれかに記載された充放電保護回路を組み込んだバッテリーパックであり、請求項７記載の発明は、該バッテリーパックを用いた電子機器（例えば、携帯電話，ディジタルカメラ，携帯用音響機器）である。
【００２９】
【発明の実施の形態】
（概要）
単一のテスト用端子の入力として３つの電圧レベル 「Ｌ」、「Ｈ」、「Ｍ」のいずれかを選択することにより、遅延回路の遅延時間を、通常の遅延時間モード、遅延時間短縮モード、遅延時間なしモードに切換えるように構成する。このとき、通常の遅延時間モードと遅延時間短縮モードの比を固定にし、例えば遅延時間短縮モードでは１００分の１の遅延時間になるとすると、遅延時間短縮モードでの遅延時間を測定することで通常の遅延時間を保証できるように設計すれば、客先のテスト時間も含めた形でテスト時間短縮が可能となる。また、検出状態と非検出状態との繰り返しが必要な場合でも（被テスト回路がある場合）、遅延時間なしモードで状態を変化させることで、テスト時間の効率化に大きく貢献する。
【００３０】
以下、本発明の実施の形態を、図面を用いて詳細に説明する。
図１は、本発明の一実施例を説明するための図である。
同図において、１は半導体装置（例えば、充放電保護回路などのＩＣ）、Ｂ１およびＢ２はスレッシュ電圧が異なるインバータ、Ｂ３はオシレータ、Ｂ４はカウンタ、Ｃはコンパレータ、Ａは半導体集積回路上の被テスト回路、ＴＥＳＴはテスト用端子、Ｏｕｔは出力端子を示している。
【００３１】
この構成において、検出電圧（例えば、過電圧検出回路などからの検出電圧）である入力１と基準電圧源からの基準電圧である入力２とをコンパレータＣに入力し、検出電圧の方が基準電圧より高いとき、すなわち（コンパレータＣの入力１の電圧）＞（コンパレータＣの入力２の電圧）のときコンパレータＣの出力が「Ｈ」になり、このときのみオシレータＢ３は動作状態となり、コンパレータＣの出力が「Ｌ」のときには非動作状態を継続するものとする。
【００３２】
また、オシレータＢ３の周波数は、インバータＢ２の出力が「Ｈ」のとき（テスト用端子ＴＥＳＴが「Ｌ」の場合に相当）通常周波数を発生し、インバータＢ２の出力が「Ｌ」のとき（テスト用端子ＴＥＳＴが「Ｈ」の場合に相当）加速された周波数（加速周波数）を発生するように構成されているものとする。
【００３３】
図１において、印加最大電圧をＶｄｄ、印加最低電圧をＧｎｄとし、回路ブロックＢ１と回路ブロックＢ２はスレッシュ電圧の異なるインバータであるとする。本実施例では、インバータＢ１のスレッシュ電圧（ＶＢ１）＜インバータＢ２のスレッシュ電圧（ＶＢ２）とする。
【００３４】
図２は、テスト用端子ＴＥＳＴへの印加電圧の入力範囲とインバータＢ２の出力が「Ｌ」になる範囲およびＮＯＲ１の出力が「Ｈ」になる範囲を示す図である。同図に示すように、テスト用端子ＴＥＳＴへの印加電圧が「Ｖｄｄ〜ＶＢ２」の範囲を「Ｈ」で表し、「ＶＢ２〜ＶＢ１」の範囲を「Ｍ」で表し、「ＶＢ１〜Ｇｎｄ」の範囲を「Ｌ」で表すものとする。
【００３５】
以下、テスト用端子ＴＥＳＴの電位が、上述した如き「Ｌ」、「Ｈ」、「Ｍ」の各範囲にある場合の動作を説明する。本実施例における「Ｌ」、「Ｈ」、「Ｍ」が、請求項における第１レベル範囲、第２レベル範囲、第３レベル範囲に相当している。
【００３６】
（１）テスト用端子ＴＥＳＴの電圧範囲が「Ｌ」の場合の動作：
テスト用端子ＴＥＳＴの電圧範囲が「Ｌ」、すなわち回路ブロックＢ１のスレッシュ電圧ＶＢ１より低い場合、ＮＯＲ１の入力に「Ｈ」が印加されその出力が「Ｌ」になるため、ＮＡＮＤ２の出力が「Ｈ」に固定される。従って、ＮＡＮＤ３はＮＡＮＤ１からの入力待ち状態となる。
【００３７】
ここで、コンパレータＣの入力１の電圧が入力２の電圧より高くなりコンパレータＣの出力が「Ｈ」になると、オシレータＢ３が動作状態となり、オシレータＢ３からカウンタＢ４にクロック入力を与える。このときのクロック入力は、インバータＢ２の出力が「Ｈ」であるため加速されていない通常のクロック入力である。カウンタＢ４の出力が「Ｈ」になると、ＮＡＮＤ１が反転し、出力端子電圧はＶｄｄからＧｎｄ電位へと変化する。
【００３８】
（２）テスト用端子ＴＥＳＴの電圧範囲が「Ｈ」の場合：
テスト用端子ＴＥＳＴの電圧範囲が「Ｈ」、すなわち回路ブロックＢ２のスレッシュ電圧ＶＢ２より高い場合、ＮＯＲ１の入力に「Ｈ」が印加されその出力が「Ｌ」になるため、上記（１）の場合と同様、ＮＡＮＤ２の出力が「Ｈ」に固定される。従って、ＮＡＮＤ３はＮＡＮＤ１からの入力待ち状態となる。
【００３９】
ここで、コンパレータＣの入力１の電圧が入力２の電圧より高くなりコンパレータＣの出力が「Ｈ」になると、オシレータＢ３が動作状態となり、オシレータＢ３からカウンタＢ４にクロック入力を与える。このときのクロック入力は、インバータＢ２の出力が「Ｌ」であるため加速されているので、カウンタＢ４の出力は上記（１）の場合と比較して大幅に短い時間で出力され、この短い時間で出力されるカウンタＢ４からの出力によりＮＡＮＤ１が反転し出力端子電圧ＯｕｔはＶｄｄからＧｎｄ電位へと変化する。
【００４０】
上記（１）の場合のカウンタＢ４へのクロック入力の１周期と本例の場合のカウンタＢ４へのクロック入力の１周期の比は、例えば、１対１００程度にしておく。この１周期の比が、上記（１）の場合（テスト用端子ＴＥＳＴの電圧範囲が「Ｌ」の場合）の遅延時間と本例の場合（テスト用端子ＴＥＳＴの電圧範囲が「Ｈ」の場合）の遅延時間の比に等しくなる。
【００４１】
（３）テスト用端子ＴＥＳＴの電圧範囲が「Ｍ」の場合：
テスト用端子ＴＥＳＴの電圧範囲が「Ｍ」の場合、すなわち回路ブロックＢ１のスレッシュ電圧ＶＢ１より高く回路ブロックＢ２のスレッシュ電圧ＶＢ２より低い場合、ＮＯＲ１の両入力には「Ｌ」が印加されその出力が「Ｈ」になる。このＮＯＲ１の「Ｈ」出力が反転されてＮＡＮＤ１に入力されるため、ＮＡＮＤ１の出力は「Ｈ」に固定され、ＮＡＮＤ３は、ＮＡＮＤ２の入力待ち状態となる。
【００４２】
ここで、コンパレータＣの入力１の電圧が入力２の電圧より高くなりコンパレータＣの出力が「Ｈ」になると、ＮＡＮＤ２の出力は反転して「Ｌ」になってＮＡＮＤ３に入力され、結果的に出力端子電圧はＶｄｄからＧｎｄ電位へと変化する。
【００４３】
この場合、すなわちテスト用端子ＴＥＳＴの電圧範囲が回路ブロックＢ１のスレッシュ電圧ＶＢ１と回路ブロックＢ２のスレッシュ電圧ＶＢ２との間の場合、コンパレータＣを用いた入力１の電圧変化を、オシレータＢ３やカウンタＢ４を介さず待ち時間なしで検出することができる。
【００４４】
なお、上記実施例は、コンパレータＣの出力が「Ｈ」になるとオシレータＢ３が動作状態となり、逆に、コンパレータＣの出力が「Ｌ」になると、オシレータＢ３が非動作状態となる場合であるが、この構成は、例えば、図５に破線で囲って示したように、リングオシレータ１６の途中段にＮch ＭＯＳトランジスタ１６１，１６２とインバータ１６３を設け、また、図６に破線で囲って示したように、Ｎch ＭＯＳトランジスタ１６４，１６５とインバータ１６６を設けることによって実現可能である。
【００４５】
また、図５および図６の回路では、テスト用端子がハイレベル「Ｈ」のときに通常の周波数、ローレベル「Ｌ」のときに高い周波数となっており、本実施例と逆であるが、図５および図６においてプルアップ接続されているテスト用端子をプルダウン接続し、テスト用端子ＴＥＳＴとＰch ＭＯＳトランジスタ１０２，１０３，Ｎch ＭＯＳトランジスタ２１６，２１７のゲートの間にインバータを挿入することによりテスト用端子がハイレベル「Ｈ」のときに高い周波数、ローレベル「Ｌ」のときに低い周波数となり、本願実施例のような動作を行わせることができる。
【００４６】
以上説明したように、本実施例によれば、単一のテスト用端子ＴＥＳＴの入力電圧範囲を、「Ｌ」、「Ｈ」、「Ｍ」のいずれかにすることにより、オシレータＢ３とカウンタＢ４からなる遅延回路の遅延時間を、通常の遅延時間モード、遅延時間短縮モード、または遅延時間なしモードのいずれかに切換えることができ、その結果、テスト時間を短くすることを可能にするとともに長い遅延時間も保証し、かつ検出状態と非検出状態との繰り返しが必要な場合（被テスト回路を含む場合）、遅延時間なしで検出状態と非検出状態に状態を変化することが可能な半導体装置を実現できる。
【００４７】
この構成は、特に図４で説明した如きＬｉイオン二次電池などの充放電保護回路に適用すれば効果が大きく、また、この構成を有する充放電保護回路を組み込んだバッテリーパックや該バッテリーパックを用いた電子機器、例えば、携帯電話、ディジタルカメラ、携帯用音響機器などに応用することも可能である。
【００４８】
【発明の効果】
本発明によれば、単一のテスト用端子を用いることによって、遅延回路の遅延時間を、通常の遅延時間モード、遅延時間短縮モード、または遅延時間なしモードのいずれかに切換えることが可能になり、テスト時間を短くすることを可能にするとともに長い遅延時間も保証し、かつ検出状態と非検出状態との繰り返しが必要な場合（被テスト回路を含む場合）、遅延時間なしで検出状態と非検出状態に状態を変化することが可能な半導体装置（請求項１〜２）、Ｌｉイオン二次電池などの充放電保護回路（請求項３〜５）、該充放電保護回路を組み込んだバッテリーパック（請求項６）、該バッテリーパックを用いた携帯電話などの各種電子機器（請求項７）を実現することが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するための図である。
【図２】テスト用端子ＴＥＳＴへの印加電圧の入力範囲とインバータＢ２の出力が「Ｌ」になる範囲およびＮＯＲ１の出力が「Ｈ」になる範囲を示す図である。
【図３】従来の充放電保護回路の例を示す図である。
【図４】先願における充放電保護回路と該回路を使用したバッテリーパックを示す図である。
【図５】先願において単一のテスト用端子でオシレータの周波数を変えることにより遅延時間を変更する構成を説明するための図である（その１）。
【図６】先願において単一のテスト用端子でオシレータの周波数を変えることにより遅延時間を変更する構成を説明するための図である（その２）。
【符号の説明】
ＴＥＳＴ：テスト用端子、
Ａ：被テスト回路、
Ｏｕｔ：出力端子、
Ｂ１，Ｂ２：回路ブロック（インバータ）、
Ｂ３：回路ブロック（オシレータ）、
Ｂ４：回路ブロック（カウンタ）、
１：半導体集積回路（充放電保護回路などのＩＣ）、
１１：過充電検出回路、
１２：過放電検出回路、
１３：過電流検出回路、
１４：短絡検出回路、
１５：異常充電器検出回路、
１６：オシレータ、
１７：カウンタ、
１８，２０：ロジック回路（ラッチ）、
１９：レベルシフト回路、
Ｑ１，Ｑ２：トランジスタ、
ＳＷ１，ＳＷ２，ＳＷ３：スイッチ、
１０１，２０１：プルアップ抵抗、
１０２，１０３，３０２：Ｐch ＭＯＳトランジスタ、
１０４〜１１０，２０２〜２０６，３０１：定電流源、
１１１〜１１５，２０７〜２１１：定電流インバータ、
１１６，１１７，２１２〜２１５：コンデンサ、
１６１，１６２，１６４，１６５：Ｎch ＭＯＳトランジスタ、
１６３，１６６：インバータ、
３０３，３０４：Ｎch ＭＯＳトランジスタ、
４０１，４０２：トランスミッションゲート、
５０１：内蔵発振器、
５０２：分周カウンタ、
５０３：ゲート、
５０４：比較器（ＣＯＭＰ）、
５０５：デコーダ（ラッチ回路）、
５０６：インバータ、
５０７：保護スイッチ。
【発明の属する技術分野】
本発明は、テスト機能を有する半導体装置に係り、特に単一のテスト用端子を用いて、遅延回路の遅延時間を、異なる２つの遅延時間および遅延なしの間で任意に制御することが可能なテスト機能を有する半導体装置、テスト機能を有するＬｉイオン二次電池などの充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた携帯電話などの電子機器に関する。
【０００２】
【従来の技術】
携帯型の電子機器にはＬｉイオン二次電池が使用されていることが多い。Ｌｉイオン二次電池は、過充電すると金属Ｌｉが析出して事故を起こす危険性があり、また過放電すると繰り返し充放電使用回数が悪くなるなどの問題点を有している。そのため、二次電池と機器本体の間の充放電経路に保護スイッチを設け、所定の電圧以上に過充電された場合や所定の電圧以下に過放電された場合に、これを検出し、保護スイッチをオフにし、それ以上の過充電，過放電を抑止するようにしている。
【０００３】
例えば、特開平９−１８２２８３号公報には、Ｌｉイオン二次電池の過充電、過放電、過電流を検出する保護回路が開示されている。図３は、上記公開公報に開示されている従来の充放電保護回路の例である。一般に、電池電圧が放電動作を停止すべき終止電圧に近くなると、電圧マージンが小さくなり急激な負荷変動などによる誤動作を起こしやすくなる。従って終止電圧以下になっても直ちに保護スイッチをオフするのではなく、その状態が一定期間以上継続した場合にのみ保護スイッチをオフにする必要がある。図３ではそのために、内部発振回路と分周カウンタからなるタイマーを利用している。
【０００４】
図３において、電圧比較回路ＣＯＭＰ５０４により基準電圧Ｖ４と分圧電圧ＶＣＣ／Ｎを比較し、電池電圧ＶＣＣが終止電圧以下になったとき、ロウレベルの信号を出力して分周カウンタ５０２のリセットを解除して計数を開始する。この計数値がデコーダ５０５により予め設定した値になるとラッチ回路５０５をセットしてＭＯＳトランジスタで構成される保護スイッチ５０７をオフにする。
【０００５】
しかし、分周カウンタ５０２が予め設定した値に達する前に電池電圧ＶＣＣがもとの終止電圧以上の電圧に復帰すると、リセット信号が発生されて分周カウンタ５０２を計数途中でリセットする。これにより、デコーダ回路５０５による設定を負荷変動を考慮して比較的長い時間に設定しておけば、負荷変動に対して電池電圧ＶＣＣが一時的に終止電圧以下に低下した場合に、保護スイッチ５０７がオフしてしまう誤動作はなくなる。
【０００６】
上述した過放電の場合と同様に、過充電や過電流の検出時の遅延時間も、すべて内部発振回路とカウンタで決定することが可能である。これによると、遅延時間を決定するための外付けコンデンサーを設ける必要がなくなり、保護回路基板の部品点数を少なくすることができる。
【０００７】
しかしながら、過放電と過電流の検出時の遅延時間は、一般的に１０ｍＳ〜数１０ｍＳ程度なので、テスト時間にはそれほど大きな影響はないが、過充電の検出時の遅延時間は通常数秒程度に設定されている。したがって、上記技術では、過充電の検出動作のテストを行う場合、必ず数秒以上の時間が必要となる。まして、正確な過充電検出電圧値を測定する場合は、電圧をステップさせる度に、数秒以上の待ち時間が必要となるため、仮に２５ステップで検出電圧を測定できたとして、待ち時間を２秒とすると、過充電検出電圧値の測定に要する時間は５０秒となり、これは量産を行うには時間がかかりすぎて実用化できるレベルではない。
【０００８】
そこで、本出願人は、先に、単一のテスト用端子により、過充電、過放電、または過電流の検出時の遅延時間を決定する遅延回路の遅延時間を発振周波数を高くすることによって短縮する充放電保護回路を提案した（特願２０００−８３３７５号参照）。
【０００９】
図４は、上記出願における充放電保護回路と該回路を使用したバッテリーパックを示す図であり、本発明を適用する回路の一例である。
まず、図４を用いて、上記出願における充放電保護回路の動作を説明する。
同図に示すように、バッテリーパックの主要部を構成部する半導体装置（充放電保護回路）１は、おおまかには過充電検出回路１１と過放電検出回路１２と過電流検出回路１３と短絡検出回路１４と異常充電器検出回路１５とオシレータ１６とカウンタ１７から構成されている。
【００１０】
過充電検出回路１１または過放電検出回路１２または過電流検出回路１３または短絡検出回路１４により、過充電または過放電または過電流または短絡を検出すると、オシレータ１６が動作を開始し、カウンタ１７が計数を始める。そして、カウンタ１７によりそれぞれの検出時に設定されている遅延時間をカウントすると、過充電の場合は、ロジック回路（ラッチなど）１８、レベルシフト１９を通してＣｏｕｔ出力がローレベルになり充電制御用ＦＥＴ Ｑ１をオフにし、過放電，過電流，または短絡の場合はロジック回路２０を通してＤｏｕｔ出力がローレベルになり放電制御用ＦＥＴ Ｑ２をオフにする。
【００１１】
異常充電器検出回路１５は、異常充電器等が接続されて大電圧がバッテリーパックに印加された時に、過電流検出回路１３と短絡検出回路１４の入力に大電圧（Ｖ−電位）がかからないようにスイッチＳＷ１とＳＷ２をオフにすることによって、スイッチＳＷ１およびスイッチＳＷ２を構成するトランジスタのＶｔｈの経時変化による過電流検出電圧値と短絡検出電圧値のシフトが起こらないようにするための回路である。
【００１２】
通常、過放電検出回路１２による過放電検出時の遅延時間は１６ｍＳ程度、過電流検出回路１３による過電流検出時の遅延時間は１０ｍＳ程度、短絡検出回路１４による短絡検出時の遅延時間は１ｍＳ程度であるが、過充電検出回路１１による過充電検出時の遅延時間は１Ｓ以上である。そこで、半導体装置１もしくは保護回路基板などのテストを行うときに、テスト用端子をローレベルに固定（例えば、スイッチＳＷ３をオン）することによって、オシレータ１６の出力周波数を高くし、遅延時間を短くすることでテスト時間を短縮することができる。本構成は、過充電、過放電、または過電流のいずれの検出時にも有効であるが、特に過充電検出時に有効性が大きい。
【００１３】
図５および図６は、上記出願において単一のテスト用端子でオシレータの周波数を変えることにより遅延時間を変更する構成を説明するための図である。
図５のオシレータ１６は、定電流インバータ１１１〜１１５と、コンデンサ１１６および１１７を使ったリングオシレータである。このリングオシレータの発振周波数は、▲１▼定電流源１０５および１０９の定電流値と、▲２▼コンデンサ１１６および１１７の値と、▲３▼インバータ１１２および１１５のスレッショルドによって変えることができる。
【００１４】
図５は、発振周波数を定電流源１０５および１０９の定電流値を変えることによって変更する例である。
図５において、テスト用端子は抵抗１０１によってＶｄｄにプルアップされている。例えば、テスト用端子に接続しているスイッチＳＷ３をオフさせてテスト用端子をオープンにした時は、プルアップ抵抗１０１によってＰch ＭＯＳトランジスタ１０２，１０３のゲート電圧がハイレベルになるため、Ｐch ＭＯＳトランジスタ１０２，１０３はオフしている。したがって、このときの発振周波数は、定電流１０５，１０９およびコンデンサ１１６，１１７の値で決定される。
【００１５】
しかし、スイッチＳＷ３をオンさせてテスト用端子をローレベルにすると、Ｐch ＭＯＳトランジスタ１０２，１０３のゲート電圧がローレベルとなり、Ｐch ＭＯＳトランジスタ１０２，１０３がオンするので、発振周波数を決めている定電流の値は、定電流源１０５および定電流源１０４における定電流値の和、定電流源１０９および定電流源１０８における定電流値の和となるため、発振周波数が高くなり、結果的に過充電検出時の遅延時間を短くすることができる。
【００１６】
例えば、定電流源１０５と定電流源１０４の定電流の比、定電流源１０９と定電流源１０８の定電流の比を１：９にすると、発振周波数は１０倍になり、遅延時間を１／１０にすることができる。この場合は、半導体装置１または半導体装置１を実装した保護回路基板のテスト時間を、１／１０に短縮することができる。
【００１７】
図６は、コンデンサ１１６および１１７の値を変えることによって変更する例である。
図６において、スイッチＳＷ３がオフでテスト用端子がオープンの時は、ＮchＭＯＳトランジスタ２１６および２１７のゲートにＶｄｄが印加され、Ｎch ＭＯＳトランジスタ２１６および２１７がオンしているため、発振周波数を決めているコンデンサの値は、コンデンサ２１２＋２１３、コンデンサ２１４＋２１５になる。
【００１８】
しかし、スイッチＳＷ３をオンにしてテスト用端子をローレベルにすると、Ｎch ＭＯＳトランジスタ２１６および２１７のゲートが接地されＮch ＭＯＳトランジスタ２１６および２１７がオフになり、コンデンサの値は、コンデンサ２１３と２１５だけになり、発振周波数は高くなって、遅延時間が短くなり、結果的にテスト時間を短縮することが可能である。
なお、発振周波数は、上記の他に、リングオシレータを構成する定電流インバータのスレッショルドを変えることによっても可能である。
【００１９】
【発明が解決しようとする課題】
上述したように、図３に示した従来技術では、量産を行うには時間がかかりすぎて実用化には向かない。また、上記先に出願した発明は、テスト用端子を用いてオシレータの周波数を、通常周波数と、それより高い周波数の加速周波数とで可変にすることによってテスト時間を短縮することを可能にし、上記従来技術における問題を解消している。
【００２０】
しかしながら、遅延回路を含む半導体装置、例えば電圧検出器の検出後の遅延時間が５秒の半導体装置（例えば、上述した充放電保護回路などのＩＣ）では、テスト時間を短くし、なおかつ、５秒の遅延時間も保証しなければならない。更に、その半導体装置のテストにおいて、回路構成上、検出状態と非検出状態との繰り返しが必要な場合（被テスト回路を含む場合）、遅延時間なしで検出状態と非検出状態に状態を変化できなければ多大なテスト時間を要してしまう。そのような遅延回路を含むテスト時間が長い半導体装置は、テスト時間の短いものに比較して量産性が劣るという問題がある。
【００２１】
すなわち、例えば量産数量の大きいＬｉイオン保護用ＩＣでは、突発的な原因で歩留が低下した時のリカバリーにおいて、テスト時間が長いためにそのテスト時間が大きな影響を与え量産対応が遅れかねないという問題があった。また、客先におけるＬｉイオン電池パック試験においても同様の問題があった。
【００２２】
本発明の目的は、上述した先願の発明をさらに改良し、単一のテスト用端子を用いて、遅延回路により遅延時間を、通常の遅延時間モード、遅延時間短縮モード、または遅延時間なしモードのいずれかに切換えるようにし、テスト時間を短くすることを可能にするとともに長い遅延時間も保証し、かつ検出状態と非検出状態との繰り返しが必要な場合（被テスト回路を含む場合）、遅延時間なしで検出状態と非検出状態に状態を変化することが可能な半導体装置（請求項１，２）、Ｌｉイオン二次電池などの充放電保護回路（請求項３〜５）、該充放電保護回路を組み込んだバッテリーパック（請求項６）、該バッテリーパックを用いた携帯電話などの各種電子機器（請求項７）を提供することである。
【００２３】
【課題を解決するための手段】
本発明は、上記目的を達成するために、次のような構成を有している。
本願請求項１記載の発明は、テスト用端子（ＴＥＳＴ）を有し、該テスト用端子（ＴＥＳＴ）によって所定の状態の検出時の遅延時間を決定するようにしたテスト機能を有する半導体装置（１）であって、遅延回路（オシレータＢ３，カウンタＢ４）と、前記テスト用端子（ＴＥＳＴ）に第１レベル範囲（Ｌ）、第２レベル範囲（Ｈ）、第３レベル範囲（Ｍ）のいずれかの電圧を入力する手段と、該テスト用端子に入力された電圧に応じて、前記遅延回路の遅延時間を、通常の遅延時間モード、遅延時間短縮モード、または遅延時間なしモードのいずれかに切換えるようにしたことを特徴としている。
【００２４】
請求項２記載の発明は、遅延回路をオシレータ（Ｂ３）とカウンタ（Ｂ４）で構成し、テスト用端子（ＴＥＳＴ）に入力される電圧に基づいて、遅延回路を構成するオシレータ（Ｂ３）の周波数を切替えることを特徴としている。
【００２５】
請求項３記載の発明は、２次電池の過充電、過放電、または過電流を検出して、２次電池を過充電、過放電、または過電流から保護する充放電保護回路であって、オシレータ（Ｂ３）とカウンタ（Ｂ４）からなる過充電、過放電、または過電流の検出時の遅延時間を決定する遅延回路と、テスト用端子（ＴＥＳＴ）の電位として第１レベル範囲（Ｌ）、第２レベル範囲（Ｈ）、第３レベル範囲（Ｍ）の電位を入力する手段と、該テスト用端子（ＴＥＳＴ）の電位に基づいて、遅延回路の遅延時間を切替えるようにしたことを特徴としている。
【００２６】
請求項４記載の発明（図５参照）は、オシレータを定電流インバータとコンデンサからなる複数の遅延素子を閉ループに接続したリングオシレータ（１６）で構成し、遅延時間を切替える手段を遅延素子の定電流インバータを構成する定電流源の定電流値を実質的に変化させる手段としたことを特徴としている。
【００２７】
請求項５記載の発明（図６参照）は、オシレータを定電流インバータとコンデンサからなる複数の遅延素子を閉ループに接続したリングオシレータ（１６）で構成し、遅延時間を切替える手段を遅延素子を構成するコンデンサの容量を実質的に変化させる手段としたことを特徴としている。
【００２８】
請求項６記載の発明は、上記請求項３〜５のいずれかに記載された充放電保護回路を組み込んだバッテリーパックであり、請求項７記載の発明は、該バッテリーパックを用いた電子機器（例えば、携帯電話，ディジタルカメラ，携帯用音響機器）である。
【００２９】
【発明の実施の形態】
（概要）
単一のテスト用端子の入力として３つの電圧レベル 「Ｌ」、「Ｈ」、「Ｍ」のいずれかを選択することにより、遅延回路の遅延時間を、通常の遅延時間モード、遅延時間短縮モード、遅延時間なしモードに切換えるように構成する。このとき、通常の遅延時間モードと遅延時間短縮モードの比を固定にし、例えば遅延時間短縮モードでは１００分の１の遅延時間になるとすると、遅延時間短縮モードでの遅延時間を測定することで通常の遅延時間を保証できるように設計すれば、客先のテスト時間も含めた形でテスト時間短縮が可能となる。また、検出状態と非検出状態との繰り返しが必要な場合でも（被テスト回路がある場合）、遅延時間なしモードで状態を変化させることで、テスト時間の効率化に大きく貢献する。
【００３０】
以下、本発明の実施の形態を、図面を用いて詳細に説明する。
図１は、本発明の一実施例を説明するための図である。
同図において、１は半導体装置（例えば、充放電保護回路などのＩＣ）、Ｂ１およびＢ２はスレッシュ電圧が異なるインバータ、Ｂ３はオシレータ、Ｂ４はカウンタ、Ｃはコンパレータ、Ａは半導体集積回路上の被テスト回路、ＴＥＳＴはテスト用端子、Ｏｕｔは出力端子を示している。
【００３１】
この構成において、検出電圧（例えば、過電圧検出回路などからの検出電圧）である入力１と基準電圧源からの基準電圧である入力２とをコンパレータＣに入力し、検出電圧の方が基準電圧より高いとき、すなわち（コンパレータＣの入力１の電圧）＞（コンパレータＣの入力２の電圧）のときコンパレータＣの出力が「Ｈ」になり、このときのみオシレータＢ３は動作状態となり、コンパレータＣの出力が「Ｌ」のときには非動作状態を継続するものとする。
【００３２】
また、オシレータＢ３の周波数は、インバータＢ２の出力が「Ｈ」のとき（テスト用端子ＴＥＳＴが「Ｌ」の場合に相当）通常周波数を発生し、インバータＢ２の出力が「Ｌ」のとき（テスト用端子ＴＥＳＴが「Ｈ」の場合に相当）加速された周波数（加速周波数）を発生するように構成されているものとする。
【００３３】
図１において、印加最大電圧をＶｄｄ、印加最低電圧をＧｎｄとし、回路ブロックＢ１と回路ブロックＢ２はスレッシュ電圧の異なるインバータであるとする。本実施例では、インバータＢ１のスレッシュ電圧（ＶＢ１）＜インバータＢ２のスレッシュ電圧（ＶＢ２）とする。
【００３４】
図２は、テスト用端子ＴＥＳＴへの印加電圧の入力範囲とインバータＢ２の出力が「Ｌ」になる範囲およびＮＯＲ１の出力が「Ｈ」になる範囲を示す図である。同図に示すように、テスト用端子ＴＥＳＴへの印加電圧が「Ｖｄｄ〜ＶＢ２」の範囲を「Ｈ」で表し、「ＶＢ２〜ＶＢ１」の範囲を「Ｍ」で表し、「ＶＢ１〜Ｇｎｄ」の範囲を「Ｌ」で表すものとする。
【００３５】
以下、テスト用端子ＴＥＳＴの電位が、上述した如き「Ｌ」、「Ｈ」、「Ｍ」の各範囲にある場合の動作を説明する。本実施例における「Ｌ」、「Ｈ」、「Ｍ」が、請求項における第１レベル範囲、第２レベル範囲、第３レベル範囲に相当している。
【００３６】
（１）テスト用端子ＴＥＳＴの電圧範囲が「Ｌ」の場合の動作：
テスト用端子ＴＥＳＴの電圧範囲が「Ｌ」、すなわち回路ブロックＢ１のスレッシュ電圧ＶＢ１より低い場合、ＮＯＲ１の入力に「Ｈ」が印加されその出力が「Ｌ」になるため、ＮＡＮＤ２の出力が「Ｈ」に固定される。従って、ＮＡＮＤ３はＮＡＮＤ１からの入力待ち状態となる。
【００３７】
ここで、コンパレータＣの入力１の電圧が入力２の電圧より高くなりコンパレータＣの出力が「Ｈ」になると、オシレータＢ３が動作状態となり、オシレータＢ３からカウンタＢ４にクロック入力を与える。このときのクロック入力は、インバータＢ２の出力が「Ｈ」であるため加速されていない通常のクロック入力である。カウンタＢ４の出力が「Ｈ」になると、ＮＡＮＤ１が反転し、出力端子電圧はＶｄｄからＧｎｄ電位へと変化する。
【００３８】
（２）テスト用端子ＴＥＳＴの電圧範囲が「Ｈ」の場合：
テスト用端子ＴＥＳＴの電圧範囲が「Ｈ」、すなわち回路ブロックＢ２のスレッシュ電圧ＶＢ２より高い場合、ＮＯＲ１の入力に「Ｈ」が印加されその出力が「Ｌ」になるため、上記（１）の場合と同様、ＮＡＮＤ２の出力が「Ｈ」に固定される。従って、ＮＡＮＤ３はＮＡＮＤ１からの入力待ち状態となる。
【００３９】
ここで、コンパレータＣの入力１の電圧が入力２の電圧より高くなりコンパレータＣの出力が「Ｈ」になると、オシレータＢ３が動作状態となり、オシレータＢ３からカウンタＢ４にクロック入力を与える。このときのクロック入力は、インバータＢ２の出力が「Ｌ」であるため加速されているので、カウンタＢ４の出力は上記（１）の場合と比較して大幅に短い時間で出力され、この短い時間で出力されるカウンタＢ４からの出力によりＮＡＮＤ１が反転し出力端子電圧ＯｕｔはＶｄｄからＧｎｄ電位へと変化する。
【００４０】
上記（１）の場合のカウンタＢ４へのクロック入力の１周期と本例の場合のカウンタＢ４へのクロック入力の１周期の比は、例えば、１対１００程度にしておく。この１周期の比が、上記（１）の場合（テスト用端子ＴＥＳＴの電圧範囲が「Ｌ」の場合）の遅延時間と本例の場合（テスト用端子ＴＥＳＴの電圧範囲が「Ｈ」の場合）の遅延時間の比に等しくなる。
【００４１】
（３）テスト用端子ＴＥＳＴの電圧範囲が「Ｍ」の場合：
テスト用端子ＴＥＳＴの電圧範囲が「Ｍ」の場合、すなわち回路ブロックＢ１のスレッシュ電圧ＶＢ１より高く回路ブロックＢ２のスレッシュ電圧ＶＢ２より低い場合、ＮＯＲ１の両入力には「Ｌ」が印加されその出力が「Ｈ」になる。このＮＯＲ１の「Ｈ」出力が反転されてＮＡＮＤ１に入力されるため、ＮＡＮＤ１の出力は「Ｈ」に固定され、ＮＡＮＤ３は、ＮＡＮＤ２の入力待ち状態となる。
【００４２】
ここで、コンパレータＣの入力１の電圧が入力２の電圧より高くなりコンパレータＣの出力が「Ｈ」になると、ＮＡＮＤ２の出力は反転して「Ｌ」になってＮＡＮＤ３に入力され、結果的に出力端子電圧はＶｄｄからＧｎｄ電位へと変化する。
【００４３】
この場合、すなわちテスト用端子ＴＥＳＴの電圧範囲が回路ブロックＢ１のスレッシュ電圧ＶＢ１と回路ブロックＢ２のスレッシュ電圧ＶＢ２との間の場合、コンパレータＣを用いた入力１の電圧変化を、オシレータＢ３やカウンタＢ４を介さず待ち時間なしで検出することができる。
【００４４】
なお、上記実施例は、コンパレータＣの出力が「Ｈ」になるとオシレータＢ３が動作状態となり、逆に、コンパレータＣの出力が「Ｌ」になると、オシレータＢ３が非動作状態となる場合であるが、この構成は、例えば、図５に破線で囲って示したように、リングオシレータ１６の途中段にＮch ＭＯＳトランジスタ１６１，１６２とインバータ１６３を設け、また、図６に破線で囲って示したように、Ｎch ＭＯＳトランジスタ１６４，１６５とインバータ１６６を設けることによって実現可能である。
【００４５】
また、図５および図６の回路では、テスト用端子がハイレベル「Ｈ」のときに通常の周波数、ローレベル「Ｌ」のときに高い周波数となっており、本実施例と逆であるが、図５および図６においてプルアップ接続されているテスト用端子をプルダウン接続し、テスト用端子ＴＥＳＴとＰch ＭＯＳトランジスタ１０２，１０３，Ｎch ＭＯＳトランジスタ２１６，２１７のゲートの間にインバータを挿入することによりテスト用端子がハイレベル「Ｈ」のときに高い周波数、ローレベル「Ｌ」のときに低い周波数となり、本願実施例のような動作を行わせることができる。
【００４６】
以上説明したように、本実施例によれば、単一のテスト用端子ＴＥＳＴの入力電圧範囲を、「Ｌ」、「Ｈ」、「Ｍ」のいずれかにすることにより、オシレータＢ３とカウンタＢ４からなる遅延回路の遅延時間を、通常の遅延時間モード、遅延時間短縮モード、または遅延時間なしモードのいずれかに切換えることができ、その結果、テスト時間を短くすることを可能にするとともに長い遅延時間も保証し、かつ検出状態と非検出状態との繰り返しが必要な場合（被テスト回路を含む場合）、遅延時間なしで検出状態と非検出状態に状態を変化することが可能な半導体装置を実現できる。
【００４７】
この構成は、特に図４で説明した如きＬｉイオン二次電池などの充放電保護回路に適用すれば効果が大きく、また、この構成を有する充放電保護回路を組み込んだバッテリーパックや該バッテリーパックを用いた電子機器、例えば、携帯電話、ディジタルカメラ、携帯用音響機器などに応用することも可能である。
【００４８】
【発明の効果】
本発明によれば、単一のテスト用端子を用いることによって、遅延回路の遅延時間を、通常の遅延時間モード、遅延時間短縮モード、または遅延時間なしモードのいずれかに切換えることが可能になり、テスト時間を短くすることを可能にするとともに長い遅延時間も保証し、かつ検出状態と非検出状態との繰り返しが必要な場合（被テスト回路を含む場合）、遅延時間なしで検出状態と非検出状態に状態を変化することが可能な半導体装置（請求項１〜２）、Ｌｉイオン二次電池などの充放電保護回路（請求項３〜５）、該充放電保護回路を組み込んだバッテリーパック（請求項６）、該バッテリーパックを用いた携帯電話などの各種電子機器（請求項７）を実現することが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するための図である。
【図２】テスト用端子ＴＥＳＴへの印加電圧の入力範囲とインバータＢ２の出力が「Ｌ」になる範囲およびＮＯＲ１の出力が「Ｈ」になる範囲を示す図である。
【図３】従来の充放電保護回路の例を示す図である。
【図４】先願における充放電保護回路と該回路を使用したバッテリーパックを示す図である。
【図５】先願において単一のテスト用端子でオシレータの周波数を変えることにより遅延時間を変更する構成を説明するための図である（その１）。
【図６】先願において単一のテスト用端子でオシレータの周波数を変えることにより遅延時間を変更する構成を説明するための図である（その２）。
【符号の説明】
ＴＥＳＴ：テスト用端子、
Ａ：被テスト回路、
Ｏｕｔ：出力端子、
Ｂ１，Ｂ２：回路ブロック（インバータ）、
Ｂ３：回路ブロック（オシレータ）、
Ｂ４：回路ブロック（カウンタ）、
１：半導体集積回路（充放電保護回路などのＩＣ）、
１１：過充電検出回路、
１２：過放電検出回路、
１３：過電流検出回路、
１４：短絡検出回路、
１５：異常充電器検出回路、
１６：オシレータ、
１７：カウンタ、
１８，２０：ロジック回路（ラッチ）、
１９：レベルシフト回路、
Ｑ１，Ｑ２：トランジスタ、
ＳＷ１，ＳＷ２，ＳＷ３：スイッチ、
１０１，２０１：プルアップ抵抗、
１０２，１０３，３０２：Ｐch ＭＯＳトランジスタ、
１０４〜１１０，２０２〜２０６，３０１：定電流源、
１１１〜１１５，２０７〜２１１：定電流インバータ、
１１６，１１７，２１２〜２１５：コンデンサ、
１６１，１６２，１６４，１６５：Ｎch ＭＯＳトランジスタ、
１６３，１６６：インバータ、
３０３，３０４：Ｎch ＭＯＳトランジスタ、
４０１，４０２：トランスミッションゲート、
５０１：内蔵発振器、
５０２：分周カウンタ、
５０３：ゲート、
５０４：比較器（ＣＯＭＰ）、
５０５：デコーダ（ラッチ回路）、
５０６：インバータ、
５０７：保護スイッチ。
Claims (7)
- テスト用端子を有し、該テスト用端子によって所定の状態の検出時の遅延時間を決定するようにしたテスト機能を有する半導体装置であって、
遅延回路と、前記テスト用端子に第１レベル範囲、第２レベル範囲、第３レベル範囲のいずれかの電圧を入力する手段と、該テスト用端子に入力された電圧に応じて、前記遅延回路の遅延時間を、通常の遅延時間モード、遅延時間短縮モード、または遅延時間なしモードのいずれかに切換える手段とを有することを特徴とする半導体装置。 - 前記遅延回路をオシレータとカウンタで構成し、前記テスト用端子に入力される電圧に基づいて、前記遅延回路を構成するオシレータの周波数を切替えることを特徴とする請求項１記載のテスト機能を有する半導体装置。
- ２次電池の過充電、過放電、または過電流を検出して、２次電池を過充電、過放電、または過電流から保護する充放電保護回路であって、
オシレータとカウンタからなる過充電、過放電、または過電流の検出時の遅延時間を決定する遅延回路と、テスト用端子の電位として第１レベル範囲、第２レベル範囲、第３レベル範囲の電位を入力する手段と、該テスト用端子の電位に基づいて、前記遅延回路の遅延時間を切替える手段を有することを特徴とする充放電保護回路。 - 前記オシレータを定電流インバータとコンデンサからなる複数の遅延素子を閉ループに接続したリングオシレータで構成し、前記遅延時間を切替える手段を前記遅延素子の定電流インバータを構成する定電流源の定電流値を実質的に変化させる手段としたことを特徴とする請求項３記載の充放電保護回路。
- 前記オシレータを定電流インバータとコンデンサからなる複数の遅延素子を閉ループに接続したリングオシレータで構成し、前記遅延時間を切替える手段を前記遅延素子を構成するコンデンサの容量を実質的に変化させる手段としたことを特徴とする請求項３記載の充放電保護回路。
- 請求項３〜５のいずれか１項に記載された充放電保護回路を組み込んだことを特徴とするバッテリーパック。
- 請求項６記載のバッテリーパックを用いた電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000378372A JP3794547B2 (ja) | 2000-12-13 | 2000-12-13 | テスト機能を有する半導体装置、充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000378372A JP3794547B2 (ja) | 2000-12-13 | 2000-12-13 | テスト機能を有する半導体装置、充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002186173A JP2002186173A (ja) | 2002-06-28 |
| JP3794547B2 true JP3794547B2 (ja) | 2006-07-05 |
Family
ID=18846957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000378372A Expired - Lifetime JP3794547B2 (ja) | 2000-12-13 | 2000-12-13 | テスト機能を有する半導体装置、充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3794547B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3926718B2 (ja) * | 2002-09-27 | 2007-06-06 | セイコーインスツル株式会社 | 充放電制御回路および充電式電源装置 |
| JP4221572B2 (ja) | 2003-01-22 | 2009-02-12 | ミツミ電機株式会社 | 過電流検出回路及び電池ユニット |
| KR100596984B1 (ko) | 2004-09-15 | 2006-07-05 | 삼성전자주식회사 | 2차전지 보호회로의 불감응시간 설정회로 및 이를 이용한입/출력 방법 |
| JP4535910B2 (ja) * | 2005-03-16 | 2010-09-01 | 株式会社リコー | ２次電池保護回路とバッテリパックおよび電子機器 |
| JP4667157B2 (ja) | 2005-08-08 | 2011-04-06 | 株式会社リコー | ２次電池保護用半導体装置 |
| JP5064746B2 (ja) | 2006-09-13 | 2012-10-31 | 株式会社リコー | 二次電池保護用半導体装置および該二次電保護用半導体装置を内蔵したバッテリパックならびに電子機器 |
| JP5396825B2 (ja) | 2008-11-14 | 2014-01-22 | ミツミ電機株式会社 | 保護回路 |
| JP2010130283A (ja) * | 2008-11-27 | 2010-06-10 | Mitsumi Electric Co Ltd | カウンタ回路 |
| JP2012210139A (ja) | 2011-03-11 | 2012-10-25 | Ricoh Co Ltd | 電圧モニタ用半導体装置、バッテリパック及び電子機器 |
| JP2013055762A (ja) * | 2011-09-02 | 2013-03-21 | Ricoh Co Ltd | 二次電池の保護用半導体装置及び二次電池パック |
| JP5344104B1 (ja) * | 2013-03-05 | 2013-11-20 | ミツミ電機株式会社 | 充放電制御回路及び充放電制御方法 |
-
2000
- 2000-12-13 JP JP2000378372A patent/JP3794547B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002186173A (ja) | 2002-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501248B2 (en) | Charge/discharge protection apparatus having a charge-state overcurrent detector, and battery pack including the same | |
| US7728556B2 (en) | Semiconductor device for protecting rechargeable battery | |
| US7710076B2 (en) | Back-gate voltage generator circuit, four-terminal back gate switching FET, and charge and discharge protection circuit using same | |
| JP5064746B2 (ja) | 二次電池保護用半導体装置および該二次電保護用半導体装置を内蔵したバッテリパックならびに電子機器 | |
| JP5262034B2 (ja) | 充放電保護回路および該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 | |
| KR100966871B1 (ko) | 충방전 보호 회로, 그 충방전 보호 회로가 내장된 배터리팩 및 그 배터리 팩을 이용한 전자 장치 | |
| KR101057505B1 (ko) | 충방전 제어 회로, 및 충전식 전원 장치 | |
| US9103893B2 (en) | Voltage monitor semiconductor device, battery pack, and electronic device employing battery pack | |
| JP3498736B2 (ja) | 充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 | |
| US8581556B2 (en) | Protection circuit and battery pack having current varying circuit to vary current flowing through power terminal | |
| JP3794547B2 (ja) | テスト機能を有する半導体装置、充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 | |
| JP3827136B2 (ja) | 充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 | |
| JP4535910B2 (ja) | ２次電池保護回路とバッテリパックおよび電子機器 | |
| US7679333B2 (en) | Delay time generation circuit, semiconductor device for protecting secondary batteries using delay time generation circuit, battery pack, and electronic device | |
| JP3948435B2 (ja) | ２次電池保護用ｉｃとそれを用いたバッテリパックおよび電子機器 | |
| JP4049184B2 (ja) | 充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 | |
| KR101261309B1 (ko) | 카운터회로 및 보호회로 | |
| JP2010109606A (ja) | カウンタ回路 | |
| JP2010109605A (ja) | モード設定回路及びそれを用いたカウンタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060324 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3794547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |