JPH09199639A - 半導体装置およびその成形方法 - Google Patents

半導体装置およびその成形方法

Info

Publication number
JPH09199639A
JPH09199639A JP8004700A JP470096A JPH09199639A JP H09199639 A JPH09199639 A JP H09199639A JP 8004700 A JP8004700 A JP 8004700A JP 470096 A JP470096 A JP 470096A JP H09199639 A JPH09199639 A JP H09199639A
Authority
JP
Japan
Prior art keywords
die pad
resin
semiconductor device
chip
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8004700A
Other languages
English (en)
Other versions
JP3023303B2 (ja
Inventor
Masanao Araki
雅尚 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP470096A priority Critical patent/JP3023303B2/ja
Publication of JPH09199639A publication Critical patent/JPH09199639A/ja
Application granted granted Critical
Publication of JP3023303B2 publication Critical patent/JP3023303B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 従来の実装設備で実装が行え、安定した樹脂
成形が行えるとともにさらなる薄形化が可能になる。 【解決手段】 ダイパッド3の表面上にチップ4を固定
し、その全体を樹脂1で被覆してパッケージを形成した
半導体装置であって、ダイパッド3の裏面が外部に露出
した。このように、ダイパッド3の裏面が外部に露出し
ているので、ダイパッド3の裏面の樹脂1の厚み分、薄
形化を図ることができ、また放熱性に優れている。さら
に実装中に内部に発生した蒸気に対しても外へ逃げ易
く、内部に溜まった水分の気化膨張によるパッケージク
ラックを引き起こすことがない。また、外形においても
従来のものとでは厚み以外変わるところはないので、従
来の実装設備で実装が行える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、特に薄形化、軽
量化および高放熱性を必要とする半導体装置およびその
成形方法に関するものである。
【0002】
【従来の技術】従来、エポキシ樹脂の成形による半導体
装置の構造は、その中心部にダイパッドおよびチップを
置き、その全体をエポキシ樹脂で覆っているものが一般
的である。また、近年の半導体装置の薄形化への要望を
満たすためチップ、リードフレーム、或いはそれらを覆
う樹脂の厚みそのものの薄肉化を図ってきた。
【0003】また、通常、QFP(quad flat
package)といわれる半導体装置の成形は、特
定の形を彫り込んだ金型を搭載したプレス機を使用し、
ワイヤーボンドが終了した製品を上下から挟み込み熱を
かけペレット状に固められた樹脂を溶融しながら流し込
む方法が取られている。このとき溶融した樹脂の注入の
仕方としては、チップとチップを乗せているダイパッド
をチップ上とダイパッド下で均等に覆っていくようにす
ることが理想的であり、そういう流れになるように設備
においては金型温度、樹脂注入速度、金型においてはゲ
ート口の大きさ、角度を調整するといった対応を取って
いる。
【0004】
【発明が解決しようとする課題】しかしながら、それら
材料の薄肉化は強度の確保或いは成形性の安定化という
面において困難となり、さらなる薄形化を図るために
は、現在開発が進んでいるテープキャリアパッケージ或
いはチップサイズパッケージ等への展開が必要となって
くる。しかしそれらの方法を用いる場合、半導体装置自
体の構造が変わり実装方法も変えていく必要があること
から、すぐに扱えないという問題点もある。
【0005】また、成形する場合も、パッケージが薄く
なり、チップ上およびダイパッド下の樹脂が流れ込む空
間が薄くなるにしたがってスムーズな樹脂の流れが損な
われ、それにともなってチップ上とダイパッド下の樹脂
の注入の仕方が不均等になると、ダイパッドが上に或い
は下にシフトする。特に薄いパッケージの場合、パッケ
ージ表面にワイヤーが露出したり、切れるというような
不具合が起こる。
【0006】さらに、半導体装置の薄形化にともない耐
クラック性が問題視されている中、一般的に報告されて
いる、ダイパッド裏面と樹脂との界面に溜まった水分や
チップ裏面とダイパッドとの界面にある水分が実装中の
加熱により気化膨張しパッケージクラックを引き起こす
ことがある。したがって、この発明の目的は、従来の実
装設備で実装が行え、安定した樹脂成形が行えるととも
にさらなる薄形化が可能になる半導体装置およびその成
形方法を提供することである。
【0007】
【課題を解決するための手段】請求項1記載の半導体装
置は、ダイパッドの表面上にチップを固定し、その全体
を樹脂で被覆した半導体装置であって、ダイパッドの裏
面が外部に露出したことを特徴とするものである。この
ように、ダイパッドの裏面が外部に露出しているので、
ダイパッドの裏面の樹脂の厚み分、薄形化を図ることが
できる。また、外形においても従来のものとでは厚み以
外変わるところはないので、実装についても従来の技術
を持って実施できる。また、ダイパッド裏面が露出して
いることから、放熱性に優れている。さらに、本構造は
ダイパッド裏面とエポキシ樹脂との界面が存在しないた
め、ダイパッド裏面と樹脂との界面に水分が溜まらず、
この水分の気化膨張によるパッケージクラックを引き起
こすことがない。また、ダイパッド裏面が露出している
ことから、チップ裏面とダイパッドとの界面にある水分
が実装中の加熱により気化しても、気化した蒸気はダイ
パッド側面をたどり、即外部に逃がすことができ、パッ
ケージクラックには至らない。これらのことより耐クラ
ック性においても優れた半導体装置といえる。
【0008】請求項2記載の半導体装置の成形方法は、
ダイパッドの表面上にチップを固定しこのチップとリー
ドをワイヤで接続する工程と、分割可能な金型の対向面
に形成されたキャビティにチップおよびダイパッドを配
置した状態でリードをキャビティの外周部で保持する工
程と、チップの上方に流れるように樹脂をキャビティ内
に注入する工程とを含むものである。
【0009】このように、樹脂がチップの上方に流れる
ようにキャビティ内に樹脂を注入すると、その樹脂の圧
力によりチップを固定したダイパッドは下に沈み金型に
当接してその姿勢が規制される。このため、樹脂注入に
おいてダイパッドが上下にシフトすることがなく、ワイ
ヤに対しても負担が小さくなる。特に薄形のパッケージ
の場合でもワイヤがパッケージ表面に露出したり切れる
というようなことがなく、安定した成形が行える。ま
た、成形後のパッケージは、ダイパッド裏面が外部に露
出し、請求項1と同様の効果が得られる。
【0010】
【発明の実施の形態】この発明の実施の形態の半導体装
置およびその成形方法を図1ないし図4に基づいて説明
する。この半導体装置は、ダイパッド3の表面上に接着
剤でチップ4を固定し、ダイパッド3の裏面を除いてそ
の全体をエポキシ樹脂1で被覆している。また、チップ
4とリード5はワイヤ2で接続されている。
【0011】リード5は樹脂成形されたパッケージ側面
から一列に、半導体装置の裏面から一定の距離tを置い
たところから外側に向けて突出している。また、ダイパ
ッド3とリード5との間には一定の段差hを設け、リー
ド5が落ちないように樹脂1で確実に固定されている。
ワイヤ2は金、アルミニウム或いは銅等からなり、この
ワイヤ2を介してチップ4上の回路から発信される信号
がリード5に送られる。また、ダイパッド3の裏面はパ
ッケージの裏面と面一になり外部に露出している。
【0012】つぎに、この半導体装置の成形方法につい
て説明する。この成形に使用される金型Aは分割可能な
上型12と下型13とからなり、対向面にキャビティ1
4が形成される。このキャビティ14の外周部15はリ
ード5を保持できるような形状にしてある。また、樹脂
1をキャビティ14内に注入するためのランナ7および
ゲート口8が設けてある。また、封止成形後のダイパッ
ド3とリード5との間には、上記のように一定の段差h
が設けられる構造にしておく。
【0013】そして、図2に示すように、ダイパッド3
の表面上にチップ4が接着剤で固定され、チップ4とリ
ード5がワイヤ2で繋がれ状態のワイヤボンド済みのリ
ードフレームを金型Aに装着する。この場合、ダイパッ
ド3が下型13から浮いた状態でキャビティ14の中央
に配置されるように、ワイヤ2で繋がれたリード5の一
端をキャビティ14内に突出させてリード5の他端を外
周部15にて保持する。この際、ダイパッド3の裏面が
できるだけ下型13に接近するように設定しておく。つ
ぎに、図3に示すように、ゲート口8からキャビティ1
4内に樹脂1を注入する。この際、従来と同様にペレッ
ト状に固められた樹脂1を溶融しながら流し込む。矢印
Cは樹脂1の流動方向を示している。樹脂1を注入する
際は、ゲート口8の角度或いは注入速度の調整により樹
脂1がチップ4の上方に流れるようにし、その上からの
樹脂1の圧力で利用しダイパッド3が沈むようにする。
このように、必ず注入中の樹脂1が上方に流れるように
設定しておけば、チップ4を乗せたダイパッド3は下に
沈むしかなく、下は金型Aの下型13で規制されるため
安定した成形が得られる。
【0014】さらに成形後、図3に示すように露出した
ダイパッド3の裏面に樹脂ばり10がある場合は、ウオ
ータージェット等のばり取りを実施することで、きれい
にすることができる。以上の工程により、図1に示すよ
うなダイパッド3の裏面が外部に露出した半導体装置を
得ることができる。この実施の形態によれば、ダイパッ
ド3の裏面が外部に露出しているので、ダイパッド3の
裏面の樹脂1の厚み分、薄形化を図ることができる。ま
た、外形においても従来のものとでは厚み以外変わると
ころはないので、実装についても従来の技術を持って実
施できる。また、ダイパッド3の裏面が露出しているこ
とから、放熱性に優れている。さらに、本構造はダイパ
ッド3の裏面とエポキシ樹脂1との界面が存在しないた
め、ダイパッド3の裏面と樹脂1との界面に水分が溜ま
らず、この水分の気化膨張によるパッケージクラックを
引き起こすことがない。また、ダイパッド3の裏面が露
出していることから、チップ4の裏面とダイパッド3と
の界面にある水分が実装中の加熱により気化しても、気
化した蒸気はダイパッド3の側面をたどり、即外部に逃
がすことができ、パッケージクラックには至らない。こ
れらのことより耐クラック性においても優れた半導体装
置といえる。
【0015】また、樹脂1がチップ4の上方に流れるよ
うにキャビティ14内に樹脂1を注入すると、その樹脂
1の圧力によりチップ4を固定したダイパッド3は下に
沈み金型Aに当接してその姿勢が規制される。このた
め、樹脂1の注入においてダイパッド3が上下にシフト
することがなく、ワイヤ2に対しても負担が小さくな
る。特に薄形のパッケージの場合でもワイヤ2がパッケ
ージ表面に露出したり切れるというようなことがなく、
安定した成形が行える。
【0016】なお、ダイパッド3を金型Aの下型13に
接した状態で樹脂成形を行ってもよい。
【0017】
【発明の効果】請求項1記載の半導体装置によれば、ダ
イパッドの裏面が外部に露出しているので、ダイパッド
の裏面の樹脂の厚み分、薄形化を図ることができる。ま
た、外形においても従来のものとでは厚み以外変わると
ころはないので、実装についても従来の技術を持って実
施できる。また、ダイパッド裏面が露出していることか
ら、放熱性に優れている。さらに、本構造はダイパッド
裏面とエポキシ樹脂との界面が存在しないため、ダイパ
ッド裏面と樹脂との界面に水分が溜まらず、この水分の
気化膨張によるパッケージクラックを引き起こすことが
ない。また、ダイパッド裏面が露出していることから、
チップ裏面とダイパッドとの界面にある水分が実装中の
加熱により気化しても、気化した蒸気はダイパッド側面
をたどり、即外部に逃がすことができ、パッケージクラ
ックには至らない。これらのことより耐クラック性にお
いても優れた半導体装置といえる。
【0018】請求項2記載の半導体装置の成形方法によ
れば、樹脂がチップの上方に流れるようにキャビティ内
に樹脂を注入すると、その樹脂の圧力によりチップを固
定したダイパッドは下に沈み金型に当接してその姿勢が
規制される。このため、樹脂注入においてダイパッドが
上下にシフトすることがなく、ワイヤに対しても負担が
小さくなる。特に薄形のパッケージの場合でもワイヤが
パッケージ表面に露出したり切れるというようなことが
なく、安定した成形が行える。また、成形後のパッケー
ジは、ダイパッド裏面がパッケージの外部に露出し、請
求項1と同様の効果が得られる。
【図面の簡単な説明】
【図1】この発明の実施の形態の半導体装置の断面側面
図である。
【図2】ワイヤーボンド済み製品を金型に設置した状態
の説明図である。
【図3】ワイヤーボンド済み製品を金型に設置した後、
樹脂を注入している状態の説明図である。
【図4】封止済み製品をダイパッドが露出している側か
ら見た平面図である。
【符号の説明】
1 樹脂 2 ワイヤ 3 ダイパッド 4 チップ 5 リード 7 ランナ 8 ゲート口 10 薄ばり 12 上型 13 下型 14 キャビティ 15 外周部 A 金型

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ダイパッドの表面上にチップを固定し、
    その全体を樹脂で被覆した半導体装置であって、前記ダ
    イパッドの裏面が外部に露出したことを特徴とする半導
    体装置。
  2. 【請求項2】 ダイパッドの表面上にチップを固定しこ
    のチップとリードをワイヤで接続する工程と、分割可能
    な金型の対向面に形成されたキャビティに前記チップお
    よびダイパッドを配置した状態で前記リードを前記キャ
    ビティの外周部で保持する工程と、前記チップの上方に
    流れるように樹脂を前記キャビティ内に注入する工程と
    を含む半導体装置の成形方法。
JP470096A 1996-01-16 1996-01-16 半導体装置の成形方法 Expired - Fee Related JP3023303B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP470096A JP3023303B2 (ja) 1996-01-16 1996-01-16 半導体装置の成形方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP470096A JP3023303B2 (ja) 1996-01-16 1996-01-16 半導体装置の成形方法

Publications (2)

Publication Number Publication Date
JPH09199639A true JPH09199639A (ja) 1997-07-31
JP3023303B2 JP3023303B2 (ja) 2000-03-21

Family

ID=11591168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP470096A Expired - Fee Related JP3023303B2 (ja) 1996-01-16 1996-01-16 半導体装置の成形方法

Country Status (1)

Country Link
JP (1) JP3023303B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130750A (ja) * 2006-11-20 2008-06-05 Rohm Co Ltd 半導体装置
JPWO2016072012A1 (ja) * 2014-11-07 2017-06-22 三菱電機株式会社 電力用半導体装置およびその製造方法
JPWO2017002268A1 (ja) * 2015-07-02 2017-10-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US11088056B2 (en) 2018-10-24 2021-08-10 Mitsui High-Tec, Inc. Leadframe and leadframe package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04114455A (ja) * 1990-09-05 1992-04-15 Seiko Epson Corp 半導体装置及びその実装構造
JPH0529529A (ja) * 1991-07-24 1993-02-05 Matsushita Electron Corp 樹脂封止型半導体装置
JPH06252318A (ja) * 1993-02-26 1994-09-09 Fujitsu Ltd 半導体装置とその製造方法
JPH0730016A (ja) * 1993-06-24 1995-01-31 Fujitsu Ltd 放熱板付き半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04114455A (ja) * 1990-09-05 1992-04-15 Seiko Epson Corp 半導体装置及びその実装構造
JPH0529529A (ja) * 1991-07-24 1993-02-05 Matsushita Electron Corp 樹脂封止型半導体装置
JPH06252318A (ja) * 1993-02-26 1994-09-09 Fujitsu Ltd 半導体装置とその製造方法
JPH0730016A (ja) * 1993-06-24 1995-01-31 Fujitsu Ltd 放熱板付き半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130750A (ja) * 2006-11-20 2008-06-05 Rohm Co Ltd 半導体装置
JPWO2016072012A1 (ja) * 2014-11-07 2017-06-22 三菱電機株式会社 電力用半導体装置およびその製造方法
JPWO2017002268A1 (ja) * 2015-07-02 2017-10-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US11088056B2 (en) 2018-10-24 2021-08-10 Mitsui High-Tec, Inc. Leadframe and leadframe package

Also Published As

Publication number Publication date
JP3023303B2 (ja) 2000-03-21

Similar Documents

Publication Publication Date Title
US6291274B1 (en) Resin molded semiconductor device and method for manufacturing the same
US20050146057A1 (en) Micro lead frame package having transparent encapsulant
JP3332516B2 (ja) 露出裏面を有する熱強化型半導体デバイスと、その製造方法
EP1335428B1 (en) Resin-moulded semiconductor device and method for manufacturing the same
KR100526844B1 (ko) 반도체패키지 및 그 제조방법
US6558980B2 (en) Plastic molded type semiconductor device and fabrication process thereof
US6211574B1 (en) Semiconductor package with wire protection and method therefor
US6126885A (en) Method for manufacturing resin-molded semiconductor device
EP0623956A2 (en) A semiconductor device having no die supporting surface and method for making the same
JPH10284525A (ja) 半導体装置の製造方法
US6191490B1 (en) Semiconductor package having a separated die pad
US6452268B1 (en) Integrated circuit package configuration having an encapsulating body with a flanged portion and an encapsulating mold for molding the encapsulating body
US20060214308A1 (en) Flip-chip semiconductor package and method for fabricating the same
JPH10326800A (ja) 半導体装置の製造方法及び半導体製造装置用金型
JP3281859B2 (ja) 混成集積回路装置の製造方法
JP4205260B2 (ja) 樹脂封止型半導体装置の製造方法及び半導体装置の中間体
JPH09199639A (ja) 半導体装置およびその成形方法
JPH10270606A (ja) パッケージ型半導体装置の構造
US20080251910A1 (en) Fabricating method of semiconductor package and heat-dissipating structure applicable thereto
KR100406499B1 (ko) 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법
US6489571B1 (en) Molded tape ball grid array package
US20040169276A1 (en) Method of packaging a semiconductor chip
JPH11297921A (ja) 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法
JP3732660B2 (ja) 樹脂封止型半導体装置
JPH05326587A (ja) 樹脂封止型半導体装置の樹脂封止方法及びその装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees