JP3449796B2 - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法Info
- Publication number
- JP3449796B2 JP3449796B2 JP21523994A JP21523994A JP3449796B2 JP 3449796 B2 JP3449796 B2 JP 3449796B2 JP 21523994 A JP21523994 A JP 21523994A JP 21523994 A JP21523994 A JP 21523994A JP 3449796 B2 JP3449796 B2 JP 3449796B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor
- semiconductor device
- chip
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 146
- 238000000034 method Methods 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 239000011347 resin Substances 0.000 claims description 61
- 229920005989 resin Polymers 0.000 claims description 61
- 238000007789 sealing Methods 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 10
- 238000001721 transfer moulding Methods 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 55
- 239000010931 gold Substances 0.000 description 39
- 238000000465 moulding Methods 0.000 description 31
- 239000000758 substrate Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
Landscapes
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Description
成された半導体チップ(以下、ICチップという)をト
ランスファーモールド法により樹脂で封止した樹脂封止
型半導体装置の製造方法に関する。具体的にいえば、こ
の発明は、薄型パッケージやBGAに係り、特に、IC
カードやメモリカード用パッケージ等に最適な樹脂封止
型半導体装置の製造方法に関する。
ジは軽薄短小化の傾向にある。その中でも、特に薄型半
導体パッケージは、今後、メモリカードの高容量化のた
めに、需要の増加が見込まれている。このような現在の
パッケージとメモリカードの傾向を図で説明する。
と、JEIDAの規格のICメモリカードの厚さとの関
係を示す図である。
リカードの厚さは、JEIDAの規格によリ、3.3m
mとなっている。その一方で、現在の薄型半導体パッケ
ージは、1.0mm厚のものが主流であり、上述の厚さ
3.3mmのメモリカードの場合には、両面実装をする
ことが可能である(図17の左上の欄)。
体パッケージに置き換えると、4段実装まで可能とな
り、メモリー容量的にも、厚さ1.0mmのパッケージ
の場合に比較して、2倍に拡大することができる(図1
7の右上の欄)。また、メモリカードの場合には、上述
の高容量化のほかに、カードそれ自体を薄型化する傾向
にある。
JEIDAによって厚さ2.2mmのカードが定められ
ている(図17の下の欄)。この厚さのメモリカードの
場合、厚さ1.0mmの半導体パッケージは、片面実装
しかできないが(図17の左下の欄)、厚さ0.5mm
以下のパッケージになると、2段以上の多段実装が可能
となる(図17の右下の欄)。
格の厚さ0.76mm(クレジットカードと同じ厚さ)
のスマートカードとして応用することも考えられる。ス
マートカードの側面を、次の図に示す。
て、ISO規格のスマートカードヘのモジュールの応用
例を示す側面図である。
の厚さが0.76mmになると、現在の厚さ1.0mm
のパッケージでは、もはや搭載不可能となる。そのた
め、厚さ0.5mm以下の半導体装置(半導体パッケー
ジ)が必要となる。
mのスマートカードと同等のサイズのメモリカードに実
装するために、COB(チップ・オン・ボード)方式や
テープキャリア方式なども提案されている。その実装形
態を、次の図19と図20で説明する。
ついて、その実装形態の一例を示す側面図である。図に
おいて、51は半導体チップ、52は基板、53は接着
剤、54はAu線、55は電極パッド、56は基板パッ
ドを示す。
は、半導体チップ51を直接基板52の上に搭載し、チ
ップ51上の電極パッド55から基板52のメッキ上な
どにワイヤボンドを行う方法が採用されている。
ケージについて、その実装形態の一例を示す側面図であ
る。図における符号は図19と同様であり、57はテー
プ、58はバンプを示す。
すように、半導体チップ51の電極パッド55をテープ
57にバンプ58で接続して、基板52等に実装する方
法が用いられている。しかしながら、これらの図19や
図20に示した従来方式でも、次のような問題点があ
る。例えば、図19のCOB方式においては、モジュー
ルの不良率が高い。
ては、コストが極めて高価な上、実装の自動化が困難で
ある、という問題点がある。さらに、以上に述べたリー
ドを有する半導体装置を実装する方式や、COB方式、
テープキャリア方式などでは、チップの周囲に配置され
たリードや、基板上のメッキ部分にワイヤボンディング
を行ったり、テープで電極パッドに接続しなければなら
ないので、基本的に電極パッドをチップの周辺部に配置
する必要がある。
さなければならず、結果的に、半導体デバイスの高集積
化やチップサイズの縮小化への大きな妨げとなってい
る。また、従来から、以上のような問題点を解決するた
めに、ワイヤやテープを有しないフリップチップ方式な
ども実施されている。
ケージについて、その実装形態の一例を示す側面図であ
る。図における符号は図19および図20と同様であ
る。
ように、半導体チップ51の電極パッド55上にバンプ
58を予め形成し、このバンプ58で直接基板52に接
着固定する方式である。このような方式を用いれば、実
装面積やチップサイズの縮小化が可能となり、カードの
高容量化を実現することができる。
キャリア方式あるいはフリップチップ方式などのよう
に、樹脂封止型半導体装置以外の方式では、半導体チッ
プがモールド樹脂で覆われていない構造が多いため、チ
ップ表面が外力によってダメージを受けることも多い。
さらに、これらの方式においては、半導体チップの表面
の保護のためにポッティング樹脂を滴下して封止を行う
場合もあるが、トランスファーモールドによる樹脂封止
の方式と比較して、樹脂の厚さの制御が困難である。
いで行うため、封止する樹脂そのものがポーラスであ
り、その分だけ水分などを透過しやすく、耐湿性等、半
導体装置の信頼性の面で劣る、などの問題がある。以上
のように、従来の各種方式の半導体装置には、いずれも
一長一短があり、現在求められているチップサイズで、
かつ、パッケージの薄型化とチップの高集積化とが可能
な半導体装置は、存在していない、という問題があっ
た。
各種方式の半導体装置がもっている多くの不都合を解決
し、チップサイズの半導体パッケージを提供すると共
に、パッケージの薄型化とチップの高集積化とを可能に
した樹脂封止型半導体装置の製造方法を提供することを
目的とする。
面上に半導体素子が形成された半導体ウェーハに対し
て、半導体素子の電極上にバンプまたはAuボールを形
成して、トランスファーモールド成形により半導体ウェ
ーハの表面および裏面を樹脂で封止することを特徴とす
る樹脂封止型半導体装置の製造方法である。
た樹脂封止された半導体ウェーハにおいて、 ダイシング
を施して、半導体素子を半導体チップ単体に分割する製
造方法である。
脂の表面を研削して、バンプまたはAuボールを樹脂の
表面に露出させる製造方法である。
出されたバンプまたはAuボールの上にメッキ層を形成
する製造方法である。
導体ウェーハを金型内に挟持し、バンプまたはAuボー
ルを金型の内面に圧接させて、半導体ウェーハを樹脂で
封止する製造方法である。
脂封止された半導体ウェーハの裏面を研削する製造方法
である。
金(Au)ボールを形成した半導体チップの表面および
裏面を、樹脂で封止し、樹脂の表面または裏面からバン
プまたはAuボールを露出させれば、外部との電気的接
続が可能になる、という点に着目して、チップサイズの
半導体パッケージを実現すると共に、パッケージの薄型
化、チップの高集積化を可能としている。
って得られる樹脂封止型半導体装置では、メモリカード
などの実装基板回路中の半導体素子を改良して、モール
ド樹脂保護における電気特性の保証や品質信頼性等を維
持すると共に、フリップチップ素子等と同等の面実装密
度を達成し、高集積の実装を可能にしている。
製造方法について、図面を参照しながら、その実施例を
詳細に説明する。
により得られる半導体装置(IC)は、半導体チップの
電極上にバンプまたはAuボールを形成し、電極をモー
ルド樹脂の片側の表面に露出させた超薄型の構成であ
る。この実施例では、半導体装置の両面をモールド樹脂
で封止した場合である。まず、この発明の製造方法によ
り得られる半導体装置について、斜視図でその構成を説
明する。
る半導体装置について、一実施例を示す斜視図である。
図において、1はこの発明の半導体装置(IC)、2は
半導体チップ、3はモールド樹脂で、3aは表側のモー
ルド樹脂、3bは裏側のモールド樹脂、20は外部電極
(メッキ層)を示す。
法により得られる半導体装置1は、中央の半導体ウェー
ハ2の両面がモールド樹脂3で覆われており、外部電極
(メッキ層)20が、その片面の表側のモールド樹脂3
aから露出されている。このように構成することによ
り、パッケージの薄型化が可能となり、同時にメモリカ
ードなどの高容量化も実現される。
の樹脂封止型半導体パッケージが得られるので、実装面
積を小さくすることができる。しかも、回路構成上も極
めて強固であるから、信頼性の高い高密度実装が可能に
なる。次に、図1に示したこの発明の製造方法により得
られる半導体装置1の製造工程を、図2から図11を用
いて説明する。
る半導体装置1を得るための半導体ウェーハの一例を示
す斜視図である。図において、11は半導体ウェーハ、
12はオリフラを示す。
の中に形成されている1素子を示す概略図である。図に
おいて、4は電極パッド、13はチップ、14はスクラ
イブラインを示す。
1は複数のチップ13から構成されている。各チップ1
3は、その後、通常はウェーハ状態で裏面研削を施した
後、ダイシングの工程において個々に分割される。各チ
ップ13には、それぞれ回路パターンが形成され、ま
た、主としてチップ13の周囲部に、外部との電気的な
接続を行うための電極パッド4が形成されている。
について、電極パッド4が形成されたチップ13周囲部
の要部断面図である。図における符号は図2および図3
と同様である。
において、その電極パッド4の上にバンプを形成した状
態を示す要部断面図である。図における符号は図2およ
び図3と同様であり、15はバンプを示す。
ッド4の上に、従来から行われている方法によって、バ
ンプ15を形成する。このような処理によって、図5に
示したように、電極パッド4の上にバンプ15が形成さ
れる。
よって、電極パッド4上にAuボールを形成した状態を
示す要部断面図である。図における符号は図2および図
3と同様であり、16はAuボール、17はAu線、1
8はキャピラリを示す。
うに、電極パッド4の上にAuボール16を形成しても
よい。以上の工程によって、半導体ウェーハ11の電極
パッド4上に、バンプ15またはAuボール16を形成
した後、樹脂封止を行う。
程を説明する図で、モールド金型に挾み込んだ状態を示
す概略断面図である。図における符号は図6と同様であ
り、21はモールド金型で、21Aはその上金型、21
Bは下金型、22Aは上キャビティ、22Bは下キャビ
ティ、23Aは上ランナー、23Bは下ランナー、24
Aは上ゲート、24Bは下ゲートを示す。
13は、この図7に示すように、モールド金型21に入
れられて、樹脂封止される。すなわち、半導体ウェーハ
11を上金型21Aと下金型21Bとで上下から挾み込
み、半導体ウェーハ11の表側と裏側をモールド樹脂3
で成形する。
樹脂3は、薄く広い範囲にモールドする必要があるの
で、モールド樹脂3の硬化温度や粘度特性、さらにモー
ルド金型21の成形温度、射出圧力、射出時間、予熱時
間などのモールド条件を最適化して行う。その後、従来
のウェーハの裏面研削と同様の工程で、表側および裏側
のモールド樹脂3a,3bの薄膜を研削し、後出の図1
0に示すように、バンプ15またはAuボール16をモ
ールド樹脂3aの表面に露出させる。
6の露出面積がほぼ均一になるように、予めバンプ15
の面積もしくはAuボール16の大きさを調整してお
く。なお、先の図7に示した実施例では、バンプ15も
しくはAuボール16はモールド樹脂3aに完全に覆わ
れており、外部との接続を行うために、モールド樹脂3
aの研削の工程が必要となる。
ルド金型21に挾み込み、Auボール16が上金型21
Aに接した状態を示す概略断面図である。図における符
号は図6および図7と同様である。
しくはAuボール16を高めに形成しておき、モールド
金型21で挾み込んだときに、上型21Aの内面にこれ
らのバンプ15もしくはAuボール16の先端が当たる
ようにしておく。この方法によれば、成形後に、すでに
バンプ15もしくはAuボール16の一部がモールド樹
脂表面上に露出されているので、図7のような研削の工
程を省くことができる。
図8に示したモールド金型21で成形した後の状態を示
す概略斜視図である。図における符号は図2と同様であ
り、19はモールド樹脂で、19aは表側モールド樹
脂、19bは裏側モールド樹脂を示す。
ーハ11のモールド樹脂19を研削し、表面にAuボー
ル16を露出させた状態を示す概略断面図である。
に露出させたAuボール16の上にメッキを施した後の
状態を示す断面図である。図において、20はメッキ層
を示す。
ーハ11をモールド金型21を使用してモールド成形を
行うと、図9に示すように、両面がモールド樹脂19
a,19bで覆われた半導体ウェーハ11が得られる。
このようにして得られた半導体ウェーハ11に、図10
に示すように、両面のモールド樹脂19を研削して、表
側モールド樹脂19aの表面にAuボール16を露出さ
せる。
ンプ15もしくはAuボール16の上に半田メッキ等の
処理を行って、メッキ層20を形成する。以上の図2か
ら図11のような処理工程が行われ、モールド済みウェ
ーハ11にダイシングを施して個々の単体にすれば、図
1に示したような基板実装が可能な形態の半導体装置
(IC)1が得られる。
導体パッケージ)では、半導体のチップ13の表面がモ
ールド樹脂3a,3bに覆われているので、チップ表面
がダメージを受けることがなく、また耐湿性も確保する
ことが可能である。その上、リードを有しないチップと
同サイズの樹脂封止型半導体パッケージが得られるの
で、実装面積も小さくすることができる。
面をモールド樹脂3a,3bで封止した場合を説明した
が、この第2の実施例では、半導体装置1の片面だけを
モールド樹脂で封止する点に特徴を有している。最初
に、この第2の実施例の半導体装置を斜視図で説明す
る。
実施例を示す斜視図である。図における符号は図1と同
様であり、31はこの発明の半導体装置を示す。
上面(表側)のみにモールド樹脂3aが形成されている
点を除けば、先の第1の実施例で説明した図1の半導体
装置1と基本的に同様の構成である。次に、図12に示
す半導体装置31の製造工程を、図13と図14を用い
て説明する。
て、半導体ウェーハ11の樹脂封止工程を説明する図
で、モールド金型に挾み込んだ状態を示す概略断面図で
ある。図における符号は図6と同様であり、32はモー
ルド成形用上金型、32Aはそのキャビティ、32Bは
ランナー、32Cはゲート、33は下金型を示す。
の工程は共通しており、半導体ウェーハ11の電極パッ
ド4上にAuボール16を形成した状態で、その上面に
モールド成形を行う。このモールド成形工程では、図1
3に示すように、半導体ウェーハ11の表側のみにモー
ルド樹脂3aを成形する。
にモールド樹脂3aの薄膜を形成させると、熱線膨張率
の違いから、ウェーハ11に反りが生じることがある。
そこで、この場合には、モールド樹脂3aの熱線膨張係
数が、半導体ウェーハ11のそれに近い値の材料を選択
するのが好ましい。
導体ウェーハ11を上下研削し、露出したAuボール1
6の上にメッキを施した状態を示す断面図である。図に
おける符号は図11および図13と同様である。
脂3aの表面、また必要に応じて半導体ウェーハ11の
裏面を、先の第1の実施例で述べたのと同様な方法で研
削する。さらに、露出したAuボール16(もしくはバ
ンプ15)の上に半田メッキ等の処理を行って、メッキ
層20を形成する。
る理由は、原理的には半導体ウェーハ11の表層数十μ
mのアクティブ層を残していれば、デバイスとしては正
常に機能し得るが、全体の厚さが100μm程度までの
半導体装置31を得るためには、その裏面も研削すれ
ば、超薄型パッケージを実現することが可能になるから
である。その後、図13と図14の工程を行った半導体
ウェーハ11を個々の単体に分割すれば、先の図12に
示したような半導体装置31が得られる。
樹脂3a,3bで封止した半導体装置1や、片面をモー
ルド樹脂3aで封止した半導体装置31を製造する場合
に、図2に示したような半導体ウェーハ11を使用する
場合を述べた。この第3の実施例では、半導体ウェーハ
11を予め個々のチップ単体に分割しておき、その後
に、第1の実施例で述べたのと同様な方法で、電極パッ
ド4の上にバンプ15もしくはAuボール16を形成す
る点に特徴を有している。
は、先の第1や第2の実施例と同様である。この第3の
実施例について、図15と図16を用いて説明する。
分割されたチップ単体を示す斜視図である。図における
符号は図3と同様であり、41はチップ単体を示す。
て、半導体チップ単体41の樹脂封止工程を説明する図
で、モールド成形用金型に挾み込んだ状態を示す概略断
面図である。図における符号は図13および図15と同
様である。
2の実施例と同様であり、図2に示したような半導体ウ
ェーハ11を、予め図15に示すようなチップ単体41
に分割する。この図15に示した状態で、第1の実施例
で述べたのと同様な方法によって、電極パッド4の上に
Auボール16(もしくはバンプ15)を形成し、図1
6に示すように、各チップ41ごとに用意されたモール
ド成形用上金型32内のキャビティ32Aにチップ単体
41を配置する。
の裏側にも)にモールド樹脂3の薄膜を成形する。その
後、モールド樹脂3a(もしくはチップ単体41の裏
面)を研削し、所要の半導体装置1,31を製造する。
これらの工程は、第1や第2の実施例で述べたのと同様
である。
法によれば、パッケージの厚さを、従来の各種方式に比
べて薄くすることができる。したがって、第1に、メモ
リカードなどへの多段実装、ISO規格のカードヘの実
装が可能となる。
イズとすることができるので、実装面積を小さくするこ
とができ、高密度実装が可能になる。第3に、リードヘ
のワイヤボンディングが不要となるので、電極パッドの
配置が比較的自由にできる。
要がなくなり、半導体チップのよリ一層の高集積化も実
現される。第4に、半導体チップがモールド樹脂で保護
されるので、チップ面へのダメージが低減し、また耐湿
性も向上する。
ダイボンディングやリード加工などの工程が不要とな
り、また、リード曲がりやコプラナリティーといったリ
ードフレームに起因する不良も解消される。
ように優れた樹脂封止型半導体装置が得られると共に、
歩留りも向上されるので、結果的に低コストの製造が可
能になる。
について、一実施例を示す斜視図である。
1を得るための半導体ウェーハの一例を示す斜視図であ
る。
れている1素子を示す概略図である。
極パッド4が形成されたチップ13周囲部の要部断面図
である。
の電極パッド4の上にバンプを形成した状態を示す要部
断面図である。
パッド4上にAuボールを形成した状態を示す要部断面
図である。
図で、モールド金型に挾み込んだ状態を示す概略断面図
である。
に挾み込み、Auボール16が上金型21Aに接した状
態を示す概略断面図である。
モールド金型21で成形した後の状態を示す概略斜視図
である。
ールド樹脂19を研削し、表面にAuボール16を露出
させた状態を示す概略断面図である。
Auボール16の上にメッキを施した後の状態を示す断
面図である。
斜視図である。
ェーハ11の樹脂封止工程を説明する図で、モールド金
型に挾み込んだ状態を示す概略断面図である。
11を上下研削し、露出したAuボール16の上にメッ
キを施した状態を示す断面図である。
ップ単体を示す斜視図である。
ップ単体41の樹脂封止工程を説明する図で、モールド
成形用金型に挾み込んだ状態を示す概略断面図である。
の規格のICメモリカードの厚さとの関係を示す図であ
る。
のスマートカードヘのモジュールの応用例を示す側面図
である。
示す側面図である。
の一例を示す側面図である。
の一例を示す側面図である。
Claims (6)
- 【請求項1】 表面上に半導体素子が形成された半導体
ウェーハに対して、前記半導体素子の電極上にバンプま
たはAuボールを形成して、トランスファーモールド成形により 前記半導体ウェーハ
の表面および裏面を樹脂で封止することを特徴とする樹
脂封止型半導体装置の製造方法。 - 【請求項2】 樹脂封止された前記半導体ウェーハにダ
イシングを施して、前記半導体素子を半導体チップ単体
に分割する請求項1記載の樹脂封止型半導体装置の製造
方法。 - 【請求項3】 前記樹脂の表面を研削して、前記バンプ
または前記Auボールを前記樹脂の表面に露出させる請
求項1記載の樹脂封止型半導体装置の製造方法。 - 【請求項4】 露出された前記バンプまたは前記Auボ
ールの上にメッキ層を形成する請求項3記載の樹脂封止
型半導体装置の製造方法。 - 【請求項5】 前記封止は、前記半導体ウェーハを金型
内に挟持し、前記バンプまたは前記Auボールを前記金
型の内面に圧接させて行う請求項1記載の樹脂封止型半
導体装置の製造方法。 - 【請求項6】 樹脂封止された前記半導体ウェーハの裏
面を研削する請求項1記載の樹脂封止型半導体装置の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21523994A JP3449796B2 (ja) | 1994-08-18 | 1994-08-18 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21523994A JP3449796B2 (ja) | 1994-08-18 | 1994-08-18 | 樹脂封止型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0864725A JPH0864725A (ja) | 1996-03-08 |
JP3449796B2 true JP3449796B2 (ja) | 2003-09-22 |
Family
ID=16669027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21523994A Expired - Lifetime JP3449796B2 (ja) | 1994-08-18 | 1994-08-18 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3449796B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6881611B1 (en) | 1996-07-12 | 2005-04-19 | Fujitsu Limited | Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device |
US6441487B2 (en) * | 1997-10-20 | 2002-08-27 | Flip Chip Technologies, L.L.C. | Chip scale package using large ductile solder balls |
JP3417292B2 (ja) * | 1998-04-08 | 2003-06-16 | 松下電器産業株式会社 | 半導体装置 |
JP4110303B2 (ja) | 1998-06-02 | 2008-07-02 | 沖電気工業株式会社 | 樹脂封止型半導体装置の製造方法 |
JP3727172B2 (ja) | 1998-06-09 | 2005-12-14 | 沖電気工業株式会社 | 半導体装置 |
JP4573368B2 (ja) * | 1998-09-25 | 2010-11-04 | 旭化成エレクトロニクス株式会社 | フェースダウン接続用小型磁電変換素子の製造方法 |
JP4598905B2 (ja) * | 1999-01-29 | 2010-12-15 | フリースケール セミコンダクター インコーポレイテッド | 半導体素子の製造方法 |
JP3446825B2 (ja) | 1999-04-06 | 2003-09-16 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
JP2001094005A (ja) | 1999-09-22 | 2001-04-06 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
JP2001144197A (ja) | 1999-11-11 | 2001-05-25 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法及び試験方法 |
JP3409759B2 (ja) | 1999-12-09 | 2003-05-26 | カシオ計算機株式会社 | 半導体装置の製造方法 |
JP3784597B2 (ja) | 1999-12-27 | 2006-06-14 | 沖電気工業株式会社 | 封止樹脂及び樹脂封止型半導体装置 |
DE10023539B4 (de) * | 2000-05-13 | 2009-04-09 | Micronas Gmbh | Verfahren zum Herstellen eines Bauteils |
JP3859457B2 (ja) | 2001-03-27 | 2006-12-20 | 沖電気工業株式会社 | 半導体装置の製造方法 |
KR20020076838A (ko) * | 2001-03-30 | 2002-10-11 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
KR100546372B1 (ko) * | 2003-08-28 | 2006-01-26 | 삼성전자주식회사 | 웨이퍼 레벨 칩 사이즈 패키지의 제조방법 |
JP2008205518A (ja) * | 2008-06-02 | 2008-09-04 | Sharp Corp | 半導体装置の製造方法 |
JP2010086991A (ja) * | 2008-09-29 | 2010-04-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
-
1994
- 1994-08-18 JP JP21523994A patent/JP3449796B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0864725A (ja) | 1996-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3449796B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
US7012325B2 (en) | Ultra-thin semiconductor package device and method for manufacturing the same | |
US6548376B2 (en) | Methods of thinning microelectronic workpieces | |
US6518655B2 (en) | Multi-chip package-type semiconductor device | |
US6624006B2 (en) | Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip | |
JP3619773B2 (ja) | 半導体装置の製造方法 | |
US8927332B2 (en) | Methods of manufacturing semiconductor device assemblies including face-to-face semiconductor dice | |
JP2891692B1 (ja) | 半導体装置 | |
KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
US6046504A (en) | Resin-encapsulated LOC semiconductor device having a thin inner lead | |
US20100102438A1 (en) | Semiconductor device and method of manufacturing the same | |
US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
JP3683696B2 (ja) | 半導体素子の製造方法 | |
US6927485B2 (en) | Substrate for semiconductor package | |
US6339253B1 (en) | Semiconductor package | |
US7008826B2 (en) | Lead-frame-based semiconductor package and fabrication method thereof | |
US7579680B2 (en) | Packaging system for semiconductor devices | |
US6772510B1 (en) | Mapable tape apply for LOC and BOC packages | |
US20070114672A1 (en) | Semiconductor device and method of manufacturing the same | |
JP3789633B2 (ja) | 半導体装置 | |
JP3964850B2 (ja) | 半導体装置 | |
KR100876876B1 (ko) | 칩 스택 패키지 | |
KR19980022527A (ko) | 클립 리드를 갖는 칩 스케일 패키지 | |
KR960000220B1 (ko) | 칩-온-보드형 반도체 패키지 및 그 제조 방법 | |
JPH08181165A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |