JP3615189B2 - 入出力バッファ回路 - Google Patents
入出力バッファ回路 Download PDFInfo
- Publication number
- JP3615189B2 JP3615189B2 JP2002032500A JP2002032500A JP3615189B2 JP 3615189 B2 JP3615189 B2 JP 3615189B2 JP 2002032500 A JP2002032500 A JP 2002032500A JP 2002032500 A JP2002032500 A JP 2002032500A JP 3615189 B2 JP3615189 B2 JP 3615189B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- signal
- circuit
- buffer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
Landscapes
- Logic Circuits (AREA)
Description
【発明が属する技術分野】
この発明は、マイクロコンピュータなどにおいて、入出力端子に接続される外部バスを制御する入出力バッファ回路に関するものである。
【０００２】
【従来の技術】
マイクロコンピュータなどにおいては、外部バスを制御する入出力バッファ回路が設けられている。この入出力バッファ回路は、入出力端子に接続されるデータバスに接続され、主にリードイネーブル信号ＲＤ及びライトイネーブルＷＲにより制御されている。データバスは双方向バスのため、入出力制御が必要である。
【０００３】
一般に、入力を許可する制御信号としてはリードイネーブル信号ＲＤまたはそれに類似したタイミングの信号を使用する。出力を許可する制御信号としてはライトイネーブル信号ＷＲ またはそれに類似したタイミングの信号を使用する。また、入力を許可する制御信号が無く、常に入力を許可して、出力を許可する制御信号としてのみライトイネーブル信号ＷＲまたはそれに類似したタイミングの信号を使用する場合もある。
【０００４】
しかしながら、上記構成の入出力バッファ回路では、外部へアクセスしない時間は出力を許可する制御信号としてのライトイネーブル信号ＷＲまたはそれに類似したタイミングの信号がアクティブとならないため、データバスの出力はハイインピーダンスＨｉｚとなる。また、ライトイネーブル信号ＷＲがアクティブのとき、リードイネーブル信号ＲＤはネガティブとなるため、入出力端子に接続している外部部品からもデータバスへの出力が無い場合データバスはハイインピーダンスＨｉｚとなる。
【０００５】
【発明が解決しようとする課題】
一般的な外部接続部品は、マイクロコンピュータ側の入出力端子に接続されているデータバスがハイインピーダンスＨｉｚになると、外部接続部品の入力ゲートに貫通電流が流れるものがある。このため、マイクロコンピュータ及び外部接続部品を含むシステムの消費電流が増加する問題があった。特にクロックを停止する低消費電力モード時には、この問題が大きな問題となり、その対策としてデータバスをプルアップまたはプルダウンする、または、バスホールド回路を外付けすることでデータバスがハイインピーダンスＨｉｚとならない対策をとる場合がある。しかしながら、この対策はデータバス動作時の消費電流をかえって増加する問題があった。
【０００６】
この発明の目的は、クロックを停止する低消費電力モード時においてもシステム全体における消費電流の増大を押さえることができる入出力バッファ回路を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本願発明は、データの入出力を行う入出力端子を有し、ライトイネーブル信号がアクティブ状態のとき前記入出力端子に信号を出力し、リードイネーブル信号がアクティブ状態のとき入出力端子からデータを受け取る入出力バッファを前提としている。
そして、本願発明の入出力バッファでは、ライトイネーブル信号およびリードイネーブル信号が両者とも非アクティブ状態のとき、入出力バッファに与えられる信号のいずれかに基づいた信号を出力することを特徴としている。
【０００８】
【発明の実施の形態】
図１は、この発明の第１の実施例を示す回路図である。入出力端子１０に接続される第１の実施例の入出力バッファ回路は、イネーブル端子付きバッファ回路１２、インバータ１４、第１ＡＮＤ回路１６及び第２ＡＮＤ回路１８から構成される。第１ＡＮＤ回路１６の第１入力には入出力端子１０が接続され、第２入力にはリードイネーブル信号ＲＤが与えられる。第１ＡＮＤ回路１６の出力は入力データとして回路の内部へ伝達される。
【０００９】
第２ＡＮＤ回路１８の第１入力には回路内部からの出力データが与えられ、第２入力にはライトイネーブル信号ＷＲが与えられる。第２ＡＮＤ回路１８の出力は、ライトイネーブル信号ＷＤがＨレベル（アクティブレベル）のときのみ、出力データを出力する。
【００１０】
イネーブル端子付きバッファ回路１２の入力は第２ＡＮＤ回路１８の出力に接続され、その回路１２の出力は入出力端子１０に接続される。イネーブル端子付きバッファ回路１２のイネーブル端子にはリードイネーブル信号ＲＤがインバータ１４によって反転された信号が与えられる。
【００１１】
イネーブル端子付きバッファ回路１２は、イネーブル端子にアクティブレベルの信号が入力した場合のみ入力で受け取った信号を出力し、イネーブル端子にディスエーブルレベルの信号を受け取った場合は、その入力で受け取った信号のレベルに関係なく出力をハイインピーダンスＨｉｚにする回路である。
【００１２】
イネーブル端子付きバッファ回路１２の具体的回路としては、図２に示されるような回路が例としてあげられる。図２に示したバッファ回路は、ＰＭＯＳトランジスタ２２、ＮＭＯＳトランジスタ２４、ＮＡＮＤ回路２６、ＮＯＲ回路２８、及びインバータ３０から構成される。ＰＭＯＳトランジスタ２２とＮＭＯＳトランジスタ２４は、電源ＶＤＤと接地間に直列に接続され、それらの接続点には入出力端子１０が接続されている。
【００１３】
ＮＡＮＤ回路２６の第１入力には、回路内部からの出力データが与えられ、第２入力にはイネーブル端子に与えられる信号（ここではイネーブル信号Ｅｎａｂｌｅと現している）をインバータ３０によって反転した信号が与えられる。ＮＯＲ回路２８の第１入力には、回路内部からの出力データが与えられ、第２入力にはイネーブル信号Ｅｎａｂｌｅが与えられる。ＮＡＮＤ回路２６の出力は、ＰＭＯＳトランジスタ２２のゲートに接続され、ＮＯＲ回路２８の出力はＮＭＯＳトランジスタ２４のゲートに接続される。
【００１４】
図２に示したイネーブル端子付きバッファ回路１２は、イネーブル信号ＥｎａｂｌｅがＨレベル（アクティブレベル）のときは出力データを入出力端子１０に出力する。しかしながら、イネーブル信号ＥｎａｂｌｅがＬレベルのとき、このイネーブル端子付きバッファ回路１２の出力はハイインピーダンスとなる。
【００１５】
なお、イネーブル端子付きバッファ回路１２としては、図２に示した回路以外にもさまざまな回路が存在する。この発明ではイネーブル信号Ｅｎａｂｌｅによってハイインピーダンス状態もしくは通常出力状態が切り替えられる回路ならば、図２以外の回路でも利用することができる。
【００１６】
次に、図１に示した入出力バッファ回路について、その動作を説明する。
【００１７】
入力状態のときリードイネーブル信号ＲＤはＨレベル（アクティブレベル）になるため、入出力端子１０に外部接続回路から与えられた信号はＡＮＤ回路１６を介して内部へと伝達される。一方、イネーブル端子付きバッファ回路１２には、リードイネーブル信号ＲＤがインバータ１４によって反転した信号（Ｌレベルの信号）が与えられるため、イネーブル端子付きバッファ回路１２はその入力信号に関係なくハイインピーダンス状態となる。したがって、入出力端子１０に与えられる信号は、イネーブル端子付きバッファ回路１２によって干渉されない。
【００１８】
出力状態のときリードイネーブル信号ＲＤはＬレベル（非アクティブレベル）になる。したがって、イネーブル端子付きバッファ回路１２には、リードイネーブル信号ＲＤがインバータ１４によって反転した信号（Ｈレベルの信号）が与えられるため、イネーブル端子付きバッファ回路１２はその入力信号を出力する。一方、ライトイネーブル信号ＷＲはＨレベル（アクティブレベル）になるため、ＡＮＤ回路１８に与えられた出力データは、イネーブル端子付きバッファ回路１２に送られる。したがって、入出力端子１０には出力データが伝達される。
【００１９】
出力状態および入力状態でもない期間においては、リードイネーブル信号ＲＤ及びライトイネーブル信号ＷＲはＬレベル（非アクティブレベル）になる。したがって、イネーブル端子付きバッファ回路１２には、リードイネーブル信号ＲＤがインバータ１４によって反転した信号（Ｈレベルの信号）が与えられるため、イネーブル端子付きバッファ回路１２はその入力信号を出力する。しかしながら、ライトイネーブル信号ＷＲはＬレベル（非アクティブレベル）になるため、ＡＮＤ回路１８の出力はＬレベルに固定されている。したがって、イネーブル端子付きバッファ回路１２はＬレベルの信号を出力するのである。
【００２０】
以上説明したように、この発明の第１の実施例の入出力バッファ回路は、出力状態および入力状態でもない期間においてもＬレベルの信号が出力されるため、入出力端子１０に接続される外部装置の入力バッファにもＬレベルの信号が与えられる。したがって、入出力端子１０に接続される外部装置の入力バッファがハイインピーダンスの入力を受けて貫通電流が発生するということが防止できる。
【００２１】
図３はこの発明の第２の実施例の入出力バッファ回路を示す回路図である。第２の実施例の入出力バッファ回路が第１の入出力バッファ回路と異なる点は、ＡＮＤ回路１６に代えてバッファ回路３６が設けられている点である。バッファ回路３６は、リードイネーブル信号ＲＤによって制御されていないため、入出力端子１０の信号を常に内部へ伝える。したがって、入力状態のときは第１の実施例と同様に動作する。出力状態のときは、イネーブル端子付きバッファ回路１２の出力信号をそのまま内部回路に伝える。また、出力状態および入力状態でもない期間においても、イネーブル端子付きバッファ回路１２の出力信号をそのまま内部回路に伝えるが、イネーブル端子付きバッファ回路１２の出力信号がＬレベルであるため、第１の実施例と同様な動作になる。
【００２２】
第２の実施例の入出力バッファは、出力状態において出力データがそのまま内部へ入力データとして入力される以外は、第１の実施例と同様に動作する。したがって、第２の実施例の入出力バッファは、第１の実施例の入出力バッファの利点に加えて、出力状態における出力データの内部への取り込みを行えるという利点がある。
【００２３】
図４はこの発明の第３の実施例の入出力バッファ回路を示す回路図である。第３の実施例の入出力バッファ回路が第１の入出力バッファ回路と異なる点は、イネーブル端子付きバッファ回路４２のイネーブル端子に、リードイネーブル信号ＲＤ、ライトイネーブル信号ＷＲ及び一次機能信号の論理を取った信号が与えられる点、及びイネーブル端子付きバッファ回路４２の入力に、出力データ、一次データ及びライトイネーブル信号ＷＲの論理を取った信号が与えられる点である。
【００２４】
具体的には、出力データとライトイネーブル信号ＷＲが第１のＡＮＤ回路５０の入力に与えられ、その出力が第１のＯＲ回路４８の一方の入力に接続される。一次データとライトイネーブル信号ＷＲを第１のインバータで反転した信号が第２のＡＮＤ回路５２の入力に与えられ、その出力が第１のＯＲ回路４８の他方の入力に接続される。第１のＯＲ回路４８の出力は、イネーブル端子付きバッファ回路４２の入力に接続される。
【００２５】
第３のＡＮＤ回路５８は３つの入力を有している。その第１入力には一次機能信号が、第２入力にはリードイネーブル信号ＲＤを第２のインバータ６２によって反転した信号が、第３入力にはライトイネーブル信号ＷＲが第３のインバータ６０で反転された信号が与えられる。この第３のＡＮＤ回路５８の出力は第２のＯＲ回路５６の一方の入力に接続される。第２のＯＲ回路５６の他方の入力には、ライトイネーブル信号ＷＲが与えられ、その回路５０の出力はイネーブル端子付きバッファ回路４２のイネーブル入力に接続される。
【００２６】
第３の実施例の入出力バッファにおいて、入力状態ではイネーブル端子付きバッファ回路４２のイネーブル入力にライトイネーブル信号ＲＤの反転信号が他の信号に関係なく入力されるため、第１の実施例と同じ動作になる。
【００２７】
また、出力状態においては、ライトイネーブル信号ＷＲがＨレベルであるので第１のＡＮＤ回路５０は出力データを、第２のＡＮＤ回路５２は一次データにかかわらずＬレベル信号を出力する。したがって、第１のＯＲ回路４８は出力データを出力することになる。一方、第２のＯＲ回路５６は一方の入力（第３のＡＮＤ回路５８の出力）にかかわらず、ライトイネーブル信号ＷＲのＨレベルを出力する。したがって、やはり第１の実施例と同様な動作となる。
【００２８】
出力状態および入力状態でもない期間においては、リードイネーブル信号ＲＤ及びライトイネーブル信号ＷＲはＬレベル（非アクティブレベル）になる。したがって、第１のＡＮＤ回路５０は出力データにかかわらずＬレベル信号を、第２のＡＮＤ回路５２は一次データを出力する。したがって、第１のＯＲ回路４８は一次データを出力することになる。
【００２９】
一方、第３のＡＮＤ回路５８は、一次機能信号を出力し、第２のＯＲ回路５６もこの一次機能信号を通過させるため、イネーブル端子付きバッファ回路４２は、一次機能信号がＨレベルならば一次データを出力し、一次機能信号がＬレベルならばハイインピーダンス状態となる。したがって、出力状態および入力状態でもない期間においては、イネーブル端子付きバッファ回路４２は、ハイインピーダンス状態になるか一次データを出力するかを一次機能信号によって制御されることになる。
【００３０】
【発明の効果】
以上詳細に説明したように、本願発明によれば出力状態および入力状態でもない期間においても入出力端子からＬレベルの信号が出力されるため、入出力端子に接続される外部装置の入力バッファの貫通電流発生を防止できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に関わる入出力バッファ示す回路図である。
【図２】イネーブル端子付きバッファ回路の回路例を示す図である。
【図３】本発明の第２の実施例に関わる入出力バッファ示す回路図である。
【図４】本発明の第２の実施例に関わる入出力バッファ示す回路図である。
【符号の説明】
１０ 入出力端子
１２、４２ イネーブル端子付きバッファ回路
１６、１８、５０、５２、５８ ＡＮＤ回路
４８、５６ ＯＲ回路
１４、５４、６０、６２ インバータ
ＲＤ リードイネーブル信号
ＷＲ ライトイネーブル信号
Claims (2)
- データの入出力を行う入出力端子を有し、ライトイネーブル信号がアクティブ状態のとき前記入出力端子に信号を出力し、リードイネーブル信号がアクティブ状態のとき入出力端子からデータを受け取る入出力バッファ回路において、前記ライトイネーブル信号およびリードイネーブル信号が両者とも非アクティブ状態のとき、非アクティブレベルの信号を出力することを特徴とする入出力バッファ回路。
- 前記入出力バッファ回路は、イネーブル端子付きバッファ回路を有し、このイネーブル端子付きのバッファ回路のイネーブル端子には、前記リードイネーブル信号の反転信号が入力される請求項１記載の入出力バッファ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002032500A JP3615189B2 (ja) | 2002-02-08 | 2002-02-08 | 入出力バッファ回路 |
| US10/254,644 US6816417B2 (en) | 2002-02-08 | 2002-09-26 | Input/output buffer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002032500A JP3615189B2 (ja) | 2002-02-08 | 2002-02-08 | 入出力バッファ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003234649A JP2003234649A (ja) | 2003-08-22 |
| JP3615189B2 true JP3615189B2 (ja) | 2005-01-26 |
Family
ID=27654823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002032500A Expired - Fee Related JP3615189B2 (ja) | 2002-02-08 | 2002-02-08 | 入出力バッファ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6816417B2 (ja) |
| JP (1) | JP3615189B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006279273A (ja) | 2005-03-28 | 2006-10-12 | Oki Electric Ind Co Ltd | インタフェース回路 |
| CN103684413B (zh) * | 2013-12-08 | 2017-07-14 | 杭州国芯科技股份有限公司 | 一种带反馈的io电路 |
| US11264989B1 (en) * | 2020-08-07 | 2022-03-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04214290A (ja) * | 1990-12-12 | 1992-08-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2002
- 2002-02-08 JP JP2002032500A patent/JP3615189B2/ja not_active Expired - Fee Related
- 2002-09-26 US US10/254,644 patent/US6816417B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003234649A (ja) | 2003-08-22 |
| US6816417B2 (en) | 2004-11-09 |
| US20030151954A1 (en) | 2003-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6107830A (en) | Integrated circuit device including CMOS tri-state drivers suitable for powerdown | |
| US7034565B2 (en) | On-die termination circuit and method for reducing on-chip DC current, and memory system including memory device having the same | |
| JP5026438B2 (ja) | 電力制御回路 | |
| US7882376B2 (en) | Power control for a core circuit area of a semiconductor integrated circuit device | |
| US7081784B2 (en) | Data output circuit of memory device | |
| JP4494390B2 (ja) | チップ及びシステム | |
| JP2743878B2 (ja) | 入力バッファ回路 | |
| JP2006319316A (ja) | 複数の機能を制御するための単一ピン | |
| JP3567601B2 (ja) | 入出力バッファ回路及び出力バッファ回路 | |
| JP3615189B2 (ja) | 入出力バッファ回路 | |
| US20050114803A1 (en) | Low power buffer implementation | |
| JP7516332B2 (ja) | バスバッファ回路 | |
| JPH0962649A (ja) | 信号入出力回路 | |
| KR100757934B1 (ko) | 반도체 메모리의 테스트 모드 버퍼 | |
| JP2004304475A (ja) | トレラント入力回路 | |
| KR100265593B1 (ko) | 반도체 메모리 소자의 어드레스 버퍼링 장치 | |
| KR101036511B1 (ko) | 입/출력 패드 장치 | |
| JP2004362346A (ja) | 出力装置及び双方向入出力装置 | |
| KR100228357B1 (ko) | 메모리의 데이터 입출력 장치 | |
| KR200291192Y1 (ko) | 반도체장치의 저전력 인버터회로 | |
| KR100884608B1 (ko) | 반도체메모리소자 | |
| JP3082357B2 (ja) | 半導体集積回路 | |
| KR100710643B1 (ko) | 반도체 메모리의 전류 감소 회로 | |
| JPH0520870A (ja) | 半導体集積回路 | |
| JPH04340809A (ja) | 出力バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041028 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3615189 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060906 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20070123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |