TW466718B - Electronic device and semiconductor package - Google Patents
Electronic device and semiconductor package Download PDFInfo
- Publication number
- TW466718B TW466718B TW087113727A TW87113727A TW466718B TW 466718 B TW466718 B TW 466718B TW 087113727 A TW087113727 A TW 087113727A TW 87113727 A TW87113727 A TW 87113727A TW 466718 B TW466718 B TW 466718B
- Authority
- TW
- Taiwan
- Prior art keywords
- wiring
- semiconductor package
- electronic device
- wiring film
- thermal expansion
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
f:;.-irir.,中次打卑局另工消合竹71印鬈 66 7 1 b a7 ____B7_五、發明説明(1 ) (發明所靥之技術領域) 本發明係關於一種電子裝置及半導體封裝,更具體而 言’係關於一種將半導體封裝搭載於母板之配線基板之高 可靠性的電子裝置,及搭載於母板之配線基板時,具有高 可靠性之構造的半導體封裝。 (以往之技術) 將電子機器之小型化或電路機構之精緻化作爲目的, 在陶瓷等之多層配線基板上搭載•實裝半導體元件(例如 1C晶片)•再以金牖製等帽蓋封閉,或以塑模樹脂覆蓋 ,封閉該實裝領域的半導體裝置廣受實用化。 特別是在隨著c P U等之高動力消耗的半導體裝置· 採用附設散熱體而從散熱體散出發生在動作時之熱的構成 ΰ 又,將減低成本及簡化構成等作爲目的,也眾知具備 :在具有內引線等之配線的托架滯搭載半導體元件並予以 實裝,另一方面附設稱爲支助的形狀保持板,又具有散性 之蓋體的TCP。此種TCP,從輸入輸出端子數之增加 |外形之小型化,實裝之容易性等觀點,在與外部電路之 連接用端子(外部連接端子)之連接襯墊上,配設焊球等 之***,採用稱爲格子狀地排列此等***的B GA之構造 第4圖係表示此種Ta p e - BGA型半導體封裝之 構造之一例子的斜視圖。在圖中,記號1係表示具有元件 m i - I ^ n —i mf (对先閱讀背面之注意事項再填艿本頁) 本紙張尺度適用中SK!家標牟(CNS ) Λ4规格(2丨0X297公釐) -4 - 4 6 6 7 1 at B7 ^淖部中决||卑局貝.Tiiif合竹社印y 五、發明説明(2 ) 孔的絕緣樹脂薄膜(例如聚醯亞胺樹脂薄膜),2係表示 配設於該絕緣樹脂薄膜1之一主面(在圖中爲下面)且前 端突出於元件孔的內引線。內引線2係對應配設於所搭載 的半導體元件之電極端子群,而在其後端側延設有信號線 (省略圖示)。在各配線之端部配設有外部連接端子的連 接襯墊(省略圖示)》又,記號3係表示倒裝地配置於元 件孔內的半導體元件,該半導體元件3之各電極端子係電 氣式地連接於對應之內引線2的前端部。又,記號4係表 示覆蓋封閉半導體元件3之連接領域的樹脂封裝層,5係 表示設於連接襯墊上之焊球等的***。記號6係表示經由 黏接劑層7黏接於絕緣樹脂薄膜1之另一主面(圖中爲上 面)的框形之形狀保持板,8係表示配設於形狀保持板6 與半導體元件3之另一主面(圖中爲上面)側,具有經由 黏接劑層9黏接之散熱性的蓋板》 此等半導體封裝係搭載實裝於主側之配線基板(母板 )以構成電子裝置。亦即,在母板之一主面,與半導體封 裝之外部連接端子(連接襯墊)對應地配設有連接襯墊, 而該母板之連接襯墊與半導體封裝之外部連接端子,介經 焊球5等之***被連接。 (發明欲解決之課題) 然而,在如此地搭載有半導體封裝之電子裝置中,起 因於在搭載時或實際之使用環境下所施加之熱負載等的應 力,集中在接合半導體封裝之外部連接端子與母板之連接 (邻先閲讀背面之注意事項-»·螭艿本頁) 本紙張尺度適用中SS家標準(rNS > Λ4規格(2丨0X297公釐) -5- ^6 71 8 A7 _B7__ 五、發明説明(3 ) 襯墊的焊球》而有發生翹曲之問題。 亦即,作爲母板,一段係使用疊層玻瑀布一環氧樹脂 含浸層與銅配線餍的玻璃環氧配線基板,該配線基板之熱 膨脹係數(線膨脹係數)係依配線密度或配線方向‘也不同 * 平均在 13X10-6 〜18xl0_e/°c (/K)之範 圍。
、1T 對於此•在表示於第4圖之半導體封裝,係在厚度上 佔最大比率,如此由於決定整體封裝之熱膨脹係數之形狀 保持板6,保由具有超過1 7x 1 0_6 (/K)之大熱膨 脹係數之不銹鋼(例如SUS 304;熱膨脹係數 17 . 3xl0_6)所構成,因此,在半導體封裝與母板 之間產生熱地物性之不整合《 如此地物性大不同時,在QFP ( Quad Flat Package )’介經翼形狀地成形之外引線部彈性變形,成爲吸收應 力集中所產生的翹曲使之緩和,惟在B GA型之半導體封' 裝’由於沒有吸收緩和此等翹曲之部分,因此,介經週期 性之溫度變化,有應力重複地作用於半導體封裝與母板之 連接部的焊球5等之***,最後***會疲勞而有導致破壞 之問題。 又’將Q F P搭載於玻璃環氧配線基板並予以實裝之 電子裝置表示於第5圖。在該圖中,記號1 0係表示引線 極之底部,1 1 a係表示內引線部,1 1 b係表示外引線 部’ 1 2係表示半導體元件,1 3係表示結線半導體元件 1 2之電極端子(省略圖示)與內'引線部i i a的搭接線 本紙ft尺度退中®围家標準(CNS ) A4規格(210X297公釐) -6- 絰浐部中决樣準局負工消费合竹ii印裝 4 6 6 7(8 a? ____B7 _五、發明説明(4 ) 端* 1 4係表示環氧樹脂層,1 5係表示母板的玻璃環氧 配線基板,1 6係表示將QF P之外引線部1 1 b接合於 玻璃環氧配線基板1 5之所定配線部(省略圖示)的軟焊 圓角- 本發明係用以解決此等問題而創作者,其目的係在於 提供一種半導體封裝與母板之連接部之高可靠性的電子裝 置。又,其目的在於提供一種介經搭載於母板,可得高可 靠性之電子裝置的半導封裝。 (解決課題所用之手段) 本發明之第1項發明的電子裝置,係具備具有元件孔 ,在一主面分別配設突出於外部連接端子與上述元件孔的 內引線的配線薄膜,及具有配設於該配線薄膜之上述元件 孔內,電氣式地連接於上述內引線的半導體元件,及配設 於圍繞上述配線薄膜之另一主面之上述元件孔之領域的框 形之形狀保持板的半導體封裝,及在一主面配設連接端子 的配線基板|及電氣式與機械式地連接上述半導體封裝之 外部連接端子與上述配線基板之連接端子的***的電子裝 置,其特徵爲:上述形狀保持板由具有與上述配線基板之 熱膨脹係數大約相等之熱膨脹係數之金屬所構成者* ( 電氣式與機械式地連接半導體封裝之外部連接端子與 母板之配線基板之連接端子的***,係可作爲P b ~ S η 系等焊料所構成的球狀***。焊料***之形成係例如將事 先整形之焊球,配置於配線薄膜之外部連接端子的連接襯 ^^^1 ^^^^1 in^i .^i^n -» (请先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率(CNS > A4規格(2丨Ο X 297公釐) 4 66718 ^五、發明説明(5 ) 墊上,經加熱介經熔融焊料(反流)所實行。 又,在半導體封裝之半導體元件外側,可配置具有散 熱性的覆蓋構件。作爲具有散熱性之覆蓋構件,使用例如 銅或鋁之高熱導率之金屬所構成的板,或如氧化鋁或氮化 鋁之陶瓷所構成的板|或是叠層配置複數枚此等板材之構 成者。覆蓋構件之厚度或形狀等,係考慮半導體元件之電 容量或散熱性性而被適當地選擇。 又,作爲配線基板,係使用叠層一體化玻璃布一環氧 樹脂含浸層與銅配線層之構造的玻璃環氧配線基板,同時 ,可將形狀保持板由具有與該玻璃環氧配線基板之熱膨脹 係數(13X10—6 〜18X10_6/°C (/K)大約相 等之1 3X 1 0_6〜1 7X 1 0_6/K之熱膨脹係數之金 屬所構成》作爲具有1 3x 1 Ο—6〜1 7x 1 〇-6/Κ之 熱膨眼係數之金屬,可使用2 5 C r — 2 0 N i不銹鋼( 例如SUS 310S ;熱膨脹係數15 . 9xl〇-6/ K ),或包含0 . 01〜0 . 03重量%之2]:的銅合金 (例如C D A Alloy C15150:熱膨脹係數 16 . 7xi〇-0/K)。特別是,由於 CD A Alloy C 1 5 1 5 0係熱膨脹係數爲1 5〜2 0W。m/k極髙 値而有優異散熱性*因此,適用作爲形狀保持板之構成材 料。又,SUS 3 1 0S係除了容易得到且較低價之外 ,耐蝕性良好* 又,本發明之第2項發明之電子裝置,係具備具有元 件孔,在一主面分別配設突出於外部連接端子與上述元件 (誚氟閱请背而之注意事項再項巧本贾) i Η .
*1T 本紙張尺度適用中KS!家標準{ CNS ) Λ衫i格(210X297公釐) _8_ A7 B7
66 71 Q 五、發明説明(6 ) 孔的內引線的配線薄膜,及具有配設於該配線薄膜之上述 元件孔內|電氣式地連接於上述內引線的半導體元件。及 配置成覆蓋上述半導體元件之外側,具有黏接於上述配線 薄膜之另一主面之形狀保持性之覆蓋構件的半導體封裝· 及在一主面配設連接端子的配線基板•及電氣式與機械式 地連接上述半導體封裝之外部連接端子與上述配線基板之 連接端子的***的電子裝置。其特爲:具有上述之形狀保 持性之覆蓋構件由具有與上述配線基板之熱膨脹係數大約 相等之熱膨脹係數之金靥所構成者。 電氣式與機械式地連接半導體封裝之外部連接端子與 母板之配線基板之連接端子的***,係可作爲P b - S η 系等焊料所構成的球狀***。 又,作爲配線基板,使用上述之玻璃環氧配線基板, 同時可將具有形狀保持性之覆蓋構件由與該玻璃環氧配線 基板之熱膨脹係數大約相等之1 3 X 1 CK6〜1 7 X 1 0_6/Κ之熱膨脹係數的金塍所構成。作爲具有此種範 圍之熱膨脹係數的金屬,可使用例如s u s 3 1 0 s之 25Cr — 20Ni 不銹鋼,或如 CD A Alloy C15150之銅合金。 又,本發明之第3項發明的半導體封裝,係具備具有 元件孔,在一主面分別配設突出於外部連接端子與上述元 件孔的內引線的配線薄膜,及具有配設於該配線薄膜之上 述元件孔內,電氣式地連接於上述內引線的半導體元件, 及配設於圍繞上述配線薄膜之另一主面之上述元件孔之領 本紙浪尺度適用中Κϋ家標毕(CNS ) Λ4規格(2丨OX297公釐) (对先閱珀背*之注意事項再填寫本頁)
i A 466718 A7 _B7_五、發明説明(7 ) 域的框形之形狀保持板的半導體封裝,其特徵爲:上述形 狀保持板由具有13X10—6〜17X10 — 6 (/K)之 熱膨脹係數的金臑所構成者。 又,本發明第4項發明之半導體封裝,係具備具有元 件孔,在一主面分別配設突出於外部連接端子與上述元件 孔的內引線的配線薄膜,及具有配設於該配線薄膜之上述 元件孔內,電氣式地連接於上述內引線的半導體元件。及 配置成覆蓋上述半導體元件之外側,具有黏接於上述配線 薄膜之另一主面之形狀保持性之覆蓋構件的半導體封裝, 其特徵爲:具有上述之形狀保持性的覆蓋構件由具有13 X 1 0_e〜l 7X 1 (/K)之熱膨脹係數的金屬所 構成者。 作爲具有形狀保持板或構成具有形狀保持性之覆蓋構 件之1 3X1 0~6〜17xl〇i (/K)之熱膨脹係數 的金屬*可使用例如SUS 310之25Cr_20 Ni不銹鋼或CD A Alloy C15150之銅合金* 又,在外部連接端子配設P b - S η系等之焊料所構 成的球狀***,經由該焊料***,可構成實行與母板之連 接端子之電氣式與機械式連接。 在本發明之半導體封裝及電子裝置,作爲具有元件孔 之配線薄膜之基材,係可使用例如聚醯亞胺樹脂薄膜等的 絕緣樹脂薄膜》絕緣樹脂薄膜之厚度係也依半導體封裝之 品種、形狀、大小等,惟作成約50〜125#m較理想 。元件孔之大小與平面形狀,係對應於搭載或實裝的半導 n I I - - m - 1 I I I I ^1— m 1^1 — I- {計先聞详背面之注意事項再填艿本頁) 本紙张尺度Ul 中Κϋ家標準((:N‘S ) Λ4規格{ 210X 297公釐) •l 6 6 7. A7 __B7_五、發明説明(8 ) 體元件之平面上尺寸或形狀等而被設定。 在此種絕緣樹脂薄膜之其中一方的主面,分別配設有 信號線等之配線,及一端突出於元件孔而另一端連接於信 號線等的內引線。又,在配線之端部配設有外部連接端子 的連接襯墊。包含內引線之此種配線係均由Cu,Cu系 合金,如4 2合金之N i系合金所構成,介經對於絕緣樹 脂薄膜之蒸鍍圖案化,或是光圖案化設於絕緣樹脂薄膜之 —面的C U箔或上述合金層所形成。又,內引線之節距或 排列係對應於搭載或實裝之半導體元件的電極端子之節距 或排列被設定。 搭載或實裝於此種配線薄膜的半導體元件係例如 CPU,DSP,各種記憶體等之元件,並不特別被限定 於晶片型者。此種半導體元件係以倒裝法配置在元件孔內 ,在A 1等所構成之電極端子所對應的內引線之前端部, 經由金***等被接合,而被電氣式地連接。又,爲了將半 導體元件對於外界之水分或雜質等加以機構式保護,介經 樹脂層可覆蓋,封閉此等半導體元件之連接領域。在此, 作爲樹脂可使用如環氧樹脂或磺酸樹脂之一般使用於半導 體元件之封閉的樹脂。 在本發明之電子裝匱,由於設於半導體封裝之形狀保 持板或具有形狀保持性的覆蓋構件《由具有與母板近似之 熱膨脹係數的金饜所構成,且整體封裝之熱膨脹係數成爲 與母板之熱膨脹係數大約相等,因此在搭載時或使用環境 下施加週期性之溫度變化時,在位於半導體封裝與母板之 {对先Μ讀背面之注意事項再"巧本頁)
本紙张尺度適m中國國家標嗥(CNS ) Λ4規格(210X297公釐) -11 - B 6 7 1 8 A7 B7五、發明说明(9 ) 接合部的焊球等之***,不會有應力集中之情形。因此, 可抑制起因於熱負載之翹曲及疲勞破壞之發生,可提高半 導體封裝與母板之間的連接的可靠性。 又,構成形狀保持板或具有形狀保持性的覆蓋構件的 金靥係與其他之剛性材料的陶瓷等相比較,具有高熱導率 ,散熱性良好,又成形,加工性直好,又具有平坦性優異 ,即使發生翹曲等也可容易成原來之平坦面的很多優點β 又|由於材料之選擇性良好,由各種金饜材料中可選擇地 使用熱膨脹係數儘量具有接近於母板之熱膨脹係數的材料 ,欲適合作爲形狀保持板等之構成材料,可生產性優異地 得到具優異特性的電子裝置。 又,在具備有形狀保持性之覆蓋構件的半導體封裝, 及搭載該半導體封裝的電子裝置,可將整體封裝及裝置成 爲較薄之外,也可更減少零件數。又,具有帽形狀等的覆 蓋構件之成形,係使用金屬才可能,可用簡化之製程容易 地實行成形》 (發明之實施形態) 以下,依照圖式說明本發明之實施例。 第1圖係剖面地表示本發明之電子裝置之第1實施例 的要部者,將T a p e - B GA型之半導體封裝搭載於母 !者* 在圖中,記號1 7係表示如具有裝置孔1 7 a之聚醯 亞胺樹脂薄膜的絕緣樹脂薄膜,在該絕緣樹脂薄膜1 7之 {討先閱讀背而之注"事項再填艿本頁)
、1T 本紙張尺度適用中國S家標準(CNS ) Α4規格{ 2丨0X297公釐) -12- ,4 6 6 7 1 8 a7 ___B7_ 五、發明説明io ) (訐先閲讀背面之注意事項再蛾苟本頁) 其中一方的主面(在圖爲下面),分別配設有信號線等之 配線1 8,及後端部連接於信號線等之配線1 8且前端部 突出於元#1 7 a的內引線1 9。又,在信號線等之配線 1 8的另一端部,以格子狀圖案配設有外部連接端子之連 接襯墊(省略圖示)。又,在此等配線薄膜之元件孔 17a內•倒裝地配置有半導體元件20,而該半導體元 件2 0之各電極端子(省略圖示),係在對應之內引線 1 9的前端部,經由全***2 0 a被電氣式地連接。又, 在此等半導體元件2 0之電極端子與內引線1 9之接合部 的外側,爲了半導體元件之保護及增強,覆蓋有環氧樹脂 等之樹脂封閉層2 1。 又,在圍繞與絕緣樹脂薄膜1 7之配線形成面相反側 之面(在圖爲上面)的元件孔1 7 a之領域,具有如 SUS 310 S (熱膨脹係數 15 .9x10 一 6/K )或C D A Alloy C15150(熱膨脹係數 16 · 7χ10‘β/Κ)的 13X10+6 〜17x 10_6/Κ之熱膨脹係數的金屬所構成之框形的形狀保持 板2 2,經由如熱可塑性之聚.醋系樹脂的熱可塑性樹脂所 構成的黏接劑層2 3被黏接,又,在該形狀保持板2 2之 上面及半導體元件2 0之上面(與電極端子形成面相反側 之面),配設其有銅,鋁等之散熱性之金屬所構成的板狀 蓋體(蓋板)2 4,經由熱可塑性聚酯系樹脂等所構成之 黏接劑層2 5被連接。又,蓋板2 4係在半導體元件2 0 之上面被全面地黏接,惟在形狀保持板2 2上面,僅黏接 本紙乐尺度璉用中囡國家標哗{CNSM4*t格(210X297公釐) -13 - 6 6 了 丨: A7 ____B7_ 五、發明説明(11 ) 突出形成於下側的凹部2 9 a * 又,在配線薄膜之外部連接端子(連接襯墊)上,分 別設有球狀之焊料***2 6,以構或半導體封裝。 記號2 7係表示母板之玻璃環氧配線基板•在其一方 之主面(在圖中爲上面)|作爲配線之一部分配設連接襯 墊(省略圖示)。在該玻璃環氧配線基板27上搭載上述 之半導體封裝,而藉焊料***2 6電氣式與機械式地連接 半導體封裝之外部連接端子(連接襯墊)與玻璃環氧配線 羲 基板2 7之連接襯墊。 在如此地構成之第1實施例的電子裝置,由於形狀保 持板係由如SUS 310或C D A Alloy C15150 之具有 13xl〇-6 〜17xl〇-6/K之 熱膨脹係數的金屬所構成。整體半導體封裝之熱膨脹係數 成爲與母板之玻璃環氧配線基板2 7之熱膨脹係數近似之 數値,因此,在施加週期性之熱負載時,連接半導體封裝 與母板之焊料***2 6之翹曲成爲小到3%以下*連接部 具有高可靠性。 以下,爲了更明瞭具體性之效果,在表示於第1圖之 構造的電子裝置,將形狀保持板模擬以熱膨脹係數不同之 各種金屬所構成之構造,實行溫度週期試驗(一 6 5°C〜 120°C)。亦即,將形狀保持板之厚度作爲250#m ,黏接劑層之厚度作爲1 0 0 ,將變更構成形狀保持 板之金屬材料的熱膨脹係數的半導體封裝(封裝尺寸3 5 mmx35min),分別搭載實裝於具有13xl0_6/ 本纸張尺度诚用中囷困家標卒{(^5)八4規格(2丨0\297公釐)_ 14_ {对先閱讀ιϊ-Ιδ之注意事項再填寫本頁) 訂
46671E A7 B7 五、發明説明fl2 ) K(13ppm/K),15ppm/K及 18ppm/ K之熱膨脹係數的玻璃配線基板上的電子裝置,在_ 6 5 "CX30分鐘之後,重複1 20tx30分鐘之溫度週期 後的焊料***之變形量;以模擬試驗求得》將結果表示於 第2圖β 從該結果可知,在以如SUS 310 S或 C D A Alloy C15150之熱膨脹係數13〜17 P pm/K之金屬所構成之實施例的電子裝置,即使母板 的玻璃配線基板之熱膨脹係數爲1 3 p pm/K,1 5 p pm/K或1 8 p pm/K之任何_種,均與介經具有 1 7ppm/K以上之熱膨脹係數的金饜(SUS 3 0 4 )來構成之形狀保持板的以往之電子裝置相比較, 顯著地減小焊料降起之變形量。因此,可知實施例之霉子 裝置係與以往之電子裝置相比較,可耐於數倍至1 0數倍 次數的溫度週期。 實際上,使用C D A Alloy C 1 5 1 5 0作爲形 狀保持板之構成材料製作表示於第1圖之電子裝置,實行 溫度週期試驗(―6 5°C〜1 2 0°C)時,即使超過 1 0 0 0週期之時候,也不會在焊料降起發生疲勞破壊確 認保持高可靠性之連接。 又,在使用於第1實施例之半導體封裝中,使用金屬 作爲構成形狀保持板之剛性材料,惟金靥係與其他之剛性 材料(例如陶瓷)相比較,具有高熱導率,除了散熱性良 好外,成形,加工性良好之容易彎曲加工或切斷加工,又 本紙張尺度述用中家標準(CNS)A4規格( 210X297公釐)_15_ <対先閲讀背而之注意事項再蜞巧本S ) 訂 I部中次秸卑局兵工消贫At竹社印來 6 6 4 8 r 屮-e^^LH-·1"於合竹.^印«':4 五、發明説明(13 ) 平坦性良好,具有即使發生翹曲等也容易恢復成原來之平 坦面的各種之優點。因此,可容易地成形平坦性良好的形 狀保持板;,並可得到散熱性良好的半導體封裝。 作爲構成形狀保持板之剛性材料,分別選擇金屬(例 如C D A Alloy C15150)與陶瓷(例如氧化鋁 )*將比較此等之特性者表示於以下之表1。 【表1】 賁施例 比較例 形狀保持板之構成材料 C DA Alloy C15150 氧化鋁 熱膨脹係數(ppm/°c) 16.7 7 . 0 散熱性一熱導率(W · m/K) 3 7 3 1 5 〜2 0 成形*加工性 良好 在切斷端面容易發生龜裂 彎曲加工容易 帽形狀之成形不可能 平坦性 良好 不良 容易恢復成平坦面 容易翹曲、不容易恢復成 平坦面 以下說明本發明之第2實施例。 第3圖係剖面地表示本發明之第2實施例的半導體封 裝之要部者》又,在第3圖中,在與第1圖相同部分附與 相同記號而省略說明。 在該實施例之半導體封裝,係在半導體元件2 0及絕 本紙張尺度进用中國因家樣平-(rNS ) Λ4規格(2IOX297公麓) -16- ---------^-- {対先閱讀背而之ii意事項再读巧本頁)
,1T 6 6 A7 B7 :-¾..部中央料卑局β-T消贤合竹社印欠 五、發明説明(14 ) 緣薄膜1 7之上側,配置具有形狀保持性之散熱帽體(形 狀保持板一體型散熱帽體)28 ·該散熱帽體2 8經由熱 可塑性聚酯系樹脂等所構成之黏接劑層23 ,被黏接於半 導體元件2 0之上面及絕緣薄膜1 7之上面。該形狀保持 板一體型散帽體28由如SUS 310或C D A Alloy C15150 之具有 13xl〇-6 〜17x 1 0_6/K之熱膨脹係數的金饜所構成。 在該實施例之半導體封裝,也將此搭載於玻璃環氧配 線基板2 7上,經由焊料***2 6實行所需要之連接,即 可得到高可靠性之連接。亦即,在以焊料***2 6電氣式 與機械式地連接第2實施例的半導體封裝之外部連接端子 (連接襯墊),及母板的玻璃環氧配線基板27之連接襯 墊的電子裝置,熱週期時依應力集中之翹曲不容易發生在 焊料***26,可保持高可靠性之連接。 又,由於在第2實施例之半導體封裝,係代替重叠配 置形狀保持板與散熱性之蓋板|配設一倂具有此種功能的 形狀保持板一體型散熱帽體2 8,且此爲由如S U S 3 1 0或C D A Alloy C15150之金屬所構成。 因此,不但可將整體半導體封裝及搭載封裝之電子裝置成 爲較薄,還可容易成形散熱帽體,並可簡化製程。又,可 減少零件數》又,由於形狀保持板一體型散熱帽體2 8與 絕緣薄膜1 7之黏接面積較大,使散熱路徑之剖面積變大 ,故散熱性良好。 又,本發明係並不被限定於上述之第1及第2實施例 {計先閱讀背面之注意事項再iftK·本頁) 訂 本紙乐尺度適用中國g家標準(CNS Μ4規格(2)0X297公釐) •17· 46 6 7 1 8 . Α7 . ____Β7 五、發明説明(15 ) 的半導體封裝及電子裝置者•在不超越發明之趣旨之範圍 內,可作各種變形•例如作爲母板,除了玻璃環氧配線基 板以外,也可使用如玻璃聚醯亞胺配線基板或玻璃B T樹 脂配線基板的玻璃樹脂配線基板,或將如氯化鋁或氮化鋁 之陶瓷作爲絕緣基板的陶瓷配線基板》 (發明之效果) 由以上之說明可知,依照本發明之電子裝置,由於作 爲形狀保持板或具有形狀保持性的覆蓋構件之構成材料* 使用具有與母板近似之熱膨脹係數的金屬,整體半導體封 裝之熱膨脹係數成爲與母板之熱膨脹係數大約相等,因此 ,在實際之使用環境等,可緩和起因於週期地施加之熱性 負載而發生在連接部之應力》因此,可提高半導體封裝與 母板之連接的可靠性。 又,依照本發明之半導體封裝,由於將此搭載於母板 時,可以緩和起因於形狀保持板或具有形狀保持性的覆蓋 構件之熱膨脹係數與母板之熱膨脹係數之相差之應力,因 此,可抑制連接部之焊球等之***的翹曲,不容易發生疲 勞破壞。因此•可大幅提高電子裝置之連接可靠性。 (圖式之簡單說明) 第1圖係表示本發明之第1實施例的電子裝置之要部 之構成的部面圖。 第2圖係表示於第1圖之電子裝置中,介經熱膨脹係 本紙張尺度適圯中囯國家標苹{ ΓΝ5 ) Λ4規格(210X297公麓).-|g - (对先閱讀背面之注意事項再填巧本頁) 訂 ^-'""中".^泣^^^工^£^^/^竹,71印^· 4 6 6 7 1:: at B7五、發明説明(16 ) 數之不同金屬來構成形狀保持板並介經模擬實行溫度週期 試驗之結果的圖表8 第3瞳係表示本發明之第2實施例的半導體封裝之要 部之構成的剖面圖。 第4圖係表示以往之Ta p e — BGA型半導體封裝 之構成的斜視圖。 第5圖係表示將QFP實裝於母板之電子裝置的剖面 圖。 (記號之說明) 17 :絕緣薄膜,17a :元件孔,19 :內引線, 20 :半導體元件,21 :樹脂封閉層,22 :形狀保持 板,23 :黏接劑層,24 :蓋板,26 :焊料***, 2 7 :玻璃環氧樹脂,2 8 :形狀保持板一體型散熱帽體 ii先鬩讀背面之注δ事項再填艿本頁) 訂 本紙張尺度中國囤家標卒(「NS ) Λ4規格(210Χ 297公龙) -19-
Claims (1)
- 經濟部智慧財產局員工消費合作社印製 ο 6 7 1 Β ή a ^ : B8 ... -_ -TS ______ C—-^~·' D8~ 六、申請專利範圍 附件一A :第87〖丨3 7 2 7號專利申請案 中文申請專利範圍修正本 民國90年8月修正 1 · 一種電子裝置,係具備:在一主面配設連接端子 的配線基板;及具有元件孔|在一主面分別配設突出於外 部連接端子與上述元件孔的內引線的配線薄膜,及具有配 設於該配線薄膜之上述元件孔內,電氣式地連接於上述內 引線的半導體先件,及由具有舆上述配線基板之熱膨脹係 ;數大約相等之熱膨脹係數之金屬所構成,具有配設於圍繞上 述配線薄膜之另一主面之上述元件孔之領域的框形之形狀 保持板的半導體封裝;及電氣式與機械式地連接上述半導 體封裝之外部連接端子與上述配線基板之連接端子的*** 的電子裝置’其特徵爲:上述形狀保持板係由2 5 C r -2〇Νι不銹鋼,或包含〇·〇1〜〇.〇3重量%之 Z r的銅合金所構成者。 2 ·如申請專利範圍第1項所述之電子裝置,其中, 上述***係P b — S η系之焊料***者。 3 ·如申請專利範圍第1項所述之電子裝置,其中, 上述半導體封裝的半導體元件之外側配設覆蓋構件者。 4 如申請專利範圍第1項所述之電子裝置,其中,.· 上述配線基板係疊層玻璃布-環氧樹脂含浸層與銅配線層 的玻璃環氧配線基板:上述形狀保持板係由具有1 3 X 1 0 ' 6〜1 7 X 1 0 6 (/ Κ )之熱膨脹係數的金屬所構 本紙張尺度逋用中國國家標率{ CNS ) A4规格(2丨0乂297公董) ^^^1 ^^^^1 ^^^^1 ^^^^1 Λί ^^^^1 I inv— mt 分 T" (請先聞讀背面之注意事項再填窝本頁) 6 6 4 ABCD 々、申請專利範圍 成者。 5 . —種電子裝置,係具備:在一主面配設連接端子 的配線基板;及具有元件孔,在一主面分別配設突出於外 部連接端子與上述元件孔的內引線的配線薄膜,及具有配 設於該配線薄膜之上述元件孔內,電氣式地連接於上述內 引線的半導體元件,及具有上述之形狀保持性,由具有與 上述配線基板之熱膨脹係數大約相等之熱膨脹係數之金屬 所構成,配置成覆蓋上述半導體元件之外側,具有黏接於 上述配線薄膜之另一主面之覆蓋構件的半導體封裝;及電 氣式與機械式地連接上述半導體封裝之外部連接端子與上 述配線基板之連接端子的***的電子裝置|其特徵爲:上 述覆蓋構件係由2 5 C r — 2 0 N i不銹鋼,或包含 0 0 1〜0 · 0 3重量%之Z r的銅合金所構成者。 6 .如申請專利範圍第5項所述之電子裝置,其中, 上述***係P b - S η系之焊料***者。 7 ,如申請專利範圍第5項所述之電子裝置,其中, 上述配線基板係疊層玻璃布一環氧樹脂含浸層與銅配線層 的玻璃環氧配線基板:上述覆蓋構件係由具有1 3 X 1 0 6〜1 7 X 1 0 6 (/ Κ )之熱膨脹係數的金屬所構 成者。 8 · —種半導體封裝,係具備:具有元件孔,在一主 面分別配設突出於外部連接端子與上述元件孔的內引線的 配線薄膜,及具有配設於該配線薄膜之上述元件孔內,電 氣式地連接於上述內引線的半導體元件,及具有1 3 X 本纸張尺度適用中國國家橾準(CNS ) Α4規格(210X297公釐) -2 - (請先聞讀背面之注意事項再填寫本X ) 衣 訂 經濟部智慧时產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 Α8 Β8 C8 D8 々、申請專利範圍 T 1 0 6〜1 7 X 1 0 _ s (/ K )之熱膨脹係數的金屬所構 成,配設於圍繞上述配線薄膜之另一主面之上述元件孔之 領域的框形之形狀保持板的半導體封裝,其特徵爲:上述 形狀保持板係由2 5 C r — 2 0 N i不銹鋼,或包含 0 , 0 1〜0 . 03重量%之2 r的銅合金所構成者。 9 .如申請專利範圍第8項所述之半導體封裝,其中 ,在上述外部連接端子上,配設P b — S η系之焊料*** 者。 10 瘇半導體封裝,係具備:具有元件孔,在一 主面分別配設突出於外部連接端子與上述元件孔的內引線 的配線薄膜,及具有配設於該配線薄膜之上述元件孔內, 電氣式地連接於上述內引線的半導體元件。及具有形狀保 持性,由具有13X10 — 6〜17X10—6 (/κ)之熱 膨脹係數的金屬所構成,配置成覆蓋上述半導體元件之外 側,具有黏接於上述配線薄膜之另一主面之覆蓋構件的半 導體封裝,其特徵爲:上述如覆蓋構件係由2 5 C r -20Ni不銹鋼,或包含0 . 0 1〜0 _ 0 3重量%之 Z r的銅合金所構成者。 1 1 _如申請專利範圍第1 0項所述之半導體封裝, 其中,在上述外部連接端子上,配設P b _ S η系之焊料 ***者。 / 本紙張尺度速用中國國家標率(CNS ) A4規格(210X297公釐) -3 - 1^1 n^i ^^^1 - I i - - ^^^1 I ^^^1 n n^i 一eJ (請先閱讀背面之注意事項再填寫本頁)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23369597 | 1997-08-29 | ||
JP20400298A JP3724954B2 (ja) | 1997-08-29 | 1998-07-17 | 電子装置および半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
TW466718B true TW466718B (en) | 2001-12-01 |
Family
ID=26514231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087113727A TW466718B (en) | 1997-08-29 | 1998-08-20 | Electronic device and semiconductor package |
Country Status (4)
Country | Link |
---|---|
US (1) | US6097085A (zh) |
JP (1) | JP3724954B2 (zh) |
KR (1) | KR100308137B1 (zh) |
TW (1) | TW466718B (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5719440A (en) | 1995-12-19 | 1998-02-17 | Micron Technology, Inc. | Flip chip adaptor package for bare die |
US6861290B1 (en) | 1995-12-19 | 2005-03-01 | Micron Technology, Inc. | Flip-chip adaptor package for bare die |
USRE43112E1 (en) | 1998-05-04 | 2012-01-17 | Round Rock Research, Llc | Stackable ball grid array package |
US6117797A (en) * | 1998-09-03 | 2000-09-12 | Micron Technology, Inc. | Attachment method for heat sinks and devices involving removal of misplaced encapsulant |
US6198166B1 (en) * | 1999-07-01 | 2001-03-06 | Intersil Corporation | Power semiconductor mounting package containing ball grid array |
KR100377471B1 (ko) * | 1999-12-10 | 2003-03-26 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조방법 |
JP2002057252A (ja) * | 2000-08-07 | 2002-02-22 | Hitachi Ltd | 半導体装置及びその製造方法 |
KR100680731B1 (ko) * | 2000-09-01 | 2007-02-09 | 삼성전자주식회사 | 반도체 패키지 및 제조방법 |
JP2002270717A (ja) * | 2001-03-12 | 2002-09-20 | Rohm Co Ltd | 半導体装置 |
US20030218246A1 (en) * | 2002-05-22 | 2003-11-27 | Hirofumi Abe | Semiconductor device passing large electric current |
WO2004105454A1 (ja) * | 2003-05-23 | 2004-12-02 | Fujitsu Limited | 配線基板の製造方法 |
TWI246760B (en) * | 2004-12-22 | 2006-01-01 | Siliconware Precision Industries Co Ltd | Heat dissipating semiconductor package and fabrication method thereof |
US7851904B2 (en) * | 2006-12-06 | 2010-12-14 | Panasonic Corporation | Semiconductor device, method for manufacturing the same, and semiconductor device mounting structure |
DE102008006390A1 (de) * | 2008-01-28 | 2009-07-30 | Tesa Ag | Verfahren zur Verklebung von flexiblen Leiterplatten mit Polymermaterialien zur partiellen oder vollständigen Versteifung |
US8804339B2 (en) | 2011-02-28 | 2014-08-12 | Toyota Motor Engineering & Manufacturing North America, Inc. | Power electronics assemblies, insulated metal substrate assemblies, and vehicles incorporating the same |
CN102790034A (zh) * | 2011-05-17 | 2012-11-21 | 飞思卡尔半导体公司 | 具有散热器的半导体器件 |
KR101432486B1 (ko) * | 2012-10-08 | 2014-08-21 | 에스티에스반도체통신 주식회사 | 집적회로 패키지 제조방법 |
US20210043466A1 (en) | 2019-08-06 | 2021-02-11 | Texas Instruments Incorporated | Universal semiconductor package molds |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08213497A (ja) * | 1995-02-03 | 1996-08-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
SG45122A1 (en) * | 1995-10-28 | 1998-01-16 | Inst Of Microelectronics | Low cost and highly reliable chip-sized package |
JPH09181209A (ja) * | 1995-12-26 | 1997-07-11 | Hitachi Ltd | 半導体装置およびその製造方法 |
US5760465A (en) * | 1996-02-01 | 1998-06-02 | International Business Machines Corporation | Electronic package with strain relief means |
US5900312A (en) * | 1996-11-08 | 1999-05-04 | W. L. Gore & Associates, Inc. | Integrated circuit chip package assembly |
US5835355A (en) * | 1997-09-22 | 1998-11-10 | Lsi Logic Corporation | Tape ball grid array package with perforated metal stiffener |
-
1998
- 1998-07-17 JP JP20400298A patent/JP3724954B2/ja not_active Expired - Fee Related
- 1998-08-20 TW TW087113727A patent/TW466718B/zh not_active IP Right Cessation
- 1998-08-26 US US09/140,541 patent/US6097085A/en not_active Expired - Fee Related
- 1998-08-27 KR KR1019980034779A patent/KR100308137B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100308137B1 (ko) | 2001-12-17 |
KR19990023924A (ko) | 1999-03-25 |
US6097085A (en) | 2000-08-01 |
JP3724954B2 (ja) | 2005-12-07 |
JPH11135679A (ja) | 1999-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW466718B (en) | Electronic device and semiconductor package | |
TW494511B (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
TW302528B (zh) | ||
TW380360B (en) | Attaching heat sinks directly to flip chip and ceramic chip carriers | |
TW564533B (en) | Warpage-preventing substrate | |
CN107305875B (zh) | 双向半导体封装件 | |
JPH10163386A (ja) | 半導体装置、半導体パッケージおよび実装回路装置 | |
KR20010078059A (ko) | 반도체 장치 | |
TWI229394B (en) | Ball grid array semiconductor package with resin coated metal core | |
JPH04363032A (ja) | 半導体装置 | |
JP3443313B2 (ja) | 半導体装置及びその製造方法 | |
JP2006093679A (ja) | 半導体パッケージ | |
JPS6084845A (ja) | 封止半導体装置 | |
TWM610405U (zh) | 半導體元件及包括其的半導體元件封裝結構 | |
TW575952B (en) | Lower profile package with power supply in package | |
TW426870B (en) | Semiconductor device and the manufacturing method thereof | |
JPH07111278A (ja) | 樹脂封止パッケージおよび電子回路装置 | |
TW296473B (zh) | ||
TWI787986B (zh) | 可攜式電子裝置及其影像擷取模組 | |
JP4070055B2 (ja) | 半導体装置及び半導体装置用部材 | |
JP4398223B2 (ja) | 半導体装置 | |
TWI360217B (en) | Stacked packaging module and method for manufactur | |
TWI294676B (en) | Semiconductor package structure | |
JP2008060309A (ja) | 半導体装置 | |
TW452903B (en) | Thin semiconductor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |