JP3724606B2 - 半導体チップの接続構造及びこれに用いる配線基板 - Google Patents
半導体チップの接続構造及びこれに用いる配線基板 Download PDFInfo
- Publication number
- JP3724606B2 JP3724606B2 JP12288896A JP12288896A JP3724606B2 JP 3724606 B2 JP3724606 B2 JP 3724606B2 JP 12288896 A JP12288896 A JP 12288896A JP 12288896 A JP12288896 A JP 12288896A JP 3724606 B2 JP3724606 B2 JP 3724606B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- semiconductor chip
- electrode
- wiring board
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体チップの配線基板への接続構造及びこれに用いる配線基板に関する。
【0002】
【従来の技術】
半導体チップを配線基板に接続する方法として、両者の間に接着剤を介在させて加圧もしくは加熱加圧することで、半導体チップとこれに相対する電極を有する配線基板とを接着接合し、電極間の導通接続を得ることが知られている。
この場合の接着剤としては、絶縁性の接着剤を用いて両電極の直接接触により導電性を得たり、加圧により厚み方向のみに導電性の得られる程度の導電粒子を含有してなる異方導電性の接着剤を用いて両電極間に導電粒子を介在させる方法が知られている。
【0003】
【発明が解決しようとする課題】
最近、半導体チップの厚みを薄くすることで、例えばICカードや液晶表示体等の電子部品を薄型化し、携帯性や操作性等を向上する試みが行われている。
例えば薄型の電子部品として、プリペイドカードの厚みは約0.25mm、バーコードラベルの場合約0.15mm等であり、さらに薄型化の方向にある。これらに用いる半導体チップの厚みは、例えば従来の0.6mm程度から0.3mm程度への半減や、極端な場合0.02mm程度の厚さも検討され、厚みが減少する状況にある。
この場合、半導体チップと配線基板の間に接着剤を介在させて加圧もしくは加熱加圧すると、チップに反りが発生し接続信頼性が著しく低下する。また接続時に半導体チップの中央部が変形し易いので、残留応力による接着強度の低下や曲げ強度が不足して、薄型電子部品としての携帯に耐え難い欠点があった。
【0004】
さらに半導体チップは、厚みが減少することで撓み性が増加し携帯時の変形に耐え易くなるが、基板との接続部に気泡の混入などによる接着欠陥部が多くなると、前述のように曲げ強度が減少し信頼性が不足する。また接着剤の流動が不十分であると、電極同士あるいは電極と導電粒子との接触が不十分となり低い接続抵抗が得られない、などの欠点があった。
本発明は、上記欠点に鑑みなされたもので、半導体チップの厚みが薄い場合でも優れた接続信頼性を得ることが可能な半導体チップの配線基板への接続構造及びこれに用いる配線基板に関する。
【0005】
【課題を解決するための手段】
本発明は、周縁部に多数の電極を有する半導体チップと、これに相対する電極を有する配線基板の接続構造であって、前記半導体チップおよび/または配線基板の電極が絶縁面より突起してなり、少なくとも接続後の半導体チップの周縁部電極に囲まれた領域内に前記突起電極と略同等高さのダミー電極が設けられ、前記ダミー電極は接続面を投影した時、円状および/または多角形状で接続領域内に複数個存在し、厚みが0.3mm以下の前記半導体チップと配線基板とが接着剤で接続されてなる半導体チップの接続構造であって、前記のダミー電極が接続面を投影した時、半円弧状、コの字状のいずれかもしくはこれらの2種が接続領域内に複数個存在し配設されてなり、これらの非開口部が接続領域の中央部に向けて形成されてなる半導体チップの接続構造である。
【0006】
この時ダミー電極が、接続領域の中央から周縁に向けて放射状に配設されてなるものや、接続面が凹凸状であるもの、ダミー電極が導電性および/または絶縁性であり、接続領域の中央部に対し対称形に配設されてなる実施態様を含む。また、接着剤が加圧により厚み方向のみに導電性の得られる程度の導電粒子を含有し、必要によりさらに導電粒子に比べ小粒径で、かつ導電粒子に比べ硬質の粒子を含有してなる半導体チップの接続構造であり、さらに前記配線基板が、接続すべき半導体チップの周縁部電極に対応する電極と、この電極に囲まれた領域内に前記電極と略同等高さのダミー電極を設けてなり、前記ダミー電極は接続面を投影した時、円状および/または多角形状で接続領域内に複数以上が存在し、これらの頂点および/または非開口部が接続領域の中央部に向けて配設されてなる配線基板に関する。
【0007】
本発明を図面を参照しながら説明する。
図1〜4は本発明の一実施例を説明する半導体チップの接続構造の断面模式図である。図1及び2は半導体チップ1としてバンプレスチップを用いており、図3及び4はバンプつき(突起電極7)の場合を示す。
半導体チップ1は前述のように厚みを薄くする方向にあり、本発明はチップの撓み性が増加する薄い場合に特に有効である。また半導体チップ1は、シリコーン、ガリウムーヒ素等が代表的であるが、その他の類似の電子部品のチップ類であって良い。
【0008】
本発明の電極2は、半導体チップ1の配線であるAlが一般的であるが、Cu、Au、はんだ、Cr、Ni、Ag、Mo、Ta、Sn、ITO(酸化インジウム)、導電性インク類等で良く、これらを主体とする化合物や混合物もしくは複層構成であっても良い。
電極2の表面側には、電極2が露出するように厚みが5μm以下、通常1〜2μm程度の窒化ケイ素、酸化シリコーン、ポリイミド類等の絶縁層3が形成される。電極2の露出部には図3のように、通称バンプと呼ばれる突起電極7が形成されても良い。本発明ではバンプのないチップをバンプレスチップ(図1〜2)という。電極2が露出した部分は半導体チップ1の周縁部に形成されると、接続基板への入出力が容易であることから多用される。ここで周縁部とは、2辺以上(後述図5、c、d)であれば良い。突起電極7は基板4側(図2)に形成されても双方に形成(図略)されても良く、各種回路類や端子類を含むことができる。この場合、バンプレスチップは製造工程が短縮されるので好ましい。
【0009】
基板4としては、ポリイミドやポリエステルなどのプラスチックフィルム、ガラス・エポキシなどの複合体、シリコンなどの半導体、ガラスやセラミックスなどの無機物があり、必要により接着剤(図略)を介して回路5を有する。
回路5の材質としては特に限定されないが、電極2で例示したものと同様なものが適用可能である。回路5の厚みは0.1〜50μm程度である。一般的には厚みが数μm以上の場合は銅箔や導電性ペイントで形成される。また基板4面あるいは絶縁層3面からの凹凸がないか、あっても数μm以下とわずかな場合は、アディティブ法や薄膜法で電極類を得るのが代表的である。これらの材質や厚みは導電性や腐食性などの特性や経済性を考慮して選択される。
【0010】
ダミー電極6は、基板4(図1〜2)もしくは半導体チップ1(図3〜4)、あるいは双方(図略)の接続面側に形成され、形成部は接続後の半導体チップ1を投影した時に、少なくとも半導体チップ1の周縁部電極2に囲まれた領域内に前記突起電極と略同等高さに形成される。基板4側にダミー電極6を形成すると、回路加工時のめっきやエッチングにより回路と同時に形成可能なため特に好ましい。
ダミー電極6の詳細配置について、図5〜6の接続後の半導体チップの投影図を用いて以下に述べる。ダミー電極6は接続面を投影した時、円状および/または多角形状で接続領域内に複数以上が分割して存在する。基本的には直線状(図5a〜b)、エル字状やコの字状(図5a〜bの一部)、三角状(図5d)等の多角形状や円状(図5c)に形成可能で、それぞれ任意に組み合わせまたは複合して適用できる。
【0011】
この時、接続時の接着剤の流動性に配慮して、中央部から端部にかけて気泡が押出されて内部に残りにくい形状の配置とする。すなわち半導体チップ1の中央から端部にかけて接着剤の流動がスムーズに行える配置とすることである。
接着剤の流動がスムーズに行えるダミー電極の配置としては、図6に示すように周縁電極内の接続面8を投影した時、三角状(a)、エル(L)字状(b)、半円(弧)状(c)、及びコの字状(d)のいずれかもしくはこれらが2種以上配設され、これらの頂点および/または閉じられた辺が接続領域の中央部に向けて形成され、これらは複数以上に分割形成されることが、分割部が接着剤の流動をさらに促進するので好適である。
また同様な理由から、図6(a、b、e、f)で例示したように、ダミー電極6を接続領域の中央部から周縁に向けて放射状に配設することも良い。さらに図6(a)で表示したように接着剤の流動がスムーズに行えるように、角部に適当な丸みを持たせることも好適である。
【0012】
これらの場合、接着剤は接続領域の中央部から周縁に向けて流動がスムーズに行えるので接続部に気泡の混入がなく、電極同士あるいは電極と導電粒子との接触が十分となり低い接続抵抗が得られる。ダミー電極は複数以上に分割形成されることにより、分割部が接着剤の流路になり、さらに良好な前述の接続が得られる。
接続時の加熱加圧による接着剤の流動は、まず上下の電極間の接着剤が隣接電極間(スペース)に流動し、続いてスペースを充填しながら接続領域外のチップの外側にはみ出る。従って本発明ではスペースを充填しながら流動する工程が重要で、この時流動の妨げとならないようにダミー電極を配設する。
【0013】
図7に示すダミー電極6の断面図のように、電極の接続面の表面が凹凸状であると、導電粒子や硬質の粒子がこれらの電極上に保持され易い。また凹凸状を例えば溝(a)や波状すじ状(b、c)とすることで、接着剤の流動が一層スムーズに行えるので本発明の実施に好適である。この場合の凹部の深さは0.5μm以上が好ましく、1μm以上がより好ましい。凹部の深さは平均粗さ(JIS、B0601、10点平均粗さ)でも表示できる。また(d、e)のように、台形状や逆台形状とすることも、接着剤の流動性が向上するので好ましい。以上、ダミー電極6は半導体チップの周縁電極内の領域に設けた例で説明したが、周縁電極と混在して周縁電極の領域内に形成することも可能である。またダミー電極6は接続領域の中央に対して左右および/または上下対称形とすることが、接着剤の流動が均一になり気泡混入が少なく、また曲げに対する強度保持の点からも良好な接続が得られるので好ましい。
【0014】
ダミー電極6としては前述の電極2や回路5で例示した導電性の材料以外に、絶縁層3で例示したような絶縁性材料も適用可能である。すなわちダミー電極6は接続時の加圧もしくは加熱加圧する際に、大きな変形を生じずに接続できれば良い。従って、上述した基板や半導体チップの構成材料と同等以上の耐熱性を有すれば良い。
【0015】
本発明におけるダミー電極6の高さは突起電極7と略同等高さとするが、若干の考慮が必要である。すなわち図1の構成の回路5が突起電極を兼ねる場合は回路5と同等で良いが、図2〜4では回路5と突起電極7との和とする。また図3〜4のように突起電極7が絶縁層3上に形成されている場合には絶縁層3からの高さとする。
本発明に用いる接着剤11は図8のように、絶縁性の接着剤(図8a)を用いて両電極の直接接触により導電性を得ること(図2〜4で可能、突起電極7あり)や、加圧により厚み方向のみに導電性の得られる程度の導電粒子12を含有してなる異方導電性の接着剤(図8b)を用いて、両電極間に導電粒子を介在させる方法(図1〜4で可能)のどちらも採用できる。これらは液状でもフィルムでも良いが、一定厚みの連続状で入手が可能なフィルム状が好ましい。
また、図8bのような導電粒子を含有した異方導電性の接着剤を用いると、図1のように新たに突起電極7を設ける必要がなく、省資源及び工程的に低コストな点から有利であり好ましい。加圧により厚み方向のみに導電性の得られる程度の導電粒子12の含有量としては、絶縁性接着剤11に対し0.1〜15体積%程度、好ましくは0.3〜10体積%である。これらは接続ピッチや接続電極面積を考慮して決定される。
【0016】
さらに絶縁性接着剤11と異方導電性の接着剤を積層したフィルム状物(図8c〜d)は、絶縁性と導電性の機能を分離して接続できるので、特に高ピッチ接続に有用である。図1の構造を図8c(2層)の接着剤で接続した構成を図9に示す。基板4側の接着剤は導電粒子を含有しない接着剤11′の濃度が支配的であり、絶縁性の向上が得られる。
絶縁性接着剤11は、通常の熱可塑性を含めた電子部品用が適用できるが、反応性接着剤が好ましい。後者の例としては、熱や光により硬化性を示す材料が広く適用できる。これらは接続後の耐熱性や耐湿性に優れることから硬化性材料の適用が好ましい。中でもエポキシ系接着剤は短時間硬化が可能で接続作業性が良く、分子構造上接着性に優れる等の特徴から好ましく適用できる。
エポキシ系接着剤は、例えば高分子量のエポキシ、固形エポキシと液状エポキシ、ウレタンやポリエステル、アクリルゴム、NBR、ナイロン等で変性したエポキシを主成分とし、硬化剤や触媒、カップリング剤、充填剤などを添加してなるものが一般的である。
【0017】
本発明における硬化剤としては、接続部材の保存性を維持するために潜在性であることが好ましい。本発明でいう潜在性とは、反応性樹脂(例えばエポキシ樹脂)との共存下で、30℃以下で2ヶ月以上の保存性を有し、加熱下で急速硬化するものをいう。
導電粒子12としては、Au、Ag、Pt、Ni、Cu、W、Sb、Sn、はんだ等の金属粒子やカーボン等があり、またこれら導電粒子を核材とするか、あるいは非導電性のガラス、セラミックス、プラスチック等の高分子などからなる核材に、前記したような材質からなる導電層を被覆形成したものでも良い。さらに導電粒子12を絶縁層で被覆してなる絶縁被覆粒子や、導電粒子と絶縁粒子の併用なども適用可能である。
【0018】
粒径の上限は、微小な電極上に1個以上、好ましくは5個以上と多くの粒子数を確保するには小粒径粒子が好適であり、50μm以下、より好ましくは20μm以下である。粒径の下限は絶縁層3の厚みより大きなことや電極面の凹凸に対応可能とし、粒子の過度の凝集性を防止するために0.5μm以上、好ましくは1μm以上とすべきである。
これら導電粒子12の中では、はんだ等の熱溶融金属やプラスチック等の高分子核材に導電層を形成したものが、加熱加圧もしくは加圧により変形性を有し、積層時に回路との接触面積が増加し信頼性が向上するので好ましい。特に高分子類を核とした場合、はんだのように融点を示さないので軟化の状態を接触温度で広く抑制でき、電極の厚みや平坦性のばらつきに対応し易い接続部材が得られるので特に好ましい。
【0019】
また例えばNiやW等の硬質金属粒子や、表面に多数の突起を有する粒子の場合、導電粒子が電極や配線パターンに突刺さるので、酸化膜や汚染層の存在する場合にも低い接続抵抗が得られ、信頼性が向上するので好ましい。これら導電粒子12は、粒径の分布が少ない均一粒径の球状粒子が好ましい。粒径の分布が少ないと接続時の加圧により電極間で保持されて流出が少ない。粒径の分布幅としては、接続表面の凹凸を考慮して最大粒径の1/2以下とすることが好ましい。例えば高分子核材に導電層を被覆形成した変形性粒子の場合、中心径±0.2μm以内といった高精度の粒子もあり、特に好ましく適用できる。また硬質金属粒子の場合、電極に突刺さるので粒径の分布幅は最大粒径の1/2以下と比較的広くても良い。
【0020】
導電粒子と併用して硬質粒子を用いる(図8e)ことも可能である。硬質粒子としては、前述の導電粒子や絶縁粒子があり、接続電極のギャップ調節の作用がある。また加熱加圧時に接着剤の厚みを一定に制御できるので接着力を安定して得られる。ギャップ調節の場合、好ましくは粒径を導電粒子より小さくし、導電粒子に比べ硬質とする。絶縁粒子を併用した場合、隣接電極との絶縁性の向上も得られる。絶縁粒子としては、ガラス、シリカ、セラミックスなどの無機物や、ポリスチレン、エポキシ、ベンゾグアナミンなどの有機物があり、これらまた、球状、繊維状などの形状でも良い。これらは単独または複合して用いることができる。
【0021】
本発明によれば、半導体チップの厚みが0.3mm以下と薄い場合も、半導体チップの周縁部電極に囲まれた領域内に前記突起電極と略同等高さのダミー電極が存在するので、半導体チップと配線基板の間に接着剤を介在させて加圧もしくは加熱加圧してもチップに反りが発生せずに、接続信頼性が著しく向上する。
また接続時に半導体チップの中央部が変形し難いので、接触後に残留応力が残らず薄型電子部品としての携帯に十分耐え得る曲げ強度を有する。
ダミー電極は、接続時の接着剤の流動性に配慮して、中央部から端部にかけて気泡が押出されて内部に残りにくい形状の配置であるので、接続部に気泡の混入がなく低い接続抵抗と高い接続信頼性が得られる。
さらに好ましい態様としての配線基板の回路電極とダミー電極が略同等高さの場合、回路加工時のめっきやエッチングにより、同時に形成可能なため特別な工程を付加せずに簡単に形成できるので、低コストで入手が容易である。
【0022】
【実施例】
以下実施例でさらに詳細に説明するが、本発明はこれに限定されない。
実施例1
(1)半導体チップ
半導体チップとして、大きさ2×10mm、厚み100μm、接続面は厚み1.5μmの窒化ケイ素で覆われ、4辺の周縁部周囲にパッドと呼ばれる100μm角のアルミ電極の露出部が200個形成されているテスト用チップを用いた。
(2)配線基板
厚みが0.1mmのガラスエポキシ基板に、前記ICチップの電極パッドのサイズに対応する厚み15μmの銅箔よりなる回路端子、及び回路端子に囲まれた領域内に、前記回路(突起電極)と略同等高さの1辺が500μmの正三角形のダミー電極を、図5dのようにチップ中心側に三角形の頂点のくるようにエッチング法により配置形成した。領域内のダミー電極の占める面積比は約50%であり、平均粗さ(JIS)が1.4μmであった。
(3)異方導電フィルム
高分子量エポキシ樹脂とマイクロカプセル型潜在性硬化剤を含有する液状エポキシ樹脂(エポキシ当量185)の比率を20/80とし、酢酸エチルの30%溶液を得た。この溶液に、粒径8±0.2μmのポリスチレン系粒子にNi/Auの厚さ0.2/0.02μmの金属被覆を形成した導電性粒子を5体積%添加し、混合分散した。この分散液をセパレータ(シリコーン処理ポリエチレンテレフタレートフィルム、厚み40μm)にロールコータで塗布し、110℃、20分乾燥し厚み15μmの異方導電フィルムを得た。
(4)接続
前記異方導電フィルムを半導体チップより若干大きな3×12mmに切断し、配線基板に貼り付けた。この後セパレータを剥離し半導体チップのパッドと回路板の端子を位置合わせし、170℃、20kgf/mm2 、15秒で接続した。
(5)評価
相対峙する電極間を接続抵抗、隣接する電極間を絶縁抵抗として評価したところ、接続抵抗は0.1Ω以下、絶縁抵抗は108 Ω以上であり、これらは85℃、85%RH1000時間処理後も変化がほとんどなく良好な長期信頼性を示した。この接続体の断面を研磨し顕微鏡観察したところ、図1相当の接続構造であった。また半導体チップの反りはほとんど見られず、接続部に気泡もなかった。
【0023】
実施例2
実施例1と同様であるが、配線基板の構成を変えた。すなわち厚み250μmのポリエチレンテレフタレートフィルムにAgペーストにより、印刷法で厚み15μmの回路及びダミー電極(平均粗さが2.3μm)を形成した。同様に評価したところ、この場合も図1相当の接続構造であるが、半導体チップの反りは見られず、気泡混入も少なく良好な長期信頼性を示した。
接続抵抗はAgペースト回路のため、実施例1に比べ若干高いものの1Ω以下であり、絶縁抵抗は108 Ω以上であった。
【0024】
比較例1〜2
実施例1〜2と同様であるが、配線基板のダミー電極を設けなかった。
ガラスエポキシ(比較例1)及びフィルム(比較例2)基板と共に、接続抵抗が最大100Ω程度と高く、85℃、85%RH1000時間処理後にオープンが発生した。これらは半導体チップの中央部が凹んだ形の反りが見られた。
【0025】
実施例3〜4
実施例1〜2と同様であるが、異方導電フィルムに粒径3±0.1μmのNi粒子をさらに2体積%添加したものを用いた。同様に接続評価したところ、ガラスエポキシ(実施例3)及びフィルム(実施例4)基板共に、接続部の厚みはNi粒子の粒径3μm近くで一定厚みで接続され、ポリスチレン系粒子は変形して電極との接続面積が増加して接続され良好な長期信頼性を示した。
【0026】
実施例5
実施例1と同様であるが、配線基板のダミー電極の形状を1辺が1mmの外側に開いたエル字状とし、領域内のダミー電極の占める面積比は約40%とした。この場合も半導体チップの反りは見られず、良好な長期信頼性を示した。ダミー電極を中央部から端部にかけて気泡が押出されて内部に残りにくい構成としたので、接続部に気泡のない良好な接続が得られた。
【0027】
実施例6
実施例3と同様であるが、半導体チップのパッド上にAuバンプ(窒化ケイ素面からの高さ3μm)を形成した。この場合も良好な長期信頼性を示した。
ダミー電極は配線基板側のみに形成し半導体チップに形成しなかったが、Ni粒子の粒径3μm近くで接続され、良好な結果を示した。
【0028】
実施例7〜9及び比較例3
実施例1と同様であるが、半導体チップ及び配線基板のダミー電極の形状を変更した。
半導体チップは大きさ5mm角で、厚みを0.05mm(実施例7)、0.1mm(100μm…実施例8)、0.3mm(実施例9)、0.6mm(比較例)と変動させた、接続面は厚み1.5μmの窒化ケイ素で覆われ、4辺の周縁部周囲にパッドと呼ばれる100μm角のアルミ電極の露出部が100個形成されているテスト用チップを用いた。
配線基板は実施例1と同様で、厚みが0.1mmのガラスエポキシ基板に、前記ICチップの電極パッドのサイズに対応する厚み15μmの銅箔よりなる回路端子、及び回路端子に囲まれた領域内に、前記回路(突起電極)と略同等高さの幅ピッチが1mmの外側に開いたエル字状(図6b相当)とし、領域内のダミー電極の占める面積比は約60%とした。
実施例7〜9は、半導体チップの反りは見られず、良好な長期信頼性を示した。接続部に気泡のない良好な接続が得られた。半導体チップを接続した基板を丸棒を軸に曲げたところ、丸棒の半径が実施例7から順に10mm、25mm(実施例8)、40mm(実施例9)の変形迄電気的接続が保たれ、半導体チップの薄い程柔軟性があり、いずれも実用性を有するものであった。
一方、比較例3の従来厚みの半導体チップの場合、チップの柔軟性がないために、100mmで簡単に断線が発生し、曲げ強度に劣った。
【0029】
実施例10〜12
実施例7と同様であるが、ダミー電極の形状を半円状(図6c相当、実施例10)、コの字状(図6d相当、実施例11)、三角放射状(図6e相当、実施例12)とした。初期接続抵抗は実施例10から順に0.015、0.022、0.012Ωであった。各実施例で半導体チップの反りは見られず、良好な長期信頼性を示した。いずれも接続部に気泡のない良好な接続が得られた。
【0030】
比較例4
実施例7と同様であるが、ダミー電極の形状を3mm角の四角形とし接続領域の中央に1個形成した。この場合の接続抵抗の平均は12Ωであり、実施例7の0.010Ωに比べ接続抵抗が高く、ばらつきも大きかった。
比較例4の場合、接続時に接着剤が排除され難く、ダミー電極の周辺に気泡が多く観察された。またダミー電極が接続領域の中央に1個のみ形成されているので、曲げ試験で50mmに柔軟性接続が低下した。
【0031】
【発明の効果】
以上詳述したように本発明によれば、半導体チップの厚みが薄い場合にも、半導体チップの周縁部電極に囲まれた領域内に、前記突起電極と略同等高さのダミー電極が存在し、ダミー電極の配置を気泡の抜け易い配置としたので、チップの反りがなく柔軟な接続と優れた接続信頼性を得ることが可能である。
【図面の簡単な説明】
【図1】本発明の一実施例を示す接続構造の断面模式図である。
【図2】本発明の別の実施例を示す接続構造の断面模式図である。
【図3】本発明の別の実施例を示す接続構造の断面模式図である。
【図4】本発明の別の実施例を示す接続構造の断面模式図である。
【図5】本発明の一実施例を示すダミー電極付配線基板の平面図である。
【図6】本発明の一実施例を示すダミー電極の平面図である。
【図7】本発明の一実施例を示すダミー電極の断面模式図である。
【図8】本発明の実施に好適な接着剤の構成を示す断面模式図である。
【図9】本発明の他の実施例を示す接続構造の断面模式図である。
【符号の説明】
1.半導体チップ 2.電極
3.絶縁層 4.基板
5.回路 6.ダミー電極
7.突起電極 8.接続面
11.接着剤 12.導電粒子
13.硬質粒子
Claims (5)
- 周縁部に多数の電極を有する半導体チップと、これに相対する電極を有する配線基板の接続構造であって、前記半導体チップおよび/または配線基板の電極が絶縁面より突起してなり、少なくとも接続後の半導体チップの周縁部電極に囲まれた領域内に前記突起電極と略同等高さのダミー電極が設けられ、前記ダミー電極は接続面を投影した時、半円弧状、コの字状のいずれかもしくはこれらの2種が接続領域内に複数個存在し、さらにこれらの非開口部が接続領域の中央部に向けて形成されており、厚みが0.3mm以下の前記半導体チップと配線基板とが接着剤で接続されてなる半導体チップの接続構造。
- ダミー電極が、導電性および/または絶縁性であり、接続領域の中央に対し対称形に配設されてなる請求項1記載の半導体チップの接続構造。
- 接着剤が、加圧により厚み方向のみに導電性の得られる程度の導電粒子を含有してなる請求項1または2に記載の半導体チップの接続構造。
- 接着剤が、さらに導電粒子に比べ小粒径で、かつ導電粒子に比べ硬質の粒子を含有してなる請求項3記載の半導体チップの接続構造。
- 接続すべき半導体チップの周縁部電極に対応する電極と、この電極に囲まれた領域内に前記電極と略同等高さのダミー電極を設けてなり、前記ダミー電極は接続面を投影した時、半円弧状、コの字状のいずれかもしくはこれらの2種が接続領域内に複数個存在し、さらにこれらの非開口部が接続領域の中央部に向けて配設されてなる配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12288896A JP3724606B2 (ja) | 1995-05-22 | 1996-05-17 | 半導体チップの接続構造及びこれに用いる配線基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-122026 | 1995-05-22 | ||
JP12202695 | 1995-05-22 | ||
JP12288896A JP3724606B2 (ja) | 1995-05-22 | 1996-05-17 | 半導体チップの接続構造及びこれに用いる配線基板 |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005232227A Division JP3883010B2 (ja) | 1995-05-22 | 2005-08-10 | 半導体チップの接続構造及びこれに用いる配線基板 |
JP2005232226A Division JP3862090B2 (ja) | 1995-05-22 | 2005-08-10 | 半導体チップの接続構造及びこれに用いる配線基板 |
JP2005232225A Division JP3862089B2 (ja) | 1995-05-22 | 2005-08-10 | 半導体チップの接続構造及びこれに用いる配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0945731A JPH0945731A (ja) | 1997-02-14 |
JP3724606B2 true JP3724606B2 (ja) | 2005-12-07 |
Family
ID=26459247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12288896A Expired - Fee Related JP3724606B2 (ja) | 1995-05-22 | 1996-05-17 | 半導体チップの接続構造及びこれに用いる配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3724606B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5378261B2 (ja) * | 1997-02-14 | 2013-12-25 | 日立化成株式会社 | 回路部材接続用接着剤 |
KR100498848B1 (ko) * | 1998-12-21 | 2005-07-04 | 세이코 엡슨 가부시키가이샤 | 회로 기판 및 회로 기판을 사용한 표시 장치 및 전자 기기 |
JP2001222021A (ja) * | 2000-02-09 | 2001-08-17 | Seiko Epson Corp | 液晶装置及びその製造方法 |
WO2001097277A1 (fr) | 2000-06-16 | 2001-12-20 | Matsushita Electric Industrial Co., Ltd. | Procede d'encapsulation de pieces electroniques et une telle encapsulation |
JP2002304608A (ja) * | 2001-04-06 | 2002-10-18 | Toppan Printing Co Ltd | 非接触式icカード |
JP3866058B2 (ja) * | 2001-07-05 | 2007-01-10 | シャープ株式会社 | 半導体装置、配線基板及びテープキャリア |
JP2005057003A (ja) * | 2003-08-01 | 2005-03-03 | Sanyo Electric Co Ltd | 半導体集積回路装置 |
WO2007034764A1 (ja) | 2005-09-26 | 2007-03-29 | Matsushita Electric Industrial Co., Ltd. | 非接触型情報記憶媒体とその製造方法 |
JP4739895B2 (ja) * | 2005-09-30 | 2011-08-03 | オプトレックス株式会社 | 半導体集積回路 |
JP4685601B2 (ja) * | 2005-11-16 | 2011-05-18 | 新光電気工業株式会社 | 実装基板および半導体装置 |
JP2007213463A (ja) * | 2006-02-13 | 2007-08-23 | Dainippon Printing Co Ltd | 非接触データキャリア、非接触データキャリア用配線基板 |
JP4949718B2 (ja) * | 2006-04-06 | 2012-06-13 | アルプス電気株式会社 | 電子部品実装構造 |
JP5003067B2 (ja) * | 2006-09-06 | 2012-08-15 | 住友ベークライト株式会社 | 半導体装置およびその製造方法 |
US7973316B2 (en) * | 2007-03-26 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US7863106B2 (en) * | 2008-12-24 | 2011-01-04 | International Business Machines Corporation | Silicon interposer testing for three dimensional chip stack |
JP6344919B2 (ja) * | 2014-01-21 | 2018-06-20 | キヤノン株式会社 | プリント回路板及び積層型半導体装置 |
JP6795014B2 (ja) * | 2018-07-27 | 2020-12-02 | セイコーエプソン株式会社 | 電気光学装置、電子機器、および実装構造体 |
-
1996
- 1996-05-17 JP JP12288896A patent/JP3724606B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0945731A (ja) | 1997-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100273499B1 (ko) | 배선기판에전기접속된반도체칩을갖는반도체장치 | |
JP3724606B2 (ja) | 半導体チップの接続構造及びこれに用いる配線基板 | |
JP5825373B2 (ja) | 導電粒子配置シート及びその製造方法 | |
JP2007217503A (ja) | 異方導電性接着フィルム | |
WO1995004387A1 (en) | An electrical connecting structure and a method for electrically connecting terminals to each other | |
JPH08148213A (ja) | 接続部材、該接続部材を用いた電極の接続構造及び接続方法 | |
JP3862090B2 (ja) | 半導体チップの接続構造及びこれに用いる配線基板 | |
JP3862089B2 (ja) | 半導体チップの接続構造及びこれに用いる配線基板 | |
JP3856233B2 (ja) | 電極の接続方法 | |
JP3883010B2 (ja) | 半導体チップの接続構造及びこれに用いる配線基板 | |
JP2006339160A (ja) | 熱硬化性回路接続部材及びそれを用いた電極の接続構造、電極の接続方法 | |
JPH08148211A (ja) | 接続部材及び該接続部材を用いた電極の接続構造・接続方法 | |
JP2004006417A (ja) | 接続部材及びこれを用いた電極の接続構造 | |
JP2954241B2 (ja) | 異方導電フィルム | |
JPH08148210A (ja) | 接続部材 | |
JPH09147928A (ja) | 接続部材 | |
KR101117768B1 (ko) | 이방성 도전필름 | |
JP2004111993A (ja) | 電極の接続方法およびこれに用いる接続部材 | |
JP4670859B2 (ja) | 接続部材及びこれを用いた電極の接続構造 | |
JP2008112732A (ja) | 電極の接続方法 | |
JP4572929B2 (ja) | 接続部材及びこれを用いた電極の接続構造 | |
JPH08148212A (ja) | 接続部材及び該接続部材を用いた電極の接続構造・接続法 | |
JP2004165659A (ja) | 電極の接続方法および該方法で得た電極の接続構造 | |
JP2000040542A (ja) | 異方性導電膜およびそれを用いた電極接続構造 | |
JP2004020930A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050914 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |