KR100498848B1 - 회로 기판 및 회로 기판을 사용한 표시 장치 및 전자 기기 - Google Patents

Abstract

접착용 수지를 사용하여 반도체 칩을 베이스 기판상에 실장(實裝)한 구조의 회로 기판에 있어서, 베이스 기판에 대한 접착용 수지의 접착력을 향상시키고, 반도체 칩과 배선 기판과의 전기적인 접속 신뢰성을 향상시킨다.

회로 기판은 절연성 및 가요성을 갖는 베이스 필름(410)의 IC 칩 실장 영역에, 접착층 없이 입력 배선(420a) 및 출력 배선(420b)과 더미 배선층(422)을 각각 형성하여, IC 칩(450)이 접착용 수지(19) 중에 도전성 입자(21)를 분산시킨 이방성 도전막을 끼워서 실장되어 형성되고 있다. 더미 배선층(422)은 입력 배선(420a), 출력 배선(420b), 및 IC 칩의 전극(450a, 45Ob)과 절연되며, 복수의 개구부(422a)를 구비하고 있다.

Description

회로 기판 및 회로 기판을 사용한 표시 장치 및 전자 기기{Circuit Board, And Display Device Using The Same And Electronic Equipment}

본 발명은 반도체 칩을 베이스 기판 상에 플립 칩 실장(實裝)하여 형성된 회로 기판 및 이 회로 기판을 사용한 표시 장치 및 전자 기기에 관한 것이다.

근년, 기판의 소형 박형 경량화나, 절곡 가능한 구조에의 적응, 로울·투·로울(roll-to-roll process)에 의한 고생산성의 실현등의 이유로, FPC(Flexible Printed Circuit) 기판에 IC 칩 등의 전자 부품을 직접 실장하는 기술이 사용되도록 이루어져 왔다. 더구나, 이 기술에서는 TAB(Tape Automated Bonding) 기술과 같이 내부 도선을 필요로 하지 않기 때문에, 구리박(copper foil)이 얇게 되어, 배선의 미세 피치화가 용이하다.

도 16은 FPC 기판에 전자 부품이 실장된 경우인 종래 구조를 도시하는 단면도이다. 이 도면에 도시하는 바와 같이, IC 칩(450)의 입력 전극(450a)과 베이스 필름(410)에 미리 형성된 입력 배선(420a)은 접착용 수지(19) 중에 분산되는 도전성 입자(21)를 통하여 전기적으로 접합되며, 마찬가지로 IC 칩(450)의 출력 전극(450b)과 베이스 필름(410)에 미리 형성된 출력 배선(420b)은 접착용 수지(19) 중에 분산되는 도전성 입자(21)를 통해 전기적으로 접합되어 있다.

그러나, FPC 기판의 기초 부재인 베이스 필름(410)에는 일반적으로 수분이 침투하기 쉬운 PI(폴리이미드) 등의 유기계(organic) 필름이 사용되기 때문에, 실장면의 반대측(도면에 있어서 하측)으로부터 베이스 필름(410)을 침투한 습기가 IC 칩(450)의 배선 형성면에 도달하여, 이것에 의해 해당 IC 칩의 신뢰성이 저하되거나, 또는 베이스 필름(410)을 투과하여 전달된 광에 의한 광 누출(light leakage)에 의해, IC 칩의 성능이 저하한다는 결점이 있었다. 그리고, 이 결점은 베이스 필름(410)을 얇게 하면, 보다 현저해 진다.

또한, FPC 기판의 기초 부재인 베이스 필름(410)에는 표면 습성이 낮은 폴리이미드등이 사용되는 것이 일반적이기 때문에, 접착용 수지의 접합 강도가 매우 약하다.

더욱, 베이스 필름(410), IC 칩(450) 및 접착용 수지(19)의 각 재료의 열팽창 계수의 차이 등의 영향으로, 시간 경과적으로 접착 계면에 응력이 집중되어 더욱 접착력이 저하되어, IC 칩(450)의 전극과 FPC 기판의 배선 사이의 접속 불량이 발생하기 쉬운 문제가 있었다. 특히, 베이스 필름이 폴리이미드 등의 가요성을 갖는 얇은 재료인 경우에는, 베이스 필름측에서 습도의 침입이 있어, 보다 접착력의 저하가 발생되어, IC 칩(450)의 전극과 FPC 기판의 배선의 접속 불량이 발생하기 쉬운 문제가 한층 현저했다.

본 발명은 상기와 같은 점을 감안하여 이루어진 것으로, 그 목적은 접착용 수지를 사용하여 반도체 칩을 베이스 기판상에 실장한 구조의 회로 기판에 있어서, 하기의 어느 것인가의 과제를 해결할 수 있는 회로 기판 및 그것을 사용한 표시 장치 및 전자 기기를 제공하는 것에 있다.

1) 베이스 기판에 대한 접착용 수지의 접착력을 향상시킨다.

2) 반도체 칩과 배선 기판의 전기적인 접속 신뢰성을 향상시킨다.

3) 반도체 칩의 성능이나 신뢰성의 저하를 방지한다.

4) 베이스 기판측에서 접착 영역에의 습기의 침입을 저감한다.

(1) 본 발명에 따른 회로 기판은,

절연성을 갖는 기초 부재 및 상기 기초 부재 상에 설치된 복수의 기판측 단자를 갖는 배선 기판과,

복수의 반도체측 단자를 구비하여, 상기 반도체측 단자가 상기 기판측 단자에 전기적으로 접속되어, 상기 배선 기판에 실장된 반도체 칩을 가지며,

상기 배선 기판은 상기 반도체 칩이 실장되는 영역내로서 상기 기판측 단자보다 내측의 영역에, 상기 기판측 단자 및 상기 반도체측 단자와 절연된 더미 배선층을 구비하고 있다.

본 발명에 의하면, 반도체 칩의 실장면과는 반대측의 면에서, 기초 부재를 통해서 침투하는 습기의 일부가 더미 배선층에 의해서 저지된다. 따라서, 배선 기판에 반도체 칩이 실장된 영역의 기판측 단자나 반도체측 단자 등이 습기에 의해서 신뢰성의 저하를 일으킬 가능성이 저감된다. 반도체 칩을 배선 기판에 실장하는 경우, 그 실장 영역에서는 기판측 단자, 반도체측 단자 및 배선 패턴이 좁은 피치로 되어 있는 것이 대부분이며, 습기 등의 영향을 받아 단락이나 유사 단락의 발생이 발생하는 경향이 있다. 본 발명의 회로 기판에 있어서는, 그와 같은 문제의 발생을 저감할 수 있다.

또한, 반도체 칩에 있어서는, 광의 침입에 의해서 전류 누출이 발생할 수 있다. 그러나, 더미 배선층에 의해서, 기초 부재를 통해서 침입되는 광량이 삭감되기 때문에 그와 같은 전류 누출에 따른 반도체 칩의 성능 저하를 억제할 수 있다.

(2) 본 발명에 따른 회로 기판은 상기 반도체측 단자와 상기 기판측 단자가 전기적으로 접속된 부분을 봉입하여, 상기 반도체 칩을 상기 배선 기판에 접합하는 수지 봉입부를 추가로 갖는다.

본 발명에 의하면, 기초 부재의 표면 중 반도체 칩이 실장되는 영역내로서, 기판측 단자 보다도 내측 부분에, 더미 배선층을 설치하는 것으로 배선 기판에 대한 수지 봉입부의 접착 면적을 크게 할 수 있어, 그것에 의하여 접착력을 향상시킬 수 있다. 그 결과, 배선 기판에 대한 수지 봉입부의 접착력이 증가되어, 반도체측 단자와 기판측 단자와의 접속 신뢰성을 향상시킬 수 있다. 더욱, 더미 배선층이 베이스 기판측에서의 습도의 침입을 방지하기 위해서, 시간 경과 변화에 의한 수지 봉입부의 접착력의 저하를 억제할 수 있다. 더욱 그 더미 배선층은 수지 봉입부에 대한 접착성이 기초 부재보다도 높은 재료에 의해서 형성할 수 있기 때문에, 배선 기판에 대한 수지 봉입부의 접착력을 높일 수 있다.

(3) 본 발명에 따른 회로 기판은,

상기 수지 봉입부는 수지에 도전성 입자가 분산하여 혼입된 이방성 도전막에 의해 형성되어,

상기 반도체측 단자와 상기 기판측 단자는 상기 도전성 입자에 의해서 전기적으로 접속된다.

이와 같이 이방성 도전막에 의해서 반도체 칩과 배선 기판을 접합하면, TAB(Tape Automated Bonding) 실장에 있어서의 접합 공정과 몰드 공정의 2개의 공정에 상당하는 공정을, 1개의 공정으로서 실시할 수 있으며, 제조 공정을 단축할 수 있는 이점이 있다.

(4) 본 발명에 따른 회로 기판은 상기 더미 배선층이 상기 기판측 단자와 동일 재료에 의해서 형성되어 있다.

예를 들면, 기판측 단자가 Cu(동)를 사용하여 형성되는 경우에는, 그 기판측 단자와 동시에 더미 배선층을 Cu에 의해서 형성한다. 또한, 기판측 단자가 Cu의 표면에 Ni 도금이나, Au 도금 등을 실시하여 형성되는 경우에는 더미 배선층도 Cu의 표면에 같은 도금 처리를 실시하여 형성한다.

이것에 의해서, 더미 배선층과 기판측 단자를 동시에 형성하는 것이 가능해지고, 회로 기판의 제조 공정을 단순화할 수 있다.

(5) 본 발명에 따른 회로 기판은 상기 기초 부재가 가요성을 갖는 재료에 의해서 형성되어 있다.

예를 들면, 기초 부재를 폴리이미드 등과 같이 가요성을 갖는 재료에 의해서 형성한다. 가요성을 갖는 얇은 재료에 의해서 기초 부재를 형성하는 경우에는, 기초 부재가 외부 응력에 의해서 변형되기 쉽다. 그 때문에, 수지 봉입부에 의해서 반도체 칩을 배선 기판에 접합한 경우에는, 기초 부재와 수지 봉입부의 접착 계면에 국부적으로 응력이 집중되어 접착력이 저하되며, 반도체측 단자와 기판측 단자의 접속 불량이 발생하기 쉽다. 또한, 기초 부재가 폴리이미드 등의 얇은 재료인 경우에는, 기초 부재측에서의 습기의 침입에 의해서, 접착력의 저하가 발생되어 시간이 경과함에 따라서 전극 단자간의 접속 불량이 발생하기 쉽다. 따라서, 이러한 가요성을 갖는 기초 부재를 사용한 배선 회로에 접합제를 사용하여 반도체 칩을 실장한 회로 기판에 있어서, 본 발명과 같이 기초 부재의 표면 중 반도체 칩이 실장되는 영역내로서 기판측 단자보다도 내측 부분에 더미 배선층을 설치하면, 기초 부재에 대한 수지 봉입부의 접착력이 향상되어, 반도체측 단자와 기판측 단자와의 접속 신뢰성을 높일 수 있다.

(6) 본 발명에 따른 회로 기판은 상기 기초 부재와, 상기 더미 배선층 및 상기 기판측 단자가 접착층을 사이에 두지 않고서 직접 접합되어 있다.

이와 같이 접착층을 사이에 두지 않고, 기초 부재에 직접 더미 배선층 및 기판측 단자를 형성하면, 접착제에 의한 전류 누출의 감소나 접착제의 팽윤(swell) 방지, 배선 기판의 가요성 향상 등을 도모하는 것이 가능해진다.

(7) 본 발명에 따른 회로 기판은,

평면에서, 상기 더미 배선층에 접하여 기초 부재가 노출된 영역이며, 주위의 기초 부재가 노출된 영역에 연속되는 개방부를 추가로 가지며,

상기 더미 배선층이 평면에서, 상기 개방부에만 접한다.

본 발명에 의하면, 수지 봉입부로 형성되는 접착용 수지를 사이에 끼워 반도체 칩을 배선 기판에 가압할 때, 접착용 수지는 개방부를 통해서 외측 부분으로 밀쳐지기 때문에, 수지 봉입부에 잔류 응력이 발생되는 것을 저감할 수 있고, 또한 수지 봉입부의 두께를 균일하게 할 수 있다. 그것에 의하여, 기초 부재의 비틀림도 없어져 그 잔류 응력도 저감할 수 있기 때문에, 접속 신뢰성이 향상한다.

(8) 본 발명에 따른 회로 기판은 상기 더미 배선층이 1개의 연속된 영역으로서 형성되어 있다.

(9) 본 발명에 따른 회로 기판은 (8)에 있어서, 상기 더미 배선층은 사행 형상(serpentine)의 영역으로서 형성되어 있다.

(10) 본 발명에 따른 회로 기판은 (8)에 있어서, 상기 더미 배선층이 서로 병행하는 복수의 제 1 선분 영역과, 상기 제 1 선분 영역을 가로 질러 연장되는 제 2 선분 영역을 조합한 형상의 영역으로서 형성되어 있다.

(11) 본 발명에 따른 회로 기판은 (1) 내지 (6)의 어느 것인가에 있어서 상기 더미 배선층이 1개 이상의 개구부를 갖는다.

본 발명에 의하면, 반도체 칩이 실장되는 영역에서 개구를 갖는 더미 배선층이 기초 부재의 표면에 형성되어 있다. 따라서, 수지 봉입부에 의해서 반도체 칩을 배선 기판에 접합한 경우에는, 배선 기판과 수지 봉입부의 접합 계면이 요철 형상으로 되어, 수지 봉입부와 배선 기판의 접합력에 기계적으로 서로 맞물리는 것에 의한 강도 향상이 첨가되기 때문에, 접합의 신뢰성이 대폭적으로 개선된다.

(12) 본 발명에 관계되는 회로 기판은 (1) 내지 (6)의 어느 것인가에 있어서, 상기 더미 배선층이 기초 부재가 노출된 영역에 의해서 이격된 복수의 더미 배선 영역으로서 형성되어 있다.

본 발명에 의하면, 수지 봉입부에 의해서 반도체 칩을 배선 기판에 접합한 경우에는 배선 기판과 수지 봉입부의 접합 계면이 요철 형상으로 되어, 수지 봉입부와 배선 기판의 접합력에 기계적으로 서로 맞물리는 것에 의한 강도 향상이 가해지기 때문에 접합의 신뢰성이 대폭적으로 개선된다.

(13) 본 발명에 따른 회로 기판은 (12)에 있어서, 상기 복수의 더미 배선 영역이 부분적으로 연결되어 있다. 이것에 의해, 수지 봉입부에 의해서 반도체 칩을 배선 기판에 접합한 경우에 있어서의 수지 봉입부와 배선 기판의 밀착성을 향상시키는 것이 가능해진다.

(14) 본 발명에 따른 회로 기판은 (1) 내지 (6)의 어느 것인가에 있어서, 상기 더미 배선층이 해당 더미 배선층의 다른 영역보다 배선층의 두께가 얇은 오목부를 1개 이상 갖는다.

본 발명에 의하면, 수지 봉입부에 의해서 반도체 칩을 배선 기판에 접합한 경우에는 배선 기판과 수지 봉입부의 접합 계면이 요철 형상으로 되어, 수지 봉입부와 배선 기판의 접합력에 기계적으로 서로 맞물리는 것에 의한 강도 향상이 첨가되기 때문에 접합의 신뢰성이 개선된다.

(15) 본 발명에 따른 표시 장치는 (1) 내지 (14)의 어느 것인가에 기재의 회로 기판과,

상기 회로 기판이 전기적으로 접속된 접속 단자를 구비하는 평면 패널을 갖는다.

(16) 본 발명에 따른 표시 장치는 (15)에 있어서,

상기 평면 패널이 대향되는 한쌍의 기판과, 상기 한쌍의 기판 사이에 봉입된 액정을 갖는 액정 패널이며,

상기 접속 단자는 상기 한쌍의 기판의 적어도 한쪽에 형성되어 있다.

(17) 본 발명에 따른 전자 기기는 (15) 또는 (16)에 기재된 표시 장치를 표시 수단으로서 갖는다.

이하, 본 발명의 적합한 실시형태에 대해서, 도면을 참조하면서 더욱 구체적으로 설명한다.

1. <제 1 실시형태>

1.1 회로 기판

우선, 본 발명의 제 1 실시형태에 관계되는 회로 기판에 있어서의 실장 구조에 대해서 설명한다. 도 1은 이 회로 기판의 부분을 도시하는 평면도이고, 도 2는 도 1의 A-A선에 따른 위치에 있어서의 단면도이다. 도 1 및 도 2에서, 배선 기판으로서의 FPC(Flexible Printed Circuit) 기판(400)은 첫째, 절연성 및 가요성을 갖는 기초 부재로서의 베이스 필름(410)의 양면에 스패터링이나 증착 등에 의해서 구리 박막을 형성하며, 둘째, 이 구리 박막을 종래의 포토리소그래피 기술이나 에칭 등에 의해서 소정의 형상으로 패터닝(patterning)하고, 셋째, 패터닝한 구리 박막의 위에 구리 도금을 실시한 것이다. 또한, FPC 기판(400)으로서, 구리박에 폴리이미드의 전구체(precursor)인 폴리아믹산을 도포한 후, 이것을 가열 중합하여 폴리이미드화하여, 이 폴리이미드를 베이스 필름(410)으로서 배선 기판을 형성한 것을 사용해도 된다.

또, FPC 기판(4O0)으로서는 베이스 필름(410)의 양면에 구리박을 접착제에 의해서 적층 성형하여, 이후 소정의 형상에 패터닝한 것을 사용해도 되지만, 상술과 같이, 베이스 필름(410)에 배선 패턴을 직접 형성한 쪽이 인접하는 배선 패턴에 있어서 접착제에 의한 전류 누출이 없게 되는 점이나, 접착제의 팽윤이 발생하지 않는 점, 게다가 FPC 기판(400)의 가요성이 향상하는 점 등에 있어서 유리하다.

또한, 기초 부재인 베이스 필름(410)으로서는 폴리이미드 이외에, 예를 들면, 폴리에틸렌 테레프탈레이트나 폴리에스테르 등의 다른 유기계 필름을 사용해도 된다. 한편, FPC 기판(400)에 형성되는 배선 패턴에는 입력 배선(420a)이나 출력 배선(42Ob), 더미 배선층(422) 등이 포함된다.

한편, 직방체 형상의 IC 칩(450)(반도체 칩)은 그 일면의 둘레 테두리 부분에 반도체측 단자로서의 입력 전극(450a) 및 출력 전극(450b)을 다수 구비함과 동시에 입력 전극(450a) 및 출력 전극(450b)이 형성된 면을 하측으로 하여 FPC 기판(400)에 실장된다. 각 입력 전극(450a) 및 각 출력 전극(450b)은 예를 들면 Au 등으로 이루어지는 범프(돌기 전극)를 미리 구비하고 형성되어 있다. 이 IC 칩(450)과 FPC 기판(400)에의 접합에 있어서는, 우선 IC 칩(450)이 FPC 기판(400)의 소정 위치에, 에폭시등의 접착용 수지(19)에 도전성 입자(21)를 균일하게 분산시킨 필름 형상의 이방성 도전막(Anisotropic Conductive Film: ACF)을 끼워 위치된다. 그 후, IC 칩(450)은 가열된 상태로 FPC 기판(400)에 압박되어, 가압, 가열된 이방성 도전막을 사이에 두어 FPC 기판(400)에 접합된다. 이렇게하여, 배선 기판으로서의 FPC 기판(400)에 반도체 칩으로서의 IC 칩(450)이 실장된 회로 기판이 형성된다.

이 실장에 있어서는, 도 2에 도시되는 바와 같이, 입력 전극(450a)은 입력 배선(420a)(기판측 단자)에, 출력 전극(450b)은 출력 배선(420b)(기판측 단자)에 각각, 에폭시 수지나 광 경화성 수지 등의 접착용 수지(19)중에 적절한 비율로 분산시킨 도전성 입자(21)를 사이에 두어 전기적으로 접속되는 것으로 된다. 여기서, 접착용 수지(19)는 IC 칩(450)에 있어서 입력 전극(450a) 및 출력 전극(450b)이 형성된 면을 습기나, 오염, 응력 등으로부터 보호하여, IC 칩(450)을 FPC 기판(400)에 접합하는 수지 봉입부를 겸하고 있다.

이와 같이 이방성 도전막에 의해서 IC 칩(450)과 FPC 기판(400)을 접합하면, 종래의 TAB 실장에 있어서의, 접합 공정과 몰드 공정을 1개의 공정으로서 행할 수 있어 제조 공정을 단축할 수 있는 이점이 있다.

그런데, 본 실시형태에 있어서의 더미 배선층(422)은 기판측 단자인 입력 배선(420a) 및 출력 배선(420b)의 어느 것에도 접촉하지 않도록, IC 칩(450)이 실장되는 영역에서 형성되어, 도 1 및 도 2에 도시되는 바와 같이, 복수의 개구부(422a)를 구비하여 형성되고 있다. 이 때문에, IC 칩(450)이 실장되어 있는 영역에서는, 표면이 평활한 베이스 필름(410)이 노출되어 있는 면적이 저감되어, 개구부(422a)가 다수 존재하는 더미 배선층(422)이 존재한다. 따라서, 베이스 필름(410)과 접착용 수지(19)의 접착 강도에 첨가하여 더미 배선층(422)에 의한 기계적으로 서로 맞물린 구조에 의한 강도의 향상이 초래되는 것에 따라, 접착용 수지(19)와 배선 기판(400)과의 접합 강도는 현저히 향상하고 있다.

또한, 더미 배선층(422)의 존재에 의해서, IC 칩(450)이 실장되는 영역에서, 구리박이 존재하지 않은 것에 따라 베이스 필름(410)이 노출되어 있는 면적이 최소한으로 된다. 따라서, 도 2에 있어서 베이스 필름(410)의 하측으로부터 침투되는 습기는 더미 배선층(422)에 의해서 저지되어, 수지 봉입부인 접착용 수지(19)에 까지 거의 침투되지 않는다. 그것에 의하여, IC 칩(450)의 신뢰성 저하가 방지된다. 또한, 습기와 마찬가지로, 도면에 있어서 베이스 필름(410)의 하측으로부터 침입되는 광도 더미 배선층(422)에 의해서 거의 차단되어 IC 칩(450)의 전극 형성면(배선 형성면)에 침입되지 않기 때문에, 광 전류 누출에 의한 IC 칩(450)의 성능 저하도 방지된다.

또, 상기 실시형태에 있어서, 입력 전극(450a)과 입력 배선(420a)의 접합 및 출력 전극(450b)과 출력 배선(420b)의 접합은 각각 접착용 수지(19)중에 분산되는 도전성 입자(21), 즉 이방성 도전막을 사이에 두어 실시하는 것으로 하였지만 다른 접합 형태라도 된다. 예를 들면, 입력 배선(420a) 및 출력 배선(420b)을 형성하는 구리박에 Au 도금을 실시하여, 입력 전극(450a) 및 출력 전극(450b)의 Au 범프와의 사이에서 Au-Au 접합으로서도 좋다. 또한, 입력 배선(420a) 및 출력 배선(420b)을 형성하는 구리박에 주석 도금을 실시하여, 이것과 IC 칩(450)의 입력 전극(450a) 및 출력 전극(450b)의 Au 범프를 접촉 가열하는 것에 의해, Au-Sn 공정 결합해도 된다. 더욱, 입력 배선(420a) 및 출력 배선(420b)을 형성하는 구리박을 땜납 접합이 가능한 패턴으로 함과 동시에, IC 칩(450)의 입력 전극(450a) 및 출력 전극 (450b)에서의 범프의 재질을 땜납으로서, 땜납-땜납 접합으로서도 좋다. 이러한 접합에 있어서는, 수지 봉입부로서의 봉입재를 사용하여 IC 칩(450)를 몰드하는 것으로 된다.

또한, FPC 기판(400)에 실장되는 것은 IC 칩(450)에 한정되지 않는다. 예를 들면, FPC 기판(400)에 실장된 경우에 베이스 필름(410)을 통해서 침투된 습기나 광에 의한 영향을 받을 가능성이 있는 소자이면, 다른 능동 소자나 비능동 소자라도 된다.

더욱, 도전성 입자(21)를 분산시킨 접착용 수지(19)를 IC 칩(450)의 입력 전극(45Oa) 및 출력 전극(450b)에 집중시켜, 입력 전극(450a)과 입력 배선(420a) 및 출력 전극(450b)과 출력 배선(420b)을 각각 접합한 후 이것들의 접합 부분을 수지 봉입부로서 봉입재에 의해 몰드하도록 해도 된다.

첨가하여, 상기 더미 배선층(422)은 배선으로서는 사용되지 않기 때문에, 그 전위가 정해져 있지 않으면, 용량 성분이 발생하여 적합하지 못하다. 이 때문에 실제로는 접지 레벨의 배선에 접속하는 것이 적합하다.

1.2 표시 장치

상술과 같이, FPC 기판(400)에 IC 칩(450)을 실장하면, 그 공정에 필요한 시간은 와이어 본딩과 비교하여, IC 칩(450)의 접속 전극의 개수에 관계없이 일정하게 된다. 이 때문에, IC 칩(450)의 전극 개수가 매우 다수인 경우에, 그 생산성이 현저하게 향상된다. 여기서, 전극 개수가 매우 다수인 IC 칩으로서는 예를 들면, 표시 장치에 있어서의 데이터선 또는 주사선을 구동하는 구동 회로(드라이버)를 들 수 있다. 그래서, 이러한 실장 구조의 응용예로서 이러한 드라이버가 실장된 FPC 기판을 사용한 액정 장치에 대해서 설명한다.

도 3에 도시되는 바와 같이, 이 액정 장치(1)는 주로, 액정 패널(100)과 이 액정 패널(100)에 접합되는 2장의 FPC 기판(400X, 400Y)과 이것들의 FPC 기판(400X, 400Y)에 접속되는 제어 회로 기판(도시 않음)을 포함하여 구성된다. 이중, 액정 패널(100)은 복수의 데이터선 등이 형성된 소자 기판(200)과 복수의 주사선 등이 형성된 대향 기판(300)을 각 단자 영역(216, 316)을 외부에 돌출시켜, 또한, 서로 전극 형성면을 대향시킨 상태로 합친 구조로 형성되어 있다.

상세하게는 도 4에 도시되는 바와 같이, 소자 기판(200)중 대향 기판(300)과의 대향면에는 매트릭스 형상으로 배치된 복수의 화소 전극(234)과 열방향으로 연장되는 데이터선(신호선)(212)이 각각 형성됨과 동시에, 1열분의 화소 전극(234)의 각각이 1개의 데이터선(212)에 각각 TFD(Thin Film Diode) 소자(220)를 사이에 두어 접속되어 있다. 여기서, TFD 소자(220)는 기판측에서 보면, 제 1 금속막(222)과 이 제 1 금속막(222)을 양극 산화한 산화막(224)과 제 2 금속막(226)으로 구성되어, 금속/절연체/금속의 샌드위치 구조로 이루어져 있다. 이 때문에, TFD 소자 (220)는 정부 양방향의 다이오드로서의 스위칭 특성을 갖는 것으로 된다.

한편, 대향 기판(300)중 소자 기판(200)과의 대향면에는 주사선(312)이 데이터선(212)과는 직교하는 행방향으로 연장되며, 또한 화소 전극(234)의 대향 전극으로 되도록 배열되며, 또한, 컬러 필터는 도시가 생략되어 있지만, 각 화소 전극(234)에 대응하여 설치되어 있다. 이 때문에, 1개의 화소에 대응하는 액정 셀은 화소 전극(234)과 대향 전극인 주사선(312)과 이들 양 기판의 사이에 충전된 액정을 포함하여 구성된다.

그리고, 소자 기판(200)과 대향 기판(300)은 기판 주변에 따라 도포되는 밀봉재와, 적절하게 분산된 스페이서에 의하여 일정한 갭(간극)을 유지하고 있으며, 이 폐공간에 예를 들면, TN(Twisted Nematic)형의 액정이 봉입되어 있다. 더욱이, 소자 기판(200) 및 대향 기판(300)의 대향면에는 각각 소정의 방향으로 연마(rubbing) 처리된 배향막 등이 설치되는 한편, 그 각 배면에는 배향 방향에 따른 편광판이 각각 설치된다(모두 도시 생략). 단지, 고분자 중에 액정을 미소립으로서 분산시킨 고분자 분산형 액정을 사용하면, 상술의 배향막, 편광판 등이 불필요하게 된다. 또한 고분자 분산형 액정을 사용하면, 광 이용 효율이 높아지기 때문에 고휘도화(luminance)나 저소비 전력화 등의 점에서 유리하다.

이러한 구성에 있어서는, 데이터선(212)과 주사선(312)은 그 교차 부분에 있어서, 전기적으로 액정층과 TFD 소자(220)의 직렬 접속을 통하여 결합한 상태로 된다. 이 때문에, 주사선(312)에 인가되는 주사 신호와 데이터선(212)에 인가되는 데이터 신호에 의하여, TFD 소자(220)에 임계치 이상의 전압이 인가되면, 해당 소자가 온(on) 상태로 되어 해당 소자에 접속된 액정층에 소정의 전하가 축적된다. 그리고, 전하 축적후 해당 소자가 오프(off) 상태로 되어도, 액정층의 저항이 충분하게 높으면, 해당 액정층에 있어서의 전하의 축적이 유지된다. 이와 같이 TFD 소자(220)를 온 오프 구동하여 축적시키는 전하량을 제어하면, 화소마다 액정의 배향 상태가 변화되어, 소정의 정보를 표시하는 것이 가능해진다. 이 때, 각 액정층 마다에 전하를 축적시키는 것은 일부의 기간으로 되기 때문에, 각 주사선(312)을 시간 분할적으로 선택하는 것에 의해, 데이터선(212) 및 주사선(312)을 복수의 화소에 대해서 공통화한 시간 분할 다중 송신(multiplex) 구동이 가능해지고 있다. 또한, 주사선 및 데이터선의 형성을 반대로 하여, 주사선을 소자 기판(200)에, 데이터선을 대향 기판에 형성해도 된다.

그런데, 도 3에는 도시하지 않았지만, 소자 기판(200)의 단자 영역(216)에는 각 데이터선을 외부에 인출하기 위한 접속 단자인 데이터선 단자가 설치되어 있는 한편, 대향 기판(300)의 단자 영역(316)에는 각 주사선을 외부에 인출하기 위한 접속 단자인 주사선 단자가 기판의 하측에 설치되어 있다.

또한, FPC 기판(400X, 400Y)은 예를 들면, FPC 기판(400)과 IC 칩(450)과 더미 배선층(422)을 포함하여 구성된 상술의 회로 기판의 구조를 갖는 것이다. 이 중, FPC 기판(400X)에서는 각 데이터선을 구동하는 드라이버(450X)가 IC 칩으로서, 도 2와는 상하를 반전하여 실장된다. 이 때문에, FPC 기판(400X)에서의 더미 배선층(422X)은 도 3에 있어서 하측에 설치되는 것으로 된다. 한편, FPC 기판(400Y)에서는, 각 주사선을 구동하는 드라이버(450Y)가 IC 칩으로서, 도 2의 상하와 동일 방향에 실장된다. 이 때문에, FPC 기판(400Y)에서의 더미 배선층(422Y)은 도 3에 있어서 상측에 설치된다.

여기서, FPC 기판(400X)에 있어서는 그 일단에 위치하며, 또한 입력 배선을 각각 연장한 단자가 제어 회로 기판에 접합되는 한편, 그 타단에 위치하며 또한 출력 배선을 각각 연장한 단자가 소자 기판(200)의 단자 영역(216)에 형성된 접속 단자인 데이터선 단자에 접합된다. 마찬가지로, FPC 기판(400Y)에 있어서는 그 일단에 위치하고, 또한 입력 배선을 각각 연장한 단자가 제어 회로 기판에 접합되는 한편, 그 타단에 위치하며, 또한 출력 배선을 각각 연장한 단자가 대향 기판(300)의 단자 영역(316)에 형성된 접속 단자인 주사선 단자에 접합된다.

이러한 구성에 의해, 드라이버(450Y)는 제어 회로 기판으로부터 공급되는 제어 신호에 따라서, 주사 신호를 생성하여 대향 기판(300)의 각 주사선에 공급한다. 한편, 드라이버(45OX)는 제어 회로 기판으로부터 공급되는 제어 신호에 따른 데이터선을 소자 기판(200)의 각 데이터선에 공급한다. 이때, FPC 기판(400X, 400Y) 의 각각에 실장된 드라이버(450X, 450Y)에서는 실장 영역에 대응하여 설치된 더미 배선층(422X, 422Y)에 의해서, 신뢰성이나 성능의 저하가 방지되는 것은 상술한 바와 같다.

또한, 액정 패널로서는 이외에 TFD 소자를 갖지 않는 패시브 매트릭스 (passive matrix) 방식이나, 소자 기판에 주사선과 데이터선이 설치됨과 동시에, 그 교차 부분에 TFT(Thin Film Transistor) 소자를 통하여 화소 전극이 접속되는 액정 패널이라도 적용 가능하다.

1.3 전자 기기

1.3.1 프로젝터

다음에 상술한 액정 장치(1)를 전자 기기의 표시부에 사용한 예에 대해서 설명한다. 도 5는 이 액정 패널을 라이트 밸브로서 사용한 프로젝터의 구성예를 도시하는 평면도이다.

이 도면에 도시되는 바와 같이, 프로젝터(1100) 내부에는 할로겐 램프 등의 백색 광원으로 형성되는 램프 유닛(11O2)이 설치되어 있다. 이 램프 유닛(11O2)으로부터 사출된 투사광은 라이트 가이드(light guide)(1104)내에 배치된 4장의 미러(1106) 및 2장의 다이크로익 미러(dichroic mirror)(1108)에 의해서 RGB {R;Red(적색),G;Green(녹색),B;Blue(청색)}의 3원색으로 분리되어, 각 원색에 대응하는 라이트 밸브로서의 액정 패널(1110R, 1110B 및 1110G)에 입사된다.

액정 패널(1110R, 1110B 및 1110G)은 상술한 액정 패널로서, 화상 신호 처리 회로(도시 생략)로부터, FPC 기판(400X, 400Y)를 통하여 공급되는 R, G, B의 원색 신호로 각각 구동되는 것이다. 이것들의 액정 패널에 의해서 변조된 광은 다이크로익 프리즘(1112)에 3방향에서 입사된다. 이 다이크로익 프리즘(1112)에 있어서는 R 및 B의 광이 90도로 굴절되는 한편, G의 광이 직진된다. 따라서, 각 색의 화상이 합성되는 결과, 투사 렌즈(1114)를 통하여 스크린 등에 컬러 화상이 투사되는 것이 된다.

여기서, 액정 패널(1110R, 1110B 및 1110G)에는 다이크로익 미러(1108)에 의해서, R, G, B의 각 원색에 대응하는 광이 입사되기 때문에, 대향 기판(300)에 컬러 필터를 설치할 필요는 없다.

1.3.2 휴대 전화기

도 6은 상술한 액정 장치(1)를 전자 기기의 표시부에 사용한 다른 예인 휴대전화기(30)를 도시하고 있다. 이 휴대 전화기(30)는 안테나(31), 스피커(32), 액정 장치(10), 키 스위치(33), 마이크로폰(34) 등의 각종 구성 요소를 본체로서의 외장 케이스(36)에 격납함으로써 구성된다. 또한, 외장 케이스(36)의 내부에는 상기의 각 구성 요소의 동작을 제어하기 위한 제어 회로를 탑재한 제어 회로 기판(37)이 설치된다. 액정 장치(1)는 도 3에 도시한 액정 장치(1)에 의해서 구성된다.

이 휴대 전화기(30)로서는 키 스위치(33) 및 마이크로폰(34)을 통해서 입력되는 신호나, 안테나(31)에 의해서 수신된 수신 데이터 등이 제어 회로 기판(37)상의 제어 회로에 입력된다. 그리고 그 제어 회로는 입력된 각종 데이터에 근거하여 액정 장치(1)의 표시면내에 숫자, 문자, 도안 등의 상을 표시하여, 추가로 안테나(31)로부터 송신 데이터를 송신한다.

2. <제 2 실시형태>

제 2 실시형태는 더미 배선층의 형상이 제 1 실시형태와는 다르다. 그 외에 대해서는 제 1 실시형태와 마찬가지로 구성되어 있어 그 설명을 생략한다. 또한, 도면에 있어서, 제 1 실시형태와 동일한 각 부분에는, 제 1 실시형태와 동일 부호를 붙인다.

도 7은 본 실시형태의 배선 기판에 있어서의 실장 구조를 도시하는 평면도이고, 도 8은 도 7의 A-A선에 따른 위치에 있어서의 단면도이다. 도 7 및 도 8에 도시되는 바와 같이, 제 2 실시형태에 있어서의 FPC 기판(402)에 설치된 더미 배선층(424)에는 구리박이 제거되어 형성된 복수의 개구부로서의 슬릿(424a)이 IC 칩(450)의 종방향에 설치되어 있다. 이 때문에, 더미 배선층(424)이 설치된 영역은 IC 칩(450)으로부터 볼 때, 요철 형상으로 되기 때문에, 접착용 수지(19)에 의한 IC 칩(450)의 밀착성이 제 1 실시형태와 마찬가지로 향상된다.

또, 본 제 2 실시형태에 있어서는, 더미 배선층(424)에 설치되는 슬릿(424a)을 IC 칩(450)의 종으로 하였지만, 횡방향으로도 되고, 또한, 종방향 및 횡방향을 맞춘 십자상으로 해도 되며, 추가로 경사 방향이라도 된다.

3. <제 3 실시형태>

제 3 실시형태는 더미 배선층의 형상이 제 1 실시형태와는 다르다. 그 외에 대해서는 제 1 실시형태와 마찬가지로 구성되어 있어 그 설명을 생략한다. 또한, 도면에 있어서 제 1 실시형태와 동일한 각 부분에는 제 1 실시형태와 동일 부호를 붙인다.

상술한 제 2 실시형태로서는, IC 칩(450)의 밀착성은 향상하는 반면, 슬릿(424a)의 존재에 의해서, IC 칩(450)이 실장되어 있는 영역에서 베이스 필름(410)이 노출되는 면적은 증가한다. 이 때문에, 베이스 필름(410)을 침투하는 습기나 광량이 증가하는 결과, 제 1 실시형태와 비교하면 IC 칩(450)의 신뢰성이나 성능이 저하할 가능성이 있는 결점이 있다.

그래서, IC 칩(450)의 신뢰성이나 성능 등을 제 1 실시형태와 같은 레벨로 확보한 후에 IC 칩(450)의 밀착성을 향상시킨 제 3 실시형태의 회로 기판에 있어서의 실장 구조에 대해서 설명한다. 도 9는 이 회로 기판에 있어서의 실장 구조를 도시하는 평면도이고, 도 10은 도 9의 A-A선에 따른 위치에 있어서의 단면도이다. 도 9 및 도 10에 도시되는 바와 같이, 제 3 실시형태에 있어서의 FPC 기판(404)에 설치된 더미 배선층(426)에는 제 2 실시형태와 마찬가지로 복수의 슬릿(426a)이 설치되어 있지만, 제 2 실시형태와는 달리 슬릿(426a)에서 구리박은 제거되어 있지 않다. 즉, 도 10으로부터 분명한 바와 같이, 슬릿(426a)에서 구리박의 두께는 얇게 되어 있지만, 제거되어 있지 않다. 이 때문에, IC 칩(450)이 실장되어 있는 영역에서 베이스 필름(410)이 노출되어 있는 면적은 최소한으로 되기 때문에, 베이스 필름(410)을 침투하는 습기나 광은 더미 배선층(426)에 의해서 거의 저지된다. 그 결과, 제 1 실시형태와 마찬가지로, IC 칩(450)의 신뢰성이나 성능의 저하가 방지된다. 더욱, 더미 배선층(426)이 설치된 영역은 IC 칩(450)으로부터 볼 때, 요철 형상으로 되기 때문에, 접착용 수지(19)에 의한 IC 칩(450)의 밀착성이 제 1 실시형태와 마찬가지로 향상된다.

또한, 이러한 더미 배선층(426)은 다음과 같은 방법에 의해서 형성 가능하다. 예를 들면, 도 9에 있어서 더미 배선층(426)의 영역과 슬릿(426a)의 영역을 첨가한 평면 형상을 갖는 구리박의 패턴을 형성한 후에 슬릿(426a)에 상당하는 부분에 대해서 라이트 에칭(light etching)하는 방법이나, 반대로 도 9에 있어서 더미 배선층(426)의 영역과 슬릿(426a)의 영역을 첨가한 평면 형상을 갖는 구리박의 패턴을 형성한 후에, 슬릿(426a)에 상당하는 부분 이외에 대하여, 도금에 의해서 구리를 두껍게 부착하는 방법 등에 의해서 형성 가능하다.

4. <제 4 실시형태>

제 4 실시형태는 더미 배선층의 형상, 반도체측 단자 및 기판측 단자의 배열 및 회로 기판이 접속되는 액정 패널이 제 1 실시형태와는 다르다. 그 외에 대해서는, 제 1 실시형태와 같이 구성되어 있어 그 설명을 생략한다. 또한, 도면에 있어서, 제 1 실시형태와 동일한 각 부분에는 제 1 실시형태와 동일 부호를 붙인다.

도 11은 본 실시형태에 관계되는 액정 장치(1)를 도시하는 분해 사시도이다. 이 액정 장치(1)는 액정 패널(2)에 회로 기판(3)을 접속함으로써 형성된다. 또한, 필요에 따라서, 백라이트 등의 조명 장치, 그 밖의 부대 기기가 액정 패널(2)에 부설된다.

액정 패널(2)은 밀봉재(4)에 의해서 접착된 한쌍의 기판(6a 및 6b)을 가지며, 그것들의 기판간에 형성되는 간극, 소위 셀 갭(cell gap)에 예를 들면 STN(Super Twisted Nematic)형의 액정이 봉입되어 형성되고 있다. 기판(6a 및 6b)은 일반적으로 투광성 재료, 예를 들면 유리, 합성 수지 등에 의해서 형성된다. 기판(6a 및 6b)의 외측 표면에는 편광판(8)이 접착되어 있다.

한쪽의 기판(6a)의 내측 표면에는 전극(7a)이 형성되며, 다른쪽의 기판(6b)의 내측 표면에는 전극(7b)이 형성된다. 상기 전극은 줄무늬 형상 또는 문자, 숫자, 그 밖의 적합한 패턴 형상으로 형성된다. 또한, 상기 전극(7a 및 7b)은 예를 들면, ITO(Indium Tin Oxide: 인듐 주석 산화물) 등의 투광성 도전 재료에 의해서 형성된다.

한쪽의 기판(6a)은 다른쪽의 기판(6b)으로부터 돌출되는 돌출부를 가지며, 그 돌출부에 복수의 접속 단자(9)가 형성되어 있다. 상기 접속 단자(9)는 기판 (6a) 상에 전극(7a)을 형성할 때에 그것과 동시에 형성되며, 예를 들면 ITO에 의해서 형성된다. 상기 접속 단자(9)에는 전극(7a)에서 일체로 연장되는 부재 및 도통재(도시 생략)를 끼워서 전극(7b)에 접속된 부재가 포함된다.

또한, 전극(7a, 7b) 및 접속 단자(9)는 실제로는 매우 좁은 간격으로 다수 개가 기판(6a)상 및 기판(6b)상에 형성되지만, 도 11에서는 구조를 이해하기 쉽게 하기 위해서 그것들의 간격을 확대하여 모식적으로 도시하며, 더욱이 그것들 중의 수개를 도시하는 것으로 하여 다른 부분을 생략하고 있다. 또한, 접속 단자(9)와 전극(7a)의 연결 상태 및 접속 단자(9)와 전극(7b)과의 연결 상태도 도 11에는 생략되어 있다.

회로 기판(3)은 배선 기판(13) 상의 소정 위치에 반도체 칩로서의 액정 구동용 IC 칩(11)을 실장하며, 그 위에 배선 기판(13)상의 다른 소정 위치에 칩 부품(18)을 실장함으로써 형성된다. 배선 기판(13)은 예를 들면 폴리이미드 등의 가요성 기초 부재로서의 베이스 기판(15)의 위에 Cu 등에 의해서 배선 패턴(16)을 형성함으로써 제작된다.

이 배선 패턴(16)은 접착제 층에 의해서 베이스 기판(15) 상에 고착해도 되고, 스퍼터링법, 로울 코팅법 등의 막 형성법을 사용하여 베이스 기판(15) 상에 직접 고착해도 된다. 또, 배선 기판(13)은 에폭시 기판과 같이 비교적 경질로 두께가 두꺼운 기판 위에 Cu 등에 의해서 배선 패턴(16)을 형성함으로써도 제작할 수 있다.

배선 기판(13)으로서 가요성의 기초 부재{베이스 기판(15)}을 사용한 배선 기판(13) 상에 실장 부품을 실장하면 COF(Chip On Film) 방식의 회로 기판이 구성된다. 한편, 배선 기판(13)으로서 경질의 기초 부재(스페이스 기판)을 사용한 배선 기판 상에 실장 부품을 실장하면 COB(Chip On Board) 방식의 회로 기판이 구성된다.

도 11에 있어서, 배선 패턴(16)에는 회로 기판(3)의 한쪽 측부에 형성되는 출력용 단자(16a) 및 그것에 대향되는 측부에 형성되는 입력용 단자(16b)가 포함된다. 또한, 배선 패턴(16)중 액정 구동용 IC 칩(11)을 실장하기 위한 영역에 있는 부분은 기판측 단자(17)를 구성한다.

액정 구동용 IC 칩(11)은 그 접합면 즉 능동면에 반도체측 단자로서의 복수의 범프(14)를 갖는다. 이 액정 구동용 IC 칩(11)은 접합제로서의 이방성 도전막(12)에 의해서 베이스 기판(15)상의 소정 위치에 실장된다. 그리고, 칩 부품(18)은 땜납에 의해서 베이스 기판(15)상의 다른 소정 위치에 실장된다. 여기서, 칩 부품(18)으로서는, 콘덴서, 저항 등의 수동 부품이나, 커넥터 등의 전자 요소가 고려된다.

이방성 도전막(12)은 도 12에 도시되는 바와 같이, 접착용 수지(19) 중에 복수의 도전성 입자(21)를 혼합함으로써 형성된다. 액정 구동용 IC 칩(11)은 이방성 도전막(12)내의 접착용 수지(19)에 의해서 베이스 기판(15)에 고착되며, 또한, 액정 구동용 IC 칩(11)의 범프(14)가 이방성 도전막(12)내의 도전성 입자(21)에 의해서 배선 패턴(16)의 기판측 단자(17)에 도전 접속된다.

도 12에 도시하는 회로 기판(3)을 제작할 때는 우선, 베이스 기판(15) 상에 소정 패턴의 배선 패턴(16)을 형성하여 배선 기판(13)을 제작하여, 다음에 이방성 도전막(12)을 사이에 끼워 액정 구동용 IC 칩(11)을 배선 기판(13)의 소정 위치에 위치시킨 상태로 그 액정 구동용 IC 칩(11)을 가열 압착하여 이방성 도전막(12) 중의 접착용 수지(19)를 용융 상태로서, 이것에 의해 액정 구동용 IC 칩(11)을 배선 기판(13)상에 실장한다.

그 후, 배선 기판(13)상에 있어 칩 부품(18)(도 11참조)를 실장하는 위치에 인쇄, 분배(dispensing) 등에 의해서 땜납을 패터닝하며, 더욱 그 땜납 패턴의 위에 칩 부품(18)을 위치시키며, 그 상태의 배선 기판(13)을 200℃∼25O℃로 가열한 고온로의 로내에 단시간 삽입하여 가열하며, 더욱 그 로의 외부로 꺼내어 냉각한다.

이 때의 삽입 시간은 땜납을 용융시키는 데 충분한, 가능한 한 짧은 시간이다. 땜납에 관한 상기의 일련의 처리, 소위 땜납 리플로 처리(reflow process)가 종료되면, 이미 액정 구동용 IC 칩(11)이 실장되어 있는 배선 기판(13)상의 소정 위치에 칩 부품(18)이 땜납에 의해서 실장된 상태로 된다.

여기서, IC 칩(11)을 배선 기판(13)에 실장하는 공정과, 칩 부품을 배선 기판(13)에 실장하는 공정은 순서가 반대로 되어도 된다. 즉, 칩 부품(18)을 배선 기판(13)에 실장한 후에, IC 칩(11)을 배선 기판(13)에 실장해도 된다.

이상과 같이 하여 구성된 회로 기판(3)은 도 12에 있어서, 이방성 도전막(22)에 의해서 액정 패널(2)의 기판(6a)의 돌출부에 접속된다. 이방성 도전막(22)은 이방성 도전막(12)과 마찬가지로 접착용 수지 및 그것에 혼입된 도전성 입자에 의해서 형성되어 있고, 도 12에 도시되는 바와 같이, 그 접착용 수지에 의해서 회로 기판(3)과 기판(6a)이 고착되며, 도전성 입자에 의해서 회로 기판측의 출력용 단자(16a)와 기판측의 접속 단자(9)가 도전 접속된다.

더욱, 회로 기판(3)에 있어서는, 베이스 기판(15)의 표면 중 액정 구동용 IC 칩(11)이 실장되는 영역내로서 기판측 단자(17)보다도 내측 부분에 더미 배선층(23A)이 설치되어 있다. 상기 더미 배선층(23A)은 도 13에 도시되는 바와 같이, 좌우의 한 방향에 따라 서로 평행하게 나열된 독립된 복수의 선분 패턴{IC 칩(11)의 짧은 변에 평행한 복수의 선분 패턴}에 의해서 형성되어 있다. 상기 선분 패턴간에는 외측을 향하여 개방된 개방부(24)가 형성되어 있다.

이 더미 배선층(23A)은 전용의 공정을 경유하여 독자적으로 형성할 수도 있지만, 본 실시형태에서는 기판측 단자(17)나 배선 패턴(16)을 종래의 패터닝법, 예를 들면 포토리소그래피법에 의해서 형성할 때에, 동일 재료, 예를 들면 Cu 등에 의해서 동시에 형성한다. 또한, Cu 등에 의해서 형성되는 기판측 단자(17)의 표면에는 Ni 도금, Au 도금, Sn 도금, 땜납 도금등이 실시되는 것이 있지만, 그 경우에는 더미 배선층(23A)의 표면에도 같은 도금이 된다.

또, 상기의 도금 처리에 있어서, 본 실시형태의 더미 배선층(23A)은 서로 전기적으로 절연된 선분 패턴에 의해서 형성되어 있기 때문에, 전해 도금 처리를 사용하는 것은 어렵고, 따라서 더미 배선층(23A)에 대한 도금 처리는 무전해 도금 처리에 의해서 행하는 것이 적합하다.

더미 배선층(23A)은 Cu 등의 금속을 주 요소로서 그 표면에 Ni 도금, Au 도금 등의 도금이 된 구조이기 때문에, 폴리이미드등에 의해서 형성되는 스페이스 기판(15)과 비교하여 이방성 도전막(12)내의 접착용 수지에 대한 접착성이 높다. 또한, 더미 배선층을 설치한 것으로 스페이스 기판측의 접합제의 접착 면적이 커진 것에 따라서도 접착력이 향상된다. 이것에 첨가하여, 더미 배선층은 베이스 기판측으로부터 습도의 침입을 방지하여, 시간에 변화에 의한 접합제의 접착력 저하를 억제할 수 있다. 따라서, 베이스 기판(15)중 액정 구동용 IC 칩(11)이 실장되는 영역내에 더미 배선층(23A)을 설치하면, 이방성 도전막(12)과 베이스 기판(15)과의 사이의 접착력, 즉 액정 구동용 IC 칩(11)과 베이스 기판(15) 사이의 접착력이 강하게 되어, 그 결과, 베이스 기판(15)에 대한 액정 구동용 IC 칩(11)의 접속 신뢰성이 향상된다.

또한, 더미 배선층(23A)에는 개방부(24)가 형성되기 때문에, 이방성 도전막(12)을 베이스 기판(15)에 가열 압착하였을 때, 가압된 이방성 도전막(12)의 일부는 상기 개방부(24)를 통해서 외측으로 유출된다. 이것에 의해, 이방성 도전막(12)에 잔류 응력이 발생하는 것을 저감할 수 있고, 또한 이방성 도전막(12)의 두께를 균일하게 할 수 있다. 그 결과, 베이스 기판(15)의 비틀림도 없어지고 잔류 응력도 저감할 수 있다.

5. <제 5 실시형태>

제 5 실시형태는 더미 배선층의 형상이 제 4 실시형태와는 다르다. 그 외에 대해서는, 제 4 실시형태와 마찬가지로 구성되어 있어 그 설명을 생략한다. 또한, 도면에 있어서, 제 4 실시형태와 같은 각 부분에는, 제 1 실시형태와 동일 부호를 붙인다.

도 14는 본 실시형태의 회로 기판을 액정 구동용의 IC 칩(11)이 실장되기 전의 상태로서 도시하는 부분 평면도이다. 본 실시형태의 더미 배선층(23B)은 사행하면서 한 방향(즉, 도면의 좌우방향)으로 연장되는 1개의 연속 패턴에 의해서 형성된다. 이 더미 배선층(23B)도 외측을 향하여 개방되는 개방부(24)를 갖는다. 이 더미 배선층(23B)은 단일의 연결된 패턴이기 때문에, 이 표면에 도금을 하는 경우는 전해 도금 처리를 이용할 수 있다.

이 더미 배선층(23B)에 의해서도, 이방성 도전막(12)과 베이스 기판(15) 사이의 접착력, 즉 액정 구동용 IC 칩(11)과 베이스 기판(15) 사이의 접착력이 강하게 되어, 그 결과 베이스 기판(15)에 대한 액정 구동용 IC 칩(11)의 접속 신뢰성이 향상된다.

또한, 더미 배선층(23B)에도 개방부(24)가 형성되기 때문에, 이방성 도전막(12)을 베이스 기판(15)에 가열 압착하였을 때, 가압된 이방성 도전막(12)은 외측에 유출되어 이방성 도전막(12)에 잔류 응력이 발생하는 것을 저감할 수 있고, 또한, 이방성 도전막(12)의 두께를 균일하게 할 수 있다. 그 결과, 베이스 기판(15)의 비틀림도 없어지고 잔류 응력도 저감할 수 있다.

6. <제 6 실시형태>

제 6 실시형태는 더미 배선층의 형상이 제 4 실시형태와는 다르다. 그 외에 대해서는, 제 4 실시형태와 마찬가지로 구성되어 있어 그 설명을 생략한다. 또한, 도면에 있어서, 제 4 실시형태와 같은 각 부분에는, 제 1 실시형태와 동일 부호를 붙인다.

도 15는 본 실시형태의 회로 기판을 액정 구동용의 IC 칩(11)이 실장되기 전의 상태로서 도시하는 부분 평면도이다. 본 실시형태의 더미 배선층(23C)은 한 방향(즉, 도면의 좌우방향)에 따라 서로 평행하게 나열된 복수의 선분 패턴(26)(제 1 선분 영역)과, 상기 선분 패턴(26)을 가로 질러 한 방향으로 연장되는 직선 패턴(27)(제 2 선분 영역)과의 조합에 의한 연속 패턴으로서 형성된다. 이 더미 배선층(23C)도 외측을 향하여 개방되는 개방부(24)를 갖는다. 이 더미 배선층(23C)도 단일의 연결된 패턴이기 때문에, 이 표면에 도금을 하는 경우는 전해 도금 처리를 이용할 수 있다.

이 더미 배선층(23C)에 의해서도, 이방성 도전막(12)과 베이스 기판(15) 사이의 접착력, 즉 액정 구동용 IC 칩(11)과 베이스 기판(15) 사이의 접착력이 강하게 되어, 그 결과 베이스 기판(15)에 대한 액정 구동용 IC 칩(11)의 접속 신뢰성이 향상된다.

또한, 더미 배선층(23C)에도 개방부(24)가 형성되기 때문에, 이방성 도전막(12)을 베이스 기판(15)으로 가열 압착하였을 때, 가압된 이방성 도전막(12)은 외측으로 유출되어 이방성 도전막(12)에 잔류 응력이 발생되는 것을 저감할 수 있으며, 또한, 이방성 도전막(12)의 두께를 균일하게 할 수 있다. 그 결과, 베이스 기판(15)의 비틀림도 없어지고 그 잔류 응력도 저감할 수 있다.

7. <변형예>

여기서, 상술한 실시형태에 적용 가능한 변형예에 대해서 설명한다. 하기의 각 변형예에 있어서는 상술한 각 실시형태와 다른 점만 기재하여 설명한다.

7.1 상술한 실시형태에 있어서는, 액정 패널로서 2단자형 스위칭 소자인 TFD(Thin Film Diode)를 사용한 패시브 매트릭스형의 구동 방식을 사용하여 전기 광학 특성이 TN형의 액정을 봉입한 액정 패널 및 단순 매트릭스 구동을 사용하여 전기 광학 특성이 STN(Super Twisted Nematic)형의 액정을 봉입한 액정 패널을 나타낸다. 그러나, 액정 패널에서는 이것에 한정되지 않고, 구동 방식으로 말하면, 정적(static) 구동형의 액정 패널, 또한 3단자형 스위칭 소자 예를 들면 TFT(Thin Film transistor) 또는 2단자형 스위칭 소자 예를 들면 MIM(Metal-Insulator-Metal)을 사용한 액티브 매트릭스형의 액정 패널, 전기 광학 특성으로 말하면, 게스트 호스트(guest-host)형, 상전이형, 강유전형(ferroelectric type), 메모리성을 갖는 쌍안정성의 네마틱 액정을 사용한 BTN 형등, 여러 가지의 형태의 액정 패널을 사용할 수 있다.

7.2 더욱, 본 발명에 사용되는 평면 표시 패널은 액정 패널에 한정되지 않고, 다른 평면 표시 패널, 예를 들면, EL(Electro-Luminescence) 표시 패널이나, PDP(Plasma Display Panel) 표시 패널, FED(Field Emission Display) 패널 등이라도 좋다.

7.3 또, 상기 각 실시형태에 있어서는, 회로 기판에 구동 회로로서의 반도체 장치가 실장되어, 그 회로 기판이 평면 표시 패널에 접속된 예를 도시하였다. 그러나, 평면 표시 패널에 접속되는 본 발명의 회로 기판에는 구동 회로의 반도체 장치, 화상 신호 처리 회로의 반도체 장치, 또는 다른 회로의 반도체 장치 등 중의 어느 것인가가 실장된 회로 기판이라도 된다.

7.4 더욱, 상기 각 실시형태에 있어서는, 본 발명에 따른 회로 기판을 액정 장치의 구성 요소로서 사용하는 경우를 나타내었지만, 본 발명에 따른 회로 기판은 액정 장치이외의 임의의 기기의 구성 요소로서 사용할 수 있다.

7.5 그래서, 상기 각 실시형태에 있어서는, 본 발명에 따른 회로 기판을 사용한 표시 장치를 조합한 전자 기기의 예로서, 프로젝터 및 휴대 전화기를 나타내었다. 그렇지만, 본 발명에 따른 회로 기판을 사용한 표시 장치를 조합한 전자 기기로서는, 그것들의 외에, 액정 텔레비젼이나, 뷰파인더형·모니터 직시형의 비디오 테이프 리코더, 카 네비게이션 장치, 전자 수첩, 전자 계산기, 워드 프로세서 워크 스테이션, 휴대 전화, 페이저, 텔레비젼 전화, POS(Point of Sales) 단말, 터치 패널을 구비한 장치 등을 들 수 있다.

7.6 본 발명은 상술한 각 실시형태에 한정되는 것이 아니라, 본 발명의 요지의 범위내 또는 특허청구 범위의 균등 범위내에서 각종의 변형 실시가 가능하다.

본 발명의 회로 기판 및 회로 기판을 사용한 표시 장치 및 전자 기기의 사용에 의해, 접착용 수지를 사용하여 반도체 칩을 베이스 기판상에 실장한 구조의 회로 기판에 있어서, 베이스 기판에 대한 접착용 수지의 접착력을 향상시키며, 반도체 칩과 배선 기판의 전기적인 접속 신뢰성을 향상시키며, 반도체 칩의 성능이나 신뢰성의 저하를 방지하며, 베이스 기판측에서 접착 영역에의 습기의 침입을 저감할 수 있다.

도 1은 본 발명의 제 1 실시형태에 따른 회로 기판을 도시하는 평면도.

도 2는 도 1의 A-A선에 따른 위치에서의 단면도.

도 3은 도 1 및 도 2에 도시한 구조를 갖는 2장의 FPC 기판과, 액정 패널을 도시하는 분해 사시도.

도 4는 제 1 실시형태에 따른 액정 패널의 구성을 도시하는 부분 파단 사시도.

도 5는 제 1 실시형태에 따른 액정 장치를 적용한 전자 기기의 일례인 액정 프로젝터의 구성을 도시하는 단면도.

도 6은 제 1 실시형태에 따른 액정 장치를 적용한 전자 기기의 다른 일례인 휴대 전화기를 도시하는 외관도.

도 7은 제 2 실시형태에 따른 회로 기판을 도시하는 평면도.

도 8은 도 7의 A-A선에 따른 위치에서의 단면도.

도 9는 제 3 실시형태에 따른 회로 기판을 도시하는 평면도.

도 1O은 도 9의 A-A선에 따른 위치에서의 단면도.

도 11은 제 4 실시형태에 따른 액정 장치를 도시하는 분해 사시도.

도 12는 제 4 실시형태에 따른 액정 장치를 도시하는 부분 단면도.

도 13은 제 4 실시형태의 회로 기판을 IC 칩(11)이 실장되기 전의 상태로서 도시하는 부분 평면도.

도 14는 제 5 실시형태의 회로 기판을 IC 칩(11)이 실장되기 전의 상태로서 도시하는 부분 평면도.

도 15는 제 6 실시형태의 회로 기판을 IC 칩(11)이 실장되기 전의 상태로서 도시하는 부분 평면도.

도 16은 종래의 회로 기판을 도시하는 단면도.

※도면의 주요 부분에 대한 부호의 설명※

1,10 : 액정 장치 2, 100 : 액정 패널

3 : 회로 기판 6a, 6b : 기판

12 :이방성 도전막 13 : 배선 기판

19 : 접착용 수지 21 : 도전성 입자

23A, 23B, 23C, 422, 424 : 더미 배선층

400 : FPC 기판(배선 기판) 45O : IC 칩(반도체 칩)

Claims (19)

1. 절연성을 갖는 기초 부재 및 상기 기초 부재상에 설치된 복수의 기판측 단자를 갖는 배선 기판과,

   복수의 반도체측 단자를 구비하며, 상기 반도체측 단자가 상기 기판측 단자에 전기적으로 접속되며, 상기 배선 기판에 접착용 수지에 의해 실장된 반도체 칩을 구비하고,

   상기 배선 기판은 상기 반도체 칩이 실장되는 영역내로서 상기 기판측 단자보다 내측의 영역에 상기 기판측 단자 및 상기 반도체측 단자와는 절연된 더미 배선층을 구비하고,

   상기 복수의 기판측 단자는 상기 반도체 칩의 주변에 따른 방향으로 배열되고,

   상기 더미 배선층은 상기 복수의 기판측 단자의 배열 방향에 따른 방향으로 연장하는 복수의 슬릿을 가지고,

   상기 더미 배선층 및 상기 복수의 슬릿은 상기 반도체 칩과 겹쳐지는 영역으로부터 그의 외측까지 연재(延在)하는 것을 특징으로 하는 회로 기판.
2. 제 1 항에 있어서, 상기 반도체측 단자와 상기 기판측 단자가 전기적으로 접속된 부분을 봉입하고, 상기 반도체 칩을 상기 배선 기판에 접합하는 수지 봉입부를 또한 구비하는 것을 특징으로 하는 회로 기판.
3. 제 2 항에 있어서, 상기 수지 봉입부는 수지에 도전성 입자가 분산하여 혼입된 이방성 도전막에 의해 형성되며,

   상기 반도체측 단자와 상기 기판측 단자는 상기 도전성 입자에 의해서 전기적으로 접속되는 것을 특징으로 하는 회로 기판.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 더미 배선층은 상기 기판측 단자와 동일 재료에 의해서 형성되는 것을 특징으로 하는 회로 기판.
5. 제 2 항 또는 제 3 항에 있어서, 상기 기초 부재는 가요성을 갖는 재료에 의해서 형성되는 것을 특징으로 하는 회로 기판.
6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 기초 부재와 상기 더미 배선층 및 상기 기판측 단자는 접착층을 사이에 두지 않고서 직접 접합되어 있는 것을 특징으로 하는 회로 기판.
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 복수의 슬릿은 복수의 개구부인 것을 특징으로 하는 회로 기판.
12. 삭제
13. 삭제
14. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 복수의 슬릿은 상기 더미 배선층의 다른 영역보다 배선층의 두께가 얇은 오목부인 것을 특징으로 하는 회로 기판.
15. 제 1 항 내지 제 3 항 중 어느 한 항에 기재된 회로 기판과, 상기 회로 기판이 전기적으로 접속된 접속 단자를 구비하는 평면 패널을 갖는 것을 특징으로 하는 표시 장치.
16. 제 15 항에 있어서, 상기 평면 패널은 대향되는 한쌍의 기판과 상기 한쌍의 기판 사이에 봉입된 액정을 갖는 액정 패널이며,

    상기 접속 단자는 상기 한쌍의 기판 중 적어도 한쪽에 형성되어 있는 것을 특징으로 하는 표시 장치.
17. 제 15 항에 기재된 표시 장치를 표시 수단으로서 갖는 것을 특징으로 하는 전자 기기.
18. 절연성을 갖는 기초 부재 및 상기 기초 부재 상에 설치된 복수의 기판측 단자를 갖는 배선 기판과, 상기 기판측 단자에 전기적으로 접속된 복수의 반도체측 단자를 구비하고 상기 배선 기판에 접착용 수지에 의해 실장된 반도체 칩을 갖는 회로 기판과,

    상기 회로 기판이 전기적으로 접속된 접속 단자를 구비하는 평면 패널을 가지고,

    상기 배선 기판은 상기 반도체 칩이 실장되는 영역내로서 상기 기판측 단자보다 내측의 영역에 상기 기판측 단자 및 상기 반도체측 단자와는 절연된 더미 배선층을 구비하고,

    상기 복수의 기판측 단자는 상기 반도체 칩의 주변에 따른 방향으로 배열되고,

    상기 더미 배선층은 상기 복수의 기판측 단자의 배열 방향에 따른 방향으로 연장하는 복수의 슬릿을 가지고,

    상기 더미 배선층 및 상기 복수의 슬릿은 상기 반도체 칩과 겹쳐지는 영역으로부터 그의 외측까지 연재하는 것을 특징으로 하는 표시 장치.
19. 제 1 항에 있어서, 상기 배선 기판의 표면 및 상기 더미 배선층의 표면이 도금되어 있는 것을 특징으로 하는 회로 기판.