JP3724034B2 - 生産設備用制御回路 - Google Patents
生産設備用制御回路 Download PDFInfo
- Publication number
- JP3724034B2 JP3724034B2 JP01494496A JP1494496A JP3724034B2 JP 3724034 B2 JP3724034 B2 JP 3724034B2 JP 01494496 A JP01494496 A JP 01494496A JP 1494496 A JP1494496 A JP 1494496A JP 3724034 B2 JP3724034 B2 JP 3724034B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reset
- circuit
- processor
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Safety Devices In Control Systems (AREA)
- Control By Computers (AREA)
Description
【発明の属する技術分野】
本発明は射出成形機等の生産設備機器に使用する制御装置において、安全機能を付加した生産設備用制御回路に関するものである。
【0002】
【従来の技術】
従来、例えば射出成形機の動作中にシステム異常が発生した場合に対しては、ウォッチドックタイマー等の検出回路により暴走を検出し、プロセッサをリセットすることによりシステムの再起動を行っていた。
【0003】
図6にこのような従来の一般的な安全機能を備えた生産設備用制御回路のブロック図と、図7にシステム異常時のタイミングチャートを示す。
【0004】
図6において1はプロセッサ、2はウォッチドックタイマー、3はインターフェイス回路、また図7(a)、(b)は各部の波形を示す。
【0005】
以上のように構成された従来の安全機能を備えた生産設備用制御回路について、以下その動作について説明する。
【0006】
プロセッサ1は図7(a)に示すように一定期間Taごとにウォッチドックタイマー2に対しクリアパルス(a)を出し続ける。また、プロセッサ1はインターフェイス回路3のデータラッチ回路11にデータを書き込み、射出成形機に組み込まれる油圧モータ等の負荷の動作、停止の設定を行う。プログラムの暴走等により一定期間Taをすぎてもウォッチドックタイマー2に対しクリアパルス(a)が入力されず、また図7(b)に示すようにウォッチドックタイマー2にて予め設定された暴走検出時間Tbを越えた場合は、ウォッチドックタイマー2はリセット信号(b)を出力し、OR回路4Aを通じてプロセッサ1をリセットする。リセット解除後再びプロセッサ1は初期状態より動作開始し、システムを再起動するよう構成されている。
【0007】
【発明が解決しようとする課題】
しかしながら従来の安全機能を備えた生産設備用制御回路の構成では、プログラムの暴走のみではウォッチドックタイマーでリセット後システムは再起動され正常復帰するが、プロセッサ等のハードウェアの故障等の異常がある場合は、プログラムは正常に動作していてもハードウェアの状況によってはシステム再起動後に想定できないモードになり、例えば射出成形機においては型閉動作が異常となり、最悪の場合金型の破損を招く可能性があった。このため、システム異常が発生した際の機器における安全性が要求されていた。
【0008】
本発明は従来のこのような課題を解決し、射出成形機においてシステム異常時に金型などを破損させることのない、安全機能を備えた生産設備用制御回路を提供することを目的とするものである。
【0009】
【課題を解決するための手段】
この課題を解決するために本発明による生産設備用制御回路は、プロセッサからの制御信号とは無関係に強制的に設備の動作を停止させ、その状態を持続させるような構成としたものである。
【0010】
この本発明によれば、射出成形機においてシステム異常時に金型などを破損させることのない安全機能を備えた生産設備用制御回路が得られる。
【0011】
【発明の実施の形態】
本発明の請求項1に記載の発明は、設備を制御するプロセッサのプログラム暴走やハードウェア故障によるシステム異常時に、ウォッチドッグタイマーの出力する第一のリセット信号から保持回路が生成するリセット保持信号によりプロセッサをリセット状態に保持するとともに、上記第一のリセット信号、リセット保持信号および電源ON時にプロセッサをリセットさせる第三のリセット信号のいずれかからなる第二のリセット信号から強制停止回路が生成する強制停止信号により設備を強制的に停止させ、その状態を持続させるよう構成したものであり、射出成形機の設備においてはプロセッサのシステム異常時に、プロセッサをリセット状態に保持するとともに油圧モータ等の負荷の動作を強制的に停止し、その状態を保持することによりシステムの再起動を防止し、成形金型などの破損を防止することができるという作用を有する。
【0012】
請求項2に記載の発明は、請求項1記載の発明において、プロセッサが内部にウォッチドックタイマーを有し、システム異常時にウォッチドックタイマーから出力される第一のリセット信号と電源投入時の第三のリセット信号によりシステムの状態を判別する判別回路と、電源投入時のリセット信号を遅延して判別回路に伝える遅延回路を設けた構成としたものであり、上記請求項1による作用と同じ作用を有する。
【0013】
以下、本発明の実施の形態について、図1から図5を用いて説明する。
(実施の形態1)
図1は本発明の実施の形態1における生産設備用制御回路の構成を示したブロック図である。
【0014】
なお、図1に示す同実施の形態は、基本的には図6に示した従来の技術と同じ構成であるので、同一構成部分には同一番号を付して詳細な説明を省略する。
図1において、生産設備用制御回路は、予め設定されたプログラムに基づき設備の動作状態を検知して得られたデータにより上記設備を制御するためのオン・オフ信号を出力するプロセッサ1と、上記オン・オフ信号に基づいて設備を動作させる機器オン・オフ信号を出力するインターフェイス回路3と、プロセッサ1のプログラム暴走やハードウェア故障によるシステム異常時に第一のリセット信号aを出力するウォッチドッグタイマー2と、第一のリセット信号aによりプロセッサ1をリセット状態に保持させるリセット保持信号cを出力する保持回路5と、図示しない電源ON時にプロセッサ1をリセットさせる第三のリセット信号と、第一のリセット信号a、リセット保持信号cおよび第三のリセット信号のいずれかからなる第二のリセット信号dによりインターフェイス回路3に対し上記オン・オフ信号とは無関係に設備を強制的に停止させる強制停止信号eを出力する強制停止回路6とから構成されている。
【0015】
保持回路5はウォッチドックタイマー2より出力される第一のリセット信号を保持するもので、インバータ13、Dフリップフロップ14から構成されている。強制停止回路6は保持された第一のリセット信号により負荷を強制的に停止状態に保つもので、AND回路15,16から構成されている。
【0016】
図2は本実施の形態1におけるシステム異常発生時のタイミングチャートを示し、図1の(a)から(e)の各部の波形に相当する。図2において、(a)はウォッチドックタイマー2から出力される第一のリセット信号(以下、リセット信号という)、(b)はリセット信号(a)を検出する信号(以下、リセット検出信号という)、(c)は保持回路5から出力される信号(以下、リセット保持信号という)、(d)はプロセッサ1のリセット端子に入力される第二のリセット信号(以下、システムリセット信号という)、(e)は強制停止回路6から出力される信号(以下、強制停止信号という)である。
【0017】
以上のように構成された本実施の形態の生産設備用制御回路について、以下にその動作を説明する。
【0018】
システム異常時、ウォッチドックタイマー2はリセット信号(a)を「Lo」で出力し、OR回路4を通じてプロセッサ1のリセット端子を「Lo」にすることでプロセッサ1をリセットする。同時にリセット信号(a)をインバータ13にて反転させたリセット検出信号(b)の「Lo」から「Hi」への立ち上がりタイミングにて、Dフリップフロップ14はリセット保持信号(c)をそれ以降「Lo」に保持する。その保持されたリセット保持信号(c)を、OR回路4を経由してシステムリセット信号(d)を「Lo」にしてプロセッサ1に対し入力することで、先のリセット信号(a)のリセット解除後もプロセッサ1のリセット状態を保つことができる。
【0019】
強制停止回路6はインターフェイス回路3に対し、AND回路15の出力を「Hi」にすることで設備を動作可能な状態にし、「Lo」にすることで設備を停止状態にするとした場合、システム異常時は、先に説明したようにDフリップフロップ14の出力のリセット保持信号(c)は「Lo」に保持された状態のためAND回路16の出力は「Lo」となり、従ってAND回路15の出力も「Lo」になるのでデータラッチ回路11のデータ設定に関係なくなり設備は強制停止されることになる。電源投入時、システムリセット信号(d)は「Lo」でAND回路16の出力は「Lo」となるため、システム異常時と同様に設備を停止状態にしておくことができる。
【0020】
逆にシステム正常時、システムリセット信号(d)は「Hi」でDフリップフロップ14の出力も「Hi」だからAND回路16の出力は「Hi」となるので、プロセッサ1よりデータラッチ回路11のデータを「Hi」に設定することでAND回路15の入力は共に「Hi」となるため、AND回路15の出力は「Hi」になり設備は動作可能な状態になる。
【0021】
以上のように本実施の形態によれば、射出成形機においてシステム異常発生時にプロセッサをリセット状態に保持するとともに油圧モータ等の負荷を強制的に停止し、その状態を保持することによりシステムの再起動を防止し金型などを破損させることのない安全機能付き制御回路を実現できるものである。
【0022】
(実施の形態2)
図3は本発明の実施の形態2における生産設備用制御回路の構成を示したブロック図である。
【0023】
なお、図3に示す本実施の形態は、基本的には図1に示した実施の形態1と同じ構成であるので、同一構成部分には同一番号を付して詳細な説明を省略する。
【0024】
図3においてプロセッサ1は内部にウォッチドックタイマー2を有し、システム異常時はプロセッサ1の内部及び外部に対して第一のリセット信号を出力する。遅延回路7は電源投入時の第三のリセット信号を一定時間遅延させるもので抵抗21a,21b、コンデンサ22からなる積分回路と、インバータ23a,23bから構成されている。判別回路8はシステム異常時から電源投入時かを判別するもので、AND回路24から構成されている。
【0025】
図4は本実施の形態における異常発生時のタイミングチャートを示し、図3の(a)から(f)の各部の波形に相当する。図4において、(a)はシステムクロック、(b)は電源投入時の第三のリセット信号(以下、電源ONリセット信号という)、(c)はプロセッサ1のリセット端子に入力またはリセット端子より出力される第一のリセット信号(以下、システムリセット信号という)、(d)は電源ONリセット遅延信号、(e)は判別回路出力信号、(f)はリセット保持信号である。また、図5は本実施の形態における電源ON時のタイミングチャートを示す。
【0026】
以上のように構成された本実施の形態の生産設備用制御回路について、以下にその動作を説明する。
【0027】
プロセッサ1のリセット端子は入出力兼用のため、電源投入時の電源ONリセット信号(b)はオープンコレクタ形式の素子を用いてプロセッサ1に入力する必要がある。
【0028】
図3において電源ONリセット信号(b)が「Lo」のときにシステムリセット信号(c)も「Lo」になるようにするため、オープンコレクタ形式のインバータ4aとインバータ4bを用いる。またシステム異常時、プロセッサ1内部のウォッチドックタイマー2より出力されるリセット信号はプロセッサ1の内部をリセットすると同時に外部の周辺システムについてもシステムリセット信号(c)を「Lo」にすることでリセットする。このとき、プロセッサ1の外部でシステムリセット信号(c)を保持し再びプロセッサ1に入力することになるが、システムリセット信号(c)の保持にあたっては、システム異常時、電源投入時共に「Lo」になるため電源投入時に保持することのないようそれらを判別する必要がある。このため判別回路8を設け、システム異常時のみ保持回路5が働くようにする。
【0029】
システム異常時の動作について説明すると、システム異常時の判別方法としては、システムリセット信号(c)は先に説明したように「Lo」になるが、このとき電源ONリセット信号(b)は既に電源投入された後なので「Hi」になっており、これらの条件のときシステム異常と判断する。電源ONリセット信号(b)はインバータ4bと遅延回路7を通じてAND回路24に入力され、AND回路24のもう一方の入力をシステムリセット信号(c)とすると、共に「Lo」なので判別回路出力信号(e)は「Hi」になり、それが保持回路5のDフリップフロップ25においてシステムクロック(a)の立ち上がりタイミングで「Hi」に保持された結果、オープンコレクタ形式のインバータ4cを通じて再びプロセッサ1に対してリセット信号「Lo」を出力し続ける。
【0030】
また、ウォッチドックタイマー2から出力されるリセット解除後もリセット状態を持続する。強制停止回路6の動作は上記実施の形態1と同様である。
【0031】
次に、電源投入時の動作について説明すると、電源投入時の判別方法としては先に説明したようにシステムリセット信号(c)、電源ONリセット信号(b)は共に「Lo」であり、これらの条件のとき電源投入時であると判断する。電源投入時、電源ONリセット信号(b)はリセット期間中「Lo」の後「Hi」になるのでインバータ4bの出力は「Hi」の後「Lo」になる。一方、システムリセット信号(c)もリセット期間中「Lo」の後「Hi」になるが、本実施の形態によればインバータ4aの遅延により共に「Lo」でAND回路24に入力され、その場合先に説明したようにリセット状態を保持してしまうこともある。このためシステムリセット信号(c)が「Hi」になった後、電源ONリセット遅延信号(d)が「Hi」から「Lo」になるようにインバータ4bの信号を遅延回路7で充分遅らせることで電源投入時にリセット保持状態になることを防ぐことができる。
【0032】
以上のように本実施の形態によれば、プロセッサにウォッチドックタイマーが内蔵されている場合でも上記実施の形態1と同様の生産設備用制御回路を実現できる。
【0033】
【発明の効果】
以上のように本発明による生産設備用制御回路は、予め設定されたプログラムに基づき設備の動作状態を検知し、得られたデータにより設備を制御するための信号を出力するプロセッサと、システム異常発生時にプロセッサをリセットする信号を出力するウォッチドックタイマーと、ウォッチドックタイマーから出力される第一のリセット信号を検出し、検出された信号によりプロセッサをリセット状態に保持させる保持回路と、上記プロセッサからの制御信号に基づき、設備を動作させる制御信号を出力するインターフェイス回路と、前記保持回路によって保持された第一のリセット信号とプロセッサのリセット端子に入力される第二のリセット信号の状態により上記インターフェイス回路に対しプロセッサからの制御信号とは無関係に設備を強制的に停止させる信号を出力する強制停止回路からなり、またプロセッサが内部にウォッチドックタイマーを有す場合には、システム異常時にウォッチドックタイマーから出力される第一のリセット信号と電源投入時の第三のリセット信号によりシステムの状態を判別する判別回路と、電源投入時の第三のリセット信号を遅延して判別回路に伝える遅延回路を設けることにより、システム異常発生時にシステムの再起動を防止することができ、例えば射出成形機などに用いれば金型などの破損を避けることができるという大きな効果が得られる。
【図面の簡単な説明】
【図1】本発明の第一の実施の形態における生産設備用制御回路の構成を示したブロック図
【図2】同実施の形態における生産設備用制御回路の動作を説明するタイミングチャート
【図3】本発明の第二の実施の形態における生産設備用制御回路の構成を示すブロック図
【図4】同実施の形態における生産設備用制御回路のシステム異常時の動作を説明するタイミングチャート
【図5】同実施の形態における生産設備用制御回路の電源投入時の動作を説明するタイミングチャート
【図6】従来の生産設備用制御回路の構成を示すブロック図
【図7】同システム異常時の動作を説明するタイミングチャート
【符号の説明】
1 プロセッサ
2 ウォッチドックタイマー
3 インターフェイス回路
4 OR回路
5 保持回路
6 強制停止回路
7 遅延回路
8 判別回路
11 データラッチ回路
12 出力バッファ
13 インバータ
14 Dフリップフロップ
15,16 AND回路
Claims (2)
- 予め設定されたプログラムに基づき設備の動作状態を検知して得られたデータにより上記設備を制御するためのオン・オフ信号を出力するプロセッサと、上記オン・オフ信号に基づいて設備を動作させる機器オン・オフ信号を出力するインターフェイス回路と、上記プロセッサのプログラム暴走やハードウェア故障によるシステム異常時に第一のリセット信号を出力するウォッチドッグタイマーと、上記第一のリセット信号により上記プロセッサをリセット状態に保持させるリセット保持信号を出力する保持回路と、電源ON時にプロセッサをリセットさせる第三のリセット信号と、上記第一のリセット信号、リセット保持信号および第三のリセット信号のいずれかからなる第二のリセット信号により上記インターフェイス回路に対し上記オン・オフ信号とは無関係に設備を強制的に停止させる強制停止信号を出力する強制停止回路からなり、
上記システム異常時に上記リセット保持信号によりプロセッサをリセット状態に保持するとともに上記強制停止信号により設備を停止させ、その状態を持続させるよう構成した生産設備用制御回路。 - プロセッサが内部にウォッチドッグタイマーを有し、システム異常時にウォッチドッグタイマーから出力される第一のリセット信号と電源ON時の第三のリセット信号によりシステムの状態を判別する判別回路と、電源ON時の第三のリセット信号を遅延して判別回路に伝える遅延回路を設けた請求項1記載の生産設備用制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01494496A JP3724034B2 (ja) | 1996-01-31 | 1996-01-31 | 生産設備用制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01494496A JP3724034B2 (ja) | 1996-01-31 | 1996-01-31 | 生産設備用制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09212201A JPH09212201A (ja) | 1997-08-15 |
JP3724034B2 true JP3724034B2 (ja) | 2005-12-07 |
Family
ID=11875083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01494496A Expired - Fee Related JP3724034B2 (ja) | 1996-01-31 | 1996-01-31 | 生産設備用制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3724034B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005081108A1 (ja) * | 2004-02-20 | 2005-09-01 | Naltec Inc. | プロセッシングユニットを用いた制御装置および制御方法 |
CN116880153B (zh) * | 2023-09-07 | 2024-01-09 | 比亚迪股份有限公司 | 二取二***及其控制方法、轨道车辆 |
-
1996
- 1996-01-31 JP JP01494496A patent/JP3724034B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09212201A (ja) | 1997-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5739290B2 (ja) | 電子制御装置 | |
KR100296984B1 (ko) | 전자제어장치용감시시스템 | |
US6081889A (en) | Method of resetting a system | |
JP3724034B2 (ja) | 生産設備用制御回路 | |
US4749991A (en) | Turn off protection circuit | |
JP3356635B2 (ja) | 車両制御用コンピュータシステム | |
JPH11259340A (ja) | コンピュータの再起動制御回路 | |
EP3480700B1 (en) | Electronic control device | |
JPH11316615A (ja) | Mcuのパワ―ノイズ防止回路 | |
JPS5855535B2 (ja) | 車両用マルチコンピユ−タ装置 | |
JPH0792793B2 (ja) | マイクロコンピユ−タ | |
JPH08139576A (ja) | 接点雑音除去回路 | |
JPS6138500B2 (ja) | ||
JP2002287856A (ja) | プロセッサ搭載装置および遅延リセット信号生成方法 | |
JPH1027040A (ja) | 計算機のリセット方式 | |
JPH07129278A (ja) | マルチプロセッサシステムのリセット制御回路 | |
JP2002024049A (ja) | 宇宙機制御用計算機 | |
JP3415381B2 (ja) | マイクロコンピュータ及び電子制御装置 | |
JP3308670B2 (ja) | イベントドリブン型処理装置の故障検出装置 | |
JPH0519897A (ja) | 情報処理装置のリセツト制御回路 | |
JPH1021121A (ja) | マイクロコンピュータ装置 | |
JPH03105514A (ja) | 電源断の検出・復帰回路 | |
JPH0251748A (ja) | マイクロコンピュータ | |
JP2001242901A (ja) | プログラマブルコントローラの異常検出装置 | |
JPS6349855A (ja) | Cpuの割込み周期異常検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050912 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |