JP3722371B2 - シフトレジスタおよび表示装置 - Google Patents
シフトレジスタおよび表示装置 Download PDFInfo
- Publication number
- JP3722371B2 JP3722371B2 JP2003200564A JP2003200564A JP3722371B2 JP 3722371 B2 JP3722371 B2 JP 3722371B2 JP 2003200564 A JP2003200564 A JP 2003200564A JP 2003200564 A JP2003200564 A JP 2003200564A JP 3722371 B2 JP3722371 B2 JP 3722371B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- bistable circuit
- bistable
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000036961 partial effect Effects 0.000 claims description 84
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 108010016200 Zinc Finger Protein GLI1 Proteins 0.000 description 28
- 101100392125 Caenorhabditis elegans gck-1 gene Proteins 0.000 description 20
- 108010088665 Zinc Finger Protein Gli2 Proteins 0.000 description 16
- 102100035558 Zinc finger protein GLI2 Human genes 0.000 description 16
- 238000010586 diagram Methods 0.000 description 16
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 15
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 description 15
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 description 15
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 15
- 102100035535 Zinc finger protein GLI1 Human genes 0.000 description 13
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 7
- 101100392126 Caenorhabditis elegans gck-3 gene Proteins 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- -1 GCK2 Proteins 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 101100496104 Mus musculus Clec2d gene Proteins 0.000 description 1
- 101100274534 Rattus norvegicus Clec2d11 gene Proteins 0.000 description 1
- 101100212791 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) YBL068W-A gene Proteins 0.000 description 1
- 101100160255 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) YLR154C-H gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002438 flame photometric detection Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Electroluminescent Light Sources (AREA)
- Shift Register Type Memory (AREA)
Description
【発明の属する技術分野】
本発明は、一部の双安定回路からパルスを発生する部分駆動が可能なシフトレジスタおよび該シフトレジスタを用いた表示装置に関する。
【0002】
【従来の技術】
従来より、複数の走査線と複数の信号線とが互いに交差して配置されているマトリクス型表示装置が知られている。このようなマトリクス型表示装置としては、LCD(Liquid Crystal Display:液晶表示装置)、PDP(Plasma Display Panel:プラズマ表示装置)、EL(Electronic Luminescence:電界発光)表示装置、FED(Field Emission Display:電界放出表示装置)等のFPD(Flat Panel Display:薄型表示装置)が知られている。FPDは、従来からあるCRT(Cathode Ray Tube:ブラウン管)表示装置と比較すると、薄型化や軽量化が容易であるため、携帯電話等にも利用されている。一方、携帯電話では消費電力を低減することが課題となっている。そのため、表示画面の一部のみに画像を表示させる部分表示機能が設けられた表示装置もある。
【0003】
特開平11−184434に開示された表示装置によると、走査許可信号が設けられ、非表示部分に対応する走査線に選択信号が出力されないようにマスクすることにより部分表示が実現されている。しかし、非表示部分の大きさに拘わらず全ての走査線に対応したシフトクロックを発生させる必要があり、全画面表示のときも部分表示のときもシフトクロックのクロック数は同じである。このため、消費電力は低減されていない。
【0004】
そこで、各走査線に対応する記憶回路を備え、当該記憶回路に表示領域であるか非表示領域であるかを識別するための信号を保持させて、表示領域に対応する走査線のみを駆動することにより部分表示を実現する表示装置が提案されている。この表示装置に設けられた複数の走査線は、走査線駆動回路に接続されている。そして、部分表示のときには、走査線駆動回路によって一部の走査線のみが駆動される。この場合、必要となるシフトクロックのクロック数は、表示領域に対応する走査線数となる。
【0005】
図23および図24は、従来の表示装置の走査線駆動回路の構成を示す回路図である。図23(a)に示す信号線の右端部は、図23(b)に示す信号線の左端部と接続されている。同様に、図23(b)に示す信号線の右端部は、図24(a)に示す信号線の左端部と接続され、図24(a)に示す信号線の右端部は、図24(b)に示す信号線の左端部と接続されている。この走査線駆動回路は、m個の双安定回路101からなるm段のシフトレジスタとm個のDフリップフロップ回路102とを備えている。このDフリップフロップ回路102は、表示領域と非表示領域とを識別するための記憶回路としての機能を有している。図25は、この走査線駆動回路の双安定回路の構成を示す回路図である。この双安定回路は、Dフリップフロップ回路201と、OR回路202と、2個のAND回路と1個のOR回路とからなる組み合わせ回路203と、AND回路204とを備えている。
【0006】
図26および図27は、従来の表示装置における全画面表示時の走査線駆動回路のタイミングチャートである。時間経過の方向は、図26の左から右、続いて、図27の左から右である。以下、図23〜図27を参照しつつ、全画面表示時の走査線駆動回路の動作について説明する。
【0007】
図26および図27に示すように、全画面表示の期間中、部分表示選択信号PBの論理レベルはHigh(「H」レベル)に保持される。このため、図25に示すOR回路202から出力される出力信号は「H」レベルになるので、Dフリップフロップ回路201の入力信号CLRBは「L」レベルになり、当該Dフリップフロップ回路201がリセットされることはない。
【0008】
1段目の双安定回路SR1に着目すると、走査線駆動回路開始信号GSPが「H」レベルになった後、シフトクロックGCKのパルスが入力されると、Dフリップフロップ回路201がセットされ、当該双安定回路SR1の出力信号QO(SR1QO)が「H」レベルになる。また、シフトクロックGCKと同期して入力信号OEも「H」レベルにすることにより、AND回路204から出力される出力信号GLは「H」レベルになる。すなわち、1段目の走査線が駆動される(1段目の走査線に「H」レベルである選択信号が出力される)。
【0009】
2段目の双安定回路SR2に着目すると、双安定回路SR2の入力信号QIは、1段目の双安定回路SR1の出力信号QO(SR1QO)である。このため、図26に示すように、1段目の双安定回路SR1の出力信号QO(SR1QO)が「H」レベルになった後、シフトクロックGCKのパルスが入力されると、2段目の双安定回路SR2のDフリップフロップ回路201がセットされる。すなわち、上述した1段目の双安定回路SR1と同様の動作によって、2段目の双安定回路SR2の出力信号QO(SR2QO)と出力信号GLとが「H」レベルになる。これにより、2段目の走査線が駆動される。
【0010】
3段目以降の双安定回路SR3〜SRmについても2段目の双安定回路SR2と同様の動作が行われ、全ての走査線が順次駆動される。以上のようにして、全画面表示が実現されている。
【0011】
次に、部分表示時の走査線駆動回路の動作について説明する。従来の表示装置では、まず、表示領域と非表示領域とを識別するために記憶回路の設定が行われる。次に、表示領域として設定された記憶回路に対応づけられている双安定回路に走査線を順次駆動させることにより、部分表示が実現されている。以下、i段目からj段目までの走査線が表示領域に対応する走査線であるものとして説明する。なお、前述のとおり、Dフリップフロップ回路102が記憶回路としての機能を有している。
【0012】
図28および図29は、部分表示のための記憶回路設定時の走査線駆動回路のタイミングチャートである。時間経過の方向は、図28の左から右、続いて、図29の左から右である。以下、図23、図24、図25、図28、および図29を参照しつつ、部分表示のための記憶回路設定時の走査線駆動回路の動作について説明する。
【0013】
記憶回路を設定する期間中、部分表示選択信号PBは「H」レベルに保持され、記憶回路設定用クロックMCKとMDIとは図28に示すように「H」レベルにされる。ここで、記憶回路設定用クロックMCKのパルスが入力されるたびに、各Dフリップフロップ回路102の出力信号Qが次段のDフリップフロップ回路に入力信号Dとして入力される。このため、MDIを図28に示すように「H」レベルにすることにより、i段目からj段目のDフリップフロップ回路DFFi〜DFFjがセットされる。
【0014】
図30および図31は、部分表示時の走査線駆動回路のタイミングチャートである。時間経過の方向は、図30の左から右、続いて、図31の左から右である。以下、図23、図24、図25、図30、および図31を参照しつつ、部分表示時の走査線駆動回路の動作について説明する。
【0015】
上述のようにして部分表示のための記憶回路の設定が終了すると、図30および図31に示すように部分表示選択信号PBの論理レベルはLow(「L」レベル)に保持される。ここで、走査線駆動回路GSPを「H」レベルにすると、1段目からi−1段目の双安定回路SR1〜SRi−1の出力信号QO(SR1QO〜SRi−1QO)が「H」レベルになる。その後、シフトクロックGCKのパルスが入力されると、部分表示が開始される。
【0016】
i段目の双安定回路SRiに着目すると、AND回路204から出力される出力信号GL(GLi)と組み合わせ回路203から出力される出力信号QO(SRiQO)は「H」レベルになる。
【0017】
i+1段目の双安定回路SRi+1に着目すると、入力信号QIはi段目の双安定回路SRiの出力信号QOなので、シフトクロックGCKのうち図30で「i+1」で示すパルスが入力されると、i+1段目の双安定回路SRi+1の出力信号GL(GLi+1)が「H」レベルになる。i+2段目からj段目の双安定回路SRi+2〜SRjについても、i+1段目の双安定回路SRi+1と同様の動作が行われる。以上のようにして、i段目からj段目の双安定回路SRi〜SRjの出力信号GL(GLi〜GLj)が順次「H」レベルになる。すなわち、i段目からj段目の走査線が順次駆動され、部分表示が実現されている。
【0018】
【特許文献1】
特開平11−184434号公報
【特許文献2】
特開2001−249636号公報
【0019】
【発明が解決しようとする課題】
ところが、上記のような従来技術によると、走査線を駆動する双安定回路と走査線を駆動しない双安定回路とを識別するために、シフトレジスタ内の全ての双安定回路にそれぞれ対応する記憶回路が必要なため、回路規模が大きくなるという課題がある。また、回路規模が大きくなると消費電力が大きくなり、その消費電力の低減も課題となっている。
【0020】
そこで、本発明では、特別な記憶回路を設けることなく部分的なシフト動作が実現できるシフトレジスタおよびそのシフトレジスタを備え従来よりも消費電力が低減される表示装置を提供することを目的とする。
【0021】
【課題を解決するための手段】
第1の発明は、第1の状態と第2の状態とを有し互いに直列に接続された複数の双安定回路を備え、各双安定回路は当該双安定回路の状態に応じた論理レベルの段出力信号を出力し、外部から入力されるクロック信号に応じて前記複数の双安定回路の全部または一部が順次所定の時間ずつ第1の状態となるシフトレジスタであって、
前記複数の双安定回路のうち外部から入力される開始位置指示信号によって特定される双安定回路である開始位置双安定回路を第1の状態に保持する開始位置設定手段と、
前記複数の双安定回路のうち外部から入力される終了位置指示信号によって特定される双安定回路である終了位置双安定回路が第1の状態になった後、前記開始位置双安定回路以外の双安定回路を第2の状態にするリセット手段とを備え、前記開始位置双安定回路が第1の状態に保持されているときに、当該双安定回路から前記終了位置双安定回路までの双安定回路が前記クロック信号に応じて順次所定の時間ずつ第1の状態となることを特徴とする。
【0022】
このような第1の発明によれば、開始位置指示信号に基づき、開始位置に対応する双安定回路が第1の状態に設定される。そして、外部から入力されるクロック信号に応じて、複数の双安定回路が順次所定の時間ずつ第1の状態に設定される。また、終了位置指示信号に基づき終了位置に対応する双安定回路が第1の状態に設定された後、開始位置に対応する双安定回路以外の双安定回路が第2の状態に設定される。さらに、双安定回路以外に記憶回路は設けられていない。これにより、従来よりも簡単な構成で、開始位置から終了位置までに対応する双安定回路が順次第1の状態に設定され、終了位置に対応する双安定回路が第1の状態に設定された後も、再度、開始位置に対応する双安定回路から順次第1の状態に設定される。
【0023】
第2の発明は、第1の発明において、
前記開始位置設定手段は、前記開始位置双安定回路が第2の状態になることを抑止することにより開始位置双安定回路を第1の状態に保持することを特徴とする。
【0024】
このような第2の発明によれば、開始位置設定手段によって、開始位置に対応する双安定回路が第2の状態になることが抑止される。これにより、開始位置に対応する双安定回路は、第1の状態に保持される。このため、双安定回路以外の回路を備えることなく開始位置に対応する双安定回路が識別される。
【0025】
第3の発明は、第1の発明および第2の発明において、
前記開始位置双安定回路から前記終了位置双安定回路までの双安定回路が前記クロック信号に応じて順次所定の時間ずつ第1の状態となる部分駆動の周期であるフレーム期間毎の処理の開始の時に第1の論理レベルとなる開始信号と、前記開始位置指示信号に基づいて前記複数の双安定回路から開始位置に対応する双安定回路を特定するための開始位置設定信号と、前記開始位置双安定回路以外の双安定回路を第2の状態にするための最終段リセット信号とがさらに外部から入力され、
前記開始位置設定手段は、各双安定回路内に設けられた第1の論理積出力手段であって、当該各双安定回路の2段後段の双安定回路から出力される2段後段出力信号と前記開始位置設定信号とが共に第1の論理レベルのときに第1の論理レベルの信号を出力し、前記2段後段出力信号と前記開始位置設定信号とのうち少なくとも一方が第2の論理レベルのときに第2の論理レベルの信号を出力する第1の論理積出力手段を含み、
前記リセット手段は、各双安定回路内に設けられた第2の論理積出力手段であって、当該各双安定回路より前段に配置されたいずれかの双安定回路が第1の状態であるか否かに応じて第1または第2の論理レベルとなる前段状態信号と前記最終段リセット信号とが共に第1の論理レベルのときに第1の論理レベルの信号を出力し、前記前段状態信号と前記最終段リセット信号とのうち少なくとも一方が第2の論理レベルのときに第2の論理レベルの信号を出力する第2の論理積出力手段を含み、
各双安定回路は、
当該各双安定回路の1段前段の双安定回路から出力される前記段出力信号が第1の論理レベルであるときに第1の状態に設定され、
前記開始信号が第1の論理レベルであるかまたは当該各双安定回路の1段前段の双安定回路が第1の状態であって、当該各双安定回路が第1の状態であり、前記クロック信号が第1の論理レベルであるときに、当該各双安定回路の段出力信号として第1の論理レベルの信号を出力し、
当該各双安定回路の1段前段の双安定回路から出力される前記前段状態信号が第1の論理レベルであるか、または、当該各双安定回路が第1の状態であるときに、当該各双安定回路の1段後段の双安定回路が受け取るべき前記前段状態信号として第1の論理レベルの信号を出力し、
当該各双安定回路内の前記第1の論理積出力手段または前記第2の論理積出力手段が第1の論理レベルの信号を出力したときに、第2の状態に設定されることを特徴とする。
【0026】
このような第3の発明によれば、シフトレジスタ内の双安定回路が順次第1の状態となる通常の動作状態において、開始位置設定信号が第1の論理レベルに保持されていると、各双安定回路は、第1の論理レベルの2段後段出力信号によって第2の状態に設定される。ここで、開始位置双安定回路に第1の論理レベルの2段後段出力信号が入力されるときのみ開始位置設定信号を第2の論理レベルにすると、開始位置双安定回路のみ第1の状態に保持される。これにより、部分駆動の開始位置に対応する双安定回路が識別される。
また、各双安定回路は、開始信号が第1の論理レベルであるか、または、当該各双安定回路の1段前段の双安定回路が第1の状態であって、当該双安定回路が第1の状態であるときに、第1の論理レベルのクロック信号が入力されると、第1の論理レベルの段出力信号を出力する。そして、その段出力信号によって、次段の双安定回路は第1の状態に設定される。これにより、開始信号が第1の論理レベルになると、各双安定回路は開始位置双安定回路から順次クロック信号に応じて第1の論理レベルの段出力信号を出力し、部分駆動が開始される。
さらに、部分駆動期間中、開始位置設定信号が第1の論理レベルに保持されていると、各双安定回路は、第1の論理レベルの2段後段出力信号によって第2の状態に設定される。ここで、開始位置双安定回路に第1の論理レベルの2段後段出力信号が入力されるときのみ開始位置設定信号を第2の論理レベルにすると、開始位置双安定回路のみ第1の状態に保持される。
さらにまた、終了位置双安定回路の1段前段の双安定回路と終了位置双安定回路には第1の論理レベルの2段後段出力信号が入力されないが、各双安定回路は、前段状態信号と最終段リセット信号とが第1の論理レベルであるときに第2の状態に設定される。そこで、終了位置双安定回路から第1の論理レベルの段出力信号が出力された後、最終段リセット信号を第1の論理レベルにすると、終了位置双安定回路の1段前段の双安定回路と終了位置双安定回路とは第2の状態に設定される。一方、開始位置双安定回路に入力される前段状態信号は第2の論理レベルであるので、開始位置双安定回路は第1の状態に保持される。
以上より、開始位置から終了位置に対応する双安定回路から第1の論理レベルの段出力信号が順次出力される。そして、終了位置双安定回路から第1の論理レベルの段出力信号が出力された後、開始位置双安定回路のみが第1の状態に保持される。このため、開始位置から終了位置に対応する双安定回路から繰り返し第1の論理レベルの段出力信号が出力され、部分駆動が実現される。
【0027】
第4の発明は、第1から第3の発明において、
前記クロック信号は、少なくとも3相からなる信号であることを特徴とする。
【0028】
このような第4の発明によれば、クロック信号が2相からなる信号であるときに生じるハザードが発生しない。これにより、良好な部分駆動が実現できるシフトレジスタが提供される。
【0029】
第5の発明は、
複数の走査線を駆動する走査線駆動回路と、複数の信号線を駆動する信号線駆動回路とを備え、表示画面の一部を表示領域とする部分表示機能を有する表示装置であって、
前記走査線駆動回路および前記信号線駆動回路の少なくともいずれか一方に、第1から第4のいずれかの発明のシフトレジスタを備えたことを特徴とする。
【0030】
このような第5の発明によれば、表示装置に設けられた走査線駆動回路内の複数の走査線のうち、開始位置から終了位置に対応する走査線が順次駆動される、もしくは、表示装置に設けられた信号線駆動回路内の複数の信号線のうち、開始位置から終了位置に対応する信号線が順次駆動される。また、この表示装置が備えるシフトレジスタには、双安定回路以外に記憶回路は設けられていない。これにより、従来よりも簡単な構成で、部分表示が可能な表示装置が提供される。
【0031】
【発明の実施の形態】
以下、本発明の一実施形態について添付図面を参照しつつ説明する。
<1.全体構成>
図1は、本実施形態に係る表示装置300の全体構成を示すブロック図である。この表示装置300は、表示制御回路36と走査線駆動回路32と信号線駆動回路31と表示パネル37とを備えている。表示パネル37の内部には、複数の走査線GL1〜GLmと複数の信号線SL1〜SLnとが互いに格子状に設けられており、走査線と信号線とで囲まれた位置には表示素子33が設けられている。各走査線GL1〜GLmは走査線駆動回路32と接続されている。一方、 各信号線SL1〜SLnは信号線駆動回路31と接続されている。また、表示制御回路36には、開始位置設定信号生成回路3と最終段リセット信号生成回路4とシフトクロック生成回路5とが設けられている。なお、本説明では、m本の走査線とn本の信号線とが設けられているものとする。
【0032】
表示制御回路36は、この表示装置300の外部にある情報機器等のCPU400から画像信号等を受け取り、表示パネル37に画像を表示するための画像信号やタイミング信号等を出力する。表示制御回路36が受け取る画像信号等には、全画面表示もしくは部分表示を指示する表示指示信号、部分表示のときの表示領域の開始位置を指示する開始位置指示信号、および部分表示のときの表示領域の終了位置を指示する終了位置指示信号が含まれている。走査線駆動回路32は、表示制御回路36が出力したタイミング信号等を受け取り、各走査線GL1〜GLmに選択信号(走査信号)を出力する。信号線駆動回路31は、表示制御回路36が出力した画像信号DATとタイミング信号等を受け取り、表示パネル37を駆動させるための画像信号を出力する。上記のように、走査線駆動回路32および信号線駆動回路31から画像信号や選択信号が出力されることにより、各表示素子33の電極に電圧が印加され、所望の画像が表示パネル37に表示される。
【0033】
開始位置設定信号生成回路3と最終段リセット信号生成回路4とは、表示領域の開始位置から終了位置に対応する走査線が駆動されるようにするための信号を生成する。シフトクロック生成回路5は、走査線駆動回路32の入力信号となるシフトクロックGCK1〜GCK4を生成する。また、走査線駆動回路32には、表示指示信号等に応じて各走査線GL1〜GLmに出力する信号を生成するための複数の双安定回路から構成されるシフトレジスタ40が含まれている。この双安定回路は、「H」レベルの信号を出力するセット状態(第1の状態)と「L」レベルの信号を出力するリセット状態(第2の状態)とを有している。走査線駆動回路32と同様に信号線駆動回路31にも複数の双安定回路から構成されるシフトレジスタ40が含まれている。信号線駆動回路31には、さらに、シフトレジスタ40から出力される信号に基づいて画像信号DATをサンプリングするためのサンプリング部38が設けられている。なお、開始位置設定信号生成回路3、最終段リセット信号生成回路4、シフトクロック生成回路5、および双安定回路についての詳しい説明は後述する。
【0034】
<2.シフトクロック生成回路>
図2は、シフトクロック生成回路5の構成を示す回路図である。このシフトクロック生成回路5は、2個のDフリップフロップ回路DFF1、DFF2と、4個のAND回路11〜14とを備えており、従来からある走査線駆動回路32の入力信号GCK、OEに基づいて、本実施形態に係る走査線駆動回路32の入力信号であるシフトクロックGCK1〜GCK4を生成する。
【0035】
Dフリップフロップ回路DFF1、DFF2は、2個の入力信号D、CKを受け取り、2個の出力信号Q、QBを出力する。AND回路11は、入力信号OEと、Dフリップフロップ回路DFF1の出力信号QBと、Dフリップフロップ回路DFF2の出力信号QBとの論理積を示す信号(シフトクロック1)GCK1を出力する。AND回路12は、入力信号OEと、Dフリップフロップ回路DFF1の出力信号Qと、Dフリップフロップ回路DFF2の出力信号Qとの論理積を示す信号(シフトクロック2)GCK2を出力する。AND回路13は、入力信号OEと、Dフリップフロップ回路DFF1の出力信号QBと、Dフリップフロップ回路DFF2の出力信号Qとの論理積を示す信号(シフトクロック3)GCK3を出力する。AND回路14は、入力信号OEと、Dフリップフロップ回路DFF1の出力信号Qと、Dフリップフロップ回路DFF2の出力信号QBとの論理積を示す信号(シフトクロック4)GCK4を出力する。
【0036】
Dフリップフロップ回路DFF1、DFF2は、それぞれ入力信号CKを1/2分周する。また、Dフリップフロップ回路DFF1の出力信号Qは、Dフリップフロップ回路DFF2の入力信号CKとなっているので、Dフリップフロップ回路DFF1とDフリップフロップ回路DFF2とで4進カウンタとして機能している。
【0037】
図3は、図2に示すシフトクロック生成回路5からシフトクロックGCK1〜GCK4を生成するためのタイミングチャートである。このシフトクロック生成回路5は、図3に示すような2個の入力信号GCK(シフトクロック)、OEを受け取る。前述のとおり、このシフトクロック生成回路5は、Dフリップフロップ回路DFF1とDフリップフロップ回路DFF2とで4進カウンタとして機能しているので、図3に示す入力信号GCK(シフトクロック)、OEのパルスが入力されるたびに、GCK4、GCK1、GCK2、GCK3が順次「H」レベルになる。
【0038】
以上のようにして、シフトクロック生成回路5では、従来からある走査線駆動回路32の入力信号GCK、OEに基づいて、論理レベルが順次「H」レベルになるシフトクロックGCK1〜GCK4が生成される。このため、走査線駆動回路32には、順次「H」レベルになるシフトクロックGCK1〜GCK4が入力される。
【0039】
<3.走査線駆動回路>
図4および図5は、本実施形態に係る走査線駆動回路32の構成を示す回路図である。図4(a)に示す信号線の右端部は、図4(b)に示す信号線の左端部と接続されている。同様に、図4(b)に示す信号線の右端部は、図5(a)に示す信号線の左端部と接続され、図5(a)に示す信号線の右端部は、図5(b)に示す信号線の左端部と接続されている。この走査線駆動回路32は、AND回路702と(m+1)個の双安定回路SR1〜SRm+1とを備えている。
【0040】
AND回路702は、走査線駆動回路開始信号(開始信号)GSPと部分表示選択信号PBとの論理積を示す信号を出力する。走査線駆動回路開始信号GSPは、表示制御回路36から出力される信号であり、走査線を駆動する周期であるフレーム期間毎に処理を開始するタイミングを示すためのものである。部分表示選択信号PBは、表示制御回路36から出力される信号であり、全画面表示が行われる期間中には「H」レベルに保持され、部分表示が行われる期間中には「L」レベルに保持される。
【0041】
双安定回路701は、8個の入力信号CK、GSP、QI、GLI1、SIGQI、CLR、STMRKB、およびGLI2を受け取り、3個の出力信号QO、GLO、およびSIGQOを出力する。
【0042】
双安定回路SR1、SR5、SR9、SR13・・・(SR4k−3)の入力信号CKは、表示制御回路36から出力されるシフトクロックGCK1である。
双安定回路SR2、SR6、SR10、SR14・・・(SR4k−2)の入力信号CKは、表示制御回路36から出力されるシフトクロックGCK2である。
双安定回路SR3、SR7、SR11、SR15・・・(SR4k−1)の入力信号CKは、表示制御回路36から出力されるシフトクロックGCK3である。
双安定回路SR4、SR8、SR12、SR16・・・(SR4k)の入力信号CKは、表示制御回路36から出力されるシフトクロックGCK4である。
【0043】
双安定回路SR1〜SRm+1の入力信号GSPは、表示制御回路36から出力される走査線駆動回路開始信号GSPであり、走査線を駆動する周期であるフレーム期間(水平走査期間)毎に 処理を開始するタイミングを示すためのものである。双安定回路SR1の入力信号QIは、AND回路702の出力信号であり、双安定回路SR2〜SRm+1の入力信号QIは、各双安定回路の前段に配置された双安定回路の出力信号QOである。双安定回路SR1の入力信号GLI1は、AND回路702の出力信号であり、双安定回路SR2〜SRm+1の入力信号GLI1は、各双安定回路の前段に配置された双安定回路の出力信号GLOである。
【0044】
双安定回路SR1の入力信号SIGQIは、表示制御回路36から出力される初期化信号ALLCLRである。初期化信号ALLCLRは、全ての双安定回路をリセットするための信号である。双安定回路SR2〜SRm+1の入力信号(前段状態信号)SIGQIは、各双安定回路の前段に配置された双安定回路の出力信号SIGQOである。
【0045】
双安定回路SR1〜SRm−1の入力信号(2段後段出力信号)GLI2は、各双安定回路の2段後段に配置された双安定回路の出力信号GLOである。双安定回路SRmの入力信号GLI2は、双安定回路SRm+1の出力信号GLOである。双安定回路SRm+1の入力信号GLI2は、双安定回路SRm+1の出力信号GLOである。
【0046】
双安定回路SR1〜SRm+1の入力信号CLRは、表示制御回路36から出力される最終段リセット信号ENDCLRである。最終段リセット信号ENDCLRは、表示領域の開始位置に対応する双安定回路以外の双安定回路をリセットするための信号である。双安定回路SR1〜SRm+1の入力信号STMRKBは、表示制御回路36から出力されるスタートマーク信号(開始位置設定信号)STMRKBである。スタートマーク信号STMRKBは、表示領域の開始位置に対応する双安定回路をセットするための信号である。
【0047】
双安定回路SR1〜SRmの出力信号QOは、各双安定回路の次段に配置された双安定回路の入力信号QIとなる。双安定回路SR1〜SRmの出力信号SIGQOは、各双安定回路の次段に配置された双安定回路の入力信号SIGQIとなる。
【0048】
双安定回路SR1〜SRmの出力信号GLOは、各双安定回路の次段に配置された双安定回路の入力信号GLI1、各双安定回路の2段前段に配置された双安定回路の入力信号GLI2、および各走査線GL1〜GLmの選択信号となる。双安定回路SRm+1の出力信号GLOは、双安定回路SRm−1の入力信号GLI2および走査線GLm+1の選択信号となる。
【0049】
<4.シフトレジスタ>
図6は、本実施形態に係る双安定回路701の構成を示す回路図である。この双安定回路は、RSフリップフロップ回路801と、3個のAND回路802、803、805と、2個のOR回路804、806とを備えている。
【0050】
RSフリップフロップ回路801は、3個の入力信号S(GLI1)、R(AND回路802の出力信号)およびCLR(AND回路805の出力信号)を受け取り、出力信号Qを出力する。RSフリップフロップ回路801の出力信号Qは、当該RSフリップフロップ回路801を含む双安定回路701の出力信号QO、AND回路803の入力信号、およびOR回路806の入力信号となる。
【0051】
AND回路(第1の論理積出力手段)802は、入力信号GLI2と入力信号STMRKBとの論理積を示す信号を出力する。各双安定回路に設けられたAND回路802によって開始位置設定手段が実現されている。AND回路802から出力された信号は、RSフリップフロップ回路801の入力信号Rとなる。OR回路804は、入力信号GSPと入力信号QIとの論理和を示す信号を出力する。OR回路804から出力された信号は、AND回路803の入力信号となる。
【0052】
AND回路803は、入力信号CKとOR回路804の出力信号とRSフリップフロップ回路801の出力信号Qとの論理積を示す信号(段出力信号)GLOを出力する。OR回路806は、入力信号SIGQIとRSフリップフロップ回路801の出力信号Qとの論理和を示す信号SIGQOを出力する。AND回路(第2の論理積出力手段)805は、入力信号ENDCLRと入力信号SIGQIとの論理積を示す信号を出力する。各双安定回路に設けられたAND回路805によってリセット手段が実現されている。AND回路805から出力された信号は、RSフリップフロップ回路801の入力信号CLRとなる。
【0053】
RSフリップフロップ回路801は、部分表示のときの表示領域の開始位置を識別するための記憶手段としての機能を有している。RSフリップフロップ回路801では、入力信号Sが「H」レベルになると、出力信号Qが「H」レベルになる。出力信号Qが「H」レベルになると、入力信号Rまたは入力信号CLRが「H」レベルになるまで、出力信号Qは「H」レベルに保持される。
【0054】
また、RSフリップフロップ回路801の入力信号Sは当該RSフリップフロップ回路801を含む双安定回路701の入力信号GLI1であり、RSフリップフロップ回路801の出力信号Qは当該RSフリップフロップ回路801を含む双安定回路701の出力信号QOである。このため、双安定回路701の入力信号GLI1が「H」レベルに保持されている期間中、当該双安定回路701の出力信号QOは「H」レベルに保持される。
【0055】
<5.全画面表示>
次に、全画面表示時の走査線駆動回路32の動作について説明する。図7および図8は、全画面表示時における走査線駆動回路32のタイミングチャートである。時間経過の方向は、図7の左から右、続いて、図8の左から右である。以下、図4〜図8を参照しつつ説明する。
【0056】
全画面表示の期間中、表示制御回路36から出力される部分表示選択信号PBは「H」レベルに保持される。ここで、走査線駆動回路開始信号GSPが「H」レベルになると、AND回路702の出力信号が「H」レベルになるため、1段目の双安定回路SR1の入力信号GLI1も「H」レベルになる。このため、1段目のRSフリップフロップ回路801がセットされ、1段目の双安定回路SR1がセットされた状態となる。すなわち、図7に示すように、走査線駆動回路開始信号GSPが「H」レベルになると、1段目の双安定回路SR1の出力信号QO(SR1QO)も「H」レベルになる。そして、走査線駆動回路開始信号GSPと1段目の双安定回路SR1の出力信号QO(1段目のRSフリップフロップ回路801の出力信号Q)とが「H」レベルのとき、AND回路803は入力信号CK(シフトクロックGCK1)が示す論理レベルの信号GLOを出力する。このため、図7に示すように、シフトクロックGCK1が「H」レベルになると、双安定回路SR1の出力信号GLOすなわちGL1は「H」レベルになる。
【0057】
次に、2段目の双安定回路SR2に着目する。双安定回路SR2の入力信号GLI1は、双安定回路SR1の出力信号GLO(GL1)であり、その入力信号GLI1が「H」レベルになると、双安定回路SR2の出力信号QO(SR2QO)は「H」レベルになる。このため、図7に示すように、双安定回路SR1の出力信号GL1が「H」レベルになると、双安定回路SR2の出力信号QO(SR2QO)が「H」レベルになる。また、双安定回路SR2内のAND回路803は、双安定回路SR1の出力信号QO(SR1QO)と双安定回路SR2の出力信号QO(2段目のRSフリップフロップ回路801の出力信号Q)とが「H」レベルのとき、入力信号CK(シフトクロックGCK2)が示す論理レベルの信号GLOを出力する。このため、図7に示すように、シフトクロックGCK2が「H」レベルになると、双安定回路SR2の出力信号GLOすなわちGL2は「H」レベルになる。
【0058】
3段目からm段目の双安定回路SR3〜SRmについても、上記2段目の双安定回路SR2と同様の動作が行われる。このため、図7および図8に示すように、GL3〜GLmが順次「H」レベルになる。以上のようにGL1〜GLmが順次「H」レベルになることにより、全画面表示が実現される。なお、m+1段目の双安定回路SRm+1は、m段目の双安定回路SRmをリセットするためのものであり、GLm+1を得るために設けられたものではない。
【0059】
さらに3段目の双安定回路SR3に着目すると、双安定回路SR3の出力信号GLOは、双安定回路SR1の入力信号GLI2となる。双安定回路SR1の入力信号GLI2と双安定回路SR1の入力信号STMRKBとが「H」レベルであれば、1段目のRSフリップフロップ回路801はリセットされる、すなわち、双安定回路SR1はリセットされる。全画面表示の期間中、スタートマーク信号STMRKBは「H」レベルに保持されるので、図7に示すように、双安定回路SR3の出力信号GLO(GL3)が「H」レベルになると、双安定回路SR1の出力信号QO(SR1QO)が「L」レベルになる(双安定回路SR1がリセットされる)。
【0060】
前述のとおり、双安定回路SR1〜SRm−1の入力信号GLI2は、各双安定回路の2段後段に配置された双安定回路の出力信号GLOであり、双安定回路SRmの入力信号GLI2は、双安定回路SRm+1の出力信号GLOである。このため、図7および図8に示すように、2段目からm段目の双安定回路SR2〜SRmも順次リセットされる。これにより、全ての走査線が駆動された時点では、全ての双安定回路SR1〜SRm+1はリセット状態となる。
【0061】
<6.部分表示>
次に、部分表示時の走査線駆動回路32の動作について説明する。本実施形態では、まず、表示領域の開始位置に対応する双安定回路のみをセット状態にする。そして、そのセットされた双安定回路から表示領域の終了位置に対応する双安定回路までの双安定回路に順次走査線を駆動させることにより部分表示が実現される。この表示装置300はm本の走査線を備えているが、i段目からj段目(1≦i<j≦m)までの双安定回路SRi〜SRjに接続された走査線が表示部分に対応する走査線であるものとして説明する。
【0062】
<6.1 部分表示のための双安定回路のセット>
図9および図10は、部分表示を行うための双安定回路設定時のタイミングチャートである。時間経過の方向は、図9の左から右、続いて、図10の左から右である。以下、図4、図5、図6、図9、および図10を参照しつつ、部分表示を行うための双安定回路の設定について説明する。
【0063】
前述のとおり、双安定回路701の入力信号GLI2と入力信号STMRKBとが「H」レベルになると、当該双安定回路701はリセットされる。また、双安定回路701の入力信号GLI2は、当該双安定回路701の2段後段に配置された双安定回路701の出力信号GLOである。ここで、表示領域の開始位置に対応するi段目の双安定回路SRiのみがリセットされないようにするために、GLi+2が「H」レベルに保持されている期間中、スタートマーク信号STMRKBを「L」レベルに保持する。すなわち、シフトクロックGCK3のうち図9で「i+2」で示すパルスが「H」レベルに保持されている期間中、スタートマーク信号STMRKBを「L」レベルに保持する。これにより、全ての走査線が駆動された時点では、i段目のRSフリップフロップ回路801のみがセットされた状態、すなわち、i段目の双安定回路SRiのみがセットされた状態となる。
【0064】
また、i段目の双安定回路SRiがセットされると、双安定回路SRiの出力信号SIGQO(SRiSIGQO)は「H」レベルになる。双安定回路の出力信号SIGQOは次段に配置された双安定回路の入力信号SIGQIとなり、入力信号SIGQIが「H」レベルであれば、OR回路806が出力する出力信号SIGQOは「H」レベルになる。このため、図9および図10に示すように、全ての走査線が駆動された時点では、i段目以降の双安定回路の出力信号SIGQOは「H」レベルとなる。
【0065】
なお、上述したスタートマーク信号STMRKBは、表示制御回路36に含まれる開始位置設定信号生成回路3で生成される。開始位置設定信号生成回路3は、この表示装置300の外部にある情報機器等のCPU400から送られる、全画面表示もしくは部分表示を指示する表示指示信号と部分表示のときの表示領域の開始位置を指示する開始位置指示信号とに基づいて、スタートマーク信号STMRKBを生成している。
【0066】
<6.2 部分表示の実行>
上述のようにして表示領域の開始位置に対応する双安定回路701がセットされると、部分表示選択信号PBを「L」レベルにする。そして、走査線駆動回路開始信号GSPを「H」レベルにすることにより部分表示が開始される。図11および図12は、部分表示時の走査線駆動回路のタイミングチャートである。時間経過の方向は、図11の左から右、続いて、図12の左から右である。以下、図4、図5、図6、図11、および図12を参照しつつ説明する。なお、部分表示から全画面表示に切り替わるまでは、部分表示選択信号PBは「L」レベルに保持される。
【0067】
部分表示選択信号PBが「L」レベルであるため、AND回路702から出力される出力信号は「L」レベルになる。このため、1段目の双安定回路SR1の入力信号GLI1は「L」レベルになり、双安定回路SR1はセットされない。これにより、双安定回路SR1のAND回路803から出力される出力信号GLO(GL1)は「L」レベルになる。1段目の双安定回路SR1から出力される出力信号GLOは、2段目の双安定回路SR2の入力信号GLI1となるので、2段目の双安定回路SR2もセットされない。これにより、双安定回路SR2のAND回路803から出力される出力信号GLO(GL2)も「L」レベルになる。同様に、3段目からi−1段目の双安定回路SR3〜SRi−1もセットされず、GL3〜GLi−1は「L」レベルに保持される。
【0068】
次に、i段目の双安定回路SRiに着目する。前述のとおり、i段目のRSフリップフロップ回路801は、部分表示を行うためにセットされている。すなわち、i段目のRSフリップフロップ回路801の出力信号Qは「H」レベルになっている。このため、走査線駆動回路開始信号GSPと入力信号CK(シフトクロックGCK1)とが「H」レベルになると、AND回路803から出力される出力信号GLOが「H」レベルになる。すなわち、GLiが「H」レベルになり、i段目の走査線が駆動される。
【0069】
さらに、GLiは、i+1段目の双安定回路SRi+1の入力信号GLI1となるので、GLiが「H」レベルになれば、i+1段目の双安定回路SRi+1はセットされる。また、双安定回路SRiの出力信号QOは、i+1段目の双安定回路SRi+1の入力信号QIであり、双安定回路SRiの出力信号QO(SQiQO)は「H」レベルになっているので、i+1段目の双安定回路SRi+1の入力信号QIは「H」レベルになる。このため、i+1段目の双安定回路SRi+1のAND回路803からは、入力信号CK(シフトクロックGCK2)と同期して、「H」レベルになった出力信号GLO(GL2)が出力される。i+2段目からj段目の双安定回路SRi+2〜SRjについても、上記i+1段目の双安定回路SRi+1と同様の動作が行われる。このため、GLi+2〜GLjが順次「H」レベルになる。
【0070】
ここで、i段目の双安定回路SRiに入力されるシフトクロックはGCK1であるものとして説明したが、このシフトクロックは、GCK1〜GCK4のいずれであってもよい。例えば、i段目の双安定回路SRiに入力されるシフトクロックがGCK2である場合は、シフトクロックGCK2が「H」レベルになっているときに走査線駆動回路GSPを「H」レベルにする。これにより、図11および図12に示すように、GLi〜GLjが順次「H」レベルになる。
【0071】
次に、双安定回路のリセットについて説明する。前述のとおり、双安定回路の入力信号GLI2は、各双安定回路の2段後段に配置された双安定回路の出力信号GLOであり、その入力信号GLI2とスタートマーク信号STMRKBとが「H」レベルになると当該双安定回路内のRSフリップフロップ回路801はリセットされる、すなわち、当該双安定回路はリセットされる。本実施形態では、i段目の双安定回路SRiがリセットされないようにするため、GLi+2が「H」レベルに保持されている期間中、スタートマーク信号STMRKBを「L」レベルに保持する。一方、GLi+2が「L」レベルに保持されている期間中、スタートマーク信号STMRKBは「H」レベルに保持されているので、i+1段目からj−2段目までの双安定回路SRi+1〜SRj−2は、各双安定回路の2段後段に配置された双安定回路の出力信号GLOが「H」レベルになったときにリセットされる。
【0072】
ここで、i段目からj段目までの部分表示のときには、GLj+1、GLj+2およびGLj+3は「L」レベルに保持される。このため、j−1段目からj+1段目までの双安定回路SRj−1〜SRj+1の入力信号GLI2は「L」レベルに保持される。この場合、AND回路802からの出力信号によってj−1段目からj+1段目までの双安定回路SRj−1〜SRj+1がリセットされることはない。そこで、本実施形態では、GLjが「H」レベルから「L」レベルになった時に、最終段リセット信号ENDCLRを「H」レベルにする。i段目以降の双安定回路の出力信号SIGQOは「H」レベルになっており、その出力信号SIGQOは次段に配置された双安定回路の入力信号SIGQIになるので、j−1段目からj+1段目までの双安定回路SRj−1〜SRj+1内のAND回路805から出力される出力信号は「H」レベルになる。これにより、j−1段目からj+1段目までの双安定回路SRj−1〜SRj+1がリセットされる。
【0073】
なお、上述した最終段リセット信号ENDCLRは、表示制御回路36に含まれる最終段リセット信号生成回路4で生成される。最終段リセット信号生成回路4は、この表示装置300の外部にある情報機器等のCPU400から送られる、全画面表示もしくは部分表示を指示する表示指示信号と部分表示のときの表示領域の終了位置を指示する終了位置指示信号とに基づいて、最終段リセット信号ENDCLRを生成している。
【0074】
以上のようにしてGLi〜GLjが順次「H」レベルになることにより、i段目からj段目までの部分表示が実現される。また、i段目からj段目までの双安定回路に接続された走査線が駆動された時点では、i段目のRSフリップフロップ回路801のみがセット状態、すなわち、i段目の双安定回路SRiのみがセット状態となっている。このため、或るフレームから次のフレームに切り替わっても、i段目からj段目までの部分表示が行われる。
【0075】
<7.シフトクロックの相数>
上記実施形態に係る表示装置300においては、4相のシフトクロックGCK1〜GCK4で部分表示が実現されている。シフトクロックGCKの相数は4相に限定されるものではないが、3相以上であることが望ましい。図13および図14は、本実施形態に係る表示装置を2相のシフトクロックで実現した場合の走査線駆動回路32のタイミングチャートである。時間経過の方向は、図13の左から右、続いて、図14の左から右である。図15および図16は、本実施形態に係る表示装置300を3相のシフトクロックで実現した場合の走査線駆動回路32のタイミングチャートである。時間経過の方向は、図15の左から右、続いて、図16の左から右である。以下、図13〜図16を参照しつつ、シフトクロックの相数を3相以上にすることが望ましいことについて説明する。
【0076】
双安定回路内のAND回路803は、当該双安定回路とその前段に配置された双安定回路とがセット状態であるときに「H」レベルであるシフトクロックが入力されると、「H」レベルである出力信号GLOを出力する。ここで、シフトクロックが2相の場合、GLi+3を「H」レベルにするために図13で「i+3」で示すシフトクロックGCK2が「H」レベルになった時、i+1段目の双安定回路SRi+1はセット状態からリセット状態になる。一方、i段目の双安定回路SRiは前述のとおりリセットされない。このため、GLi+3を「H」レベルにするためにシフトクロックGCK2が「H」レベルになった時、図13の点線円内に示すようにハザードが発生する。このように、シフトクロックの相数が2相の場合にはハザードが発生する。
【0077】
一方、シフトクロックの相数が3相の場合には、i+1段目の双安定回路SRi+1から「H」レベルである出力信号GLO(GLi+1)が出力された後、次に当該双安定回路SRi+1に「H」レベルであるシフトクロック(図15で「i+4」で示すシフトクロックGCK1)が入力されるまでに、当該双安定回路SRi+1はリセットされる。このため、シフトクロックの相数が2相の場合のようなハザードは発生しない。これにより、シフトクロックの相数は3相以上であることが望ましい。
【0078】
<8.変形例>
<8.1 変形例1>
上記実施形態では、最終段リセット信号ENDCLRによってj−1段目からj+1段目までの双安定回路SRj−1〜SRj+1をリセットしたが、本発明はこれに限定されるものではない。最終段リセット信号ENDCLRに代えて走査線駆動回路開始信号GSPによってj−1段目からj+1段目までの双安定回路SRj−1〜SRj+1をリセットすることもできる。図17〜図20は、最終段リセット信号ENDCLRに代えて走査線駆動回路開始信号GSPによってj−1段目からj+1段目までの双安定回路SRj−1〜SRj+1をリセットすることにより部分表示を実現した表示装置300の走査線駆動回路32のタイミングチャートである。時間経過の方向は、図17の左から右、続いて、図18の左から右、続いて、図19の左から右、続いて、図20の左から右である。以下、図6、図17〜図20を参照しつつ、走査線駆動回路32の動作を説明する。
【0079】
図18に示すように、j段目の双安定回路SRjから出力される出力信号GLjが「H」レベルから「L」レベルになった後、シフトクロックGCK1〜GCK4を「L」レベルに保持する。これにより、j+1段目以降の双安定回路から出力される出力信号GLO(GLj+1〜GLm)が「H」レベルになることはない。このため、i段目からj段目までの双安定回路に接続された走査線が駆動された時点では、j−1段目からj+1段目までの双安定回路SRj−1〜SRj+1はセット状態となっている。
【0080】
i段目からj段目までの双安定回路に接続された走査線が駆動された後、次のフレーム期間になったときに、図19に示すように、走査線駆動回路開始信号GSPを「H」レベルにする。ここで、この走査線駆動回路開始信号GSPは、図6に示す入力信号ENDCLRに代わるものである。すなわち、図6に示す入力信号ENDCLRの位置に、走査線駆動回路開始信号GSPを入力する。また、j−1段目からj+1段目までの双安定回路SRj−1〜SRj+1の入力信号SIGQIは、各双安定回路の前段に配置された出力信号SIGQOである。ここで、i段目以降の双安定回路の出力信号SIGQO(SRiSIGQO〜SRm−1SIGQO)は「H」レベルになっているので、j−1段目からj+1段目までの双安定回路SRj−1〜SRj+1内のAND回路805の出力信号は「H」レベルになる。これにより、j−1段目からj+1段目までの双安定回路SRj−1〜SRj+1はリセットされる。一方、i段目の双安定回路SRiについては、i−1段目の双安定回路SRi−1の出力信号SRi−1SIGQOが「L」レベルであるため、リセットされることはない。
【0081】
以上のようにして、本変形例では、最終段リセット信号ENDCLRに代えて走査線駆動回路開始信号GSPによってj−1段目からj+1段目までの双安定回路SRj−1〜SRj+1がリセットされる。これにより、走査線を順次駆動する各フレーム期間において、走査線駆動回路開始信号GSPが「H」レベルになった時点では、表示領域の開始位置に対応する双安定回路のみがセットされた状態となっている。また、j段目の走査線が駆動された後はシフトクロックGCK1〜GCK4は「L」レベルに保持される。これにより、i段目からj段目までの双安定回路に接続された走査線が順次駆動され、部分表示が実現される。
【0082】
<8.2 変形例2>
本変形例では、シフトクロックを生成するシフトクロック生成回路5に走査線駆動回路開始信号GSPを入力する。図21は、本変形例に係る表示装置300のシフトクロック生成回路5の回路図である。このシフトクロック生成回路5の入力信号(走査線駆動回路開始信号)GSPは、このシフトクロック生成回路5が備えるDフリップフロップ回路DFF1、DFF2の入力信号CLRとなる。このため、入力信号GSPが「H」レベルになると、Dフリップフロップ回路DFF1、DFF2はリセットされる。このとき、Dフリップフロップ回路DFF1、DFF2の出力信号QBは「H」レベルになる。そして、Dフリップフロップ回路DFF1、DFF2の出力信号QBが「H」レベルで、入力信号OEも「H」レベルであると、AND回路11の出力信号GCK1が「H」レベルとなる。
【0083】
図22は、本変形例における走査線駆動回路32のタイミングチャートである。図22に示すように、入力信号GSPが「L」レベルから「H」レベルになると、Dフリップフロップ回路DFF1、DFF2はリセットされる(DFF1Q、DFF2Qが「L」レベルになる)。その後、入力信号OEが「H」レベルになると、シフトクロックGCK1が「H」レベルになる。その後、シフトクロックGCK2〜GCK4も順次「H」レベルになる。
【0084】
本変形例によると、入力信号GSPが「H」レベルになった後、最初に「H」レベルになるシフトクロックはGCK1である。このため、表示領域の開始位置が1、5、9、13、17・・・(4k−3)段目である場合には、図21に示す構成のシフトクロック生成回路5でも部分表示が実現される。
【0085】
<9 その他>
上記実施形態では、本発明のシフトレジスタ40を表示装置の走査線駆動回路32に適用しているが、本発明はこれに限定されない。本発明のシフトレジスタ40を表示装置の信号線駆動回路31に適用することもできる。信号線駆動回路31では、表示領域の開始位置から終了位置に対応する信号線が駆動されるようにシフトレジスタ40で信号が生成され、その信号に基づいてサンプリング部38にて画像信号DATがサンプリングされる。上記実施形態では、垂直走査期間毎に部分表示の表示領域に対応する走査線を順次駆動したが、これに代えて、水平走査期間毎に部分表示の表示領域に対応する信号線を順次駆動する。これにより、表示領域に対応する信号線にサンプリングして得られた画像データが出力され、部分表示が実現される。また、本発明のシフトレジスタ40は、上述のように表示装置に好適に用いられるが、表示装置以外にも適用することができる。
【0086】
また、上記実施形態では、双安定回路内にRSフリップフロップ回路(セットリセット型フリップフロップ回路)を備える構成としたが、本発明はこれに限定されない。セット状態とリセット状態とを有し、外部から信号を与えることによりセット状態もしくはリセット状態にすることができ、その状態を保持することができる回路を備えた構成であればよい。
【0087】
【発明の効果】
第1の発明によれば、開始位置と終了位置とを示す信号に基づき、双安定回路が順次第1の状態に設定される。また、双安定回路以外に記憶回路は設けられていない。これにより、従来よりも簡単な構成で、部分駆動の開始位置が識別されるシフトレジスタが実現される。このため、従来のシフトレジスタと比較して、回路規模の削減と消費電力の削減とが可能となる。
【0088】
第2の発明によれば、シフトレジスタが部分駆動するときに、部分駆動の開始位置に対応する双安定回路が第1の状態に保持される。そして、その第1の状態に保持された位置に対応する双安定回路から順次駆動される。これにより、双安定回路以外の記憶回路を備えることなく部分駆動の開始位置が識別される。
【0089】
第3の発明によれば、部分駆動のときに開始位置に対応する双安定回路は第1の状態に保持される。そして、第1の状態に保持された双安定回路から終了位置に対応する双安定回路までが順次駆動される。そして、終了位置に対応する双安定回路が駆動された後、開始位置に対応する双安定回路のみが第1の状態に保持される。これにより、開始位置から終了位置までに対応する双安定回路が駆動された後も、再度、開始位置に対応する双安定回路から順次駆動される。このため、従来のシフトレジスタと比較して、簡単な構成で部分駆動が実現される。
【0090】
第4の発明によれば、クロック信号が2相からなる信号であるときに生じるハザードが発生しない。これにより、良好な部分駆動が実現できるシフトレジスタが提供される。
【0091】
第5の発明によれば、表示装置において、表示領域の開始位置から終了位置に対応する走査線が順次駆動される、もしくは、表示領域の開始位置から終了位置に対応する信号線が順次駆動される。また、表示装置が備えるシフトレジスタには、双安定回路以外に記憶回路は設けられていない。これにより、従来よりも簡単な構成で、部分表示が可能な表示装置が提供される。このため、従来の表示装置と比較して、回路規模の削減と消費電力の削減とが可能となる。
【図面の簡単な説明】
【図1】本実施形態に係る表示装置の全体構成を示すブロック図である。
【図2】上記実施形態におけるシフトクロック生成回路の構成を示す回路図である。
【図3】上記実施形態におけるシフトクロック生成回路からシフトクロックを生成させるためのタイミングチャートである。
【図4】上記実施形態に係る走査線駆動回路の構成を示す回路図である。
【図5】上記実施形態に係る走査線駆動回路の構成を示す回路図である。
【図6】上記実施形態に係る双安定回路SR1〜SRm+1の構成を示す回路図である。
【図7】上記実施形態における全画面表示時の走査線駆動回路のタイミングチャートである。
【図8】上記実施形態における全画面表示時の走査線駆動回路のタイミングチャートである。
【図9】上記実施形態における部分表示を行うための双安定回路設定時のタイミングチャートである。
【図10】上記実施形態における部分表示を行うための双安定回路設定時のタイミングチャートである。
【図11】上記実施形態における部分表示時の走査線駆動回路のタイミングチャートである。
【図12】上記実施形態における部分表示時の走査線駆動回路のタイミングチャートである。
【図13】本実施形態に係る表示装置を2相のシフトクロックで実現した場合の走査線駆動回路のタイミングチャートである。
【図14】本実施形態に係る表示装置を2相のシフトクロックで実現した場合の走査線駆動回路のタイミングチャートである。
【図15】本実施形態に係る表示装置を3相のシフトクロックで実現した場合の走査線駆動回路のタイミングチャートである。
【図16】本実施形態に係る表示装置を3相のシフトクロックで実現した場合の走査線駆動回路のタイミングチャートである。
【図17】最終段リセット信号の代わりに走査線駆動回路開始信号を使用して部分表示を実現した表示装置の走査線駆動回路のタイミングチャートである。
【図18】最終段リセット信号の代わりに走査線駆動回路開始信号を使用して部分表示を実現した表示装置の走査線駆動回路のタイミングチャートである。
【図19】最終段リセット信号の代わりに走査線駆動回路開始信号を使用して部分表示を実現した表示装置の走査線駆動回路のタイミングチャートである。
【図20】最終段リセット信号の代わりに走査線駆動回路開始信号を使用して部分表示を実現した表示装置の走査線駆動回路のタイミングチャートである。
【図21】上記実施形態の変形例に係る表示装置のシフトクロック生成回路の回路図である。
【図22】上記実施形態の変形例に係る走査線駆動回路のタイミングチャートである。
【図23】従来の表示装置の走査線駆動回路(1〜i+1段目)の構成を示す回路図である。
【図24】従来の表示装置の走査線駆動回路(j−1〜m段目)の構成を示す回路図である。
【図25】従来の走査線駆動回路の双安定回路の構成を示す回路図である。
【図26】従来の表示装置における全画面表示時の走査線駆動回路のタイミングチャートである。
【図27】従来の表示装置における全画面表示時の走査線駆動回路のタイミングチャートである。
【図28】部分表示のための記憶回路設定時の走査線駆動回路のタイミングチャートである。
【図29】部分表示のための記憶回路設定時の走査線駆動回路のタイミングチャートである。
【図30】部分表示時の走査線駆動回路のタイミングチャートである。
【図31】部分表示時の走査線駆動回路のタイミングチャートである。
【符号の説明】
32…走査線駆動回路
36…表示制御回路
40…シフトレジスタ
801…RSフリップフロップ回路
GCK1〜GCK4…シフトクロック
GL1〜GLm…走査線
GSP…走査線駆動回路開始信号
PB…部分表示選択信号
SR1〜SRm+1…双安定回路
STMRKB…スタートマーク信号
ENDCLR…最終段リセット信号
Claims (6)
- 第1の状態と第2の状態とを有し互いに直列に接続された複数の双安定回路を備え、各双安定回路は当該双安定回路の状態に応じた論理レベルの段出力信号を出力し、外部から入力されるクロック信号に応じて前記複数の双安定回路の全部または一部が順次所定の時間ずつ第1の状態となるシフトレジスタであって、
前記複数の双安定回路のうち外部から入力される開始位置指示信号によって特定される双安定回路である開始位置双安定回路を第1の状態に保持する開始位置設定手段と、
前記複数の双安定回路のうち外部から入力される終了位置指示信号によって特定される双安定回路である終了位置双安定回路が第1の状態になった後、前記開始位置双安定回路以外の双安定回路を第2の状態にするリセット手段とを備え、
前記開始位置双安定回路が第1の状態に保持されているときに、当該双安定回路から前記終了位置双安定回路までの双安定回路が前記クロック信号に応じて順次所定の時間ずつ第1の状態となることを特徴とする、シフトレジスタ。 - 前記開始位置設定手段は、前記開始位置双安定回路が第2の状態になることを抑止することにより開始位置双安定回路を第1の状態に保持することを特徴とする、請求項1に記載のシフトレジスタ。
- 前記開始位置双安定回路から前記終了位置双安定回路までの双安定回路が前記クロック信号に応じて順次所定の時間ずつ第1の状態となる部分駆動の周期であるフレーム期間毎の処理の開始の時に第1の論理レベルとなる開始信号と、前記開始位置指示信号に基づいて前記複数の双安定回路から開始位置に対応する双安定回路を特定するための開始位置設定信号と、前記開始位置双安定回路以外の双安定回路を第2の状態にするための最終段リセット信号とがさらに外部から入力され、
前記開始位置設定手段は、各双安定回路内に設けられた第1の論理積出力手段であって、当該各双安定回路の2段後段の双安定回路から出力される2段後段出力信号と前記開始位置設定信号とが共に第1の論理レベルのときに第1の論理レベルの信号を出力し、前記2段後段出力信号と前記開始位置設定信号とのうち少なくとも一方が第2の論理レベルのときに第2の論理レベルの信号を出力する第1の論理積出力手段を含み、
前記リセット手段は、各双安定回路内に設けられた第2の論理積出力手段であって、当該各双安定回路より前段に配置されたいずれかの双安定回路が第1の状態であるか否かに応じて第1または第2の論理レベルとなる前段状態信号と前記最終段リセット信号とが共に第1の論理レベルのときに第1の論理レベルの信号を出力し、前記前段状態信号と前記最終段リセット信号とのうち少なくとも一方が第2の論理レベルのときに第2の論理レベルの信号を出力する第2の論理積出力手段を含み、
各双安定回路は、
当該各双安定回路の1段前段の双安定回路から出力される前記段出力信号が第1の論理レベルであるときに第1の状態に設定され、
前記開始信号が第1の論理レベルであるかまたは当該各双安定回路の1段前段の双安定回路が第1の状態であって、当該各双安定回路が第1の状態であり、前記クロック信号が第1の論理レベルであるときに、当該各双安定回路の段出力信号として第1の論理レベルの信号を出力し、
当該各双安定回路の1段前段の双安定回路から出力される前記前段状態信号が第1の論理レベルであるか、または、当該各双安定回路が第1の状態であるときに、当該各双安定回路の1段後段の双安定回路が受け取るべき前記前段状態信号として第1の論理レベルの信号を出力し、
当該各双安定回路内の前記第1の論理積出力手段または前記第2の論理積出力手段が第1の論理レベルの信号を出力したときに、第2の状態に設定されることを特徴とする、請求項1または2に記載のシフトレジスタ。 - 前記クロック信号は、少なくとも3相からなる信号であることを特徴とする、請求項1から3に記載のシフトレジスタ。
- 複数の走査線を駆動する走査線駆動回路と、複数の信号線を駆動する信号線駆動回路とを備え、表示画面の一部を表示領域とする部分表示機能を有する表示装置であって、
前記走査線駆動回路および前記信号線駆動回路の少なくともいずれか一方に、請求項1から4のいずれか1項に記載のシフトレジスタを備えたことを特徴とする表示装置。 - 前記開始位置双安定回路の2段後段の双安定回路から出力される前記段出力信号が第1の論理レベルであるときに前記開始位置設定信号として第2の論理レベルの信号を出力する開始位置設定信号生成回路と、
前記終了位置双安定回路から出力される前記段出力信号が第1の論理レベルから第2の論理レベルに変わるときに前記最終段リセット信号として第1の論理レベルの信号を出力する最終段リセット信号生成回路とを備えることを特徴とする、請求項5に記載の表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003200564A JP3722371B2 (ja) | 2003-07-23 | 2003-07-23 | シフトレジスタおよび表示装置 |
KR1020040056843A KR100600004B1 (ko) | 2003-07-23 | 2004-07-21 | 시프트 레지스터 및 표시 장치 |
US10/895,891 US7365728B2 (en) | 2003-07-23 | 2004-07-22 | Shift register and display device |
TW093121954A TWI264733B (en) | 2003-07-23 | 2004-07-22 | Shift register and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003200564A JP3722371B2 (ja) | 2003-07-23 | 2003-07-23 | シフトレジスタおよび表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005043470A JP2005043470A (ja) | 2005-02-17 |
JP3722371B2 true JP3722371B2 (ja) | 2005-11-30 |
Family
ID=34074479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003200564A Expired - Fee Related JP3722371B2 (ja) | 2003-07-23 | 2003-07-23 | シフトレジスタおよび表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7365728B2 (ja) |
JP (1) | JP3722371B2 (ja) |
KR (1) | KR100600004B1 (ja) |
TW (1) | TWI264733B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112008000195T5 (de) | 2007-01-19 | 2010-02-18 | Hamamatsu Photonics K.K., Hamamatsu | LCoS räumlicher Modulator für Licht |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6674562B1 (en) | 1994-05-05 | 2004-01-06 | Iridigm Display Corporation | Interferometric modulation of radiation |
US6680792B2 (en) * | 1994-05-05 | 2004-01-20 | Iridigm Display Corporation | Interferometric modulation of radiation |
US8928967B2 (en) | 1998-04-08 | 2015-01-06 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
KR100703140B1 (ko) | 1998-04-08 | 2007-04-05 | 이리다임 디스플레이 코포레이션 | 간섭 변조기 및 그 제조 방법 |
US7369294B2 (en) * | 2004-09-27 | 2008-05-06 | Idc, Llc | Ornamental display device |
US20060176241A1 (en) * | 2004-09-27 | 2006-08-10 | Sampsell Jeffrey B | System and method of transmitting video data |
US7535466B2 (en) * | 2004-09-27 | 2009-05-19 | Idc, Llc | System with server based control of client device display features |
US7653371B2 (en) * | 2004-09-27 | 2010-01-26 | Qualcomm Mems Technologies, Inc. | Selectable capacitance circuit |
US7583429B2 (en) | 2004-09-27 | 2009-09-01 | Idc, Llc | Ornamental display device |
US7920135B2 (en) * | 2004-09-27 | 2011-04-05 | Qualcomm Mems Technologies, Inc. | Method and system for driving a bi-stable display |
US20060066596A1 (en) * | 2004-09-27 | 2006-03-30 | Sampsell Jeffrey B | System and method of transmitting video data |
US7808703B2 (en) * | 2004-09-27 | 2010-10-05 | Qualcomm Mems Technologies, Inc. | System and method for implementation of interferometric modulator displays |
US7317568B2 (en) * | 2004-09-27 | 2008-01-08 | Idc, Llc | System and method of implementation of interferometric modulators for display mirrors |
US7586484B2 (en) * | 2004-09-27 | 2009-09-08 | Idc, Llc | Controller and driver features for bi-stable display |
US7460246B2 (en) * | 2004-09-27 | 2008-12-02 | Idc, Llc | Method and system for sensing light using interferometric elements |
US20060277486A1 (en) * | 2005-06-02 | 2006-12-07 | Skinner David N | File or user interface element marking system |
KR100739637B1 (ko) * | 2005-08-25 | 2007-07-13 | 삼성에스디아이 주식회사 | 구동 장치 및 이를 이용한 표시 장치 |
JP5160748B2 (ja) | 2005-11-09 | 2013-03-13 | 三星ディスプレイ株式會社 | 発光表示装置 |
US7916980B2 (en) | 2006-01-13 | 2011-03-29 | Qualcomm Mems Technologies, Inc. | Interconnect structure for MEMS device |
US7582952B2 (en) * | 2006-02-21 | 2009-09-01 | Qualcomm Mems Technologies, Inc. | Method for providing and removing discharging interconnect for chip-on-glass output leads and structures thereof |
JP5027435B2 (ja) * | 2006-03-31 | 2012-09-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US7903047B2 (en) * | 2006-04-17 | 2011-03-08 | Qualcomm Mems Technologies, Inc. | Mode indicator for interferometric modulator displays |
CN103137081B (zh) * | 2011-11-22 | 2014-12-10 | 上海天马微电子有限公司 | 一种显示面板栅驱动电路及显示屏 |
KR20160024317A (ko) * | 2014-08-25 | 2016-03-04 | 삼성전자주식회사 | 회로 면적을 감소시키기 위한 구동부 구조를 가지는 반도체 장치 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5282234A (en) * | 1990-05-18 | 1994-01-25 | Fuji Photo Film Co., Ltd. | Bi-directional shift register useful as scanning registers for active matrix displays and solid state image pick-up devices |
JP3424320B2 (ja) * | 1994-04-22 | 2003-07-07 | ソニー株式会社 | アクティブマトリクス表示装置 |
JP2982722B2 (ja) * | 1996-12-04 | 1999-11-29 | 日本電気株式会社 | 映像表示装置 |
JP3572473B2 (ja) * | 1997-01-30 | 2004-10-06 | 株式会社ルネサステクノロジ | 液晶表示制御装置 |
JPH11184434A (ja) | 1997-12-19 | 1999-07-09 | Seiko Epson Corp | 液晶装置及び電子機器 |
JP2001249636A (ja) | 2000-03-02 | 2001-09-14 | Seiko Epson Corp | 電気光学装置の駆動回路、電気光学装置および電子機器 |
US6586979B2 (en) * | 2001-03-23 | 2003-07-01 | Micron Technology, Inc. | Method for noise and power reduction for digital delay lines |
JP3743503B2 (ja) * | 2001-05-24 | 2006-02-08 | セイコーエプソン株式会社 | 走査駆動回路、表示装置、電気光学装置及び走査駆動方法 |
-
2003
- 2003-07-23 JP JP2003200564A patent/JP3722371B2/ja not_active Expired - Fee Related
-
2004
- 2004-07-21 KR KR1020040056843A patent/KR100600004B1/ko not_active IP Right Cessation
- 2004-07-22 US US10/895,891 patent/US7365728B2/en not_active Expired - Fee Related
- 2004-07-22 TW TW093121954A patent/TWI264733B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112008000195T5 (de) | 2007-01-19 | 2010-02-18 | Hamamatsu Photonics K.K., Hamamatsu | LCoS räumlicher Modulator für Licht |
US8525772B2 (en) | 2007-01-19 | 2013-09-03 | Hamamatsu Photonics K.K. | LCOS spatial light modulator |
Also Published As
Publication number | Publication date |
---|---|
TWI264733B (en) | 2006-10-21 |
KR20050011709A (ko) | 2005-01-29 |
JP2005043470A (ja) | 2005-02-17 |
US7365728B2 (en) | 2008-04-29 |
KR100600004B1 (ko) | 2006-07-13 |
TW200506963A (en) | 2005-02-16 |
US20050017942A1 (en) | 2005-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3722371B2 (ja) | シフトレジスタおよび表示装置 | |
JP3129271B2 (ja) | ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置 | |
JP2799095B2 (ja) | 液晶表示器駆動装置 | |
US9275754B2 (en) | Shift register, data driver having the same, and liquid crystal display device | |
JP3821111B2 (ja) | データドライバ及び電気光学装置 | |
JP2006039542A (ja) | アレイ基板とこれを有する表示装置、その駆動装置、及び駆動方法 | |
KR101222962B1 (ko) | 게이트 구동회로 | |
KR100954011B1 (ko) | 표시 장치 | |
CN101197103A (zh) | 数据驱动器以及使用它的显示装置 | |
JP2010039031A (ja) | ドライバ及び表示装置 | |
KR100308115B1 (ko) | 액정표시소자의 게이트 구동회로 | |
JPS5911916B2 (ja) | 表示デ−タ合成回路 | |
US8120563B2 (en) | LCD device and drive circuit for discharging pixels in a stepwise manner during a display on sequence | |
US6307531B1 (en) | Liquid crystal display having driving integrated circuits in a single bank | |
US7768506B2 (en) | Gate driving device with current overdrive protection and method thereof | |
CN109920390A (zh) | 像素扫描驱动方法、装置、设备、介质及像素扫描装置 | |
JP2009031595A (ja) | 表示装置およびそれを備える電子機器ならびに表示装置の制御方法 | |
TW201112211A (en) | Liquid crystal display device and method for driving the same | |
KR100862122B1 (ko) | 주사 신호선 구동 장치, 액정 표시 장치, 및 액정 표시방법 | |
JPH09160526A (ja) | マトリクス型表示パネルの駆動回路及び該駆動回路を用いた表示装置 | |
JP3566620B2 (ja) | 液晶表示駆動回路 | |
US20090046084A1 (en) | Gate-driving circuit and display apparatus including the same | |
JP2003150128A (ja) | マトリックス型表示装置 | |
JP3658630B2 (ja) | 液晶表示装置及び液晶駆動方法 | |
JPH1049102A (ja) | 信号線選択回路およびマトリクス型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050908 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |