JP2009031595A - 表示装置およびそれを備える電子機器ならびに表示装置の制御方法 - Google Patents

Abstract

【課題】正常動作中に表示異常を引き起こすことなく、パネルの動作状態が異常になったときに人手を介することなく当該動作状態を正常な状態に戻すことのできる表示装置およびその制御方法を提供する。
【解決手段】ドライバ内の論理回路の内部状態は、所定のリセット入力によって初期化される。表示制御回路２００に、スタートパルス信号ＳＰおよびクロック信号ＣＫとドライバ内のシフトレジスタの出力端から出力される信号ＯＵＴとに基づいてドライバの動作状態を判定する動作状態検査部２４と、ドライバにリセット入力を与えるためのリセット信号出力部２７とを備える。ホスト９００は、動作状態検査部２４による判定結果を取得し、ドライバの動作状態が異常であれば、リセット命令ＲＣを出力する。リセット信号出力部２７は、当該リセット命令ＲＣに基づいて、ドライバにリセット入力を与える。
【選択図】図１

Description

本発明は、表示装置およびその制御方法に関し、より詳しくは、表示装置の動作状態が異常になったときに当該動作状態を正常な状態に戻す方法に関する。

従来より、一般的な表示装置には、ソースバスライン（映像信号線）を駆動するソースドライバとゲートバスライン（走査信号線）を駆動するゲートドライバとが設けられている。このような表示装置に関し、近年、ＣＧシリコン液晶（Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ：連続粒界結晶シリコン液晶）パネルを採用する液晶表示装置が開発されている。ＣＧシリコン液晶パネルとは、ＣＧシリコン膜で形成されたＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）をスイッチング素子として採用する液晶パネルのことである。ＣＧシリコンは、結晶境界面の配置が規則的で、原子レベルで連続的な構造となっている。このため、ＣＧシリコンでは電子が高速に移動することができるので、ソースドライバやゲートドライバ（以下、両者をまとめて「ドライバ」という。）を液晶パネルの基板上に実装することができる。これにより、必要な部品数の削減によるコストの低減や装置の小型化が進んでいる。

上述のドライバは論理回路で構成されているところ、当該論理回路の内部状態を初期化するためにリセット端子が設けられているドライバがある。例えば、電源投入の際などにパネルの外部（制御部など）からドライバのリセット端子に所定の入力を与えることによって、論理回路の内部状態が初期化される。以下、このように、ドライバ内の論理回路の内部状態を初期化するためにリセット端子に与えられる入力のことを「リセット入力」という。

上述のような表示装置の動作中に、例えば外部からの静電気の影響によって上記論理回路の内部状態が異常になり、表示異常が生じることがある。一般にこのようなときには、パネルの動作状態を正常な状態に戻すために、パネルの外部からドライバにリセット入力を与えることによって論理回路の内部状態の初期化が行われている。なお、特開２００１−７５５４１号公報には、電源ＯＦＦの際の残像を抑止することのできる表示装置の駆動方法の発明が開示されている。また、特開２００２−９１３８９号公報には、表示異常を抑止することのできる液晶表示装置の発明が開示されている。
特開２００１−７５５４１号公報 特開２００２−９１３８９号公報

ところで、パネルの動作状態が異常になっているときには、任意のタイミングで上記リセット入力をドライバに与えても問題はない。ところが、パネルの動作状態を制御部で検知することができない表示装置において任意のタイミングでドライバにリセット入力を与えると、表示異常が生じることがある。これについて、図２２を参照しつつ説明する。一般に、表示装置においては、ゲートドライバ４００に接続された複数本（ｍ本）のゲートバスラインＧＬ１〜ＧＬｍが１本ずつ順次に走査されることによって、図２２（ａ）に示すように、表示部１００全体に画像が表示される。ところが、パネルが正常に動作しているときにおいて、例えば図２２（ｂ）で参照符号ＧＬｘで示すゲートバスラインの走査タイミングでドライバにリセット入力が与えられると、当該タイミングでゲートドライバ４００内の論理回路の内部状態が初期化されるので、参照符号１０１で示す領域への画像表示が正常に行われない。このように、任意のタイミングでドライバにリセット入力が与えられると、パネルの動作状態が正常であったにもかかわらず表示異常を引き起こすことがある。また、特開２００１−７５５４１号公報や特開２００２−９１３８９号公報に開示された表示装置によると、表示異常は抑制されるが、動作状態が異常になったときに当該動作状態を正常な状態に戻すことはできない。

そこで本発明は、正常動作中に表示異常を引き起こすことなく、パネルの動作状態が異常になったときに人手を介することなく当該動作状態を正常な状態に戻すことのできる表示装置およびその制御方法を提供することを目的とする。

第１の発明は、表示装置であって、
画像を表示する表示部と、
前記表示部に配設された複数の信号線と、
前記複数の信号線を駆動するための駆動回路であって、前記複数の信号線をそれぞれ駆動するか否かを決定するための値を格納する複数の論理回路と、所定のリセット入力に基づいて前記複数の論理回路に格納されている値を初期化する論理回路初期化手段とを有する駆動回路と、
前記駆動回路から出力される所定の検査用信号に基づいて、前記駆動回路の動作状態が正常であるか異常であるかを判定する動作状態検査部と、
前記動作状態検査部によって前記駆動回路の動作状態が異常であると判定されたときに、前記駆動回路に前記リセット入力を与えるリセット入力付与部と
を備えることを特徴とする。

第２の発明は、第１の発明において、
前記駆動回路は、前記複数の論理回路で構成され所定のタイミング信号に基づいて所定のパルスを入力端から出力端へと順次にシフトさせるシフトレジスタを有し、当該シフトレジスタの出力端から前記所定のパルスを前記検査用信号として出力し、
前記動作状態検査部は、前記タイミング信号と前記検査用信号とに基づいて、前記駆動回路の動作状態が正常であるか異常であるかを判定することを特徴とする。

第３の発明は、第２の発明において、
前記タイミング信号は、前記所定のパルスを前記シフトレジスタに与えるためのスタートパルス信号と、前記所定のパルスを前記シフトレジスタの入力端から出力端へと順次にシフトさせるクロックパルスを前記シフトレジスタに与えるためのクロック信号とからなることを特徴とする。

第４の発明は、第３の発明において、
前記動作状態検査部は、
前記スタートパルス信号によって前記所定のパルスが前記シフトレジスタの入力端に与えられた時点からの前記クロック信号のクロックパルスの数をカウントするクロック数カウント部と、
前記クロック数カウント部によってカウントされたクロックパルスの数に基づいて、前記所定のパルスが前記シフトレジスタの出力端から出力されるタイミングであるか否かを判定するタイミング判定部と、
前記検査用信号を受け取り、前記タイミング判定部によって前記所定のパルスが前記シフトレジスタの出力端から出力されるタイミングであると判定された時の前記検査用信号の値に基づいて、前記駆動回路が正常に動作しているか否かを判定する動作状態判定部と
を含むことを特徴とする。

第５の発明は、第１から第４までのいずれかの発明において、
前記駆動回路は、連続粒界結晶シリコンを使用した薄膜トランジスタにより構成されていることを特徴とする。

第６の発明は、第１から第５までのいずれかの発明において、
外部との間でデータの送受信を行うインタフェース部を更に備え、
前記リセット入力付与部は、前記インタフェース部が外部から所定のリセット命令を受け取ったときに、前記駆動回路に前記リセット入力を与えることを特徴とする。

第７の発明は、第６の発明に係る表示装置と、該表示装置に接続されたホスト装置とからなる電子機器であって、
前記ホスト装置は、前記動作状態検査部による判定結果を前記インタフェース部より受け取り、当該判定結果が前記駆動回路の動作状態が異常である旨を示していれば、前記インタフェース部に前記リセット命令を与えることを特徴とする。

第８の発明は、表示装置とホスト装置とからなる電子機器であって、
前記表示装置は、
画像を表示する表示部と、
前記表示部に配設された複数の信号線と、
前記複数の信号線を駆動するための駆動回路と、
前記駆動回路から出力される所定の検査用信号に基づいて、前記駆動回路の動作状態が正常であるか異常であるかを判定する動作状態検査部と、
前記ホスト装置との間でデータの送受信を行うインタフェース部と、
前記インタフェース部を介して前記ホスト装置から与えられる命令を実行するホストコマンド実行部と
を備え
前記ホスト装置は、前記動作状態検査部による判定結果を前記インタフェース部より受け取り、当該判定結果が前記駆動回路の動作状態が異常である旨を示していれば、前記インタフェース部に所定の命令を与えることを特徴とする。

第９の発明は、表示装置であって、
画像を表示する表示部と、
前記表示部に配設された複数の信号線と、
前記複数の信号線を駆動するための駆動回路であって、前記複数の信号線をそれぞれ駆動するか否かを決定するための値を格納する複数の論理回路と、所定のリセット入力に基づいて前記複数の論理回路に格納されている値を初期化する論理回路初期化手段とを有する駆動回路と、
所定の期間毎かつ前記駆動回路が停止している期間に当該駆動回路に前記リセット入力を与えるリセット入力付与部と
を備えることを特徴とする。

第１０の発明は、第９の発明において、
前記複数の信号線は、前記画像を表す複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを含み、
前記駆動回路は、前記複数の映像信号線を駆動するための映像信号線駆動回路と、前記複数の走査信号線を選択的に駆動するための走査信号線駆動回路とを含み、
前記リセット入力付与部は、
水平帰線期間中に前記リセット入力を前記映像信号線駆動回路に与え、
垂直帰線期間中に前記リセット入力を前記走査信号線駆動回路に与えることを特徴とする。

第１１の発明は、第９の発明において、
前記複数の信号線は、前記画像を表す複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを含み、
前記駆動回路は、前記複数の映像信号線を駆動するための映像信号線駆動回路と、前記複数の走査信号線を選択的に駆動するための走査信号線駆動回路とを含み、
前記リセット入力付与部は、垂直帰線期間中に前記リセット入力を前記映像信号線駆動回路と前記走査信号線駆動回路とに与えることを特徴とする。

第１２の発明は、第１０または第１１の発明において、
前記表示部のうちの一部の領域のみに画像を表示させる部分表示機能を有し、
前記リセット入力付与部は、前記部分表示機能による画像表示が行われているときには、前記表示部のうち画像が表示されない領域に配設されている走査信号線が選択されている期間中に、前記リセット入力を前記映像信号線駆動回路に与えることを特徴とする。

第１３の発明は、画像を表示する表示部に配設された複数の信号線を駆動するための駆動回路であって前記複数の信号線をそれぞれ駆動するか否かを決定するための値を格納する複数の論理回路を有する駆動回路を備える表示装置の制御方法であって、
前記駆動回路に与えられる所定のリセット入力に基づいて、前記複数の論理回路に格納されている値を初期化する論理回路初期化ステップと、
前記駆動回路から出力される所定の検査用信号に基づいて、前記駆動回路の動作状態が正常であるか異常であるかを判定する動作状態検査ステップと、
前記動作状態検査ステップで前記駆動回路の動作状態が異常であると判定されたときに、前記駆動回路に前記リセット入力を与えるリセット入力付与ステップと
を含むことを特徴とする。

また、第１３の発明において実施形態および図面を参照することにより把握される変形例が、課題を解決するための手段として考えられる。

第１８の発明は、画像を表示する表示部に配設された複数の信号線を駆動するための駆動回路であって前記複数の信号線をそれぞれ駆動するか否かを決定するための値を格納する複数の論理回路を有する駆動回路を備える表示装置の制御方法であって、
前記駆動回路に与えられる所定のリセット入力に基づいて、前記複数の論理回路に格納されている値を初期化する論理回路初期化ステップと、
所定の期間毎かつ前記駆動回路が停止している期間に当該駆動回路に前記リセット入力を与えるリセット入力付与ステップと
を含むことを特徴とする。

また、第１８の発明において実施形態および図面を参照することにより把握される変形例が、課題を解決するための手段として考えられる。

上記第１の発明によれば、表示装置内において、駆動回路から出力される検査用信号に基づいて当該駆動回路の動作状態が検知される。また、駆動回路の動作状態が異常になれば、リセット入力付与部が駆動回路にリセット入力を与えることによって、当該駆動回路内の論理回路が初期化される。このため、駆動回路の動作状態に異常が生じても、人手を介することなく、当該動作状態は正常な状態に回復する。ここで、上述のように駆動回路の動作状態は表示装置内において検知されるので、動作状態が異常になったときにのみ駆動回路へのリセット入力の付与を行えば良く、動作状態が正常なときには駆動回路へのリセット入力の付与を行う必要はない。このため、駆動回路へのリセット入力の付与に起因する表示異常を引き起こすことなく、動作状態が異常になったときに人手を介さず当該動作状態を回復させることのできる表示装置が実現される。

上記第２の発明によれば、駆動回路内のシフトレジスタの出力端から出力される信号と駆動回路の動作を制御するためのタイミング信号とに基づいて、駆動回路の動作状態が検査される。このため、比較的簡易な構成で駆動回路の動作状態を検査することができる。

上記第３の発明によれば、一般的な構成の表示装置において、駆動回路へのリセット入力の付与に起因する表示異常を引き起こすことなく、動作状態が異常になったときに人手を介さず当該動作状態を回復させることができる。

上記第４の発明によれば、クロックパルスに基づいて、所定のパルスがシフトレジスタの出力端から出力されるタイミングであるか否かが判断される。このため、確実なタイミングで駆動回路の動作状態が検査される。

上記第５の発明によれば、連続粒界結晶シリコンを使用した薄膜トランジスタによって駆動回路が実現されている表示装置において、駆動回路へのリセット入力の付与に起因する表示異常を引き起こすことなく、動作状態が異常になったときに人手を介さず当該動作状態を回復させることができる。

上記第６の発明によれば、インタフェース部によって外部との間でデータの送受信が行われるので、当該インタフェース部を介して動作状態検査部による判定結果を表示装置から外部に送ることができる。また、リセット入力付与部は、外部からリセット命令が与えられると、駆動回路にリセット入力を与える。このため、動作状態が異常になったときに、外部から表示装置にリセット命令を与えることによって、駆動回路の動作状態を正常な状態に回復させることができる。

上記第７の発明によれば、表示装置とホスト装置とからなる電子機器において、表示装置内の駆動回路の動作状態が異常になったときに、ホスト装置から表示装置にリセット命令を与えることによって、駆動回路の動作状態を正常な状態に回復させることができる。

上記第８の発明によれば、表示装置とホスト装置とからなる電子機器において、表示装置にはホスト装置との間でデータの送受信を行うためのインタフェース部が設けられており、当該インタフェース部を介して駆動回路の動作状態がホスト装置に伝えられる。また、表示装置には、ホスト装置から与えられる命令を実行するためのホストコマンド実行部が設けられている。このため、ホスト装置は、表示装置内の駆動回路の動作状態を検知することができるとともに、当該駆動回路の動作状態が異常になったときに表示装置に命令を送ることができる。そして、その命令に応じて、表示装置の動作が制御される。これにより、駆動回路の動作状態が異常になったときに、ホスト装置から表示装置への命令の内容を変えることによって、電源の停止、駆動回路内の論理回路の初期化など所望の処理を行うことができる。

上記第９の発明によれば、所定の期間毎に駆動回路内の論理回路が初期化される。このため、駆動回路の動作状態に異常が生じても、人手を介することなく、当該動作状態は正常な状態に回復する。また、駆動回路内の論理回路の初期化は、当該駆動回路が停止状態の期間中に行われる。このため、論理回路の初期化に起因して表示異常が生じることはない。

上記第１０の発明によれば、映像信号線駆動回路内の論理回路は水平帰線期間中に初期化され、走査信号線駆動回路内の論理回路は垂直帰線期間中に初期化される。ここで、水平帰線期間中には映像信号線駆動回路は停止しており、垂直帰線期間中には走査信号線駆動回路は停止している。このため、論理回路の初期化に起因する表示異常を引き起こすことなく、駆動回路の動作状態が異常になったときに人手を介さず当該動作状態を正常な状態に戻すことのできる表示装置が実現される。

上記第１１の発明によれば、映像信号線駆動回路内の論理回路および走査信号線駆動回路内の論理回路は垂直帰線期間中に初期化される。ここで、垂直帰線期間中には映像信号線駆動回路および走査信号線駆動回路は停止している。このため、論理回路の初期化に起因する表示異常を引き起こすことなく、駆動回路の動作状態が異常になったときに人手を介さず当該動作状態を正常な状態に戻すことのできる表示装置が実現される。

上記第１２の発明によれば、部分表示機能を有する表示装置において、論理回路の初期化に起因する表示異常を引き起こすことなく、駆動回路の動作状態が異常になったときに人手を介さず当該動作状態が正常な状態に戻される。

以下、添付図面を参照して本発明の実施形態について説明する。

＜１．第１の実施形態＞
＜１．１ 全体構成および動作＞
図２は、本発明の第１の実施形態に係るモノリシック型のＣＧシリコン液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、液晶パネル１と表示制御回路２００とを備えている。液晶パネル１には、表示部１００とソースドライバ（映像信号線駆動回路）３００とゲートドライバ（走査信号線駆動回路）４００とが含まれている。なお、この液晶表示装置は、例えば携帯電話に用いられ、当該携帯電話のホスト９００と接続されている。

表示部１００には、複数本（ｎ本）のソースバスライン（映像信号線）ＳＬ１〜ＳＬｎと、複数本（ｍ本）のゲートバスライン（走査信号線）ＧＬ１〜ＧＬｍと、それらのソースバスラインＳＬ１〜ＳＬｎとゲートバスラインＧＬ１〜ＧＬｍとの交差点にそれぞれ対応して設けられた複数個（ｎ×ｍ個）の画素形成部とが含まれている。これらの画素形成部はマトリクス状に配置されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するゲートバスラインＧＬｊにゲート端子が接続されると共に当該交差点を通過するソースバスラインＳＬｉにソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極１１と、上記複数個の画素形成部に共通的に設けられた共通電極Ｅｃおよび補助容量電極Ｃｓと、画素電極１１と共通電極Ｅｃとによって形成される液晶容量１２と、画素電極１１と補助容量電極Ｃｓとによって形成される補助容量１３とが含まれている。そして、液晶容量１２と補助容量１３とによって画素容量が構成されている。

表示制御回路２００は、外部のホスト９００から送られる画像データＤＡＴとタイミング信号群ＴＧとを受け取り、アナログ映像信号ＡＶと、表示部１００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫと、ソースドライバ３００およびゲートドライバ４００の内部に設けられている論理回路の内部状態を初期化するためのリセット信号ＲＳを出力する。また、この表示制御回路２００は、液晶パネル１が正常に動作しているか否かを検査するために、ソースドライバ３００内のシフトレジスタの出力端から出力される信号（以下、「ソース出力端信号」という。）ＳＯＵＴとゲートドライバ４００内のシフトレジスタの出力端から出力される信号（以下、「ゲート出力端信号」という。）ＧＯＵＴとを受け取る。なお、以下において、ソース出力端信号ＳＯＵＴとゲート出力端信号ＧＯＵＴとをまとめて出力端信号ＯＵＴという。この表示制御回路２００の詳しい構成および動作については後述する。

図３は、ソースドライバ３００の概略構成を示すブロック図である。このソースドライバ３００は、シフトレジスタ３１とパネル駆動用映像信号出力回路３２とによって構成されている。シフトレジスタ３１には、表示制御回路２００から出力されたソーススタートパルス信号ＳＳＰとソースクロック信号ＳＣＫとリセット信号ＲＳとが入力される。パネル駆動用映像信号出力回路３２には、表示制御回路２００から出力されたアナログ映像信号ＡＶが入力される。リセット信号ＲＳによってシフトレジスタ３１にリセット入力が与えられると、シフトレジスタ３１を構成する論理回路の内部状態は初期化される。シフトレジスタ３１は、ソースクロック信号ＳＣＫに基づき、ソーススタートパルス信号ＳＳＰに含まれるパルスを入力端から出力端へと順次に転送する。このパルスの転送に応じて、各ソースバスラインＳＬ１〜ＳＬｎに対応するサンプリングパルスがシフトレジスタ３１から順次に出力され、当該サンプリングパルスはパネル駆動用映像信号出力回路３２に順次に入力される。また、シフトレジスタ３１の出力端からはソース出力端信号ＳＯＵＴが出力される。パネル駆動用映像信号出力回路３２は、シフトレジスタ３１から出力されたサンプリングパルスに基づいてアナログ映像信号ＡＶを取り込み、表示部１００内の各画素形成部の画素容量を充電するための駆動用映像信号として各ソースバスラインＳＬ１〜ＳＬｎに印加する。なお、本実施形態においては、リセット信号ＲＳの論理レベルがローレベルからハイレベルに変化することが各ドライバ（ソースドライバ３００，ゲートドライバ４００）でのリセット入力となる。

図４は、ゲートドライバ４００の概略構成を示すブロック図である。このゲートドライバ４００は、シフトレジスタ４１とパネル駆動用走査信号出力回路４２とによって構成されている。シフトレジスタ４１には、表示制御回路２００から出力されたゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとリセット信号ＲＳとが入力される。パネル駆動用走査信号出力回路４２には、上述したＴＦＴ１０をオン状態にするための電圧（ＴＦＴオン電圧）ＶＧＨとＴＦＴ１０をオフ状態にするための電圧（ＴＦＴオフ電圧）ＶＧＬとが入力される。リセット信号ＲＳによってシフトレジスタ４１にリセット入力が与えられると、シフトレジスタ４１を構成する論理回路の内部状態は初期化される。シフトレジスタ４１は、ゲートクロック信号ＧＣＫに基づき、ゲートスタートパルス信号ＧＳＰに含まれるパルスを入力端から出力端へと順次に転送する。このパルスの転送に応じて、ハイレベルの信号がシフトレジスタ４１から順次に出力され、当該ハイレベルの信号はパネル駆動用走査信号出力回路４２に順次に入力される。また、シフトレジスタ４１の出力端からはゲート出力端信号ＧＯＵＴが出力される。パネル駆動用走査信号出力回路４２は、シフトレジスタ４１から出力されている信号の論理レベルに応じて、ＴＦＴオン電圧ＶＧＨもしくはＴＦＴオフ電圧ＶＧＬを走査信号として各ゲートバスラインＧＬ１〜ＧＬｍに印加する。

以上のようにして、各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号が印加され、各ゲートバスラインＧＬ１〜ＧＬｍに走査信号が印加されることにより、表示部１００に画像が表示される。なお、以下においては、ソーススタートパルス信号ＳＳＰとゲートスタートパルス信号ＧＳＰとをまとめてスタートパルス信号ＳＰといい、ソースクロック信号ＳＣＫとゲートクロック信号ＧＣＫとをまとめてクロック信号ＣＫという。

＜１．２ シフトレジスタの構成および動作＞
図５は、ソースドライバ３００およびゲートドライバ４００に含まれているシフトレジスタ３１，４１の構成を示すブロック図である。シフトレジスタ３１，４１には、それぞれが１ビットのデータを格納するｎ個のレジスタＲ１〜Ｒｎが含まれている。また、上述したように、シフトレジスタ３１，４１には、クロック信号ＣＫとスタートパルス信号ＳＰとリセット信号ＲＳとが与えられ、シフトレジスタ３１，４１からは出力端信号ＯＵＴが出力される。なお、クロック信号ＣＫは各レジスタＲ１〜Ｒｎに与えられ、スタートパルス信号ＳＰは１段目のレジスタＲ１のみに与えられ、リセット信号ＲＳはリセット端子を介して各レジスタＲ１〜Ｒｎに与えられる。

次に、図５〜図８を参照しつつ、このシフトレジスタ３１，４１の動作について説明する。ここでは、図６（ａ）に示す波形のリセット信号ＲＳと図６（ｂ）に示す波形のスタートパルス信号ＳＰと図６（ｃ）に示す波形のクロック信号ＣＫとがシフトレジスタ３１，４１に入力されるものとして説明する。

図６の時点ｔにリセット信号ＲＳの論理レベルがローレベルからハイレベルに変化すると、全てのレジスタＲ１〜Ｒｎはリセット入力を受ける。これにより、全てのレジスタＲ１〜Ｒｎはそれぞれ初期化され、図７（ａ）に示すように、すべてのレジスタＲ１〜Ｒｎの値は「０」となる。なお、本実施形態においては、リセット端子とレジスタＲ１〜Ｒｎの内部回路とによって論理回路初期化手段が実現されている。

スタートパルス信号ＳＰのパルスの立ち上がり後、１回目のクロック信号ＣＫの立ち上がり時点には、図７（ｂ）に示すように、１段目のレジスタＲ１の値は「１」となり、それ以外のレジスタＲ２〜Ｒｎの値は「０」で維持される。これにより、シフトレジスタ３１，４１の１段目から出力される信号のみハイレベルとなる。その後、２回目のクロック信号ＣＫの立ち上がり時点には、図７（ｃ）に示すように、１段目のレジスタＲ１の値は「０」となり、２段目のレジスタＲ２の値は「１」となり、それ以外のレジスタＲ３〜Ｒｎの値は「０」で維持される。これにより、シフトレジスタ３１，４１の２段目から出力される信号のみハイレベルとなる。このようにして、クロック信号ＣＫのパルスが立ち上がる毎に、１段ずつ、より後段に配置されたレジスタの値が「１」となり、その値が「１」になったレジスタから出力される信号のみハイレベルとなる。

スタートパルス信号ＳＰのパルスの立ち上がり後、ｎ回目のクロック信号ＣＫの立ち上がり時点には、図７（ｄ）に示すように、ｎ段目のレジスタＲｎの値のみが「１」となる。これにより、シフトレジスタ３１，４１のｎ段目から出力される信号のみハイレベルとなる。その後、（ｎ＋１）回目のクロック信号ＣＫの立ち上がり時点には、図７（ｅ）に示すように、このシフトレジスタ３１，４１の出力端から出力される出力端信号ＯＵＴがハイレベルとなる。

なお、本実施形態においては、図８（ａ）に示すようにリセット信号ＲＳがローレベルからハイレベルに変化した時点にドライバ３００，４００内の論理回路の内部状態の初期化が開始されることを前提にして説明しているが、本発明はこれに限定されない。例えば、図８（ｂ）に示すように、リセット信号ＲＳがハイレベルからローレベルに変化した時点に上記初期化が開始されても良い。また、図８（ｃ）や図８（ｄ）に示すように、リセット信号ＲＳの論理レベルが変化した時点から所定の期間（リセット信号認識期間）だけ経過した時点で上記初期化が開始されても良い。

ところで、ドライバ３００，４００にリセット入力が与えられると、当該ドライバ３００，４００では以下のような動作が行われる。ソースドライバ３００では、図９に示すように構成されたアナログスイッチ３３の全てが非導通状態となり、ソースバスラインＳＬ１〜ＳＬｎへの駆動用映像信号ＡＶの印加は行われない。ゲートドライバ４００では、図１０に示すように構成されたスイッチ４３の全てが非導通状態となり全てのゲートバスラインＧＬ１〜ＧＬｍにＴＦＴオフ電圧ＶＧＬが印加される。

＜１．３ 表示制御回路の構成および動作＞
＜１．３．１ 概要＞
図１は、本実施形態における表示制御回路２００の構成を示すブロック図である。この表示制御回路２００は、ホストインタフェース部２１と映像信号出力部２２とタイミングジェネレータ２３と動作状態検査部２４と動作状態格納レジスタ２５とコマンド実行部２６とリセット信号出力部２７とを備えている。

ホストインタフェース部２１は、この液晶表示装置と外部のホスト９００との間でデータ転送が行われる際に、この液晶表示装置のインタフェースとして機能する。ホストインタフェース部２１は、例えば、画像データＤＡＴ，タイミング信号群ＴＧ，後述する動作状態確認要求Ｒｅｑおよびリセット命令ＲＣをホスト９００から受け取り、後述する動作状態確認応答Ａｎｓをホスト９００に与える。映像信号出力部２２は、ホスト９００から送られた画像データＤＡＴに基づいて、ソースドライバ３００に与えるためのアナログ映像信号ＡＶを出力する。タイミングジェネレータ２３は、ホスト９００から送られたタイミング信号群ＴＧに基づいて、スタートパルス信号ＳＰおよびクロック信号ＣＫ等を出力する。

動作状態検査部２４は、ドライバ３００，４００から出力された検査用信号としての出力端信号ＯＵＴとタイミングジェネレータ２３から出力されたスタートパルス信号ＳＰ，クロック信号ＣＫとに基づいて、液晶パネル１の動作状態（正常に動作しているか否か）を判定する。そして、動作状態検査部２４は、その判定結果を動作状態信号Ｋとして出力する。動作状態格納レジスタ２５には、動作状態信号Ｋの値が格納される。コマンド実行部２６は、ホストインタフェース部２１からの指令に基づいて、動作状態格納レジスタ２５やリセット信号出力部２７に対する処理等を行う。

ところで、動作状態格納レジスタ２５に格納された値は、ホスト９００から参照される。具体的には、ホストインタフェース部２１がホスト９００から動作状態確認要求Ｒｅｑを受け取ると、コマンド実行部２６によって動作状態格納レジスタ２５の値が読み出される。その読み出された値は、動作状態確認応答Ａｎｓとしてホストインタフェース部２１からホスト９００に与えられる。これにより、ホスト９００は液晶パネル１の動作状態を検知することができる。そして、液晶パネル１の動作状態が異常であれば、ホスト９００はホストインタフェース部２１にリセット命令ＲＣを与える。

リセット信号出力部２７は、コマンド実行部２６からの指令に基づいて、リセット信号ＲＳを出力する。詳しくは、ホストインタフェース部２１がホスト９００からリセット命令ＲＣを受けた時には、リセット信号出力部２７は、リセット信号ＲＳの論理レベルをローレベルからハイレベルに変化させる。これによって、各ドライバ３００，４００には、リセット入力が与えられる。一方、ホストインタフェース部２１がホスト９００からリセット命令ＲＣを受けていない時には、リセット信号出力部２７は、リセット信号ＲＳの論理レベルをローレベルで維持する。なお、本実施形態においては、このリセット信号出力部２７によってリセット入力付与部が実現されている。

＜１．３．２ 動作状態検査部の構成および動作＞
図１に示すように、動作状態検査部２４には、クロック数カウント部としてのカウンタ２４１と、タイミング判定部としてのタイミング判定回路２４２と、動作状態判定部としてのラッチ回路２４３とが含まれている。

カウンタ２４１は、スタートパルス信号ＳＰのパルスを受け取ると内部カウンタをリセットし、クロック信号ＣＫのパルス（以下、「クロックパルス」という。）を受け取ると内部カウンタに「１」を加算する。換言すれば、カウンタ２４１では、スタートパルス信号ＳＰのパルス発生後のクロックパルスの発生数がカウントされる。そのカウントされた数は、カウント値ＣＮＴとしてカウンタ２４１から出力され、タイミング判定回路２４２に与えられる。

タイミング判定回路２４２は、カウンタ２４１から出力されたカウント値ＣＮＴを受け取り、当該カウント値ＣＮＴが「ｎ＋１」であるか否かを判定する。具体的には、スタートパルス信号ＳＰのパルス発生後、２５６回目のクロックパルス発生時に上述の出力端信号ＯＵＴがハイレベルになるのであれば、カウント値ＣＮＴが「２５６」であるか否かがタイミング判定回路２４２で判定される。判定の結果、カウント値ＣＮＴが「ｎ＋１」であれば、タイミング判定回路２４２からラッチ回路２４３にトリガ信号ＴＲＧのパルスが与えられる。一方、カウント値ＣＮＴが「ｎ＋１」でなければ、タイミング判定回路２４２から出力されるトリガ信号ＴＲＧはローレベルで維持される。

ラッチ回路２４３は、タイミングジェネレータ２３から出力されたクロック信号ＣＫとタイミング判定回路２４２から出力されたトリガ信号ＴＲＧとドライバ３００，４００から出力された出力端信号ＯＵＴとを受け取り、液晶パネル１の動作状態を示す動作状態信号Ｋを出力する。この動作状態信号Ｋの値は、上述したように、動作状態格納レジスタ２５に格納される。

＜１．４ ホストの動作＞
次に、本実施形態におけるホスト９００の動作について説明する。図１１は、液晶パネル１の動作状態の制御に関するホスト９００の処理手順を示すフローチャートである。ホスト９００は、動作開始後、液晶パネル１の動作状態を確認するための命令である動作状態確認要求Ｒｅｑをホストインタフェース部２１に与える（ステップＳ１１０）。その後、ホスト９００は、液晶パネル１の動作状態を示す動作状態確認応答Ａｎｓをホストインタフェース部２１より受け取る（ステップＳ１２０）。ステップＳ１２０の終了後、ステップＳ１３０に進む。

ステップＳ１３０では、ホスト９００は、動作状態確認応答Ａｎｓに基づいて、液晶パネル１の動作状態が正常であるか否かを判定する。判定の結果、液晶パネル１の動作状態が正常であれば、ステップＳ１１０に戻る。このとき、ホスト９００からホストインタフェース部２１には特に命令はなされない。一方、液晶パネル１の動作状態が異常であれば、ステップＳ１４０に進む。

ステップＳ１４０では、ホスト９００は、ホストインタフェース部２１にリセット命令ＲＣを与える。これにより、表示制御回路２００内において、リセット信号出力部２７がリセット信号ＲＳの論理レベルをローレベルからハイレベルに変化させる。その結果、各ドライバ３００，４００にリセット入力が与えられ、各ドライバ３００，４００内の論理回路の内部状態が初期化される。ステップＳ１４０の終了後、ステップＳ１１０に戻る。

以上のように、ホスト９００は、液晶パネル１の動作状態を随時確認（監視）し、当該動作状態が異常になれば、液晶パネル１内のドライバ３００，４００の動作状態を正常な状態に戻すためにリセット命令を液晶表示装置に与える。

＜１．５ 効果＞
本実施形態によれば、表示部１００を駆動するドライバ３００，４００内に設けられているシフトレジスタ３１，４１の出力端から出力される出力端信号ＯＵＴが表示制御回路２００に与えられる。そして、表示制御回路２００では、ドライバ３００，４００の動作を制御するためのタイミング信号（スタートパルス信号ＳＰおよびクロック信号ＣＫ）と上述の出力端信号ＯＵＴとに基づいて、ドライバ３００，４００の動作状態が検査される。その検査結果は動作状態格納レジスタ２５に格納される。ホスト９００は、動作状態格納レジスタ２５に格納されている検査結果をホストインタフェース部２１を介して取得することにより、液晶パネル１の動作状態を検知する。そして、液晶パネル１の動作状態が異常であれば、ホスト９００は液晶表示装置にリセット命令ＲＣを与える。リセット信号出力部２７は、そのリセット命令ＲＣに基づいて、ドライバ３００，４００にリセット入力を与える。

以上のように、本実施形態によると、シフトレジスタ３１，４１の出力端から出力される出力端信号ＯＵＴの値に基づいてドライバ３００，４００の動作状態を確認することができるので、比較的簡易な構成で液晶パネル１の動作状態を検査することができる。また、検査用の特別な信号をドライバ３００，４００に与える必要がない。このため、液晶パネル１の動作状態が異常になったときにドライバ３００，４００内の論理回路を初期化することのできる液晶表示装置が比較的容易に実現される。

また、ホスト９００から液晶表示装置に与えられるリセット命令ＲＣに基づいて、ドライバ３００，４００にリセット入力が与えられている。このため、液晶パネル１の動作状態が異常になったときに、人手を介することなく当該動作状態を正常な状態に戻すことができる。

＜１．６ 変形例＞
上記実施形態においては、ホスト９００からのリセット命令ＲＣに基づいて各ドライバ３００，４００にリセット入力が与えられる構成となっていたが、本発明はこれに限定されない。ドライバ３００，４００の動作を制御する表示制御回路２００において液晶パネル１の動作状態を判定し、ホスト９００からの命令を受けることなく表示制御回路２００から各ドライバ３００，４００にリセット入力を与える構成にしても良い。

図１２は、上記実施形態の変形例における液晶表示装置の全体構成を示すブロック図である。本変形例においては、図１に示した上記実施形態とは異なり、動作状態格納レジスタ２５は設けられていない。本変形例においては、液晶パネル１の動作状態を示す動作状態信号Ｋは、動作状態検査部２４内のラッチ回路２４３から出力されてリセット信号出力部２７に入力される。そして、リセット信号出力部２７は、動作状態信号Ｋに基づいてリセット信号ＲＳを出力する。詳しくは、液晶パネル１の動作状態が異常である旨を動作状態信号Ｋが示していれば、リセット信号出力部２７は、リセット信号ＲＳの論理レベルをローレベルからハイレベルに変化させる。これにより、各ドライバ３００，４００には、リセット入力が与えられる。一方、液晶パネル１の動作状態が正常である旨を動作状態信号Ｋが示していれば、リセット信号出力部２７は、リセット信号ＲＳの論理レベルをローレベルで維持する。

図１３は、本変形例における液晶パネル１の動作状態の制御に関する表示制御回路２００の処理手順を示すフローチャートである。なお、以下の各ステップは、リセット信号出力部２７によって行われる処理である。この液晶表示装置の動作開始後、リセット信号出力部２７は、液晶パネル１の動作状態を示す動作状態信号Ｋを受け取る（ステップＳ２１０）。その後、リセット信号出力部２７は、動作状態信号Ｋの値に基づいて、液晶パネル１の動作状態が正常であるか否かを判定する（ステップＳ２２０）。判定の結果、液晶パネル１の動作状態が正常であれば、ステップＳ２１０に戻る。一方、液晶パネル１の動作状態が異常であれば、ステップＳ２３０に進む。ステップＳ２３０では、リセット信号出力部２７は、リセット信号ＲＳの論理レベルをローレベルからハイレベルに変化させる。これにより、各ドライバ３００，４００にリセット入力が与えられ、当該各ドライバ３００，４００内の論理回路の内部状態が初期化される。ステップＳ２３０の終了後、ステップＳ２１０に戻る。

以上のように、本変形例においては、ドライバ３００，４００の動作を制御する表示制御回路２００によって、液晶パネル１の動作状態が随時確認（監視）される。そして、液晶パネル１の動作状態が異常になれば、表示制御回路２００が、ホスト９００からの命令を受けることなく、各ドライバ３００，４００にリセット命令を与える。

＜１．７ その他＞
上記実施形態においては、液晶パネル１の動作状態が異常になったとき、ドライバ３００，４００内の論理回路の内部状態の初期化が行われる構成となっているが、本発明はこれに限定されない。例えば、上記初期化に代えて、液晶パネル１の電源の停止が行われる構成にすることもできる。

＜２．第２の実施形態＞
＜２．１ 全体構成＞
次に、本発明の第２の実施形態について説明する。図１４は、本実施形態に係るモノリシック型のＣＧシリコン液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、液晶パネル１と表示制御回路２００とを備えている。液晶パネル１の構成については、上記第１の実施形態と同様であるので、説明を省略する。

図１４に示すように、表示制御回路２００には、ホストインタフェース部２１と映像信号出力部２２とタイミングジェネレータ２３とリセット信号出力部２７とが含まれている。ホストインタフェース部２１は、この液晶表示装置と外部のホスト９００との間でデータ転送が行われる際に、この液晶表示装置のインタフェースとして機能する。映像信号出力部２２は、ホスト９００から送られた画像データＤＡＴに基づいて、ソースドライバ３００に与えるためのアナログ映像信号ＡＶを出力する。タイミングジェネレータ２３は、ホスト９００から送られたタイミング信号群ＴＧに基づいて、スタートパルス信号ＳＰ，クロック信号ＣＫ，リセットタイミング信号ＲＴＧ等を出力する。

リセット信号出力部２７は、タイミングジェネレータ２３から出力されるリセットタイミング信号ＲＴＧに基づいて、ソースドライバ３００内の論理回路の内部状態を初期化するためのソースリセット信号ＳＲＳと、ゲートドライバ４００内の論理回路の内部状態を初期化するためのゲートリセット信号ＧＲＳとを出力する。

＜２．２ リセット入力のタイミング＞
次に、ソースドライバ３００およびゲートドライバ４００にリセット入力が与えられるタイミングについて説明する。図１５は、ソースドライバ３００およびゲートドライバ４００の駆動方法を説明するための信号波形図である。なお、図１５に示す各信号波形は、本実施形態に係る液晶表示装置を含め一般的な液晶表示装置における信号波形である。

図１５（ａ）に示すように、ゲートスタートパルス信号ＧＳＰのパルスは、１画面分の画像の表示が行われる期間である１垂直走査期間毎に生じている。また、図１５（ｂ）に示すように、各垂直走査期間には垂直帰線期間が含まれており、各垂直走査期間のうち垂直帰線期間以外の期間において、１本のゲートバスラインの走査が行われる期間である１水平走査期間毎にゲートクロック信号ＧＣＫのパルスが生じている。さらに、図１５（ｃ）に示すように、１水平走査期間毎にソーススタートパルス信号ＳＳＰのパルスが生じている。さらにまた、図１５（ｄ）に示すように、各水平走査期間には水平帰線期間が含まれており、各水平走査期間のうち水平帰線期間以外の期間において、１本のソースバスラインへの駆動用映像信号の印加が行われるタイミング毎にソースクロック信号ＳＣＫのパルスが生じている。

図１６は、ソースドライバ３００にリセット入力を与えるタイミングについて説明するための信号波形図である。上述したように各水平走査期間には水平帰線期間が含まれているところ、本実施形態においては図１６（ｃ）に示すように、水平帰線期間中にソースリセット信号ＳＲＳの論理レベルをローレベルからハイレベルに変化させる。すなわち、水平帰線期間中に、ソースドライバ３００にリセット入力が与えられる。

図１７は、ゲートドライバ４００にリセット入力を与えるタイミングについて説明するための信号波形図である。上述したように各垂直走査期間には垂直帰線期間が含まれているところ、本実施形態においては図１７（ｃ）に示すように、垂直帰線期間中にゲートリセット信号ＧＲＳの論理レベルをローレベルからハイレベルに変化させる。すなわち、垂直帰線期間中に、ゲートドライバ４００にリセット入力が与えられる。

＜２．３ 効果＞
本実施形態によれば、ソースドライバ３００には各水平帰線期間中にリセット入力が与えられ、ゲートドライバ４００には各垂直帰線期間中にリセット入力が与えられる。このため、パネルの動作状態が正常であるか異常であるかにかかわらず、各水平帰線期間にソースドライバ３００内の論理回路が初期化され、各垂直帰線期間にゲートドライバ４００内の論理回路が初期化される。ここで、各水平帰線期間中には、ソースドライバ３００に与えられるソーススタートパルス信号ＳＳＰおよびソースクロック信号ＳＣＫのパルスは生じない。このため、水平帰線期間中にはソースドライバ３００は停止しており、当該期間中にリセット入力がソースドライバ３００に与えられても、画像表示に影響はない。また、各垂直帰線期間には、ゲートドライバ４００に与えられるゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫのパルスは生じない。このため、垂直帰線期間中にはゲートドライバ４００は停止しており、当該期間中にリセット入力がゲートドライバ４００に与えられても、画像表示に影響はない。

以上より、パネルの動作状態が異常になったときには、帰線期間中にドライバ内の論理回路が初期化されることによって、人手を介することなく当該動作状態が正常な状態に戻される。また、各帰線期間にドライバ３００，４００内の論理回路が初期化されることに起因する表示異常が生じることもない。

なお、垂直帰線期間中にはゲートドライバ４００のみならずソースドライバ３００も停止しているので、垂直帰線期間中にゲートドライバ４００とソースドライバ３００とにリセット入力を与える構成にしても良い。

＜２．４ 変形例＞
上記第２の実施形態においては、表示部１００全体への画像表示が行われることを前提に説明したが、本発明はこれに限定されない。表示部１００の一部への画像表示（以下、「部分表示」という。）が行われるときにも本発明を適用することができる。なお、部分表示とは、例えば携帯電話で待機画面を表示する際に行われる表示方法であって、図１８に示すように表示部１００全体のうちの一部の領域（描画領域）のみで画像表示を行い、それ以外の領域（非描画領域）では画像表示を行わない表示方法である。

図１９〜図２１は、液晶表示装置で部分表示が行われる際のソースドライバ３００およびゲートドライバ４００の駆動方法について説明するための信号波形図である。部分表示が行われているときには、表示部１００全体への画像表示が行われているときと同様、図１９（ａ）に示すように、ゲートスタートパルス信号ＧＳＰのパルスは１垂直走査期間毎に生じ、図１９（ｂ）に示すように、各垂直走査期間のうち垂直帰線期間以外の期間において１水平走査期間毎にゲートクロック信号ＧＣＫのパルスが生じている。ここで、ソースドライバ３００には、例えば図１９（ｃ）に示すような波形の表示制御信号ＣＴＬが与えられる。この表示制御信号ＣＴＬの論理レベルがハイレベルである期間中には、図２０（ａ）に示すように、ソーススタートパルス信号ＳＳＰのパルスは１水平走査期間毎に生じ、図２０（ｂ）に示すように、各水平走査期間のうち水平帰線期間以外の期間においてソースクロック信号ＳＣＫのパルスが生ずる。一方、表示制御信号ＣＴＬの論理レベルがローレベルになっている期間中には、図２１（ａ）および（ｂ）に示すように、ソーススタートパルス信号ＳＳＰのパルスおよびソースクロック信号ＳＣＫのパルスは生じない。

本変形例においては、ソースドライバ３００には、非描画期間、水平帰線期間、および垂直帰線期間のうちのいずれかの期間中にリセット入力を与えることができる。また、ゲートドライバ４００には、上記第２の実施形態と同様、垂直帰線期間中にリセット入力を与えることができる。

＜３．その他＞
上記各実施形態においては液晶パネル１内にドライバ３００，４００が含まれている例を挙げて説明したが、本発明はこれに限定されない。ドライバ３００，４００が液晶パネル１の外部に配置されている液晶表示装置にも本発明を適用することができる。また、上記各実施形態においては液晶表示装置を例に挙げて説明したが、本発明はこれに限定されない。有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｎｅｔ）等の他の表示装置にも本発明を適用することができる。

本発明の第１の実施形態に係る液晶表示装置において、表示制御回路の構成を示すブロック図である。 上記第１の実施形態において、ＣＧシリコン液晶表示装置の全体構成を示すブロック図である。 上記第１の実施形態において、ソースドライバの概略構成を示すブロック図である。 上記第１の実施形態において、ゲートドライバの概略構成を示すブロック図である。 上記第１の実施形態において、シフトレジスタの構成を示すブロック図である。 上記第１の実施形態において、シフトレジスタの動作について説明するための信号波形図である。 上記第１の実施形態において、シフトレジスタの動作について説明するための図である。 上記第１の実施形態において、リセット入力について説明するための図である。 上記第１の実施形態において、ソースドライバにリセット入力が与えられたときの当該ソースドライバの動作について説明するための図である。 上記第１の実施形態において、ゲートドライバにリセット入力が与えられたときの当該ゲートドライバの動作について説明するための図である。 上記第１の実施形態において、液晶パネルの動作状態の制御に関するホストの処理手順を示すフローチャートである。 上記第１の実施形態の変形例における液晶表示装置の全体構成を示すブロック図である。 上記変形例における液晶パネルの動作状態の制御に関する表示制御回路の処理手順を示すフローチャートである。 本発明の第２の実施形態に係るＣＧシリコン液晶表示装置の全体構成を示すブロック図である。 上記第２の実施形態において、ソースドライバおよびゲートドライバの駆動方法を説明するための信号波形図である。 上記第２の実施形態において、ソースドライバにリセット入力を与えるタイミングについて説明するための信号波形図である。 上記第２の実施形態において、ゲートドライバにリセット入力を与えるタイミングについて説明するための信号波形図である。 部分表示について説明するための図である。 液晶表示装置で部分表示が行われる際の駆動方法について説明するための信号波形図である。 液晶表示装置で部分表示が行われているときの描画期間中の信号波形図である。 液晶表示装置で部分表示が行われているときの非描画期間中の信号波形図である。 従来例について説明するための図である。

符号の説明

１…液晶パネル
２１…ホストインタフェース部
２２…映像信号出力部
２３…タイミングジェネレータ
２４…動作状態検査部
２５…動作状態格納レジスタ
２６…コマンド実行部
２７…リセット信号出力部
３１，４１…シフトレジスタ
１００…表示部
２００…表示制御回路
３００…ソースドライバ（映像信号線駆動回路）
４００…ゲートドライバ（走査信号線駆動回路）
９００…ホスト
Ｒ１〜Ｒｎ…レジスタ
ＣＫ…クロック信号
ＳＰ…スタートパルス信号
ＯＵＴ…出力端信号
ＲＣ…リセット命令
ＲＳ…リセット信号

Claims (21)

1. 画像を表示する表示部と、
   前記表示部に配設された複数の信号線と、
   前記複数の信号線を駆動するための駆動回路であって、前記複数の信号線をそれぞれ駆動するか否かを決定するための値を格納する複数の論理回路と、所定のリセット入力に基づいて前記複数の論理回路に格納されている値を初期化する論理回路初期化手段とを有する駆動回路と、
   前記駆動回路から出力される所定の検査用信号に基づいて、前記駆動回路の動作状態が正常であるか異常であるかを判定する動作状態検査部と、
   前記動作状態検査部によって前記駆動回路の動作状態が異常であると判定されたときに、前記駆動回路に前記リセット入力を与えるリセット入力付与部と
   を備えることを特徴とする、表示装置。
2. 前記駆動回路は、前記複数の論理回路で構成され所定のタイミング信号に基づいて所定のパルスを入力端から出力端へと順次にシフトさせるシフトレジスタを有し、当該シフトレジスタの出力端から前記所定のパルスを前記検査用信号として出力し、
   前記動作状態検査部は、前記タイミング信号と前記検査用信号とに基づいて、前記駆動回路の動作状態が正常であるか異常であるかを判定することを特徴とする、請求項１に記載の表示装置。
3. 前記タイミング信号は、前記所定のパルスを前記シフトレジスタに与えるためのスタートパルス信号と、前記所定のパルスを前記シフトレジスタの入力端から出力端へと順次にシフトさせるクロックパルスを前記シフトレジスタに与えるためのクロック信号とからなることを特徴とする、請求項２に記載の表示装置。
4. 前記動作状態検査部は、
   前記スタートパルス信号によって前記所定のパルスが前記シフトレジスタの入力端に与えられた時点からの前記クロック信号のクロックパルスの数をカウントするクロック数カウント部と、
   前記クロック数カウント部によってカウントされたクロックパルスの数に基づいて、前記所定のパルスが前記シフトレジスタの出力端から出力されるタイミングであるか否かを判定するタイミング判定部と、
   前記検査用信号を受け取り、前記タイミング判定部によって前記所定のパルスが前記シフトレジスタの出力端から出力されるタイミングであると判定された時の前記検査用信号の値に基づいて、前記駆動回路が正常に動作しているか否かを判定する動作状態判定部と
   を含むことを特徴とする、請求項３に記載の表示装置。
5. 前記駆動回路は、連続粒界結晶シリコンを使用した薄膜トランジスタにより構成されていることを特徴とする、請求項１から４までのいずれか１項に記載の表示装置。
6. 外部との間でデータの送受信を行うインタフェース部を更に備え、
   前記リセット入力付与部は、前記インタフェース部が外部から所定のリセット命令を受け取ったときに、前記駆動回路に前記リセット入力を与えることを特徴とする、請求項１から５までのいずれか１項に記載の表示装置。
7. 請求項６に記載の表示装置と、該表示装置に接続されたホスト装置とからなる電子機器であって、
   前記ホスト装置は、前記動作状態検査部による判定結果を前記インタフェース部より受け取り、当該判定結果が前記駆動回路の動作状態が異常である旨を示していれば、前記インタフェース部に前記リセット命令を与えることを特徴とする、電子機器。
8. 表示装置とホスト装置とからなる電子機器であって、
   前記表示装置は、
   画像を表示する表示部と、
   前記表示部に配設された複数の信号線と、
   前記複数の信号線を駆動するための駆動回路と、
   前記駆動回路から出力される所定の検査用信号に基づいて、前記駆動回路の動作状態が正常であるか異常であるかを判定する動作状態検査部と、
   前記ホスト装置との間でデータの送受信を行うインタフェース部と、
   前記インタフェース部を介して前記ホスト装置から与えられる命令を実行するホストコマンド実行部と
   を備え
   前記ホスト装置は、前記動作状態検査部による判定結果を前記インタフェース部より受け取り、当該判定結果が前記駆動回路の動作状態が異常である旨を示していれば、前記インタフェース部に所定の命令を与えることを特徴とする、電子機器。
9. 画像を表示する表示部と、
   前記表示部に配設された複数の信号線と、
   前記複数の信号線を駆動するための駆動回路であって、前記複数の信号線をそれぞれ駆動するか否かを決定するための値を格納する複数の論理回路と、所定のリセット入力に基づいて前記複数の論理回路に格納されている値を初期化する論理回路初期化手段とを有する駆動回路と、
   所定の期間毎かつ前記駆動回路が停止している期間に当該駆動回路に前記リセット入力を与えるリセット入力付与部と
   を備えることを特徴とする、表示装置。
10. 前記複数の信号線は、前記画像を表す複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを含み、
    前記駆動回路は、前記複数の映像信号線を駆動するための映像信号線駆動回路と、前記複数の走査信号線を選択的に駆動するための走査信号線駆動回路とを含み、
    前記リセット入力付与部は、
    水平帰線期間中に前記リセット入力を前記映像信号線駆動回路に与え、
    垂直帰線期間中に前記リセット入力を前記走査信号線駆動回路に与えることを特徴とする、請求項９に記載の表示装置。
11. 前記複数の信号線は、前記画像を表す複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを含み、
    前記駆動回路は、前記複数の映像信号線を駆動するための映像信号線駆動回路と、前記複数の走査信号線を選択的に駆動するための走査信号線駆動回路とを含み、
    前記リセット入力付与部は、垂直帰線期間中に前記リセット入力を前記映像信号線駆動回路と前記走査信号線駆動回路とに与えることを特徴とする、請求項９に記載の表示装置。
12. 前記表示部のうちの一部の領域のみに画像を表示させる部分表示機能を有し、
    前記リセット入力付与部は、前記部分表示機能による画像表示が行われているときには、前記表示部のうち画像が表示されない領域に配設されている走査信号線が選択されている期間中に、前記リセット入力を前記映像信号線駆動回路に与えることを特徴とする、請求項１０または１１に記載の表示装置。
13. 画像を表示する表示部に配設された複数の信号線を駆動するための駆動回路であって前記複数の信号線をそれぞれ駆動するか否かを決定するための値を格納する複数の論理回路を有する駆動回路を備える表示装置の制御方法であって、
    前記駆動回路に与えられる所定のリセット入力に基づいて、前記複数の論理回路に格納されている値を初期化する論理回路初期化ステップと、
    前記駆動回路から出力される所定の検査用信号に基づいて、前記駆動回路の動作状態が正常であるか異常であるかを判定する動作状態検査ステップと、
    前記動作状態検査ステップで前記駆動回路の動作状態が異常であると判定されたときに、前記駆動回路に前記リセット入力を与えるリセット入力付与ステップと
    を含むことを特徴とする、制御方法。
14. 前記駆動回路は、前記複数の論理回路で構成され所定のタイミング信号に基づいて所定のパルスを入力端から出力端へと順次にシフトさせるシフトレジスタを有し、当該シフトレジスタの出力端から前記所定のパルスを前記検査用信号として出力し、
    前記動作状態検査ステップでは、前記タイミング信号と前記検査用信号とに基づいて、前記駆動回路の動作状態が正常であるか異常であるかが判定されることを特徴とする、請求項１３に記載の制御方法。
15. 前記タイミング信号は、前記所定のパルスを前記シフトレジスタに与えるためのスタートパルス信号と、前記所定のパルスを前記シフトレジスタの入力端から出力端へと順次にシフトさせるクロックパルスを前記シフトレジスタに与えるためのクロック信号とからなることを特徴とする、請求項１４に記載の制御方法。
16. 前記動作状態検査ステップは、
    前記スタートパルス信号によって前記所定のパルスが前記シフトレジスタの入力端に与えられた時点からの前記クロック信号のクロックパルスの数をカウントするクロック数カウントステップと、
    前記クロック数カウントステップでカウントされたクロックパルスの数に基づいて、前記所定のパルスが前記シフトレジスタの出力端から出力されるタイミングであるか否かを判定するタイミング判定ステップと、
    前記検査用信号を受け取り、前記タイミング判定ステップで前記所定のパルスが前記シフトレジスタの出力端から出力されるタイミングであると判定された時の前記検査用信号の値に基づいて、前記駆動回路が正常に動作しているか否かを判定する動作状態判定ステップと
    を含むことを特徴とする、請求項１５に記載の制御方法。
17. 外部との間でデータの送受信を行うインタフェース部が外部から所定のリセット命令を受け取ったときに、前記リセット入力付与ステップで、前記駆動回路に前記リセット入力が与えられることを特徴とする、請求項１３から１６までのいずれか１項に記載の制御方法。
18. 画像を表示する表示部に配設された複数の信号線を駆動するための駆動回路であって前記複数の信号線をそれぞれ駆動するか否かを決定するための値を格納する複数の論理回路を有する駆動回路を備える表示装置の制御方法であって、
    前記駆動回路に与えられる所定のリセット入力に基づいて、前記複数の論理回路に格納されている値を初期化する論理回路初期化ステップと、
    所定の期間毎かつ前記駆動回路が停止している期間に当該駆動回路に前記リセット入力を与えるリセット入力付与ステップと
    を含むことを特徴とする、制御方法。
19. 前記複数の信号線は、前記画像を表す複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを含み、
    前記駆動回路は、前記複数の映像信号線を駆動するための映像信号線駆動回路と、前記複数の走査信号線を選択的に駆動するための走査信号線駆動回路とを含み、
    前記リセット入力付与ステップでは、
    水平帰線期間中に前記リセット入力が前記映像信号線駆動回路に与えられ、
    垂直帰線期間中に前記リセット入力が前記走査信号線駆動回路に与えられることを特徴とする、請求項１８に記載の制御方法。
20. 前記複数の信号線は、前記画像を表す複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを含み、
    前記駆動回路は、前記複数の映像信号線を駆動するための映像信号線駆動回路と、前記複数の走査信号線を選択的に駆動するための走査信号線駆動回路とを含み、
    前記リセット入力付与ステップでは、垂直帰線期間中に前記リセット入力が前記映像信号線駆動回路と前記走査信号線駆動回路とに与えられることを特徴とする、請求項１８に記載の制御方法。
21. 前記表示部のうちの一部の領域のみに画像を表示させる部分表示ステップを更に含み、
    前記部分表示ステップで画像表示が行われているときには、前記表示部のうち画像が表示されない領域に配設されている走査信号線が選択されている期間中に、前記リセット入力付与ステップで前記リセット入力が前記映像信号線駆動回路に与えられることを特徴とする、請求項１９または２０に記載の制御方法。

Images