JP3722334B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP3722334B2 JP3722334B2 JP02926598A JP2926598A JP3722334B2 JP 3722334 B2 JP3722334 B2 JP 3722334B2 JP 02926598 A JP02926598 A JP 02926598A JP 2926598 A JP2926598 A JP 2926598A JP 3722334 B2 JP3722334 B2 JP 3722334B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- internal
- output
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 230000002093 peripheral effect Effects 0.000 claims description 63
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 description 37
- 238000010586 diagram Methods 0.000 description 29
- 238000003491 array Methods 0.000 description 22
- 230000000694 effects Effects 0.000 description 13
- 230000003321 amplification Effects 0.000 description 10
- 238000003199 nucleic acid amplification method Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 239000011295 pitch Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 101000884714 Homo sapiens Beta-defensin 4A Proteins 0.000 description 1
- 101001048716 Homo sapiens ETS domain-containing protein Elk-4 Proteins 0.000 description 1
- 101001092930 Homo sapiens Prosaposin Proteins 0.000 description 1
- 102100022483 Sodium channel and clathrin linker 1 Human genes 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Description
【発明の属する技術分野】
この発明は、半導体記憶装置に関し、例えば2種類の電源電圧で動作可能にされたダイナミック型RAM(ランダム・アクセス・メモリ)等の半導体記憶装置に設けられる内部降圧電圧回路に利用して有効な技術に関するものである。
【0002】
【従来の技術】
外部端子から供給された電源電圧を降圧し、内部回路に供給するようにしたダイナミック型RAMの例として、特開平3−214669号公報がある。
【0003】
【発明が解決しようとする課題】
大記憶容量化による素子の微細化に伴い、上記アドレス選択MOSFETのゲート酸化膜も薄膜化され、それに伴いゲート酸化膜の電界強度が問題となる。そこで、外部端子から供給された電源電圧を3.3V程度に低くし、かつ、センスアンプの動作電圧をそれより低くしたものが開発されている。記憶容量のいっそうの増大や低消費電力化等のために上記外部端子から供給される電源電圧もさらに低電圧になると予測される。本願発明は、このような将来の低電圧化も考慮した合理的な電源供給を行うことにより、開発コストの低減と量産化を行うことを考えた。
【0004】
この発明の目的は、共通の内部回路を用いつつ動作電源範囲を低い方に拡大させることのできる半導体記憶装置を提供することにある。この発明の他の目的は、簡単な構成で動作電源に対応して合理的な電流供給能力を持つようにされた内部降圧回路を備えた半導体記憶装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0005】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、入力回路及び周辺回路と、マトリックス配置されたメモリセルを含むメモリアレイ部と、出力回路とを備えた半導体記憶装置に、外部端子から供給された電源電圧を降圧して第1内部電圧を形成する第1内部降圧回路と、上記外部端子から供給された電源電圧を降圧し、かつ上記第1内部電圧より絶対値的に大きな電圧値にされた第2内部電圧を形成する第2内部降圧回路とを設け、上記外部端子から供給された電源電圧を上記第2内部電圧より絶対値的に大きな電圧値にされた第1電源版とするとき、上記メモリアレイ部には上記第1内部降圧回路で形成された第1内部電圧を供給し、上記入力回路及び周辺回路には上記第2内部降圧回路で形成された第2内部電圧を供給し、上記出力回路には上記電源電圧を供給し、上記外部端子から供給された電源電圧を上記第2内部電圧と等しい電圧値に設定された第2電源版とするとき、上記メモリアレイ部には、上記第1内部降圧回路で形成された第1内部電圧を供給し、上記第2内部降圧回路の出力が上記入力回路及び周辺回路から切り離されるとともに、かかる入力回路及び周辺回路と出力回路には上記電源電圧を供給する。
【0006】
【発明の実施の形態】
図1には、この発明に係る半導体記憶装置の一実施例の概略構成図が示されている。この実施例の半導体記憶装置では、内部回路が入力回路(INPUT)及び周辺回路(PERI)、メモリアレイ部(ARRAY)、出力回路(OUTPUT)のように大きく3つの回路ブロックに分けられる。上記入力回路(INPUT)は、アドレス信号を取り込むアドレスバッファ、制御信号や必要に応じて供給されるクロック信号や書き込み入力信号を取り込む制御バッファ、クロックバッファ、データ入力バッファ等から構成され、周辺回路(PERI)は、アドレスデコーダのようなアドレス選択回路、タイミング発生回路等により構成され、出力回路(OUTPUT)は、読み出し信号を出力させるデータ出力バッファから構成される。
【0007】
上記3つに分けられた入力回路(INPUT)及び周辺回路(PERI)、メモリアレイ部(ARRAY)、出力回路(OUTPUT)からなる各回路ブロックは、異なる外部電源電圧での動作を可能にするために、次のように設定される。上記メモリアレイ部の動作電圧は、外部端子から供給される電源電圧VDDを降圧して形成された第1内部電圧VDLに設定され、上記入力回路及び周辺回路の動作電圧は、上記第1内部電圧VDLより絶対値的に大きくされた第2内部電圧VPERIに設定され、出力回路の動作電圧は、外部端子から供給される電源電圧VDDがそのまま利用される。ただし、入力回路の初段インバータ又は初段差動増幅回路には、上記第2内部電圧VPERIではなく、電源電圧VDDが印加される場合もある。
【0008】
そして、外部端子から供給される電源電圧VDDは、比較的高い電圧と比較的低い電圧の2種類の場合がある。上記比較的高い外部電圧の時、上記入力回路及び周辺回路の動作電圧は、上記第1内部電圧VDLより絶対値的に大きくされた第2内部電圧VPERIに設定される。上記比較的低い外部電圧の時、上記入力回路及び周辺回路の動作電圧は、上記第2内部電圧VPERIではなく、かかる外部電圧VDDとされる。そして、上記第2内部電圧VPERIの値は、上記比較的低い外部電圧に近い電圧に設定される。
【0009】
同図(A)には、上記2種類の電源電圧VDDのうち例えば3.3Vのような比較的高く設定された3.3V版の例が示され、同図(B)には、上記と同じ内部回路を用いつつ、例えば2.5Vのように比較的低く設定された2.5V版の例が示されている。このような2種類の電源版の下で、メモリアレイ部は等しく2.0Vのような第1内部電圧VDLで動作させられ、入力回路と周辺回路は上記3.3V版では降圧して2.5Vのような第2内部電圧VPERIで動作させ、2.5V版ではそのまま2.5Vの外部電源電圧を用いることにより上記と等しい電圧で動作させる。
【0010】
この結果、入力回路及び周辺回路とメモリアレイ部とは、それぞれ外部電圧が異なるものでも動作電圧をそれぞれが等しくできるから、全く同じ回路により動作が可能になる。つまり、動作速度、消費電流及び素子耐圧に関しては、外部電源電圧に無関係に等しくできる。つまり、3.3V版で開発した回路をそのまま2.5V版に流用することができるものとなる。
【0011】
出力回路は、それが搭載されるシステムの電源電圧VDDに対応した信号レベルを出力させる必要があること、言い換えるならば、出力回路から出力される読み出し信号を受けるマイクロプロセッサやDMAC(直接メモリアクセス制御回路)等とのインターフェイスの整合性を採る必要があるため、電源電圧VDDにより動作させられる。したがって、出力回路に関しても、その素子耐圧等を高い方の電源版(3.3V版)に対応して設定しておけば、それをそのまま2.5V版で動作させても問題はないので、上記と同様に3.3V版で開発した出力回路をそのまま2.5V版に流用することができる。このため、次に説明するような内部降圧回路(Regulator) 部の一部変更を除いて、3.3V版と2.5V版の両方に共通の半導体チップを形成することができる。
【0012】
図2には、この発明に係るダイナミック型RAMに設けられる内部電圧発生回路の一実施例の電圧特性図が示されている。同図(A)には、3.3V版が示され、同図(B)には2.5V版が示されている。ダイナミック型RAMでは、ワード線や後述するようなシェアードスイッチ選択信号のように、ビット線のハイレベル(VDL)に対して、アドレス選択MOSFETやスイッチMOSFETのしきい値電圧分だけ高くした昇圧電圧VPPが必要であり、同図には上記昇圧電圧VPPも合わせて示されている。特に制限されないが、昇圧電圧VPPは、メモリアレイ部の電圧VDLを基準としてチャージポンプ回路を用いて昇圧することにより形成される。
【0013】
一般に、半導体集積回路装置の動作電圧は、±10%の電圧変動を許容するものであり、少なくとも上記許容電圧変動範囲では、3.3V版では内部降圧電圧VDLとVPERIは一定にされる。同図(A)に示された3.3V版では外部電源電圧VDDが2Vより若干高くされた付近からVDLが一定の2.0Vにされ、それより高いVPERIは2.5Vより若干高くされた付近から一定電圧にされる。そして、初期不良洗い出しのためのバーンイン(Burn-in) を効率よく行うようにするため、4.2V付近から上記内部電圧VDLとVPERIは、外部電源電圧VDDの上昇に比例して上昇するような電圧にされる。実際には、電源電圧VDDが5.5V付近でバーンインが実施される。上記VDLの変化に対応して昇圧電圧VPPも定電圧から電源電圧VDDに対応して変化するようにさせられる。
【0014】
同図(B)に示された2.5V版では外部電源電圧VDDが2Vより若干高くされた付近からVDLが一定の2.0Vにされ、VPERIはVDDに置き換えられる。そして、初期不良洗い出しのためのバーンイン(Burn-in) を効率よく行うようにするため、3.2V付近から上記内部電圧VDLは、外部電源電圧VDDの上昇に比例して上昇するような電圧にされる。実際には、電源電圧VDDが4.0V付近でバーンインが実施される。上記VDLの変化に対応して昇圧電圧VPPも定電圧から電源電圧VDDに対応して変化するようにさせられる。
【0015】
上記(A)及び(B)のようなVDLとVPERIの変化は、動作電圧領域では、回路の接地電位を基準にした基準電圧を内部電圧発生回路に供給し、上記高電圧領域では電源電圧VDDを基準にした基準電圧に切り換えて内部電圧発生回路に供給するようにして、上記のような電圧特性を得るようにするものである。上記のような電圧特性の切り換えのために、電源電圧VDDを検出する電圧比較回路が設けられており、その比較結果により上記のような基準電圧の切り換えが行われる。この実施例のように3.3V版と2.5V版の両方に共通にするため、上記電圧比較回路での判定電圧が3.3V版では上記VDDが4.2Vのときに、2.5V版では3.2Vになるように切り換えられて、それにしたがって上記内部電圧発生回路に供給される基準電圧の切り換えが行われる。
【0016】
図3には、この発明に係る内部降圧回路の一実施例のブロック図が示されている。同図には、上記高い方の電源電圧3.3V版に対応した内部降圧回路のブロック図が示されている。つまり、低い方の電源電圧2.5版では、周辺回路等に供給される内部電圧VPERIが内部降圧回路で形成された電圧ではなく、上記のように外部端子から供給される電源電圧VDDがそのまま伝えられるので、それに関連する内部降圧回路が不要になるからである。
【0017】
基準電圧発生回路1は、公知のバンドギャップ基準電圧発生回路からなり、後述するような定電圧Vrefを発生させる。電圧発生回路2は、上記基準電圧Vrefを受けて、それをレベル変換して周辺回路の動作電圧である第2内部電圧VPERIの1/2に相当する1.25Vの定電圧VLPERIを形成する。電圧発生回路3は、上記基準電圧Vrefを受けて、それをレベル変換してメモリアレイ部の動作電圧である第1内部電圧VDLの1/2に相当する1.0Vの定電圧VLDLを形成する。
【0018】
電圧駆動回路4は、待機時用に設けられるものであり、定常的に動作して上記定電圧VLPERIを受けて、それを2倍に電圧増幅して上記第2内部電圧VPERIを形成する。この電圧駆動回路4は、上記待機時の入力回路及び周辺回路に発生する比較的小さな電流供給能力しか持たないようにされることにより、それ自身の消費電流が小さくされる。
【0019】
電圧駆動回路5は、動作時用に設けられるものであり、特に制限されないが、複数個から構成される。つまり、周辺回路も選択されるものに対応して複数個に分割されており、この分割された周辺回路に一対一に対応し、かつ対応する周辺回路に接近して設けられる。上記複数の電圧駆動回路5は、半導体記憶装置が動作状態にされ、かつ入力されたアドレスに対応して選択されたメモリマットないしメモリブロックに対応したもののみが動作状態にされ、他の非選択のメモリマットないしメモリブロックに対応したものは非動作状態にされる。このように選択されたメモリマットないしメモリブロックに対応したものを動作させる場合には、電圧駆動回路5から上記動作状態にされる周辺回路までの配線長が短くでき、そこでの電圧降下を実質的に無視できるので効率のよい電圧供給を可能にすることができる。
【0020】
電圧駆動回路6も、上記電圧駆動回路4と同様に待機時用に設けられるものであり、定常的に動作して上記定電圧VLDLを受けて、それを2倍に電圧増幅して上記第2内部電圧VDLを形成する。この電圧駆動回路6は、上記待機時でのメモリアレイ部にに発生する比較的小さな電流供給能力しか持たないようにされることにより、それ自身の消費電流が小さくされる。
【0021】
電圧駆動回路7も、上記電圧駆動回路5と同様に動作時用に設けられるものであり、特に制限されないが、複数個から構成される。つまり、メモリアレイ部は、ワード線が選択されるメモリマット又はメモリブロック毎に複数個に分割されており、この分割されたメモリマット又はメモリブロックに一対一に対応し、かつ対応するメモリマット又はメモリブロックに接近して設けられる。上記複数の電圧駆動回路7は、半導体記憶装置が動作状態にされ、かつ入力されたアドレスに対応して選択されたメモリマットないしメモリブロックに対応したもののみが動作状態にされ、他の非選択のメモリマットないしメモリブロックに対応したものは非動作状態にされる。このように選択されたメモリマットないしメモリブロックに対応したものを動作させる場合には、電圧駆動回路7から上記動作状態にされるメモリマット又はメモリブロックまでの配線長が短くでき、そこでの電圧降下を実質的に無視できるので効率のよい電圧供給を可能にすることができる。
【0022】
図14には、上記基準電圧発生回路1と電圧発生回路2(3)の一実施例の回路図が示されている。基準電圧発生回路1で形成される基準定電圧Vrefは、シリコンバンドギャップに対応した約1.2Vのように比較的小さな電圧値であり、半導体記憶装置の内部電圧と異なるものである。そこで、上記基準定電圧Vrefを必要な定電圧VLPERI(VLDL)に変換するのが電圧発生回路2(3)である。
【0023】
基準電圧発生回路1は、PNPトランジスタT1とT2のエミッタ面積比を異ならせ、それに同じ電流IRが流れるようにしてエミッタ電流密度を異ならせる。これにより、ΔVBEのようなシリコンバンドギャップに対応した定電圧を形成する。上記トランジスタT1とT2に同じ電流IRを流すようにするために、Pチャンネル型MOSFETQP10、QP11、Nチャンネル型MOSFETQN10とQN11が設けられる。つまり、トランジスタT1のエミッタ電位をMOSFETQN10のソース−ゲート、MOSFETQN11のゲート−ソースを介して抵抗R3の一端に印加し、この抵抗R3の他端を上記トランジスタT2のエミッタに接続する。これにより、抵抗R3には上記シリコンバンドギャップに対応した定電圧ΔVBEが印加され、定電流IRが流れる。
【0024】
この定電流IRは、上記MOSFETQN11を通してPチャンネル型MOSFETQP10〜QP12からなる電流ミラー回路とNチャンネル型MOSFETQN10を介してトランジスタT1のエミッタに供給する。また、Pチャンネル型MOSFETQP12を通して抵抗R4に流して定電圧Vrefを得るものである。上記抵抗R4の他端には、上記トランジスタT2と同じサイズにされたトランジスタT3が設けられ温度補償を行うようにする。基準電圧Vrefの出力ノードには、キャパシタCか設けられて電圧Vrefを安定化させる。
【0025】
特に制限されないが、上記バイポーラ型トランジスタは、コレクタをP型基板とし、ベースをPチャンネル型MOSFETを形成するためのN型ウェル領域、エミッタを上記Pチャンネル型MOSFETを形成するためのP型のソース,ドレイン領域を利用することによりCMOSプロセス技術をそのまま利用して簡単に形成することができる。
【0026】
上記基準定電圧Vrefは、ゲートとドレインが接続されてダイオード形態にされたNチャンネル型MOSFETQN3のソースに供給される。このMOSFETQN3のゲートは、それと同じサイズにされたNチャンネル型MOSFETQN4のゲートと共通に接続される。上記MOSFETQN4のソースと基準電位点としての回路の接地電位点との間には抵抗R1が設けられる。
【0027】
上記抵抗R1で形成された電流は、上記MOSFETQN4を通してゲートとドレインが接続されてダイオード形態とされたPチャンネル型MOSFETQP3に流れるようにされる。このMOSFETQP3に対してPチャンネル型MOSFETQP1、QP2及びQP4が電流ミラー形態にされる。これらのPチャンネル型MOSFETQP1〜QP4は、それぞれが同じ電流を流すようにするために、同じ素子サイズで形成される。
【0028】
上記Pチャンネル型MOSFETQP2で形成された電流は、上記MOSFETQN3のドレインに供給される。このMOSFETQN3のソースには、上記Pチャンネル型MOSFETQP1で形成された電流を受けるNチャンネル型MOSFETQN1とQN2で構成された電流ミラー回路が設けられる。これにより、Nチャンネル型MOSFETQN3のドレイン電流及びソース電流は、上記抵抗R1で形成された電流と等しい電流値にされる。
【0029】
上記Nチャンネル型MOSFETQP4のドレインと回路の接地電位との間には、抵抗R2が設けられる。この抵抗R2は、上記抵抗R1に対して所望の比を持つようにされる。つまり、MOSFETQN3のソースに供給される基準定電圧Vrefは、同じ電流が流れ、同じ素子サイズからなるMOSFETQN4のソース電位と等しくなる。したがって、抵抗R1には、Vref/R1のような定電流が流れることなる。この定電流と等しい定電流が上記Pチャンネル型MOSFETQP4を通して抵抗R2にも流れるから、出力電圧VLPERI(VLDL)は、(Vref/R1)×R2となる。
【0030】
したがって、抵抗R1とR2の比(R2/R1)に比例して、上記基準定電圧Vrefがレベル変換され、所望の電圧値にされた出力電圧VLPERI(VLDL)を得ることができる。このとき、半導体集積回路で形成される抵抗は、その抵抗値のバラツキは比較的大きいが、その相対比は高精度で形成することができるから、出力電圧VLPERI(VLDL)を上記基準定電圧Vrefに対応して高安定化を図ることができる。この実施例のレベル変換動作を行う電圧発生回路2(3)では、帰還により利得を決めるものではないので、上記抵抗R1に流れる電流を小さく設定しても高安定で動作させることができる。
【0031】
図4には、上記電圧駆動回路の一実施例の回路図が示されている。同図(A)には、待機時用の電圧駆動回路が示され、同図(B)には動作時用の電圧駆動回路が示されている。待機時用の電圧駆動回路4、6では、前記のようにCMOS構成の入力回路及び周辺回路、メモリアレイ部でのリーク電流のような比較的小さな電流を補うように小さな電流供給能力で足りることから、同図のようにNチャンネル型MOSFETの差動MOSFETQ1とQ2、その共通ソースと回路の接地電位との間にソース−ドレイン経路が接続され、ゲートに基準電圧Vrefが供給されることによって定電流を流すようにされたNチャンネル型の電流源MOSFETQ5と、上記MOSFETQ1とQ2のドレインと電源電圧VDDとの間に設けられ、電流ミラー形態にされることによってアクティブ負荷回路を構成するPチャンネル型MOSFETQ3とQ4からなる差動回路と、上記差動回路の出力信号を受ける.Pチャンネル型の出力MOSFETQ6と、そのドレインと回路の接地電位との間に設けられ、負荷回路と帰還回路を構成する抵抗R1とR2から構成される。
【0032】
上記差動MOSFETQ1のゲートには、基準電圧VLPERI(VLDL)が印加され、上記出力MOSFETQ6のドレインから第2内部電圧VPERI(第1内部電圧VDL)が出力される。上記抵抗R1とR2で形成された分圧電圧が、上記帰還電圧として上記差動MOSFETQ2のゲートに供給される。この実施例では、上記抵抗R1とR2の抵抗値を等しく形成することにより、差動回路では、上記基準電圧VLPERI(VLDL)と、第2内部電圧VPERI(第1内部電圧VDL)の1/2に分割された帰還電圧とが等しくなるように上記出力MOSFETQ6を制御するので、上記1/2にされた基準電圧VLPERI(VLDL)を用いて、その2倍に電圧増幅された第2内部電圧VPERI(第1内部電圧VLDL)を形成することができる。このように出力電圧VLPERI(VLDL)に対して1/2の定電圧VLPERI(VLDL)を用いて差動回路を動作させるようにすることにより、差動回路を高感度領域で動作させることができる。なお、抵抗R1,R2は、2つのMOSトランジスタのダイオード接続によっても実現できる。
【0033】
動作時用の電圧駆動回路5、7では、前記のように入力回路やアドレスデコーダ等のアドレス選択回路の動作電流及びメモリアレイ部でのセンスアンプの増幅動作時の動作電流に見合った比較的大きな電流を効率よく形成するようにするため、同図のようにNチャンネル型MOSFETの差動MOSFETQ7とQ8、その共通ソースと回路の接地電位との間にソース−ドレイン経路が接続され、ゲートに動作制御信号φOPが供給されることによって動作時のみに動作電流を流すようにされたNチャンネル型の電流源MOSFETQ9と、上記MOSFETQ1とQ2のドレインと電源電圧VDDとの間にそれぞれダイオート形態にされたPチャンネル型MOSFETQ10とQ12が設けられる。
【0034】
上記差動MOSFETQ7とQ8のドレイン出力信号は、次の出力駆動回路を通して出力MOSFETQ16のゲートに伝えられる。上記一方の差動MOSFETQ7のドレイン電流は、上記Pチャンネル型MOSFETQ10とPチャンネル型MOSFETQ11からなる電流ミラー回路を介してダイオード形態にされたNチャンネル型MOSFETQ14に供給される。このMOSFETQ14のソースは回路の接地電位に接続される。上記MOSFETQ14には、電流ミラー形態にされたNチャンネル型MOSFETQ15が設けられる。上記他方の差動MOSFETQ8のドレイン電流は、上記Pチャンネル型MOSFETQ12とPチャンネル型MOSFETQ13からなる電流ミラー回路を介して上記MOSFETQ15のドレインに供給される。
【0035】
上記Pチャンネル型MOSFETQ13とQ15の共通接続されたドレイン電圧が駆動電圧としてPチャンネル型の出力MOSFETQ16のゲートに供給される。この構成では、上記差動MOSFETQ7とQ8のドレイン電流の差分に対応した電流によって出力MOSFETQ16のゲート容量が充放電されて駆動電圧が形成される。それ故、出力MOSFETQ16のゲートに供給される駆動電圧は、ほぼ電源電圧VDDから回路の接地電位のような大きな信号振幅となり、出力MOSFETQ16のゲートに印加される駆動電圧のダイナミックレンジが大きくなり、出力MOSFETQ16から大きな駆動電流を形成することができる。
【0036】
上記差動MOSFETQ7のゲートには、基準電圧VLPERI(VLDL)が印加され、上記出力MOSFETQ16のドレインから第2内部電圧VPERI(第1内部電圧VDL)が出力される。この出力MOSFETQ16のドレイン側に設けられた抵抗R3とR4で形成された分圧電圧が、上記帰還電圧として上記差動MOSFETQ8のゲートに供給される。この実施例では、上記抵抗R3とR4の抵抗値を等しく形成することにより、差動回路と出力駆動回路では、上記基準電圧VLPERI(VLDL)と、第2内部電圧VPERI(第1内部電圧VDL)の1/2に分割された帰還電圧とが等しくなるように上記出力MOSFETQ16を制御するので、上記1/2にされた基準電圧VLPERI(VLDL)を用いて、その2倍に電圧増幅された第2内部電圧VPERI(第1内部電圧VLDL)を形成することができる。なお、上記抵抗R3,R4は、2つのMOSトランジスタのダイオード接続によっても実現できる。
【0037】
上記のように動作時用の電圧駆動回路5、7は、前記のように大きな信号振幅で出力MOSFETQ16を駆動するので、大きな出力電流を得ることができる反面、差動回路の電流源MOSFETQ9で形成された動作電流と同じ電流が出力駆動回路に流れるので、たとえMOSFETQ5とQ9とに流れる電流が同じであっても、(A)のような差動回路の2.5倍の電流が流れてしまう。このように(B)は(A)に比べて本質的に消費電流が大きい。このため、上記制御信号φOPにより上記のように対応する周辺回路やメモリマット又はメモリブロックが動作時に合わせて間欠的に動作させられる。
【0038】
図5には、この発明に係る半導体記憶装置の電圧駆動回路の一実施例の回路図が示されている。この実施例では、半導体記憶装置を前記の2.5V版のように低い方の電源電圧で動作させるとき、入力回路及び周辺回路に対応して設けられ、VPERI駆動回路が無駄になってしまうので、それをメモリアレイ部の電圧駆動回路に利用する。
【0039】
メモリアレイ部に設けられた電圧駆動回路(ドライバ)は、上記のように3.3V版で動作させられるときには、出力MOSFETQ16のゲート,ソース間には最大で約−3.3Vのような大きな電圧が供給される。これに対して、上記2.5V版で動作させられるときには、上記出力MOSFETQ16のゲート,ソース間には最大で約−2.5Vしか供給されいので、その分電流供給能力が低下してしまう。これに対して、メモリアレイ部での動作時の消費電流は上記3.3V版でも2.5V版でも同じである。したがって、一般的には、上記のような2.5Vのような低電圧で必要な電流が得られるように出力MOSFETQ16のサイズを大きく形成する必要がある。
【0040】
しかしながら、このようにしたのでは3.3V版でみると出力MOSFETQ16が必要以上に大きなサイズにされて面積の無駄となる。そこで、この実施例では、上記出力MOSFETQ16のサイズを上記3.3V版での駆動能力に対応して比較的小さく形成し、2.5V版での動作時の供給電流の不足分を、この2.5版では不必要となった周辺回路用の電圧駆動回路(ドライバ)5等を利用することによって補うようにするものである。
【0041】
このため、周辺回路用の電圧駆動回路5の入力側には、スイッチ手段SW1とSW2が設けられて、入力される定電圧VLPERIとVLDL、動作タイミング信号φOP1とφOP2に切り換え可能にされる。そして、出力側では、スイッチSW3とSW4が設けられる。スイッチSW4は出力MOSFETQ16のドレイン出力を上記周辺回路用の電源線VPERIから切り離して、メモリアレイ部の電源線VDLに接続させ、スイッチSW3は、周辺回路の電源線VPERIと電源電圧VDDとを接続させるために用いる。
【0042】
上記スイッチSW1〜SW4は、MOSFETのようなスイッチでもよいが、簡単でしかもそこでの電圧ロスを少なくするために配線の切り換えにより実施される。特に制限されないが、最上層の金属配線を形成するマスパターンの変更による、いわゆるマスタースライス方式により上記スイッチの形態で示したように接続関係を切り換えるようにするものである。
【0043】
図6には、この発明に係る半導体記憶装置の電圧駆動回路の他の一実施例の回路図が示されている。この実施例では、前記同様に半導体記憶装置を前記の2.5V版のように低い方の電源電圧で動作させるとき、入力回路及び周辺回路に対応して設けられる電圧駆動回路が無駄になってしまうので、そのうちの出力MOSFETのみをメモリアレイ部の電圧駆動回路に利用する。
【0044】
この実施例では、周辺回路側の差動回路の電流源MOSFETのゲートにスイッチSW2により回路の接地電位を供給してオフ状態にさせる。これにより、差動回路及び出力駆動回路には電流が流れないようにできるから低消費電力となる。そして、出力MOSFETQ16のゲートには、スイッチSW1’を設けて、上記電圧駆動回路5側から切り離して電圧駆動回路7の駆動電圧を供給する。スイッチSW3とSW4は前記実施例と同様に、スイッチSW4では出力MOSFETQ16のドレインを上記周辺回路用の電源線VPERIから切り離して、メモリアレイ部の電源線VDLに接続させ、スイッチSW3は、周辺回路の電源線VPERIと電源電圧VDDとを接続させるために用いる。この構成では、出力MOSFETQ16と(Q16)とが並列接続されるから、同じゲート電圧により2倍の出力電流を得るようにできる。
【0045】
図7には、この発明に係る電圧駆動回路の一実施例のレイアウト図が示されている。半導体基板上において電源供給線VDD、回路の接地線VSS及び基準電圧供給線VLPERIとVLDL及び動作制御信号線φOP1とφOP2を平行になるように延長させ、その延長方向に対して並んで互いに隣接して周辺回路用の第2内部電圧VPERIに対応した電圧駆動回路(VPERIドライバ)5と、メモリアレイ部の第1内部電圧VDLに対応した電圧駆動回路(VDLドライバ)7とを配置させる。
【0046】
上記3.3版で動作させるときには、同図に示すように電圧駆動回路5には周辺回路に対応した内部電圧供給線VPERIを配置し、電圧駆動回路7にはメモリアレイ部に対応した内部電圧供給線VDLを配置する。そして、同図に黒丸で示したようにコンタクトホールを形成して、電圧駆動回路5には定電圧VLPERIと動作制御信号φOP1を供給し、電圧駆動回路7には定電圧VLDLと動作制御信号φOP2を供給する。
【0047】
図示しないが、上記2.5版で動作させるときには、電圧駆動回路7のメモリアレイ部に対応した内部電圧供給線VDLを電圧駆動回路5側に延長させてMOSFETQ16のドレインに接続させ、電圧駆動回路5にも電圧駆動回路7と同じくコンタクトホールを形成して、定電圧VLDLと動作制御信号φOP2を供給する。このような一部の配線の変更とコンタクトホールの位置の変更とによって簡単に回路構成の変更が可能になるものである。このレイアウト変更は、図5の回路変更に対応するものである。
【0048】
なお、図5〜図7で述べた実施例では、3.3V版でのVPERIドライバあるいはその出力MOSFETを、2.5V版ではVDLドライバとして利用し、VDLの駆動能力を向上させるものであったが、これと逆の場合も考えられる。すなわち、3.3V版では、VPERIドライバの供給能力が不足し、VDLドライバの供給能力が余ることがある。この理由は、3.3V版ではメモリとして2.5V版よりも高速性能が強く要求され、VPERIの負荷電流が増大すること、また3.3V版では後述のセンスアンプオーバードライブ動作(図11、図12参照)により、メモリセルの再書き込み電流の大部分がVDDから供給され、VDLの負荷が軽くなるからである。一方、2.5V版では、VDDとVDLのレベルが接近し、例えオーバードライブ時間を2.5V版は3.3版よりも長く設定したとしても、オーバードライブ効果が小さくなり、その分VDLドライバの負担が増加する。
【0049】
そこで、3.3V版では図5〜図7とは逆に、VDLドライバの1部又はその出力トランジスタをVPERIドライバに流用する。こうして、VDLドライバとVPERIドライバを3.3V版と2.5V版で一定の専有面積のもとで駆動能力を相互に割り振りして調整するようにすることが望ましい。その方法は、図5〜図7から容易に構成することができるものである。
【0050】
図8には、この発明に係る半導体記憶装置の一実施例の全体のメモリチップの構成図が示されている。同図には、代表としてメモリアレイ部と入力回路と周辺回路に対応した内部降圧回路の電圧駆動回路4と5が例示的に示されている。アドレスデコーダ等の周辺回路は、メモリアレイ部に対応して設けられるものであるので、機能的に中心となるメモリアレイ部が示され、メモリアレイ部に対応した内部降圧回路を構成する電圧駆動回路6や7は、上記電圧駆動回路4や5と同様に形成されるものである。
【0051】
非動作時用の電圧駆動回路(Stby)4は、前記のように1つが設けられ、動作時用の電圧駆動回路5は、51〜56のように複数個が設けられる。メモリアレイ部が、4つのメモリバンク(Bank0〜3)に分けられたとき、1つのメモリバンクBank0が選択されたとき、中心部の電圧駆動回路51,52と、端部の電圧駆動回路53とが動作制御信号φOP1とφOPB0により動作状態にされて電流供給を行う。このように隣接して設けられる電圧駆動回路からの電流供給を行うことにより、電源線での電圧ロスを最小に抑えて動作電圧の安定化を図ることができる。このとき、メモリバンク1ないし3に対応して設けられる端部の電圧駆動回路54〜56は非動作状態にされることによって消費電流を低減させる。
【0052】
リフレッシュ動作時において2つのメモリバンク、例えばBank0と1とで同時にリフレッシュ動作が行われるとき、中心部の電圧駆動回路51,52と、端部の電圧駆動回路53と54とが動作制御信号φOP1とφOPB0とφOPB1とにより動作状態にされて電流供給を行う。リフレッシュ動作時において4つのメモリバンク(Bank)0〜3が同時にリフレッシュ動作が行われるときには、動作制御信号φOP1とφOPB0〜φOPB3により、全ての電圧駆動回路51〜56が動作状態にされて電流供給を行うようにされる。このような電圧駆動回路51〜56の動作と類似して、上記メモリバンクBank0〜3に対応して設けられる複数の電圧駆動回路7も、上記電圧駆動回路51〜56と同様に6個が設けられて上記と同様に制御される。
【0053】
図9には、この発明に係る内部降圧回路が搭載されたダイナミック型RAMの一実施例の概略レイアウト図が示されている。同図においては、ダイナミック型RAMを構成する各回路ブロックのうち、この発明に関連する部分が判るように示されており、それが公知の半導体集積回路の製造技術により、単結晶シリコンのような1個の半導体基板上において形成される。
【0054】
この実施例では、特に制限されないが、メモリアレイは、全体として4個に分けられる。半導体チップの長手方向に対して左右に2個ずつのメモリアレイが分けられて、中央部分14にアドレス入力回路、データ入出力回路及びボンディングパッド列からなる入出力インターフェイス回路等が設けられる。これら中央部分14の両側のメモリアレイに接する部分には、カラムデコーダ領域13が配置される。上記4つに分割されたメモリアレイは、前記図8のメモリバンクBank0〜3に対応している。
【0055】
上述のように半導体チップの長手方向に対して左右に2個、上下に2個ずつに分けられた4個からなる各メモリアレイにおいて、長手方向に対して上下中央部にメインロウデコーダ領域11が設けられる。このメインロウデコーダの上下には、メインワードドライバ領域12が形成されて、上記上下に分けられたメモリアレイのメインワード線をそれぞれが駆動するようにされる。上記半導体チップの長手方向に沿った中央部分には、内部電圧発生回路9が中心部と両端部に分けて複数個がけられる。この内部電圧発生回路9は、昇圧電圧回路や基板電圧発生回路も適宜に含まれるものである。
【0056】
上記メモリセルアレイ(サブアレイ)15は、その拡大図に示すように、メモリセルアレイ15を挟んでセンスアンプ領域16、サブワードドライバ領域17に囲まれて形成されるものである。上記センスアンプアンプ領域と、上記サブワードドライバ領域の交差部は、交差領域(クロスエリア)18とされる。上記センスアンプ領域16に設けられるセンスアンプは、シェアードセンス方式により構成され、メモリセルアレイの両端に配置されるセンスアンプを除いて、センスアンプを中心にして左右に相補ビット線が設けられ、左右いずれかのメモリセルアレイの相補ビット線に選択的に接続される。
【0057】
上述のように半導体チップの長手方向に対して左右に4個ずつに分けられたメモリアレイは、2個ずつ組となって配置される。このように2個ずつ組となって配置された2つのメモリアレイは、その中央部分にメインロウデコーダ領域11とメインワードドライバ12が配置される。このメインロウデコーダ領域11は、それを中心にして上下に振り分けられた2個のメモリアレイに対応して共通に設けられる。メインワードドライバ11は、上記1つのメモリアレイを貫通するように延長されるメインワード線の選択信号を形成する。また、上記メインワードドライバ11にサブワード選択用のドライバも設けれら、後述するように上記メインワード線と平行に延長されてサブワード選択線の選択信号を形成する。
【0058】
拡大図として示された1つのメモリセルアレイ(サブアレイ)15は、図示しないがサブワード線が256本と、それと直交する相補ビット線(又はデータ線)が256対とされる。上記1つのメモリアレイにおいて、上記メモリセルアレイ(サブアレイ)15がワードビット線方向に16個設けられるから、全体としての上記サブワード線は約4K分設けられ、ワード線方向に8個設けられるから、相補ビット線は全体として約2K分設けられる。このようなメモリアレイが全体で8個設けられるから、全体では8×2K×4K=64Mビットのような大記憶容量を持つようにされる。
【0059】
上記1つのメモリアレイは、メインワード線方向に対して8個に分割される。かかる分割されたメモリセルアレイ15毎にサブワードドライバ(サブワード線駆動回路)17が設けられる。サブワードドライバ17は、メインワード線に対して1/8の長さに分割され、それと平行に延長されるサブワード線の選択信号を形成する。この実施例では、メインワード線の数を減らすために、言い換えるならば、メインワード線の配線ピッチを緩やかにするために、特に制限されないが、1つのメインワード線に対して、相補ビット線方向に4本からなるサブワード線を配置させる。このようにメインワード線方向には8本に分割され、及び相補ビット線方向に対して4本ずつが割り当てられたサブワード線の中から1本のサブワード線を選択するために、サブワード選択ドライバが配置される。このサブワード選択ドライバは、上記サブワードドライバの配列方向に延長される4本のサブワード選択線の中から1つを選択する選択信号を形成する。
【0060】
上記1つのメモリアレイに着目すると、1つのメインワード線に割り当てられる8個のメモリセルアレイのうち選択すべきメモリセルが含まれる1つのメモリセルアレイに対応したサブワードドライバにおいて、1本のサブワード選択線が選択される結果、1本のメインワード線に属する8×4=32本のサブワード線の中から1つのサブワード線が選択される。上記のようにメインワード線方向に2K(2048)のメモリセルが設けられるので、1つのサブワード線には、2048/8=256個のメモリセルが接続されることとなる。なお、特に制限されないが、リフレッシュ動作(例えばセルフリフレッシュモード)においては、1本のメインワード線に対応する8本のサブワード線が選択状態とされる。
【0061】
上記のように1つのメモリアレイは、相補ビット線方向に対して4Kビットの記憶容量を持つ。しかしながら、1つの相補ビット線に対して4Kものメモリセルを接続すると、相補ビット線の寄生容量が増大し、微細な情報記憶用キャパシタとの容量比により読み出される信号レベルが得られなくなってしまうために、相補ビット線方向に対しても16分割される。つまり、太い黒線で示されたセンスアンプ16により 相補ビット線が16分割に分割される。特に制限されないが、センスアンプ16は、シェアードセンス方式により構成され、メモリアレイの両端に配置されるセンスアンプ16を除いて、センスアンプ16を中心にして左右に相補ビット線が設けられ、左右いずれかの相補ビット線に選択的に接続される。
【0062】
図10には、この発明が適用されるダイナミック型RAMを説明するための概略レイアウト図が示されている。同図には、メモリチップ全体の概略レイアウトと、8分割された1つのメモリアレイのレイアウトが示されている。同図は、図7の実施例を別の観点から図示したものである。つまり、図9と同様にメモリチップは、長手方向(ワード線方向)対して左右と上下にそれぞれ2個ずつのメモリアレイ(Array)が4分割され、その長方向における中央部分には複数らなるボンディングパッド及び周辺回路(Bonding Pad & peripheral Circuit) が設けられる。
【0063】
上記2個ずつのメモリアレイは、それぞれが約8Mビットの記憶容量を持つようにされるものであり、そのうちの一方が拡大して示されているように、ワード線方向に8分割され、ビット線方向に16分割されたサブアレイが設けられる。上記サブアレイのビット線方向の両側には、上記ビット線方向に対してセンスアンプ(Sence Amplifier)が配置される。上記サブアレイのワード線方向の両側には、サブワードドライバ(Sub-Word Driver)が配置される。
【0064】
上記1つのアレイには、全体で4096本のワード線と2048対の相補ビット線が設けられる。これにより、全体で約8Mビットの記憶容量を持つようにされる。上記のように4096本のワード線が16個のサブアレイに分割して配置されるので、1つのサブアレイには256本のワード線(サブワード線)が設けられる。また、上記のように2048対の相補ビット線が8個のサブアレイに分割して配置されるので、1つのサブアレイには256対の相補ビット線が設けられる。
【0065】
上記2つのアレイの中央部には、メインロウデコーダが設けられる。つまり、同図に示されたアレイの左側には、その右側に設けられるアレイと共通に設けられる前記メインロウデコーダに対応して、アレイコントロール(Array control)回路及びメインワードドライバ(Main Word driver)が設けられる。上記アレイコントロール回路には、第1のサブワード選択線を駆動するドライバが設けられる。上記アレイには、上記8分割されたサブアレイを貫通するように延長されるメインワード線が配置される。上記メインワードドライバは、上記メインワード線を駆動する。上記メインワード線と同様に第1のサブワード選択線も上記8分割されたサブアレイを貫通するように延長される。上記アレイの上部には、Yデコーダ(YDecoder) 及びY選択線ドライバ(YSdriver) が設けられる。
【0066】
図11には、上記図10に示したダイナミック型RAMにおけるサブアレイとその周辺回路の一実施例の概略レイアウト図が示されている。同図には、図10に示されたメモリアレイの中の斜線を付した位置に配置された4つのサブアレイSBARYが代表として例示的に示されている。同図においては、サブアレイSBARYが形成される領域には斜線を付すことによって、その周辺に設けられサブワードドライバ領域、センスアンプ領域及びクロスエリアとを区別するものである。
【0067】
サブアレイSBARYは、次のような4種類に分けられる。つまり、ワード線の延長方向を水平方向とすると、右下に配置される第1のサブアレイSBARYは、サブワード線SWLが256本配置され、相補ビット線対は256対から構成される。それ故、上記256本のサブワード線SWLに対応した256個のサブワードドライバSWDは、かかるサブアレイの左右に128個ずつに分割して配置される。上記256対の相補ビット線BLに対応して設けられる256個のセンスアンプSAは、前記のようなシェアードセンスアンプ方式とされ、かかるサブアレイの上下に128個ずつに分割して配置される。
【0068】
上記のように右上配置される第2のサブアレイSBARYは、正規のサブワード線SWLが256本に加えて、8本の予備ワード線が設けられる。それ故、上記256+8本のサブワード線SWLに対応した264個のサブワードドライバSWDは、かかるサブアレイの左右に132個ずつに分割して配置される。上記のように右下のサブアレイが256対の相補ビット線BLからなり、上記同様に128個のセンスアンプが上下に配置される。上記右側の上下に配置されるサブアレイSBARYに形成される128対の相補ビット線は、それに挟まれたセンスアンプSAに対してシェアードスイッチMOSFETを介して共通に接続される。
【0069】
上記のように左下配置される第3のサブアレイSBARYは、右隣接のサブアレイSBARYと同様にサブワード線SWLが256本により構成される。上記同様に128個のサブワードドライバが分割して配置される。上記下側左右に配置されたサブアレイSBARYの128本のサブワード線SWLは、それに挟まれた領域に形成された128個のサブワードドライバSWDに対して共通に接続される。上記のように左下配置されるサブアレイSBARYは、256対からなる正規の相補ビット線BLに加えて、4対の予備ビット線4REDが設けられる。それ故、上記260対からなる相補ビット線BLに対応した260個のセンスアンプSAは、かかるサブアレイの上下に130個ずつに分割して配置される。
【0070】
上記のように左上配置される第4のサブアレイSBARYは、右隣接のサブアレイSBARYと同様に正規のサブワード線SWLが256本に予備サブワード線Rが8本設けられ、下隣接のサブアレイと同様に正規の相補ビット線対の256対にに加えて、予備のビット線が4対設けられるので、サブワードドライバは、左右に132個ずつ分割して配置され、センスアンプSAは130ずつが上下に分割して配置される。
【0071】
メインワード線MWLは、その1つが代表として例示的に示されているように延長される。また、カラム選択線YSは、その1つが代表とて例示的に示されるように同図の縦方向に延長される。上記メインワード線MWLと平行にサブワード線SWLが配置され、上記カラム選択線YSと平行に相補ビット線BL(図示ぜす)が配置されるものである。この実施例では、特に制限されないが、上記4つのサブアレイを基本単位として、図10のように8Mビット分のメモリアレイでは、ビット線方向には8組のサブアレイが形成され、ワード線方向には4組のサブアレイが構成される。1組のサブアレイが4個で構成されるから、上記8Mビットのメモリアレイでは、8×4×4=128個のサブアレイが設けられる。上記8Mビットのメモリアレイがチップ全体では8個設けられるから、メモリチップ全体では128×8=1024個ものサブアレイが形成されるものである。
【0072】
上記4個からなるサブアレイに対して、8本のサブワード選択線FX0B〜FX7Bが、メインワード線MWLと同様に4組(8個)のサブアレイを貫通するように延長される。そして、サブワード選択線FX0B〜FX3Bからなる4本と、FX4B〜FX7Bからなる4本とが上下のサブアレイ上に分けて延長させるようにする。このように2つのサブアレイに対して1組のサブワード選択線FX0B〜FX7Bを割り当て、かつ、それらをサブアレイ上を延長させるようにする理由は、メモリチップサイズの小型化を図るためである。
【0073】
各サブアレイに対して上記8本のサブワード選択線FX0B〜FX7Bを割り当て、しかもそれをセンスアンプエリア上に配線チャンネルに形成した場合、図2のメモリアレイのよううに16個ものサブアレイが上下のメモリアレイにおいて合計32個も配置されるために、8×32=256本分もの配線チャンネルが必要になるものである。これに対して、上記の実施例では、配線そのものが、2つのサブアレイに対して上記8本のサブワード選択線FX0B〜FX7Bを割り当て、しかも、それをサブアレイ上を通過するように配置させることにより、格別な配線チャンネルを設けることなく形成することができる。
【0074】
サブアレイ上には、8本のサブワード線に対して1本のメインワード線が設けられるものであり、その8本の中の1本のサブワード線を選択するためにサブワード選択線が必要になるものである。メモリセルのピッチに合わせて形成されるサブワード線の8本分に1本の割り合いでメインワード線が形成されるものであるために、メインワード線の配線ピッチは緩やかになっている。したがって、メインワード線と同じ配線層を利用して、上記サブワード選択線をメインワード線の間に形成することは比較的容易にできるものである。
【0075】
この実施例のサブワードドライバは、後述するように上記サブワード選択線FX0B等を通して供給される選択信号と、それを反転させた選択信号とを用いて1つのサブワード線SWLを選択する構成を採る。そして、サブワードドライバは、それを中心として左右に配置されるサブアレイのサブワード線SWLを同時に選択するような構成を採るものである。そのため、上記のように2つのサブアレイに対しては、128×2=256個ものサブワードドライバに対して、上記4本のサブワード選択線を割り振って供給する。つまり、サブワード選択線FX0Bに着目すると、256÷4=64個ものサブワードドライバに選択信号を供給する必要がある。
【0076】
上記メインワード線MWLと平行に延長されるものを第1のサブワード選択線FX0Bとすると、左上部のクロスエリアに設けられ,上記第1のサブワード選択線FX0Bからの選択信号を受けるサブワード選択線駆動回路FXDを介して、上記上下に配列される64個のサブワードドライバに選択信号を供給する第2のサブワード線FX0が設けられる。上記第1のサブワード選択線FX0Bは上記メインワード線MWL及びサブワード線SWLと平行に延長されるのに対して上記第2のサブワード選択線は、それと直交するカラム選択線YS及び相補ビット線BLと平行に延長される。上記8本の第1のサブワード選択線FX0B〜FX7Bに対して、上記第2のサブワード選択線FX0〜FX7は、偶数FX0,2,4,6と、奇数FX1,3,5,7とに分割されてサブアレイSBARYの左右に設けられたサブワードドライバSWDに振り分けられて配置される。
【0077】
上記サブワード選択線駆動回路FXDは、同図において■で示したように、1つのクロスエリアの上下に2個ずつ分配して配置される。つまり、上記のように左上部のクロスエリアでは、下側に配置されたサブワード選択線駆動回路が上記第1のサブワード選択線FX0Bに対応され、左中間部のクロスエリアに設けられた2つのサブワード選択線駆動回路FXDが、第1のサブワード選択線FX2Bと、FX4Bに対応され、左下部のクロスエリアに設けられた上側に配置されたサブワード選択線駆動回路が上記第1のサブワード選択線FX6Bに対応される。
【0078】
中央上部のクロスエリアでは、下側に配置されたサブワード選択線駆動回路が上記第1のサブワード選択線FX1Bに対応され、中央中間部のクロスエリアに設けられた2つのサブワード選択線駆動回路FXDが、第1のサブワード選択線FX3Bと、FX5Bに対応され、中央下部のクロスエリアに設けられた上側に配置されたサブワード選択線駆動回路が上記第1のサブワード選択線FX7Bに対応される。そして、右上部のクロスエリアでは、下側に配置されたサブワード選択線駆動回路が上記第1のサブワード選択線FX0Bに対応され、右中間部のクロスエリアに設けられた2つのサブワード選択線駆動回路FXDが、第1のサブワード選択線FX2Bと、FX4Bに対応され、右下部のクロスエリアに設けられた上側に配置されたサブワード選択線駆動回路が上記第1のサブワード選択線FX6Bに対応される。このようにメモリアレイの端部に設けられたサブワードドライバは、その右側にはサブアレイが存在しないから、左側だけのサブワード線SWLを駆動する。
【0079】
この実施例のようにサブアレイ上のメインワード線のピッチの間にサブワード選択線を配置する構成では、格別な配線チャンネルが不要にできるから、1つのサブアレイに8本のサブワード選択線を配置するようにしてもメモリチップがお大きくなることはない。しかしながら、上記のようなサブワード選択線駆動回路FXDを形成するために領域が増大し、高集積化を妨げることとなる。つまり、上記クロスエリアには、同図において点線で示したようなメイン入出力線MIOやサブ入出力線LIOに対応して設けられるスイッチ回路IOSWや、センスアンプを駆動するパワーMOSFET、シェアードスイッチMOSFETを駆動するための駆動回路、プリチャージMOSFETを駆動する駆動回路等の周辺回路が形成されるために面積的な余裕が無いからである。
【0080】
サブワードドライバにおいては、上記第2のサブワード選択線FX0〜6等には、それと平行に第1サブワード選択線FX0B〜6Bに対応した選択信号を通す配線が設けられるものであるが、その負荷が後述するように小さいので、上記第2のサブワード選択線FX0〜6のように格別なドライバFXDを設けることなく、上記第1サブワード選択線FX0B〜6Bと直接接続される配線によって構成される。ただし、その配線層は上記第2のサブワード選択線FX0〜6と同じものが用いられる。
【0081】
上記クロスエリアのうち、偶数に対応した第2のサブワード選択線FX0〜FX6の延長方向Aに配置されたものには、○にPで示したようにセンスアンプに対して定電圧化された内部電圧VDLを供給するNチャンネル型のパワーMOSFETと、○にOで示したようにセンスアンプに対して後述するようなオーバードライブ用のクランプ電圧VDDCLPを供給するPチャンネル型のパワーMOSFET、及び○にNで示したようにセンスアンプに対して回路の接地電位VSSを供給するためのNチャンネル型のパワーMOSFETが設けられる。
【0082】
上記クロスエリアのうち、奇数に対応した第2のサブワード選択線FX0〜FX6の延長方向Bに配置されたものには、○にBで示したようにビット線のプリチャージ及びイコライズ用MOSFETをオフ状態にさせるNチャンネル型の駆動MOSFETと、○にNで示したようにセンスアンプに対して回路の接地電位VSSを供給するためのNチャンネル型のパワーMOSFETが設けられる。このNチャンネル型のパワーMOSFETは、センスアンプ列の両側からセンスアンプを構成するNチャンネル型MOSFETの増幅MOSFETのソースに接地電位を供給するもきである。つまり、センスアンプエリアに設けられる128個又は130個のセンスアンプに対しては、上記A側のクロスエリアに設けられたNチャンネル型のパワーMOSFETと、上記B側のクロスエリアに設けられたNチャンネル型のパワーMOSFETの両方により接地電位が供給される。
【0083】
上記のようにサブワード線駆動回路SWDは、それを中心にして両側のサブアレイのサブワード線を選択する。これに対して、上記選択された2つのサブアレイのサブワード線に対応して2つのセンスアンプが活性化される。つまり、サブワード線を選択状態にすると、アドレス選択MOSFETがオン状態となり、記憶キャパシタの電荷がビット線電荷と合成されてしまうので、センスアンプを活性化させてもとの電荷の状態に戻すという再書き込み動作を行う必要があるからである。このため、上記端部のサブアレイに対応したものを除いて、上記P、O及びNで示されたパワーMOSFETは、それを挟んで両側のセンスアンプを活性化させるために用いられる。
【0084】
これに対して、アレイの端に設けられたサブアレイの右側に設けられたサブワード線駆動回路SWDでは、上記サブアレイのサブワード線しか選択しないから、上記上記P、O及びNで示されたパワーMOSFETは、上記サブアレイに対応したセンスアンプのみを活性化するものである。
【0085】
上記センスアンプは、シェアードセンス方式とされ、それを挟んで両側に配置されるサブアレイのうち、上記サブワード線が非選択された側の相補ビット線に対応したシェアードスイッチMOSFETがオフ状態にされて切り離されることにより、上記選択されたサブワード線に対応した相補ビット線の読み出し信号を増幅し、メモリセルの記憶キャパシタをもとの電荷状態に戻すというリライト動作を行う。
【0086】
図12には、この発明が適用されるダイナミック型RAMのセンスアンプ部と、その周辺回路の一実施例の要部回路図が示されている。同図においては、2つのサブアレイに挟まれて配置されたセンスアンプとそれに関連した回路が例示的に示されている。また、各素子が形成されるウェル領域が点線で示され、それに与えられるバイアス電圧も併せて示されている。同図の回路素子に付された回路記号は、前記図4に示したものと一部重複しているが、それぞれは別個の回路機能を持つものと理解されたい。
【0087】
ダイナミック型メモリセルは、上記1つのサブアレイに設けられたサブワード線SWLと、相補ビット線BL,/BLのうちの一方BLとの間に設けられた1つが代表として例示的に示されている。ダイナミック型メモリセルは、アドレス選択MOSFETQmと記憶キャパシタCsから構成される。アドレス選択MOSFETQmのゲートは、サブワード線SWLに接続され、このMOSFETQmのドレインがビット線BLに接続され、ソースに記憶キャパシタCsが接続される。記憶キャパシタCsの他方の電極は共通化されてプレート電圧が与えられる。上記サブワード線SWLの選択レベルは、上記ビット線のハイレベルに対して上記アドレス選択MOSFETQmのしきい値電圧分だけ高くされた高電圧VPPとされる。
【0088】
センスアンプにより増幅されてビット線に与えられるハイレベルは、上記内部電圧VDLに対応したレベルにされる。したがって、上記ワード線の選択レベルに対応した高電圧VPPはVDL+Vthにされる。センスアンプの左側に設けられたサブアレイの一対の相補ビット線BLと/BLは、同図に示すように平行に配置され、ビット線の容量バランス等をとるために必要に応じて適宜に交差させられる。かかる相補ビット線BLと/BLは、シェアードスイッチMOSFETQ1とQ2によりセンスアンプの単位回路の入出力ノードと接続される。
【0089】
センスアンプの単位回路は、ゲートとドレインとが交差接続されてラッチ形態にされたNチャンネル型の増幅MOSFETQ5,Q6及びPチャンネル型の増幅MOSFETMOSFETQ7,Q8から構成される。Nチャンネル型MOSFETQ5とQ6のソースは、共通ソース線CSNに接続される。Pチャンネル型MOSFETQ7とQ8のソースは、共通ソース線CSPに接続される。上記共通ソース線CSNとCSPには、それぞれパワースイッチMOSFETが設けられる。特に制限されないが、Nチャンネル型の増幅MOSFETQ5とQ6のソースが接続された共通ソース線CSNには、上記AとB側のクロスエリアに設けられたNチャンネル型のパワースイッチMOSFETQ12とQ13により接地電位に対応した動作電圧が与えられる。
【0090】
特に制限されないが、上記Pチャンネル型の増幅MOSFETQ7とQ8のソースが接続された共通ソース線CSPには、上記A側のクロスエリアに設けられたオーバードライブ用のPチャンネル型のパワーMOSFETQ15と、上記内部電圧VDLを供給するNチャンネル型のパワーMOSFETQ16が設けられる。上記オーバードライブ用の電圧は、昇圧電圧VPPがゲートに供給されたNチャンネル型MOSFETQ14により形成されたクランプ電圧VDDCLPが用いられる。このMOSFETQ14のドレインには、外部端子から供給された電源電圧VDDが供給され、上記MOSFETQ14をソースフォロワ出力回路として動作させ、上記昇圧電圧VPPを基準にしてMOSFETQ14のしきい値電圧分だけ低下したクランプ電圧VDDCLPを形成する。
【0091】
上記昇圧電圧VPPは、チャージポンプ回路の動作を基準電圧を用いて制御して3.3V版でも2.5V版でも上記VDLが2.0Vと同じであるから3.8Vのような安定化された高電圧とされる。そして、上記MOSFETQ14のしきい値電圧は、メモリセルのアドレス選択MOSFETQmに比べて低い低しきい値電圧に形成されており、上記クランプ電圧VDDCLPを約2.9Vのような安定化された定電圧にする。MOSFETQ26は、リーク電流経路を形成するMOSFETであり、約1μA程度の微小な電流した流さない。これにより、長期間にわたってスタンバイ状態(非動作状態)にされた時や、電源電圧VDDのバンプにより上記VDDCLPが過上昇するのを防止し、かかる過上昇時の電圧VDDCLPが与えられる増幅MOSFETQ7,Q8のバックバイアス効果による動作遅延を防止する。
【0092】
この実施例では、上記のようなクランプ電圧VDDCLPによりセンスアンプのオーバードライブ電圧を形成するものであることに着目し、その電圧を供給するPチャンネル型のパワーMOSFETQ15と、センスアンプのPチャンネル型の増幅MOSFETQ7,Q8とを同図で点線で示したような同じN型ウェル領域NWELLに形成するとともに、そのバイアス電圧として上記クランプ電圧VDDCLPを供給するものである。そして、センスアンプのPチャンネル型の増幅MOSFETQ7とQ8の共通ソース線CSPに本来の動作電圧VDLを与えるパワーMOSFETQ16は、特に制限されないが、Nチャンネル型として上記オーバードライブ用のMOSFETQ14と電気的に分離して形成する。
【0093】
上記Nチャンネル型のパワーMOSFETQ16は、Pチャンネル型のパワーMOSFETとし、共通ソース線CSPの電位がVDL付近に到達したタイミングに合わせて上記信号/SAP1を遅延させた信号で駆動するものであってもよい。
【0094】
上記センスアンプの単位回路の入出力ノードには、相補ビット線を短絡させるイコライズMOSFETQ11と、相補ビット線にハーフプリチャージ電圧を供給するスイッチMOSFETQ9とQ10からなるプリチャージ回路が設けられる。これらのMOSFETQ9〜Q11のゲートは、共通にプリチャージ信号BLEQが供給される。このプリチャージ信号BLEQを形成するドライバ回路は、上記B側のクロスエリアにNチャンネル型MOSFETQ18を設けて、その立ち下がりを高速にする。つまり、メモリアクセスの開始によりワード線を選択タイミングを早くするために、各クロスエリアに設けられたNチャンネル型MOSFETQ18をオン状態にして上記プリチャージ回路を構成するMOSFETQ9〜Q11を高速にオフ状態に切り替えるようにするものである。
【0095】
これに対して、プリチャージ動作を開始させる信号を形成するPチャンネル型MOSFETQ17は、上記のようにクロスエリアに設けられるのではなく、Yデコーダ&YSドライバ部に設けるようにする。つまり、メモリアクセスの終了によりプリチャージ動作が開始されるものであるが、その動作には時間的な余裕が有るので、信号BLEQの立ち上がを高速にすることが必要ないからである。この結果、A側クロスエリアに設けられるPチャンネル型MOSFETは、上記オーバードライブ用のパワーMOSFETQ15のみとなり、B側のクロスエリアに設けられるPチャンネル型MOSFETは、次に説明する入出力線のスイッチ回路IOSWを構成するMOSFETQ24,Q25及び共通入力線MIOを内部電圧VDLにプリチャージさせるプリチャージ回路を構成するMOSFETにできる。そして、これらのN型ウェル領域には、上記上記VDDCLPとVDLのようなバイアス電圧が与えられるから1種類のN型ウェル領域となり、寄生サイリスタ素子が形成されない。
【0096】
センスアンプの単位回路は、シェアードスイッチMOSFETQ3とQ4を介して右側のサブアレイの同様な相補ビット線BL,/BLに接続される。スイッチMOSFETQ12とQ13は、カラムスイッチ回路を構成するものであり、選択信号YSを受けて、上記センスアンプの単位回路の入出力ノードをサブ共通入出力線LIOに接続させる。例えば、左側のサブアレイのサブワード線SWLが選択されたときには、センスアンプの右側シェアードスイッチMOSFETQ3とQ4とがオフ状態にされる。これにより、センスアンプの入出力ノードは、上記左側の相補ビット線BL,/BLに接続されて、選択されたサブワード線SWLに接続されたメモリセルの微小信号を増幅し、上記カラムスイッチ回路を通してサブ共通入出力線LIOに伝える。上記サブ共通入出力線は、B側のクロスエリアに設けられたNチャンネル型MOSFETQ19と20及び上記Pチャンネル型MOSFETQ24とQ25からなるスイッチ回路IOSWを介してメインアンプの入端子に接続される入出力線MIOに接続される。
【0097】
サブワード線駆動回路SWDは、そのうちの1つが代表として例示的に示されているように、上記深い深さのN型ウェル領域DWELL(VPP)に形成されたPチャンネル型MOSFETQ21と、かかるDWELL内に形成されるP型ウェル領域PWELL(VBB)に形成されたNチャンネル型MOSFETQ22及びQ23とを用いて構成される。インバータ回路N1は、特に制限されないが、前記図3に示したようなサブワード選択線駆動回路FXDを構成するものであり、前記のようにクロスエリアに設けられるものである。サブアレイのアドレス選択MOSFETQmも、上記DWELL内に形成されるP型ウェル領域PWELL(VBB)に形成されるものである。
【0098】
図13には、この発明が適用されるダイナミック型RAMの周辺回路部分の一実施例の概略ブロック図が示されている。タイミング制御回路TGは、外部端子から供給されるロウアドレスストローブ信号/RAS、カラムアドレスストローブ信号/CAS、ライトイネーブル信号/WE及びアウトプットイネーブル信号/OEを受けて、動作モードの判定、それに対応して内部回路の動作に必要な各種のタイミング信号を形成する。この明細書及び図面では、/はロウレベルがアクティブレベルであることを意味するのに用いている。
【0099】
信号R1とR3は、ロウ系の内部タイミング信号であり、ロウ系の選択動作のために使用される。タイミング信号φXLは、ロウ系アドレスを取り込んで保持させる信号であり、ロウアドレスバッファRABに供給される。すなわち、ロウアドレスバッファRABは、上記タイミング信号φXLによりアドレス端子A0〜Aiから入力されたアドレスを取り込んでラッチ回路に保持させる。タイミング信号φYLは、カラムウ系アドレスを取り込んで保持させる信号であり、カラムアドレスバッファCABに供給される。すなわち、カラムアドレスバッファRABは、上記タイミング信号φYLによりアドレス端子A0〜Aiから入力されたアドレスを取り込んでラッチ回路に保持させる。
【0100】
信号φREFは、リフレッシュモードのときに発生される信号であり、ロウアドレスバッファの入力部に設けられたマルチプレクサAMXに供給されて、リフレッシュモードのときにリフレッシュアドレスカウンタ回路RFCにより形成されたリフレッシュ用アドレス信号に切り替えるよう制御する。リフレッシュアドレスカウンタ回路RFCは、タイミング制御回路TGにより形成されたリフレッシュ用の歩進パルスφRCを計数してリフレッシュアドレス信号を生成する。この実施例では後述するようなオートリフレッシュとセルフリフレッシュを持つようにされる。タイミング信号φXは、ワード線選択タイミング信号であり、デコーダXIBに供給されて、下位2ビットのアドレス信号の解読された信号に基づいて4通りのワード線選択タイミング信号XiBが形成される。タイミング信号φYはカラム選択タイミング信号であり、カラム系プリデコーダYPDに供給されてカラム選択信号AYix、AYjx、AYkxが出力される。
【0101】
タイミング信号φWは、書き込み動作を指示する制御信号であり、タイミング信号φRは読み出し動作を指示する制御信号である。これらのタイミング信号φWとφRは、入出力回路I/Oに供給されて、書き込み動作のときには入出力回路I/Oに含まれる入力バッファを活性化し、出力バッファを出力ハイインピーダンス状態にさせる。これに対して、読み出し動作のときには、上記出力バッファを活性化し、入力バッファを出力ハイインピーダンス状態にする。タイミング信号φMSは、特に制限されないが、メモリアレイ選択動作を指示する信号であり、ロウアドレスバッファRABに供給され、このタイミングに同期して選択信号MSiが出力される。タイミング信号φSAは、センスアンプの動作を指示する信号である。このタイミング信号φSAに基づいて、センスアンプの活性化パルスが形成される。
【0102】
この実施例では、ロウ系の冗長回路X−REDが代表として例示的に示されている。すなわち、上記回路X−REDは、不良アドレスを記憶させる記憶回路と、アドレス比較回路とを含んでいる。記憶された不良アドレスとロウアドレスバッファRABから出力される内部アドレス信号BXiとを比較し、不一致のときには信号XEをハイレベルにし、信号XEBをロウレベルにして、正規回路の動作を有効にする。上記入力された内部アドレス信号BXiと記憶された不良アドレスとが一致すると、信号XEをロウレベルにして正規回路の不良メインワード線の選択動作を禁止させるとともに、信号XEBをハイレベルにして、1つの予備メインワード線を選択する選択信号XRiBを出力させる。
【0103】
内部電圧発生回路VGは、外部端子から供給された3.3V又は2.5Vのような電源電圧VDDと0Vの接地電位VSSとを受け、上記昇圧電圧VPP(+3.8V)、第1内部電圧VDL(+2.0V)、第2内部電圧VPERI(2.5V)、プレート電圧(プリチャージ電圧)VPL(1.0V)及び基板電圧VBB(−1.0V)を形成する複数の回路から構成される。特に制限されないが、上記昇圧電圧VPPと基板電圧VBBとは、チャージポンプ回路と、その制御回路とを用いて上記電圧VPP及びVBBを安定的に形成する。上記第2内部電圧VPERIは、上記電源電圧VDDが2.5Vにされたときには、形成されず、前記のようにVDLを形成するよう切り換えられる。
【0104】
上記の実施例から得られる作用効果は、下記の通りである。すなわち、
(1) 入力回路及び周辺回路と、マトリックス配置されたメモリセルを含むメモリアレイ部と、出力回路とを備えた半導体記憶装置に、外部端子から供給された電源電圧を降圧して第1内部電圧を形成する第1内部降圧回路と、上記外部端子から供給された電源電圧を降圧し、かつ上記第1内部電圧より絶対値的に大きな電圧値にされた第2内部電圧を形成する第2内部降圧回路とを設け、上記外部端子から供給された電源電圧を上記第2内部電圧より絶対値的に大きな電圧値にされた第1電源版とするとき、上記メモリアレイ部には上記第1内部降圧回路で形成された第1内部電圧を供給し、上記入力回路及び周辺回路には上記第2内部降圧回路で形成された第2内部電圧を供給し、上記出力回路には上記電源電圧を供給し、上記外部端子から供給された電源電圧を上記第2内部電圧と等しい電圧値に設定された第2電源版とするとき、上記メモリアレイ部には、上記第1内部降圧回路で形成された第1内部電圧を供給し、上記第2内部降圧回路の出力が上記入力回路及び周辺回路から切り離されるとともに、かかる入力回路及び周辺回路と出力回路には上記電源電圧を供給することにより、共通の内部回路を用いつつ動作電源範囲を低い方に拡大させることのできるという効果が得られる。
【0105】
(2) 上記第2電源版として動作させるとき、上記第2内部降圧回路に供給される基準電圧を、上記第1内部降圧回路に供給される基準電圧に切り換えるともに、上記第2内部降圧回路の出力端子を上記第1内部降圧回路の出力端子と共通に接続して上記メモリアレイ部の内部降圧回路に用いることにより、合理的な電流供給を実現できるという効果が得られる。
【0106】
(3) 上記第2電源版として動作させるとき、上記第2内部降圧回路の出力MOSFETのゲートに供給される入力信号を上記第1内部降圧回路の出力MOSFETのゲートに供給される入力信号に切り換えるとともに、その出力端子を上記第1内部降圧回路の出力MOSFETの出力端子と共通に接続して上記メモリアレイ部の内部降圧回路に用いることにより、消費電流を増加させないで合理的な電流供給を実現できるという効果が得られる。
【0107】
(4) 上記第1内部降圧回路と第2内部降圧回路として、第1導電型の差動MOSFETと、上記差動MOSFETの共通化されたソースに設けられて定常的に動作電流を供給する第1の電流源と、上記差動MOSFETのドレインに設けられてアクティブ負荷回路を構成する電流ミラー形態にされた第2導電型のMOSFETからなる第1差動回路と、上記第1差動回路の出力信号がゲートに供給された第2導電型の出力MOSFETと、上記出力MOSFETのドレインに設けられ、負荷回路を構成する抵抗素子とを備え、上記第1差動回路の一方の入力に上記第1内部電圧に対応された基準電圧を供給し、上記出力MOSFETのドレインから上記第1内部電圧にされた出力電圧を得るように上記第1差動回路の他方の入力に上記負荷回路で形成した負帰還電圧を供給する第1回路と、
第1導電型の差動MOSFETと、上記差動MOSFETの共通化されたソースに設けられて内部回路の動作時に動作電流を流すようにされた第2の電流源と、上記差動MOSFETのそれぞれのドレインに設けられたダイオード形態の第2導電型の第1、第2MOSFETとからなる第2差動回路と、上記第1MOSFETと電流ミラー形態にされた第2導電型の第3MOSFET及び上記第2MOSFETと電流ミラー形態にされた第2導電型の第4MOSFETと、上記第3と第4MOSFETのドレインに設けられて、アクティブ負荷回路を構成する電流ミラー形態にされた第1導電型のMOSFETからなる出力駆動回路と、上記出力駆動回路の出力信号がゲートに供給された第2導電型の出力MOSFETと、上記出力MOSFETのドレインに設けられ、負荷回路を構成する抵抗素子とを備え、上記第2差動回路の一方の入力に上記第1内部電圧に対応された基準電圧を供給し、上記出力MOSFETのドレインから上記第1内部電圧にされた出力電圧を得るように上記第2差動回路の他方の入力に上記負荷回路で形成した負帰還電圧を供給する第2回路とで構成することにより、低消費電力化を図りつつ、効率のよい電源供給動作を行わせることができるという効果が得られる。
【0108】
(5) 上記第1と第2内部降圧回路のそれぞれ対応された第2回路を、半導体記憶装置が内部回路が何も動作をしないスタンバイ時の上記入力回路と周辺回路及びメモリアレイ部にそれぞれ流れる電流に対応した電流を供給するよう設定し、上記第1と第2内部降圧回路にそれぞれ対応された第1回路は、半導体記憶装置が内部回路が動作を行うとき時の上記入力回路と周辺回路及びメモリアレイ部にそれぞれ流れる電流に対応した電流を供給するよう設定することにより、低消費電力化を図りつつ、効率のよい電源供給動作を行わせることができるという効果が得られる。
【0109】
(6) 上記第2電源版として動作させるとき、上記第2内部降圧回路の上記第2回路に供給される基準電圧を、上記第1内部降圧回路に供給される基準電圧に切り換え、上記第2内部降圧回路の上記第2回路の出力端子を上記第1内部降圧回路の出力端子と共通に接続することにより、相対的に小さなサイズの出力MOSFETを用いつつ、必要な電流供給能力を得ることができるという効果が得られる。
【0110】
(7) 上記第2電源版として動作させるとき、上記第2内部降圧回路の上記第2回路の出力MOSFETのゲートに供給される入力信号を上記第1内部降圧回路の上記第2回路の出力MOSFETのゲートに供給される入力信号に切り換え、その出力端子を上記第1内部降圧回路の上記第2回路の出力MOSFETの出力端子と共通に接続することにより、駆動回路での電流増加を抑えつつ、相対的に小さなサイズの出力MOSFETを用いつつ、必要な電流供給能力を得ることができるという効果が得られる。
【0111】
(8) 上記第1内部降圧回路に設けられる第2回路と第2内部降圧回路に設けられる第2回路とを、半導体基板上において平行に電源供給線、接地線及び基準電圧供給線及び動作制御信号線を延長させ、その延長方向に対して並んで互いに隣接して配置することにより、上記第1電源版と第2電源版とに対応した配線切り換えを簡単に行えることができるという効果が得られる。
【0112】
(9) 上記メモリアレイ部を、半導体基板上において複数個に分割して配置し、第1内部降圧回路は、1つの第1回路と、上記分割されたメモリアレイに対応してそれに隣接して設けられた複数個の第2回路とで構成し、上記複数個の第2回路は、選択状態にされるメモリアレイに対応したものを上記動作制御信号により選択的に動作させることにより、電源線での電圧ロスを最小に抑えることができるという効果が得られる。
【0113】
(10) 上記第1電源版は外部電圧を3.3Vとし、第2電源版は外部電圧を2.5Vとし、上記第1内部電圧は2.0Vであり、上記第2内部電圧と上記第2電源版の外部電圧とは2.5Vとすることにより、現存する半導体記憶装置と将来の素子の微細化に則した半導体記憶装置とに則した電圧設定に対応させることができるという効果が得られる。
【0114】
(11) 上記メモリアレイ部として、複数のワード線と複数の相補ビット線対と、上記ワード線と上記相補ビット線の一方との間に設けられ、ゲートが上記ワード線に接続され、一方のソース,ドレインが対応する上記一方の相補ビット線に接続されたアドレス選択MOSFET及び上記アドレス選択MOSFETの他方のソース,ドレインが一方の電極に接続され、他方の電極に所定の電圧が印加されてなる記憶キャパシタからなるダイナミック型メモリセルを用い、上記交差接続されたゲートとドレインが上記複数の相補ビット線対にそれぞれ接続され、電源電圧側の増幅部を構成する複数対のPチャンネル型MOSFET及び上記交差接続されたゲートとドレインが上記複数の相補ビット線対にそれぞれ接続され、接地電位側の増幅部を構成する複数対のNチャンネル型MOSFETとからなるセンスアンプと、上記センスアンプのPチャンネル型MOSFETのソースが共通化されてなる第1共通ソース線と、上記センスアンプのNチャンネル型MOSFETのソースが共通化されてなる第2共通ソース線と、ゲートに増幅動作開始時に一定期間だけ発生されられるオーバードライブ用センスアンプ活性化信号が印加されて上記第1共通ソース線に上記1内部電圧により高くされた電圧を供給する第1パワーMOSFETと、ゲートにセンスアンプ活性化信号が供給され、ドレイン又はソースに上記第1内部降圧電圧発生回路で形成された第1内部電圧が供給され、ソース又はドレインから上記第1共通ソース線に供給する動作電圧を出力させる第2パワーMOSFETと、ゲートにセンスアンプ活性化信号が供給され、ソースに回路の接地電位が供給され、ドレインから上記第2コモンソース線に供給する接地電位を出力させるNチャンネル型の第3パワーMOSFETとを備えてなるものとすることにより、高集積化と高速化を実現しつつ、共通の内部回路を用いた動作電源範囲を低い方に拡大させることのできるという効果が得られる。
【0115】
以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。図14の基準電圧発生回路1は、MOSFETのしきい値電圧差を利用した基準電圧発生回路を用いるもの、電圧発生回路もそれに対応して種々の実施形態を採ることができる。例えば、前記のように1.2Vの基準電圧Vrefを形成したときには、1.0Vの定電圧VLDLを形成するとき、それを抵抗分圧回路で分圧して形成するものであってもよい。
【0116】
この発明が適用されるダイナミック型RAMを構成するサブアレイの構成、または半導体チップに搭載される複数のメモリアレイの配置は、その記憶容量等に応じて種々の実施形態を採ることができる。また、サブワードドライバの構成は、種々の実施形態を採ることができる。入出力インターフェイスの部分は、クロック信号に同期して動作を行うようにされたシンクロナスダイナミック型RAMとしてもよい。この発明は、前記ダイナミック型RAMの他に、スタティック型RAMやROM(リード・オンリー・メモリ)等の各種半導体記憶装置に広く利用することができる。
【0117】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、入力回路及び周辺回路と、マトリックス配置されたメモリセルを含むメモリアレイ部と、出力回路とを備えた半導体記憶装置に、外部端子から供給された電源電圧を降圧して第1内部電圧を形成する第1内部降圧回路と、上記外部端子から供給された電源電圧を降圧し、かつ上記第1内部電圧より絶対値的に大きな電圧値にされた第2内部電圧を形成する第2内部降圧回路とを設け、上記外部端子から供給された電源電圧を上記第2内部電圧より絶対値的に大きな電圧値にされた第1電源版とするとき、上記メモリアレイ部には上記第1内部降圧回路で形成された第1内部電圧を供給し、上記入力回路及び周辺回路には上記第2内部降圧回路で形成された第2内部電圧を供給し、上記出力回路には上記電源電圧を供給し、上記外部端子から供給された電源電圧を上記第2内部電圧と等しい電圧値に設定された第2電源版とするとき、上記メモリアレイ部には、上記第1内部降圧回路で形成された第1内部電圧を供給し、上記第2内部降圧回路の出力が上記入力回路及び周辺回路から切り離されるとともに、かかる入力回路及び周辺回路と出力回路には上記電源電圧を供給することにより、共通の内部回路を用いつつ動作電源範囲を低い方に拡大させることができる。
【図面の簡単な説明】
【図1】この発明に係る半導体記憶装置の一実施例を示す概略構成図である。
【図2】この発明に係るダイナミック型RAMに設けられる内部電圧発生回路の一実施例を示す電圧特性図である。
【図3】この発明に係る内部降圧回路の一実施例を示すブロック図である。
【図4】図3の電圧駆動回路の一実施例を示す回路図である。
【図5】この発明に係る半導体記憶装置の電圧駆動回路の一実施例を示す回路図である。
【図6】この発明に係る半導体記憶装置の電圧駆動回路の他の一実施例を示す回路図である。
【図7】この発明に係る電圧駆動回路の一実施例を示すレイアウト図である。
【図8】この発明に係る半導体記憶装置の一実施例を示す全体のメモリチップの構成図である。
【図9】この発明が適用されるダイナミック型RAMの一実施例を示すレイアウト図である。
【図10】図9のダイナミック型RAMを説明するための概略レイアウト図である。
【図11】図9のダイナミック型RAMにおけるサブアレイとその周辺回路の一実施例を示す概略レイアウト図である。
【図12】図9のダイナミック型RAMのセンスアンプ部とその周辺回路の一実施例を示す要部回路図である。
【図13】図9のダイナミック型RAMの周辺回路部分の一実施例を示す概略ブロック図である。
【図14】図3の基準電圧発生回路1と電圧発生回路2(3)の一実施例を示す回路図である。
【符号の説明】
INPUT…入力回路、PERI…周辺回路、ARRAY…メモリアレイ部、OUTPUT…出力回路、
1…基準電圧発生回路、2,3…電圧発生回路、4〜7…電圧駆動回路(ドライバ)、
SW1〜SW4…スイッチ、Q1〜Q16…MOSFET、R1〜R4…抵抗、
10…メモリチップ、11…メインロウデコーダ領域、12…メインワードドライバ領域、13…カラムデコーダ領域、14…周辺回路、ポンディングパッド領域、15…メセリセルアレイ(サブアレイ)、16…センスアンプ領域、17…サブワードドライバ領域、18…交差領域(クロスエリア)、19…内部電圧発生回路、
SA…センスアンプ、SWD…サブワードドライバ、MWD…メインワードドライバ、ACTRL…メモリアレイ制御回路、MWL0〜MWLn…メインワード線、SWL,SWL0…サブワード線、YS…カラム選択線、SBARY…サブアレイ、TG…タイミング制御回路、I/O…入出力回路、RAB…ロウアドレスバッファ、CAB…カラムアドレスバッファ、AMX…マルチプレクサ、RFC…リフレッシュアドレスカウンタ回路、XPD,YPD…プリテコーダ回路、X−DEC…ロウ系冗長回路、XIB…デコーダ回路、
T1,T2…トランジスタ、QN1〜QN11…Nチャンネル型MOSFET、QP1〜QP12…Pチャンネル型MOSFET、C…キャパシタ。
Claims (7)
- 入力回路及び周辺回路と、
マトリックス配置されたメモリセルを含むメモリアレイ部と、
出力回路と、
外部端子から供給された電源電圧を降圧して第1内部電圧を形成する第1内部降圧回路と、外部端子から供給された電源電圧を降圧し、かつ上記第1内部電圧より絶対値的に大きな電圧値にされた第2内部電圧を形成する第2内部降圧回路とを具備する内部電圧発生回路とを備え、
上記外部端子から供給された第1の電源電圧の絶対値が上記第2内部電圧の絶対値より大きな電圧値にされたとき、上記第1の電源電圧を第1電源版として動作させるときには、
上記メモリアレイ部には、上記第1内部降圧回路で形成された第1内部電圧を供給し、
上記入力回路及び周辺回路には、上記第2内部降圧回路で形成された第2内部電圧を供給し、
上記出力回路には、上記第1の電源電圧を供給し、
上記外部端子から供給された第2の電源電圧が上記第1の電源電圧の絶対値よりも小さい電圧値にされたとき、上記第2の電源電圧を第2電源版として動作させるときには、
上記メモリアレイ部には、上記第1内部降圧回路で形成された第1内部電圧を供給し、
上記第2内部降圧回路の出力を上記入力回路及び周辺回路から切り離すととともに、かかる入力回路及び周辺回路と出力回路には、上記第2の電源電圧を供給するようにし、
上記第2内部降圧回路に供給される基準電圧が、上記第1内部降圧回路に供給される基準電圧に切り換えられるともに、上記第2内部降圧回路の出力端子を上記第1内部降圧回路の出力端子と共通に接続して上記メモリアレイ部の内部降圧回路を構成することを特徴とする半導体記憶装置。 - 入力回路及び周辺回路と、
マトリックス配置されたメモリセルを含むメモリアレイ部と、
出力回路と、
外部端子から供給された電源電圧を降圧して第1内部電圧を形成する第1内部降圧回路と、外部端子から供給された電源電圧を降圧し、かつ上記第1内部電圧より絶対値的に大きな電圧値にされた第2内部電圧を形成する第2内部降圧回路とを具備する内部電圧発生回路とを備え、
上記外部端子から供給された第1の電源電圧の絶対値が上記第2内部電圧の絶対値より大きな電圧値にされたとき、上記第1の電源電圧を第1電源版として動作させるときには、
上記メモリアレイ部には、上記第1内部降圧回路で形成された第1内部電圧を供給し、
上記入力回路及び周辺回路には、上記第2内部降圧回路で形成された第2内部電圧を供給し、
上記出力回路には、上記第1の電源電圧を供給し、
上記外部端子から供給された第2の電源電圧が上記第1の電源電圧の絶対値よりも小さい電圧値にされたとき、上記第2の電源電圧を第2電源版として動作させるときには、
上記メモリアレイ部には、上記第1内部降圧回路で形成された第1内部電圧を供給し、
上記第2内部降圧回路の出力を上記入力回路及び周辺回路から切り離すととともに、かかる入力回路及び周辺回路と出力回路には、上記第2の電源電圧を供給するようにし、
上記第2内部降圧回路の出力MOSFETのゲートに供給される入力信号が上記第1内部降圧回路の出力MOSFETのゲートに供給される入力信号に切り換えられるとともに、
上記第2内部降圧回路の出力MOSFETの出力端子を上記第1内部降圧回路の出力MOSFETの出力端子と共通に接続して上記メモリアレイ部の内部降圧回路を構成することを特徴とする半導体記憶装置。 - 上記第1内部降圧回路と第2内部降圧回路のそれぞれは、
第1導電型の差動MOSFETと、上記差動MOSFETの共通化されたソースに設けられ動作電流を供給する第1の電流源と、上記差動MOSFETのドレインに設けられてアクティブ負荷回路を構成する電流ミラー形態にされた第2導電型のMOSFETからなる第1差動回路と、
上記第1差動回路の出力信号がゲートに供給された第2導電型の出力MOSFETと、上記出力MOSFETのドレインに設けられ、負荷回路を構成する抵抗素子とを備え、
上記第1差動回路の一方の入力に上記第1内部電圧に対応された基準電圧を供給し、上記出力MOSFETのドレインから上記第1内部電圧にされた出力電圧を得るように上記第1差動回路の他方の入力に上記負荷回路で形成した負帰還電圧を供給する第1回路と、
第1導電型の差動MOSFETと、上記差動MOSFETの共通化されたソースに設けられて内部回路の動作時に動作電流を流すようにされた第2の電流源と、上記差動MOSFETのそれぞれのドレインに設けられたダイオード形態の第2導電型の第1、第2MOSFETとからなる第2差動回路と、
上記第1MOSFETと電流ミラー形態にされた第2導電型の第3MOSFET及び上記第2MOSFETと電流ミラー形態にされた第2導電型の第4MOSFETと、上記第3と第4MOSFETのドレインに設けられて、アクティブ負荷回路を構成する電流ミラー形態にされた第1導電型のMOSFETからなる出力駆動回路と、
上記出力駆動回路の出力信号がゲートに供給された第2導電型の出力MOSFETと、上記出力MOSFETのドレインに設けられ、負荷回路を構成する抵抗素子とを備え、
上記第2差動回路の一方の入力に上記第1内部電圧に対応された基準電圧を供給し、上記出力MOSFETのドレインから上記第1内部電圧にされた出力電圧を得るように上記第2差動回路の他方の入力に上記負荷回路で形成した負帰還電圧を供給する第2回路とからなることを特徴とする請求項1又は請求項2の半導体記憶装置。 - 上記第1回路は、半導体記憶装置が内部回路がスタンバイ時の上記入力回路と周辺回路及びメモリアレイ部にそれぞれ流れる電流に対応した電流を供給するよう設定され、
上記第2回路は、半導体記憶装置が内部回路の動作を行うとき時の上記入力回路と周辺回路及びメモリアレイ部にそれぞれ流れる電流に対応した電流を供給するよう設定されるものであることを特徴とする請求項3の半導体記憶装置。 - 上記第2電源版として動作させるとき、上記第2内部降圧回路の上記第2回路に供給される基準電圧は、上記第1内部降圧回路に供給される基準電圧に切り換えられるともに、
上記第2内部降圧回路の上記第2回路の出力端子は上記第1内部降圧回路の出力端子と共通に接続されるものであることを特徴とする請求項3又は請求項4の半導体記憶装置。 - 上記第2電源版として動作させるとき、上記第2内部降圧回路の上記第2回路の出力MOSFETのゲートに供給される入力信号を上記第1内部降圧回路の上記第2回路の出力MOSFETのゲートに供給される入力信号に切り換えられるともに、
上記第2内部降圧回路の上記第2回路の出力端子を上記第1内部降圧回路の上記第2回路の出力MOSFETの出力端子と共通に接続して上記メモリアレイ部の内部降圧回路を構成することを特徴とする請求項3又は請求項4の半導体記憶装置。 - 上記内部電圧発生回路は、
バーンインを行うための電源電圧を基準とした第1の基準電圧と、上記メモリアレイ部を駆動するための接地電位を基準とした第2の基準電圧を入力され、
上記半導体記憶装置は、上記第1の基準電圧と上記第2の基準電圧の切り換えのために上記電源電圧を検出する電圧比較回路をさらに有する請求項1記載乃至請求項6のいずれかに記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02926598A JP3722334B2 (ja) | 1998-01-27 | 1998-01-27 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02926598A JP3722334B2 (ja) | 1998-01-27 | 1998-01-27 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11213667A JPH11213667A (ja) | 1999-08-06 |
JP3722334B2 true JP3722334B2 (ja) | 2005-11-30 |
Family
ID=12271460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02926598A Expired - Fee Related JP3722334B2 (ja) | 1998-01-27 | 1998-01-27 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3722334B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001057075A (ja) | 1999-08-17 | 2001-02-27 | Nec Corp | 半導体記憶装置 |
JP4485637B2 (ja) * | 2000-02-24 | 2010-06-23 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及び半導体装置の内部電源生成方法 |
JP4583588B2 (ja) | 2000-12-08 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2006065916A (ja) * | 2004-08-25 | 2006-03-09 | Renesas Technology Corp | 半導体装置 |
US7692978B2 (en) | 2007-05-25 | 2010-04-06 | Nec Electronics Corporation | Semiconductor device that uses a plurality of source voltages |
JP4805881B2 (ja) * | 2007-07-12 | 2011-11-02 | ライジング・シリコン・インコーポレーテッド | Dramチップ |
US7616509B2 (en) * | 2007-07-13 | 2009-11-10 | Freescale Semiconductor, Inc. | Dynamic voltage adjustment for memory |
-
1998
- 1998-01-27 JP JP02926598A patent/JP3722334B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11213667A (ja) | 1999-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3853513B2 (ja) | ダイナミック型ram | |
US6031779A (en) | Dynamic memory | |
JP4037470B2 (ja) | 半導体装置 | |
JP3712150B2 (ja) | 半導体集積回路装置 | |
US6292015B1 (en) | Semiconductor integrated circuit device including logic gate that attains reduction of power consumption and high-speed operation | |
US7177215B2 (en) | Semiconductor memory device operating at high speed and low power consumption | |
JPH06243678A (ja) | ダイナミック型ramとそのプレート電圧設定方法及び情報処理システム | |
JP4079522B2 (ja) | 半導体集積回路装置 | |
KR20010013005A (ko) | 반도체집적회로장치 | |
JP2001127254A (ja) | 半導体集積回路装置 | |
JP3970396B2 (ja) | 半導体記憶装置 | |
JP4534163B2 (ja) | 半導体集積回路装置 | |
JP3722334B2 (ja) | 半導体記憶装置 | |
JP3856249B2 (ja) | 半導体集積回路装置 | |
JPH11339470A (ja) | ダイナミック型ram | |
JP3410914B2 (ja) | 半導体集積回路 | |
WO1999000846A1 (fr) | Dispositif a circuit integre a semi-conducteurs | |
JP3908392B2 (ja) | 半導体集積回路装置 | |
JP2000036193A (ja) | 半導体集積回路装置 | |
JP2000163960A (ja) | 半導体集積回路装置 | |
JPH1186554A (ja) | ダイナミック型ram | |
JP3821262B2 (ja) | 半導体集積回路装置 | |
JP2000090663A (ja) | ダイナミック型ram | |
JPH11297957A (ja) | 半導体記憶装置 | |
JPH1166853A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050908 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |