JP3696507B2 - 試験装置、試験方法、及び生産方法 - Google Patents
試験装置、試験方法、及び生産方法 Download PDFInfo
- Publication number
- JP3696507B2 JP3696507B2 JP2000401987A JP2000401987A JP3696507B2 JP 3696507 B2 JP3696507 B2 JP 3696507B2 JP 2000401987 A JP2000401987 A JP 2000401987A JP 2000401987 A JP2000401987 A JP 2000401987A JP 3696507 B2 JP3696507 B2 JP 3696507B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- electromagnetic wave
- superimposed
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
- G01R31/3008—Quiescent current [IDDQ] test or leakage current test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
- G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子デバイスを試験するＬＳＩ試験装置に関する。特に、電子デバイスの電源電流に基づいて、電子デバイスの良否を判定するＬＳＩ試験装置に関する。
【０００２】
【従来の技術】
現在、非常に多くの半導体デバイスが製造されている。製造された半導体デバイスは、市場に出荷される前に、半導体試験装置によって故障の有無を診断される必要がある。半導体試験装置は、半導体デバイスに対してファンクションテストと呼ばれる試験を行ない、その良否を判定する。ファンクションテストにおいて、テストパターンが半導体デバイスに供給され、半導体デバイスから出力される出力結果に基づいて、その良否が判定される。
【０００３】
近年、半導体デバイスを高集積化する研究が盛んに進められている。半導体デバイスの高集積化に伴って、ファンクションテストにおけるテストパターンが複雑化し、生成が困難となってきた。また、全ての素子を全ての故障可能性についてファンクションテストによって完璧に試験しようとすると、テストパターンの量が膨大であるため、試験時間がかかりすぎ、そのようなファンクションテストが実質的に不可能となっている。
【０００４】
【発明が解決しようとする課題】
ファンクションテストとは別に、試験を効率的に行なうべく開発された試験法として、半導体デバイスの静止電源電流を測定する静止電源電流試験と呼ばれる方法がある。この方法は、正常なトランジスタが静止状態で殆ど電流を流さないことを利用し、静止状態における異常電流を検出することによって、半導体デバイスの良否を判定することを特徴とする。従来の静止電源電流試験は、入力するパターンによって異常電流の検出が困難となる場合があり、また、異常電流とノイズを区別するのが困難であるという問題があった。
【０００５】
そこで本発明は、上記の課題を解決することのできるＬＳＩ試験装置を提供することを目的とする。この目的は、特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の形態においては、電子デバイスを試験するＬＳＩ試験装置であって、電子デバイスに直流の電源電圧を供給する電源部と、電源部から、電子デバイスに供給される電源電流を検出する検出部と、電子デバイスの良否を判定する判定部とを備え、電源部は、電源電圧に所定の周期を有する重畳信号を重畳する手段を有し、判定部は、電子デバイスに、重畳信号が重畳された電源電圧に供給された場合に、検出部が検出する電源電流に基づいて電子デバイスの良否を判定することを特徴とするＬＳＩ試験装置を提供する。
【０００７】
電源部は、重畳信号の信号レベルを変化させる手段を有し、判定部は、重畳信号の信号レベル毎に、電子デバイスの良否を判定してよい。また、電源部は、重畳信号の周波数を変化させる手段を有してよい。また、判定部は、電源電圧が電子デバイスに供給された場合に、電子デバイスに供給されるべき電源電流と、交流信号が重畳された電源電圧が電子デバイスに供給された場合に、検出部が検出する電源電流との差と、重畳信号の周期とに基づいて、電子デバイスの良否を判定してよい。また、判定部は、重畳信号が重畳された電源電圧が電子デバイスに供給された場合に、電子デバイスに供給されるべき電源電流のスペクトルと、重畳信号が重畳された電源電圧が電子デバイスに供給された場合に、検出部が検出する電源電流のスペクトルとの差に基づいて、電子デバイスの良否を判定してよい。また、判定部は、重畳信号が重畳された電源電圧が、電子デバイスに供給された場合に、検出部が検出する電源電流の所定の周波数成分の大きさに基づいて、電子デバイスの良否を判定してよい。
【０００８】
また、電子デバイスにテストパターンを供給するパターン発生部を更に備え、判定部は、電子デバイスにテストパターンが入力されている状態において、検出部が検出した電源電流に基づいて電子デバイスの良否を判定してよい。また、電子デバイスは、複数の半導体素子を有し、パターン発生部は、複数の半導体素子の全てを少なくとも一度動作させるテストパターンを、電子デバイスに供給してよい。
【０００９】
また、所定の周波数を有する電磁波を発生する電磁波発生部を更に備え、判定部は、電磁波発生部が発生した電磁波が、電子デバイスに伝搬されている状態において、検出部が検出した電源電流に基づいて、電子デバイスの良否を判定してよい。電磁波発生部が発生する電磁波と、重畳信号とは、略同一の周波数を有してよい。また、電磁波発生部は、発生する電磁波の強度を変化させる手段を有してよい。また、電磁波発生部は、発生する電磁波の周波数を変化させる手段を有してよい。また、電磁波発生部は、第１周波数を有する電磁波を発生する第１発生器と、第２周波数を有する電磁波を発生する第２発生器とを有し、第１発生器と第２発生器とは、異なる位置に配置されてよい。
【００１０】
また、電磁波発生部は、第１発生器及び第２発生器の位置又は向きを調整する磁界調整部を有してよい。また、判定部は、電磁波発生部が発生する電磁波の周波数に更に基づいて、電子デバイスの良否を判定してよい。
【００１１】
また、所定の周波数を有する交流電界を発生する交流電界発生部を更に備え、判定部は、交流電界発生部が発生した交流電界が、電子デバイスに伝搬されている状態において、検出部が検出した電源電流に基づいて、電子デバイスの良否を判定してよい。また、交流電界発生部が発生する交流電界と、重畳信号とは、略同一の周波数を有してよい。また、交流電界発生部は、交流電界の強度を変化させる手段を有してよい。また、交流電界発生部は、交流電界の周波数を変化させる手段を有してよい。また、判定部は、交流電界発生部が発生した交流電界の周波数に更に基づいて、電子デバイスの良否を判定してよい。また、電子デバイスは、電源部から、重畳信号が重畳された電源電圧が供給される複数の半導体素子を有し、交流電界発生部は、複数の半導体素子のうちの一部の半導体素子の入力に、交流電界を供給する電界プローブを有してよい。
【００１２】
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
【００１３】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１４】
図１は、本発明の第１実施形態に係るＬＳＩ試験装置１００の構成の一例を示す。ＬＳＩ試験装置１００は、パターン発生部１０、電源部２０、検出部１４、判定部１６を備える。本発明において、試験されるべき電子デバイス１２は、複数の半導体素子を有するディジタル回路を有してよく、またディジタル／アナログ混在回路を有してもよい。本発明において、電子デバイス１２が、ディジタル／アナログ混在回路を有する場合、ＬＳＩ試験装置１００は、電子デバイス１２のアナログ回路をオフにした後に、ディジタル回路の試験を行うことが好ましい。
【００１５】
パターン発生部１０は、電子デバイス１２を試験するためのテストパターンを発生し、電子デバイス１２に供給する。パターン発生部１０は、電子デバイス１２を試験する試験項目に応じて、様々なテストパターンを生成することが好ましい。例えば、パターン発生部１０は、電子デバイス１２の複数の半導体素子の全てを少なくとも一度動作させるテストパターンを、電子デバイス１２に供給することが好ましい。また、パターン発生部１０は、電子デバイス１２の複数の半導体素子の一部の半導体素子を含むブロック回路において、当該一部の半導体素子のうちの一つの半導体素子に入力される入力信号によって、当該ブロック回路の出力が決定しないように、当該一部の半導体素子のそれぞれの入力に対して定められた入力信号の組み合わせを有するテストパターンを、電子デバイス１２に供給してよい。また、パターン発生部１０は、電子デバイス１２にランダムなテストパターンを供給してよい。
【００１６】
電源部２０は、電子デバイス１２の半導体素子を駆動させるための電源電圧を、電子デバイス１２に供給する。電源部２０は、当該電源電圧に所定の周期を有する重畳信号を重畳する手段を有する。例えば、電源部２０は、当該電源電圧を発生する電源２４と、当該重畳信号を発生する任意波形発生部２２と、当該電源電圧に、当該重畳信号を重畳させる加算部を含んでよい。また、電源部２０は、当該重畳信号の信号レベルを変化させる手段を有することが好ましい。例えば、電源部２０は、１試験サイクル毎に信号レベルを変化させ、判定部１６は、それぞれの信号レベル毎に、電子デバイス１２の良否を判定してよい。また、電源部２０は、当該重畳信号の周波数を変化させる手段を有することが好ましい。
【００１７】
検出部１４は、電源部２０が電子デバイス１２に供給する電源電圧に基づいて、電源部２０から電子デバイス１２に供給される電源電流を検出する。検出部１４は、検出した電源電流の情報を判定部１６に与える。
【００１８】
判定部１６は、検出部１４が検出した電源電流に基づいて、電子デバイス１２の良否を判定する。判定部１６は、電子デバイス１２に、電源２４が発生した電源電圧に、任意波形発生部２２が発生した重畳信号が重畳された信号が供給された場合に、検出部１４が検出する電源電流に基づいて、電子デバイス１２の良否を判定する。例えば、判定部１６は、電源２４が発生した電源電圧が電子デバイス１２に供給された場合に、電子デバイス１２に供給されるべき電源電流と、当該電源電圧に当該重畳信号が重畳された信号が電子デバイス１２に供給された場合に、検出部１４が検出する電源電流との差に基づいて、電子デバイス１２の良否を判定してよい。つまり、当該電源電圧が電子デバイス１２に供給された場合の電源電流の波形と、当該重畳信号が重畳された電源電圧が電子デバイス１２に供給された場合の電源電流の波形とを比較し、後者の電源電流が有する電流成分であって、前者の電源電流が有さない電流成分を抽出し、当該電流成分に基づいて電子デバイス１２の良否を判定してよい。
【００１９】
また、判定部１６は、重畳信号が重畳された電源電圧が電子デバイス１２に供給された場合に、電子デバイス１２に供給されるべき電源電流のスペクトルと、重畳信号が重畳された電源電圧が電子デバイス１２に供給された場合に、検出部１４が検出する電源電流のスペクトルとの差に基づいて、電子デバイス１２の良否を判定してよい。つまり、良品の電子デバイス１２に、重畳信号が重畳された電源電圧が供給された場合に、当該良品の電子デバイス１２に供給される電源電流のスペクトルと、試験される電子デバイス１２に、重畳信号が重畳された電源電圧が供給された場合に、当該試験される電子デバイス１２に供給される電源電流のスペクトルとを比較し、当該試験される電子デバイス１２の良否を判定してよい。スペクトルの解析を行うことにより、更に精度よく電子デバイス１２の良否を判定することができる。また、スペクトルの解析を行うことにより、電子デバイス１２の解析を詳細に行うことができる。良否の電子デバイス１２に、重畳信号が重畳された電源電圧が供給された場合の電源電流のスペクトルは、予め与えられることが好ましい。
【００２０】
また、当該電流成分の周期と、当該重畳信号の周期とを比較し、電子デバイス１２の良否を判定することが好ましい。例えば、電子デバイス１２の回路に、開放不良等の不良箇所が有る場合、検出部１４が検出する電源電流に、当該重畳信号の周期と略同期した周期で異常な電流成分が現れる。そのため、当該電流成分の周期と、重畳信号の周期とを比較することにより、電子デバイス１２の良否を容易に判定することができる。また、パターン発生部１０が発生するテストパターンを変化させることにより、電子デバイス１２の回路の故障箇所を容易に特定することができる。また、判定部１６は、当該重畳信号が重畳された電源電圧が、電子デバイス１２に供給された場合に、検出部１４が検出する電源電流の所定の周波数成分の大きさに基づいて、電子デバイス１２の良否を判定してよい。本例において、ＬＳＩ試験装置１００は、パターン発生部１０を備え、判定部１６は、電子デバイス１２にテストパターンが入力されている状態において、検出部１４が検出した電源電流に基づいて、電子デバイス１２の良否を判定する。また、他の例においては、ＬＳＩ試験装置１００は、パターン発生部１０を備えず、判定部１６は、電子デバイス１２にテストパターンが入力されていない状態において、検出部１４が検出した電源電流に基づいて、電子デバイス１２の良否を判定してよい。
【００２１】
図２は、電子デバイス１２に含まれる回路の一例を示す。図２（ａ）は、正常な回路の一例を示す。図２（ａ）では、一つのインバータの出力が次段のインバータの入力として用いられる。図２（ｂ）は、図２（ａ）に示す回路において、開放不良がある回路の一例を示す。図２（ｂ）に示す回路では、ａ−ｂ間で開放不良が生じている。図２（ｃ）は、図２（ｂ）に示した、開放不良が生じている回路の一例の詳細な回路５２を示す。
【００２２】
回路５２において、上段のトランジスタＴ１は、ｎチャネルＦＥＴであり、下段のトランジスタＴ２は、ｐチャネルＦＥＴである。また、容量Ｃ１、Ｃ２、Ｃ３、Ｃ４は、一例として、寄生容量である。トランジスタＴ１には、電源部２０（図１参照）から電源電圧（Ｖｄｄ）のバイアスが与えられる。回路５２において、ａ−ｂ間で開放不良が生じていない場合、トランジスタＴ１のゲートには、テストパターンが入力され、テストパターンに基づいてトランジスタＴ１がオン／オフされる。この場合、電源部２０から供給される電源電圧に重畳信号が重畳された場合であっても、電源電圧の変化は、トランジスタＴ１のオン／オフにはほとんど影響を与えない。そのため、検出部１４（図１参照）が検出する電源電流は、当該テストパターンに基づいた電流パターンが検出される。
【００２３】
回路５２において、ａ−ｂ間で開放不良が生じている場合、トランジスタＴ１のゲートには、電源電圧に基づいた電圧が印加される。電源電圧に所定の周期の重畳信号が重畳されている場合、トランジスタＴ１は、当該重畳信号に基づいてオン／オフされ、検出部１４は、当該重畳信号に基づいた電流パターンを有する電源電流を検出する。判定部１６は、当該電流パターンの周期又は当該電流パターンの所定の周波数成分と、当該重畳信号の周期とを比較することにより、ノイズ等の影響を排除し、電源電流に含まれる当該重畳信号による電流成分を抽出し、電子デバイス１２の故障箇所を検出することができる。
【００２４】
図２（ｄ）は、図２（ｂ）に示した、開放不良が生じている回路の他の一例の詳細な回路５４を示す。回路５４は、回路５２において、開放端ｂが高抵抗でＧＮＤ電位と接続された回路である。開放端ｂが抵抗でＧＮＤ電位と接続されているため、Ｖｄｄから電圧が供給されない場合、トランジスタＴ１のゲートには、略零電位が与えられ、トランジスタＴ１は、常にオン状態となる。Ｖｄｄから電源電圧が供給された場合、初期状態においては、寄生容量Ｃ１、Ｃ２、抵抗Ｒの分圧に基づく電圧がトランジスタＴ１のゲートに印加される。トランジスタＴ１のゲートに印加された電圧は、抵抗Ｒによって徐々に略ＧＮＤ電位に近づき、トランジスタＴ１のしきい値で、トランジスタＴ１がオン／オフする。電源電圧が変化した場合、変化の初期状態で再び寄生容量Ｃ１、Ｃ２、抵抗Ｒの分圧に基づく電圧がトランジスタＴ１のゲートに印加される。そのため、電源電圧に重畳信号が重畳されている場合、トランジスタＴ１は、重畳信号に基づいてオン／オフされ、検出部１４は、重畳信号に基づいた電流成分を有する電源電流を検出する。以下、電源電圧に重畳する重畳信号の例を用いて、回路５２及び回路５４の動作、及び検出される電源電流の例を説明する。
【００２５】
図３は、重畳信号Ｖａ及び、検出される電源電流Ｉｄｄの一例を示す。図３（ａ）は、電源部２０が発生する電源電圧Ｖｄの一例を示す。図３の各図において、横軸は時間を表し、縦軸は電圧又は電流の電圧値又は電流値を示す。図３（ｂ）は、重畳信号Ｖａの一例を示す。電源部２０は、図３（ａ）に示した電源電圧Ｖｄに、図３（ｂ）に示した重畳信号Ｖａを重畳した信号を、回路５２又は回路５４のＶｄｄに供給する。図３（ｃ）は、回路５２（図２参照）のＶｄｄから供給される、電源電流Ｉｄｄの一例を示す。図２（ｃ）に関連して説明したように、電源電圧Ｖｄに所定の周期の重畳信号Ｖａが重畳されている場合、トランジスタＴ１は、重畳信号Ｖａに基づいてオン／オフされ、検出部１４は、重畳信号Ｖａに基づいた電流パターンを有する電源電流Ｉｄｄを検出する。つまり、図３（ｃ）に示すように、電源電流Ｉｄｄにおいて、重畳信号Ｖａの周期と略同期した周期の電流成分が検出される。判定部１６は、当該電流成分に基づいて、電子デバイス１２の良否を判定する。
【００２６】
図３（ｄ）は、回路５４（図２参照）のＶｄｄから供給される電源電流Ｉｄｄの一例を示す。図２（ｄ）に関連して説明したように、回路５４は、開放端ｂとＧＮＤ電位が高抵抗で接続されているため、トランジスタＴ１のゲートに入力される電位は、時間の経過と共に、零電位に近づく。そのため、図３（ｄ）に示すように、電源電流Ｉｄｄにおける、重畳信号Ｖａの周期と略同期した周期の電流成分は、徐々に減衰する。以上説明したＬＳＩ試験装置１００によれば、電子デバイス１２の供給される電源電流を検出することで、開放不良等の不良を検出することができる。また、図３（ｃ）及び図３（ｄ）の電流波形に示すように、電源電流Ｉｄｄの所定の周波数成分の大きさを検出することにより、開放不良や、寄生抵抗である高抵抗が接続された不良等の、不良モードを判別することができる。
【００２７】
図４は、図３に示す時間Ｔ１０からＴ２０までの一部の波形の一例の拡大図である。また、図４においては、回路５２（図２参照）の動作を例として説明する。図４の各図において、横軸は時間を表し、縦軸は電圧又は電流の大きさを示す。図４（ａ）は、図３（ａ）の一部の拡大図を示す。図４（ｂ）は、図３（ｂ）の一部の拡大図を示す。図４（ｃ）は、図４（ａ）に示す電源電圧Ｖｄに、図４（ｂ）に示す重畳信号Ｖａを重畳した信号を示す。図４（ｄ）は、図４（ｃ）に示す電圧が、電子デバイス１２に電源電圧として供給された場合に、回路５２のトランジスタＴ１のゲートに供給される電圧を示す。図４（ｅ）は、図４（ｃ）に示す電圧が、電子デバイス１２に電源電圧として供給された場合に、検出部１４が検出する電源電流の一例を示す。
【００２８】
回路５２のトランジスタＴ１は、ｎチャネルＦＥＴであるため、図４（ｄ）に示すような、ゲート電圧Ｖｇが供給された場合、ゲート電圧Ｖｇのプラス電圧側の立ち上がり時のみ、オン／オフが切り替わる。電源電流Ｉｄｄは、トランジスタＴ１において、オン／オフが切り替わるタイミングで、電流値が大きく変化する。電源電流Ｉｄｄにおいて、電流値が大きく変化するタイミングは、重畳信号Ｖａの周期と略等しい。そのため、電源電流Ｉｄｄの周波数成分を検出することにより、電子デバイス１２の良否を容易に判定することができる。
【００２９】
図５は、図４に示す波形の他の例を示す。また、図５においても図４と同様に、回路５２（図２参照）の動作を例として説明する。図５の各図において、横軸は時間を表し、縦軸は電圧又は電流の大きさを示す。図５（ａ）は、図３（ａ）に示す電源電圧Ｖｄに、所定の周期を有する重畳信号が重畳された電圧の拡大図を示す。図５（ａ）において、電源電圧Ｖｃに重畳される重畳信号は、図４（ｂ）に示した矩形波において、立ち下がりを緩やかにした台形波を有する信号である。図５（ａ）に示した矩形波は、図４（ｂ）に示す矩形波より緩やかな立ち下がりのエッジを有する。図５（ｂ）は、図５（ａ）に示す電圧が、電子デバイス１２に電源電圧として供給された場合に、回路５２のトランジスタＴ１のゲートに供給される電圧を示す。図５（ｃ）は、図５（ａ）に示す電圧が、電子デバイス１２に電源電圧として供給された場合に、検出部１４が検出する電源電流の一例を示す。
【００３０】
回路５２のトランジスタＴ１は、ｎチャネルＦＥＴであるため、図５（ｂ）に示すような、ゲート電圧Ｖｇが供給された場合、ゲート電圧Ｖｇのプラス電圧側の立ち上がり時のみ、オン／オフが切り替わる。電源電流Ｉｄｄは、トランジスタＴ１において、オン／オフが切り替わるタイミングで、電流値が大きく変化する。電源電流Ｉｄｄにおいて、電流値が大きく変化するタイミングは、重畳信号Ｖａの周期と略等しい。そのため、電源電流Ｉｄｄの周波数成分を検出することにより、電子デバイス１２の良否を容易に判定することができる。また、図５（ａ）に示すように、重畳信号の波形の立ち下がりを、緩やかなものとすることにより、ゲート電圧Ｖｇにおける負電圧の大きさを縮小することができ、トランジスタＴ１に与える負荷を低減し、試験によるトランジスタの破壊を防ぐことができる。電源部２０（図１参照）は、電源電圧に、立ち上がり時間より長いたち下がり時間を有する波形の重畳信号を重畳することが好ましい。
【００３１】
図６は、本発明に係るＬＳＩ試験装置１００の構成の他の例を示す。ＬＳＩ試験装置１００は、パターン発生部１０、電源部２０、検出部１４、判定部１６、及び電磁波発生部３０を備える。図６において、図１と同一の符号を付したものは、図１から図５に関連して説明したものと同一又は同様の機能及び構成を有してよい。本例においては、パターン発生部１０、電源部２０、及び検出部１４は、図１から図５に関連して説明した、パターン発生部１０、電源部２０、検出部１４、及び判定部１６と同一の機能及び構成を有する。
【００３２】
電磁波発生部３０は、所定の周波数を有する電磁波を発生する。判定部１６は、電磁波発生部３０が発生した電磁波が、電子デバイス１２に伝搬されている状態において、検出部１４が検出した電源電流に基づいて、電子デバイスの良否を判定する。電子デバイス１２が、図２に関連して説明した、開放不良を有する回路を含む場合、電子デバイス１２に、電磁波を伝搬させることにより、図２に示した開放端において、電磁誘導が生じ、トランジスタＴ１に接続される信号線に当該電磁波の周波数に基づいた、交流電流を生じる。当該交流電流により、トランジスタＴ１がオン／オフされ、当該交流電流の周波数に基づいた電流成分が、検出部１４が検出する電源電流に含まれる。判定部１６は、当該電磁波の周波数と、検出部１４が検出する電源電流に基づいて、電子デバイス１２の良否を判定する。つまり、検出部１４が検出する電源電流の周波数成分と、当該電磁波の周波数とを比較し、電子デバイス１２の良否を判定する。また、判定部１６は、電源部２０が電子デバイス１２に供給する電源電圧に重畳された重畳信号の周期に更に基づいて、電子デバイス１２の良否を判定する。以上説明したＬＳＩ試験装置１００によれば、電子デバイス１２の良否を容易かつ、精度よく判定することができる。
【００３３】
また、電磁波発生部３０が発生する電磁波の周波数と、電源部２０が電源電圧に重畳する重畳信号の周波数とは、略同一であってよい。この場合、電磁波発生部３０が発生する電磁波によって生じる交流電流の大きさは、トランジスタＴ１のオン／オフ動作させる大きさより微小値だけ小さい電流値であることが好ましい。つまり、電磁波発生部３０が発生する電磁波は、電子デバイス１２に含まれるトランジスタ等の半導体素子を動作させるしきい値を越えない範囲で、しきい値に極めて近い大きさであることが好ましい。電磁波発生部３０が発生する電磁波により、電子デバイス１２に含まれるトランジスタのゲートに、トランジスタを誤作動させないぎりぎりの電流を供給することにより、電源部２０が電源電圧に重畳する重畳信号の信号レベルを、低く設定することができ、電子デバイス１２に含まれる半導体素子に与える負荷を低減することができる。
【００３４】
また、電磁波発生部３０は、発生する電磁波の強度を変化させる手段を有することが好ましい。電磁波発生部３０は、電子デバイス１２に含まれるトランジスタのゲート耐圧及び容量等に基づいた強度を有する、電磁波を発生することが好ましい。また、電磁波発生部３０は、発生する電磁波の周波数を変化させる手段を有することが好ましい。例えば、電磁波発生部３０は、発生する電磁波の周波数を徐々に変化させ、電源部２０は、一定の周期の重畳信号を電源電圧に重畳し、試験を行ってよい。電磁波発生部３０が発生する電磁波の周波数を徐々に変化させることにより、電磁波発生部３０が発生する電磁波の影響によって生じる、電源電流の電流成分と、電源部２０が重畳する重畳信号の影響によって生じる、電源電流の電流成分とが、互いにうち消しあう状態を継続せずに、試験を効率的に行うことができる。
【００３５】
本例において、電磁波発生部３０は、電磁波を発生する電磁波発生器３２と、電磁波発生器３２が発生する電磁波の強度、周波数、磁界の向き等を調整する磁界調整部３４を有してよい。電磁波発生器３２は例えばコイルを有してよい。磁界調整部３４は、電磁波発生器３２のコイルを三次元的に自由に動かし、電子デバイス１２に対する当該コイルの位置及び／又は向きを調整できるのが好ましい。また、電磁波発生部３０は、第１周波数を有する電磁波を発生する第１発生器と、第２周波数を有する電磁波を発生する第２発生器とを有してよい。当該第１発生器と当該第２発生器とは、異なる位置に配置される。磁界調整部３４は、当該第１発生器と当該第２発生器の位置及び／又は向きを調整する。第１発生器及び第２発生器は、前述した電磁波発生器３２であってよい。
【００３６】
電磁波発生部３０が発生する磁界の向きに垂直な方向に存在する電子デバイス１２中の信号線は、電磁波を受けるアンテナとして機能し、信号線に交流電流を生じさせる。そのため、電子デバイス１２中のトランジスタのゲート入力信号線が断線している場合、断線部分からゲートまでの信号線がアンテナとして機能し、当該電磁波の周波数にあわせて、ゲートをオン／オフする。当該トランジスタのゲートのオン／オフにより、電源電流に異常電流が現れる。判定部１６は、当該異常電流の周波数をスペクトル解析し、当該電磁波の周波数と比較することによって、異常電流が電磁波により生じたものか否かを判定する。
【００３７】
磁界調整部３４は、試験中に、電磁波発生部３０が発生する磁界の向き等を調整してよい。試験中に、磁界の向き等を調整することにより、電子デバイス１２に含まれる、様々な方向の信号線の断線を検出することができる。また、電磁波発生部３０に含まれる、第１発生器と、第２発生器とは、互いに直交する方向の磁界を発生することが好ましい。
【００３８】
図７は、第１発生器３２ａ及び第２発生器３２ｂが発生する磁界を説明する図である。第１発生器３２ａ及び第２発生器３２ｂは、例えばコイルであってよい。第１発生部３２ａ及び第２発生部３２ｂは、電子デバイス１２に対してほぼ直交する向きに配置されている。前述したように、第１発生器３２ａ及び第２発生器３２ｂは、磁界調整部３４により、自由に移動することが可能である。
【００３９】
電子デバイス１２に含まれる断線した信号線が、磁界の向きに垂直に配置されていれば、当該信号線は、電磁波を受けるアンテナとして機能することができる。しかし、断線した信号線が磁界の向きに平行に配置されていると、当該信号線において、アンテナ効果は生じない。そのため、図２に示すように、第１発生器３２ａ及び第２発生器３２ｂを、電子デバイス１２に対して互いに角度付けて配置することにより、断線した信号線が、いずれかの電磁波に対してアンテナとして機能することが可能となり、全ての方向における信号線の断線を検出することができる。また、図２においては、第１発生器３２ａ及び第２発生器３２ｂの双方が、電子デバイス１２の側部に配置されているが、これらは、電子デバイス１２の上方、下方、又は電子デバイス１２の面に対して角度付けされて配置されてもよい。
【００４０】
図８は、本発明に係るＬＳＩ試験装置１００の構成の他の例を示す。ＬＳＩ試験装置１００は、パターン発生部１０、電源部２０、検出部１４、判定部１６、及び交流電界発生部４０を備える。図８において、図１と同一の符号を付したものは、図１から図５に関連して説明したものと同一又は同様の機能及び構成を有してよい。本例においては、パターン発生部１０、電源部２０、及び検出部１４は、図１から図５に関連して説明した、パターン発生部１０、電源部２０、検出部１４、及び判定部１６と同一の機能及び構成を有する。
【００４１】
交流電界発生部４０は、所定の周波数を有する交流電界を発生し、電子デバイスに伝搬する。判定部１６は、交流電界発生部４０が発生した交流電界が、電子デバイス１２に電波端されている状態において、検出部１４が検出した電源電流に基づいて、電子デバイス１２の良否を判定する。電子デバイス１２が、図２に関連して説明した、開放不良を有する回路を含む場合、電子デバイス１２に、交流電界を伝搬させることにより、ゲート信号入力線が断線したトランジスタのゲートに存在する容量に交流電界が供給される。ゲートの容量に交流電界が供給された場合、ゲートの容量が荷電され、ゲートがオン／オフされる。その結果、当該交流電界の周波数に基づいた電流成分が、検出部１４が検出する電源電流に含まれる。判定部１６は、当該交流電界の周波数と、検出部１４が検出する電源電流に基づいて、電子デバイス１２の良否を判定する。つまり、検出部１４が検出する電源電流の周波数成分と、当該交流電界の周波数とを比較し、電子デバイス１２の良否を判定する。また、判定部１６は、電源部２０が電子デバイス１２に供給する電源電圧に重畳された重畳信号の周期に更に基づいて、電子デバイス１２の良否を判定する。以上説明したＬＳＩ試験装置１００によれば、電子デバイス１２の良否を容易かつ、精度よく判定することができる。
【００４２】
また、交流電界発生部４０が発生する交流電界の周波数と、電源部２０が電源電圧に重畳する重畳信号の周波数とは、略同一であってよい。この場合、交流電界発生部４０が発生する交流電界の大きさは、トランジスタＴ１のオン／オフ動作させる大きさより微小値だけ小さい電流値であることが好ましい。つまり、交流電界発生部４０が発生する交流電界は、電子デバイス１２に含まれるトランジスタ等の半導体素子を動作させるしきい値を越えない範囲で、しきい値に極めて近い大きさであることが好ましい。交流電界発生部４０が発生する交流電界により、電子デバイス１２に含まれるトランジスタのゲートに、トランジスタを誤作動させるしきい値を越えず、しきい値に極めて近い電流を供給することにより、電源部２０が電源電圧に重畳する重畳信号の信号レベルを、低く設定することができ、電子デバイス１２に含まれる半導体素子に与える負荷を低減することができる。
【００４３】
また、交流電界発生部４０は、発生する交流電界の強度を変化させる手段を有することが好ましい。交流電界発生部４０は、電子デバイス１２に含まれるトランジスタのゲート耐圧及び容量等に基づいた強度を有する、交流電界を発生することが好ましい。また、交流電界発生部４０は、発生する交流電界の周波数を変化させる手段を有することが好ましい。例えば、交流電界発生部４０は、発生する交流電界の周波数を徐々に変化させ、電源部２０は、一定の周期の重畳信号を電源電圧に重畳し、試験を行ってよい。交流電界発生部４０が発生する交流電界の周波数を徐々に変化させることにより、交流電界発生部４０が発生する交流電界の影響によって生じる、電源電流の電流成分と、電源部２０が重畳する重畳信号の影響によって生じる、電源電流の電流成分とが、互いにうち消しあう状態を継続せずに、試験を効率的に行うことができる。また、交流電界発生部４０は、電子デバイス１２に含まれる複数の半導体素子に対して、個別に交流電界を供給する電界プローブを有してよい。
【００４４】
図９は、交流電界発生部４０の構成の一例を示す。交流電界発生部４０は、交流電源４２と、電極４４ａと、電極４４ｂとを有する。交流電源４２は、電極４４ａと電極４４ｂとに交流電圧を供給し、電極４４ａと電極４４ｂ間に交流電界を生じさせる。電子デバイス１２は、電極４４ａと電極４４ｂとの間に配置され、交流電界が伝搬される。交流電源４２は、発生する交流電圧の周波数及び強度を変化させる手段を有することが好ましい。
【００４５】
図１０は、交流電界発生部４０が有する電界プローブを説明する図である。交流電界発生部４０は、電子デバイス１２に含まれる複数の半導体素子のうちの一部の半導体素子の入力に、交流電界を供給する電界プローブ５０ａ及び電界プローブ５０ｂを有する。電界プローブ５０ａ及び電界プローブ５０ｂは、図１０に示すように、電子デバイス１２に含まれる複数の半導体素子の任意の半導体素子の入力に、交流電界を供給する。当該交流電界が供給された半導体素子の入力信号線が断線している場合、前述したように、電子デバイス１２の電源電流に異常電流が生じ、当該入力信号線の断線を検出することができる。
【００４６】
以上説明したように、本発明によれば、電源電圧に重畳信号を重畳し、電源電流を測定することにより、容易に電子デバイス１２の試験を行うことができる。また、テストパターンを供給した状態で試験を行うことにより、電子デバイス１２の不良箇所を容易に検出することができる。また、電磁波又は交流電界を電子デバイス１２に伝搬させた状態で試験を行うことにより、精度よく、かつ電子デバイス１２に含まれる半導体素子に過度の負荷を与えることなく、試験を行うことが可能となる。
【００４７】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４８】
【発明の効果】
上記説明から明らかなように、本発明によれば、電子デバイス１２の試験を容易に行うことが可能となる。また、電子デバイス１２の不良箇所を容易に検出することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係るＬＳＩ試験装置１００の構成の一例を示す。
【図２】 電子デバイス１２に含まれる回路の一例を示す。
【図３】 重畳信号Ｖａ及び、検出される電源電流Ｉｄｄの一例を示す。
【図４】 図３に示す時間Ｔ１０からＴ２０までの一部の波形の一例の拡大図である。
【図５】 図４に示す波形の他の例を示す。
【図６】 本発明に係るＬＳＩ試験装置１００の構成の他の例を示す。
【図７】 第１発生器３２ａ及び第２発生器３２ｂが発生する磁界を説明する図である。
【図８】 本発明に係るＬＳＩ試験装置１００の構成の他の例を示す。
【図９】 交流電界発生部４０の構成の一例を示す。
【図１０】 交流電界発生部４０が有する電界プローブを説明する図である。
【符号の説明】
１０・・・パターン発生部、１２・・・電子デバイス、１４・・・検出部、１６・・・判定部、２０・・・電源部、２２・・・任意波形発生部、２４・・・電源、３０・・・電磁波発生部、３２・・・電磁波発生器、３２ａ・・・第１発生器、３２ｂ・・・第２発生器、３４・・・磁界調整部、４０・・・交流電界発生部、４２・・・交流電源、４４・・・電極、５０・・・電界プローブ、１００・・・ＬＳＩ試験装置
【発明の属する技術分野】
本発明は、電子デバイスを試験するＬＳＩ試験装置に関する。特に、電子デバイスの電源電流に基づいて、電子デバイスの良否を判定するＬＳＩ試験装置に関する。
【０００２】
【従来の技術】
現在、非常に多くの半導体デバイスが製造されている。製造された半導体デバイスは、市場に出荷される前に、半導体試験装置によって故障の有無を診断される必要がある。半導体試験装置は、半導体デバイスに対してファンクションテストと呼ばれる試験を行ない、その良否を判定する。ファンクションテストにおいて、テストパターンが半導体デバイスに供給され、半導体デバイスから出力される出力結果に基づいて、その良否が判定される。
【０００３】
近年、半導体デバイスを高集積化する研究が盛んに進められている。半導体デバイスの高集積化に伴って、ファンクションテストにおけるテストパターンが複雑化し、生成が困難となってきた。また、全ての素子を全ての故障可能性についてファンクションテストによって完璧に試験しようとすると、テストパターンの量が膨大であるため、試験時間がかかりすぎ、そのようなファンクションテストが実質的に不可能となっている。
【０００４】
【発明が解決しようとする課題】
ファンクションテストとは別に、試験を効率的に行なうべく開発された試験法として、半導体デバイスの静止電源電流を測定する静止電源電流試験と呼ばれる方法がある。この方法は、正常なトランジスタが静止状態で殆ど電流を流さないことを利用し、静止状態における異常電流を検出することによって、半導体デバイスの良否を判定することを特徴とする。従来の静止電源電流試験は、入力するパターンによって異常電流の検出が困難となる場合があり、また、異常電流とノイズを区別するのが困難であるという問題があった。
【０００５】
そこで本発明は、上記の課題を解決することのできるＬＳＩ試験装置を提供することを目的とする。この目的は、特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の形態においては、電子デバイスを試験するＬＳＩ試験装置であって、電子デバイスに直流の電源電圧を供給する電源部と、電源部から、電子デバイスに供給される電源電流を検出する検出部と、電子デバイスの良否を判定する判定部とを備え、電源部は、電源電圧に所定の周期を有する重畳信号を重畳する手段を有し、判定部は、電子デバイスに、重畳信号が重畳された電源電圧に供給された場合に、検出部が検出する電源電流に基づいて電子デバイスの良否を判定することを特徴とするＬＳＩ試験装置を提供する。
【０００７】
電源部は、重畳信号の信号レベルを変化させる手段を有し、判定部は、重畳信号の信号レベル毎に、電子デバイスの良否を判定してよい。また、電源部は、重畳信号の周波数を変化させる手段を有してよい。また、判定部は、電源電圧が電子デバイスに供給された場合に、電子デバイスに供給されるべき電源電流と、交流信号が重畳された電源電圧が電子デバイスに供給された場合に、検出部が検出する電源電流との差と、重畳信号の周期とに基づいて、電子デバイスの良否を判定してよい。また、判定部は、重畳信号が重畳された電源電圧が電子デバイスに供給された場合に、電子デバイスに供給されるべき電源電流のスペクトルと、重畳信号が重畳された電源電圧が電子デバイスに供給された場合に、検出部が検出する電源電流のスペクトルとの差に基づいて、電子デバイスの良否を判定してよい。また、判定部は、重畳信号が重畳された電源電圧が、電子デバイスに供給された場合に、検出部が検出する電源電流の所定の周波数成分の大きさに基づいて、電子デバイスの良否を判定してよい。
【０００８】
また、電子デバイスにテストパターンを供給するパターン発生部を更に備え、判定部は、電子デバイスにテストパターンが入力されている状態において、検出部が検出した電源電流に基づいて電子デバイスの良否を判定してよい。また、電子デバイスは、複数の半導体素子を有し、パターン発生部は、複数の半導体素子の全てを少なくとも一度動作させるテストパターンを、電子デバイスに供給してよい。
【０００９】
また、所定の周波数を有する電磁波を発生する電磁波発生部を更に備え、判定部は、電磁波発生部が発生した電磁波が、電子デバイスに伝搬されている状態において、検出部が検出した電源電流に基づいて、電子デバイスの良否を判定してよい。電磁波発生部が発生する電磁波と、重畳信号とは、略同一の周波数を有してよい。また、電磁波発生部は、発生する電磁波の強度を変化させる手段を有してよい。また、電磁波発生部は、発生する電磁波の周波数を変化させる手段を有してよい。また、電磁波発生部は、第１周波数を有する電磁波を発生する第１発生器と、第２周波数を有する電磁波を発生する第２発生器とを有し、第１発生器と第２発生器とは、異なる位置に配置されてよい。
【００１０】
また、電磁波発生部は、第１発生器及び第２発生器の位置又は向きを調整する磁界調整部を有してよい。また、判定部は、電磁波発生部が発生する電磁波の周波数に更に基づいて、電子デバイスの良否を判定してよい。
【００１１】
また、所定の周波数を有する交流電界を発生する交流電界発生部を更に備え、判定部は、交流電界発生部が発生した交流電界が、電子デバイスに伝搬されている状態において、検出部が検出した電源電流に基づいて、電子デバイスの良否を判定してよい。また、交流電界発生部が発生する交流電界と、重畳信号とは、略同一の周波数を有してよい。また、交流電界発生部は、交流電界の強度を変化させる手段を有してよい。また、交流電界発生部は、交流電界の周波数を変化させる手段を有してよい。また、判定部は、交流電界発生部が発生した交流電界の周波数に更に基づいて、電子デバイスの良否を判定してよい。また、電子デバイスは、電源部から、重畳信号が重畳された電源電圧が供給される複数の半導体素子を有し、交流電界発生部は、複数の半導体素子のうちの一部の半導体素子の入力に、交流電界を供給する電界プローブを有してよい。
【００１２】
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
【００１３】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１４】
図１は、本発明の第１実施形態に係るＬＳＩ試験装置１００の構成の一例を示す。ＬＳＩ試験装置１００は、パターン発生部１０、電源部２０、検出部１４、判定部１６を備える。本発明において、試験されるべき電子デバイス１２は、複数の半導体素子を有するディジタル回路を有してよく、またディジタル／アナログ混在回路を有してもよい。本発明において、電子デバイス１２が、ディジタル／アナログ混在回路を有する場合、ＬＳＩ試験装置１００は、電子デバイス１２のアナログ回路をオフにした後に、ディジタル回路の試験を行うことが好ましい。
【００１５】
パターン発生部１０は、電子デバイス１２を試験するためのテストパターンを発生し、電子デバイス１２に供給する。パターン発生部１０は、電子デバイス１２を試験する試験項目に応じて、様々なテストパターンを生成することが好ましい。例えば、パターン発生部１０は、電子デバイス１２の複数の半導体素子の全てを少なくとも一度動作させるテストパターンを、電子デバイス１２に供給することが好ましい。また、パターン発生部１０は、電子デバイス１２の複数の半導体素子の一部の半導体素子を含むブロック回路において、当該一部の半導体素子のうちの一つの半導体素子に入力される入力信号によって、当該ブロック回路の出力が決定しないように、当該一部の半導体素子のそれぞれの入力に対して定められた入力信号の組み合わせを有するテストパターンを、電子デバイス１２に供給してよい。また、パターン発生部１０は、電子デバイス１２にランダムなテストパターンを供給してよい。
【００１６】
電源部２０は、電子デバイス１２の半導体素子を駆動させるための電源電圧を、電子デバイス１２に供給する。電源部２０は、当該電源電圧に所定の周期を有する重畳信号を重畳する手段を有する。例えば、電源部２０は、当該電源電圧を発生する電源２４と、当該重畳信号を発生する任意波形発生部２２と、当該電源電圧に、当該重畳信号を重畳させる加算部を含んでよい。また、電源部２０は、当該重畳信号の信号レベルを変化させる手段を有することが好ましい。例えば、電源部２０は、１試験サイクル毎に信号レベルを変化させ、判定部１６は、それぞれの信号レベル毎に、電子デバイス１２の良否を判定してよい。また、電源部２０は、当該重畳信号の周波数を変化させる手段を有することが好ましい。
【００１７】
検出部１４は、電源部２０が電子デバイス１２に供給する電源電圧に基づいて、電源部２０から電子デバイス１２に供給される電源電流を検出する。検出部１４は、検出した電源電流の情報を判定部１６に与える。
【００１８】
判定部１６は、検出部１４が検出した電源電流に基づいて、電子デバイス１２の良否を判定する。判定部１６は、電子デバイス１２に、電源２４が発生した電源電圧に、任意波形発生部２２が発生した重畳信号が重畳された信号が供給された場合に、検出部１４が検出する電源電流に基づいて、電子デバイス１２の良否を判定する。例えば、判定部１６は、電源２４が発生した電源電圧が電子デバイス１２に供給された場合に、電子デバイス１２に供給されるべき電源電流と、当該電源電圧に当該重畳信号が重畳された信号が電子デバイス１２に供給された場合に、検出部１４が検出する電源電流との差に基づいて、電子デバイス１２の良否を判定してよい。つまり、当該電源電圧が電子デバイス１２に供給された場合の電源電流の波形と、当該重畳信号が重畳された電源電圧が電子デバイス１２に供給された場合の電源電流の波形とを比較し、後者の電源電流が有する電流成分であって、前者の電源電流が有さない電流成分を抽出し、当該電流成分に基づいて電子デバイス１２の良否を判定してよい。
【００１９】
また、判定部１６は、重畳信号が重畳された電源電圧が電子デバイス１２に供給された場合に、電子デバイス１２に供給されるべき電源電流のスペクトルと、重畳信号が重畳された電源電圧が電子デバイス１２に供給された場合に、検出部１４が検出する電源電流のスペクトルとの差に基づいて、電子デバイス１２の良否を判定してよい。つまり、良品の電子デバイス１２に、重畳信号が重畳された電源電圧が供給された場合に、当該良品の電子デバイス１２に供給される電源電流のスペクトルと、試験される電子デバイス１２に、重畳信号が重畳された電源電圧が供給された場合に、当該試験される電子デバイス１２に供給される電源電流のスペクトルとを比較し、当該試験される電子デバイス１２の良否を判定してよい。スペクトルの解析を行うことにより、更に精度よく電子デバイス１２の良否を判定することができる。また、スペクトルの解析を行うことにより、電子デバイス１２の解析を詳細に行うことができる。良否の電子デバイス１２に、重畳信号が重畳された電源電圧が供給された場合の電源電流のスペクトルは、予め与えられることが好ましい。
【００２０】
また、当該電流成分の周期と、当該重畳信号の周期とを比較し、電子デバイス１２の良否を判定することが好ましい。例えば、電子デバイス１２の回路に、開放不良等の不良箇所が有る場合、検出部１４が検出する電源電流に、当該重畳信号の周期と略同期した周期で異常な電流成分が現れる。そのため、当該電流成分の周期と、重畳信号の周期とを比較することにより、電子デバイス１２の良否を容易に判定することができる。また、パターン発生部１０が発生するテストパターンを変化させることにより、電子デバイス１２の回路の故障箇所を容易に特定することができる。また、判定部１６は、当該重畳信号が重畳された電源電圧が、電子デバイス１２に供給された場合に、検出部１４が検出する電源電流の所定の周波数成分の大きさに基づいて、電子デバイス１２の良否を判定してよい。本例において、ＬＳＩ試験装置１００は、パターン発生部１０を備え、判定部１６は、電子デバイス１２にテストパターンが入力されている状態において、検出部１４が検出した電源電流に基づいて、電子デバイス１２の良否を判定する。また、他の例においては、ＬＳＩ試験装置１００は、パターン発生部１０を備えず、判定部１６は、電子デバイス１２にテストパターンが入力されていない状態において、検出部１４が検出した電源電流に基づいて、電子デバイス１２の良否を判定してよい。
【００２１】
図２は、電子デバイス１２に含まれる回路の一例を示す。図２（ａ）は、正常な回路の一例を示す。図２（ａ）では、一つのインバータの出力が次段のインバータの入力として用いられる。図２（ｂ）は、図２（ａ）に示す回路において、開放不良がある回路の一例を示す。図２（ｂ）に示す回路では、ａ−ｂ間で開放不良が生じている。図２（ｃ）は、図２（ｂ）に示した、開放不良が生じている回路の一例の詳細な回路５２を示す。
【００２２】
回路５２において、上段のトランジスタＴ１は、ｎチャネルＦＥＴであり、下段のトランジスタＴ２は、ｐチャネルＦＥＴである。また、容量Ｃ１、Ｃ２、Ｃ３、Ｃ４は、一例として、寄生容量である。トランジスタＴ１には、電源部２０（図１参照）から電源電圧（Ｖｄｄ）のバイアスが与えられる。回路５２において、ａ−ｂ間で開放不良が生じていない場合、トランジスタＴ１のゲートには、テストパターンが入力され、テストパターンに基づいてトランジスタＴ１がオン／オフされる。この場合、電源部２０から供給される電源電圧に重畳信号が重畳された場合であっても、電源電圧の変化は、トランジスタＴ１のオン／オフにはほとんど影響を与えない。そのため、検出部１４（図１参照）が検出する電源電流は、当該テストパターンに基づいた電流パターンが検出される。
【００２３】
回路５２において、ａ−ｂ間で開放不良が生じている場合、トランジスタＴ１のゲートには、電源電圧に基づいた電圧が印加される。電源電圧に所定の周期の重畳信号が重畳されている場合、トランジスタＴ１は、当該重畳信号に基づいてオン／オフされ、検出部１４は、当該重畳信号に基づいた電流パターンを有する電源電流を検出する。判定部１６は、当該電流パターンの周期又は当該電流パターンの所定の周波数成分と、当該重畳信号の周期とを比較することにより、ノイズ等の影響を排除し、電源電流に含まれる当該重畳信号による電流成分を抽出し、電子デバイス１２の故障箇所を検出することができる。
【００２４】
図２（ｄ）は、図２（ｂ）に示した、開放不良が生じている回路の他の一例の詳細な回路５４を示す。回路５４は、回路５２において、開放端ｂが高抵抗でＧＮＤ電位と接続された回路である。開放端ｂが抵抗でＧＮＤ電位と接続されているため、Ｖｄｄから電圧が供給されない場合、トランジスタＴ１のゲートには、略零電位が与えられ、トランジスタＴ１は、常にオン状態となる。Ｖｄｄから電源電圧が供給された場合、初期状態においては、寄生容量Ｃ１、Ｃ２、抵抗Ｒの分圧に基づく電圧がトランジスタＴ１のゲートに印加される。トランジスタＴ１のゲートに印加された電圧は、抵抗Ｒによって徐々に略ＧＮＤ電位に近づき、トランジスタＴ１のしきい値で、トランジスタＴ１がオン／オフする。電源電圧が変化した場合、変化の初期状態で再び寄生容量Ｃ１、Ｃ２、抵抗Ｒの分圧に基づく電圧がトランジスタＴ１のゲートに印加される。そのため、電源電圧に重畳信号が重畳されている場合、トランジスタＴ１は、重畳信号に基づいてオン／オフされ、検出部１４は、重畳信号に基づいた電流成分を有する電源電流を検出する。以下、電源電圧に重畳する重畳信号の例を用いて、回路５２及び回路５４の動作、及び検出される電源電流の例を説明する。
【００２５】
図３は、重畳信号Ｖａ及び、検出される電源電流Ｉｄｄの一例を示す。図３（ａ）は、電源部２０が発生する電源電圧Ｖｄの一例を示す。図３の各図において、横軸は時間を表し、縦軸は電圧又は電流の電圧値又は電流値を示す。図３（ｂ）は、重畳信号Ｖａの一例を示す。電源部２０は、図３（ａ）に示した電源電圧Ｖｄに、図３（ｂ）に示した重畳信号Ｖａを重畳した信号を、回路５２又は回路５４のＶｄｄに供給する。図３（ｃ）は、回路５２（図２参照）のＶｄｄから供給される、電源電流Ｉｄｄの一例を示す。図２（ｃ）に関連して説明したように、電源電圧Ｖｄに所定の周期の重畳信号Ｖａが重畳されている場合、トランジスタＴ１は、重畳信号Ｖａに基づいてオン／オフされ、検出部１４は、重畳信号Ｖａに基づいた電流パターンを有する電源電流Ｉｄｄを検出する。つまり、図３（ｃ）に示すように、電源電流Ｉｄｄにおいて、重畳信号Ｖａの周期と略同期した周期の電流成分が検出される。判定部１６は、当該電流成分に基づいて、電子デバイス１２の良否を判定する。
【００２６】
図３（ｄ）は、回路５４（図２参照）のＶｄｄから供給される電源電流Ｉｄｄの一例を示す。図２（ｄ）に関連して説明したように、回路５４は、開放端ｂとＧＮＤ電位が高抵抗で接続されているため、トランジスタＴ１のゲートに入力される電位は、時間の経過と共に、零電位に近づく。そのため、図３（ｄ）に示すように、電源電流Ｉｄｄにおける、重畳信号Ｖａの周期と略同期した周期の電流成分は、徐々に減衰する。以上説明したＬＳＩ試験装置１００によれば、電子デバイス１２の供給される電源電流を検出することで、開放不良等の不良を検出することができる。また、図３（ｃ）及び図３（ｄ）の電流波形に示すように、電源電流Ｉｄｄの所定の周波数成分の大きさを検出することにより、開放不良や、寄生抵抗である高抵抗が接続された不良等の、不良モードを判別することができる。
【００２７】
図４は、図３に示す時間Ｔ１０からＴ２０までの一部の波形の一例の拡大図である。また、図４においては、回路５２（図２参照）の動作を例として説明する。図４の各図において、横軸は時間を表し、縦軸は電圧又は電流の大きさを示す。図４（ａ）は、図３（ａ）の一部の拡大図を示す。図４（ｂ）は、図３（ｂ）の一部の拡大図を示す。図４（ｃ）は、図４（ａ）に示す電源電圧Ｖｄに、図４（ｂ）に示す重畳信号Ｖａを重畳した信号を示す。図４（ｄ）は、図４（ｃ）に示す電圧が、電子デバイス１２に電源電圧として供給された場合に、回路５２のトランジスタＴ１のゲートに供給される電圧を示す。図４（ｅ）は、図４（ｃ）に示す電圧が、電子デバイス１２に電源電圧として供給された場合に、検出部１４が検出する電源電流の一例を示す。
【００２８】
回路５２のトランジスタＴ１は、ｎチャネルＦＥＴであるため、図４（ｄ）に示すような、ゲート電圧Ｖｇが供給された場合、ゲート電圧Ｖｇのプラス電圧側の立ち上がり時のみ、オン／オフが切り替わる。電源電流Ｉｄｄは、トランジスタＴ１において、オン／オフが切り替わるタイミングで、電流値が大きく変化する。電源電流Ｉｄｄにおいて、電流値が大きく変化するタイミングは、重畳信号Ｖａの周期と略等しい。そのため、電源電流Ｉｄｄの周波数成分を検出することにより、電子デバイス１２の良否を容易に判定することができる。
【００２９】
図５は、図４に示す波形の他の例を示す。また、図５においても図４と同様に、回路５２（図２参照）の動作を例として説明する。図５の各図において、横軸は時間を表し、縦軸は電圧又は電流の大きさを示す。図５（ａ）は、図３（ａ）に示す電源電圧Ｖｄに、所定の周期を有する重畳信号が重畳された電圧の拡大図を示す。図５（ａ）において、電源電圧Ｖｃに重畳される重畳信号は、図４（ｂ）に示した矩形波において、立ち下がりを緩やかにした台形波を有する信号である。図５（ａ）に示した矩形波は、図４（ｂ）に示す矩形波より緩やかな立ち下がりのエッジを有する。図５（ｂ）は、図５（ａ）に示す電圧が、電子デバイス１２に電源電圧として供給された場合に、回路５２のトランジスタＴ１のゲートに供給される電圧を示す。図５（ｃ）は、図５（ａ）に示す電圧が、電子デバイス１２に電源電圧として供給された場合に、検出部１４が検出する電源電流の一例を示す。
【００３０】
回路５２のトランジスタＴ１は、ｎチャネルＦＥＴであるため、図５（ｂ）に示すような、ゲート電圧Ｖｇが供給された場合、ゲート電圧Ｖｇのプラス電圧側の立ち上がり時のみ、オン／オフが切り替わる。電源電流Ｉｄｄは、トランジスタＴ１において、オン／オフが切り替わるタイミングで、電流値が大きく変化する。電源電流Ｉｄｄにおいて、電流値が大きく変化するタイミングは、重畳信号Ｖａの周期と略等しい。そのため、電源電流Ｉｄｄの周波数成分を検出することにより、電子デバイス１２の良否を容易に判定することができる。また、図５（ａ）に示すように、重畳信号の波形の立ち下がりを、緩やかなものとすることにより、ゲート電圧Ｖｇにおける負電圧の大きさを縮小することができ、トランジスタＴ１に与える負荷を低減し、試験によるトランジスタの破壊を防ぐことができる。電源部２０（図１参照）は、電源電圧に、立ち上がり時間より長いたち下がり時間を有する波形の重畳信号を重畳することが好ましい。
【００３１】
図６は、本発明に係るＬＳＩ試験装置１００の構成の他の例を示す。ＬＳＩ試験装置１００は、パターン発生部１０、電源部２０、検出部１４、判定部１６、及び電磁波発生部３０を備える。図６において、図１と同一の符号を付したものは、図１から図５に関連して説明したものと同一又は同様の機能及び構成を有してよい。本例においては、パターン発生部１０、電源部２０、及び検出部１４は、図１から図５に関連して説明した、パターン発生部１０、電源部２０、検出部１４、及び判定部１６と同一の機能及び構成を有する。
【００３２】
電磁波発生部３０は、所定の周波数を有する電磁波を発生する。判定部１６は、電磁波発生部３０が発生した電磁波が、電子デバイス１２に伝搬されている状態において、検出部１４が検出した電源電流に基づいて、電子デバイスの良否を判定する。電子デバイス１２が、図２に関連して説明した、開放不良を有する回路を含む場合、電子デバイス１２に、電磁波を伝搬させることにより、図２に示した開放端において、電磁誘導が生じ、トランジスタＴ１に接続される信号線に当該電磁波の周波数に基づいた、交流電流を生じる。当該交流電流により、トランジスタＴ１がオン／オフされ、当該交流電流の周波数に基づいた電流成分が、検出部１４が検出する電源電流に含まれる。判定部１６は、当該電磁波の周波数と、検出部１４が検出する電源電流に基づいて、電子デバイス１２の良否を判定する。つまり、検出部１４が検出する電源電流の周波数成分と、当該電磁波の周波数とを比較し、電子デバイス１２の良否を判定する。また、判定部１６は、電源部２０が電子デバイス１２に供給する電源電圧に重畳された重畳信号の周期に更に基づいて、電子デバイス１２の良否を判定する。以上説明したＬＳＩ試験装置１００によれば、電子デバイス１２の良否を容易かつ、精度よく判定することができる。
【００３３】
また、電磁波発生部３０が発生する電磁波の周波数と、電源部２０が電源電圧に重畳する重畳信号の周波数とは、略同一であってよい。この場合、電磁波発生部３０が発生する電磁波によって生じる交流電流の大きさは、トランジスタＴ１のオン／オフ動作させる大きさより微小値だけ小さい電流値であることが好ましい。つまり、電磁波発生部３０が発生する電磁波は、電子デバイス１２に含まれるトランジスタ等の半導体素子を動作させるしきい値を越えない範囲で、しきい値に極めて近い大きさであることが好ましい。電磁波発生部３０が発生する電磁波により、電子デバイス１２に含まれるトランジスタのゲートに、トランジスタを誤作動させないぎりぎりの電流を供給することにより、電源部２０が電源電圧に重畳する重畳信号の信号レベルを、低く設定することができ、電子デバイス１２に含まれる半導体素子に与える負荷を低減することができる。
【００３４】
また、電磁波発生部３０は、発生する電磁波の強度を変化させる手段を有することが好ましい。電磁波発生部３０は、電子デバイス１２に含まれるトランジスタのゲート耐圧及び容量等に基づいた強度を有する、電磁波を発生することが好ましい。また、電磁波発生部３０は、発生する電磁波の周波数を変化させる手段を有することが好ましい。例えば、電磁波発生部３０は、発生する電磁波の周波数を徐々に変化させ、電源部２０は、一定の周期の重畳信号を電源電圧に重畳し、試験を行ってよい。電磁波発生部３０が発生する電磁波の周波数を徐々に変化させることにより、電磁波発生部３０が発生する電磁波の影響によって生じる、電源電流の電流成分と、電源部２０が重畳する重畳信号の影響によって生じる、電源電流の電流成分とが、互いにうち消しあう状態を継続せずに、試験を効率的に行うことができる。
【００３５】
本例において、電磁波発生部３０は、電磁波を発生する電磁波発生器３２と、電磁波発生器３２が発生する電磁波の強度、周波数、磁界の向き等を調整する磁界調整部３４を有してよい。電磁波発生器３２は例えばコイルを有してよい。磁界調整部３４は、電磁波発生器３２のコイルを三次元的に自由に動かし、電子デバイス１２に対する当該コイルの位置及び／又は向きを調整できるのが好ましい。また、電磁波発生部３０は、第１周波数を有する電磁波を発生する第１発生器と、第２周波数を有する電磁波を発生する第２発生器とを有してよい。当該第１発生器と当該第２発生器とは、異なる位置に配置される。磁界調整部３４は、当該第１発生器と当該第２発生器の位置及び／又は向きを調整する。第１発生器及び第２発生器は、前述した電磁波発生器３２であってよい。
【００３６】
電磁波発生部３０が発生する磁界の向きに垂直な方向に存在する電子デバイス１２中の信号線は、電磁波を受けるアンテナとして機能し、信号線に交流電流を生じさせる。そのため、電子デバイス１２中のトランジスタのゲート入力信号線が断線している場合、断線部分からゲートまでの信号線がアンテナとして機能し、当該電磁波の周波数にあわせて、ゲートをオン／オフする。当該トランジスタのゲートのオン／オフにより、電源電流に異常電流が現れる。判定部１６は、当該異常電流の周波数をスペクトル解析し、当該電磁波の周波数と比較することによって、異常電流が電磁波により生じたものか否かを判定する。
【００３７】
磁界調整部３４は、試験中に、電磁波発生部３０が発生する磁界の向き等を調整してよい。試験中に、磁界の向き等を調整することにより、電子デバイス１２に含まれる、様々な方向の信号線の断線を検出することができる。また、電磁波発生部３０に含まれる、第１発生器と、第２発生器とは、互いに直交する方向の磁界を発生することが好ましい。
【００３８】
図７は、第１発生器３２ａ及び第２発生器３２ｂが発生する磁界を説明する図である。第１発生器３２ａ及び第２発生器３２ｂは、例えばコイルであってよい。第１発生部３２ａ及び第２発生部３２ｂは、電子デバイス１２に対してほぼ直交する向きに配置されている。前述したように、第１発生器３２ａ及び第２発生器３２ｂは、磁界調整部３４により、自由に移動することが可能である。
【００３９】
電子デバイス１２に含まれる断線した信号線が、磁界の向きに垂直に配置されていれば、当該信号線は、電磁波を受けるアンテナとして機能することができる。しかし、断線した信号線が磁界の向きに平行に配置されていると、当該信号線において、アンテナ効果は生じない。そのため、図２に示すように、第１発生器３２ａ及び第２発生器３２ｂを、電子デバイス１２に対して互いに角度付けて配置することにより、断線した信号線が、いずれかの電磁波に対してアンテナとして機能することが可能となり、全ての方向における信号線の断線を検出することができる。また、図２においては、第１発生器３２ａ及び第２発生器３２ｂの双方が、電子デバイス１２の側部に配置されているが、これらは、電子デバイス１２の上方、下方、又は電子デバイス１２の面に対して角度付けされて配置されてもよい。
【００４０】
図８は、本発明に係るＬＳＩ試験装置１００の構成の他の例を示す。ＬＳＩ試験装置１００は、パターン発生部１０、電源部２０、検出部１４、判定部１６、及び交流電界発生部４０を備える。図８において、図１と同一の符号を付したものは、図１から図５に関連して説明したものと同一又は同様の機能及び構成を有してよい。本例においては、パターン発生部１０、電源部２０、及び検出部１４は、図１から図５に関連して説明した、パターン発生部１０、電源部２０、検出部１４、及び判定部１６と同一の機能及び構成を有する。
【００４１】
交流電界発生部４０は、所定の周波数を有する交流電界を発生し、電子デバイスに伝搬する。判定部１６は、交流電界発生部４０が発生した交流電界が、電子デバイス１２に電波端されている状態において、検出部１４が検出した電源電流に基づいて、電子デバイス１２の良否を判定する。電子デバイス１２が、図２に関連して説明した、開放不良を有する回路を含む場合、電子デバイス１２に、交流電界を伝搬させることにより、ゲート信号入力線が断線したトランジスタのゲートに存在する容量に交流電界が供給される。ゲートの容量に交流電界が供給された場合、ゲートの容量が荷電され、ゲートがオン／オフされる。その結果、当該交流電界の周波数に基づいた電流成分が、検出部１４が検出する電源電流に含まれる。判定部１６は、当該交流電界の周波数と、検出部１４が検出する電源電流に基づいて、電子デバイス１２の良否を判定する。つまり、検出部１４が検出する電源電流の周波数成分と、当該交流電界の周波数とを比較し、電子デバイス１２の良否を判定する。また、判定部１６は、電源部２０が電子デバイス１２に供給する電源電圧に重畳された重畳信号の周期に更に基づいて、電子デバイス１２の良否を判定する。以上説明したＬＳＩ試験装置１００によれば、電子デバイス１２の良否を容易かつ、精度よく判定することができる。
【００４２】
また、交流電界発生部４０が発生する交流電界の周波数と、電源部２０が電源電圧に重畳する重畳信号の周波数とは、略同一であってよい。この場合、交流電界発生部４０が発生する交流電界の大きさは、トランジスタＴ１のオン／オフ動作させる大きさより微小値だけ小さい電流値であることが好ましい。つまり、交流電界発生部４０が発生する交流電界は、電子デバイス１２に含まれるトランジスタ等の半導体素子を動作させるしきい値を越えない範囲で、しきい値に極めて近い大きさであることが好ましい。交流電界発生部４０が発生する交流電界により、電子デバイス１２に含まれるトランジスタのゲートに、トランジスタを誤作動させるしきい値を越えず、しきい値に極めて近い電流を供給することにより、電源部２０が電源電圧に重畳する重畳信号の信号レベルを、低く設定することができ、電子デバイス１２に含まれる半導体素子に与える負荷を低減することができる。
【００４３】
また、交流電界発生部４０は、発生する交流電界の強度を変化させる手段を有することが好ましい。交流電界発生部４０は、電子デバイス１２に含まれるトランジスタのゲート耐圧及び容量等に基づいた強度を有する、交流電界を発生することが好ましい。また、交流電界発生部４０は、発生する交流電界の周波数を変化させる手段を有することが好ましい。例えば、交流電界発生部４０は、発生する交流電界の周波数を徐々に変化させ、電源部２０は、一定の周期の重畳信号を電源電圧に重畳し、試験を行ってよい。交流電界発生部４０が発生する交流電界の周波数を徐々に変化させることにより、交流電界発生部４０が発生する交流電界の影響によって生じる、電源電流の電流成分と、電源部２０が重畳する重畳信号の影響によって生じる、電源電流の電流成分とが、互いにうち消しあう状態を継続せずに、試験を効率的に行うことができる。また、交流電界発生部４０は、電子デバイス１２に含まれる複数の半導体素子に対して、個別に交流電界を供給する電界プローブを有してよい。
【００４４】
図９は、交流電界発生部４０の構成の一例を示す。交流電界発生部４０は、交流電源４２と、電極４４ａと、電極４４ｂとを有する。交流電源４２は、電極４４ａと電極４４ｂとに交流電圧を供給し、電極４４ａと電極４４ｂ間に交流電界を生じさせる。電子デバイス１２は、電極４４ａと電極４４ｂとの間に配置され、交流電界が伝搬される。交流電源４２は、発生する交流電圧の周波数及び強度を変化させる手段を有することが好ましい。
【００４５】
図１０は、交流電界発生部４０が有する電界プローブを説明する図である。交流電界発生部４０は、電子デバイス１２に含まれる複数の半導体素子のうちの一部の半導体素子の入力に、交流電界を供給する電界プローブ５０ａ及び電界プローブ５０ｂを有する。電界プローブ５０ａ及び電界プローブ５０ｂは、図１０に示すように、電子デバイス１２に含まれる複数の半導体素子の任意の半導体素子の入力に、交流電界を供給する。当該交流電界が供給された半導体素子の入力信号線が断線している場合、前述したように、電子デバイス１２の電源電流に異常電流が生じ、当該入力信号線の断線を検出することができる。
【００４６】
以上説明したように、本発明によれば、電源電圧に重畳信号を重畳し、電源電流を測定することにより、容易に電子デバイス１２の試験を行うことができる。また、テストパターンを供給した状態で試験を行うことにより、電子デバイス１２の不良箇所を容易に検出することができる。また、電磁波又は交流電界を電子デバイス１２に伝搬させた状態で試験を行うことにより、精度よく、かつ電子デバイス１２に含まれる半導体素子に過度の負荷を与えることなく、試験を行うことが可能となる。
【００４７】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４８】
【発明の効果】
上記説明から明らかなように、本発明によれば、電子デバイス１２の試験を容易に行うことが可能となる。また、電子デバイス１２の不良箇所を容易に検出することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係るＬＳＩ試験装置１００の構成の一例を示す。
【図２】 電子デバイス１２に含まれる回路の一例を示す。
【図３】 重畳信号Ｖａ及び、検出される電源電流Ｉｄｄの一例を示す。
【図４】 図３に示す時間Ｔ１０からＴ２０までの一部の波形の一例の拡大図である。
【図５】 図４に示す波形の他の例を示す。
【図６】 本発明に係るＬＳＩ試験装置１００の構成の他の例を示す。
【図７】 第１発生器３２ａ及び第２発生器３２ｂが発生する磁界を説明する図である。
【図８】 本発明に係るＬＳＩ試験装置１００の構成の他の例を示す。
【図９】 交流電界発生部４０の構成の一例を示す。
【図１０】 交流電界発生部４０が有する電界プローブを説明する図である。
【符号の説明】
１０・・・パターン発生部、１２・・・電子デバイス、１４・・・検出部、１６・・・判定部、２０・・・電源部、２２・・・任意波形発生部、２４・・・電源、３０・・・電磁波発生部、３２・・・電磁波発生器、３２ａ・・・第１発生器、３２ｂ・・・第２発生器、３４・・・磁界調整部、４０・・・交流電界発生部、４２・・・交流電源、４４・・・電極、５０・・・電界プローブ、１００・・・ＬＳＩ試験装置
Claims (29)
- 回路を試験する試験装置であって、
前記回路に直流の電源電圧を供給する電源部と、
前記電源部から、前記回路に供給される電源電流を検出する検出部と、
前記回路の良否を判定する判定部と
を備え、
前記電源部は、前記電源電圧に所定の周期を有する重畳信号を重畳する手段を有し、
前記判定部は、前記電源電圧が前記回路に供給された場合に、前記回路に供給されるべき電源電流と、前記重畳信号が重畳された前記電源電圧が前記回路に供給された場合に、前記検出部が検出する電源電流との差と、
前記重畳信号の周期と
に基づいて、前記回路の良否を判定することを特徴とする試験装置。 - 回路を試験する試験装置であって、
前記回路に直流の電源電圧を供給する電源部と、
前記電源部から、前記回路に供給される電源電流を検出する検出部と、
前記回路の良否を判定する判定部と
を備え、
前記電源部は、前記電源電圧に所定の周期を有する重畳信号を重畳する手段を有し、
前記判定部は、前記回路に、前記重畳信号が重畳された前記電源電圧に供給された場合に、前記検出部が検出する電源電流の所定の周波数成分の大きさに基づいて、前記回路の良否を判定することを特徴とする試験装置。 - 前記判定部は、重畳信号が重畳された前記電源電圧が前記回路に供給された場合に、前記回路に供給されるべき電源電流のスペクトルと、
前記重畳信号が重畳された前記電源電圧が前記回路に供給された場合に、前記検出部が検出する電源電流のスペクトルと
の差に基づいて、前記回路の良否を判定することを特徴とする請求項２に記載の試験装置。 - 回路を試験する試験装置であって、
前記回路に直流の電源電圧を供給する電源部と、
前記電源部から、前記回路に供給される電源電流を検出する検出部と、
前記回路の良否を判定する判定部と、
所定の周波数を有する電磁波を発生する電磁波発生部と
を備え、
前記電源部は、前記電源電圧に所定の周期を有する重畳信号を重畳する手段を有し、
前記判定部は、前記電磁波発生部が発生した電磁波が、前記回路に伝搬されている状態において、前記回路に、前記重畳信号が重畳された前記電源電圧に供給された場合に、前記検出部が検出する電源電流に基づいて前記回路の良否を判定し、
前記電磁波発生部が発生する電磁波と、前記重畳信号とは、略同一の周波数を有することを特徴とする試験装置。 - 回路を試験する試験装置であって、
前記回路に直流の電源電圧を供給する電源部と、
前記電源部から、前記回路に供給される電源電流を検出する検出部と、
前記回路の良否を判定する判定部と、
所定の周波数を有する電磁波を発生する電磁波発生部と
を備え、
前記電源部は、前記電源電圧に所定の周期を有する重畳信号を重畳する手段を有し、
前記判定部は、
前記電磁波発生部が発生した電磁波が、前記回路に伝搬されている状態において、前記回路に、前記重畳信号が重畳された前記電源電圧に供給された場合に、前記検出部が検出する電源電流、及び前記電磁波発生部が発生する電磁波の周波数に基づいて、前記回路の良否を判定することを特徴とする試験装置。 - 前記電磁波発生部は、発生する電磁波の強度を変化させる手段を有することを特徴とする請求項４又は５に記載の試験装置。
- 前記電磁波発生部は、発生する電磁波の周波数を変化させる手段を有することを特徴とする請求項４又は５に記載の試験装置。
- 前記電磁波発生部は、
第１周波数を有する電磁波を発生する第１発生器と、
第２周波数を有する電磁波を発生する第２発生器と
を有し、
前記第１発生器と前記第２発生器とは、異なる位置に配置されることを特徴とする請求項４又は５に記載の試験装置。 - 前記電磁波発生部は、前記第１発生器及び前記第２発生器の位置又は向きの少なくともいずれかを調整する磁界調整部を有することを特徴とする請求項８に記載の試験装置。
- 前記電源部は、前記重畳信号の信号レベルを変化させる手段を有し、
前記判定部は、前記重畳信号の信号レベル毎に、前記回路の良否を判定することを特徴とする請求項１、２、４、又は５のいずれかに記載の試験装置。 - 前記電源部は、前記重畳信号の周波数を変化させる手段を有することを特徴とする請求項１、２、４、又は５のいずれかに記載の試験装置。
- 前記回路にテストパターンを供給するパターン発生部を更に備え、
前記判定部は、前記回路に前記テストパターンが入力されている状態において、前記検出部が検出した電源電流に基づいて前記回路の良否を判定することを特徴とする請求項１、２、４、又は５のいずれかに記載の試験装置。 - 前記回路は、複数の半導体素子を有し、
前記パターン発生部は、前記複数の半導体素子の全てを少なくとも一度動作させる前記テストパターンを、前記回路に供給することを特徴とする請求項１２に記載の試験装置。 - 回路を試験する試験装置であって、
前記回路に直流の電源電圧を供給する電源部と、
前記電源部から、前記回路に供給される電源電流を検出する検出部と、
前記回路の良否を判定する判定部と、
所定の周波数を有する交流電界を発生する交流電界発生部と
を備え、
前記電源部は、前記電源電圧に所定の周期を有する重畳信号を重畳する手段を有し、
前記判定部は、前記交流電界発生部が発生した交流電界が、前記回路に伝搬されている状態において、前記回路に、前記重畳信号が重畳された前記電源電圧に供給された場合に、前記検出部が検出する電源電流に基づいて前記回路の良否を判定することを特徴とする試験装置。 - 前記交流電界発生部が発生する前記交流電界と、前記重畳信号とは、略同一の周波数を有することを特徴とする請求項１４に記載の試験装置。
- 前記交流電界発生部は、前記交流電界の強度を変化させる手段を有することを特徴とする請求項１４又は１５に記載の試験装置。
- 前記交流電界発生部は、前記交流電界の周波数を変化させる手段を有することを特徴とする請求項１４から１６のいずれかに記載の試験装置。
- 前記判定部は、前記交流電界発生部が発生した前記交流電界の周波数に更に基づいて、前記回路の良否を判定することを特徴とする請求項１４から１７のいずれかに記載の試験装置。
- 前記回路は、前記電源部から、前記重畳信号が重畳された前記電源電圧が供給される複数の半導体素子を有し、
前記交流電界発生部は、前記複数の半導体素子のうちの一部の半導体素子の入力に、前記交流電界を供給する電界プローブを有することを特徴とする請求項１４から１８のいずれかに記載の試験装置。 - 回路の断線を試験する試験方法であって、
前記回路に直流の電源電圧を供給する電源供給段階と、
前記回路に供給される電源電流を検出する検出段階と、
前記回路の良否を判定する判定段階と
を備え、
前記電源供給段階において、前記電源電圧に所定の周期を有する重畳信号を重畳し、
前記判定段階において、前記電源電圧が前記回路に供給された場合に、前記回路に供給されるべき電源電流と、前記重畳信号が重畳された前記電源電圧が前記回路に供給された場合に、前記検出段階において検出する電源電流との差と、
前記重畳信号の周期と
に基づいて、前記回路の良否を判定することを特徴とする試験方法。 - 回路の断線を試験する試験方法であって、
前記回路に直流の電源電圧を供給する電源供給段階と、
前記回路に供給される電源電流を検出する検出段階と、
前記回路の良否を判定する判定段階と
を備え、
前記電源供給段階において、前記電源電圧に所定の周期を有する重畳信号を重畳し、
前記判定段階において、前記回路に、前記重畳信号が重畳された前記電源電圧に供給された場合に、前記検出段階において検出する電源電流の所定の周波数成分の大きさに基づいて、前記回路の良否を判定することを特徴とする試験方法。 - 回路の断線を試験する試験方法であって、
前記回路に直流の電源電圧を供給する電源供給段階と、
前記回路に供給される電源電流を検出する検出段階と、
前記回路の良否を判定する判定段階と、
所定の周波数を有する電磁波を発生する電磁波発生段階と
を備え、
前記電源供給段階において、前記電源電圧に所定の周期を有する重畳信号を重畳し、
前記判定段階において、前記電磁波発生段階で発生した電磁波が、前記回路に伝搬され ている状態において、前記回路に、前記重畳信号が重畳された前記電源電圧に供給された場合に、前記検出段階において検出する電源電流に基づいて前記回路の良否を判定し、
前記電磁波発生段階で発生する電磁波と、前記重畳信号とは、略同一の周波数を有することを特徴とする試験方法。 - 回路の断線を試験する試験方法であって、
前記回路に直流の電源電圧を供給する電源供給段階と、
前記回路に供給される電源電流を検出する検出段階と、
前記回路の良否を判定する判定段階と、
所定の周波数を有する電磁波を発生する電磁波発生段階と
を備え、
前記電源供給段階において、前記電源電圧に所定の周期を有する重畳信号を重畳し、
前記判定段階において、前記電磁波発生段階で発生した電磁波が、前記回路に伝搬されている状態において、前記回路に、前記重畳信号が重畳された前記電源電圧に供給された場合に、前記検出段階において検出する電源電流、及び前記電磁波発生段階において発生する電磁波の周波数に基づいて、前記回路の良否を判定することを特徴とする試験方法。 - 回路の断線を試験する試験方法であって、
前記回路に直流の電源電圧を供給する電源供給段階と、
前記回路に供給される電源電流を検出する検出段階と、
前記回路の良否を判定する判定段階と、
所定の周波数を有する交流電界を発生する交流電界発生段階と
を備え、
前記電源供給段階において、前記電源電圧に所定の周期を有する重畳信号を重畳し、
前記判定段階において、前記交流電界発生段階で発生した交流電界が、前記回路に伝搬されている状態において、前記回路に、前記重畳信号が重畳された前記電源電圧に供給された場合に、前記検出段階において検出する電源電流に基づいて、前記回路の良否を判定することを特徴とする試験方法。 - 回路を生産する生産方法であって、
生成した前記回路に直流の電源電圧を供給する電源供給段階と、
前記回路に供給される電源電流を検出する検出段階と、
前記回路の良否を判定し、良品の前記回路を選別する選別段階と
を備え、
前記電源供給段階において、前記電源電圧に所定の周期を有する重畳信号を重畳し、
前記選別段階において、前記電源電圧が前記回路に供給された場合に、前記回路に供給されるべき電源電流と、前記重畳信号が重畳された前記電源電圧が前記回路に供給された場合に、前記検出段階において検出する電源電流との差と、
前記重畳信号の周期と
に基づいて、前記回路の良否を判定することを特徴とする生産方法。 - 回路を生産する生産方法であって、
生成した前記回路に直流の電源電圧を供給する電源供給段階と、
前記回路に供給される電源電流を検出する検出段階と、
前記回路の良否を判定し、良品の前記回路を選別する選別段階と
を備え、
前記電源供給段階において、前記電源電圧に所定の周期を有する重畳信号を重畳し、
前記選別段階において、前記回路に、前記重畳信号が重畳された前記電源電圧に供給された場合に、前記検出段階において検出する電源電流の所定の周波数成分の大きさに基づいて、前記回路の良否を判定することを特徴とする生産方法。 - 回路を生産する生産方法であって、
生成した前記回路に直流の電源電圧を供給する電源供給段階と、
前記回路に供給される電源電流を検出する検出段階と、
前記回路の良否を判定し、良品の前記回路を選別する選別段階と、
所定の周波数を有する電磁波を発生する電磁波発生段階と
を備え、
前記電源供給段階において、前記電源電圧に所定の周期を有する重畳信号を重畳し、
前記選別段階において、前記電磁波発生段階で発生した電磁波が、前記回路に伝搬されている状態において、前記回路に、前記重畳信号が重畳された前記電源電圧に供給された場合に、前記検出段階において検出する電源電流に基づいて前記回路の良否を判定し、
前記電磁波発生段階で発生する電磁波と、前記重畳信号とは、略同一の周波数を有することを特徴とする生産方法。 - 回路を生産する生産方法であって、
生成した前記回路に直流の電源電圧を供給する電源供給段階と、
前記回路に供給される電源電流を検出する検出段階と、
前記回路の良否を判定し、良品の前記回路を選別する選別段階と、
所定の周波数を有する電磁波を発生する電磁波発生段階と
を備え、
前記電源供給段階において、前記電源電圧に所定の周期を有する重畳信号を重畳し、
前記選別段階において、前記電磁波発生段階で発生した電磁波が、前記回路に伝搬されている状態において、前記回路に、前記重畳信号が重畳された前記電源電圧に供給された場合に、前記検出段階において検出する電源電流、及び前記電磁波発生段階において発生する電磁波の周波数に基づいて、前記回路の良否を判定することを特徴とする生産方法。 - 回路を生産する生産方法であって、
生成した前記回路に直流の電源電圧を供給する電源供給段階と、
前記回路に供給される電源電流を検出する検出段階と、
前記回路の良否を判定し、良品の前記回路を選別する選別段階と、
所定の周波数を有する交流電界を発生する交流電界発生段階と
を備え、
前記電源供給段階において、前記電源電圧に所定の周期を有する重畳信号を重畳し、
前記選別段階において、前記交流電界発生段階で発生した交流電界が、前記回路に伝搬されている状態において、前記回路に、前記重畳信号が重畳された前記電源電圧に供給された場合に、前記検出段階において検出する電源電流に基づいて、前記回路の良否を判定することを特徴とする生産方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000401987A JP3696507B2 (ja) | 2000-12-28 | 2000-12-28 | 試験装置、試験方法、及び生産方法 |
| PCT/JP2001/011623 WO2002054093A1 (fr) | 2000-12-28 | 2001-12-28 | Dispositif de test lsi |
| DE10197150T DE10197150T1 (de) | 2000-12-28 | 2001-12-28 | LSI-Prüfvorrichtung |
| US10/600,919 US6992497B2 (en) | 2000-12-28 | 2003-06-20 | LSI testing apparatus for testing an electronic device |
| US11/271,617 US7075326B2 (en) | 2000-12-28 | 2005-11-10 | LSI testing apparatus |
| US11/434,602 US7327156B2 (en) | 2000-12-28 | 2006-05-15 | LSI testing apparatus for testing an electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000401987A JP3696507B2 (ja) | 2000-12-28 | 2000-12-28 | 試験装置、試験方法、及び生産方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004303604A Division JP2005031098A (ja) | 2004-10-18 | 2004-10-18 | Ｌｓｉ試験装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002202343A JP2002202343A (ja) | 2002-07-19 |
| JP2002202343A5 JP2002202343A5 (ja) | 2005-06-30 |
| JP3696507B2 true JP3696507B2 (ja) | 2005-09-21 |
Family
ID=18866348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000401987A Expired - Fee Related JP3696507B2 (ja) | 2000-12-28 | 2000-12-28 | 試験装置、試験方法、及び生産方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US6992497B2 (ja) |
| JP (1) | JP3696507B2 (ja) |
| DE (1) | DE10197150T1 (ja) |
| WO (1) | WO2002054093A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4824319B2 (ja) * | 2005-01-21 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 故障検出装置及び方法、並びに信号抽出回路 |
| US7719295B2 (en) * | 2007-01-31 | 2010-05-18 | International Business Machines Corporation | Method and apparatus for implementing IC device testing with improved SPQL, reliability and yield performance |
| US7859288B2 (en) * | 2008-09-12 | 2010-12-28 | Advantest Corporation | Test apparatus and test method for testing a device based on quiescent current |
| JP5413349B2 (ja) * | 2010-09-30 | 2014-02-12 | 富士電機株式会社 | 半導体試験装置および半導体試験回路の接続装置 |
| CN102323531B (zh) * | 2011-05-26 | 2013-11-27 | 中国科学院上海微***与信息技术研究所 | 一种毫米波功率放大器的参数自动测试方法与测试*** |
| CN102307070B (zh) * | 2011-05-26 | 2013-11-27 | 中国科学院上海微***与信息技术研究所 | 毫米波段非接触式传输特性的自动测试***与测试方法 |
| CN103185847B (zh) * | 2011-12-29 | 2015-11-25 | 英业达股份有限公司 | 辅助测试装置 |
| JP2013181831A (ja) | 2012-03-01 | 2013-09-12 | Advantest Corp | 試験装置 |
| EP2816655A4 (en) | 2012-04-18 | 2015-10-07 | Lg Chemical Ltd | ELECTRODE ASSEMBLY AND LITHIUM RECHARGEABLE BATTERY COMPRISING SAME |
| US9568540B2 (en) | 2014-02-28 | 2017-02-14 | International Business Machines Corporation | Method for the characterization and monitoring of integrated circuits |
| CN108896898A (zh) * | 2018-05-30 | 2018-11-27 | 西安易恩电气科技有限公司 | 功率半导体短路测试台 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54102978A (en) | 1978-01-31 | 1979-08-13 | Nec Home Electronics Ltd | Test method for semiconductor element |
| JPH06308197A (ja) * | 1993-04-27 | 1994-11-04 | Fujitsu Ltd | Ｉｃ素子試験装置 |
| JP3472971B2 (ja) * | 1994-07-15 | 2003-12-02 | 株式会社アドバンテスト | Ｉｃ不良解析方法及び不良解析装置 |
| JP2814953B2 (ja) | 1995-06-30 | 1998-10-27 | 日本電気株式会社 | 故障モードの特定方法 |
| JPH11211788A (ja) * | 1998-01-20 | 1999-08-06 | Toshiba Corp | 半導体装置 |
| JP2000074986A (ja) * | 1998-08-31 | 2000-03-14 | Ando Electric Co Ltd | デバイス試験装置 |
| JP2000258490A (ja) * | 1999-03-09 | 2000-09-22 | Ando Electric Co Ltd | デバイステストシステム |
| US6658581B1 (en) * | 1999-03-29 | 2003-12-02 | Agency Of Industrial Science & Technology | Timing adjustment of clock signals in a digital circuit |
| US6400173B1 (en) * | 1999-11-19 | 2002-06-04 | Hitachi, Ltd. | Test system and manufacturing of semiconductor device |
| US6339338B1 (en) * | 2000-01-18 | 2002-01-15 | Formfactor, Inc. | Apparatus for reducing power supply noise in an integrated circuit |
| US6717428B1 (en) * | 2000-11-02 | 2004-04-06 | Intel Corporation | Method and apparatus for detecting defects in a circuit using spectral analysis of transient power supply voltage |
-
2000
- 2000-12-28 JP JP2000401987A patent/JP3696507B2/ja not_active Expired - Fee Related
-
2001
- 2001-12-28 DE DE10197150T patent/DE10197150T1/de not_active Withdrawn
- 2001-12-28 WO PCT/JP2001/011623 patent/WO2002054093A1/ja active Application Filing
-
2003
- 2003-06-20 US US10/600,919 patent/US6992497B2/en not_active Expired - Fee Related
-
2005
- 2005-11-10 US US11/271,617 patent/US7075326B2/en not_active Expired - Fee Related
-
2006
- 2006-05-15 US US11/434,602 patent/US7327156B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002054093A1 (fr) | 2002-07-11 |
| JP2002202343A (ja) | 2002-07-19 |
| DE10197150T1 (de) | 2003-12-04 |
| US20060232293A1 (en) | 2006-10-19 |
| US20050099200A1 (en) | 2005-05-12 |
| US7075326B2 (en) | 2006-07-11 |
| US7327156B2 (en) | 2008-02-05 |
| US6992497B2 (en) | 2006-01-31 |
| US20060066341A1 (en) | 2006-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7327156B2 (en) | LSI testing apparatus for testing an electronic device | |
| KR100249252B1 (ko) | Cmos 집적회로의 고장 검출 시스템 | |
| US7808266B2 (en) | Method and apparatus for evaluating the effects of stress on an RF oscillator | |
| US6593765B1 (en) | Testing apparatus and testing method for semiconductor integrated circuit | |
| JP2007205792A (ja) | 試験装置及び試験方法 | |
| KR101045036B1 (ko) | Ｉｃ 테스터 | |
| US7395480B2 (en) | Test apparatus and test method | |
| JP2002202343A5 (ja) | ||
| US20150323566A1 (en) | Conversion card for use with probe card | |
| JP4409039B2 (ja) | パス故障診断装置、パス故障診断方法および自己診断機能を有する半導体集積回路装置 | |
| JP3657834B2 (ja) | 回路試験装置、及び回路試験方法 | |
| JP2005031098A (ja) | Ｌｓｉ試験装置 | |
| JP4674005B2 (ja) | 電源装置、及び試験装置 | |
| JP2001166012A5 (ja) | 回路試験装置、回路試験方法、及び回路生産方法 | |
| Muhtaroglu et al. | I/O self-leakage test | |
| JP2005024571A (ja) | 回路試験装置 | |
| JP2991191B1 (ja) | 半導体集積回路の故障検出装置、方法及び記録媒体 | |
| JP2003050264A (ja) | 半導体デバイスの検査装置および検査方法 | |
| Malandruccolo et al. | A new built-in screening methodology for Successive Approximation Register Analog to Digital Converters | |
| JP2004170126A (ja) | ノード論理固定回路およびｉｄｄｑ試験方法 | |
| KR100892680B1 (ko) | 테스트 회로 | |
| Michinishi et al. | CMOS floating gate defect detection using I/sub DDQ/test with DC power supply superposed by AC component | |
| TW202229901A (zh) | 測試組件的設備、測試組件的方法、實施此方法的電腦程式以及使用磁場的測試裝置 | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| US6859061B2 (en) | Device for analyzing failure in semiconductor device provided with internal voltage generating circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041018 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20041018 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050629 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |