JP2814953B2 - 故障モードの特定方法 - Google Patents
故障モードの特定方法Info
- Publication number
- JP2814953B2 JP2814953B2 JP7165118A JP16511895A JP2814953B2 JP 2814953 B2 JP2814953 B2 JP 2814953B2 JP 7165118 A JP7165118 A JP 7165118A JP 16511895 A JP16511895 A JP 16511895A JP 2814953 B2 JP2814953 B2 JP 2814953B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- change
- failure mode
- supply voltage
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Logic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は故障モードの特定方法に
係り、特にある論理テストパターンを入力したときにI
ddqと称する論理の静止状態におけるリーク電流異常
が発生するCMOS論理回路に発生した故障モードを特
定する方法に関する。
係り、特にある論理テストパターンを入力したときにI
ddqと称する論理の静止状態におけるリーク電流異常
が発生するCMOS論理回路に発生した故障モードを特
定する方法に関する。
【0002】
【従来の技術】従来、電気的特性からCMOS論理回路
の内部に発生した故障の発生原因を特定する方法は、電
源間ショート(Vdd−GND間のショート)を除いて
不可能であった。そのため、論理テストパターンを用い
て故障発生箇所の絞り込みを行い、次に絞り込んだ故障
箇所の物理解析を行って故障原因を調査し、検出してい
る。
の内部に発生した故障の発生原因を特定する方法は、電
源間ショート(Vdd−GND間のショート)を除いて
不可能であった。そのため、論理テストパターンを用い
て故障発生箇所の絞り込みを行い、次に絞り込んだ故障
箇所の物理解析を行って故障原因を調査し、検出してい
る。
【0003】まず、故障箇所の絞り込みはEBテスター
と称する、電子を大規模集積回路(LSI)の配線上に
照射し、発生する2次電子を検出することにより照射点
の電位マップや論理波形を抽出する手法が代表的であっ
た。
と称する、電子を大規模集積回路(LSI)の配線上に
照射し、発生する2次電子を検出することにより照射点
の電位マップや論理波形を抽出する手法が代表的であっ
た。
【0004】また、故障箇所の検出は顕微鏡(SEM、
光学顕微鏡等)を用いて、外観観察を行ったり、さらに
はレーザ等により所望の層までエッチングして故障箇所
を露出させたり、FIBと称する集束したイオンビーム
により限定された箇所の断面出しを行い、観察すること
により故障モードを検出していた。
光学顕微鏡等)を用いて、外観観察を行ったり、さらに
はレーザ等により所望の層までエッチングして故障箇所
を露出させたり、FIBと称する集束したイオンビーム
により限定された箇所の断面出しを行い、観察すること
により故障モードを検出していた。
【0005】故障モードを推定する方式としては従来、
エミッション顕微鏡(EMS)を用いた方式が知られて
おり、REAJ第4回信頼性シンポジウム(Vol.1
3/No.3/1991年11月)P.71〜P.76
「発光波長分布によるLSIの故障解析手法の検討」に
より提案されている。この方式はエミッション顕微鏡に
てLSIの故障箇所から発する光のスペクトラムを解析
することによりLSIの故障モードを推定する解析方式
である。
エミッション顕微鏡(EMS)を用いた方式が知られて
おり、REAJ第4回信頼性シンポジウム(Vol.1
3/No.3/1991年11月)P.71〜P.76
「発光波長分布によるLSIの故障解析手法の検討」に
より提案されている。この方式はエミッション顕微鏡に
てLSIの故障箇所から発する光のスペクトラムを解析
することによりLSIの故障モードを推定する解析方式
である。
【0006】 図17は上記のエミッション顕微鏡によ
るLSIの解析のための説明図である。同図において、
DUTボード41上に搭載されたLSI42の上方に置
かれた光学顕微鏡43により、LSI42の故障箇所か
ら発する発光が観察される。この光学顕微鏡43により
観察された発光は、バンドパスフィルタと称する任意の
光波長帯域だけを透過させるフィルタ44を介してイメ
ージインテンシファイアーと称するフォント増幅管45
にて増幅され、CCDカメラ46により撮像されて画像
処理装置47に送られる。エミッション顕微鏡はLSI
42からの微小発光を検出するため、発光観察経路は暗
室48におかれる。また、画像処理装置47により処理
されて得られた画像は、陰極線管(CRT)49により
表示される。
るLSIの解析のための説明図である。同図において、
DUTボード41上に搭載されたLSI42の上方に置
かれた光学顕微鏡43により、LSI42の故障箇所か
ら発する発光が観察される。この光学顕微鏡43により
観察された発光は、バンドパスフィルタと称する任意の
光波長帯域だけを透過させるフィルタ44を介してイメ
ージインテンシファイアーと称するフォント増幅管45
にて増幅され、CCDカメラ46により撮像されて画像
処理装置47に送られる。エミッション顕微鏡はLSI
42からの微小発光を検出するため、発光観察経路は暗
室48におかれる。また、画像処理装置47により処理
されて得られた画像は、陰極線管(CRT)49により
表示される。
【0007】この従来の故障モード特定方法では、エミ
ッション顕微鏡にて検出した光量を積算する機能とバン
ドパスフィルタにより任意の光波長帯域だけを透過させ
るフィルタ44を組み合わせることにより、各波長帯域
毎の発光量を測定し、各故障モードに起因したスペクト
ルを観察することにより故障モードを推定する。
ッション顕微鏡にて検出した光量を積算する機能とバン
ドパスフィルタにより任意の光波長帯域だけを透過させ
るフィルタ44を組み合わせることにより、各波長帯域
毎の発光量を測定し、各故障モードに起因したスペクト
ルを観察することにより故障モードを推定する。
【0008】
【発明が解決しようとする課題】しかるに、上述した従
来の故障モードの特定方式では、エミッション顕微鏡に
て検出される故障モードは、バンドパスフィルタ44の
光波長帯域が400nmから1000nmと限定されて
いるため、その帯域で検出される故障モードはCMOS
論理回路上のゲート電極のオープン不良、ゲート酸化膜
破壊によるリーク不良、さらには高抵抗導体による配線
間ショート等であり、検出される故障モードが限定され
ていた。
来の故障モードの特定方式では、エミッション顕微鏡に
て検出される故障モードは、バンドパスフィルタ44の
光波長帯域が400nmから1000nmと限定されて
いるため、その帯域で検出される故障モードはCMOS
論理回路上のゲート電極のオープン不良、ゲート酸化膜
破壊によるリーク不良、さらには高抵抗導体による配線
間ショート等であり、検出される故障モードが限定され
ていた。
【0009】 また、検出される故障モードは“発光ス
ペクトラム”と称するY軸に任意目盛りスケールでの発
光量、X軸に波長をとったグラフにプロットされるが、
上述した故障モードの発光スペクトラムはバラツキがあ
り確定的ではなかった。例えば、図18はゲート酸化膜
破壊(図中A)とゲート電極のオープン不良(図中B)
の各波長に対する発光量の関係を示す発光スペクトラム
である。図18から分かるように、ゲート酸化膜破壊と
ゲート電極のオープン不良の各波長に対する発光量はほ
ぼ同一形状のため、そのスペクトラム形状のバラツキを
考えた時、正確に故障モードを推定することができなく
なる。
ペクトラム”と称するY軸に任意目盛りスケールでの発
光量、X軸に波長をとったグラフにプロットされるが、
上述した故障モードの発光スペクトラムはバラツキがあ
り確定的ではなかった。例えば、図18はゲート酸化膜
破壊(図中A)とゲート電極のオープン不良(図中B)
の各波長に対する発光量の関係を示す発光スペクトラム
である。図18から分かるように、ゲート酸化膜破壊と
ゲート電極のオープン不良の各波長に対する発光量はほ
ぼ同一形状のため、そのスペクトラム形状のバラツキを
考えた時、正確に故障モードを推定することができなく
なる。
【0010】また、エミッション顕微鏡による故障解析
はまず故障発生箇所の検出から行わねばならないため、
故障モードの特定(あるいは推定)までに多大な時間が
かかる。さらに、エミッション顕微鏡は多層配線構造を
有するLSIにおける配線下での発光の検出を不可能と
するため、故障の絞り込み箇所を限定するという欠点が
あった。さらにリーク電流が大きいと光量は莫大となる
ため、エミッション顕微鏡を使用できなくなるという欠
点があった。
はまず故障発生箇所の検出から行わねばならないため、
故障モードの特定(あるいは推定)までに多大な時間が
かかる。さらに、エミッション顕微鏡は多層配線構造を
有するLSIにおける配線下での発光の検出を不可能と
するため、故障の絞り込み箇所を限定するという欠点が
あった。さらにリーク電流が大きいと光量は莫大となる
ため、エミッション顕微鏡を使用できなくなるという欠
点があった。
【0011】本発明は以上の点に鑑みなされたもので、
Iddqと称する論理の静止状態におけるリーク電流異
常が発生したテストパターンでの電源電圧対電源電流特
性を用いることにより、非破壊で故障モードを容易に特
定できる故障モードの特定方法を提供することを目的と
する。
Iddqと称する論理の静止状態におけるリーク電流異
常が発生したテストパターンでの電源電圧対電源電流特
性を用いることにより、非破壊で故障モードを容易に特
定できる故障モードの特定方法を提供することを目的と
する。
【0012】また、本発明の他の目的は、故障モードの
特定を迅速に行い得る故障モードの特定方法を提供する
ことにある。
特定を迅速に行い得る故障モードの特定方法を提供する
ことにある。
【0013】
【課題を解決するための手段】本発明は上記の目的を達
成するため、CMOS論理回路の入力端子より任意の論
理動作テストパターンを順次に入力して、CMOS論理
回路の論理動作の静止状態における電源電流をそれぞれ
測定し、そのうち論理動作の静止状態における電源電流
が所定値を越えて流れる異常が発生する論理動作テスト
パターンを抽出し、抽出した論理動作テストパターンを
印加した状態で電源電圧又は電源電流の変化に応じて変
化する電源電流又は電源電圧の変化特性カーブから故障
モードを特定するようにしたものである。
成するため、CMOS論理回路の入力端子より任意の論
理動作テストパターンを順次に入力して、CMOS論理
回路の論理動作の静止状態における電源電流をそれぞれ
測定し、そのうち論理動作の静止状態における電源電流
が所定値を越えて流れる異常が発生する論理動作テスト
パターンを抽出し、抽出した論理動作テストパターンを
印加した状態で電源電圧又は電源電流の変化に応じて変
化する電源電流又は電源電圧の変化特性カーブから故障
モードを特定するようにしたものである。
【0014】 また、本発明の抽出した論理動作テスト
パターンを印加した状態で電源電圧又は電源電流の変化
に応じて変化する電源電流又は電源電圧の変化特性カー
ブは、CMOS論理回路の電源印加環境を変化させるこ
とにより変化する電源電圧対電源電流特性のカーブであ
ることを特徴する。
パターンを印加した状態で電源電圧又は電源電流の変化
に応じて変化する電源電流又は電源電圧の変化特性カー
ブは、CMOS論理回路の電源印加環境を変化させるこ
とにより変化する電源電圧対電源電流特性のカーブであ
ることを特徴する。
【0015】ここで、上記のCMOS論理回路の電源印
加環境の変化は、一定電源電圧を印加した状態で電源電
圧対電流特性の任意の時間毎の変化、あるいは、一定の
異常静止状態電源電流を流した状態で電源電圧対電流特
性の任意の時間毎の変化、あるいは、電源電圧にパルス
電圧を印加して電源電圧対電流特性を変化させること、
あるいは、印加する電源電圧の極性を逆にして電源電圧
対電流特性を変化させることであることを特徴とする。
加環境の変化は、一定電源電圧を印加した状態で電源電
圧対電流特性の任意の時間毎の変化、あるいは、一定の
異常静止状態電源電流を流した状態で電源電圧対電流特
性の任意の時間毎の変化、あるいは、電源電圧にパルス
電圧を印加して電源電圧対電流特性を変化させること、
あるいは、印加する電源電圧の極性を逆にして電源電圧
対電流特性を変化させることであることを特徴とする。
【0016】また、本発明の抽出した論理動作テストパ
ターンを印加した状態で電源電圧の変化に応じて変化す
る電源電流の変化特性カーブは、CMOS論理回路の物
理環境を変化させることにより変化する電源電圧対電源
電流特性のカーブであることを特徴する。
ターンを印加した状態で電源電圧の変化に応じて変化す
る電源電流の変化特性カーブは、CMOS論理回路の物
理環境を変化させることにより変化する電源電圧対電源
電流特性のカーブであることを特徴する。
【0017】ここで、CMOS論理回路の物理環境の変
化は、CMOS論理回路を有する大規模集積回路の外部
温度を変化させること、あるいは、CMOS論理回路を
有する大規模集積回路のチップ表面への光あるいはイオ
ンあるいは電子の照射の有無であることを特徴とする。
化は、CMOS論理回路を有する大規模集積回路の外部
温度を変化させること、あるいは、CMOS論理回路を
有する大規模集積回路のチップ表面への光あるいはイオ
ンあるいは電子の照射の有無であることを特徴とする。
【0018】更に、本発明では、異常が発生する論理動
作テストパターンを印加した状態で電源電圧の変化に応
じて変化する電源電流の変化特性カーブから故障モード
を特定するために、電源電圧対電源電流特性において電
源電流が急激に流れ始める電源電圧値、電源電流の勾配
及び特性の特異点をそれぞれ用いて故障モードを検出す
ることを特徴とする。
作テストパターンを印加した状態で電源電圧の変化に応
じて変化する電源電流の変化特性カーブから故障モード
を特定するために、電源電圧対電源電流特性において電
源電流が急激に流れ始める電源電圧値、電源電流の勾配
及び特性の特異点をそれぞれ用いて故障モードを検出す
ることを特徴とする。
【0019】
【作用】CMOS論理回路は回路内部に物理欠陥を有す
ると、一般的傾向として“Iddq(Quiesent Vdd Sup
ply Current)”と称する静止状態電源電流に異常値が
現われる。この記述は文献(M.Sanada「New Application
of Laser Beam to Failure analysis of LSI with Mult
i-metal layers」MicroElectronics and Reliability,Vo
l.33,No.7,pp.993〜1009、1993やM.Sanada「Evaluation a
nd Detection ofCMOS-LSI with Abnormal Iddq」MicroEl
ectronics and Reliability,Vol.35,No.3,pp.619〜629、
1995)にて明らかである。
ると、一般的傾向として“Iddq(Quiesent Vdd Sup
ply Current)”と称する静止状態電源電流に異常値が
現われる。この記述は文献(M.Sanada「New Application
of Laser Beam to Failure analysis of LSI with Mult
i-metal layers」MicroElectronics and Reliability,Vo
l.33,No.7,pp.993〜1009、1993やM.Sanada「Evaluation a
nd Detection ofCMOS-LSI with Abnormal Iddq」MicroEl
ectronics and Reliability,Vol.35,No.3,pp.619〜629、
1995)にて明らかである。
【0020】本発明は、このIddq値の異常発生状態
を利用したものである。すなわち、“FTP(Function
Test Pattern)”と称する論理動作テストパターンを
CMOS論理回路の入力端子に入力したとき、所定値を
越えて流れるIddq異常が発生するFTPを入力端子
に入力し、その時得られる“V−I特性”と称する電源
電圧を変化させた時変化する電源電流の関係を調査する
ことにより、故障モードを特定することを特徴としてい
る。回路内部の物理故障を顕在化させるIddq異常が
発生するテストパターンを入力端子に入力し、その時得
られるV−I特性のカーブより故障モードを特定化でき
る また、本発明では、測定するLSIの電源印加環境を変
化させる方法として、一定の電源電圧を印加した状態で
任意の時間毎の、所定値を越えて流れるIddq異常で
のFTPにおけるV−I特性を測定することで変化した
特性の形状や、一定のIddq異常電流を流した状態で
任意の時間毎の、上記V−I特性を測定することにより
変化した特性の形状や、印加されている電源電圧に重畳
するようにパルス電圧を印加することで変化するV−I
特性の形状や、印加する電源電圧の極性を逆にすること
で検出されるV−I特性を用いるようにしたため、V−
I特性のカーブを強調した状態で故障モードを特定する
ことができる。
を利用したものである。すなわち、“FTP(Function
Test Pattern)”と称する論理動作テストパターンを
CMOS論理回路の入力端子に入力したとき、所定値を
越えて流れるIddq異常が発生するFTPを入力端子
に入力し、その時得られる“V−I特性”と称する電源
電圧を変化させた時変化する電源電流の関係を調査する
ことにより、故障モードを特定することを特徴としてい
る。回路内部の物理故障を顕在化させるIddq異常が
発生するテストパターンを入力端子に入力し、その時得
られるV−I特性のカーブより故障モードを特定化でき
る また、本発明では、測定するLSIの電源印加環境を変
化させる方法として、一定の電源電圧を印加した状態で
任意の時間毎の、所定値を越えて流れるIddq異常で
のFTPにおけるV−I特性を測定することで変化した
特性の形状や、一定のIddq異常電流を流した状態で
任意の時間毎の、上記V−I特性を測定することにより
変化した特性の形状や、印加されている電源電圧に重畳
するようにパルス電圧を印加することで変化するV−I
特性の形状や、印加する電源電圧の極性を逆にすること
で検出されるV−I特性を用いるようにしたため、V−
I特性のカーブを強調した状態で故障モードを特定する
ことができる。
【0021】また、本発明では、測定するLSIの物理
環境を変化させる方法として、LSIの外部温度を変化
させることにより、温度変化前後のV−I特性の変化を
検査したり、LSIのチップ表面への光の照射の有無、
電子ビームの照射の有無、そしてイオンの照射の有無に
より変化するV−I特性の変化を検査するようにしたた
め、V−I特性のカーブを強調した状態で故障モードを
特定することができる。
環境を変化させる方法として、LSIの外部温度を変化
させることにより、温度変化前後のV−I特性の変化を
検査したり、LSIのチップ表面への光の照射の有無、
電子ビームの照射の有無、そしてイオンの照射の有無に
より変化するV−I特性の変化を検査するようにしたた
め、V−I特性のカーブを強調した状態で故障モードを
特定することができる。
【0022】さらには、本発明は、V−I特性の特異性
を検出するために、上述した電源印加の工夫やLSIの
物理環境の組合せを行うことにより変化するV−I特性
の変化から故障モードを特定することを特徴としてい
る。
を検出するために、上述した電源印加の工夫やLSIの
物理環境の組合せを行うことにより変化するV−I特性
の変化から故障モードを特定することを特徴としてい
る。
【0023】上述したV−I特性にて故障モードを特定
するために用いるパラメータは、本発明方法では、V−
I特性カーブの全体の形状の特徴から故障モードを特定
する方法であり、または、そのV−I特性から故障モー
ドを検出するために用いるパラメータは、V−I特性カ
ーブ上の、電流が急激に流れはじめる電圧値、電流の勾
配(ΔI/ΔV値)及び、V−I特性の特異点(V,I
値)に注目している。
するために用いるパラメータは、本発明方法では、V−
I特性カーブの全体の形状の特徴から故障モードを特定
する方法であり、または、そのV−I特性から故障モー
ドを検出するために用いるパラメータは、V−I特性カ
ーブ上の、電流が急激に流れはじめる電圧値、電流の勾
配(ΔI/ΔV値)及び、V−I特性の特異点(V,I
値)に注目している。
【0024】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は本発明方法の一実施例のフローチャ
ートで、CMOS論理回路の内部に発生した不具合の故
障モードを特定するフローチャートである。同図に示す
ように、まず、CMOS論理回路の入力端子より既知の
複数の論理動作テストパターン(FTP)を順次に入力
したときの、論理動作の静止状態におけるリーク電流
(静的電源電流)Iddqをそれぞれ測定し、そのうち
所定値を越えて流れるIddq異常が発生した時のFT
Pを抽出する(ステップ11)。
て説明する。図1は本発明方法の一実施例のフローチャ
ートで、CMOS論理回路の内部に発生した不具合の故
障モードを特定するフローチャートである。同図に示す
ように、まず、CMOS論理回路の入力端子より既知の
複数の論理動作テストパターン(FTP)を順次に入力
したときの、論理動作の静止状態におけるリーク電流
(静的電源電流)Iddqをそれぞれ測定し、そのうち
所定値を越えて流れるIddq異常が発生した時のFT
Pを抽出する(ステップ11)。
【0025】図2はこの時のFTPとIddq値の関係
を示すグラフであり、x軸はFTPの番号を、y軸はI
ddq値を示す。このグラフにおいて、FTP(P
1)、(P2)においてIddq異常が発生している。
故障モードの特定は、このFTP(P1)、(P2)を
用いる。
を示すグラフであり、x軸はFTPの番号を、y軸はI
ddq値を示す。このグラフにおいて、FTP(P
1)、(P2)においてIddq異常が発生している。
故障モードの特定は、このFTP(P1)、(P2)を
用いる。
【0026】次に、図1のステップ11においてIdd
q異常が発生したとして抽出されたFTPを入力端子に
入力し、その時得られる”V−I特性”と称する電源電
圧を変化させたとき変化する、電源電流の関係を調査す
る(ステップ12)。図3は図2におけるFTP対Id
dq値の測定より検出したIddq値異常を有するFT
P(P1)またはFTP(P2)でのV−I特性であ
る。
q異常が発生したとして抽出されたFTPを入力端子に
入力し、その時得られる”V−I特性”と称する電源電
圧を変化させたとき変化する、電源電流の関係を調査す
る(ステップ12)。図3は図2におけるFTP対Id
dq値の測定より検出したIddq値異常を有するFT
P(P1)またはFTP(P2)でのV−I特性であ
る。
【0027】正常状態において回路に貫通電流が発生し
ないCMOS論理回路(大規模集積回路:LSI)の電
源電流は1μA以下であるのに対して、LSI内部に物
理欠陥があり、その欠陥が回路に影響を与える不具合品
においては、一般に規格上限値の数百倍から数千倍以上
のIddq異常が発生する(前述の文献参考)。
ないCMOS論理回路(大規模集積回路:LSI)の電
源電流は1μA以下であるのに対して、LSI内部に物
理欠陥があり、その欠陥が回路に影響を与える不具合品
においては、一般に規格上限値の数百倍から数千倍以上
のIddq異常が発生する(前述の文献参考)。
【0028】次に、図1のステップ12において、調査
したV−I特性カーブの特徴を抽出する(ステップ1
3)。しかしながら、定常環境にて故障モードが絞り込
めないときは、LSIの電源印加を工夫したり、測定す
るLSIの物理環境を変化させて、V−I特性カーブの
特徴を強調することにより故障モードを明瞭に顕在化さ
せる(ステップ14)。
したV−I特性カーブの特徴を抽出する(ステップ1
3)。しかしながら、定常環境にて故障モードが絞り込
めないときは、LSIの電源印加を工夫したり、測定す
るLSIの物理環境を変化させて、V−I特性カーブの
特徴を強調することにより故障モードを明瞭に顕在化さ
せる(ステップ14)。
【0029】上記の環境加速方法として、前者の電源印
加の工夫としては、一定電源電圧を印加した状態で任
意の時間毎のV−I特性を測定することにより、変化す
る特性の形状からV−I特性カーブの特徴を強調する方
法、一定のIddq異常電流を流した状態で任意の時
間毎のV−I特性を測定することにより、変化する特性
の形状からV−I特性カーブの特徴を強調する方法、
印加されている電源電圧に重畳するようにパルス電圧を
印加したときのV−I特性カーブの特徴を強調する方
法、及び印加する電源電圧の極性を逆にすることでV
−I特性カーブの特徴を強調する方法などがある。
加の工夫としては、一定電源電圧を印加した状態で任
意の時間毎のV−I特性を測定することにより、変化す
る特性の形状からV−I特性カーブの特徴を強調する方
法、一定のIddq異常電流を流した状態で任意の時
間毎のV−I特性を測定することにより、変化する特性
の形状からV−I特性カーブの特徴を強調する方法、
印加されている電源電圧に重畳するようにパルス電圧を
印加したときのV−I特性カーブの特徴を強調する方
法、及び印加する電源電圧の極性を逆にすることでV
−I特性カーブの特徴を強調する方法などがある。
【0030】また、後者のLSIの物理環境を変化させ
る方法には、例えばLSI全体の外部温度の変化、
LSIチップ表面への光の照射の有無、LSIチップ
表面にイオンを照射する、LSIチップ表面に電子ビ
ームの照射の有無により、V−I特性カーブの特徴を強
調する方法がある。また、上述した電源の変則的使用方
式やLSIの物理環境の組み合わせによりV−I特性カ
ーブの特徴を強調することもできる。
る方法には、例えばLSI全体の外部温度の変化、
LSIチップ表面への光の照射の有無、LSIチップ
表面にイオンを照射する、LSIチップ表面に電子ビ
ームの照射の有無により、V−I特性カーブの特徴を強
調する方法がある。また、上述した電源の変則的使用方
式やLSIの物理環境の組み合わせによりV−I特性カ
ーブの特徴を強調することもできる。
【0031】そして、このようにステップ14でLSI
の電源印加を工夫したり、測定するLSIの物理環境を
変化させて、V−I特性カーブの特徴を強調することに
より故障モードを明瞭に顕在化させて調査したV−I特
性の変動に基づいて、ステップ13で抽出したV−I特
性の特徴を抽出した後、ステップ15で故障モードを特
定する。
の電源印加を工夫したり、測定するLSIの物理環境を
変化させて、V−I特性カーブの特徴を強調することに
より故障モードを明瞭に顕在化させて調査したV−I特
性の変動に基づいて、ステップ13で抽出したV−I特
性の特徴を抽出した後、ステップ15で故障モードを特
定する。
【0032】次に、上記のステップ14の環境加速方法
について詳細に説明する。まず、前記の一定電圧をL
SIに印加した状態で任意の時間毎のV−I特性を測定
することで、変化した特性の形状から故障モードを特定
する方式がある。
について詳細に説明する。まず、前記の一定電圧をL
SIに印加した状態で任意の時間毎のV−I特性を測定
することで、変化した特性の形状から故障モードを特定
する方式がある。
【0033】図4は一定電圧を印加した状態でのV−I
特性の変化を示す図である。図中、実線IはIddq異
常が発覚した時に取得したV−Iカーブであり、破線II
は時間とともにインピーダンスが減少していったV−I
カーブである。この手法はPN接合に耐圧以上の逆バイ
アス電界がかかるのを防止するのに有効である。この手
法においてV−I特性の特異点(後述する)が変化する
傾向がみられることがあるが、その変動は故障モードに
直接関係しない。
特性の変化を示す図である。図中、実線IはIddq異
常が発覚した時に取得したV−Iカーブであり、破線II
は時間とともにインピーダンスが減少していったV−I
カーブである。この手法はPN接合に耐圧以上の逆バイ
アス電界がかかるのを防止するのに有効である。この手
法においてV−I特性の特異点(後述する)が変化する
傾向がみられることがあるが、その変動は故障モードに
直接関係しない。
【0034】このことについて、図5の等価回路図と共
に説明する。この等価回路はインピーダンスZ1とZ2
の並列回路の一端が電源電圧Vddに接続され、他端が
インピーダンスZの素子を介してグランドに接続された
回路で、インピーダンスZ1、Z2及びZの各素子の共
通接続点Pに故障が発生した回路を示す。この場合、リ
ーク電流通路は、当初はVdd→Z1→P→Z→GND
の順で流れる通路が時間の経過と共にインピーダンスの
減少したVdd→Z2→P→Z→GNDという電流通路
へ移行していく。
に説明する。この等価回路はインピーダンスZ1とZ2
の並列回路の一端が電源電圧Vddに接続され、他端が
インピーダンスZの素子を介してグランドに接続された
回路で、インピーダンスZ1、Z2及びZの各素子の共
通接続点Pに故障が発生した回路を示す。この場合、リ
ーク電流通路は、当初はVdd→Z1→P→Z→GND
の順で流れる通路が時間の経過と共にインピーダンスの
減少したVdd→Z2→P→Z→GNDという電流通路
へ移行していく。
【0035】このように、リーク電流通路は故障発生箇
所Pを起点若しくは中心としてインピーダンスの減少す
る方向へ変化していくから、変動は故障モードに直接関
係しない。従って、V−I特性カーブの変動から変化点
を注目することにより故障箇所の劣化を加速した等価回
路が明確となり、そのため故障箇所におけるリークが強
調され、従って、故障モードの特定が容易となる。
所Pを起点若しくは中心としてインピーダンスの減少す
る方向へ変化していくから、変動は故障モードに直接関
係しない。従って、V−I特性カーブの変動から変化点
を注目することにより故障箇所の劣化を加速した等価回
路が明確となり、そのため故障箇所におけるリークが強
調され、従って、故障モードの特定が容易となる。
【0036】次に、前記の一定のIddq異常電流を
流した状態で任意の時間毎のV−I特性を測定すること
で、変化した特性の形状から、故障モードを特定する方
法について説明する。図6はリーク電流を一定に保った
状態でV−I特性の変化を示す図である。図中、実線II
IはIddq異常が発覚した時に取得したV−Iカーブ
であり、破線IVは時間とともにインピーダンスが減少し
ていったV−Iカーブである。
流した状態で任意の時間毎のV−I特性を測定すること
で、変化した特性の形状から、故障モードを特定する方
法について説明する。図6はリーク電流を一定に保った
状態でV−I特性の変化を示す図である。図中、実線II
IはIddq異常が発覚した時に取得したV−Iカーブ
であり、破線IVは時間とともにインピーダンスが減少し
ていったV−Iカーブである。
【0037】この手法は電流の増加により、特に細い配
線にて発生するエレクトロマイグレーションによる断線
や、高抵抗体での発熱による上層の変化による別の故障
モードの誘発を防止するために有効である。本手法も上
述と同様な傾向が顕在化し、故障箇所におけるリークが
強調され、従って、故障モードの特定が容易となる。
線にて発生するエレクトロマイグレーションによる断線
や、高抵抗体での発熱による上層の変化による別の故障
モードの誘発を防止するために有効である。本手法も上
述と同様な傾向が顕在化し、故障箇所におけるリークが
強調され、従って、故障モードの特定が容易となる。
【0038】次に、前記のLSIの電源電圧を工夫す
る方式として電源電圧にパルス電圧を重畳しながらV−
I特性の変動をみる方式について説明する。図7はこの
場合のシステム構成図を示す。同図において、定電圧電
源及びテストパターン発生器21により発生された定電
圧及びテストパターン(FTP)がボード22上に搭載
されているLSI23に供給されている。また、V−I
特性を測定するための電圧計24及び電流計25がそれ
ぞれのVddとGND端子間及びLSI23のGND端
子へ接続されるGND配線中に設置されており、その信
号がケーブル26を介してパーソナルコンピュータ(以
下、パソコンと略す)27やカーブトレーサ28に接続
されている。さらに定電圧電源21とボード22の間の
通路上にパルス電圧源29が設置されており、パルス電
圧を重畳した電源電圧をLSI23に印加している。
る方式として電源電圧にパルス電圧を重畳しながらV−
I特性の変動をみる方式について説明する。図7はこの
場合のシステム構成図を示す。同図において、定電圧電
源及びテストパターン発生器21により発生された定電
圧及びテストパターン(FTP)がボード22上に搭載
されているLSI23に供給されている。また、V−I
特性を測定するための電圧計24及び電流計25がそれ
ぞれのVddとGND端子間及びLSI23のGND端
子へ接続されるGND配線中に設置されており、その信
号がケーブル26を介してパーソナルコンピュータ(以
下、パソコンと略す)27やカーブトレーサ28に接続
されている。さらに定電圧電源21とボード22の間の
通路上にパルス電圧源29が設置されており、パルス電
圧を重畳した電源電圧をLSI23に印加している。
【0039】パルス電圧源29の出力パルス電圧の振幅
は0.5V以下に抑えている。この理由はPN接合が順
バイアスされ、電流が流れはじめるのを防止するためで
ある。一般に順バイアスにより流れ始める電圧は、約
0.65V〜0.7Vぐらいであり、次式より導かれ
る。
は0.5V以下に抑えている。この理由はPN接合が順
バイアスされ、電流が流れはじめるのを防止するためで
ある。一般に順バイアスにより流れ始める電圧は、約
0.65V〜0.7Vぐらいであり、次式より導かれ
る。
【0040】V≒(kT/q)・ln(Is/I) 但
し、I=1μAとする。
し、I=1μAとする。
【0041】(k:ボルツマン定数、T:絶対温度、
q:電子の電荷量、Is:飽和電流値) この手法は貫通電流が発生している通路にPN接合が介
在しているかを判別することが可能である。
q:電子の電荷量、Is:飽和電流値) この手法は貫通電流が発生している通路にPN接合が介
在しているかを判別することが可能である。
【0042】 電源電圧に上記の約0.5V程度のPN
接合が順方向にバイアスされない振幅を有する、高周波
のパルス電圧を重畳してLSI23に印加すると、電源
電圧が約0.2VでPN接合が順方向にバイアスされて
電流が流れるため、約0.2Vで電流と電圧との比I/
Vの微分値の極性が変化する。この現象は、0.5Vの
高周波パルス電圧が物理故障に起因して形成される貫通
電流通路の寄生抵抗や容量の応答遅延のために周波数に
追随できないために生じる。
接合が順方向にバイアスされない振幅を有する、高周波
のパルス電圧を重畳してLSI23に印加すると、電源
電圧が約0.2VでPN接合が順方向にバイアスされて
電流が流れるため、約0.2Vで電流と電圧との比I/
Vの微分値の極性が変化する。この現象は、0.5Vの
高周波パルス電圧が物理故障に起因して形成される貫通
電流通路の寄生抵抗や容量の応答遅延のために周波数に
追随できないために生じる。
【0043】貫通電流の通路上にPN接合の介在するこ
とは、物理欠陥が半導体基板内に存在するか、または、
絶縁破壊による配線とウェル(Well)内とのショー
トが考えられる。
とは、物理欠陥が半導体基板内に存在するか、または、
絶縁破壊による配線とウェル(Well)内とのショー
トが考えられる。
【0044】 図8は印加電圧の極性を逆にした時のV
−I特性の一例であり、同図中、実線VIIは正常LS
IのV−I逆特性であり、破線VIIIは内部回路に物
理的欠陥を有するLSIのV−I逆特性である。この種
のカーブVIIIは電源間ショートでありまた、PN接
合破壊のモードであり、このテストによりある程度の故
障モードが特定される。
−I特性の一例であり、同図中、実線VIIは正常LS
IのV−I逆特性であり、破線VIIIは内部回路に物
理的欠陥を有するLSIのV−I逆特性である。この種
のカーブVIIIは電源間ショートでありまた、PN接
合破壊のモードであり、このテストによりある程度の故
障モードが特定される。
【0045】 次に、前記LSIの物理環境を変化させ
る方法としてのLSI全体の外部温度の変化させるこ
とでV−I特性カーブの特徴を強調する方法について説
明する。図9はIddq異常が発生するFTPを入力し
た状態でLSIを恒温槽に入れ、温度加速をしながらV
−I特性の変動を見るシステム構成図を示す。
る方法としてのLSI全体の外部温度の変化させるこ
とでV−I特性カーブの特徴を強調する方法について説
明する。図9はIddq異常が発生するFTPを入力し
た状態でLSIを恒温槽に入れ、温度加速をしながらV
−I特性の変動を見るシステム構成図を示す。
【0046】同図において、定電圧電源及びテストパタ
ーン発生器21により発生された定電圧及びテストパタ
ーン(FTP)がボード22上に搭載されているLSI
23に供給されている。また、V−I特性を測定するた
めの電圧計24及び電流計25がそれぞれのVddとG
ND端子間及びLSI23のGND端子へ接続されるG
ND配線中に設置されており、その信号がケーブル26
を介してパソコン27やカーブトレーサ28に接続され
ている。
ーン発生器21により発生された定電圧及びテストパタ
ーン(FTP)がボード22上に搭載されているLSI
23に供給されている。また、V−I特性を測定するた
めの電圧計24及び電流計25がそれぞれのVddとG
ND端子間及びLSI23のGND端子へ接続されるG
ND配線中に設置されており、その信号がケーブル26
を介してパソコン27やカーブトレーサ28に接続され
ている。
【0047】 更に、LSI23全体は恒温槽30に入
れられている。この恒温槽30は何らかの方法により、
内部の温度が所望の温度となるように可変できる構造で
ある。このようにしてLSI23全体の温度が変化され
たときの、LSI23のCMOS論理回路のV−I特性
の変化は、主にゲート電極のオープンやPN接合不良に
起因するリークの検出に有効である。例えばゲート電極
のオープンに関して図10及び図11と共に説明する。
れられている。この恒温槽30は何らかの方法により、
内部の温度が所望の温度となるように可変できる構造で
ある。このようにしてLSI23全体の温度が変化され
たときの、LSI23のCMOS論理回路のV−I特性
の変化は、主にゲート電極のオープンやPN接合不良に
起因するリークの検出に有効である。例えばゲート電極
のオープンに関して図10及び図11と共に説明する。
【0048】 図10はLSI全体を温度加速した時、
発覚する故障モードの一例である。同図中、実線IXは
温度加速しない場合であり、破線Xは温度加速した場合
のV−I特性である。特性IXとXの違いから判別され
ることは、チャネル抵抗とスレッショールド電圧が関係
していることである。すなわち、チャネル抵抗は温度係
数に従って、インピーダンスが大きくなる方向へシフト
していき、さらにスレッショールド電圧は 温度特性
(数mV/deg)に従って減少している。この変化は
インバータ回路の一方のゲート電極がオープンになった
時に顕著にあらわれる。
発覚する故障モードの一例である。同図中、実線IXは
温度加速しない場合であり、破線Xは温度加速した場合
のV−I特性である。特性IXとXの違いから判別され
ることは、チャネル抵抗とスレッショールド電圧が関係
していることである。すなわち、チャネル抵抗は温度係
数に従って、インピーダンスが大きくなる方向へシフト
していき、さらにスレッショールド電圧は 温度特性
(数mV/deg)に従って減少している。この変化は
インバータ回路の一方のゲート電極がオープンになった
時に顕著にあらわれる。
【0049】 例えば、図11は上述の現象を説明する
一例であり、一対のPチャネルトランジスタ(以降、P
−chTrと記す)Q1とNチャネルトランジスタ(以
降、N−chTrと記す)Q2にて構成されたインバー
タ回路である。インバータ回路のP−chTrQ1のゲ
ート電極がオープンとなった時(図中★で示す)、入力
にハイレベル(H)の信号が印加されると、Vddから
ノーマリーオン状態のP−chTrQ1を介し、更にオ
ン状態のN−chTrQ2を介してGNDへ貫通電流が
流れる。
一例であり、一対のPチャネルトランジスタ(以降、P
−chTrと記す)Q1とNチャネルトランジスタ(以
降、N−chTrと記す)Q2にて構成されたインバー
タ回路である。インバータ回路のP−chTrQ1のゲ
ート電極がオープンとなった時(図中★で示す)、入力
にハイレベル(H)の信号が印加されると、Vddから
ノーマリーオン状態のP−chTrQ1を介し、更にオ
ン状態のN−chTrQ2を介してGNDへ貫通電流が
流れる。
【0050】 このインバータ回路が温度加速されると
ノーマリーオン状態のP−chTrQ1のチャネル抵抗
は温度係数に従って、インピーダンスが大きくなる方向
へシフトしていき、さらにN−chTrQ2のスレッシ
ョールド電圧は 温度特性(数mV/deg)に従って
減少し、図10に示すV−I特性の変化が顕在化する。
ノーマリーオン状態のP−chTrQ1のチャネル抵抗
は温度係数に従って、インピーダンスが大きくなる方向
へシフトしていき、さらにN−chTrQ2のスレッシ
ョールド電圧は 温度特性(数mV/deg)に従って
減少し、図10に示すV−I特性の変化が顕在化する。
【0051】 次に、前記LSIの物理環境を変化させ
る方法としてのLSIチップ表面への光の照射の有無
によりV−I特性カーブの特徴を強調する方法について
説明する。図12はIddq異常が発生するFTPを入
力した状態でLSIのチップ表面に光を入射したり、入
射しなかったりすることでV−I特性の変動を検査する
システムのシステム構成図を示す。
る方法としてのLSIチップ表面への光の照射の有無
によりV−I特性カーブの特徴を強調する方法について
説明する。図12はIddq異常が発生するFTPを入
力した状態でLSIのチップ表面に光を入射したり、入
射しなかったりすることでV−I特性の変動を検査する
システムのシステム構成図を示す。
【0052】同図において、定電圧電源及びテストパタ
ーン発生器21により発生された定電圧及びテストパタ
ーン(FTP)がボード22上に搭載されているLSI
23に供給されている。また、V−I特性を測定するた
めの電圧計24及び電流計25がそれぞれのVddとG
ND端子間及びLSI23のGND端子へ接続されるG
ND配線中に設置されており、その信号がケーブル26
を介してパソコン27やカーブトレーサ28に接続され
ている。
ーン発生器21により発生された定電圧及びテストパタ
ーン(FTP)がボード22上に搭載されているLSI
23に供給されている。また、V−I特性を測定するた
めの電圧計24及び電流計25がそれぞれのVddとG
ND端子間及びLSI23のGND端子へ接続されるG
ND配線中に設置されており、その信号がケーブル26
を介してパソコン27やカーブトレーサ28に接続され
ている。
【0053】更に、LSI23はパッケージが開封さ
れ、チップ表面が露出している。そのチップ面の上方に
光源が設置され、光源からの光31がチップ表面に照射
されたりされなかったりする。光の照射の有無における
特徴的なことはリークが大幅に変動することである。こ
の現象は、特に拡散層に起因する欠陥にみられる。例え
ば、光の照射によりPN接合部にて電子は活性化される
ため、観察しているV−I特性はインピーダンスが減少
する方向に動き、さらに、接合部のスレッショールド電
圧は減少方向へ移行するため接合部の存在が検出され
る。
れ、チップ表面が露出している。そのチップ面の上方に
光源が設置され、光源からの光31がチップ表面に照射
されたりされなかったりする。光の照射の有無における
特徴的なことはリークが大幅に変動することである。こ
の現象は、特に拡散層に起因する欠陥にみられる。例え
ば、光の照射によりPN接合部にて電子は活性化される
ため、観察しているV−I特性はインピーダンスが減少
する方向に動き、さらに、接合部のスレッショールド電
圧は減少方向へ移行するため接合部の存在が検出され
る。
【0054】 次に、前記LSIの物理環境を変化させ
る方法としてのLSIチップ表面へのイオンの照射の
有無によりV−I特性カーブの特徴を強調する方法につ
いて説明する。図13はIddq異常が発生するFTP
を入力した状態でLSIのチップ表面にイオンを入射し
たり、入射しなかったりすることでV−I特性の変動を
検査するシステムのシステム構成図を示す。
る方法としてのLSIチップ表面へのイオンの照射の
有無によりV−I特性カーブの特徴を強調する方法につ
いて説明する。図13はIddq異常が発生するFTP
を入力した状態でLSIのチップ表面にイオンを入射し
たり、入射しなかったりすることでV−I特性の変動を
検査するシステムのシステム構成図を示す。
【0055】同図において、定電圧電源及びテストパタ
ーン発生器21により発生された定電圧及びテストパタ
ーン(FTP)がボード22上に搭載されているLSI
23に供給されている。また、V−I特性を測定するた
めの電圧計24及び電流計25がそれぞれのVddとG
ND端子間及びLSI23のGND端子へ接続されるG
ND配線中に設置されており、その信号がケーブル26
を介してパソコン27やカーブトレーサ28に接続され
ている。
ーン発生器21により発生された定電圧及びテストパタ
ーン(FTP)がボード22上に搭載されているLSI
23に供給されている。また、V−I特性を測定するた
めの電圧計24及び電流計25がそれぞれのVddとG
ND端子間及びLSI23のGND端子へ接続されるG
ND配線中に設置されており、その信号がケーブル26
を介してパソコン27やカーブトレーサ28に接続され
ている。
【0056】更に、LSI23はイオンを照射するため
にパッケージが開封され、チップ表面が露出している。
そのチップ面の上方にイオン源32が設置されている。
さらにそのイオン源32はLS23及びボード22を含
む真空鏡筒34中に設置されている。
にパッケージが開封され、チップ表面が露出している。
そのチップ面の上方にイオン源32が設置されている。
さらにそのイオン源32はLS23及びボード22を含
む真空鏡筒34中に設置されている。
【0057】 イオン照射はCMOS論理回路のゲート
電極がオープンになった不良において、その判別に有効
である。例えば図11に示したインバータ回路において
P−chTrQ1のゲート電極がオープンになった状態
を考えた時、イオン照射によりP−chTrQ1のゲー
ト電極にイオンが蓄積することによりそのトランジスタ
にあたかも”H”レベルが入力した動作状態となり、リ
ークが減少する方向に移行するため、P−chTrQ1
のゲート電極がオープンであったという故障モードの検
出が可能となる。
電極がオープンになった不良において、その判別に有効
である。例えば図11に示したインバータ回路において
P−chTrQ1のゲート電極がオープンになった状態
を考えた時、イオン照射によりP−chTrQ1のゲー
ト電極にイオンが蓄積することによりそのトランジスタ
にあたかも”H”レベルが入力した動作状態となり、リ
ークが減少する方向に移行するため、P−chTrQ1
のゲート電極がオープンであったという故障モードの検
出が可能となる。
【0058】 次に、前記LSIの物理環境を変化させ
る方法としてのLSIチップ表面への電子の照射の有
無によりV−I特性カーブの特徴を強調する方法につい
て説明する。図14はIddq異常が発生するFTPを
入力した状態でLSIのチップ表面に電子を照射した
り、照射しなかったりすることでV−I特性の変動を検
査するシステムのシステム構成図を示す。
る方法としてのLSIチップ表面への電子の照射の有
無によりV−I特性カーブの特徴を強調する方法につい
て説明する。図14はIddq異常が発生するFTPを
入力した状態でLSIのチップ表面に電子を照射した
り、照射しなかったりすることでV−I特性の変動を検
査するシステムのシステム構成図を示す。
【0059】同図において、定電圧電源及びテストパタ
ーン発生器21により発生された定電圧及びテストパタ
ーン(FTP)がボード22上に搭載されているLSI
23に供給されている。また、V−I特性を測定するた
めの電圧計24及び電流計25がそれぞれのVddとG
ND端子間及びLSI23のGND端子へ接続されるG
ND配線中に設置されており、その信号がケーブル26
を介してパソコン27やカーブトレーサ28に接続され
ている。
ーン発生器21により発生された定電圧及びテストパタ
ーン(FTP)がボード22上に搭載されているLSI
23に供給されている。また、V−I特性を測定するた
めの電圧計24及び電流計25がそれぞれのVddとG
ND端子間及びLSI23のGND端子へ接続されるG
ND配線中に設置されており、その信号がケーブル26
を介してパソコン27やカーブトレーサ28に接続され
ている。
【0060】更に、LSI23は電子を照射するために
パッケージが開封され、チップ表面が露出している。そ
のチップ面の上方に電子銃36が設置されている。さら
にその電子銃36はLSI23及びボード22を含む真
空鏡筒37中に設置されている。
パッケージが開封され、チップ表面が露出している。そ
のチップ面の上方に電子銃36が設置されている。さら
にその電子銃36はLSI23及びボード22を含む真
空鏡筒37中に設置されている。
【0061】 電子照射もまた、イオン照射と同様にC
MOS論理回路のゲート電極がオープンになった不良に
おいて、その判別に有効である。例えば図11に示した
インバータ回路においてP−chTrQ1のゲート電極
がオープンになった状態を考えた時、電子照射によりP
−chTrQ1のゲート電極に電子が蓄積することによ
りそのトランジスタにあたかも”L”レベルが入力した
動作状態となり、リーク電流がさらに増大する方向に移
行するため、P−chTrQ1のゲート電極がオープン
であったという故障モードの検出が可能となる。
MOS論理回路のゲート電極がオープンになった不良に
おいて、その判別に有効である。例えば図11に示した
インバータ回路においてP−chTrQ1のゲート電極
がオープンになった状態を考えた時、電子照射によりP
−chTrQ1のゲート電極に電子が蓄積することによ
りそのトランジスタにあたかも”L”レベルが入力した
動作状態となり、リーク電流がさらに増大する方向に移
行するため、P−chTrQ1のゲート電極がオープン
であったという故障モードの検出が可能となる。
【0062】逆に、N−chTrQ2のゲート電極がオ
ープンになった状態の時は電子照射によりN−chTr
Q2のゲート電極に電子が蓄積することによりそのトラ
ンジスタにあたかも”L”レベルが入力した動作状態と
なり、リーク電流が減少する方向に移行するため、N−
chTrQ2のゲート電極がオープンであったという故
障モードの検出が可能となる。
ープンになった状態の時は電子照射によりN−chTr
Q2のゲート電極に電子が蓄積することによりそのトラ
ンジスタにあたかも”L”レベルが入力した動作状態と
なり、リーク電流が減少する方向に移行するため、N−
chTrQ2のゲート電極がオープンであったという故
障モードの検出が可能となる。
【0063】以上のように外部環境を変化させることに
より回路内部に物理的欠陥を有するCMOS LSIの
V−I特性を変化させることにより、より詳細に故障モ
ードを検出することが可能となる。
より回路内部に物理的欠陥を有するCMOS LSIの
V−I特性を変化させることにより、より詳細に故障モ
ードを検出することが可能となる。
【0064】さらに以上述べた印加電圧の工夫や、LS
Iの外部環境の変化の組合せからCMOS LSI内部
の物理故障の特異なモードを顕在化することが可能であ
る。
Iの外部環境の変化の組合せからCMOS LSI内部
の物理故障の特異なモードを顕在化することが可能であ
る。
【0065】以上の操作により検出されるV−I特性カ
ーブは、その特徴をつかむことにより故障モードの検出
ができる、2つの方法がある。V−I特性カーブの全体
形状とV−I特性カーブの特異点を抽出した方法であ
る。
ーブは、その特徴をつかむことにより故障モードの検出
ができる、2つの方法がある。V−I特性カーブの全体
形状とV−I特性カーブの特異点を抽出した方法であ
る。
【0066】 図15は第一の方式を説明するV−I特
性カーブの全体形状である。これは各故障モードに特徴
的なカーブを描くため、大まかな検出が可能となる。
性カーブの全体形状である。これは各故障モードに特徴
的なカーブを描くため、大まかな検出が可能となる。
【0067】 図16はもう一つの方式であり、V−I
特性カーブの特異点及びリークの勾配をパラメータとし
て検出する方式である。すなわち、それらのパラメータ
はリーク電流が流れはじめる電圧値(図中a)と、リー
ク電流カーブの勾配が変化する電圧、電流の位置(図中
b,c,d)を示す、(Vb,Ib),(Vc,I
c),(Vd,Id)値と、各勾配の値(図中α、β、
γ)である。ここで、上記の各勾配の値α、β、γは次
式で表される。
特性カーブの特異点及びリークの勾配をパラメータとし
て検出する方式である。すなわち、それらのパラメータ
はリーク電流が流れはじめる電圧値(図中a)と、リー
ク電流カーブの勾配が変化する電圧、電流の位置(図中
b,c,d)を示す、(Vb,Ib),(Vc,I
c),(Vd,Id)値と、各勾配の値(図中α、β、
γ)である。ここで、上記の各勾配の値α、β、γは次
式で表される。
【0068】α=Ib/(Vb−Va) β=(Ic−Ib)/(Vc−Vb) γ=(Id−Ic)/(Vd−Vc) これらのパラメータはV−I特性の特徴を定量化して表
現しているため、リーク通路の等価回路が明確に判断で
き、従って、確実に故障モードを特定化できる。
現しているため、リーク通路の等価回路が明確に判断で
き、従って、確実に故障モードを特定化できる。
【0069】以上のようにCMOS論理回路の内部に物
理故障が存在する時、検出されるV−I特性は各々の物
理故障に対して特異な特性を得ることができるため、そ
のV−I特性カーブの判定から故障モードを検出でき
る。
理故障が存在する時、検出されるV−I特性は各々の物
理故障に対して特異な特性を得ることができるため、そ
のV−I特性カーブの判定から故障モードを検出でき
る。
【0070】次に、検出したV−I特性の特徴から故障
モードを特定化する方法を述べる。あらかじめ、故障モ
ードとその故障に起因して発生する電圧−電流特性との
相関をデータベースとして収集しておく。これには2つ
の公知の方式がある。1つは基本的な論理回路に故障を
設定し、回路シミュレーションにより発生するV−I特
性を算出する方式である。シミュレーションは、故障モ
ードを内蔵するLSIのデバイス構造より等価回路を基
にして決定されるものであり、電圧を増減することで等
価回路上を流れる電流値を算出し、V−I特性を出力す
ることができる。2つ目は故障したLSIの故障解析か
ら故障モードとその故障に起因して発生するV−I特性
を収集する方式である。
モードを特定化する方法を述べる。あらかじめ、故障モ
ードとその故障に起因して発生する電圧−電流特性との
相関をデータベースとして収集しておく。これには2つ
の公知の方式がある。1つは基本的な論理回路に故障を
設定し、回路シミュレーションにより発生するV−I特
性を算出する方式である。シミュレーションは、故障モ
ードを内蔵するLSIのデバイス構造より等価回路を基
にして決定されるものであり、電圧を増減することで等
価回路上を流れる電流値を算出し、V−I特性を出力す
ることができる。2つ目は故障したLSIの故障解析か
ら故障モードとその故障に起因して発生するV−I特性
を収集する方式である。
【0071】そして、収集した上記のV−I特性は上述
したV−I特性カーブの全体形状やV−I特性カーブの
特異点パラメータ値としてデータベース化される。
したV−I特性カーブの全体形状やV−I特性カーブの
特異点パラメータ値としてデータベース化される。
【0072】次に、検出されたV−I特性の形状とデー
タベース内のV−I特性の特徴の類似性の比較から、故
障モードを特定する。その比較手法はパソコンやエンジ
ニアリングワークステーションを用いて行う。このよう
にして、本実施例によれば、非破壊にて、効率的にCM
OS論理回路内部に発生した故障モードを特定化でき
る。
タベース内のV−I特性の特徴の類似性の比較から、故
障モードを特定する。その比較手法はパソコンやエンジ
ニアリングワークステーションを用いて行う。このよう
にして、本実施例によれば、非破壊にて、効率的にCM
OS論理回路内部に発生した故障モードを特定化でき
る。
【0073】なお、本発明は上記の実施例に限定される
ものではなく、例えば定常時のIddq値が小さな回路
ならば、メモリ、アナログ回路さらにはマイクロコンピ
ュータ等の回路にも利用できる。
ものではなく、例えば定常時のIddq値が小さな回路
ならば、メモリ、アナログ回路さらにはマイクロコンピ
ュータ等の回路にも利用できる。
【0074】また、定常時に大きなIddq値が発生す
る回路において、定常時のV−I特性がわかれば、Id
dq異常が発生した時のV−I特性から定常時のV−I
特性分を引算することにより、上記と同様、簡単に故障
モードを特定できる。
る回路において、定常時のV−I特性がわかれば、Id
dq異常が発生した時のV−I特性から定常時のV−I
特性分を引算することにより、上記と同様、簡単に故障
モードを特定できる。
【0075】
【発明の効果】以上説明したように、本発明によれば、
非破壊にて、効率的にCMOS論理回路内部に発生した
故障モードを特定化できる。すなわち、本発明によれ
ば、回路内部の物理故障を顕在化させるIddq異常が
発生するテストパターンを入力端子に入力し、その時得
られるV−I特性のカーブより故障モードを特定化でき
るため、故障発生箇所を絞り込み、さらに故障モードを
検出するための膨大な工数と時間を削減できる。
非破壊にて、効率的にCMOS論理回路内部に発生した
故障モードを特定化できる。すなわち、本発明によれ
ば、回路内部の物理故障を顕在化させるIddq異常が
発生するテストパターンを入力端子に入力し、その時得
られるV−I特性のカーブより故障モードを特定化でき
るため、故障発生箇所を絞り込み、さらに故障モードを
検出するための膨大な工数と時間を削減できる。
【0076】さらに、本発明によれば、数々の故障モー
ドを特定化するための電源や外部環境の工夫を行うこと
でV−I特性のカーブを強調した状態で故障モードを特
定することができるため、各々の故障モードに特異なモ
ードを確実に推定できる。
ドを特定化するための電源や外部環境の工夫を行うこと
でV−I特性のカーブを強調した状態で故障モードを特
定することができるため、各々の故障モードに特異なモ
ードを確実に推定できる。
【0077】さらに、本発明によれば、Iddq異常の
テストパターンにて測定したV−I特性は、電気回路上
に発生した故障モードの種類に依存したV−I特性とし
て表示されるため、そのV−I特性を検出することによ
り簡単に故障モードを特定できる。
テストパターンにて測定したV−I特性は、電気回路上
に発生した故障モードの種類に依存したV−I特性とし
て表示されるため、そのV−I特性を検出することによ
り簡単に故障モードを特定できる。
【図1】本発明方法の一実施例のフローチャートであ
る。
る。
【図2】図1のフローチャートにおけるFTPとIdd
q値の関係の一例を示すグラフである。
q値の関係の一例を示すグラフである。
【図3】図2のグラフから検出したIddq値異常を有
するFTPでの電源電圧対電源電流(V−I)特性の一
例である。
するFTPでの電源電圧対電源電流(V−I)特性の一
例である。
【図4】一定電圧を印加した状態でのV−I特性であ
る。
る。
【図5】故障発生箇所を起点若しくは中心としてインピ
ーダンスの減少する方向へリーク通路が変化していく様
子を示す等価回路図である。
ーダンスの減少する方向へリーク通路が変化していく様
子を示す等価回路図である。
【図6】リーク電流を一定に保った状態でV−I特性の
変化を示す図である。
変化を示す図である。
【図7】電源電圧にパルス電圧を重畳するときの一例の
システム構成図である。
システム構成図である。
【図8】印加電圧の極性を逆にしたときのV−I特性の
一例を示す図である。
一例を示す図である。
【図9】温度加速をしながらV−I特性の変動を測定す
る装置の一例を示す構成図である。
る装置の一例を示す構成図である。
【図10】LSI全体を温度加速したときとしていない
ときのV−I特性の変化を示す図である。
ときのV−I特性の変化を示す図である。
【図11】温度加速によるV−I特性の変動を説明する
インバータ回路図である。
インバータ回路図である。
【図12】LSIチップ表面に光の入射の有無によりV
−I特性の変動を検査する装置の一例を示す構成図であ
る。
−I特性の変動を検査する装置の一例を示す構成図であ
る。
【図13】LSIチップ表面にイオンの照射の有無によ
りV−I特性の変動を検査する装置の一例を示す構成図
である。
りV−I特性の変動を検査する装置の一例を示す構成図
である。
【図14】LSIチップ表面に電子の照射の有無により
V−I特性の変動を検査する装置の一例を示す構成図で
ある。
V−I特性の変動を検査する装置の一例を示す構成図で
ある。
【図15】故障モードを推定するために用いるV−I特
性カーブの全体形状である。
性カーブの全体形状である。
【図16】故障モードを推定するためのパラメータとし
て用いるV−I特性カーブの特異点及びリークの勾配の
一例を示す図である。
て用いるV−I特性カーブの特異点及びリークの勾配の
一例を示す図である。
【図17】エミッション顕微鏡によるLSIの解析のた
めの説明図である。
めの説明図である。
【図18】ゲート酸化膜とゲート電極のオープン不良の
各波長に対する発光量の関係を示す発光スペクトラムで
ある。
各波長に対する発光量の関係を示す発光スペクトラムで
ある。
11〜15 本発明方法の一実施例の各ステップ 21 定電圧電源及びテストパターン発生器 22 ボード 23 大規模集積回路(LSI) 24 電圧計 25 電流計 26 ケーブル 27 パーソナルコンピュータ(パソコン) 28 カーブトレーサ 29 パルス電圧源 30 恒温槽 31 光 32 イオン源 34、37 鏡筒 36 電子銃
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G01R 31/26 G01R 31/28 H01L 21/66 H03K 19/0948
Claims (12)
- 【請求項1】 CMOS論理回路の入力端子より任意の
論理動作テストパターンを順次に入力して、該CMOS
論理回路の論理動作の静止状態における電源電流をそれ
ぞれ測定し、そのうち論理動作の静止状態における電源
電流が所定値を越えて流れる異常が発生する論理動作テ
ストパターンを抽出し、該抽出した論理動作テストパタ
ーンを印加した状態で電源電圧又は電源電流の変化に応
じて変化する電源電流又は電源電圧の変化特性カーブか
ら故障モードを特定することを特徴とする故障モードの
特定方法。 - 【請求項2】 前記抽出した論理動作テストパターンを
印加した状態で電源電圧又は電源電流の変化に応じて変
化する電源電流又は電源電圧の変化特性カーブは、前記
CMOS論理回路の電源印加環境を変化させることによ
り変化する電源電圧対電源電流特性のカーブであること
を特徴する請求項1記載の故障モードの特定方法。 - 【請求項3】 前記CMOS論理回路の電源印加環境の
変化は、一定電源電圧を印加した状態で前記電源電圧対
電流特性の任意の時間毎の変化であることを特徴とする
請求項2記載の故障モードの特定方法。 - 【請求項4】 前記CMOS論理回路の電源印加環境の
変化は、一定の異常静止状態電源電流を流した状態で前
記電源電圧対電流特性の任意の時間毎の変化であること
を特徴とする請求項2記載の故障モードの特定方法。 - 【請求項5】 前記CMOS論理回路の電源印加環境の
変化は、電源電圧にパルス電圧を印加して前記電源電圧
対電流特性を変化させることであることを特徴とする請
求項2記載の故障モードの特定方法。 - 【請求項6】 前記CMOS論理回路の電源印加環境の
変化は、印加する電源電圧の極性を逆にして前記電源電
圧対電流特性を変化させることであることを特徴とする
請求項2記載の故障モードの特定方法。 - 【請求項7】 前記抽出した論理動作テストパターンを
印加した状態で電源電圧の変化に応じて変化する電源電
流の変化特性カーブは、前記CMOS論理回路の物理環
境を変化させることにより変化する電源電圧対電源電流
特性のカーブであることを特徴する請求項1記載の故障
モードの特定方法。 - 【請求項8】 前記CMOS論理回路の物理環境の変化
は、該CMOS論理回路を有する大規模集積回路の外部
温度を変化させることであることを特徴とする請求項7
記載の故障モードの特定方法。 - 【請求項9】 前記CMOS論理回路の物理環境の変化
は、該CMOS論理回路を有する大規模集積回路のチッ
プ表面への光の照射の有無であることを特徴とする請求
項7記載の故障モードの特定方法。 - 【請求項10】 前記CMOS論理回路の物理環境の変
化は、該CMOS論理回路を有する大規模集積回路のチ
ップ表面へのイオンの照射の有無であることを特徴とす
る請求項7記載の故障モードの特定方法。 - 【請求項11】 前記CMOS論理回路の物理環境の変
化は、該CMOS論理回路を有する大規模集積回路のチ
ップ表面への電子の照射の有無であることを特徴とする
請求項7記載の故障モードの特定方法。 - 【請求項12】 前記異常が発生する論理動作テストパ
ターンを印加した状態で電源電圧の変化に応じて変化す
る電源電流の変化特性カーブから故障モードを特定する
ために、該電源電圧対電源電流特性において電源電流が
急激に流れ始める電源電圧値、電源電流の勾配及び特性
の特異点をそれぞれ用いて故障モードを検出することを
特徴とする請求項1乃至11のうちいずれか一項記載の
故障モードの特定方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7165118A JP2814953B2 (ja) | 1995-06-30 | 1995-06-30 | 故障モードの特定方法 |
US08/672,925 US5889789A (en) | 1995-06-30 | 1996-06-28 | Fault mode estimating system using abnormal current and V-I characteristics |
DE19626103A DE19626103A1 (de) | 1995-06-30 | 1996-06-28 | Fehlerbeurteilungssystem mit Erfassung von anomalem Strom und V-I-Charakteristika |
KR1019960026063A KR100188173B1 (ko) | 1995-06-30 | 1996-06-29 | 비정상 전류 및 v-i 특성을 사용하는 결함 모드평가시스템 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7165118A JP2814953B2 (ja) | 1995-06-30 | 1995-06-30 | 故障モードの特定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0915294A JPH0915294A (ja) | 1997-01-17 |
JP2814953B2 true JP2814953B2 (ja) | 1998-10-27 |
Family
ID=15806262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7165118A Expired - Fee Related JP2814953B2 (ja) | 1995-06-30 | 1995-06-30 | 故障モードの特定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2814953B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3696507B2 (ja) | 2000-12-28 | 2005-09-21 | 株式会社アドバンテスト | 試験装置、試験方法、及び生産方法 |
JP2002237506A (ja) * | 2001-02-09 | 2002-08-23 | Mitsubishi Electric Corp | 故障解析装置及び故障解析方法、並びに半導体装置の製造方法 |
-
1995
- 1995-06-30 JP JP7165118A patent/JP2814953B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0915294A (ja) | 1997-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7786436B1 (en) | FIB based open via analysis and repair | |
US5523694A (en) | Integrated circuit failure analysis by low-energy charge-induced voltage alteration | |
US5175495A (en) | Detection of semiconductor failures by photoemission and electron beam testing | |
US20110080180A1 (en) | Varying capacitance voltage contrast structures to determine defect resistance | |
KR100402044B1 (ko) | 비파괴 검사 방법 | |
TW201704766A (zh) | 加熱粒子束以識別缺陷 | |
CN112313782B (zh) | 半导体检查装置 | |
KR100188173B1 (ko) | 비정상 전류 및 v-i 특성을 사용하는 결함 모드평가시스템 | |
US6681193B2 (en) | Method for testing a CMOS integrated circuit | |
US6154039A (en) | Functional OBIC analysis | |
JP2814953B2 (ja) | 故障モードの特定方法 | |
JP2002368049A (ja) | 半導体装置の検査方法及び検査装置並びに半導体装置の製造方法 | |
US20030057988A1 (en) | Semiconductor device inspecting method using conducting AFM | |
JP2734416B2 (ja) | 故障モードの特定方法及び装置 | |
KR100683386B1 (ko) | 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치 | |
JP2011014798A (ja) | 半導体検査装置および半導体検査方法 | |
JP2008041757A (ja) | 半導体検査装置および半導体検査方法 | |
JP3287332B2 (ja) | 半導体集積回路の断線故障検出装置及びその断線故障検出方法 | |
Zhang et al. | Conductive-AFM for Inline Voltage Contrast Defect Characterization at Advanced Technology Nodes | |
US6859061B2 (en) | Device for analyzing failure in semiconductor device provided with internal voltage generating circuit | |
Johnson et al. | Device Ioff Mapping—Analysis of Ring Oscillator by Optical Beam Induced Resistance Change | |
Lacaba et al. | Efficient Fault and Defect Localization Through Multiple Emission Site Analysis | |
JPH02194541A (ja) | 光プローバ | |
Zulkifli et al. | Defect Finding for Power-Related Failure Due to Internal Circuitry Issue | |
US20010050936A1 (en) | Logic determination device for semiconductor integrated device and logic determination method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |