JP2021129083A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2021129083A
JP2021129083A JP2020024545A JP2020024545A JP2021129083A JP 2021129083 A JP2021129083 A JP 2021129083A JP 2020024545 A JP2020024545 A JP 2020024545A JP 2020024545 A JP2020024545 A JP 2020024545A JP 2021129083 A JP2021129083 A JP 2021129083A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
chip
wiring board
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020024545A
Other languages
English (en)
Inventor
竹識 前田
Takesato Maeda
竹識 前田
勇佑 高野
Yusuke Takano
勇佑 高野
荘一 本間
Soichi Honma
荘一 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020024545A priority Critical patent/JP2021129083A/ja
Priority to TW109124899A priority patent/TWI770562B/zh
Priority to CN202010823141.9A priority patent/CN113270375B/zh
Priority to US17/007,849 priority patent/US11302675B2/en
Publication of JP2021129083A publication Critical patent/JP2021129083A/ja
Priority to US17/701,328 priority patent/US11705436B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/8349—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】ツールへの樹脂の付着を抑制し、半導体チップを基板に確実に接続可能な半導体装置を提供する。
【解決手段】半導体装置は、第１面と第１面の反対側にある第２面とを有する第１半導体チップを備える。第１接着層は第１半導体チップの第１面に設けられる。第２半導体チップは第３面と該第３面の反対側にある第４面とを有し、第３面に接続バンプを有する。第２半導体チップは第４面において第１接着層を介して第１半導体チップの第１面に接着されている。配線基板は第２半導体チップの第４面側において接続バンプに接続されている。第１樹脂層は第２半導体チップと配線基板との間において接続バンプを被覆し、第３面と第４面との間にある第２半導体チップの側面に設けられている。第１接着層は第２半導体チップの側面の上部を被覆する。第１樹脂層は該側面の下部を被覆する。第１接着層と第１樹脂層は、該側面上において互いに接触している。
【選択図】図２

Description

本実施形態は、半導体装置およびその製造方法に関する。
半導体チップをインタポーザ基板にフリップチップ接続する際に、半導体チップのバンプを被覆するアンダフィルが半導体チップの側面を伝って這い上がってくる。このようなアンダフィルの這い上がりによって、アンダフィルが半導体チップを押圧するマウントツールに付着する問題がある。このような問題に対処するために、マウントツールをフィルムで保護することが考えられる。しかし、この場合、半導体チップごとにフィルムに吸着穴をあける必要があり、スループットが低くなる。また、マウント処理ごとに、フィルムを交換するため、フィルムのコストがかかる。
マスリフローで接続する場合、半導体チップの反りによって、バンプの接続不良が発生するおそれがある。
米国特許第２０１９／３１９０１１号公報 米国特許第２０１８／００７６１８７号公報 特開２０１６−２２５４９２号公報
マウントツールへの樹脂の付着を抑制し、かつ、半導体チップを基板に確実に接続することができる半導体装置とその製造方法を提供する。
本実施形態によつ半導体装置は、第１面と該第１面の反対側にある第２面とを有する第１半導体チップを備える。第１接着層は、第１半導体チップの第１面に設けられている。第２半導体チップは、第３面と該第３面の反対側にある第４面とを有し、第３面に接続バンプを有する。第２半導体チップは、第４面において第１接着層を介して第１半導体チップの第１面に接着されている。配線基板は、第２半導体チップの第４面側において、接続バンプに接続されている。第１樹脂層は、第２半導体チップと配線基板との間において接続バンプを被覆し、第３面と第４面との間にある第２半導体チップの側面に設けられている。第１接着層は、第２半導体チップの側面の上部を被覆する。第１樹脂層は、側面の下部を被覆する。第１接着層と第１樹脂層は、該側面上において互いに接触している。
第１実施形態による半導体装置の構成例を示す断面図。 図１の枠Ｂ１の内部のより詳細な構成を示す断面図。 半導体チップおよび樹脂層の位置関係を示す該略平面図。 第１実施形態による半導体装置の製造方法の一例を示す断面図。 図４に続く、製造方法の一例を示す断面図。 図５に続く、製造方法の一例を示す断面図。 図６に続く、製造方法の一例を示す断面図。 図７に続く、製造方法の一例を示す断面図。 図８に続く、製造方法の一例を示す断面図。 図９に続く、製造方法の一例を示す断面図。 図１０に続く、製造方法の一例を示す断面図。 第２実施形態による半導体装置の製造方法の一例を示す断面図。 図１２に続く、製造方法の一例を示す断面図。 第３実施形態による半導体装置の構成例を示す断面図。 第３実施形態による半導体装置の製造方法の一例を示す断面図。 図１５に続く、製造方法の一例を示す断面図。 第４実施形態による半導体装置の構成例を示す断面図。 第５実施形態による半導体装置の構成例を示す断面図。 第５実施形態による半導体装置の製造方法の一例を示す断面図。 図１９に続く、製造方法の一例を示す断面図。 第５実施形態の変形例による半導体装置の製造方法の一例を示す断面図。 第６実施形態による半導体装置の構成例を示す断面図。 第７実施形態による半導体装置の構成例を示す断面図。 第８実施形態による半導体装置の構成例を示す断面図。 第９実施形態による半導体装置の構成例を示す断面図。 第１０実施形態による半導体装置の構成例を示す断面図。 第１１実施形態による半導体装置の構成例を示す断面図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、基板の上下方向は、半導体チップを搭載する面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態による半導体装置の構成例を示す断面図である。半導体装置１は、半導体チップ１０、１５、２０と、配線基板３０と、接着層４０、４５と、樹脂層５０と、ボンディングワイヤ６０と、封止樹脂７０とを備えている。
半導体装置１は、例えば、ＮＡＮＤ型フラッシュメモリのパッケージである。半導体チップ１０は、例えば、ＮＡＮＤ型フラッシュメモリのメモリチップである。半導体チップ１０は、裏面１０Ａと、裏面１０Ａの反対側にある表面１０Ｂと、裏面１０Ａと表面１０Ｂとの間にある側面１０Ｃとを有する。半導体チップ１０の表面１０Ｂには、半導体素子１１が設けられ、ポリイミド等の保護膜で被覆されている。半導体素子１１は、例えば、メモリセルアレイまたは周辺回路（ＣＭＯＳ（Complementary Metal Oxide Semiconductor） 回路）でよい。メモリセルアレイは、複数のメモリセルを三次元に配置した立体型メモリセルアレイでもよい。また、表面１０Ｂには、半導体素子１１のいずれかに電気的に接続されたパッド１２が設けられている。
接着層４０は、半導体チップ１０の裏面１０Ａに設けられている。接着層４０は、例えば、ＤＡＦ（Die Attachment Film））であり、半導体チップ１０と半導体チップ２０との間を接着する。
半導体チップ２０は、例えば、メモリチップを制御するコントローラチップである。半導体チップ２０は、配線基板に向かう面である裏面２０Ａと、裏面２０Ａの反対側にある表面２０Ｂと、裏面２０Ａと表面２０Ｂとの間にある側面２０Ｃとを有する。半導体チップ２０の裏面２０Ａには、半導体素子２１が設けられ、ポリイミド等の保護膜で被覆されている。半導体素子２１は、例えば、コントローラを構成するＣＭＯＳ回路でよい。裏面２０Ａには、半導体素子２１と電気的に接続されるバンプ２５が設けられている。バンプ２５には、例えば、はんだ等の低抵抗金属材料が用いられている。
半導体チップ２０は、表面２０Ｂにおいて、接着層４０を介して半導体チップ１０の裏面１０Ａに接着されている。
配線基板３０は、図示しないが、例えば、複数の配線層と複数の絶縁層とを含むプリント基板やインタポーザでよい。配線層には、例えば、銅等の低抵抗金属が用いられる。絶縁層には、例えば、ガラスエポキシ樹脂等の絶縁性材料が用いられる。配線基板３０の表面には、配線層のいずれかに電気的に接続されるパッド３２が設けられている。半導体チップ２０の金属バンプ２５は、配線基板３０の表面上のパッド（図示せず）を介して配線層に接続されている。これにより、配線基板３０の配線層を介して、半導体チップ１０、２０を制御することができる。
樹脂層５０は、例えば、アンダフィルまたはＮＣＰ（Non-Conductive Past）等の樹脂である。樹脂層５０は、半導体チップ２０と配線基板３０との間においてバンプ２５を被覆しており、バンプ２５と配線基板３０との間の接続を保護している。また、半導体チップ２０のバンプ２５を配線基板３０に接続する際に、樹脂層５０は、液体で供給される。従って、樹脂層５０は、半導体チップ２０と配線基板３０との間を充填するとともに、半導体チップ２０の側面２０Ｃを伝って這い上がり、該側面２０Ｃの少なくとも下部を被覆する。尚、樹脂層５０の構成については、図２を参照して後で説明する。
半導体チップ１０の表面１０Ｂ上には、他の半導体チップ１５が積層されていてもよい。半導体チップ１５は、接着層４５を介して半導体チップ１０の表面１０Ｂ上に接着されている。半導体チップ１５は、半導体チップ１０と同様の構成を有するメモリチップであってもよく、他の構成の半導体チップであってもよい。また、図では、コントローラチップとしての半導体チップ２０の他、２つの半導体チップ２０、１５が積層されている。しかし、半導体チップの積層数は、３以上であってもよい。また、コントローラチップも配線基板３０の表面に対して平行に複数個配置されていてもよい。
ボンディングワイヤ６０は、半導体チップ１０、１５、２０のパッド１２、１６、３２を接続している。
さらに、封止樹脂７０が、半導体チップ１０、１５、２０、樹脂層５０、ボンディングワイヤ６０等を埋め込み封止している。これにより、半導体装置１は、複数の半導体チップ１０、１５、２０を１つの半導体パッケージとして構成されている。
図２は、図１の枠Ｂ１の内部のより詳細な構成を示す断面図である。本実施形態において、接着層４０は、半導体チップ１０の裏面１０Ａと半導体チップ２０の表面２０Ｂとの間に設けられており、半導体チップ２０の側面２０Ｃの上部を被覆している。即ち、接着層４０は、半導体チップ２０の表面２０Ｂから側面２０Ｃの上部を途中まで被覆している。
一方、樹脂層５０は、上述の通り、半導体チップ２０の裏面２０Ａから側面２０Ｃを伝って這い上がっており、側面２０Ｃの下部を被覆している。即ち、樹脂層５０は、半導体チップ２０の裏面２０Ａから側面２０Ｃの下部を途中まで被覆している。
接着層４０と樹脂層５０とは、側面２０Ｃ上において互いに接触しており、それらの間に封止樹脂７０は入り込んでいない。よって、側面２０Ｃは、接着層４０および樹脂層５０によって被覆されており、封止樹脂７０と接触していない。封止樹脂７０は、接着層４０および樹脂層５０によって半導体チップ２０の側面２０Ｃから離間している。
また、樹脂層５０は、樹脂層５０と半導体チップ２０の側面２０Ｃとの境界部において窪みＲＣを有する。接着層４０は、接着層４０と側面２０Ｃとの境界部において窪みＲＣに対応する突出部ＰＲを有する。このように、窪みＲＣおよび突出部ＰＲが形成されるのは、半導体チップ１０を半導体チップ２０に接着層４０で接着した後に、樹脂層５０が半導体チップ２０の側面２０Ｃを伝って這い上がっているからである。つまり、半導体チップ１０を半導体チップ２０に接着層４０で接着し、半導体チップ２０のバンプ２５を配線基板３０に接続し、その後、樹脂層５０を半導体チップ２０と配線基板３０との間に供給している。あるいは、半導体チップ１０を半導体チップ２０に接着層４０で接着し、樹脂層５０を配線基板３０上に塗布し、その後、樹脂層５０内に半導体チップ２０のバンプ２５を入れて配線基板３０に接続している。このような半導体装置１の製造工程順によって、窪みＲＣおよび突出部ＰＲが形成される。
また、半導体チップ２０は、樹脂層５０に接触するよりも先に、接着層４０に接着される。従って、接着層４０が半導体チップ２０の表面２０Ｂの全体を被覆する。一方、樹脂層５０は半導体チップ２０の表面２０Ｂに接触していない。即ち、半導体チップ２０の表面２０Ｂと接着層４０との間に樹脂層５０は入り込まず、介在していない。
図３は、半導体チップ１０、２０および樹脂層５０の位置関係を示す該略平面図である。半導体チップ１０は、半導体チップ２０よりも大きく、半導体チップ１０の表面１０Ｂの上方から見たとき、半導体チップ１０の外縁は、半導体チップ２０の外縁よりも外側ある。樹脂層５０は、半導体チップ２０の裏面２０Ａおよび側面２０Ｃに設けられ、半導体チップ２０の周囲を囲むように設けられている。樹脂層５０は、図１に示すように、半導体チップ１０の裏面１０Ａと配線基板３０との間にも設けられている。樹脂層５０は、半導体チップ２０の裏面２０Ａ側から這い上がっているので、その側面が順テーパー状になっている。接着層４０近傍においては、樹脂層５０は、接着層４０の底面に沿って順テーパー状に逆方向の傾斜を有する。
次に、本実施形態による半導体装置１の製造方法について説明する。
図４〜図１１は、第１実施形態による半導体装置の製造方法の一例を示す断面図である。
まず、半導体チップ１０の表面１０Ｂにグラインド樹脂テープＴＰ１を貼り付ける。次に、図４に示すように、グラインド樹脂テープＴＰ１で半導体チップ１０の表面１０Ｂの半導体素子１１を保護しながら、ＣＭＰ（Chemical Mechanical Polishing）法を用いて半導体チップ１０の裏面１０Ａを研磨し薄化する。このとき、半導体チップ１０は、まだ個片化されておらず、半導体ウェハ（半導体基板）１０Ｗの状態である。ＣＭＰのグラインダＧＤで、半導体ウェハ１０Ｗの裏面１０Ａを研磨する。このとき半導体ウェハ１０Ｗは他に機械的に研削、研磨し薄化してもよいし、ウェットエッチングで薄化してもよい。
次に、半導体ウェハ１０Ｗの裏面１０Ａに接着層４０を接着する。次に、図５に示すように、ダイシング樹脂テープＴＰ２上に半導体ウェハ１０Ｗの裏面１０Ａを、接着層４０を介して貼り付ける。
次に、図６に示すように、ダイシング樹脂テープＴＰ２上で、半導体ウェハ１０Ｗをダイシングして半導体ウェハ１０Ｗを半導体チップ１０に個片化する。このとき、半導体ウェハ１０Ｗの表面１０Ｂが上方に向いているので、ダイシングのアライメントが容易になる。ダイシングは、レーザダイシングまたはブレードダイシングで実行すればよい。ダイシング樹脂テープＴＰ２を拡張させることによって、半導体ウェハ１０Ｗを半導体チップ１０に個片化してもよい。
次に、図７に示すように、ダイシング後の半導体チップ１０の表面１０Ｂに他の樹脂テープＴＰ３を貼り付けて、半導体チップ１０を樹脂テープＴＰ３へ移動させる。これにより、接着層４０からダイシング樹脂テープＴＰ２が除去され、接着層４０が露出される。
次に、図８に示すように、半導体チップ２０の表面２０Ｂを半導体チップ１０の裏面１０Ａの接着層４０に接着する。半導体チップ２０の裏面２０Ａには、バンプ２５が設けられている。半導体チップ２０は、半導体チップ１０のそれぞれに対応するように接着される。
次に、図９に示すように、配線基板３０の表面のバンプ２５の接続位置に液状の樹脂層５０の材料を塗布する。樹脂層５０には、例えば、アンダフィル材またはＮＣＰを用いる。樹脂層５０の材料は、還元剤を含むＮＣＰであってもよい。あるいは、還元剤（フラックス）をバンプ２５に供給した後、バンプ２５を樹脂層５０に接触させながら配線基板３０にフリップチップ接続してもよい。還元剤によってバンプ２５の表面の金属酸化膜を除去しながら、半導体チップ２０を配線基板３０にフリップチップ接続することができる。これにより、バンプ２５と配線基板３０のパッドとの接触不良を抑制する。
次に、図８の半導体チップ１０、２０をマウントツールＭＴでピックアップする。図１０に示すように、マウントツールＭＴは、半導体チップ１０の裏面１０Ａおよび半導体チップ２０の裏面２０Ａを配線基板３０の表面に対向させて、半導体チップ２０のバンプ２５を樹脂層５０に接触させる。さらに、マウントツールＭＴは、バンプ２５を樹脂層５０内で配線基板３０に接続する。熱処理により、バンプ２５を配線基板３０のパッドに接続する。このとき、樹脂層５０は、半導体チップ２０の側面２０Ｃを伝って這い上がる。しかし、半導体チップ２０の表面２０Ｂは接着層４０で被覆されているため、樹脂層５０が表面２０Ｂに付着することはない。樹脂層５０は、半導体チップ２０と配線基板３０との間においてバンプ２５を被覆し、半導体チップ２０の側面２０Ｃの下部に形成される。
尚、半導体チップ２０の厚みは、例えば、２０μｍ〜７０μｍであることが好ましい。半導体チップ２０の厚みが２０μｍ未満の場合、半導体チップ２０に形成されたトランジスタの空乏層の影響で、半導体チップの動作が困難となる。一方、半導体チップ２０の厚みが７０μｍを超える場合、樹脂層５０は、接着層４０まで達しない場合がある。この場合、半導体チップ２０の側面２０Ｃが樹脂層５０で被覆されず、保護されないおそれがある。この場合、封止樹脂７０が半導体チップ２０の側面２０Ｃに接触するおそれがある。
さらに、マウントツールＭＴは、他の半導体チップ１５を半導体チップ１０上に積層する。半導体チップ１５は、接着層４５によって半導体チップ１０の表面１０Ｂ上に接着される。
次に、ボンディングワイヤ６０を用いて、半導体チップ１０、１５、２０および配線基板３０のパッドを接続する。その後、モールド成形工程において、封止樹脂７０で配線基板３０上の半導体チップ１０、２０、１５を樹脂封止する。これにより、図１に示す半導体装置１のパッケージが完成する。
このように、本実施形態によれば、半導体チップ２０は、半導体チップ１０上に接着された後、配線基板３０上に半導体チップ１０とともにフリップチップ接続される。
もし、半導体チップ２０のみを配線基板３０にフリップチップ接続する場合、マウントツールＭＴは、半導体チップ２０を吸着して、配線基板３０上の樹脂層５０に接触させながらバンプ２５を配線基板３０に接続する。この場合、樹脂層５０が半導体チップ２０の側面２０Ｃを伝って這い上がってくる。アンダフィルがマウントツールＭＴに付着しないように、マウントツールの表面をフィルム（図示せず）で保護することが考えられる。しかし、この場合、上述のとおり、半導体チップ２０ごとにフィルムに吸着穴をあける必要があり、スループットが低くなる。また、マウント処理ごとに、フィルムを交換するため、フィルムのコストがかかる。さらに、樹脂層５０が半導体チップ２０の表面２０Ｂ上にも回り込み、半導体チップ２０と接着層４０との間に樹脂層５０が入り込んでしまう。この場合、信頼性試験の吸湿リフローにおいて、半導体チップ２０と接着層４０とが剥離するおそれがある。
これに対し、本実施形態による製造方法では、半導体チップ２０は、半導体チップ１０上に接着された後、配線基板３０上に半導体チップ１０とともにフリップチップ接続される。このように、半導体チップ１０、２０の積層工程と、半導体チップ２０のフリップチップ接続工程との順序を逆にする。これにより、樹脂層５０は、半導体チップ２０の側面２０Ｃを伝って這い上がっても、半導体チップ１０に妨げられてマウントツールＭＴまでは到達しない。従って、本実施形態は、マウントツールＭＴを被覆するフィルムを必要とせず、スループットを短縮し、かつ、製造コストを低減させることができる。
また、半導体チップ１０、２０の積層工程を半導体チップ２０のフリップチップ接続工程よりも先に実行するので、樹脂層５０は半導体チップ２０の表面２０Ｂ上に回り込まない。即ち、樹脂層５０が半導体チップ２０の側面２０Ｃを這い上がっても、半導体チップ２０の表面２０Ｂには、接着層４０がすでに接着されているので、樹脂層５０は、半導体チップ２０の表面２０Ｂに接触しない。一方、接着層４０は、図２に示すように、半導体チップ２０の裏面２０Ａおよびその側面２０Ｃの上部にも接触している。よって、半導体チップ２０と接着層４０との密着性が向上し、信頼性試験の吸湿リフローにおいて、半導体チップ２０と接着層４０とが剥離することを抑制することができる。
半導体チップ１０の表面１０Ｂの上方から見たとき、半導体チップ１０は、半導体チップ２０よりも大きく、半導体チップ１０の外縁は、半導体チップ２０の外縁の外側にあることが好ましい。これにより、樹脂層５０が、マウントツールＭＴへ達することをより効果的に抑制することができる。
ただし、半導体チップ１０は、必ずしも半導体チップ２０よりも大きくなくても構わない。半導体チップ１０の大きさが半導体チップ２０の大きさと等しいかそれより小さくても、半導体チップ１０は、マウントツールＭＴと半導体チップ２０との距離を、その厚みの分だけ離すことができる。従って、半導体チップ１０、２０の積層工程と、半導体チップ２０のフリップチップ接続工程との順序を逆にするだけでも、本実施形態の効果は得ることができる。
樹脂層５０は、半導体チップ２０の裏面２０Ａと配線基板３０との間においてバンプ２５の周囲を満たすように設けられる。さらに、樹脂層５０は、図２に示すように、半導体チップ２０の側面２０Ｃを伝って接着層４０の底面の一部に接触する。これにより、半導体チップ２０の側面２０Ｃを良好に保護することができる。
半導体チップ２０は、半導体チップ１０に接着された状態で配線基板３０へフリップチップ接続される。従って、半導体チップ２０の厚みが７０μｍ以下で薄くても、半導体チップ２０の反りは半導体チップ１０によって矯正される。その結果、フリップチップ接続において、バンプ２５は配線基板３０に確実に接続され得る。
（第２実施形態）
第１実施形態では、図５および図６に示すように、ダイシングのアライメントのために、樹脂テープＴＰ１から樹脂テープＴＰ２へ半導体ウェハ１０Ｗを移動させて、半導体ウェハ１０Ｗの表面１０Ｂを上に向けている。
しかし、例えば、赤外線等を用いてアライメントする場合、半導体ウェハ１０Ｗの裏面１０Ａからアライメントが可能である。この場合、樹脂テープＴＰ１から樹脂テープＴＰ２へ半導体ウェハ１０Ｗを移動させる必要がない。従って、第２実施形態では、樹脂テープＴＰ１を共通に用いて、半導体ウェハ１０Ｗの研磨、ダイシングおよび半導体チップ２０の貼り付けを行っている。
図１２および図１３は、第２実施形態による半導体装置の製造方法の一例を示す断面図である。図４に示すように、樹脂テープＴＰ１上に半導体ウェハ１０Ｗの表面１０Ｂを貼り付け、そのまま樹脂テープＴＰ１上において、半導体ウェハ１０Ｗの裏面１０Ａを研磨し、裏面１０Ａに接着層４０を形成する。
図１２および図１３に示すように、半導体ウェハ１０Ｗを樹脂テープＴＰ１に貼り付けたまま、半導体ウェハ１０Ｗをダイシングして半導体ウェハ１０Ｗを半導体チップ１０に個片化する。次に、図８に示すように、半導体チップ２０の表面２０Ｂを半導体チップ１０の裏面１０Ａの接着層４０に接着する。その後、図９〜図１１に示す工程を経て、図１に示す半導体装置１のパッケージが完成する。
第２実施形態によれば、樹脂テープを頻繁に変更する必要がないので、スループットをさらに短縮し、かつ、製造コストをさらに削減することができる。
第２実施形態の構成は、第１実施形態の構成と同様でよい。従って、第２実施形態は、第１実施形態の効果も得ることができる。
（第３実施形態）
図１４は、第３実施形態による半導体装置の構成例を示す断面図である。第３実施形態によれば、接着層４０が半導体チップ２０の表面２０Ｂのサイズで設けられている。接着層４０は、半導体チップ１０の裏面１０Ａの全体には設けられておらず、その一部の領域に設けられる。第３実施形態のその他の構成は、第１または第２実施形態の対応する構成と同様でよい。従って、第３実施形態は、第１または第２実施形態と同様の効果を得ることができる。
図１５および図１６は、第３実施形態による半導体装置の製造方法の一例を示す断面図である。図４の工程を経た後、図１５に示すように、半導体ウェハ１０Ｗを樹脂テープＴＰ１に貼り付けたまま、半導体ウェハ１０Ｗをダイシングして半導体ウェハ１０Ｗを半導体チップ１０に個片化する。このとき、半導体ウェハ１０Ｗには、接着層４０は貼り付けられていない。
図１５では図示しないが、接着層４０は、半導体チップ２０に貼り付けられている。即ち、接着層４０は、半導体チップ２０がダイシングされる前に半導体ウェハの表面２０Ｂに貼り付けられている。この半導体ウェハをダイシングで個片化することによって、接着層４０を有する半導体チップ２０が形成される。接着層４０は、ダイシングによって、半導体チップ２０と同じサイズに切断される。
次に、図１６に示すように、半導体チップ２０を半導体チップ１０の裏面１０Ａ上に配置する。これにより、半導体チップ２０は、半導体チップ１０の裏面１０Ａ上に接着層４０によって貼り付けられる。
その後、図９〜図１１に示す工程を経て、図１４に示す半導体装置１のパッケージが完成する。
第３実施形態では、接着層４０が半導体チップ１０の裏面１０Ａ全体を被覆していない。しかし、接着層４０は、半導体チップ１０と半導体チップ２０との間の全体を埋めている。従って、第３実施形態でも、樹脂層５０は、半導体チップ２０の表面２０Ｂに接触しない。よって、第３実施形態は、第１実施形態の効果を得ることができる。また、第３実施形態は、第２実施形態と同様に、樹脂テープを頻繁に変更する必要がないので、第２実施形態と同様の効果も得ることができる。
（第４実施形態）
図１７は、第４実施形態による半導体装置の構成例を示す断面図である。第４実施形態によれば、樹脂層５０が、半導体チップ１０の裏面１０Ａの直下に全体に設けられている。即ち、樹脂層５０は、半導体チップ１０の裏面１０Ａと配線基板３０の表面との間に全体的に充填されている。
樹脂層５０は、図９に示す工程において、配線基板３０上に供給する樹脂層５０の液体材料の量を、半導体チップ１０の裏面１０Ａと配線基板３０の表面との間の空間の容積と略等しくなるようにすればよい。あるいは、樹脂層５０の液体材料は、半導体チップ２０を半導体チップ１０とともに配線基板３０上にフリップチップ接続した後に、半導体チップ１０の裏面１０Ａと配線基板３０の表面との間の空間を埋めるように供給されてもよい。
樹脂層５０は固化すると、半導体チップ１０を支持することができる。よって、第４実施形態では、後述するスペーサチップが不要になる。第４実施形態のその他の構成は、第１実施形態と同様でよい。これにより、第４実施形態は、第１実施形態と同様の効果を得ることができる。
（第５実施形態）
図１８は、第５実施形態による半導体装置の構成例を示す断面図である。第５実施形態によれば、スペーサチップ８０が、半導体チップ２０の両側に配置されている。スペーサチップ８０は、半導体チップ１０の裏面１０Ａの直下に設けられている。即ち、半導体チップ２０の周囲において、スペーサチップ８０は、半導体チップ１０と配線基板３０との間に設けられている。半導体チップ１０の表面１０Ｂの上方から見たときに、スペーサチップ８０は、半導体チップ２０の周囲を囲むように四角形の枠形状を有してもよい。あるいは、スペーサチップ８０は、半導体チップ２０の四方に分割して配置されていてもよい。
スペーサチップ８０の裏面は、配線基板３０の表面上に接着層４７によって接着されている。また、スペーサチップ８０の表面は、半導体チップ１０の裏面１０Ａにおいて接着層４０に接着されている。半導体チップ１０と配線基板３０との間においてスペーサチップ８０の周囲には、封止樹脂７０が埋め込まれている。
スペーサチップ８０は、半導体チップ２０と略等しい厚みを有する。また、スペーサチップ８０は、半導体チップ２０の基板（例えば、シリコン基板）と同じ材料でよい。よって、スペーサチップ８０は、半導体チップ２０の周囲において、半導体チップ１０を支持することができ、半導体チップ１０の反りを矯正し半導体チップ１０を平坦にすることができる。第５実施形態のその他の構成は、第１実施形態と同様でよい。これにより、第５実施形態は、さらに第１実施形態と同様の効果を得ることができる。
図１９および図２０は、第５実施形態による半導体装置の製造方法の一例を示す断面図である。図４〜図８の工程を経た後、図１９に示すように、スペーサチップ８０を半導体チップ２０の周囲の接着層４０上に接着する。スペーサチップ８０には、予め接着層４７が設けられている。次に、図９に示す工程を経た後、半導体チップ１０、２０をマウントツールＭＴでピックアップする。次に、図２０に示すように、半導体チップ１０の裏面１０Ａおよび半導体チップ２０の裏面２０Ａを配線基板３０の表面に対向させて、半導体チップ２０を配線基板３０にフリップチップ接続する。半導体チップ２０のバンプ２５を配線基板３０に接続する際に、スペーサチップ８０を半導体チップ１０と配線基板３０との間に設ける。接着層４７は、半導体チップ２０を配線基板３０にフリップチップ接続する際にスペーサチップ８０を配線基板３０に接着する。
その後、図１１の工程を経て、図１８に示す半導体装置１が完成する。
第５実施形態によれば、スペーサチップ８０は、半導体チップ２０の周囲において、半導体チップ１０を支持することができ、半導体チップ１０の反りを矯正し半導体チップ１０を平坦にすることができる。
（変形例）
図２１は、第５実施形態の変形例による半導体装置の製造方法の一例を示す断面図である。本変形例では、スペーサチップ８０を配線基板３０上に予め接着しておく。その後、図１０および図１１に示す工程を経て、半導体チップ２０を配線基板３０上にフリップチップ接続する。これにより、第５実施形態と同様の構造を有する半導体装置１が得られる。
（第６実施形態）
図２２は、第６実施形態による半導体装置の構成例を示す断面図である。第６実施形態は、第４および５実施形態の組み合わせである。第６実施形態によれば、第５実施形態と同様に、半導体チップ２０の周囲において、スペーサチップ８０は、半導体チップ１０と配線基板３０との間に設けられている。
さらに、樹脂層５０が、半導体チップ１０の裏面１０Ａと配線基板３０の表面との間に全体的に充填されている。これにより、半導体チップ２０およびスペーサチップ８０の周囲（側面）は、樹脂層５０によって被覆され保護される。
第６実施形態のその他の構成は、第４または第５実施形態と同様でよい。従って、第６実施形態は、第４および第５実施形態の効果を得ることができる。
（第７実施形態）
図２３は、第７実施形態による半導体装置の構成例を示す断面図である。第７実施形態は、第３実施形態に第５実施形態のスペーサチップ８０を組み合わせた実施形態である。従って、接着層４０は、半導体チップ２０の表面２０Ｂのサイズで設けられており、半導体チップ２０の表面２０Ｂと半導体チップ１０の裏面１０Ａとの間にのみ設けられている。さらに、半導体チップ２０の周囲において、スペーサチップ８０は、半導体チップ１０と配線基板３０との間に設けられている。従って、スペーサチップ８０と半導体チップ１０との間には、接着層４０が設けられておらず、封止樹脂７０が充填されている。
第７実施形態のその他の構成は、第３または第５実施形態の対応する構成と同様でよい。従って、第７実施形態は、第３および第５実施形態の効果を得ることができる。
尚、第７実施形態では、スペーサチップ８０は、接着層４０によって半導体チップ１０に接着されていない。従って、第７実施形態の製造方法において、第７実施形態のスペーサチップ８０は、上記第５実施形態の変形例のように、配線基板３０上に接着層４７で予め接着しておけばよい。これにより、スペーサチップ８０は、配線基板３０の所定位置に接着層４７によって固定される。
（第８実施形態）
図２４は、第８実施形態による半導体装置の構成例を示す断面図である。第８実施形態では、第５実施形態のスペーサチップ８０の下に接着層４７が設けられていない。スペーサチップ８０と配線基板３０との間には、封止樹脂７０が充填されている。一方、スペーサチップ８０は、接着層４０に接着している。
第８実施形態のその他の構成は、第５実施形態の対応する構成と同様でよい。従って、第８実施形態は、第５実施形態の効果を得ることができる。
尚、第８実施形態では、接着層４７が設けられていないので、第８実施形態の製造方法では、スペーサチップ８０は、第５実施形態と同様に、接着層４０を介して半導体チップ１０に接着される。これにより、スペーサチップ８０は、半導体チップ２０のフリップチップ接続の際に、配線基板３０の所定位置に配置される。
（第９実施形態）
図２５は、第９実施形態による半導体装置の構成例を示す断面図である。第９実施形態では、第８実施形態の接着層４０が半導体チップ２０およびスペーサチップ８０において連続しておらずそれぞれ分離されている。従って、接着層４０は、半導体チップ２０と半導体チップ１０との間、および、スペーサチップ８０と半導体チップ１０との間のそれぞれに対応して設けられている。第９実施形態のその他の構成は、第８実施形態の対応する構成と同様でよい。従って、第９実施形態は、第８実施形態の効果を得ることができる。
尚、第９実施形態の製造方法では、スペーサチップ８０に接着層４０を予め設けて、スペーサチップ８０を半導体チップ１０に接着する。これにより、スペーサチップ８０は、半導体チップ２０のフリップチップ接続の際に、配線基板３０の所定位置に配置される。
（第１０実施形態）
図２６は、第１０実施形態による半導体装置の構成例を示す断面図である。第１０実施形態では、第４および図１０実施形態の組み合わせである。第１０実施形態によれば、半導体チップ２０およびスペーサチップ８０の周囲において、樹脂層５０が、半導体チップ１０の裏面１０Ａと配線基板３０の表面との間に全体的に充填されている。これにより、半導体チップ２０およびスペーサチップ８０の周囲（側面）は、樹脂層５０によって被覆され保護される。さらに、スペーサチップ８０と配線基板３０との間にも、樹脂層５０が充填される。
第１０実施形態のその他の構成は、１０実施形態の対応する構成と同様でよい。従って、第１０実施形態は、第４および第９実施形態の効果を得ることができる。
（第１１実施形態）
図２７は、第１１実施形態による半導体装置の構成例を示す断面図である。第１１実施形態では、第４および第７実施形態の組み合わせである。第１１実施形態によれば、半導体チップ２０およびスペーサチップ８０の周囲において、樹脂層５０が、半導体チップ１０の裏面１０Ａと配線基板３０の表面との間に全体的に充填されている。これにより、半導体チップ２０およびスペーサチップ８０の周囲（側面）は、樹脂層５０によって被覆され保護される。さらに、スペーサチップ８０と半導体チップ１０との間にも、樹脂層５０が充填される。
第１１実施形態のその他の構成は、第７実施形態の対応する構成と同様でよい。従って、第１１実施形態は、第４および第７実施形態の効果を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ 半導体装置、１０、１５、２０ 半導体チップ、３０ 配線基板、４０、４５ 接着層、５０ 樹脂層、６０ ボンディングワイヤ、７０ 封止樹脂、８０ スペーサチップ

Claims (9)

  1. 第１面と該第１面の反対側にある第２面とを有する第１半導体チップと、
    前記第１半導体チップの前記第１面に設けられた第１接着層と、
    第３面と該第３面の反対側にある第４面とを有し、前記第３面に接続バンプを有する第２半導体チップであって、前記第４面において前記第１接着層を介して前記第１半導体チップの前記第１面に接着された第２半導体チップと、
    前記第２半導体チップの前記第３面側において、前記接続バンプに接続された配線基板と、
    前記第２半導体チップと前記配線基板との間において前記接続バンプを被覆し、前記第３面と前記第４面との間にある前記第２半導体チップの側面に設けられた第１樹脂層とを備え、
    前記第１接着層は、前記第２半導体チップの前記側面の上部を被覆し、
    前記第１樹脂層は、該側面の下部を被覆し、
    前記第１接着層と前記第１樹脂層は、該側面上において互いに接触している、半導体装置。
  2. 前記第１樹脂層は、該第１樹脂層と前記第２半導体チップの前記側面との境界部において窪みを有し、
    前記第１接着層は、該第１接着層と前記第２半導体チップの前記側面との境界部において前記窪みに対応する突出部を有する、請求項１に記載の半導体装置。
  3. 前記第１樹脂層は、前記第２半導体チップの前記第３面から前記側面の途中まで被覆している、請求項１または請求項２に記載の半導体装置。
  4. 前記第１接着層は、前記第２半導体チップの前記第４面から前記側面の途中まで被覆している、請求項１から請求項３のいずれか一項に記載の半導体装置。
  5. 前記第１半導体チップの前記第２面の上方から見たときに、前記第１半導体チップの外縁は、前記第２半導体チップの外縁よりも外側にあり、
    前記第１樹脂層は、前記第１半導体チップの前記第１面と前記配線基板との間に設けられている、請求項１から請求項４のいずれか一項に記載の半導体装置。
  6. 前記第１半導体チップの前記第２面の上方から見たときに、前記第１半導体チップの外縁は、前記第２半導体チップの外縁よりも外側にあり、
    前記第２半導体チップの周囲において、前記第１半導体チップと前記配線基板との間に設けられた第３半導体チップをさらに備えている、請求項１から請求項５のいずれか一項に記載の半導体装置。
  7. 前記第１半導体チップの前記第２面の上方から見たときに、前記第１半導体チップの外縁は、前記第２半導体チップの外縁よりも外側にあり、
    前記第２半導体チップの周囲において、前記第１半導体チップと前記配線基板との間に設けられた第３半導体チップと、
    前記第１半導体チップと前記配線基板との間において前記第３半導体チップの周囲を埋め込む第２樹脂層とをさらに備えている、請求項１から請求項４のいずれか一項に記載の半導体装置。
  8. 第１面と該第１面の反対側にある第２面とを有する第１半導体基板の該第１面に第１接着層を形成し、
    前記第１半導体基板を複数の第１半導体チップに個片化し、
    第３面と該第３面の反対側にある第４面とを有し、前記第３面に接続バンプを有する第２半導体チップの該第４面を前記第１接着層に接着し、
    前記第１半導体チップの前記第１面を配線基板に対向させて前記第２半導体チップの前記接続バンプを配線基板に接続し、
    前記第２半導体チップと前記配線基板との間において前記接続バンプを被覆し、前記第２半導体チップの側面の下部に第１樹脂層を形成することを具備する、半導体装置の製造方法。
  9. 第１樹脂テープ上に前記第１半導体基板の前記第２面を貼り付け、前記第１半導体基板の前記第１面を研磨し、前記第１面に前記第１接着層を形成し、
    第２樹脂テープ上に前記第１半導体基板の前記第１面を、前記第１接着層を介して貼り付け、前記第１半導体基板を前記第１半導体チップに個片化し、
    第３樹脂テープ上に前記第１半導体チップの前記第２面を貼り付け、前記第２半導体チップの前記第４面を前記第１半導体チップの前記第１面の前記第１接着層に接着し、
    前記配線基板上に前記第１樹脂層の材料を塗布し、
    前記第１半導体チップの前記第１面を前記配線基板に対向させて前記第２半導体チップの前記接続バンプを前記第１樹脂層内で前記配線基板に接続する、請求項８に記載の方法。
JP2020024545A 2020-02-17 2020-02-17 半導体装置およびその製造方法 Pending JP2021129083A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020024545A JP2021129083A (ja) 2020-02-17 2020-02-17 半導体装置およびその製造方法
TW109124899A TWI770562B (zh) 2020-02-17 2020-07-23 半導體裝置及其製造方法
CN202010823141.9A CN113270375B (zh) 2020-02-17 2020-08-17 半导体装置及其制造方法
US17/007,849 US11302675B2 (en) 2020-02-17 2020-08-31 Semiconductor device and method for manufacturing the same
US17/701,328 US11705436B2 (en) 2020-02-17 2022-03-22 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020024545A JP2021129083A (ja) 2020-02-17 2020-02-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2021129083A true JP2021129083A (ja) 2021-09-02

Family

ID=77227691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020024545A Pending JP2021129083A (ja) 2020-02-17 2020-02-17 半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US11302675B2 (ja)
JP (1) JP2021129083A (ja)
CN (1) CN113270375B (ja)
TW (1) TWI770562B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023190235A1 (ja) * 2022-03-30 2023-10-05 株式会社レゾナック 半導体用接着フィルム、ダイシングダイボンディングフィルム、及び半導体装置を製造する方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210144302A (ko) * 2020-05-22 2021-11-30 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20220022917A (ko) * 2020-08-19 2022-03-02 삼성전자주식회사 반도체 패키지
JP2022137337A (ja) * 2021-03-09 2022-09-22 キオクシア株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127649U (ja) 1991-05-10 1992-11-20 沖電気工業株式会社 フリツプチツプ実装構造
JP3689694B2 (ja) * 2002-12-27 2005-08-31 松下電器産業株式会社 半導体装置及びその製造方法
US20070126085A1 (en) * 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP2008071953A (ja) * 2006-09-14 2008-03-27 Nec Electronics Corp 半導体装置
JP2012191062A (ja) * 2011-03-11 2012-10-04 Toshiba Corp 半導体装置
JP5827043B2 (ja) 2011-06-28 2015-12-02 新光電気工業株式会社 電子部品の実装方法
JP6163421B2 (ja) * 2013-12-13 2017-07-12 株式会社東芝 半導体装置、および、半導体装置の製造方法
JP2015176906A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法
JP6415365B2 (ja) * 2014-03-28 2018-10-31 株式会社ジェイデバイス 半導体パッケージ
JP2016225492A (ja) 2015-06-01 2016-12-28 株式会社デンソー 半導体パッケージ
JP2017112325A (ja) * 2015-12-18 2017-06-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法
US10734350B2 (en) * 2016-05-09 2020-08-04 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device
JP6753743B2 (ja) 2016-09-09 2020-09-09 キオクシア株式会社 半導体装置の製造方法
US11127716B2 (en) 2018-04-12 2021-09-21 Analog Devices International Unlimited Company Mounting structures for integrated device packages

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023190235A1 (ja) * 2022-03-30 2023-10-05 株式会社レゾナック 半導体用接着フィルム、ダイシングダイボンディングフィルム、及び半導体装置を製造する方法
WO2023188170A1 (ja) * 2022-03-30 2023-10-05 株式会社レゾナック 半導体用接着フィルム、ダイシングダイボンディングフィルム、及び半導体装置を製造する方法

Also Published As

Publication number Publication date
CN113270375B (zh) 2024-02-09
TW202133355A (zh) 2021-09-01
US20220216184A1 (en) 2022-07-07
TWI770562B (zh) 2022-07-11
US11302675B2 (en) 2022-04-12
US20210257336A1 (en) 2021-08-19
CN113270375A (zh) 2021-08-17
US11705436B2 (en) 2023-07-18

Similar Documents

Publication Publication Date Title
JP5908030B2 (ja) 貫通電極を有する半導体パッケージ及びその製造方法
CN113270375B (zh) 半导体装置及其制造方法
KR100699649B1 (ko) 반도체장치 및 그 제조방법
US8860215B2 (en) Semiconductor device and method of manufacturing the same
US20160079222A1 (en) Semiconductor device having terminals formed on a chip package including a plurality of semiconductor chips and manufacturing method thereof
JP2002289769A (ja) 積層型半導体装置およびその製造方法
KR20200035322A (ko) 와이어 본드를 사용하는 하이브리드 부가 구조 적층형 메모리 다이
KR20170019967A (ko) 반도체 패키지 및 그 제조 방법
JP4607531B2 (ja) 半導体装置の製造方法
TW201535542A (zh) 半導體裝置之製造方法及半導體裝置
US8785297B2 (en) Method for encapsulating electronic components on a wafer
TWI612589B (zh) 半導體裝置及其製造方法
TWI798519B (zh) 半導體裝置及其製造方法
TWI777337B (zh) 半導體裝置及半導體裝置的製造方法
CN110797334B (zh) 半导体装置及其制造方法
JP2004063516A (ja) 半導体装置の製造方法
JP4778667B2 (ja) アンダーフィル用シート材、半導体チップのアンダーフィル方法および半導体チップの実装方法
JP2007142128A (ja) 半導体装置およびその製造方法
JP7088242B2 (ja) 半導体装置及び半導体装置の製造方法
JP2023180531A (ja) 半導体装置およびその製造方法
JP4452767B2 (ja) 半導体装置およびその製造方法
JP2002289766A (ja) 積層型半導体装置およびその製造方法
KR100577015B1 (ko) 반도체 소자의 적층 칩 패키지 및 그 제조 방법
CN116313844A (zh) 基于面板形态的芯片封装方法和芯片封装件
KR20080084282A (ko) 반도체 칩과 이의 제조방법 및 이를 이용한 반도체 패키지