JP3666591B2 - 半導体チップ搭載用基板の製造方法 - Google Patents

半導体チップ搭載用基板の製造方法 Download PDF

Info

Publication number
JP3666591B2
JP3666591B2 JP2002025528A JP2002025528A JP3666591B2 JP 3666591 B2 JP3666591 B2 JP 3666591B2 JP 2002025528 A JP2002025528 A JP 2002025528A JP 2002025528 A JP2002025528 A JP 2002025528A JP 3666591 B2 JP3666591 B2 JP 3666591B2
Authority
JP
Japan
Prior art keywords
insulating layer
etching
metal plate
bga
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002025528A
Other languages
English (en)
Other versions
JP2003229512A (ja
Inventor
利秀 伊藤
Original Assignee
株式会社トッパンＮｅｃサーキットソリューションズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社トッパンＮｅｃサーキットソリューションズ filed Critical 株式会社トッパンＮｅｃサーキットソリューションズ
Priority to JP2002025528A priority Critical patent/JP3666591B2/ja
Priority to US10/349,975 priority patent/US20030155638A1/en
Publication of JP2003229512A publication Critical patent/JP2003229512A/ja
Priority to US11/029,676 priority patent/US7303978B2/en
Application granted granted Critical
Publication of JP3666591B2 publication Critical patent/JP3666591B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップを搭載する基板の製造方法に関し、具体的には、ＢＧＡ（Ball Grid Array）タイプのパッケージの半導体装置に用いられる多層配線基板の製造方法に関する。
【０００２】
【従来の技術】
従来、半導体チップを搭載してＢＧＡタイプの半導体装置を構成するための基板としては、ガラスエポキシ多層配線板や、金属板からなる支持板上に導体層と絶縁層を繰り返し積層した後支持板を除去して形成されたビルドアップ多層配線基板などが用いられている。
【０００３】
ガラスエポキシ多層配線板は、耐熱性の低い有機材料をベースとしているため、加熱時に反りや歪みを生じ、配線基板製造における微細配線化の障害となったり、部品実装後の長期的接続信頼性の劣化の原因となるという欠点を有している。この欠点を解消したビルドアップ多層配線基板は、平坦な金属板の片面にビルドアップ法によって多層回路を形成することによって、熱による反りや歪みの要因をなくして、微細配線化を製造面で可能にするとともに、長期的接続信頼性を改善している。
【０００４】
金属板上にＢＧＡパッド（電極パッド）を形成した後、ビルドアップ法により多層回路化し、その後金属板を除去する方法は、特開２００１−３６２３８号公報，特開２００１−４４５７８号公報，特開２００１−４４５８３号公報，特開２００１−４４５８９号公報に開示されている。これらの公報に記載されているＢＧＡパッケージ（図１７参照）の製造方法によると、図示しない金属板上にＢＧＡパッド３１を形成した後、その上に導電層３２を形成し、さらにその上に絶縁層３３を形成するとともに、絶縁層３３を貫通するヴィア３４を形成している。図示しないが、このヴィア３４上にＬＳＩ等の半導体チップを搭載し、金属板を除去する。導電層３２は、ＢＧＡパッド３１の直上に位置しＢＧＡパッド３１以上の面積を有する接続端子部３２ａと、接続端子部３２ａから延びてヴィア３４に至る配線３２ｂとを含む。
【０００５】
【発明が解決しようとする課題】
図１７に示す構造では、導電層３２がＢＧＡパッド３１上に直接形成されているので、ヴィア３４を介して半導体チップに接続するための配線３２ｂは、他のＢＧＡパッド３１と短絡しないようにその形成位置が制限される。すなわち、多数存在する他のＢＧＡパッド３１上には配線が形成できず、他のＢＧＡパッド３１の存在しないエリアのみに配線を形成しなければならない。もちろん、他の接続端子部３２ａと接触しないように形成しなければならない。そのため、列状に配置された複数のＢＧＡパッド３１から半導体チップまで個々に接続する配線３２ｂは、あまり高密度化できないという欠点がある。具体的な配線３２ｂ形成方法の一例として、ＢＧＡパッド３１の列数とそれに対応する配線３２ｂを、表１に示している。なお、ＢＧＡパッド３１は、直径２５０μｍ、ピッチ０．５ｍｍであり、ヴィア３４の直径は７５μｍである。
【０００６】
【表１】
Figure 0003666591
表１に示すように、ＢＧＡパッド３１の列数が増加するにつれて配線３２ｂの幅および間隔が小さくなる。製造上の問題で、配線３２ｂの幅および間隔が２０μｍ以下になると形成不可能なので、この例では、ＢＧＡパッド３１は５列以下に制限される。
【０００７】
また、ＢＧＡパッケージの多層配線基板は、はんだボール搭載の生産性と、はんだボールの接合強度という２つの要件を両立しなければならない。この２つの要件について以下に詳細に説明する。
【０００８】
はんだボール搭載の生産性とは、ＢＧＡパッド３１上にはんだボール３５（図１８参照）を載せる工程の精度のことである。すなわち、この工程では、フラックスまたははんだペーストを塗布したＢＧＡパッド３１上に、はんだボール３５を配置して整列させた後、リフロー加熱してはんだ接合させる。このリフロー加熱時に、フラックスの量や活性のばらつきによって、はんだボール３５が移動して、隣接するはんだボール３５同士が合体したり、ＢＧＡパッド３１上からはんだボール３５が脱落するというはんだ接合不良が発生するおそれがある。
【０００９】
はんだボール３５の接合強度とは、ＢＧＡパッケージの半導体装置を他の基板に実装した後の、接続の長期的な信頼性のことである。すなわち、半導体装置と、それが実装される基板との間の熱膨張の差により、ＢＧＡパッド３１とはんだボール３５との接続が不確実になるおそれがある。特に、多ピンで外形サイズの大きいＢＧＡパッケージの半導体装置ほどはんだ接合強度が小さく、はんだ接合部にクラックが生じやすい。
【００１０】
一般に、多層配線基板のＢＧＡパッド３１周囲の構成は、図１８（ａ）〜（ｃ）に示すように、絶縁層３３の表面に対するＢＧＡパッド３１の表面の位置関係が異なる３つの例が考えられる。図１８（ａ）〜（ｃ）に示す各例のそれぞれの特性について表２に示している。
【００１１】
【表２】
Figure 0003666591
図１８（ａ）に示すように、ＢＧＡパッド３１の表面が絶縁層３３より凹んでいると、リフロー時にはんだボール３５が脱落しないように保持されるので、はんだボール３５搭載の生産性がよく歩留まりが向上する。ただし、ＢＧＡパッド３１の主面のみにおいてはんだ接合されるので、ＢＧＡパッド３１とはんだボール３５との接触面積、すなわち接合面積が小さく、はんだボール３５の接合強度が小さく、クラックが生じ易い。これに対し、図１８（ｃ）に示すように、ＢＧＡパッド３１の表面が絶縁層３３より突出していると、ＢＧＡパッド３１の主面のみならず側面においてもはんだ接合でき、ＢＧＡパッド３１とはんだボール３５との接合面積が大きいので、はんだボール３５の接合強度が大きく、クラックが生じ難い。しかし、リフロー時にはんだボール３５が安定して保持できず移動しやすいので、はんだボール３５搭載の生産性が悪い。図１８（ｂ）に示すように、ＢＧＡパッド３１の表面と絶縁層３３の表面が同一面に位置していると、はんだボール３５搭載の生産性も悪く、はんだボール３５の接合強度も小さい。このように、図１８（ａ）〜（ｃ）に示す構成のいずれであっても、はんだボール３５搭載の生産性とはんだボール３５の接合強度の両立はできない。
【００１２】
なお、多層配線基板の製造方法によれば、ＢＧＡパッド３１は平坦な絶縁層３３上に形成されている。そのため、絶縁層３３上にソルダーレジスト３６（図１９参照）を形成して、ＢＧＡパッド３１の周囲の面を任意の形状にする場合がある。
【００１３】
その場合、図１９（ａ）に示す、ソルダーレジスト３６の表面をＢＧＡパッド３１の表面より高くした、いわゆるオーバーレジスト構造を採用すると、前記した通り、ＢＧＡパッド３１の外周をソルダーレジスト３６で覆っているので、前記の通り、ＢＧＡボール３５を移載してからリフローして固定するまではんだボール３５がずれたりせず、ＢＧＡパッド３１と下地層の絶縁層３３との密着性に優れはんだボール３５搭載の生産性はよいが、はんだボール３５の接合強度が劣る。一方、図１９（ｂ）に示す、ソルダーレジスト３６がＢＧＡパッド３１の表面を覆わない、いわゆるノンオーバーレジスト構造（ノーマルレジスト構造）では、前記の通り、はんだがＢＧＡパッド３１の側面にまで回り込んで接合されるので、はんだボール３５の接合強度に優れるが、ＢＧＡパッド３１と下地層の絶縁層３３との密着性が劣り、はんだボール３５搭載の生産性が悪い。
【００１４】
そこで、特開２００１−２３０５１３号公報には、ソルダーレジスト３６に楕円形の開口を形成することにより、部分的にオーバーレジスト構造とノンオーバーレジスト構造を組み合わせた構成が提案されている。
【００１５】
また、特開２００１−２３０３３９号公報には、オーバーレジスト構造において、ＢＧＡパッド３１に十字型の凹みを形成して、はんだ接合強度を向上させる構成が提案されている。
【００１６】
また、特開平１１−５４８９６号公報には、オーバーレジスト構造において、ソルダーレジスト３６のＢＧＡパッド３１周囲のみを、レーザアブレーションによりＢＧＡパッド３１の表面の高さまたはそれ以下まで削ることによって、ＢＧＡパッドの下部はソルダーレジスト３６に囲まれ、上部ははんだボール３５と接合される構成が提案されている。
【００１７】
これらの構成は、いずれも、絶縁層３３上にソルダーレジスト３６を形成した構造を基本としている。このように異なる材料を積層形成する場合には、応力による歪の問題がある。つまり、両層３３，３６の界面のコーナー部に応力が集中して発生し、例えば落下衝撃によるクラック発生や、熱衝撃によるクラック発生などの破壊故障に至るおそれがある。また、仮に、ソルダーレジスト３６とその下地層の絶縁層３３が同一材料であったとしても、有機材料の場合には熱履歴によって機械物性値に違いがでるので、やはり両者の間に破損が生じる可能性がある。従って、ソルダーレジスト３６と絶縁層３３とに分離することなく、同一材料でかつ同一工程で作り込まれることが望ましい。
【００１８】
そこで本発明の目的は、はんだボール搭載の生産性とはんだボールとＢＧＡパッドの接合強度とを両立することができるとともに、容易に製造可能であり、破損のおそれが小さく、多数かつ高密度のＢＧＡパッド配置が可能な半導体チップ搭載用基板の製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の半導体チップ搭載用基板の製造方法は、
型板である金属板の一方の面の、電極パッドの位置に対応する部分にエッチングレジストパターンを形成する工程と、
金属板の一方の面にエッチングを行い、金属板の、エッチングレジストパターンで覆われた部位を凸状部にする工程と、
エッチングレジストパターンを剥離して除去する工程と、
金属板の一方の面に、電極パッドの位置に対応する部分に凸状部の径より小さい径の開口部を有するめっきレジストを形成する工程と、
金属板の、めっきレジストの開口部に露出した部分をエッチングして、凸状部の表面に凹部を形成する工程と、
凹部に電気めっき層を形成することにより、凸状部の表面から突出した電極パッドを形成する工程と、
めっきレジストを剥離して除去する工程と、
金属板の電極パッドが形成された面に、絶縁樹脂からなる絶縁層を同一材料により一度の工程で形成する工程と、
絶縁層にヴィアホールを開口する工程と、
絶縁層のヴィアホール内に、めっきによりヴィアを形成する工程と、
絶縁層の、金属板と反対側の面に、めっきにより、ヴィアを介して電極パッドと接続される導電層を形成する工程と、
金属板をエッチングにより取り除く工程とを有し、
絶縁層の表面に金属板の表面の凹凸形状を転写することにより、絶縁層に凹部を形成するとともに、電極パッドを凹部の内部に、電極パッドの外周と凹部の内周との間に隙間が生じるように配置し、電極パッドの表面を、凹部の底面よりも高く、かつ絶縁層の表面よりも低い位置に位置させることを特徴とする。
【００２０】
この方法により製造された半導体チップ搭載用基板によると、電極パッドにはんだボールを搭載する際に、はんだボールが凹部内に安定して保持されるので、はんだボール搭載の生産性が良好であるとともに、はんだボールは電極パッドの表面と側面の一部を覆うようにはんだ接合されるので、接合強度が大きくなる。特に水平方向の応力に対する耐性が向上する。また、電極パッド上に絶縁層を介して導電層が形成されているため、導電層の配線等の配置の自由度が高い。従って、高密度配線が可能である。
【００２２】
電極パッドの一部が絶縁層内に埋め込まれていると、電極パッドの安定性が高い。
【００２５】
また、この方法によると、金属板を絶縁層の逆版として使用することにより、凹部を含む複雑な形状の絶縁層を容易に形成できる。
【００２６】
電極パッドの形成工程で電極パッドを金属板の凸状部分に形成しておき、絶縁層に金属板の凹凸形状を転写する際に電極パッドを絶縁層の凹部の内部に配置することが好ましい。
【００２８】
電極パッドを絶縁層の凹部の内部に配置する際に、電極パッドの一部が絶縁層内に埋め込まれるようにすることが好ましい。
【００２９】
絶縁層を形成する工程は、めっきレジストを剥離して除去する工程の後に、金属板の表面にエッチングを行うことで金属板の凸状部のオーバーハング部および金属板の角部を取り除いてから絶縁層を形成する工程であることが好ましい。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。図１に本実施形態で製造された半導体チップ搭載用基板を含む半導体装置１の断面図、図２にその半導体チップ搭載用基板４の断面図を示している。
【００３１】
図２に示すように、本発明の方法により製造された半導体チップ搭載用基板４は、導電層（回路層）２と絶縁層（層間絶縁層）３が積層された多層配線板に、複数のＢＧＡパッド（電極パッド）５が形成された構成である。ＢＧＡパッド５は絶縁層３の片面にのみ形成されており、導電層２とＢＧＡパッド５とは、絶縁層３を貫通するヴィア１８により接続されている。絶縁層３には、ＢＧＡパッド５を収容する凹部（凹み形状）３ａが形成されており、この凹部３ａの底面からＢＧＡパッド５が突出し、かつＢＧＡパッド５の基部はこの絶縁層３中に埋め込まれている。すなわち、図３に示すように、ＢＧＡパッド５側を上側として表すと、ＢＧＡパッド５の上面の位置は、絶縁層３の上面より低く、ＢＧＡパッド５周囲の凹部３ａの底面より高い。ＢＧＡパッド５の外周と凹部３ａの内周との間には隙間がある。そして、半導体チップ搭載用基板４の、ＢＧＡパッド５形成面と反対側の面に半導体チップ６が実装され、ＢＧＡパッド５にはんだボール７が接合されることにより、他の基板に装着可能な半導体装置１が完成する。なお、図１に示すように、半導体チップ６のＢＧＡパッド５への接続はバンプ６ａを介して行われ、半導体チップ６はアンダーフィル樹脂２０およびモールド樹脂１９により封止されている。詳述しないが、導電層２は層内で様々な回路を構成するとともに、接続用の配線を含んでいる。
【００３２】
この半導体装置１を製造する際には、予め逆版の凹凸形状に加工した金属板８を型板として用いる。例えば、銅板８上に、絶縁層３の型を形成するためのエッチングレジスト９（図７（ｂ）〜（ｄ）参照）をフォトリソグラフィ法で形成して、銅板８をエッチングした後、エッチングレジスト９を除去する。さらに、銅板８に、ＢＧＡパッド５のパターンを形成するためのめっきレジスト１２（図９（ａ）〜（ｄ）参照）をフォトリソグラフィ法で形成し、銅板８をエッチングする。こうして、所望の絶縁層３の逆版の凹凸形状を銅板８に形成する。次に、金、ニッケル、銅の順で電解メッキしてＢＧＡパッド５を銅板８に形成し、めっきレジスト１２を剥離する。そしてこの銅板８上に、絶縁樹脂を真空ラミネーターにより熱圧着して、または積層プレスにより加熱加圧して、絶縁層３を形成して硬化させる。このとき、銅板８を型として、絶縁層３に凹凸形状を転写形成する。さらに、絶縁層３に、レーザー照射により層間接続用のヴィアホール１７（図１０（ｂ）参照）を開口する。ヴィアホール１７内および絶縁層３の表面に銅メッキしてからエッチングして、ヴィア１８と導電層（回路および配線）２を形成する。そして、導電層２に接続される半導体チップ６を実装してから、銅板８を化学エッチングで取り除いてＢＧＡパッド５を露出させ、はんだボール７を搭載して、ＢＧＡパッケージを構成する。なお、実際には、図４に模式的に示すように、絶縁層３および導電層２が交互に繰り返し形成された多層配線板により半導体チップ搭載用基板４が構成される場合が多いが、本明細書および図面においては、簡略化のため、絶縁層３および導電層２は１層のみ表している。
【００３３】
この半導体チップ搭載用基板４および半導体装置１によると、図１〜３に示すように、絶縁層３の凹部３ａの内部にＢＧＡパッド５が形成されており、ＢＧＡパッド５側を上側として表すと、ＢＧＡパッド５の上面は、絶縁層３の凹部３ａの底面から上方に突出し、かつ絶縁層３の上面よりも下方に位置している。そして、ＢＧＡパッド５の下部は、絶縁層３に埋め込まれた状態にある。従って、この構成によれば、ＢＧＡパッド５にはんだボール７を搭載する工程において、ＢＧＡパッド５の周囲に位置する凹部３ａ内にはんだボール７を安定して保持できる。従って、リフロー加熱時にはんだボール７が移動することを防ぐことができ、はんだ接合不良が少なく、はんだボール７搭載の生産性が向上する。
【００３４】
さらに、この半導体チップ搭載用基板４および半導体装置１によると、図３に示すように、ＢＧＡパッド５の上面が絶縁層３の凹部３ａの底面よりも上方に位置しているため、はんだボール７を接合する際に、ＢＧＡパッド５の上面のみならず側面の一部も覆うようにはんだ接合することができ、はんだボール７とＢＧＡパッド５の接合強度が大きく、良好な接続信頼性が得られる。
【００３５】
そして、前記した製造方法によると、予め逆版の凹凸形状に加工した金属板８を型板として、この金属板８上に絶縁層３を形成することにより、絶縁層３の、ＢＧＡパッド５を形成する面に、金属板８の型を転写して形成された凹凸形状を持たせることができる。これにより、前記したようにはんだボール７搭載の生産性とはんだボール７とＢＧＡパッド５の接合強度とを両立した半導体チップ搭載用基板４を、ごく簡単に製造することができる。
【００３６】
図１７に示す従来例では、前記したように、導電層３２がＢＧＡパッド３１上に直接形成されているので、配線３２ｂの形成位置の制限が大きく、あまり高密度配線ができなかった。そのため、例えば表１に示す例で製造可能にするためには、ＢＧＡパッド３１が５列以下の構成にしなければならなかった。
【００３７】
これに対し本発明は、図５に示すように、ＢＧＡパッド５上に絶縁層３を介して導電層２が形成されており、絶縁層３と導電層２とはヴィア１８で接続されている構成である。したがって、多数配置されたＢＧＡパッド５から半導体チップ６まで引き出す導電層２の配線は、小径のヴィア１８のみを除く広いエリアに形成することができる。すなわち、図１７に示す従来例では大径の導電端子部３２ａおよびＢＧＡパッド３１を除く狭いエリアに多数の配線３２ｂを配置しなければならなかったが、図５に示すように、本発明ではそれよりもはるかに広いエリアに配線を配置できるので、配線収容性に優れており、従来よりも多数かつ高密度のＢＧＡパッド５の配置が可能になる。
【００３８】
具体的な配線形成方法の一例として、ＢＧＡパッド５の列数とそれに対応する配線を、表３に示している。なお、条件は従来例（表１）とほぼ同じであり、ＢＧＡパッド５は、直径２５０μｍ、ピッチ０．５ｍｍであり、ヴィアの直径は１５０μｍである。
【００３９】
【表３】
Figure 0003666591
表３に示すように、ＢＧＡパッド５の列数が増加するにつれて配線の幅および間隔が小さくなるが、本発明では、ＢＧＡパッド５が９列であっても、配線の幅および間隔が２０μｍであり、通常の製造方法で形成可能である。また、従来と同数のＢＧＡパッド列および配線を形成する場合には、配線の幅および間隔を大きくとれるので、製造歩留が向上する。
【００４０】
この半導体装置１の製造方法について、より詳細かつ具体的な実施例を以下に述べる。
【００４１】
［第１の実施例］
図１，３に示す半導体装置１の製造方法について、図６に示すフローチャートと図７〜１０に示す工程図を参照して説明する。
【００４２】
予め、絶縁層３の型板となる金属板８（図７（ａ）参照）を用意する。例えば、米国ＣＤＡ規格Ｃ１９２１０に相当する銅板である、神戸製鋼製ＫＦＣ（商品名、板厚０．２５ｍｍ）を用意する。なお、金属板８は、この材質および板厚に限定されるものではない。後工程で電気めっきを行うための陰極となるように導電性が良好であり、かつ、エッチング液により化学的に溶解可能であり、かつ、絶縁層３と導電層２を積み上げるための支持板になり得るものであればよいので、銅板以外でも、鉄板、ニッケル板、ステンレス板や、これらの合金板またはこれらのめっき板等が使用できる。そして、板厚は、製造すべき半導体装置のサイズに応じて、０．０５〜１．０ｍｍの範囲で選択できる。
【００４３】
まず、バフロールにより銅板８の表面を研磨する（ステップＳ１）。これは銅板８表面の汚れを除去し清浄にすることと、感光性エッチングレジスト９，１０の密着性を向上させてエッチング液の浸み込みを防ぐためである。なお、バフロール研磨に変えて、ブラシ研磨、ソフトエッチングなどの化学研磨を採用しても良い。
【００４４】
次に、図７（ｂ）に示すように、エッチングレジスト９，１０を銅板８の両面にラミネートする（ステップＳ２）。ここでは、アルカリ現像型の感光性エッチングレジストである、デュポンＭＲＣドライフィルム製リストンＦＸ１２５（商品名、厚さ２５μｍ）や、日立化成工業製フォテックＨ−Ｎ１５０（商品名、厚さ５０μｍ）が用いられる。なお、このエッチングレジスト９，１０の厚さは１５〜５０μｍが適当であり、より薄い方が画像形成精度が向上し、より厚い方がキズや異物の影響を受け難く取り扱いが容易である。
【００４５】
銅板８の一方の面のエッチングレジスト９には、後で形成されるＢＧＡパッド５の位置に対応する円形の開口部が配列されたパターンのマスクフィルム（図示せず）を当接させ、他方の面のエッチングレジスト１０はマスクフィルムなしのまま、紫外線で露光する。続いて、炭酸ナトリウム水溶液による現像処理を行って未露光部を溶出させ、エッチングレジスト９をパターニングする（ステップＳ３）。これによって、図７（ｃ）に示すように、銅板８の片面には、後で形成されるＢＧＡパッド５の位置に対応する位置のみがエッチングレジスト９にて覆われ、他方の面は全面がエッチングレジスト１０で覆われている。エッチングレジスト９の残存部の大きさは、ＢＧＡパッド５のピッチや径に依存する。その好適な組み合わせの例は表４に示されている。
【００４６】
【表４】
Figure 0003666591
次に、塩化第二鉄と塩酸からなるエッチング液を揺動しながらスプレーして、図７（ｄ）に示すように、銅板８の、エッチングレジスト９に覆われていない部分を、均一な深さにエッチングする（ステップＳ４）。通常のエッチング深さは１０〜３０μｍであるが、最終的にできあがる半導体装置１のＢＧＡパッド５のピッチや径に応じて、エッチング時間を変えることにより、エッチング深さを変更可能である。また、エッチング液として、塩化第二銅と塩酸の混合水溶液や、過硫酸塩類の水溶液や、硫酸と過酸化水素の混合水溶液や、銅アンモニウム錯イオンのアルカリ性水溶液などを使用しても良い。
【００４７】
次に、水酸化ナトリウム水溶液により、図７（ｅ）に示すように感光性エッチングレジスト９，１０を剥離して除去する（ステップＳ５）。
【００４８】
続けて、塩化第二鉄と塩酸からなるエッチング液を揺動しながらスプレーして、銅板８表面の全面を０．１〜５μｍ程度再度エッチングする。これによって、エッチングによりレジスト端部の銅板に発生したオーバーハング部１１を取り除き、かつ銅板８表面の鋭角な角部をなくす（ステップＳ６）。この点について詳述すると、ステップＳ４におけるエッチング時に、図８（ａ）に示すように、エッチングレジスト９に覆われている部分も、エッチング液の回り込みにより多少除去されるが、その際に、エッチングレジスト９と密着した部分は除去されずに残存し、それがオーバーハング部１１となる。ステップＳ５においてエッチングレジスト９を剥離すると、図８（ｂ）に示すようにオーバーハング部１１が鋭角な角部として残り、この銅板８を型板として絶縁層３を形成すると、絶縁層３に鋭角な角部が転写形成される。そこで、図８（ｃ）に示すように、ステップＳ６において再エッチングしてオーバーハング部１１を取り除き、銅板８表面の鋭角な角部をなくすことにより、後工程で絶縁層３に鋭角な角部が転写形成されることを防ぐ。なお、図８（ｃ）に示すように、オーバーハング部１１が除去された後の銅板８の表面の角部が、１〜５μｍ程度の曲率半径で丸みを帯びるように加工することが好ましい。
【００４９】
次に、硫酸と過酸化水素とアルキルイミダゾールからなる銅粗化液で、銅板８表面を１〜２μｍ程度エッチングして、化学的に粗化する（ステップＳ７）。これは、次工程で形成されるめっきレジスト用感光性フィルム１２，１３の密着性を向上させ、めっきの浸み込みを防止するために行う。
【００５０】
次に、図９（ａ）に示すように、めっきレジスト用感光性フィルム１２，１３を、銅板８の両面にラミネートする（ステップＳ８）。感光性フィルム１２，１３としては、日立化成工業製フォテックＨ−Ｎ６４０（商品名、厚さ４０μｍ）などが使用できる。銅板８の一方の面の感光性フィルム１２には、後で形成されるＢＧＡパッド５の位置に対応する円形のパターンを有するマスクフィルム（図示せず）を当接させ、他方の面の感光性フィルム１３はマスクフィルムなしのまま、紫外線で露光する。続いて炭酸ナトリウム水溶液による現像処理を行って、感光性フィルム１２の未露光部を溶出させパターニングし、開口部１２ａを形成する（ステップＳ９）。これによって、図９（ｂ）に示すように、銅板８の片面には、後で形成されるＢＧＡパッド５の位置に対応する開口部１２ａを有するめっきレジスト（感光性フィルム）１２が形成され、他方の面は全面がめっきレジスト１３で覆われている。開口部１２ａの大きさはＢＧＡパッド５のピッチや径に依存する。その好適な組み合わせの例は表４に示されている。
【００５１】
次に、塩化第二鉄と塩酸からなるエッチング液を揺動しながらスプレーして、図９（ｃ）に示すように、銅板８の、めっきレジスト１２の開口部１２ａ内に露出した部分を、均一な深さにエッチングする（ステップＳ１０）。通常のエッチング深さは５〜１５μｍであるが、最終的にできあがる製品のＢＧＡパッド５のピッチや径に応じて、エッチング時間を変えることにより、エッチング深さを変更可能である。
【００５２】
次に、銅板８をカソードとして電気めっきを行う。まず、脱脂を行い、金ストライクめっきを行った後、純金めっき浴中で電解めっきを行って、１〜２μｍの金めっき層１４を形成する。続いて、スルファミン酸ニッケル浴で電気めっきして２〜５μｍのニッケルめっき層１５を形成する。最後に、硫酸銅めっき浴で電気めっきして１０〜２５μｍの銅めっき層１６を積み上げることにより、図９（ｄ）に示すようにＢＧＡパッド５を形成する（ステップＳ１１）。
【００５３】
続いて、水酸化ナトリウム水溶液により、図９（ｅ）に示すように、めっきレジスト（感光性フィルム）１２，１３を剥離して除去する（ステップＳ１２）。
【００５４】
次に、予め用意しておいた、エポキシ樹脂を塗布して半硬化状態にした厚さ３５〜８０μｍの絶縁樹脂層を有する銅箔付き樹脂シートを、銅板８に重ね、真空油圧プレスを使用して積層プレスする。そして、公知の銅エッチング法で銅箔を除去して、図１０（ａ）に示すように、絶縁層３を形成する（ステップＳ１３）。ここで、絶縁層３は、銅箔付き樹脂シートにより形成されるものに限定されない。銅箔付き樹脂シートを用いる代わりに、プリプレグと銅箔を重ねて積層プレスした後に、銅箔をエッチングしても良い。あるいは、絶縁樹脂シートを真空ラミネートした後、熱硬化して形成しても良い。
【００５５】
次に、炭酸ガスレーザあるいはＵＶ−ＹＡＧレーザを照射して、図１０（ｂ）に示すように、絶縁層３に、ヴィアホール１７を開口する。レーザで開口したヴィアホール１７の底には、レーザで焼き付いたエポキシ樹脂スカムが付着するので、この後でデスミア処理を行ってこれを除去する。そして、銅板８をカソードとして電気銅めっきを行い、公知のセミアディティブ法でパターン形成を行って、図１０（ｃ）に示すように、ヴィアホール１７内を埋めるヴィア１８と、回路を構成する導電層２を形成する（ステップＳ１４）。または、銅板８をカソードとして電気銅めっきを行った後、公知のサブトラクティブ法でパターン形成を行っても良い。
【００５６】
詳述しないが、前記したステップＳ１３とステップＳ１４を繰り返して、絶縁層３および導電層２が交互に複数形成された多層配線板を形成してもよい。
【００５７】
そして、図１０（ｄ）に示すように、導電層２に接続される半導体チップ６を実装する（ステップＳ１５）。具体的には、半導体チップ６のバンプ６ａを導電層２に接続させた状態で、アンダーフィル樹脂２０およびモールド樹脂１９を注入し硬化させて、半導体チップ６を封止している。
【００５８】
その後、図１０（ｅ）に示すように、銅板８を化学エッチングで取り除く（ステップＳ１６）。これによって、ＢＧＡパッド５が露出する。最後に、他の基板等と接続するためのはんだボール７を搭載する（ステップＳ１７）。こうして、図１に示すＢＧＡパッケージタイプの半導体装置１が完成する。
【００５９】
本実施例では、前記したように、金属板８表面のオーバーハング部１１を取り除いて鋭角な角部をなくしているため、この金属板８を型として形成される絶縁層３に鋭角な角部が生じない。すると、応力が角部に集中して破壊を誘発することがなく、絶縁層３が緩やかな曲面になることで応力が分散し、応力緩和効果が得られる。また、ソルダーレジストとその下層の絶縁層とに区別することなく、同一材料でかつ同一工程で絶縁層３を形成するため、応力に起因する歪により損傷することがなく、構成が簡単で製造コストが安い。さらに、フォトリソグラフィ法を用いてめっきレジスト１２のパターニングを行うため、ＢＧＡパッド５形成用の開口部１２ａを多数一括して容易に形成できる。
【００６０】
［第２の実施例］
次に、本発明の第２の実施例である半導体装置の製造方法について、図１１に示すフローチャートと、図７，８，１２，１３に示す工程図を参照して説明する。ただし、第１の実施例と同じ工程については説明を簡略化する。
【００６１】
まず、第１の実施例と同様に、図７（ａ）に示す銅板８の表面を研磨し（ステップＳ１）、図７（ｂ）に示すように、エッチングレジスト９，１０を銅板８の両面にラミネートし（ステップＳ２）、図７（ｃ）に示すように、一方のエッチングレジスト９をパターニングする（ステップＳ３）。次に、図７（ｄ）に示すように、銅板８の、エッチングレジスト９に覆われていない部分を、均一な深さにエッチングし（ステップＳ４）、図７（ｅ）に示すように、感光性エッチングレジスト９，１０を除去する（ステップＳ５）。続いて、図８に示すように、銅板８表面の全面を再度エッチングして、オーバーハング部１１を除去する（ステップＳ６）。そして、硫酸と過酸化水素とアルキルイミダゾールからなる銅粗化液で、銅板８表面を１〜２μｍ程度エッチングして、化学的に粗化する（ステップＳ７）。これは、次工程で形成される第１絶縁層２１の密着性を向上させるために行う。なお、化学的粗化の方法としては、ブラックオキサイド処理やブラウンオキサイド処理を行っても良い。
【００６２】
次に、予め用意しておいた、エポキシ樹脂を塗布して半硬化状態にした厚さ３５〜８０μｍの絶縁樹脂層を有する銅箔付き樹脂シートを、銅板８に重ね、真空油圧プレスを使用して積層プレスする。そして、公知の銅エッチング法で銅箔を除去して、図１２（ａ）に示すように、第１絶縁層２１を形成する（ステップＳ１８）。ここで、第１絶縁層２１は、銅箔付き樹脂シートにより形成されるものに限定されない。銅箔付き樹脂シートを用いる代わりに、プリプレグと銅箔を重ねて積層プレスした後に、銅箔をエッチングしても良い。あるいは、絶縁樹脂シートを真空ラミネートした後、熱硬化して形成しても良い。
【００６３】
次に、炭酸ガスレーザあるいはＵＶ−ＹＡＧレーザを照射して、図１２（ｂ）に示すように、第１絶縁層２１に、銅板８の表面に達する開口部２１ａを形成する（ステップＳ１９）。レーザで開口した開口部２１ａの底には、レーザで焼き付いたエポキシ樹脂スカムが付着するので、デスミア処理を行ってこれを除去する。
【００６４】
銅板８の、第１絶縁層２１を形成したのと反対側の面には、粘着フィルム２２を全面に貼り付けてマスキングする（ステップＳ２０）。これによって、図１２（ｃ）に示すように、銅板８の片面には、後で形成されるＢＧＡパッド５の位置に対応する開口部２１ａを有する第１絶縁層２１が形成され、他方の面は全面が粘着フィルム２２で覆われている。
【００６５】
次に、塩化第二鉄と塩酸からなるエッチング液を揺動しながらスプレーして、図１２（ｄ）に示すように、銅板８の、第１絶縁層２１の開口部２１ａ内に露出した部分を、均一な深さにエッチングする（ステップＳ２１）。エッチング深さは、最終的にできあがる製品のＢＧＡパッド５のピッチや径に応じて、エッチング時間を調整して設定される。
【００６６】
第１の実施例と同様に、銅板８をカソードとして電気めっきを行い、図１２（ｅ）に示すように、金めっき層１４、ニッケルめっき層１５、銅めっき層１６からなるＢＧＡパッド５を形成する（ステップＳ２２）。そして、図１２（ｆ）に示すように、粘着フィルム２２を剥離して除去する（ステップＳ２３）。
【００６７】
次に、エポキシ樹脂を塗布して半硬化状態にした厚さ３５〜８０μｍの絶縁樹脂層を有する銅箔付き樹脂シートを、第１絶縁層２１に重ねて積層プレスし、銅エッチング法で銅箔を除去して、図１３（ａ）に示すように、第２絶縁層２３を形成する（ステップＳ２４）。これにより、本実施例では、第１絶縁層２１と第２絶縁層２３からなる２層構造の絶縁層（層間絶縁層）２４が構成される。
【００６８】
次に、図１３（ｂ）に示すように、第２絶縁層２３に、ヴィアホール２３ａを開口し、デスミア処理によりエポキシ樹脂スカムを除去する。そして、銅板８をカソードとして電気銅めっきを行い、パターニングして、図１３（ｃ）に示すように、ヴィアホール２３ａを埋めるヴィア１８と、回路を構成する導電層２を形成する（ステップＳ１４）。
【００６９】
その後、図１３（ｄ）に示すように、導電層２に接続される半導体チップ６を実装し（ステップＳ１５）、銅板８を化学エッチングで取り除き（ステップＳ１６）、図１３（ｅ）に示すように、はんだボール７を搭載する（ステップＳ１７）。こうして、ＢＧＡパッケージタイプの半導体装置が完成する。
【００７０】
本実施例においても、第１絶縁層２１と第２絶縁層２３からなる２層構造の絶縁層２４に凹部２４ａが形成され、ＢＧＡパッド５側を上側として表すと、ＢＧＡパッド５の上面は、絶縁層２４の凹部２４ａの底面から上方に突出し、かつ絶縁層２４の上面よりも下方に位置しており、はんだボール７搭載の生産性と、はんだボール７とＢＧＡパッド５の接合強度とがともに向上する。
【００７１】
また、本実施例によると、第１の絶縁層２１を除去することなくその上に第２の絶縁層２３を形成するので、絶縁層２４全体の平滑性に優れている。
【００７２】
［第３の実施例］
次に、本発明の第３の実施例である半導体装置の製造方法について、図１４に示すフローチャートと、図７，８，１５，１６に示す工程図を参照して説明する。ただし、第１，２の実施例と同じ工程については説明を簡略化する。
【００７３】
まず、第１，２の実施例と同様に、図７（ａ）に示す銅板８の表面を研磨し（ステップＳ１）、図７（ｂ）に示すように、エッチングレジスト９，１０を銅板８の両面にラミネートし（ステップＳ２）、図７（ｃ）に示すように、一方のエッチングレジスト９をパターニングする（ステップＳ３）。次に、図７（ｄ）に示すように、銅板８の、エッチングレジスト９に覆われていない部分を、均一な深さにエッチングし（ステップＳ４）、図７（ｅ）に示すように、感光性エッチングレジスト９，１０を除去する（ステップＳ５）。続いて、図８に示すように、銅板８表面の全面を再度エッチングして、オーバーハング部１１を除去する（ステップＳ６）。そして、硫酸と過酸化水素とアルキルイミダゾールからなる銅粗化液で、銅板８表面を１〜２μｍ程度エッチングして、化学的に粗化する（ステップＳ７）。これは、次工程で形成されるパーマネントマスク２５の密着性を向上させるために行う。なお、化学的粗化の方法としては、ブラックオキサイド処理やブラウンオキサイド処理を行っても良い。
【００７４】
次に、銅板８の片面に、液状のパーマネントマスク用樹脂２５をスピンコーターで塗布する。本実施例では、図１５（ａ）に示すように、アルカリ現像型の感光性パーマネントマスク用樹脂である太陽インキ製造製ＰＶＩ−５００（商品名）を塗布した後に、溶剤分を揮発させて、厚さ４０μｍに仕上げる（ステップＳ２５）。
【００７５】
その後、このパーマネントマスク用樹脂２５に、後で形成されるＢＧＡパッド５の位置に対応する円形のパターンを有するマスクフィルム（図示せず）を当接させ、紫外線で露光する。続いて炭酸ナトリウム水溶液による現像処理を行って、パーマネントマスク用樹脂２５の未露光部を溶出させパターニングして、開口部２５ａを形成する（ステップＳ２６）。こうして、図１５（ｂ）に示すように、銅板８の片面に、後で形成されるＢＧＡパッド５の位置に対応する開口部２５ａを有するパーマネントマスク２５を形成する。
【００７６】
銅板８の、パーマネントマスク２５を形成したのと反対側の面には、粘着フィルム２２を全面に貼り付けてマスキングする（ステップＳ２７）。これによって、図１５（ｃ）に示すように、銅板８の片面には、後で形成されるＢＧＡパッド５の位置に対応する開口部２５ａを有するパーマネントマスク２５が形成され、他方の面は全面が粘着フィルム２２で覆われている。
【００７７】
次に、塩化第二鉄と塩酸からなるエッチング液を揺動しながらスプレーして、図１５（ｄ）に示すように、銅板８の、パーマネントマスク２５の開口部２５ａ内に露出した部分を、均一な深さにエッチングする（ステップＳ２８）。エッチング深さは、最終的にできあがる製品のＢＧＡパッド５のピッチや径に応じて、エッチング時間を調整して設定される。
【００７８】
第１の実施例と同様に、銅板８をカソードとして電気めっきを行い、図１５（ｅ）に示すように、金めっき層１４、ニッケルめっき層１５、銅めっき層１６からなるＢＧＡパッド５を形成する（ステップＳ２９）。そして、図１５（ｆ）に示すように、粘着フィルム２２を剥離して除去する（ステップＳ３０）。
【００７９】
次に、エポキシ樹脂を塗布して半硬化状態にした厚さ３５〜８０μｍの絶縁樹脂層を有する銅箔付き樹脂シートを、パーマネントマスク２５に重ねて積層プレスし、銅エッチング法で銅箔を除去して、図１６（ａ）に示すように、上部絶縁層２６を形成する（ステップＳ３１）。これにより、本実施例では、パーマネントマスク２５と上部絶縁層２６からなる２層構造の絶縁層（層間絶縁層）２７が構成される。次に、図１６（ｂ）に示すように、上部絶縁層２６に、ヴィアホール２６ａを開口し、デスミア処理によりエポキシ樹脂スカムを除去する。そして、銅板８をカソードとして電気銅めっきを行い、パターニングして、図１６（ｃ）に示すように、ヴィアホール２６ａを埋めるヴィア１８と、回路を構成する導電層２を形成する（ステップＳ１４）。
【００８０】
その後、図１６（ｄ）に示すように、導電層２に接続される半導体チップ６を実装し（ステップＳ１５）、銅板８を化学エッチングで取り除き（ステップＳ１６）、図１６（ｅ）に示すように、はんだボール７を搭載する（ステップＳ１７）。こうして、ＢＧＡパッケージタイプの半導体装置が完成する。
【００８１】
本実施例においても、パーマネントマスク２５と上部絶縁層２６からなる２層構造の絶縁層２７に凹部２７ａが形成され、ＢＧＡパッド５側を上側として表すと、ＢＧＡパッド５の上面は、絶縁層２７の凹部２７ａの底面から上方に突出し、かつ絶縁層２７の上面よりも下方に位置しており、はんだボール７搭載の生産性と、はんだボール７とＢＧＡパッド５の接合強度とがともに向上する。
【００８２】
また、本実施例によると、パーマネントマスク２５を除去することなくその上に上部絶縁層２６を形成するので、絶縁層２７全体の平滑性に優れている。さらに、本実施例では、フォトリソグラフィ法を用いてパーマネントマスク２５のパターニングを行うため、ＢＧＡパッド５形成用の開口部２５ａを多数一括して容易に形成できる。
【００８３】
なお、第１〜３の実施例においては、半導体チップ６を実装した後に銅板８を除去しているが、銅板８を除去した後に半導体チップ６を実装することも可能である。また、第２，３の実施例において、粘着フィルム２２を剥離するタイミングは、前記した例に限られず、銅板８のエッチング（ステップＳ２１，Ｓ２８）よりも後であればいつでも構わない。
【００８４】
【発明の効果】
本発明によると、電極パッドにはんだボールを接合する際に、絶縁層の凹部にはんだボールを安定的に保持することができるため、はんだボール搭載の生産性が良く、また、電極パッドの表面のみならず側面の一部も利用してはんだ接合できるため、はんだボールの接合強度が高い。また、このような半導体チップ搭載用基板および半導体装置の製造が容易であり製造コストが安価であるとともに、応力に起因する歪による破損のおそれが小さい。
【００８５】
さらに、本発明によると、導電層の配線の配置の自由度が高くなるため、多数の配線を引き回すことができ、電極パッドの高密度化が可能になる。
【図面の簡単な説明】
【図１】本発明の半導体装置の断面図である。
【図２】本発明の半導体チップ搭載用基板の断面図である。
【図３】（ａ）は図２に示す半導体チップ搭載用基板のＢＧＡパッド形成面を示す平面図、（ｂ）はその要部拡大斜視図、（ｃ）はその要部拡大断面図、（ｄ）はそのはんだボール搭載状態を示す要部拡大断面図である。
【図４】本発明の多層化された半導体チップ搭載用基板の断面図である。
【図５】（ａ）は本発明の半導体チップ搭載用基板の概略断面図、（ｂ）はその回路層の配線を示す拡大平面図である。
【図６】本発明の半導体装置の製造方法の第１の実施例を示すフローチャートである。
【図７】本発明の半導体装置の製造方法の第１〜３の実施例の前半の工程を示す断面図である。
【図８】本発明の半導体装置の製造方法の第１〜３の実施例のオーバーハング部除去工程を説明する説明図である。
【図９】本発明の半導体装置の製造方法の第１の実施例の中盤の工程を示す断面図である。
【図１０】本発明の半導体装置の製造方法の第１の実施例の後半の工程を示す断面図である。
【図１１】本発明の半導体装置の製造方法の第２の実施例を示すフローチャートである。
【図１２】本発明の半導体装置の製造方法の第２の実施例の中盤の工程を示す断面図である。
【図１３】本発明の半導体装置の製造方法の第２の実施例の後半の工程を示す断面図である。
【図１４】本発明の半導体装置の製造方法の第３の実施例を示すフローチャートである。
【図１５】本発明の半導体装置の製造方法の第３の実施例の中盤の工程を示す断面図である。
【図１６】本発明の半導体装置の製造方法の第３の実施例の後半の工程を示す断面図である。
【図１７】（ａ）は従来の半導体チップ搭載用基板の回路層の配線を示す概略断面図、（ｂ）はその拡大平面図である。
【図１８】（ａ）〜（ｃ）は従来の半導体装置における半導体チップと絶縁層とはんだボールとの関係を例示する要部拡大断面図である。
【図１９】（ａ）は従来の半導体装置のオーバーレジスト構造を説明する概略断面図、（ｂ）はノンオーバーレジスト構造を説明する概略断面図である。
【符号の説明】
１ 半導体装置
２ 導電層（回路層）
３，２４，２７ 絶縁層（層間絶縁層）
３ａ，２４ａ，２７ａ 凹部
４ 半導体チップ搭載用基板
５ ＢＧＡパッド（電極パッド）
６ 半導体チップ
６ａ バンプ
７ はんだボール
８ 型板となる金属板（銅板）
９，１０ エッチングレジスト
１１ オーバーハング部
１２，１３ めっきレジスト（感光性フィルム）
１２ａ，２１ａ，２５ａ 開口部
１４ 金めっき層
１５ ニッケルめっき層
１６ 銅めっき層
１７，２３ａ，２６ａ ヴィアホール
１８ ヴィア
１９ モールド樹脂
２０ アンダーフィル樹脂
２１ 第１絶縁層
２２ 粘着フィルム
２３ 第２絶縁層
２５ パーマネントマスク（パーマネントマスク用樹脂）
２６ 上部絶縁層

Claims (2)

  1. 型板である金属板の一方の面の、電極パッドの位置に対応する部分にエッチングレジストパターンを形成する工程と、
    前記金属板の一方の面にエッチングを行い、前記金属板の、前記エッチングレジストパターンで覆われた部位を凸状部にする工程と、
    前記エッチングレジストパターンを剥離して除去する工程と、
    前記金属板の一方の面に、前記電極パッドの位置に対応する部分に前記凸状部の径より小さい径の開口部を有するめっきレジストを形成する工程と、
    前記金属板の、前記めっきレジストの前記開口部に露出した部分をエッチングして、前記凸状部の表面に凹部を形成する工程と、
    前記凹部に電気めっき層を形成することにより、前記凸状部の表面から突出した電極パッドを形成する工程と、
    前記めっきレジストを剥離して除去する工程と、
    前記金属板の前記電極パッドが形成された面に、絶縁樹脂からなる絶縁層を、同一材料により一度の工程で形成する工程と、
    前記絶縁層にヴィアホールを開口する工程と、
    前記絶縁層の前記ヴィアホール内に、めっきによりヴィアを形成する工程と、
    前記絶縁層の、前記金属板と反対側の面に、めっきにより、前記ヴィアを介して前記電極パッドと接続される導電層を形成する工程と、
    前記金属板をエッチングにより取り除く工程とを有し、
    前記絶縁層の表面に前記金属板の表面の凹凸形状を転写することにより、前記絶縁層に凹部を形成するとともに、前記電極パッドを前記凹部の内部に、前記電極パッドの外周と前記凹部の内周との間に隙間が生じるように配置し、前記電極パッドの表面を、前記凹部の底面よりも高く、かつ前記絶縁層の表面よりも低い位置に位置させることを特徴とする半導体チップ搭載用基板の製造方法。
  2. 前記絶縁層を形成する工程は、前記めっきレジストを剥離して除去する工程の後に、前記金属板の表面にエッチングを行うことで前記金属板の前記凸状部のオーバーハング部および前記金属板の角部を取り除いてから前記絶縁層を形成する工程である、請求項１に記載の半導体チップ搭載用基板の製造方法。
JP2002025528A 2002-02-01 2002-02-01 半導体チップ搭載用基板の製造方法 Expired - Fee Related JP3666591B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002025528A JP3666591B2 (ja) 2002-02-01 2002-02-01 半導体チップ搭載用基板の製造方法
US10/349,975 US20030155638A1 (en) 2002-02-01 2003-01-24 Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device
US11/029,676 US7303978B2 (en) 2002-02-01 2005-01-06 Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002025528A JP3666591B2 (ja) 2002-02-01 2002-02-01 半導体チップ搭載用基板の製造方法

Publications (2)

Publication Number Publication Date
JP2003229512A JP2003229512A (ja) 2003-08-15
JP3666591B2 true JP3666591B2 (ja) 2005-06-29

Family

ID=27677808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002025528A Expired - Fee Related JP3666591B2 (ja) 2002-02-01 2002-02-01 半導体チップ搭載用基板の製造方法

Country Status (2)

Country Link
US (2) US20030155638A1 (ja)
JP (1) JP3666591B2 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608366B1 (en) * 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
TW591780B (en) * 2003-03-21 2004-06-11 Univ Nat Central Flip chip Au bump structure and method of manufacturing the same
US7303994B2 (en) * 2004-06-14 2007-12-04 International Business Machines Corporation Process for interfacial adhesion in laminate structures through patterned roughing of a surface
US7097462B2 (en) * 2004-06-29 2006-08-29 Intel Corporation Patch substrate for external connection
TWI256694B (en) * 2004-11-19 2006-06-11 Ind Tech Res Inst Structure with embedded active components and manufacturing method thereof
US20090008792A1 (en) * 2004-11-19 2009-01-08 Industrial Technology Research Institute Three-dimensional chip-stack package and active component on a substrate
JP2006156630A (ja) * 2004-11-29 2006-06-15 Toppan Printing Co Ltd 多層回路配線板用支持基板及びそれを用いた多層回路配線板
JP2006202991A (ja) * 2005-01-20 2006-08-03 Sony Corp 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法
JP4146864B2 (ja) 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP4566830B2 (ja) * 2005-06-10 2010-10-20 新光電気工業株式会社 半導体装置の製造方法
KR100688560B1 (ko) * 2005-07-22 2007-03-02 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
JP2007103614A (ja) * 2005-10-04 2007-04-19 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP4819471B2 (ja) 2005-10-12 2011-11-24 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP5354841B2 (ja) * 2005-12-28 2013-11-27 日東電工株式会社 半導体装置及びその製造方法
US7462784B2 (en) 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP5036257B2 (ja) * 2006-09-13 2012-09-26 京セラ株式会社 配線基板
JP4305502B2 (ja) * 2006-11-28 2009-07-29 カシオ計算機株式会社 半導体装置の製造方法
US20100103634A1 (en) * 2007-03-30 2010-04-29 Takuo Funaya Functional-device-embedded circuit board, method for manufacturing the same, and electronic equipment
US7579215B2 (en) * 2007-03-30 2009-08-25 Motorola, Inc. Method for fabricating a low cost integrated circuit (IC) package
JP4800253B2 (ja) 2007-04-04 2011-10-26 新光電気工業株式会社 配線基板の製造方法
KR100850213B1 (ko) * 2007-05-22 2008-08-04 삼성전자주식회사 몰딩된 볼을 구비한 반도체 패키지 및 그 제조방법
US10266392B2 (en) 2007-06-07 2019-04-23 E-Pack, Inc. Environment-resistant module, micropackage and methods of manufacturing same
US8049326B2 (en) 2007-06-07 2011-11-01 The Regents Of The University Of Michigan Environment-resistant module, micropackage and methods of manufacturing same
KR100895820B1 (ko) * 2008-01-02 2009-05-06 주식회사 하이닉스반도체 반도체 패키지용 회로 기판, 이의 제조 방법 및 이를 갖는반도체 패키지
TW200936005A (en) * 2008-02-05 2009-08-16 Subtron Technology Co Ltd Inkjet printing process for circuit board
SG155096A1 (en) 2008-03-03 2009-09-30 Micron Technology Inc Board-on-chip type substrates with conductive traces in multiple planes, semiconductor device packages including such substrates, and associated methods
US8110752B2 (en) * 2008-04-08 2012-02-07 Ibiden Co., Ltd. Wiring substrate and method for manufacturing the same
JP5101451B2 (ja) * 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
US8176628B1 (en) * 2008-12-23 2012-05-15 Amkor Technology, Inc. Protruding post substrate package structure and method
JP2010238693A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置
JP5120342B2 (ja) * 2009-06-18 2013-01-16 ソニー株式会社 半導体パッケージの製造方法
JP5479073B2 (ja) * 2009-12-21 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
US8127979B1 (en) * 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
JP5193332B2 (ja) * 2011-05-09 2013-05-08 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法
KR101217308B1 (ko) * 2011-05-27 2012-12-31 앰코 테크놀로지 코리아 주식회사 반도체 디바이스용 리드 프레임
JP5795225B2 (ja) * 2011-09-27 2015-10-14 新光電気工業株式会社 配線基板の製造方法
US8866286B2 (en) * 2012-12-13 2014-10-21 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Single layer coreless substrate
US20140165389A1 (en) * 2012-12-14 2014-06-19 Byung Tai Do Integrated circuit packaging system with routable grid array lead frame
US9087777B2 (en) 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
CN103346140A (zh) * 2013-06-10 2013-10-09 孙青秀 一种基于框架采用镀银技术的封装件及其制作工艺
JP5795415B1 (ja) 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
CN105720036A (zh) * 2014-12-03 2016-06-29 恒劲科技股份有限公司 封装结构及其制法
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
JP7014244B2 (ja) * 2020-03-03 2022-02-01 大日本印刷株式会社 インターポーザ基板
JP7424914B2 (ja) 2020-05-29 2024-01-30 旭化成エレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN112616265B (zh) * 2020-12-04 2021-12-14 景旺电子科技(珠海)有限公司 一种印刷电路板的制作方法及印刷电路板
JPWO2023053836A1 (ja) * 2021-09-30 2023-04-06

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1213754A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
JPH1074856A (ja) 1996-08-29 1998-03-17 Kyocera Corp 半導体素子収納用パッケージ
JP3855320B2 (ja) 1996-10-16 2006-12-06 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置用基板の製造方法及び半導体装置の製造方法
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
JP3404266B2 (ja) 1997-10-23 2003-05-06 京セラ株式会社 配線基板の接続構造
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
JP2000031630A (ja) 1998-07-15 2000-01-28 Kokusai Electric Co Ltd 半導体集積回路素子と配線基板との接続構造
JP2000349198A (ja) * 1999-04-02 2000-12-15 Nitto Denko Corp チップサイズパッケージ用インターポーザ及びその製造方法と中間部材
JP3949849B2 (ja) 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
JP3969902B2 (ja) 1999-07-27 2007-09-05 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法
JP3947639B2 (ja) 1999-07-27 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザー
JP2001044589A (ja) 1999-07-30 2001-02-16 Nitto Denko Corp 回路基板
JP2001185649A (ja) * 1999-12-27 2001-07-06 Shinko Electric Ind Co Ltd 回路基板、半導体装置、その製造方法および回路基板用材料片
JP2001230513A (ja) 2000-02-15 2001-08-24 Denso Corp プリント基板及びその製造方法
JP2001230339A (ja) 2000-02-18 2001-08-24 Nec Corp 半導体装置
FR2805709B1 (fr) * 2000-02-28 2002-05-17 Commissariat Energie Atomique Connexion electrique entre deux faces d'un substrat et procede de realisation
JP3488888B2 (ja) * 2000-06-19 2004-01-19 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用回路基板の製造方法及びそれを用いた半導体パッケージ用回路基板
US6492252B1 (en) * 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US7071089B1 (en) * 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US6518089B2 (en) * 2001-02-02 2003-02-11 Texas Instruments Incorporated Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
US6861757B2 (en) * 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
TWI241000B (en) * 2003-01-21 2005-10-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabricating method thereof

Also Published As

Publication number Publication date
US7303978B2 (en) 2007-12-04
JP2003229512A (ja) 2003-08-15
US20050156326A1 (en) 2005-07-21
US20030155638A1 (en) 2003-08-21

Similar Documents

Publication Publication Date Title
JP3666591B2 (ja) 半導体チップ搭載用基板の製造方法
US8959760B2 (en) Printed wiring board and method for manufacturing same
US6586686B1 (en) Multilayer printed wiring board and method for manufacturing the same
KR101281410B1 (ko) 다층 배선기판
US20090218678A1 (en) Semiconductor ic-embedded substrate and method for manufacturing same
KR20070070225A (ko) 다층 프린트 배선판
KR20070057990A (ko) 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP6594264B2 (ja) 配線基板及び半導体装置、並びにそれらの製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2002290022A (ja) 配線基板およびその製造方法ならびに電子装置
JP2001217550A (ja) 多層回路基板および半導体装置
JP2004119729A (ja) 回路装置の製造方法
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
JP2004119730A (ja) 回路装置の製造方法
JP2013122962A (ja) 配線基板
JP2017152477A (ja) プリント配線板
JPH1154926A (ja) 片面回路基板およびその製造方法
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP3918828B2 (ja) 半導体装置
JP2023137136A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP7412735B2 (ja) 半導体パッケージの製造方法
JP2004031828A (ja) 多層プリント配線板
JP2007081437A (ja) 印刷配線板の製造方法
JP3913632B2 (ja) ビルドアップ多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040323

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041215

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080415

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees