JP3665202B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3665202B2 JP3665202B2 JP9482098A JP9482098A JP3665202B2 JP 3665202 B2 JP3665202 B2 JP 3665202B2 JP 9482098 A JP9482098 A JP 9482098A JP 9482098 A JP9482098 A JP 9482098A JP 3665202 B2 JP3665202 B2 JP 3665202B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- insulating film
- semiconductor
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係わり、特に、ターミネーション領域を改良して、半導体装置の長期間の使用に基づく耐圧特性の低下をなくし、半導体装置の使用期間を大幅に拡大させることを可能にした半導体装置に関する。
【０００２】
【従来の技術】
一般に、半導体材料として、シリコン（Ｓｉ）やシリコンカーバイド（ＳｉＣ）を用いた半導体装置においては、半導体装置の耐圧を向上させるために、ターミネーション領域にフィールドプレートと呼ばれる構造を設けることが知られている。
【０００３】
ここで、図５及び図６は、既知の半導体装置におけるフィールドプレートの一例を示す構成図であって、図５はフィールドプレートを含む半導体装置の上面図、図６は図５の上面図におけるフィールドプレートのＡ−Ａ’線部分の断面図であり、半導体装置がＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）チップである例を示すものである。
【０００４】
図５及び図６において、５１はｎ型低不純物濃度（ｎ−）の第１半導体領域、５２はｐ型高不純物濃度（ｐ＋）の第２半導体領域、５３はｐ型高不純物濃度（ｐ＋）の第３半導体領域、５４は絶縁膜、５５はエミッタ電極、５６はコレクタ電極、５７は第１半導体領域５１と第２半導体領域５２との接合部分である。
【０００５】
そして、第１半導体領域５１は、その一面の端縁部から若干内側に入った部分に第２半導体領域５２が形成配置され、その他面の端縁部に到る部分まで第３半導体領域５３が接合配置されている。絶縁膜５４は、第２半導体領域５２上から第１半導体領域５１と第２半導体領域５２との接合部分５７を経て第１半導体領域５１上に到る領域に配置される。エミッタ電極５５は、第２半導体領域５２上から絶縁膜５４上に到る領域に形成配置され、コレクタ電極５６は、第３半導体領域５３の他面に形成配置されている。この場合、第１半導体領域５１と第２半導体領域５２との接合部分５７から外側の領域は、ターミネーション領域であって、ここにフィールドプレートが構成されている。
【０００６】
前記構成によるＩＧＢＴチップにおいては、エミッタ電極５５とコレクタ電極５６との間に逆電圧、即ち、エミッタ電極５５に加わる電圧に比べてコレクタ電極５６に加わる電圧が正になるような電圧が印加されたとき、フィールドプレートで得られる電界により、フィールドプレートにおける第１半導体領域５１に空乏層が形成され、その結果、第１半導体領域５１と第２半導体領域５２との接合部分５７の電界集中の度合いが緩和され、フィールドプレートを設けていない場合に比べてＩＧＢＴチップの耐圧特性が向上する。
【０００７】
【発明が解決しようとする課題】
ところで、前記既知のフィールドプレートを有するＩＧＢＴチップの中で、半導体材料にシリコンカーバイド（ＳｉＣ）を用いたＩＧＢＴチップにおいては、絶縁膜５４を一般の絶縁材料である酸化シリコン（ＳｉＯ2 ）で構成すると、エミッタ電極５５とコレクタ電極５６との間に繰り返し逆電圧が印加されたとき、以下に述べる理由によって、ＩＧＢＴチップの耐圧が経時的に低下することが判明した。
【０００８】
即ち、シリコンカーバイド（ＳｉＣ）で構成されたＩＧＢＴチップ（以下、これをＳｉＣ型ＩＧＢＴチップという）は、同じ耐圧のシリコン（Ｓｉ）で構成されたＩＧＢＴチップ（以下、これをＳｉ型ＩＧＢＴチップという）と比べた場合に、ＳｉＣ型ＩＧＢＴチップの第１半導体領域５１のｎ型不純物濃度は、Ｓｉ型ＩＧＢＴチップの第１半導体領域５１のｎ型不純物濃度よりも約２桁程度高くなっている。このとき、ＳｉＣ型ＩＧＢＴチップの絶縁膜５４の膜厚を、Ｓｉ型ＩＧＢＴチップの絶縁膜５４の膜厚と等しくなるように選んだとすれば、ＳｉＣ型ＩＧＢＴチップの第１半導体領域５１と第２半導体領域５２との接合部分５７に形成される空乏層は、Ｓｉ型ＩＧＢＴチップの第１半導体領域５１と第２半導体領域５２との接合部分５７に形成される空乏層よりもフィールドプレート方向（横方向）に延び難いものとなっている。そこで、ＳｉＣ型ＩＧＢＴチップの空乏層の延びの程度を、Ｓｉ型ＩＧＢＴチップの空乏層の延びの程度に等しくするためには、ＳｉＣ型ＩＧＢＴチップの絶縁膜５４の膜厚を薄くすればよいが、絶縁膜５４の膜厚を薄くすると、ＳｉＣ型ＩＧＢＴチップに前記逆電圧が印加されたとき、絶縁膜５４がその逆電圧に耐えられずに劣化し、ＳｉＣ型ＩＧＢＴチップは長時間の使用とともに動作信頼性が損なわれるようになる。
【０００９】
ここで、図７は、フィールドプレートを有するＳｉＣ型ＩＧＢＴチップにおける絶縁膜５４の膜厚と繰り返し逆電圧を印加した後の不良発生率との関係を示す特性図である。
【００１０】
図７において、縦軸は、（％）で表したＳｉＣ型ＩＧＢＴチップの不良発生率であり、横軸は、（μｍ）で表した絶縁膜５４の膜厚である。なお、ここでいう不良発生率とは、ＳｉＣ型ＩＧＢＴチップの耐圧がその初期耐圧に比べて１０％以上低下したものの発生比率である。
【００１１】
図７に示されるように、ＳｉＣ型ＩＧＢＴチップの絶縁膜５４の膜厚を薄くしていった場合、その膜厚が２μｍ以下になると、急激に不良発生率が増大することが判る。その理由は、絶縁膜６４が、度重なる逆電圧の印加によって劣化を生じ、遂に絶縁破壊されるためで、絶縁膜５４の膜厚を薄くする程、絶縁破壊の生じる割合は高くなる。
【００１２】
このように、前記既知のフィールドプレートを有するＩＧＢＴチップにおいては、第１半導体領域５１と第２半導体領域５２との接合部分５７に形成される空乏層をフィールドプレート方向（横方向）へ延び易くするために、絶縁膜５４の膜厚を薄くすると、エミッタ電極５５とコレクタ電極５６との間に繰り返し印加される逆電圧によって絶縁膜５４が劣化し、ＩＧＢＴチップの長期信頼性が損なわれるという問題がある。
【００１３】
本発明は、前記問題点を解決するもので、その目的は、逆電圧が繰り返し印加されても、フィールドプレートに設けられた絶縁膜の劣化を防いで、長期信頼性の確保を可能にした半導体装置を提供することにある。
【００１４】
【課題を解決するための手段】
前記目的を達成するために、本発明による半導体装置は、第１半導体領域と、第１半導体領域の一面に部分的に設けられた第２半導体領域と、第１半導体領域の他面に設けられた第３半導体領域とを備え、ターミネーション領域が、第２半導体領域上と第１半導体領域上との間に配置された絶縁膜と、第２半導体領域上及び絶縁膜上に配置された第１主電極と、第３半導体領域上に配置された第２主電極とを有する半導体装置において、前記絶縁膜が、前記第２半導体領域内から第２半導体領域の全周縁上を経て前記ターミネーション領域の第１半導体領域上に延在しており、該絶縁膜上に配置した前記第１主電極がフィールドプレートとして前記ターミネション領域まで延在し、前記第１半導体領域、前記第２半導体領域、及び前記第３半導体領域は、その半導体材料として、シリコンカーバイド、ガリウムナイトライド、ダイアモンドの中の少なくとも１種のものを用い、絶縁膜は、膜厚が２μｍ以上であり、その比誘電率とμｍで表された膜厚との比が１０以上になるように選択された手段を具備する。
【００１５】
前記手段によれば、ターミネーション領域において、フィールドプレートの絶縁膜に、膜厚が２μｍ以上のものであって、その比誘電率とμｍで表された膜厚との比が１０以上になるようなものを用いているので、絶縁膜の膜厚を薄くしなくても、第１半導体領域と第２半導体領域との接合部分に形成される空乏層がフィールドプレート方向に延び易くなって、半導体装置の初期耐圧を高くすることができ、また、絶縁膜の膜厚が薄くないことから、半導体装置に繰り返し逆電圧が印加されたとしても、絶縁膜が劣化を生じることはなく、半導体装置の耐圧が長期間の間に低下することはない。
【００１６】
【発明の実施の形態】
本発明の実施の形態において、半導体装置は、第１導電型の第１半導体領域と、前記第１半導体領域の一面の一部に形成された第２導電型の第２半導体領域と、前記第１半導体領域の他面に接合された第２導電型の第３半導体領域とを備え、ターミネーション領域に、前記第２半導体領域の全周縁上から前記第１半導体領域上に達するように形成された絶縁膜と、一部が前記第２半導体領域に低抵抗接触するとともに残部が前記絶縁膜上に配置した第１主電極と、前記第３半導体領域に低抵抗接触するように配置した第２主電極とを有する半導体装置において、前記絶縁膜が、前記第２半導体領域内から第２半導体領域の全周縁上を経て前記ターミネーション領域の第１半導体領域上に延在しており、該絶縁膜上に配置した前記第１主電極がフィールドプレートとして前記ターミネション領域まで延在し、前記第１半導体領域、前記第２半導体領域、及び前記第３半導体領域は、その半導体材料として、シリコンカーバイド、ガリウムナイトライド、ダイアモンドの中の少なくとも１種のものを用い、前記絶縁膜は、膜厚が２μｍ以上であり、その比誘電率とμｍで表された膜厚との比が１０以上になるように選択されているものである。
【００１７】
本発明の実施の形態の１つの具体例において、半導体装置は、絶縁膜の材料として、タンタルオキサイド、ＢＳＴ、ＰＺＴの中の少なくとも１種のものが用いられるものである。
【００１９】
これらの本発明の実施の形態において、ターミネーション領域に設けられたフィールドプレートは、第１主電極、絶縁膜、第１半導体領域が重なり合った部分にコンデンサが形成される。このコンデンサの容量は、シリコンカーバイド（ＳｉＣ）で構成した半導体装置（以下、これをＳｉＣ型半導体装置という）において必要な容量と、シリコン（Ｓｉ）で構成した半導体装置（以下、これをＳｉ型半導体装置という）において必要な容量とを比べたとき、ＳｉＣ型半導体装置において必要なコンデンサの容量は、Ｓｉ型半導体装置において必要なコンデンサの容量の約１００倍になる。
【００２０】
このとき、コンデンサの単位面積当たりの容量をＣ、絶縁膜の比誘電率をε、絶縁膜の膜厚をＬとしたとき、容量はＣ＝ε／Ｌで表わされることから、コンデンサの容量Ｃを１００倍にするには、絶縁膜として同じ絶縁材料を用いた場合にその比誘電率εが一定であるから、絶縁膜の膜厚Ｌを１／１００倍に選択する他ない。ところが、絶縁膜の膜厚Ｌを薄くすると、絶縁膜の劣化が生じることから、本発明においては、絶縁膜の膜厚Ｌを薄くせずに、比誘電率εの大きい絶縁材料を用いて絶縁膜を構成し、大きな容量Ｃを得ているものである。
【００２１】
ここで、図３は、絶縁膜として比誘電率εが異なる絶縁材料を用いた際の半導体装置の耐圧の変化を示す特性図である。
【００２２】
図３において、縦軸は、（Ｖ）で表した半導体装置の耐圧であり、横軸は、絶縁膜の比誘電率εである。
【００２３】
また、図４は、本発明の半導体装置における絶縁膜の膜厚と絶縁膜の比誘電率εとの関係を示す特性図である。
【００２４】
図４において、縦軸は、絶縁膜の比誘電率εであり、横軸は、（μｍ）で表した絶縁膜の膜厚であって、塗りつぶされた領域は、本発明の半導体装置の絶縁膜として適した領域である。
【００２５】
半導体装置のフィールドプレートを構成する絶縁膜は、劣化を生じることがなく、半導体装置の長期信頼性を確保できるようにする上から、膜厚が２μｍまたはそれ以上のものが必要となる。このとき、図４の特性図に示された塗りつぶし領域から、絶縁膜の膜厚が２μｍであれば、その比誘電率εが２０またはそれ以上の絶縁材料を用い、絶縁膜の膜厚が３μｍであれば、その比誘電率εが３０またはそれ以上の絶縁材料を用いるようにする。
【００２６】
そして、絶縁膜に比誘電率εが２０以上の絶縁材料を用いたとき、図４の特性図に示された特性曲線から、絶縁膜の比誘電率εが２０を超えると、半導体装置の耐圧が急激に増大するようになる。
【００２７】
このように、これらの本発明の実施の形態によれば、半導体装置のフィールドプレートに設けられる絶縁膜として、膜厚を２μｍ以上のものとし、しかも、その比誘電率とμｍで表された膜厚との比が１０以上になるようなものとしているので、絶縁膜の膜厚を薄膜化しなくても、第１主電極、絶縁膜、第１半導体領域とからなるコンデンサの容量を大きくすることが可能になり、第１半導体領域と第２半導体領域との接合部分に形成される空乏層がフィールドプレート方向に延び易くなって、半導体装置の初期耐圧を高くすることができる。
【００２８】
また、これらの本発明の実施の形態によれば、半導体装置のフィールドプレートに設けられる絶縁膜について、その膜厚を薄膜化していないので、半導体装置の主電極間に繰り返し逆電圧が印加されたときでも、絶縁膜が劣化することはなく、その結果、半導体装置の耐圧が長期間に低下することはなくなり、長期間にわたって半導体装置の信頼性を確保することができる。
【００２９】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
【００３０】
図１は、本発明による半導体装置の一実施例の構成図で、半導体装置におけるターミネーション領域の断面図であって、半導体装置がシリコンカーバイト（ＳｉＣ）からなるＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）チップ（ＳｉＣ型ＩＧＢＴチップ）である例を示すものである。
【００３１】
なお、図１は、図６に示された既知のこの種の半導体装置（ＩＧＢＴチップ）におけるターミネーション領域の断面図に対応するものである。
【００３２】
図１において、１はｎ型低不純物濃度（ｎ−）からなる第１半導体領域、２はｐ型高不純物濃度（ｐ＋）からなる第２半導体領域、３はｐ型高不純物濃度（ｐ＋）からなる第３半導体領域、４は絶縁膜、５はエミッタ電極（第１主電極）、６はコレクタ電極（第２主電極）、７は第１半導体領域１と第２半導体領域２との接合領域である。
【００３３】
そして、第１半導体領域１の一方の主表面には、周縁部から若干内側に入った領域に第２半導体領域２が形成配置され、第１半導体領域１の他方の主表面には、周縁部に到る部分にまで第３半導体領域３が接合配置されている。絶縁膜４は、第１半導体領域１の一方の主表面側の、一部の第２半導体領域２上から第１半導体領域１と第２半導体領域２との接合部分７を経て第１半導体領域１上の周縁部から少し内側に入った部分に到る領域に形成配置される。エミッタ電極５は、第２半導体領域２の露出表面から絶縁膜４上に到る領域に形成配置され、第２半導体領域２の露出表面に低抵抗接触している。コレクタ電極６は、第３半導体領域３の他方の主表面に形成配置され、第３半導体領域３の他方の主表面に低抵抗接触している。この場合、第１半導体領域１と第２半導体領域２との接合部分７から外側の部分は、ターミネーション領域で、ここにフィールドプレートが構成されている。
【００３４】
この場合、絶縁膜４は、構成材料として、比誘電率が３０以上のタンタルオキサイドを用いており、その膜厚が３μｍになるようにしている。
【００３５】
前記構成による本実施例のＳｉＣ型ＩＧＢＴチップは、次のように動作する。
【００３６】
エミッタ電極５とコレクタ電極６との間に逆電圧、即ち、エミッタ電極５に加わる電圧に比べてコレクタ電極６に加わる電圧が正になるような電圧が印加されたとき、フィールドプレートにその逆電圧に対応した電界が形成される。このとき、フィールドプレートに設けられた絶縁膜４として、比誘電率が３０以上のタンタルオキサイドを用いていることにより、フィールドプレートにおいては、第１半導体領域１に誘起される電荷量が増大し、第１半導体領域１内のｎ型低不純物濃度が実質的に低下するので、絶縁膜４に接する部分の第１半導体領域１内に形成される空乏層が延び易くなる、即ち、空乏層がフィールドプレート方向（横方向）に延び易くなる。このとき、フィールドプレートに形成される電界の最大強度の箇所は、第１半導体領域１と第２半導体領域２との接合部分７からフィールドプレートにおける第１半導体領域１内に移るので、第１半導体領域１と第２半導体領域２との接合部分７における電界が緩和され、ＳｉＣ型ＩＧＢＴチップは初期耐圧特性が向上する。
【００３７】
このように、本実施例のＳｉＣ型ＩＧＢＴチップは、フィールドプレートの絶縁膜４として、膜厚を３μｍのものとし、その比誘電率を３０以上になるような絶縁材料を用いているので、エミッタ電極５、絶縁膜４、第１半導体領域１からなるコンデンサの容量を大きくすることが可能になり、第１半導体領域１と第２半導体領域２との接合部分７に形成される空乏層がフィールドプレート方向に延び易くなって、半導体装置の初期耐圧を高くすることができる。
【００３８】
また、本発明の実施例のＳｉＣ型ＩＧＢＴチップは、フィールドプレートの絶縁膜４として、膜厚を３μｍのものとしているので、ＩＧＢＴチップエミッタ電極５とコレクタ電極６との間に繰り返し逆電圧が印加されたときでも、絶縁膜４が劣化することはなく、その結果、ＩＧＢＴチップの耐圧が長期間に低下することはなく、長期間にわたってＩＧＢＴチップの信頼性を確保することができる。
【００３９】
次いで、図２（ａ）乃至（ｄ）は、図１に図示されたＳｉＣ型ＩＧＢＴチップを製造する際の製造工程の一例を示す要部断面図である。
【００４０】
図２（ａ）乃至（ｄ）において、４’は絶縁層、５’はアルミニウム層であり、その他、図１に図示された構成要素と同じ構成要素については同じ符号を付けている。
【００４１】
図２（ａ）乃至（ｄ）を用いてＳｉＣ型ＩＧＢＴチップを製造する際の製造工程について説明すると、次の通りである。
【００４２】
まず、図２（ａ）に示されるように、ｎ型低不純物濃度（ｎ−）からなる第１半導体領域１の一方の主表面の所要の箇所に、ｐ型不純物を打ち込んでｐ型高不純物濃度（ｐ＋）からなる第２半導体領域２を形成し、第１半導体領域１の一方の主表面の露出部分の上及び第２半導体領域２の露出表面の上の全域に酸化タンタルをＣＶＤ法によって堆積し、絶縁層４’を形成する。
【００４３】
次に、図２（ｂ）に示されるように、ドライエッチングを用いて絶縁層４’の不必要な部分を除去し、絶縁膜４を形成する。
【００４４】
次いで、図２（ｃ）に示されるように、第１半導体領域１の一方の主表面の露出部分の上、第２半導体領域２の露出表面の上及び絶縁膜４の上の全域にアルミニウムを蒸着し、アルミニウム層５’を形成する。
【００４５】
続いて、図２（ｄ）に示されるように、ドライエッチングを用いて不必要な部分を除去し、エミッタ電極５を形成する。
【００４６】
その後、図示されてないが、コレクタ電極６及び保護膜を形成し、ＳｉＣ型ＩＧＢＴチップが完成する。
【００４７】
前記実施例によるＳｉＣ型ＩＧＢＴチップにおいては、絶縁膜４として比誘電率が３０以上のタンタルオキサイドを用いた例を挙げて説明したが、本発明による絶縁膜４は前述のものに限られず、膜厚が２μｍ以上であって、比誘電率とμｍで表された膜厚との比が１０以上のものであれば、どのような絶縁材料を用いてもよい。
【００４８】
例えば、絶縁膜４を構成する絶縁材料としては、タンタルオキサイドの代わりに、ＢＳＴ｛（Ｂａ、Ｓｒ）ＴｉＯ3 ｝やＰＺＴ｛Ｐｂ（Ｔｉ、Ｚｒ）Ｏ3 ｝を用いてもよく、タンタルオキサイド、ＢＳＴ、ＰＺＴの中の２つまたはそれ以上を用いてもよく、絶縁膜４の膜厚も、比誘電率が大きいものであれば、比誘電率の大きさに対応して厚くするようにすることもできる。
【００４９】
また、前記実施例によるＳｉＣ型ＩＧＢＴチップにおいては、半導体材料としてシリコンカーバイド（ＳｉＣ）を用いた例を挙げて説明したが、本発明による半導体材料はシリコンカーバイド（ＳｉＣ）を用いたものに限られず、他の同種の半導体材料、例えば、ダイアモンド、ガリウムナイトライド等のワイドギャップ半導体材料を用いてもよい。
【００５０】
さらに、前記実施例においては、半導体装置がＳｉＣ型ＩＧＢＴチップである例を挙げて説明したが、本発明による半導体装置はＳｉＣ型ＩＧＢＴチップであるものに限られず、他の半導体装置、例えば、ＧＴＯチップ、ＳＩサイリスタチップ、ダイオードチップ、サイリスタチップであってもよい。
【００５１】
【発明の効果】
以上のように、本発明によれば、半導体装置のフィールドプレートに設けられる絶縁膜として、膜厚を２μｍ以上のものとし、その比誘電率とμｍで表された膜厚との比が１０以上になるようなものを用いているので、絶縁膜の膜厚を薄膜化しなくても、第１主電極、絶縁膜、第１半導体領域とからなるコンデンサの容量を大きくすることが可能になり、第１半導体領域と第２半導体領域との接合部分に形成される空乏層がフィールドプレート方向に延び易くなり、半導体装置の初期耐圧を高くすることができるという効果がある。
【００５２】
また、本発明によれば、半導体装置のフィールドプレートに設けられる絶縁膜の膜厚を薄膜化していないので、半導体装置の主電極間に繰り返し逆電圧が印加されたときでも、絶縁膜が劣化して半導体装置の耐圧が長期間に低下することはなくなり、長期間にわたって半導体装置の信頼性を確保することができるという効果がある。
【図面の簡単な説明】
【図１】本発明による半導体装置の一実施例の構成を示す断面図である。
【図２】図１に図示された半導体装置を製造する際の製造工程の一例を示す要部断面図である。
【図３】絶縁膜として比誘電率が異なる絶縁材料を用いた際の半導体装置の耐圧の変化を示す特性図である。
【図４】本発明の半導体装置における絶縁膜の膜厚と絶縁膜の比誘電率との関係を示す特性図である。
【図５】既知の半導体装置におけるフィールドプレートの一例を示す上面図である。
【図６】図５に図示の半導体装置のフィールドプレートにおけるＡ−Ａ’線部分の断面図である。
【図７】フィールドプレートを有するＳｉＣ型ＩＧＢＴチップにおける絶縁膜の膜厚と繰り返し逆電圧を印加した後の不良発生率との関係を示す特性図である。
【符号の説明】
１ 第１半導体領域
２ 第２半導体領域
３ 第３半導体領域
４ 絶縁膜
５ エミッタ電極（第１主電極）
６ コレクタ電極（第２主電極）
７ 接合領域
【発明の属する技術分野】
本発明は、半導体装置に係わり、特に、ターミネーション領域を改良して、半導体装置の長期間の使用に基づく耐圧特性の低下をなくし、半導体装置の使用期間を大幅に拡大させることを可能にした半導体装置に関する。
【０００２】
【従来の技術】
一般に、半導体材料として、シリコン（Ｓｉ）やシリコンカーバイド（ＳｉＣ）を用いた半導体装置においては、半導体装置の耐圧を向上させるために、ターミネーション領域にフィールドプレートと呼ばれる構造を設けることが知られている。
【０００３】
ここで、図５及び図６は、既知の半導体装置におけるフィールドプレートの一例を示す構成図であって、図５はフィールドプレートを含む半導体装置の上面図、図６は図５の上面図におけるフィールドプレートのＡ−Ａ’線部分の断面図であり、半導体装置がＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）チップである例を示すものである。
【０００４】
図５及び図６において、５１はｎ型低不純物濃度（ｎ−）の第１半導体領域、５２はｐ型高不純物濃度（ｐ＋）の第２半導体領域、５３はｐ型高不純物濃度（ｐ＋）の第３半導体領域、５４は絶縁膜、５５はエミッタ電極、５６はコレクタ電極、５７は第１半導体領域５１と第２半導体領域５２との接合部分である。
【０００５】
そして、第１半導体領域５１は、その一面の端縁部から若干内側に入った部分に第２半導体領域５２が形成配置され、その他面の端縁部に到る部分まで第３半導体領域５３が接合配置されている。絶縁膜５４は、第２半導体領域５２上から第１半導体領域５１と第２半導体領域５２との接合部分５７を経て第１半導体領域５１上に到る領域に配置される。エミッタ電極５５は、第２半導体領域５２上から絶縁膜５４上に到る領域に形成配置され、コレクタ電極５６は、第３半導体領域５３の他面に形成配置されている。この場合、第１半導体領域５１と第２半導体領域５２との接合部分５７から外側の領域は、ターミネーション領域であって、ここにフィールドプレートが構成されている。
【０００６】
前記構成によるＩＧＢＴチップにおいては、エミッタ電極５５とコレクタ電極５６との間に逆電圧、即ち、エミッタ電極５５に加わる電圧に比べてコレクタ電極５６に加わる電圧が正になるような電圧が印加されたとき、フィールドプレートで得られる電界により、フィールドプレートにおける第１半導体領域５１に空乏層が形成され、その結果、第１半導体領域５１と第２半導体領域５２との接合部分５７の電界集中の度合いが緩和され、フィールドプレートを設けていない場合に比べてＩＧＢＴチップの耐圧特性が向上する。
【０００７】
【発明が解決しようとする課題】
ところで、前記既知のフィールドプレートを有するＩＧＢＴチップの中で、半導体材料にシリコンカーバイド（ＳｉＣ）を用いたＩＧＢＴチップにおいては、絶縁膜５４を一般の絶縁材料である酸化シリコン（ＳｉＯ2 ）で構成すると、エミッタ電極５５とコレクタ電極５６との間に繰り返し逆電圧が印加されたとき、以下に述べる理由によって、ＩＧＢＴチップの耐圧が経時的に低下することが判明した。
【０００８】
即ち、シリコンカーバイド（ＳｉＣ）で構成されたＩＧＢＴチップ（以下、これをＳｉＣ型ＩＧＢＴチップという）は、同じ耐圧のシリコン（Ｓｉ）で構成されたＩＧＢＴチップ（以下、これをＳｉ型ＩＧＢＴチップという）と比べた場合に、ＳｉＣ型ＩＧＢＴチップの第１半導体領域５１のｎ型不純物濃度は、Ｓｉ型ＩＧＢＴチップの第１半導体領域５１のｎ型不純物濃度よりも約２桁程度高くなっている。このとき、ＳｉＣ型ＩＧＢＴチップの絶縁膜５４の膜厚を、Ｓｉ型ＩＧＢＴチップの絶縁膜５４の膜厚と等しくなるように選んだとすれば、ＳｉＣ型ＩＧＢＴチップの第１半導体領域５１と第２半導体領域５２との接合部分５７に形成される空乏層は、Ｓｉ型ＩＧＢＴチップの第１半導体領域５１と第２半導体領域５２との接合部分５７に形成される空乏層よりもフィールドプレート方向（横方向）に延び難いものとなっている。そこで、ＳｉＣ型ＩＧＢＴチップの空乏層の延びの程度を、Ｓｉ型ＩＧＢＴチップの空乏層の延びの程度に等しくするためには、ＳｉＣ型ＩＧＢＴチップの絶縁膜５４の膜厚を薄くすればよいが、絶縁膜５４の膜厚を薄くすると、ＳｉＣ型ＩＧＢＴチップに前記逆電圧が印加されたとき、絶縁膜５４がその逆電圧に耐えられずに劣化し、ＳｉＣ型ＩＧＢＴチップは長時間の使用とともに動作信頼性が損なわれるようになる。
【０００９】
ここで、図７は、フィールドプレートを有するＳｉＣ型ＩＧＢＴチップにおける絶縁膜５４の膜厚と繰り返し逆電圧を印加した後の不良発生率との関係を示す特性図である。
【００１０】
図７において、縦軸は、（％）で表したＳｉＣ型ＩＧＢＴチップの不良発生率であり、横軸は、（μｍ）で表した絶縁膜５４の膜厚である。なお、ここでいう不良発生率とは、ＳｉＣ型ＩＧＢＴチップの耐圧がその初期耐圧に比べて１０％以上低下したものの発生比率である。
【００１１】
図７に示されるように、ＳｉＣ型ＩＧＢＴチップの絶縁膜５４の膜厚を薄くしていった場合、その膜厚が２μｍ以下になると、急激に不良発生率が増大することが判る。その理由は、絶縁膜６４が、度重なる逆電圧の印加によって劣化を生じ、遂に絶縁破壊されるためで、絶縁膜５４の膜厚を薄くする程、絶縁破壊の生じる割合は高くなる。
【００１２】
このように、前記既知のフィールドプレートを有するＩＧＢＴチップにおいては、第１半導体領域５１と第２半導体領域５２との接合部分５７に形成される空乏層をフィールドプレート方向（横方向）へ延び易くするために、絶縁膜５４の膜厚を薄くすると、エミッタ電極５５とコレクタ電極５６との間に繰り返し印加される逆電圧によって絶縁膜５４が劣化し、ＩＧＢＴチップの長期信頼性が損なわれるという問題がある。
【００１３】
本発明は、前記問題点を解決するもので、その目的は、逆電圧が繰り返し印加されても、フィールドプレートに設けられた絶縁膜の劣化を防いで、長期信頼性の確保を可能にした半導体装置を提供することにある。
【００１４】
【課題を解決するための手段】
前記目的を達成するために、本発明による半導体装置は、第１半導体領域と、第１半導体領域の一面に部分的に設けられた第２半導体領域と、第１半導体領域の他面に設けられた第３半導体領域とを備え、ターミネーション領域が、第２半導体領域上と第１半導体領域上との間に配置された絶縁膜と、第２半導体領域上及び絶縁膜上に配置された第１主電極と、第３半導体領域上に配置された第２主電極とを有する半導体装置において、前記絶縁膜が、前記第２半導体領域内から第２半導体領域の全周縁上を経て前記ターミネーション領域の第１半導体領域上に延在しており、該絶縁膜上に配置した前記第１主電極がフィールドプレートとして前記ターミネション領域まで延在し、前記第１半導体領域、前記第２半導体領域、及び前記第３半導体領域は、その半導体材料として、シリコンカーバイド、ガリウムナイトライド、ダイアモンドの中の少なくとも１種のものを用い、絶縁膜は、膜厚が２μｍ以上であり、その比誘電率とμｍで表された膜厚との比が１０以上になるように選択された手段を具備する。
【００１５】
前記手段によれば、ターミネーション領域において、フィールドプレートの絶縁膜に、膜厚が２μｍ以上のものであって、その比誘電率とμｍで表された膜厚との比が１０以上になるようなものを用いているので、絶縁膜の膜厚を薄くしなくても、第１半導体領域と第２半導体領域との接合部分に形成される空乏層がフィールドプレート方向に延び易くなって、半導体装置の初期耐圧を高くすることができ、また、絶縁膜の膜厚が薄くないことから、半導体装置に繰り返し逆電圧が印加されたとしても、絶縁膜が劣化を生じることはなく、半導体装置の耐圧が長期間の間に低下することはない。
【００１６】
【発明の実施の形態】
本発明の実施の形態において、半導体装置は、第１導電型の第１半導体領域と、前記第１半導体領域の一面の一部に形成された第２導電型の第２半導体領域と、前記第１半導体領域の他面に接合された第２導電型の第３半導体領域とを備え、ターミネーション領域に、前記第２半導体領域の全周縁上から前記第１半導体領域上に達するように形成された絶縁膜と、一部が前記第２半導体領域に低抵抗接触するとともに残部が前記絶縁膜上に配置した第１主電極と、前記第３半導体領域に低抵抗接触するように配置した第２主電極とを有する半導体装置において、前記絶縁膜が、前記第２半導体領域内から第２半導体領域の全周縁上を経て前記ターミネーション領域の第１半導体領域上に延在しており、該絶縁膜上に配置した前記第１主電極がフィールドプレートとして前記ターミネション領域まで延在し、前記第１半導体領域、前記第２半導体領域、及び前記第３半導体領域は、その半導体材料として、シリコンカーバイド、ガリウムナイトライド、ダイアモンドの中の少なくとも１種のものを用い、前記絶縁膜は、膜厚が２μｍ以上であり、その比誘電率とμｍで表された膜厚との比が１０以上になるように選択されているものである。
【００１７】
本発明の実施の形態の１つの具体例において、半導体装置は、絶縁膜の材料として、タンタルオキサイド、ＢＳＴ、ＰＺＴの中の少なくとも１種のものが用いられるものである。
【００１９】
これらの本発明の実施の形態において、ターミネーション領域に設けられたフィールドプレートは、第１主電極、絶縁膜、第１半導体領域が重なり合った部分にコンデンサが形成される。このコンデンサの容量は、シリコンカーバイド（ＳｉＣ）で構成した半導体装置（以下、これをＳｉＣ型半導体装置という）において必要な容量と、シリコン（Ｓｉ）で構成した半導体装置（以下、これをＳｉ型半導体装置という）において必要な容量とを比べたとき、ＳｉＣ型半導体装置において必要なコンデンサの容量は、Ｓｉ型半導体装置において必要なコンデンサの容量の約１００倍になる。
【００２０】
このとき、コンデンサの単位面積当たりの容量をＣ、絶縁膜の比誘電率をε、絶縁膜の膜厚をＬとしたとき、容量はＣ＝ε／Ｌで表わされることから、コンデンサの容量Ｃを１００倍にするには、絶縁膜として同じ絶縁材料を用いた場合にその比誘電率εが一定であるから、絶縁膜の膜厚Ｌを１／１００倍に選択する他ない。ところが、絶縁膜の膜厚Ｌを薄くすると、絶縁膜の劣化が生じることから、本発明においては、絶縁膜の膜厚Ｌを薄くせずに、比誘電率εの大きい絶縁材料を用いて絶縁膜を構成し、大きな容量Ｃを得ているものである。
【００２１】
ここで、図３は、絶縁膜として比誘電率εが異なる絶縁材料を用いた際の半導体装置の耐圧の変化を示す特性図である。
【００２２】
図３において、縦軸は、（Ｖ）で表した半導体装置の耐圧であり、横軸は、絶縁膜の比誘電率εである。
【００２３】
また、図４は、本発明の半導体装置における絶縁膜の膜厚と絶縁膜の比誘電率εとの関係を示す特性図である。
【００２４】
図４において、縦軸は、絶縁膜の比誘電率εであり、横軸は、（μｍ）で表した絶縁膜の膜厚であって、塗りつぶされた領域は、本発明の半導体装置の絶縁膜として適した領域である。
【００２５】
半導体装置のフィールドプレートを構成する絶縁膜は、劣化を生じることがなく、半導体装置の長期信頼性を確保できるようにする上から、膜厚が２μｍまたはそれ以上のものが必要となる。このとき、図４の特性図に示された塗りつぶし領域から、絶縁膜の膜厚が２μｍであれば、その比誘電率εが２０またはそれ以上の絶縁材料を用い、絶縁膜の膜厚が３μｍであれば、その比誘電率εが３０またはそれ以上の絶縁材料を用いるようにする。
【００２６】
そして、絶縁膜に比誘電率εが２０以上の絶縁材料を用いたとき、図４の特性図に示された特性曲線から、絶縁膜の比誘電率εが２０を超えると、半導体装置の耐圧が急激に増大するようになる。
【００２７】
このように、これらの本発明の実施の形態によれば、半導体装置のフィールドプレートに設けられる絶縁膜として、膜厚を２μｍ以上のものとし、しかも、その比誘電率とμｍで表された膜厚との比が１０以上になるようなものとしているので、絶縁膜の膜厚を薄膜化しなくても、第１主電極、絶縁膜、第１半導体領域とからなるコンデンサの容量を大きくすることが可能になり、第１半導体領域と第２半導体領域との接合部分に形成される空乏層がフィールドプレート方向に延び易くなって、半導体装置の初期耐圧を高くすることができる。
【００２８】
また、これらの本発明の実施の形態によれば、半導体装置のフィールドプレートに設けられる絶縁膜について、その膜厚を薄膜化していないので、半導体装置の主電極間に繰り返し逆電圧が印加されたときでも、絶縁膜が劣化することはなく、その結果、半導体装置の耐圧が長期間に低下することはなくなり、長期間にわたって半導体装置の信頼性を確保することができる。
【００２９】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
【００３０】
図１は、本発明による半導体装置の一実施例の構成図で、半導体装置におけるターミネーション領域の断面図であって、半導体装置がシリコンカーバイト（ＳｉＣ）からなるＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）チップ（ＳｉＣ型ＩＧＢＴチップ）である例を示すものである。
【００３１】
なお、図１は、図６に示された既知のこの種の半導体装置（ＩＧＢＴチップ）におけるターミネーション領域の断面図に対応するものである。
【００３２】
図１において、１はｎ型低不純物濃度（ｎ−）からなる第１半導体領域、２はｐ型高不純物濃度（ｐ＋）からなる第２半導体領域、３はｐ型高不純物濃度（ｐ＋）からなる第３半導体領域、４は絶縁膜、５はエミッタ電極（第１主電極）、６はコレクタ電極（第２主電極）、７は第１半導体領域１と第２半導体領域２との接合領域である。
【００３３】
そして、第１半導体領域１の一方の主表面には、周縁部から若干内側に入った領域に第２半導体領域２が形成配置され、第１半導体領域１の他方の主表面には、周縁部に到る部分にまで第３半導体領域３が接合配置されている。絶縁膜４は、第１半導体領域１の一方の主表面側の、一部の第２半導体領域２上から第１半導体領域１と第２半導体領域２との接合部分７を経て第１半導体領域１上の周縁部から少し内側に入った部分に到る領域に形成配置される。エミッタ電極５は、第２半導体領域２の露出表面から絶縁膜４上に到る領域に形成配置され、第２半導体領域２の露出表面に低抵抗接触している。コレクタ電極６は、第３半導体領域３の他方の主表面に形成配置され、第３半導体領域３の他方の主表面に低抵抗接触している。この場合、第１半導体領域１と第２半導体領域２との接合部分７から外側の部分は、ターミネーション領域で、ここにフィールドプレートが構成されている。
【００３４】
この場合、絶縁膜４は、構成材料として、比誘電率が３０以上のタンタルオキサイドを用いており、その膜厚が３μｍになるようにしている。
【００３５】
前記構成による本実施例のＳｉＣ型ＩＧＢＴチップは、次のように動作する。
【００３６】
エミッタ電極５とコレクタ電極６との間に逆電圧、即ち、エミッタ電極５に加わる電圧に比べてコレクタ電極６に加わる電圧が正になるような電圧が印加されたとき、フィールドプレートにその逆電圧に対応した電界が形成される。このとき、フィールドプレートに設けられた絶縁膜４として、比誘電率が３０以上のタンタルオキサイドを用いていることにより、フィールドプレートにおいては、第１半導体領域１に誘起される電荷量が増大し、第１半導体領域１内のｎ型低不純物濃度が実質的に低下するので、絶縁膜４に接する部分の第１半導体領域１内に形成される空乏層が延び易くなる、即ち、空乏層がフィールドプレート方向（横方向）に延び易くなる。このとき、フィールドプレートに形成される電界の最大強度の箇所は、第１半導体領域１と第２半導体領域２との接合部分７からフィールドプレートにおける第１半導体領域１内に移るので、第１半導体領域１と第２半導体領域２との接合部分７における電界が緩和され、ＳｉＣ型ＩＧＢＴチップは初期耐圧特性が向上する。
【００３７】
このように、本実施例のＳｉＣ型ＩＧＢＴチップは、フィールドプレートの絶縁膜４として、膜厚を３μｍのものとし、その比誘電率を３０以上になるような絶縁材料を用いているので、エミッタ電極５、絶縁膜４、第１半導体領域１からなるコンデンサの容量を大きくすることが可能になり、第１半導体領域１と第２半導体領域２との接合部分７に形成される空乏層がフィールドプレート方向に延び易くなって、半導体装置の初期耐圧を高くすることができる。
【００３８】
また、本発明の実施例のＳｉＣ型ＩＧＢＴチップは、フィールドプレートの絶縁膜４として、膜厚を３μｍのものとしているので、ＩＧＢＴチップエミッタ電極５とコレクタ電極６との間に繰り返し逆電圧が印加されたときでも、絶縁膜４が劣化することはなく、その結果、ＩＧＢＴチップの耐圧が長期間に低下することはなく、長期間にわたってＩＧＢＴチップの信頼性を確保することができる。
【００３９】
次いで、図２（ａ）乃至（ｄ）は、図１に図示されたＳｉＣ型ＩＧＢＴチップを製造する際の製造工程の一例を示す要部断面図である。
【００４０】
図２（ａ）乃至（ｄ）において、４’は絶縁層、５’はアルミニウム層であり、その他、図１に図示された構成要素と同じ構成要素については同じ符号を付けている。
【００４１】
図２（ａ）乃至（ｄ）を用いてＳｉＣ型ＩＧＢＴチップを製造する際の製造工程について説明すると、次の通りである。
【００４２】
まず、図２（ａ）に示されるように、ｎ型低不純物濃度（ｎ−）からなる第１半導体領域１の一方の主表面の所要の箇所に、ｐ型不純物を打ち込んでｐ型高不純物濃度（ｐ＋）からなる第２半導体領域２を形成し、第１半導体領域１の一方の主表面の露出部分の上及び第２半導体領域２の露出表面の上の全域に酸化タンタルをＣＶＤ法によって堆積し、絶縁層４’を形成する。
【００４３】
次に、図２（ｂ）に示されるように、ドライエッチングを用いて絶縁層４’の不必要な部分を除去し、絶縁膜４を形成する。
【００４４】
次いで、図２（ｃ）に示されるように、第１半導体領域１の一方の主表面の露出部分の上、第２半導体領域２の露出表面の上及び絶縁膜４の上の全域にアルミニウムを蒸着し、アルミニウム層５’を形成する。
【００４５】
続いて、図２（ｄ）に示されるように、ドライエッチングを用いて不必要な部分を除去し、エミッタ電極５を形成する。
【００４６】
その後、図示されてないが、コレクタ電極６及び保護膜を形成し、ＳｉＣ型ＩＧＢＴチップが完成する。
【００４７】
前記実施例によるＳｉＣ型ＩＧＢＴチップにおいては、絶縁膜４として比誘電率が３０以上のタンタルオキサイドを用いた例を挙げて説明したが、本発明による絶縁膜４は前述のものに限られず、膜厚が２μｍ以上であって、比誘電率とμｍで表された膜厚との比が１０以上のものであれば、どのような絶縁材料を用いてもよい。
【００４８】
例えば、絶縁膜４を構成する絶縁材料としては、タンタルオキサイドの代わりに、ＢＳＴ｛（Ｂａ、Ｓｒ）ＴｉＯ3 ｝やＰＺＴ｛Ｐｂ（Ｔｉ、Ｚｒ）Ｏ3 ｝を用いてもよく、タンタルオキサイド、ＢＳＴ、ＰＺＴの中の２つまたはそれ以上を用いてもよく、絶縁膜４の膜厚も、比誘電率が大きいものであれば、比誘電率の大きさに対応して厚くするようにすることもできる。
【００４９】
また、前記実施例によるＳｉＣ型ＩＧＢＴチップにおいては、半導体材料としてシリコンカーバイド（ＳｉＣ）を用いた例を挙げて説明したが、本発明による半導体材料はシリコンカーバイド（ＳｉＣ）を用いたものに限られず、他の同種の半導体材料、例えば、ダイアモンド、ガリウムナイトライド等のワイドギャップ半導体材料を用いてもよい。
【００５０】
さらに、前記実施例においては、半導体装置がＳｉＣ型ＩＧＢＴチップである例を挙げて説明したが、本発明による半導体装置はＳｉＣ型ＩＧＢＴチップであるものに限られず、他の半導体装置、例えば、ＧＴＯチップ、ＳＩサイリスタチップ、ダイオードチップ、サイリスタチップであってもよい。
【００５１】
【発明の効果】
以上のように、本発明によれば、半導体装置のフィールドプレートに設けられる絶縁膜として、膜厚を２μｍ以上のものとし、その比誘電率とμｍで表された膜厚との比が１０以上になるようなものを用いているので、絶縁膜の膜厚を薄膜化しなくても、第１主電極、絶縁膜、第１半導体領域とからなるコンデンサの容量を大きくすることが可能になり、第１半導体領域と第２半導体領域との接合部分に形成される空乏層がフィールドプレート方向に延び易くなり、半導体装置の初期耐圧を高くすることができるという効果がある。
【００５２】
また、本発明によれば、半導体装置のフィールドプレートに設けられる絶縁膜の膜厚を薄膜化していないので、半導体装置の主電極間に繰り返し逆電圧が印加されたときでも、絶縁膜が劣化して半導体装置の耐圧が長期間に低下することはなくなり、長期間にわたって半導体装置の信頼性を確保することができるという効果がある。
【図面の簡単な説明】
【図１】本発明による半導体装置の一実施例の構成を示す断面図である。
【図２】図１に図示された半導体装置を製造する際の製造工程の一例を示す要部断面図である。
【図３】絶縁膜として比誘電率が異なる絶縁材料を用いた際の半導体装置の耐圧の変化を示す特性図である。
【図４】本発明の半導体装置における絶縁膜の膜厚と絶縁膜の比誘電率との関係を示す特性図である。
【図５】既知の半導体装置におけるフィールドプレートの一例を示す上面図である。
【図６】図５に図示の半導体装置のフィールドプレートにおけるＡ−Ａ’線部分の断面図である。
【図７】フィールドプレートを有するＳｉＣ型ＩＧＢＴチップにおける絶縁膜の膜厚と繰り返し逆電圧を印加した後の不良発生率との関係を示す特性図である。
【符号の説明】
１ 第１半導体領域
２ 第２半導体領域
３ 第３半導体領域
４ 絶縁膜
５ エミッタ電極（第１主電極）
６ コレクタ電極（第２主電極）
７ 接合領域
Claims (2)
- 第１導電型の第１半導体領域と、前記第１半導体領域の一面の一部に形成された第２導電型の第２半導体領域と、前記第１半導体領域の他面に接合された第２導電型の第３半導体領域とを備え、ターミネーション領域に、前記第２半導体領域の全周縁上から前記第１半導体領域上に達するように形成された絶縁膜と、一部が前記第２半導体領域に低抵抗接触するとともに残部が前記絶縁膜上に配置した第１主電極と、前記第３半導体領域に低抵抗接触するように配置した第２主電極とを有する半導体装置において、
前記絶縁膜が、前記第２半導体領域内から第２半導体領域の全周縁上を経て前記ターミネーション領域の第１半導体領域上に延在しており、
該絶縁膜上に配置した前記第１主電極がフィールドプレートとして前記ターミネション領域まで延在し、
前記第１半導体領域、前記第２半導体領域、及び前記第３半導体領域は、その半導体材料として、シリコンカーバイド、ガリウムナイトライド、ダイアモンドの中の少なくとも１種のものを用い、前記絶縁膜は、膜厚が２μｍ以上であり、その比誘電率とμｍで表された膜厚との比が１０以上になるように選択されていることを特徴とする半導体装置。 - 前記絶縁膜は、絶縁材料として、タンタルオキサイド、ＢＳＴ、ＰＺＴの中の少なくとも１種のものを用いていることを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9482098A JP3665202B2 (ja) | 1998-04-07 | 1998-04-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9482098A JP3665202B2 (ja) | 1998-04-07 | 1998-04-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11297995A JPH11297995A (ja) | 1999-10-29 |
| JP3665202B2 true JP3665202B2 (ja) | 2005-06-29 |
Family
ID=14120705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9482098A Expired - Fee Related JP3665202B2 (ja) | 1998-04-07 | 1998-04-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3665202B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102217070B (zh) | 2009-09-03 | 2013-09-25 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| JP5858934B2 (ja) * | 2011-02-02 | 2016-02-10 | ローム株式会社 | 半導体パワーデバイスおよびその製造方法 |
-
1998
- 1998-04-07 JP JP9482098A patent/JP3665202B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11297995A (ja) | 1999-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3167457B2 (ja) | 半導体装置 | |
| KR101966148B1 (ko) | 개선된 종단 구조를 구비한 고전압 트렌치 dmos 소자 | |
| US7391093B2 (en) | Semiconductor device with a guard-ring structure and a field plate formed of polycrystalline silicon film embedded in an insulating film | |
| US7910990B2 (en) | Insulated gate type semiconductor device and method for fabricating the same | |
| JP2812093B2 (ja) | プレーナ接合を有する半導体装置 | |
| US8294206B2 (en) | Integrated circuit device and method for its production | |
| JPH0458700B2 (ja) | ||
| JPH1098188A (ja) | 絶縁ゲート半導体装置 | |
| EP3092659B1 (en) | Trench mos device having a termination structure with multiple field-relaxation trenches for high voltage applications and corresponding manufacturing method | |
| US6800509B1 (en) | Process for enhancement of voltage endurance and reduction of parasitic capacitance for a trench power MOSFET | |
| JP5601863B2 (ja) | 電力半導体装置 | |
| US7897471B2 (en) | Method and apparatus to improve the reliability of the breakdown voltage in high voltage devices | |
| US10504891B2 (en) | Semiconductor device and a manufacturing method therefor | |
| JPH04251983A (ja) | 半導体装置 | |
| CN109755296A (zh) | 集成肖特基二极管的含有p-SiC的超结MOSFET | |
| JP3665202B2 (ja) | 半導体装置 | |
| CA2102079C (en) | A dielectric isolated high voltage semiconductor device | |
| JPH07231088A (ja) | Ｍｉｓ形電界効果トランジスタ | |
| JPH11511594A (ja) | ｐｎ接合部と該ｐｎ接合部の絶縁破壊の危険性を低減させる手段とを有する装置 | |
| JP7486571B2 (ja) | 炭化珪素トランジスタデバイス | |
| JP2808871B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| US11201236B2 (en) | Semiconductor device | |
| KR100485131B1 (ko) | 반도체 소자의 접합 마감 구조 | |
| JPS63166273A (ja) | 縦形半導体装置 | |
| JPS5923115B2 (ja) | メサ型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050331 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |