JP3652255B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3652255B2 JP3652255B2 JP2001019158A JP2001019158A JP3652255B2 JP 3652255 B2 JP3652255 B2 JP 3652255B2 JP 2001019158 A JP2001019158 A JP 2001019158A JP 2001019158 A JP2001019158 A JP 2001019158A JP 3652255 B2 JP3652255 B2 JP 3652255B2
- Authority
- JP
- Japan
- Prior art keywords
- frame body
- mounting portion
- semiconductor element
- frame
- screw mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子を収容し外部電気回路基板にネジ取付部を介してネジ止めされる半導体素子収納用パッケージに関する。
【0002】
【従来の技術】
従来の、外部電気回路基板(図示せず)にネジ取付部を介してネジ止めされる半導体素子収納用パッケージ(以下、半導体パッケージという)の例を図3,図4に斜視図で示す。
【0003】
図3に示すように、半導体パッケージは、一般に略四角形の基体11と基体11の上面に取着された枠体14とを具備して成る。基体11は、その上面に半導体素子17が載置される載置部11aと、対向する辺部にそれぞれ形成されたネジ取付部11bとを有し、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)合金等の金属材料から成る。枠体14は、1対の対向する側壁の内面と外面の一部を切り欠いて形成された取付部12a、および取付部12aの内外を導通するように形成されたメタライズ層12bから成り、内外を電気的に導通し接続する入出力部12を有し、他の1対の対向する側壁の外面にはメタライズ金属層13が形成されている。そして、枠体14は、基体11して取着され、アルミナ(Al2O3)セラミックスや窒化アルミニウム(AlN)セラミックス等のセラミックス等の絶縁材料から成る。
【0004】
この枠体14のメタライズ金属層13は、基体11の上面に枠体14の下面を銀ロウ等のロウ材で接合した際に、枠体14の下面からメタライズ金属層13にかけてロウ材のメニスカスを形成することにより接合を強固なものとするものであり、また外部からの電磁波をシールドする所謂電磁シールド層として機能する。
【0005】
なお、この半導体パッケージは、図4に示すように、枠体14の1対の対向する側壁の一部を内外を貫通するように切り欠くか、または貫通孔を形成して成る入出力部12の取付部12aを有するとともに、枠体14の内外を導通するメタライズ層12bが形成された、セラミックス等の絶縁体から成る入出力部12を取付部12aに嵌着接合した構成のものもある。この場合、枠体14はFe−Ni−Co合金やFe−Ni合金等の金属材料から成り、基体11の上面に載置部11aを囲繞するように取着される。
【0006】
また、メタライズ層12bは、取付部12aや入出力部12に枠体14の内外を導通するように設けられており、メタライズ層12bの枠体14外側の部位の表面に外部電気回路基板と電気的に接続される、Fe−Ni−Co合金やFe−Ni合金等の金属材料から成るリード端子16が銀ロウ等のロウ材で接合される。
【0007】
このような半導体パッケージにおいて、基体11上面の載置部11aに半導体素子17を樹脂接着剤,ロウ材等の接着剤を介して接着固定するとともに、半導体素子17の電極をボンディングワイヤ(図示せず)を介して、半導体パッケージ内部のメタライズ層12bに接続し、しかる後、枠体14上面に蓋体(図示せず)を金(Au)−錫(Sn)等の低融点ロウ材で接合することにより、製品としての半導体装置となる。
【0008】
このような半導体装置は、外部電気回路基板にネジ取付部11bを介してネジ止め固定され、外部電気回路基板から供給される駆動信号により半導体素子17を作動させ、大容量の情報を高速に伝送できる装置として機能する。
【0009】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージにおいて、その小型化のためにネジ取付部11bと枠体14の外周面とは近接しており、基体11とメタライズ金属層13との間、または基体11と枠体14の下面との間に形成されるフィレット(メニスカス)が大きくなる場合、フィレットがネジ取付部11b周辺部にまで広がって延在した不要なロウ材溜まりと成る。すると、ネジがロウ材溜まりを介してネジ取付部11bに取り付けられることと成るため、基体11上面のネジ取付部11b周辺部をネジで強固に固定できない。即ち、半導体パッケージを外部電気回路基板にネジで強固に固定できないため、基体11下面が外部電気回路基板に完全に密着せず、半導体素子17の作動時に発する熱を効率良く外部電気回路基板に伝熱することができない。そのため、半導体素子17は作動性が損なわれたり、熱により破損したりする等の問題点があった。
【0010】
なお、上記問題点を解決する手段として、図3,図4においてネジ取付部11bと枠体14外周面との間隔を大きくすることも考えられるが、この場合、半導体パッケージが大型化することとなり、近時の小型化,軽量化の動向から外れることとなる。
【0011】
従って、本発明は上記問題点に鑑み完成されたもので、その目的は、ネジ取付部の周辺部でロウ材溜まりが発生するのを有効に防止することにより、半導体パッケージを外部電気回路基板に強固にネジで固定できるようにし、また半導体素子の発する熱を効率良く外部電気回路基板に伝え、半導体素子を長期にわたり正常かつ安定に作動させることにある。
【0012】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、枠体の外周面のネジ取付部に近接した部位に、ネジ取付部の基体上面の中心部側の先端に対応するように、枠体の外周面の下側から枠体の下面にかけて基体と枠体の接合部からネジ取付部に向かうロウ材の広がりを防ぐ切欠部が形成されていることを特徴とするものである。
【0013】
本発明は、上記の構成により、ネジ取付部の周辺部にロウ材溜まりの発生を有効に防止でき、半導体パッケージの下面を外部電気回路基板の上面に完全に密着できる。そのため、半導体素子の発する熱を効率良く外部電気回路基板に伝えることができ、半導体素子を長期にわたり正常かつ安定に作動させ得る。
【0014】
【発明の実施の形態】
本発明の半導体パッケージについて以下に詳細に説明する。図1,図2は本発明の半導体パッケージを示し、図1は、枠体が絶縁材料である場合の実施の形態の一例を示す斜視図、図2は、枠体とネジ取付部との周辺部の要部拡大斜視図である。
【0015】
これらの図において、1は基体、4は枠体、7は半導体素子である。これら基体1,枠体4とで半導体素子7を収容するための容器が構成される。
【0016】
基体1は略四角形の金属板から成り、Fe−Ni−Co合金やCu−W合金等の金属材料から成り、上面の略中央部に半導体素子7を載置固定するための載置部1aを有するとともに、基体1の対向する辺部に貫通孔または上下面を貫通する切欠部から成るネジ取付部1bがそれぞれ設けられ、ネジ取付部1bにネジを通して外部電気回路基板にネジ止めされる。
【0017】
この基体1は半導体素子7の作動時に発する熱を効率良く外部電気回路基板に伝熱する、所謂放熱板として機能するとともに、半導体素子7を支持する支持部材として、さらには外部電気回路基板に固定される固定基板として機能する。
【0018】
そして、基体1は、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって、所定の形状に製作される。また、基体1の表面には、耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と、厚さ0.5〜5μmのAu層とを順次メッキ法により被着させておくと、基体1が酸化腐食するのを有効に防止できるとともに、基体1上面に半導体素子7を強固に接着固定できる。従って、基体1の表面には、0.5〜9μmのNi層や0.5〜5μmのAu層等の金属層をメッキ法により被着させておくことが好ましい。
【0019】
また、基体1は、その上面に半導体素子7が載置される載置部1aを囲繞するように、枠体4が銀ロウ等のロウ材で接合されており、枠体4の内側に半導体素子7を収容するための空所が形成される。枠体4の1対の対向する側部に内外を電気的に導通する入出力部2が設けられる。
【0020】
枠体4は平面視形状が略四角形の枠状であり、枠体4がセラミックス等の絶縁材料から成る場合、1対の対向する側部の内面および外面の一部を切り欠いて形成された取付部2a、および取付部2aの内外面を導通するように形成されたメタライズ層2bから成る入出力部2を有する。また、枠体4の他の1対の対向する側部の外面にはメタライズ金属層3が形成され、枠体4の外周面のネジ取付部1bに最も近接した部位に枠体4の外周面の下側から枠体4の下面にかけて切欠部5が形成されている。また、ネジ取付部1bは枠体4の外周面よりも外側に突出している。ネジ取付部1bと枠体4の外周面との間隔は、半導体パッケージの小型化のために数mm程度以下と小さなものである。
【0021】
一方、枠体4がFe−Ni−Co合金やFe−Ni合金等の金属材料から成る場合、1対の対向する側部の内外を貫通するように切り欠くか、または貫通孔を形成することにより設けられた入出力部の取付部を有する。この取付部に内外を導通するメタライズ層が形成された、セラミックス等の絶縁材料から成る入出力部を嵌着接合する。
【0022】
枠体4が絶縁材料から成る場合、Al2O3セラミックスやAlNセラミックス等から成り、以下のようにして作製される。まず、セラミックスの原料粉末に適当な有機バインダや溶剤等を添加混合しペースト状と成す。このペーストをドクターブレード法やカレンダーロール法によってセラミックグリーンシートと成す。しかる後、セラミックグリーンシートに適当な打ち抜き加工を施し、これを複数枚積層し、約1600℃の高温で焼成することによって作製される。
【0023】
また、メタライズ層2bは、半導体素子7と外部電気回路基板との電気的接続を行うものであり、その表面に、ボンディングワイヤやリード端子6との接合を容易かつ強固なものとするために、0.5〜9μmのNi層と0.5〜5μmのAu層が順次メッキ法により被着されている。そのため、半導体素子7はボンディングワイヤを介して、さらに外部電気回路基板にリード端子6を介して接続され、駆動信号の伝達が良好なものとなる。
【0024】
また、メタライズ金属層3は、基体1の上面に枠体4を銀ロウ等のロウ材で接合した際に、それらの接合部位、即ち枠体4の下面と枠体4の外周面のメタライズ金属層3にロウ材のメニスカスを形成することにより、接合を強固なものとするものである。また、半導体パッケージの外部からの電磁波をシールドする所謂電磁シールド層として機能する。
【0025】
これらメタライズ層2b,メタライズ金属層3は、タングステン(W)やモリブデン(Mo)、マンガン(Mn)等で形成されており、例えば、W等の粉末に有機溶剤、溶媒を添加混合して得た金属ペーストを、枠体4用のセラミックグリーンシートに、予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって枠体4に形成される。
【0026】
また、本発明の切欠部5は、メタライズ金属層3と基体1上面により形成されるフィレットが、ロウ材過多等により非常に大きくなり不要なロウ材溜まりと成るのを有効に防止でき、その結果半導体パッケージの下面を外部電気回路基板の上面に完全に密着させ得る。そのため、半導体素子7の発する熱を効率良く外部電気回路基板に伝えることができ、半導体素子7を長期にわたり正常かつ安定に作動させ得る。
【0027】
この切欠部5は、枠体4の外周面のネジ取付部1bに最も近接した部位に、枠体4の外周面の下側から枠体4の下面にかけて形成される。また、切欠部5は、その中心がネジ取付部1bの基体1上面の中心部側の先端に対応するように形成されているのが好ましく、また1つの切欠部5の幅は、ネジ取付部1bの最大幅の1/5〜(ネジ頭(略円板状の頭部)の直径の2.5倍)であることが好ましい。
【0028】
1つの切欠部5の幅が、ネジ取付部1bの最大幅の1/5未満の場合、ロウ材過多の際にロウ材溜まりが発生し易くなる。一方、この幅がネジ頭の直径の2.5倍を超える場合、基体1と枠体4との接合を強固なものとするフィレットが小さくなり、それらの接合強度が低下し易くなる。
【0029】
また、切欠部5の基体1上面からの高さは0.15mm以上であることが好ましく、0.15mm未満の場合、切欠部5の上方のメタライズ金属層3と基体1上面とでロウ材によるブリッジが発生し易くなり、このブリッジがロウ材溜まりとなり、ネジ止めした際の問題点を誘発させることとなる。
【0030】
また、切欠部5の枠体4厚さ方向の長さ、所謂奥行きは、0.1〜1.5mmが好ましく、0.1mm未満の場合、ロウ材過多の際にロウ材溜まりが発生し易くなる。一方、1.5mmを超える場合、基体1と枠体4との接合面積が小さくなることにより接合が損なわれ、半導体素子7を半導体パッケージ内部に気密に収容できない傾向にある。従って、切欠部5の枠体4厚さ方向の長さは、0.1〜1.5mmが好ましい。
【0031】
また、切欠部5の断面形状は、多角形,円形,楕円形等種々の形状であっても良く、多角形の場合は角部にR(円弧状の凹形曲面)があっても良い。
【0032】
なお、この切欠部5は、ネジ取付部1bの周辺部にロウ材溜まりの発生を有効に防止することにより、結果として半導体パッケージの下面を外部電気回路基板の上面に完全に密着させ、伝熱効果を向上させる機能を有する。そのうえ、基体1と枠体4との接合後における熱膨張係数差による残留熱応力により、枠体4に比較して弾性率の低い基体1が反り変形を起こし、基体1下面を外部電気回路基板に完全に密着させて固定するのが困難になるのを有効に防止する機能も有する。
【0033】
即ち、切欠部5は基体1と枠体4との接合時における熱応力を緩和する機能も有しており、それらの接合後における基体1の反り変形を有効に防止するという優れた効果も奏する。
【0034】
また、半導体パッケージを外部電気回路基板に完全に密着して固定させるために、ネジをトルクをかけて強固に固定した場合、基体1の下面、特に載置部1a直下が大きく反り変形を起こし易い。その結果、半導体素子7と載置部1aとの固定が損なわれたり、枠体4にクラック等の破損が発生する等の問題が発生し、半導体素子7の気密性や作動性が損なわれることとなる。このような問題を解決する手段としても、切欠部5は有効に機能する。
【0035】
このように、切欠部5を設けることにより、ロウ材溜まりの発生を防止し、半導体パッケージと外部電気回路基板との密着を完全なものとし、また半導体パッケージが大型化するのを回避できる。さらに、基体1と枠体4との接合後における残留熱応力の発生を防止し、半導体パッケージの外部電気回路基板への固定を良好なものとできる。
【0036】
本発明において、枠体4の上面には、蓋体(図示せず)がAu−Sn等の低融点ロウ材で接合され、半導体素子7の酸化等による作動性の劣化を有効に防止し、半導体素子7を気密に封止する。
【0037】
本発明の半導体パッケージは、金属材料から成りネジ取付部1bを有する基体1の上面に、半導体素子7の載置部1aを囲繞するように、1対の対向する側部の内外を電気的に導通する入出力部2を有する枠体4をロウ材で取着して成り、ネジ取付部1bは枠体4の外周面よりも外側に突出しており、枠体4の外周面のネジ取付部1bに最も近接した部位に枠体4の外周面の下側から枠体4の下面にかけて切欠部5が形成されていることを特徴としている。
【0038】
このような半導体パッケージに、半導体素子7を樹脂接着剤,ロウ材等の接着剤を介して接着固定するとともに、半導体素子7の電極をボンディングワイヤを介して、半導体パッケージ内部のメタライズ層2bに接続し、しかる後、枠体4の上面に蓋体をAu−Sn等の低融点ロウ材で接合することにより、製品としての半導体装置となる。
【0039】
かくして、本発明は、ネジ取付部1b周辺部にロウ材溜まりが発生するのを有効に防止できるため、外部電気回路基板と半導体パッケージとの密着固定を良好なものとし、半導体素子7を長期にわたり正常かつ安定に作動させ得る。
【0040】
なお、本発明は、上記実施の形態に限定されず、本発明の要旨を逸脱しない範囲内において種々の変更を行うことは何等支障無い。
【0041】
例えば、切欠部5が上記実施の形態の形状であれば、その内面にメタライズ金属層3を形成してもよく、その場合でもロウ材溜まりは有効に防止できる。また、この場合、上記実施の形態の場合に比し、外部からの電磁波をよりシールドできる。さらに、切欠部5は枠体4の外周面に枠体4の上下面を貫通するように形成されてもよい。その場合、切欠部5の内面にメタライズ金属層3を形成すれば、ロウ材は面積の大きな切欠部5の内面で濡れるため、ロウ材は切欠部5で枠体4の外側に漏れにくくなり、枠体4の外側におけるロウ材溜まりの形成がさらに有効に防止できる。
【0042】
また、半導体素子7は、LD(半導体レーザ),PD(フォトダイオード)等の光信号により作動する光半導体素子であっても良く、この場合、光半導体素子を収納する容器は、光ファイバや光アイソレータ等の光学部品を実装するための光半導体パッケージとなる。
【0043】
【発明の効果】
本発明は、基体のネジ取付部は枠体の外周面よりも外側に突出しており、枠体の外周面のネジ取付部に最も近接した部位に、枠体の外周面の下側から枠体の下面にかけて基体と枠体の接合部からネジ取付部に向かうロウ材の広がりを防ぐ切欠部が形成されていることにより、ネジ取付部周辺のロウ材溜まりの発生を防止し、その結果半導体パッケージと外部電気回路基板との密着を完全なものとできる。また、半導体パッケージが大型化するのを回避できるとともに、基体と枠体との接合後における残留熱応力の発生を防止し、半導体パッケージの外部電気回路基板への固定を良好なものとできる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージについて実施の形態の一例を示す斜視図である。
【図2】図1の枠体とネジ取付部の周辺部の要部拡大斜視図である。
【図3】従来の半導体パッケージの斜視図である。
【図4】従来の半導体パッケージの斜視図である。
【符号の説明】
1:基体
1a:載置部
1b:ネジ取付部
2:入出力部
4:枠体
5:切欠部
7:半導体素子
Claims (2)
- 略四角形の金属板から成り、上面に半導体素子が載置される載置部を有するとともに対向する辺部に貫通孔または上下面を貫通する切欠から成るネジ取付部が設けられた基体と、該基体の上面に前記載置部を囲繞するようにロウ付けされた、側部に内外を電気的に導通する入出力部を有する枠体とを具備した半導体素子収納用パッケージにおいて、前記ネジ取付部は前記枠体の外周面よりも外側に突出しており、前記枠体の外周面の前記ネジ取付部に近接した部位に、前記ネジ取付部の前記基体上面の中心部側の先端に対応するように、前記枠体の外周面の下側から前記枠体の下面にかけて前記基体と前記枠体の接合部から前記ネジ取付部に向かうロウ材の広がりを防ぐ切欠部が形成されていることを特徴とする半導体素子収納用パッケージ。
- 前記枠体がセラミックスからなり、前記切欠部の内面にメタライズ金属層が形成されていることを特徴とする請求項1記載の半導体素子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001019158A JP3652255B2 (ja) | 2001-01-26 | 2001-01-26 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001019158A JP3652255B2 (ja) | 2001-01-26 | 2001-01-26 | 半導体素子収納用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002222882A JP2002222882A (ja) | 2002-08-09 |
JP3652255B2 true JP3652255B2 (ja) | 2005-05-25 |
Family
ID=18885088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001019158A Expired - Fee Related JP3652255B2 (ja) | 2001-01-26 | 2001-01-26 | 半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3652255B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5725886B2 (ja) * | 2011-01-28 | 2015-05-27 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
-
2001
- 2001-01-26 JP JP2001019158A patent/JP3652255B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002222882A (ja) | 2002-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5669494B2 (ja) | 素子収納用パッケージ、およびこれを備えた電子装置 | |
JP3652255B2 (ja) | 半導体素子収納用パッケージ | |
JP3810276B2 (ja) | 光半導体素子収納用パッケージ | |
JP3652257B2 (ja) | 半導体素子収納用パッケージ | |
JP6034054B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2002184888A (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP3784346B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP4373831B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2883235B2 (ja) | 半導体素子収納用パッケージ | |
JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
JP3615697B2 (ja) | 半導体素子収納用パッケージ | |
JP3709084B2 (ja) | 光半導体素子収納用パッケージ | |
JP3702200B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP3827623B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2002314186A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP2003133449A (ja) | ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法 | |
JP3740355B2 (ja) | 光半導体素子収納用パッケージ | |
JP2012009172A (ja) | 同軸コネクタ、および素子収納用パッケージ、ならびに半導体装置 | |
JP3762261B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP3696817B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP3850344B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP2003046180A (ja) | 入出力端子および光半導体素子収納用パッケージならびに光半導体装置 | |
JP2006128267A (ja) | 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 | |
JP4295641B2 (ja) | 電子部品収納用パッケージの製造方法 | |
JP3709082B2 (ja) | 光半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050222 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |