JP2002184888A - 入出力端子および半導体素子収納用パッケージ - Google Patents

入出力端子および半導体素子収納用パッケージ

Info

Publication number
JP2002184888A
JP2002184888A JP2000378936A JP2000378936A JP2002184888A JP 2002184888 A JP2002184888 A JP 2002184888A JP 2000378936 A JP2000378936 A JP 2000378936A JP 2000378936 A JP2000378936 A JP 2000378936A JP 2002184888 A JP2002184888 A JP 2002184888A
Authority
JP
Japan
Prior art keywords
input
output terminal
flat plate
semiconductor element
line conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000378936A
Other languages
English (en)
Inventor
Hironobu Fujiwara
宏信 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000378936A priority Critical patent/JP2002184888A/ja
Publication of JP2002184888A publication Critical patent/JP2002184888A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 高周波信号の伝送時の伝播遅延を有効に防止
するとともに、基体の歪みを有効に防止することによ
り、半導体素子の高周波信号や光信号による作動性を良
好なものとする。 【解決手段】 上側主面に一辺から対向する他辺にかけ
て形成された線路導体4a−Aと線路導体4a−Aの両
側に形成された同一面接地導体層4a−Bとを有する誘
電体から成る平板部4aと、平板部4aの上側主面に線
路導体4a−Aおよび同一面接地導体層4a−Bを間に
挟んで接合された誘電体から成る立壁部4bとを具備
し、立壁部4bの上面と平板部4aの線路導体4a−A
に略平行な側面4dとその側面4dに略面一な立壁部4
bの端面4eおよび平板部4aの下側主面に、弾性率が
130GPa以下で厚さが0.1〜2mmの金属板4c
がそれぞれ接合されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マイクロ波帯やミ
リ波帯等の高周波信号を伝送する入出力端子、およびそ
の入出力端子を用いているとともに半導体素子を気密に
収納する半導体素子収納用パッケージに関する。
【0002】
【従来の説明】従来のマイクロ波帯やミリ波帯等の高周
波信号を伝送する入出力端子、および、半導体レーザ
(LD),フォトダイオード(PD)等の光半導体素子
やIC,LSI等の半導体素子を気密に収納する半導体
素子収納用パッケージ(以下、半導体パッケージとい
う)について、それぞれ図3,図4に示す。これらの図
に示すように、高周波信号を入出力させる入出力端子1
04は、上側主面に一辺から対向する他辺にかけて形成
された線路導体104a−Aとこの線路導体104a−
Aの両側に等間隔で形成された同一面接地導体層104
a−Bとを有する誘電体から成る平板部104aと、平
板部104aの上側主面に線路導体104a−Aおよび
同一面接地導体層104a−Bを間に挟んで接合された
誘電体から成る立壁部104bとを具備して成る。
【0003】そして、入出力端子104は、その外周
(入出力端子104の嵌着される部位)に形成されたメ
タライズ層104cと、メタライズ層104cと取付部
102aの間に設けられたロウ材とにより、取付部10
2aの内周面に嵌着接合される。また、線路導体104
a−A,同一面接地導体層104a−Bの枠体102外
側の上面に銀ロウ等のロウ材で接合されたリード端子1
05を介して、半導体パッケージの内部に収容された半
導体素子109と、外部電気回路(図示せず)とを電気
的に接続する。
【0004】このような入出力端子104は、平板部1
04aの上側主面の線路導体104a−Aが高周波信号
の入出力線路として使用され、またこの線路導体104
a−Aの両側には、半導体素子109と外部電気回路と
の間の電気的接続におけるインピーダンスのミスマッチ
ングを効果的に抑えて高周波信号の伝送特性の劣化を抑
える機能を有する同一面接地導体層104a−Bが等間
隔で形成される。さらに、入出力端子104の外周にも
同一面接地導体層104a−Bと同様の機能を有するメ
タライズ層104cが形成されており、低反射損失の半
導体パッケージとすることができる。即ち、同一面接地
導体層104a−B,メタライズ層104cが、線路導
体104a−Aに対して略同軸状に平板部104aおよ
び立壁部104bに形成されていることにより、半導体
素子109と外部電気回路との間の高周波信号の伝送特
性の劣化を抑えている。
【0005】なお、メタライズ層104cは、半導体パ
ッケージの取付部102a内周面と入出力端子104の
外周面とを銀ロウ等のロウ材で接合するための媒体とし
ての機能も有しており、タングステン(W)やモリブデ
ン(Mo)等の高融点金属に有機バインダ等を添加混合
して成る金属ペーストをスクリーン印刷法により塗布す
ることによって形成されている。
【0006】また、半導体パッケージの1種である光半
導体パッケージは、図4に示すように、上面にLD,P
D等の光半導体素子である半導体素子109が載置され
る載置部101aを有するとともに、外部の実装基板
(図示せず)にトルクをかけてネジ止めされるネジ止め
孔(フランジ)101bが形成された、鉄(Fe)−ニ
ッケル(Ni)−コバルト(Co)合金や銅(Cu)−
タングステン(W)合金等の金属材料から成る基体10
1を有する。また、載置部101aを囲繞するようにし
て基体101の上面に銀ロウ等のロウ材を介して接合さ
れるとともに、長辺側の両側部に半導体素子109と外
部電気回路(図示せず)とを電気的に接続する入出力端
子104を嵌着するための取付部102aが形成され
る。また、短辺側の一側部に半導体素子109と光結合
するための光伝送路である貫通孔102bが形成され
た、Fe−Ni−Co合金等の金属材料から成る枠体1
02を有する。
【0007】また、この枠体102の光伝送路である貫
通孔102bの外側周辺部には、枠体102の熱膨張係
数に近似するFe−Ni−Co合金,Fe−Ni合金等
の金属材料から成る、光ファイバ108固定用の筒状の
固定部材103が銀ロウ等のロウ材で接合される。
【0008】また、シールリング106は、枠体102
上面および入出力端子104上面に銀ロウ等のロウ材を
介して接合され、入出力端子104を挟持するととも
に、上面に蓋体(図示せず)をシーム溶接等により接合
するための媒体として機能する。
【0009】このような光半導体パッケージに、半導体
素子109を載置部101aに錫(Sn)−鉛(Pb)
半田等の低融点ロウ材で載置固定するとともに、線路導
体104a−Aと半導体素子109とをボンディングワ
イヤ(図示せず)で電気的に接続し、さらに光ファイバ
108と半導体素子109との光軸を調整した後、固定
部材103外側端面に、光ファイバ108を樹脂等の接
着剤で取着した金属ホルダ107をAu−Sn等の低融
点ロウ材で接合する。さらに、シールリング106上面
に蓋体をシーム溶接等により接合することにより、製品
としての光半導体装置となる。
【0010】このような光半導体装置は、実装基板にネ
ジ止めされた後、外部電気回路から供給される駆動信号
によって半導体素子109を光励起させ、励起したレー
ザ光等の光を光ファイバ108に授受させるとともに、
光ファイバ108内を伝送させることにより、大容量の
情報を高速に伝送できる光電変換装置として機能すると
ともに、光通信分野等に多く用いられる。
【0011】
【発明が解決しようとする課題】しかしながら、上記従
来の入出力端子104のメタライズ層104cは、金属
ペーストを塗布して形成されているため、厚さが約50
μm程度と非常に薄くなっており電気抵抗が大きくな
る。その結果、線路導体104a−Aに対して擬似同軸
構造の一部を成すメタライズ層104cによる接地電位
が不安定になり、線路導体104a−Aに半導体素子1
09を駆動させるための高周波信号を伝送させた際、高
周波信号に伝播遅延が生じて半導体素子109の作動性
が損なわれるという問題点を有していた。
【0012】また、このような入出力端子104を用い
た光半導体パッケージは、入出力端子104と枠体10
2、および入出力端子104とシールリング106との
熱膨張係数差により、基体101の底面が歪む(反る)
場合があり、この光半導体パッケージを光半導体装置と
し、実装基板にネジ止めした際、基体101の反り変形
が矯正され、光半導体パッケージ全体が歪むこととな
る。その結果、光ファイバ108と半導体素子109と
の光軸がずれて、光結合効率が損なわれ、半導体素子1
09の光信号による作動性が劣化するという問題点を有
していた。
【0013】従って、本発明は上記問題点に鑑み完成さ
れたもので、その目的は、高周波信号の伝送時の伝播遅
延を有効に防止するとともに、基体の歪みを有効に防止
することにより、光半導体素子の高周波信号や光信号に
よる作動性を良好なものとすることにある。
【0014】
【課題を解決するための手段】本発明の入出力端子は、
上側主面に一辺から対向する他辺にかけて形成された線
路導体と該線路導体の両側に形成された同一面接地導体
層とを有する誘電体から成る平板部と、該平板部の上側
主面に前記線路導体および前記同一面接地導体層を間に
挟んで接合された誘電体から成る立壁部とを具備した入
出力端子において、前記立壁部の上面と前記平板部の前
記線路導体に略平行な側面と該側面に略面一な前記立壁
部の端面および前記平板部の下側主面に、弾性率が13
0GPa以下で厚さが0.1〜2mmの金属板がそれぞ
れ接合されていることを特徴とする。
【0015】本発明は、上記の構成により、線路導体に
半導体素子を駆動させるための高周波信号を伝送させて
も、この高周波信号に伝播遅延が生じて半導体素子の作
動性が損なわれることはない。また、本発明の入出力端
子が取付部に嵌着され、シールリングで挟持されても、
それらの熱膨張係数差による基体の底面の歪み(反り)
を大幅に抑制することができる。
【0016】本発明において、好ましくは、前記平板部
の前記線路導体に略平行な側面と該側面に略面一な前記
立壁部の端面に接合された前記金属板の厚さが0.5〜
2mmであることを特徴とする。
【0017】本発明は、上記の構成により、入出力端子
に加わる応力が大きい部位である、平板部の線路導体に
略平行な側面とその側面に略面一な立壁部の端面に接合
された金属板の厚さをより厚くすることで、入出力端子
に加わった応力を金属板が適度に変形し歪んで吸収する
こととなる。
【0018】本発明の半導体パッケージは、上面に半導
体素子が載置される載置部を有する基体と、該基体の上
面に前記載置部を囲繞するように取着された枠体と、該
枠体を貫通してまたは切り欠いて形成された入出力端子
の取付部と、該取付部に嵌着された請求項1または請求
項2記載の入出力端子とを具備したことを特徴とする。
【0019】本発明は、上記の構成により、例えば本発
明の半導体パッケージを光半導体装置と成し、実装基板
にネジ止めしても、半導体パッケージが歪むことがな
い。そのため、光ファイバと光半導体素子との光結合効
率が損なわれて光信号の伝送性が低下することがなくな
る。
【0020】
【発明の実施の形態】本発明の入出力端子および半導体
パッケージについて、それぞれ図1,図2に示す。図1
は本発明の入出力端子の斜視図、図2は図1の入出力端
子を用いた半導体パッケージの斜視図である。これらの
図において、1は基体、2は枠体、3は光ファイバ8が
取着された金属ホルダ7を固定する筒状の固定部材、4
は入出力端子、6はシールリングである。これら基体1
と枠体2と固定部材3と入出力端子4とシールリング6
とで、内部にLD,PD等の光半導体素子等の半導体素
子9を収納し、シールリング6上面に蓋体(図示せず)
を取着することにより容器が構成される。
【0021】基体1は、その上面に半導体素子9を載置
する載置部1aを有しており、半導体素子9を支持する
支持部材として機能するとともに、半導体素子9の作動
時に発する熱を外部に効率良く放散する機能を有する。
また、基体1はフランジ1bを有しており、このフラン
ジ1bを介して外部の実装基板にトルクをかけてネジ止
めされる。
【0022】この基体1は、その形状は略直方体または
略長方形であり、Fe−Ni−Co合金やCu−W合金
等の金属材料から成る。また、その製作は合金のインゴ
ットに圧延加工やプレス加工等の金属加工を施すことに
より所定の形状に加工される。
【0023】なお、この基体1は、その表面に耐蝕性に
優れかつロウ材との濡れ性に優れる金属、具体的には厚
さ0.5〜9μmのNi層と、厚さ0.5〜5μmのA
u層とを順次メッキ法により被着させておくと、基体1
が酸化腐食するのを有効に防止できるとともに、基体1
上面に半導体素子9を強固に接着固定できる。従って、
基体1表面には0.5〜9μmのNi層や厚さ0.5〜
5μmのAu層等の金属層をメッキ法により被着させて
おくことが好ましい。
【0024】また、この基体1の上面には、載置部1a
を囲繞するようにして基体1の上面に銀ロウ等のロウ材
を介して接合されるとともに、長辺側の両側部に半導体
素子9と外部電気回路とを電気的に接続する入出力端子
4を嵌着するための貫通孔または切欠部から成る取付部
2aが形成され、さらに短辺側の一側部に半導体素子9
と光結合するための光伝送路である貫通孔2bが形成さ
れた、Fe−Ni−Co合金等の金属材料から成る枠体
2を有する。
【0025】枠体2の製作は、基体1と同様、合金のイ
ンゴットに圧延加工やプレス加工等の金属加工を施すこ
とにより所定の形状に成される。
【0026】なお、枠体2の基体1への接合は基体1上
面と枠体2下面とを、基体1上面に敷設したプリフォー
ム状の銀ロウ等のロウ材を介して接合される。さらに、
枠体2表面には、基体1と同様に0.5〜9μmのNi
層や厚さ0.5〜5μmのAu層等の金属層をメッキ法
により被着させておくと良い。
【0027】また、枠体2の取付部2aには半導体素子
9と外部電気回路との高周波信号の入出力を行う機能を
有するとともに、半導体パッケージの内外を遮断する機
能を有する入出力端子4が銀ロウ等のロウ材で接合され
る。
【0028】本発明の入出力端子4は、略長方形で板状
の平板部4aの上側主面に、略直方体で横倒しにされた
四角柱状の立壁部4bが積層されて成るとともに、その
外周部、即ち立壁部4bの上面と平板部4aの線路導体
4a−Aに略平行な両側面4dとその両側面4dに略面
一な立壁部4bの両端面4eおよび平板部4aの下側主
面に、弾性率が130GPa以下で厚さが0.1〜2m
mの金属板4cが接合されている。
【0029】本発明における入出力端子4は、アルミナ
(Al23)セラミックス,窒化アルミニウム(Al
N)セラミックス,ムライト(3Al23・2Si
2)セラミックス等の誘電体から成る平板部4a,立
壁部4bの外周部に設けられたメタライズ層104c表
面に、銀ロウ等のロウ材を介して、例えば銀(弾性率約
86GPa程度)や銅(弾性率約117GPa程度)等
の弾性率が130GPa以下で厚さが0.1〜2mmの
金属板4cが接合されている。
【0030】この金属板4cは、取付部2aの内周面と
入出力端子4とのロウ付け時、およびシールリング6と
入出力端子4とのロウ付け時に発生する応力を有効に緩
和する機能を有するとともに、高周波信号の伝送時の伝
播遅延を有効に防止する機能を有している。
【0031】また、この金属板4cの厚さは0.1〜2
mmであり、0.1mm未満の場合、その厚さが薄いた
め電気抵抗が非常に高くなり、線路導体4a−Aを伝送
する高周波信号に伝播遅延が発生するとともに、ロウ付
け時に発生する応力を緩和するのが困難となる。一方、
2mmを超える場合は、平板部4a,立壁部4bと枠体
2との間の熱膨張係数差により発生する応力を、金属板
4cが適度に変形し歪んで緩和するのが困難となり、そ
れらの接合が損なわれる。従って、金属板4cの厚さは
0.1〜2mmの範囲に特定される。
【0032】平板部4aの線路導体4a−Aに略平行な
両側面4dとその両側面4dに略面一な立壁部4bの両
端面4eに接合された金属板4cの厚さが0.5〜2m
mであることが好ましい。これは、入出力端子4の線路
導体4a−Aに略平行な両側面に大きな応力が加わり易
いため、その部位の金属板4cの厚さをより厚くして応
力を吸収し緩和するためである。金属板4cの厚さが
0.5mmでは、応力が平板部4aおよび立壁部4bに
直接加わり易くなり、2mm未満では金属板4cが適度
に変形し歪んで緩和するのが困難となる。
【0033】なお、立壁部4bの上面と平板部4aの下
側主面の金属板4cは、線路導体4a−Aを擬似同軸構
造と成すとともに接地電位の安定化の効果の方が応力緩
和効果よりも大きいため、0.1〜2mmと薄い厚さで
もよいものである。また、平板部4aの厚さと立壁部4
bの厚さは略同じがよく、この場合線路導体4a−Aを
より同軸構造に近似したものと成すことができる。
【0034】また、平板部4aの側面4dの金属板4c
は、平板部4aの上側主面と面一であるように接合され
ているのが好ましく、この場合、半導体素子9と入出力
端子4とのワイヤボンディング作業に支障をきたすこと
はない。
【0035】また、このような金属板4cは弾性率が1
30GPa(ギガパスカル)以下であり、弾性率が13
0GPaを超える場合は、金属板4cが変形し歪んで応
力を吸収緩和するのが難しくなる。即ち、たとえ金属板
4cの厚さが0.1〜2mmであっても、入出力端子4
と枠体2、および入出力端子4とシールリング6との間
の熱膨張係数差による基体1底面の歪み(反り)を解消
することが困難となる。従って、金属板4cの弾性率は
130GPa以下に特定される。
【0036】なお、金属板4cの製作は、例えばCuや
Ag等の金属のインゴットに圧延加工やプレス加工等の
金属加工を施すことにより所定の形状に成され、また基
体1と同様に0.5〜9μmのNi層や厚さ0.5〜5
μmのAu層等の金属層をメッキ法により被着させてお
くと金属板4c表面の酸化を有効に防止できる。
【0037】このように、入出力端子4は、その外周に
金属板4cが設けられていることにより、入出力端子4
を半導体パッケージに用い、線路導体4a−Aに半導体
素子9を駆動させるための高周波信号を伝送させても、
この高周波信号に伝播遅延が生じ、半導体素子9の作動
性が損なわれることはない。また、この入出力端子4が
取付部2aに嵌着され、シールリング6で挟持されて
も、それらの熱膨張係数差による基体1底面の歪み(反
り)を発生させることはなく、この半導体パッケージを
光半導体装置とし、実装基板にトルクをかけてネジ止め
しても、半導体パッケージが歪むことがない。そのた
め、光ファイバ8と半導体素子9との光結合効率が損な
われ、半導体素子9の光信号による作動性が損なわれる
ことはない。
【0038】このような入出力端子4の平板部4aの上
側主面には、1辺から対向する他辺にかけて、W,Mo
−Mn等のメタライズ層から成る線路導体4a−Aと、
この線路導体4a−Aの両側に等間隔で形成された同一
面接地導体層4a−Bとが形成されており、例えばW等
の粉末に有機溶剤、溶媒を添加混合して得た金属ペース
トを、平板部4a用のセラミックグリーンシートに、予
め従来周知のスクリーン印刷法により所定パターンに印
刷塗布しておき、焼成することにより形成される。
【0039】また、平板部4aの上側主面には立壁部4
bが積層される。即ち、この立壁部4bは、平板部4a
の上面に線路導体4a−A,同一面接地導体層4a−B
を間に挟んで接合された誘電体から成る。
【0040】この入出力端子4の線路導体4a−A,同
一面接地導体層4a−Bの枠体2外側に導出される部位
には、外部電気回路と入出力端子4との高周波信号の入
出力を行い、Fe−Ni−Co合金等の金属材料から成
るリード端子5が銀ロウ等のロウ材で接合される。
【0041】また、枠体2の短辺の一側部には、貫通孔
2bが形成されており、一端面が貫通孔2bの開口を囲
むように銀ロウ等のロウ材で接合され、他方の端面には
光ファイバ8を樹脂等の接着剤で取着した金属ホルダ7
がAu−Sn等の低融点ロウ材で接合される固定部材3
が設けられる。この固定部材3は、基体1や枠体2と同
様の材料を同様の加工法で所望の形状に加工作製すると
ともに、その表面に0.5〜9μmのNi層や0.5〜
5μmのAu層等の金属層をメッキ法により被着させて
おくと良い。
【0042】このように入出力端子4および固定部材3
が取着される枠体2上面にはシールリング6が銀ロウ等
のロウ材で接合される。シールリング6は、枠体2上面
に銀ロウ等のロウ材で接合されて入出力端子4を挟持す
るとともに、その上面に、半導体素子9を封止するため
の蓋体をシーム溶接等により接合するための媒体として
機能する。
【0043】本発明の入出力端子4は、上側主面に一辺
から対向する他辺にかけて形成された線路導体4a−A
とこの線路導体4a−Aの両側に等間隔で形成された同
一面接地導体層4a−Bとを有する誘電体から成る平板
部4aと、この平板部4aの上側主面に線路導体4a−
Aおよび同一面接地導体層4a−Bを間に挟んで接合さ
れた誘電体から成る立壁部4bとを具備しており、その
外周に弾性率が130GPa以下で厚さが0.1〜2m
mの金属板4cが接合されている。
【0044】また、本発明の半導体パッケージは、金属
材料から成る基体1と、その上面に半導体素子9の載置
部1aを囲繞するように接合され、取付部2a,貫通孔
2bを有する枠体2と、取付部2aに嵌着される入出力
端子4とを具備している。
【0045】上記の構成により、線路導体4a−Aに高
周波信号を伝送させた際、伝播遅延の発生を有効に防止
できるとともに、基体1の歪みを有効に防止できる。そ
のため、半導体素子9の高周波信号や光信号による作動
性が損なわれることはない。
【0046】このような半導体パッケージに、半導体素
子9を載置部1aにSn−Pb半田等の低融点ロウ材で
載置固定するとともに、線路導体4a−Aと半導体素子
9とをボンディングワイヤで電気的に接続し、さらに固
定部材3に、光ファイバ8を樹脂等の接着剤で取着した
金属ホルダ7を、Au−Sn等の低融点ロウ材で接合し
た後、シールリング6上面に蓋体をシーム溶接等により
接合することにより、製品としての光半導体装置とな
る。
【0047】この光半導体装置は、実装基板にネジ止め
された後、外部電気回路から供給される駆動信号によっ
て半導体素子9を光励起させ、励起したレーザ光等の光
を光ファイバ8に授受させるとともに、光ファイバ8内
を伝送させることにより、大容量の情報を高速に伝送で
きる光電変換装置として機能するものであり、光通信分
野等に多く用いられる。
【0048】かくして、本発明は高周波信号や光信号に
よって作動する光半導体素子等の半導体素子を長期にわ
たり正常かつ安定なものとできる。
【0049】なお、本発明は上記実施の形態に限定され
ず、本発明の要旨を逸脱しない範囲内において種々の変
更を行うことは何等支障ない。例えば、半導体パッケー
ジは光半導体パッケージに限られず、高周波信号により
作動するLSI等の高周波半導体素子を収納する高周波
用半導体パッケージであっても良い。
【0050】
【発明の効果】本発明の入出力端子は、上側主面に一辺
から対向する他辺にかけて形成された線路導体と線路導
体の両側に形成された同一面接地導体層とを有する誘電
体から成る平板部と、平板部の上側主面に線路導体およ
び同一面接地導体層を間に挟んで接合された誘電体から
成る立壁部とを具備し、立壁部の上面と平板部の線路導
体に略平行な側面と側面に略面一な立壁部の端面および
平板部の下側主面に、弾性率が130GPa以下で厚さ
が0.1〜2mmの金属板がそれぞれ接合されているこ
とにより、入出力端子を半導体パッケージに用いて、線
路導体に半導体素子を駆動させるための高周波信号を伝
送させた際、この高周波信号に伝播遅延が生じて半導体
素子の作動性が損なわれることはなく、また入出力端子
と枠体,シールリング間との熱膨張係数差による応力を
十分に緩和でき、実装基板にネジ止めした際にも半導体
パッケージに反り変形が発生しないため、光ファイバと
光半導体素子との間の光軸がずれて、それらの光結合効
率が損なわれることがない。従って、半導体素子を高周
波信号や光信号により良好に作動させ得る。
【0051】本発明は、好ましくは平板部の線路導体に
略平行な側面とその側面に略面一な立壁部の端面に接合
された金属板の厚さが0.5〜2mmであることによ
り、入出力端子に加わる応力が大きい部位である、平板
部の線路導体に略平行な側面とその側面に略面一な立壁
部の端面に接合された金属板の厚さをより厚くすること
で、入出力端子に加わった応力を金属板が適度に変形し
歪んで吸収することとなる。
【0052】本発明の半導体パッケージは、上面に半導
体素子が載置される載置部を有する基体と、基体の上面
に載置部を囲繞するように取着された枠体と、枠体を貫
通してまたは切り欠いて形成された入出力端子の取付部
と、取付部に嵌着された本発明の入出力端子とを具備し
たことにより、例えば本発明の半導体パッケージを光半
導体装置と成し、実装基板にネジ止めしても、半導体パ
ッケージが歪むことがない。そのため、光ファイバと光
半導体素子との光結合効率が損なわれて光信号の伝送性
が低下することがなくなる。
【図面の簡単な説明】
【図1】本発明の入出力端子の一実施形態の斜視図であ
る。
【図2】図1の入出力端子を用いた半導体パッケージの
斜視図である。
【図3】従来の入出力端子の斜視図である。
【図4】図3の入出力端子を用いた半導体パッケージの
斜視図である。
【符号の説明】
1:基体 1a:載置部 2:枠体 2a:取付部 4:入出力端子 4a:平板部 4a−A:線路導体 4a−B:同一面接地導体層 4b:立壁部 4c:金属板 4d:平板部の側面 4e:立壁部の端面 9:半導体素子

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 上側主面に一辺から対向する他辺にかけ
    て形成された線路導体と該線路導体の両側に形成された
    同一面接地導体層とを有する誘電体から成る平板部と、
    該平板部の上側主面に前記線路導体および前記同一面接
    地導体層を間に挟んで接合された誘電体から成る立壁部
    とを具備した入出力端子において、前記立壁部の上面と
    前記平板部の前記線路導体に略平行な側面と該側面に略
    面一な前記立壁部の端面および前記平板部の下側主面
    に、弾性率が130GPa以下で厚さが0.1〜2mm
    の金属板がそれぞれ接合されていることを特徴とする入
    出力端子。
  2. 【請求項2】 前記平板部の前記線路導体に略平行な側
    面と該側面に略面一な前記立壁部の端面に接合された前
    記金属板の厚さが0.5〜2mmであることを特徴とす
    る請求項1記載の入出力端子。
  3. 【請求項3】 上面に半導体素子が載置される載置部を
    有する基体と、該基体の上面に前記載置部を囲繞するよ
    うに取着された枠体と、該枠体を貫通してまたは切り欠
    いて形成された入出力端子の取付部と、該取付部に嵌着
    された請求項1または請求項2記載の入出力端子とを具
    備したことを特徴とする半導体素子収納用パッケージ。
JP2000378936A 2000-12-13 2000-12-13 入出力端子および半導体素子収納用パッケージ Pending JP2002184888A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000378936A JP2002184888A (ja) 2000-12-13 2000-12-13 入出力端子および半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000378936A JP2002184888A (ja) 2000-12-13 2000-12-13 入出力端子および半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2002184888A true JP2002184888A (ja) 2002-06-28

Family

ID=18847410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000378936A Pending JP2002184888A (ja) 2000-12-13 2000-12-13 入出力端子および半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2002184888A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10236278A1 (de) * 2002-08-08 2004-02-26 Schott Glas Hermetisches TO-Gehäuse mit Keramikanschluss für erhöhte Datenraten
JP2006237240A (ja) * 2005-02-24 2006-09-07 Kyocera Corp セラミック部材の接合構造ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP2012047823A (ja) * 2010-08-24 2012-03-08 Opnext Japan Inc 光モジュール及び高周波モジュール
US9219017B2 (en) 2014-03-12 2015-12-22 Kabushiki Kaisha Toshiba Radio frequency semiconductor device package and method for manufacturing same, and radio frequency semiconductor device
JP2019040900A (ja) * 2017-08-22 2019-03-14 京セラ株式会社 電子装置用パッケージおよび電子装置
JP2019216200A (ja) * 2018-06-13 2019-12-19 住友電工デバイス・イノベーション株式会社 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10236278A1 (de) * 2002-08-08 2004-02-26 Schott Glas Hermetisches TO-Gehäuse mit Keramikanschluss für erhöhte Datenraten
JP2006237240A (ja) * 2005-02-24 2006-09-07 Kyocera Corp セラミック部材の接合構造ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP4511385B2 (ja) * 2005-02-24 2010-07-28 京セラ株式会社 セラミック部材の接合構造ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP2012047823A (ja) * 2010-08-24 2012-03-08 Opnext Japan Inc 光モジュール及び高周波モジュール
US9219017B2 (en) 2014-03-12 2015-12-22 Kabushiki Kaisha Toshiba Radio frequency semiconductor device package and method for manufacturing same, and radio frequency semiconductor device
JP2019040900A (ja) * 2017-08-22 2019-03-14 京セラ株式会社 電子装置用パッケージおよび電子装置
JP2019216200A (ja) * 2018-06-13 2019-12-19 住友電工デバイス・イノベーション株式会社 半導体装置
JP7085908B2 (ja) 2018-06-13 2022-06-17 住友電工デバイス・イノベーション株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP4822820B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002184888A (ja) 入出力端子および半導体素子収納用パッケージ
JP3784346B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2001015635A (ja) 光半導体素子収納用パッケージ
JPH1174395A (ja) 光半導体気密封止容器及び光半導体モジュール
JP3314163B2 (ja) 半導体素子収納用パッケージ
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3047864B2 (ja) 光半導体気密封止容器及び光半導体モジュール
JP2002314186A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3598059B2 (ja) 半導体素子収納用パッケージ
JP3850344B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3615697B2 (ja) 半導体素子収納用パッケージ
JP7196249B2 (ja) 半導体素子用パッケージおよび半導体装置
JP2002280473A (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP4139165B2 (ja) 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2003046180A (ja) 入出力端子および光半導体素子収納用パッケージならびに光半導体装置
JP2006128267A (ja) 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP3652255B2 (ja) 半導体素子収納用パッケージ
JP3457921B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2002184887A (ja) 半導体素子収納用パッケージ
JP2006128261A (ja) 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP2001102636A (ja) 光半導体素子収納用パッケージ
JP3612292B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002299487A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002299488A (ja) 半導体素子収納用パッケージおよび半導体装置