JP3646311B2 - Multilayer wiring contact structure, active matrix substrate, and manufacturing method thereof - Google Patents

Multilayer wiring contact structure, active matrix substrate, and manufacturing method thereof Download PDF

Info

Publication number
JP3646311B2
JP3646311B2 JP52351697A JP52351697A JP3646311B2 JP 3646311 B2 JP3646311 B2 JP 3646311B2 JP 52351697 A JP52351697 A JP 52351697A JP 52351697 A JP52351697 A JP 52351697A JP 3646311 B2 JP3646311 B2 JP 3646311B2
Authority
JP
Japan
Prior art keywords
forming
barrier layer
insulating film
metal wiring
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP52351697A
Other languages
Japanese (ja)
Inventor
和正 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of JP3646311B2 publication Critical patent/JP3646311B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

〔技術分野〕
本発明は、アルミニウムまたはアルミニウムを含有する合金からなる配線と透明導電膜からなる配線との多層配線のコンタクト構造と、前記コンタクト構造を用いたアクティブマトリクス基板及びその製造方法に関する。
〔背景技術〕
本発明に関わる従来技術としては、特開平１−255829号、及びジャーナルオブエレクトロケミカルソサイエティー、1991年、第138巻、７号、2070−2075頁に所載の論文がある。
特開平１−255829号においては、アルミニウム上に薄膜珪素層を介してITOを形成した多層配線構造が開示されている。
ジャーナルオブエレクトロケミカルソサイエティー、1991年、第138巻、７号、2070−2075頁に所載の論文においては、アルミニウム上にチタン層を介してITOを形成した多層配線構造が開示されている。
しかしながら、前記従来技術によるアルミニウムまたはアルミニウムを含有する合金と透明導電膜のコンタクト構造においては、以下に示すような解決されるべき問題がある。
特開平１−255829号におけるごとき構成においては、同例中に記載されているごとく、約300℃程度の熱処理において珪素とアルミニウムは反応してシリサイド化する。この処理はITOを成膜した後にその電気抵抗を下げるために必要なものであるが、シリサイド化したアルミニウムがこのときITOから酸素を奪い、酸化が起こり、このため、ITOとアルミニウム間の接触電気抵抗（以下、コンタクト抵抗と記す）が大きくなってしまう。
ジャーナルオブエレクトロケミカルソサイエティー、1991年、第138巻、７号、2070−2075頁に所載の論文においては、アルミニウム上ITO及びアルミニウム上チタン上ITOを400℃で熱処理した後の、アルミニウムとITOのコンタクト抵抗が掲載され、後者の場合にはチタンを1000Å以上の厚みにすればコンタクト抵抗が低い場合もあることが示されている。しかしながら、チタンはアルミニウムと合金化しやすく、さらに前例の珪素よりも酸化しやすい。従って、この構成で安定に小さなコンタクト抵抗を実現するのは極めて困難である。
従って、以上の従来技術を用いた場合のアクティブマトリクス基板は、アルミニウムとITOや酸化錫等による透明導電膜の、コンタクト抵抗が大きかったり不安定であったりするため、その特性が不十分であったり、不安定であったりした。
本発明は上記従来技術の問題点に鑑みてなされたものであり、以下の点を目的とするものである。
（１）アルミニウム又はアルミニウム合金とITO等の透明導電膜のコンタクト抵抗を安定に小さいものとしたコンタクト構造を実現すること。
（２）上記コンタクト構造を用いた高性能のアクティブマトリクス基板を提供すること。
（３）簡略な製造プロセスを用いて上記低コンタクト抵抗のコンタクト構造を有するアクティブマトリクス基板を高歩留まりで実現すること。
〔発明の開示〕
以上の課題を解決するため、本発明は以下の構成要件を具備するものである。
（１）アルミニウムまたはアルミニウムを含有する合金からなる第１配線と透明導電膜からなる第２配線との多層配線のコンタクト構造において、
前記第１配線と前記第２配線との間にバリア層が形成されてなり、
前記バリア層はその酸化物生成自由エネルギーが300〜1000℃の範囲で珪素より高い材料、または該材料同士の化合物、または該材料もしくは化合物を主成分とした化合物からなることを特徴とする。
ここで言うところのバリア層とは、金属等の表面の酸化を防止するための層を意味するものである。
（２）前記バリア層はその酸化物生成自由エネルギーが300〜1000℃の範囲で錫より高い材料、または該材料同士の化合物、または該材料もしくは化合物を主成分とした化合物からなることを特徴とする。
（３）前記バリア層はモリブデン、亜鉛、マンガン、ニオブ、クロム、ニッケル、銅、タンタル、鉛の中の１種の材料、または以上の材料を２種以上有する化合物、または該材料もしくは化合物を主成分とした化合物からなることを特徴とする。
（４）前記バリア層は、その酸化物生成自由エネルギーが300〜1000℃の範囲で珪素より高い材料１種以上と珪素との化合物、または該化合物を主成分とした化合物からなることを特徴とする。
（５）前記バリア層はその酸化物生成自由エネルギーが300〜1000℃の範囲で錫より高い材料１種以上と珪素との化合物、または該化合物を主成分とした化合物からなることを特徴とする請求項１記載の多層配線のコンタクト構造。
（６）前記バリア層はモリブデン、亜鉛、マンガン、ニオブ、クロム、ニッケル、銅、タンタル、鉛のうちの１種以上の材料と珪素との化合物、または該化合物を主成分とした化合物からなることを特徴とする。
（７）アルミニウムまたはアルミニウムを含有する合金からなる第１配線と透明導電膜からなる第２配線との多層配線のコンタクト構造において、
前記第１配線と前記第２配線との間にバリア層が形成されてなり、前記バリア層はその酸化物生成自由エネルギーが300〜1000℃の範囲でアルミニウムより高い材料、または該材料同士の化合物、または、該材料もしくは化合物を主成分とした化合物の窒化物からなることを特徴とする。
（８）前記バリア層の厚みを500〜1000Å以下としたことを特徴とする。
（９）基板上に配置された複数のゲート線と、該ゲート線に交差して配置された複数のデータ線と、前記ゲート線と前記データ線とに接続されたトランジスタと、前記薄膜トランジスタに電気的に接続された透明導電膜からなる画素電極とを有するアクティブマトリクス基板において、
前記基板上に形成されたシリコン薄膜からなるソース・ドレイン領域と、前記シリコン薄膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜及びゲート電極上に形成された層間絶縁膜と、前記ゲート絶縁膜及び層間絶縁膜にコンタクトホールを介して前記ソース・ドレイン領域に接続されるように形成されたアルミニウム又はアルミニウムを含有する合金よりなる金属配線層と、前記金属配線層上に配置されたバリア層と、前記バリア層に接続されるように配置された透明導電膜からなる前記画素電極とを有することを特徴とする。
（10）前記バリア層は、500Å〜1000Åの膜厚を有することを特徴とする。
（11）前記バリア層上に絶縁膜が形成されてなり、前記バリア層は、前記絶縁膜に形成されたスルーホールを介して前記透明導電膜に接続されてなることを特徴とする。
（12）基板上に配置された複数のゲート線と、該ゲート線に交差して配置された複数のデータ線と、前記ゲート線と前記データ線とに接続されたトランジスタと、前記薄膜トランジスタに電気的に接続された透明導電膜からなる画素電極とを有するアクティブマトリクス基板の製造方法において、
前記基板上にソース・ドレイン領域となるシリコン薄膜を堆積する工程と、
前記シリコン薄膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記シリコン薄膜にイオン打ち込みすることにより、ソース・ドレイン領域を形成する工程と、
前記ゲート絶縁膜及びゲート電極上に層間絶縁膜を形成する工程と、
前記ゲート絶縁膜及び層間絶縁膜にコンタクトホールを形成して、前記ソース・ドレイン領域に接続されるようにアルミニウム又はアルミニウムを含有する合金よりなる金属配線層を形成する工程と、
前記金属配線層上にバリア層を形成する工程と、
前記バリア層に接続されるように透明導電膜からなる前記画素電極を形成する工程とを有することを特徴とする。
（13）前記金属配線を形成する工程と前記バリア層を形成する工程は、1torr以下の真空度で前記金属配線及び前記バリア層となるそれぞれの膜をスパッタリングにより形成し、連続的にドライエッチンングによりパターニングして形成することを特徴とする。
（14）前記バリア層は、500Å〜1000Åの膜厚を有することを特徴とする。
（15）前記前記画素電極を形成する工程及びそれ以降に、前記基板の温度が300℃以上となる工程が含まれることを特徴とする。
（16）前記金属配線を形成する工程と前記バリア層を形成する工程は、前記金属配線と前記バリア層となるそれぞれの層を1torr以下の真空度を保ったままスパッタリングで形成し、前記バリア層をエッチングしてパターニングし、1torr以下の真空度を保ったまま前記金属配線を反応性イオンエッチングしてパターニングすることを特徴とする。
（17）前記バリア層上に絶縁膜が形成されてなり、前記バリア層は、前記絶縁膜に形成されたスルーホールを介して前記透明導電膜に接続されてなることを特徴とする。
【図面の簡単な説明】
第１図は本発明の実施例におけるアルミニウムまたはアルミニウムを含有する合金と透明導電膜とのコンタクト構造の断面図である。
第２図は酸化物生成自由エネルギーと温度の関係をあらわした模式図である。
第３図は本発明の実施例におけるアクティブマトリクス基板の平面図である。
第４図は本発明の実施例におけるアクティブマトリクス基板の製造工程順の図1X−X'に対応した断面図。同図（ａ）はゲート電極形成工程終了時の断面図、同図（ｂ）はバリア層と金属配線層エッチング工程終了時の断面図、同図（ｃ）は画素電極形成工程終了時の断面図である。
第５図は本発明の実施例における、ゲートが基板側にあるTFTを用いたアクティブマトリクス基板の断面図である。
第６図は本発明の実施例における、金属配線層及びバリア層上に絶縁層とスルーホールを形成し、該スルーホールを介して前記バリア層と透明導電膜による画素電極を接触させたアクティブマトリクス基板の断面図である。
第７図は本発明を用いた液晶表示装置の構成例を示す図である。
第８図は本発明を用いた電子機器の構成例を示す図である。
第９図は本発明の応用例である電子機器（プロジェクタ）の構成を示す図である。
第10図は本発明の応用例である電子機器（パーソナルコンピュータ）の構成を示す図である。
第11図は本発明の応用例である電子機器（ページャー）の構成を示す図である。
【符号の説明】
101 ゲート電極
102 アルミニウムまたはアルミニウムを含有する合金による金属配線層
103 半導体薄膜層
104 層間絶縁膜に形成されたスルーホール
105 透明導電膜による画素電極
201 ガラス基板
202 ゲート絶縁膜
203 層間絶縁膜
204 バリア層
601 絶縁層
〔発明を実施するための最良の形態〕
以下、本発明の実施例について図面を参照しながら説明する。
（実施例１）
図１は、本発明の実施例におけるアルミニウムまたはアルミニウムを含有する合金からなる配線と透明導電膜からなる配線とのコンタクト構造の断面図である。同図においては、アルミニウムまたはアルミニウムを含有する合金による金属配線層102上に、バリア層204を介して、ITOやSnO2などの透明導電膜105が接続されている構造となっている。
本発明者は、金属配線層102にAlSiCu合金（Si1wt％、Cu0.5wt％）、透明導電膜105に基板温度220℃でスパッタリング法で形成し、その後熱処理を300℃で、30分行ったITOを用いて、バリア層材料に関する実験を行った。ここでのバリア層とは金属配線の表面酸化を防ぐ層を意味する。
バリア層204の材料として、1019cm-3程度のリンを含む非晶質珪素をPECVD法にて厚み1000Å形成した場合、AlSiCu合金とITO間のコンタクト抵抗は測定電圧1Vにおいて10Ωcm2程度であり、しかもオーミックなものではなかった。従って、バリア層は500〜1000Åが実用上問題なく使用できるものである。
これに対し、バリア層として珪素より酸化物生成自由エネルギーが大きいモリブデンをスパッタリング法にて厚み1000Å形成した場合、コンタクト抵抗は測定電圧1Vにおいて0.1mΩcm2程度と、前記非晶質珪素によるバリア層形成の場合に対し大きく低減させることができ、しかもオーミックなものが得られた。バリア層モリブデンの厚みを500Åと薄くしても、コンタクト抵抗は同様に0.1mΩcm2程度でオーミックなものであった。また、このオーミックな低コンタクト抵抗は、再現性よく得ることができた。
図２に、酸化物生成自由エネルギーと温度の関係をあらわした模式図を示す。図中直線はそれぞれの酸化物を形成するための自由エネルギーをあらわしたものであり、それぞれの直線により領域１乃至４にグループ分けされる。酸化物生成自由エネルギーに関する詳しいデータは、金属データブック、日本金属学会編、改定２版、丸善、p.90などに示されている。珪素より酸化物生成自由エネルギーが大きいモリブデンは、図２中で領域３の範疇に属する。珪素より酸化されにくいモリブデンをバリア層204に用いることにより、ITOのスパッタリング形成時やその後の熱処理時に、ITO膜中の酸素をアルミニウムが奪い、アルミニウム合金102表面が酸化されることにより生じるアルミニウム合金102とITO105のコンタクト抵抗の増大を防止することが可能となり、すなわちバリア層204表面及びAlSiCu合金102表面の酸化が起こらず、オーミックな低コンタクト抵抗が実現されたと考えられる。
よって、モリブデンに限らず、酸化物生成自由エネルギーが珪素より大きな材料、すなわち亜鉛、マンガン、ニオブなどの図２中領域３及び４に位置する材料や、それらの化合物、さらにはそれらを主成分とした化合物をバリア層204に用いてよい。例えば、本発明者は、バリア層204にモリブデンの珪素化合物であるMoSi2を用いてみた。このとき、コンタクト抵抗は1mΩcm2程度と、前記金属モリブデンを用いた場合に比べやや増大したが、オーミックなものであった。したがって、酸化物生成自由エネルギーが珪素よりたかい材料１種以上と珪素との化合物、またはそれらを主成分とした化合物をバリア層204に用いてよい。また、珪素より酸化物生成自由エネルギーの高い金属相とそれらの珪素化合物相の混在相からなる材料を用いることも可能である。
（実施例２）
図１に示すAlSiCu合金とITOのコンタクト構造において、バリア層204に銅をスパッタリング法で厚み500Å形成し、用いてみた。コンタクト抵抗は測定電圧1Vにおいて0.01mΩcm2程度となり、前記モリブデンによるバリア層形成の場合に比べ、さらに低いコンタクト抵抗となった。また、印加電圧に対しコンタクト抵抗は一定で、オーミックなものであった。また、この試料をさらに500℃程度で、30分熱処理した場合も、コンタクト抵抗は熱処理前と同等であった。この場合のバリア層も500〜1000Åの範囲内であれば問題なく使用可能である。
錫より酸化物生成自由エネルギーが大きな銅は、図２中で領域４の範疇に属する。銅に限らず、酸化物生成自由エネルギーが錫より大きな材料、すなわちタンタル、クロム、ニッケル、鉛などの図２中領域４の範疇に属する材料をバリア層204に用いた場合、前記モリブデンなどの材料に比べ、透明導電膜105を形成した後の熱処理温度を高温化することが可能となる。もちろん、酸化物生成自由エネルギーが錫より大きな材料同士の化合物、該材料や化合物を主成分とした化合物をバリア層204に用いた場合も同様の効果が期待できる。また、実施例１の場合と同様に、酸化物生成自由エネルギーが錫より高い材料１種以上と珪素との化合物、またはそれらを主成分とした化合物をバリア層204に用いてよい。
（実施例３）
図１に示すAlSiCu合金とITOとのコンタクト構造において、バリア層204にチタンの窒素化合物であるTiNをスパッタリング法で厚み500Å形成し、用いてみた。コンタクト抵抗は1mΩcm2程度となり、オーミックなものとなった。
チタンは、図２中領域２に属し、珪素よりも酸化しやすい材料である。しかしながら、その窒素化合物を形成することにより、材料単独の場合に比べ、酸化しにくくなり、バリア層204として有効なものになったと考えられる。したがって、酸化物生成自由エネルギーがアルミニウムより高い材料、すなわちアルミニウムよりも酸化しにくい材料、または該材料同士の化合物、またはそれらを主成分とした化合物の窒化物をバリア層204に用いてよい。本実施例においてもバリア層は500Å〜1000Åの範囲内であれば使用可能である。
（実施例４）
図３は、本発明の実施例におけるアクティブマトリクス基板の平面図である。101は基板上に平行に配置された複数のゲート線を形成する配線層、102は該ゲート線と交差して配置された複数のデータ線を形成する金属配線層であり、アルミニウムまたはアルミニウム合金が用いられる。103は薄膜トランジスタのチャネル部を形成する半導体薄膜層であり、104は前記半導体薄膜層103と前記金属配線層102を接触させるため層間絶縁膜（後述する）に形成されたスルーホールである。105は透明導電膜等からなる画素電極である。
以下、製造工程に従って本発明のアクティブマトリクス基板及びその製造方法の一例を詳細に説明する。
図４（ａ）、（ｂ）、（ｃ）は、本発明の実施例におけるアクティブマトリクス基板の製造工程順の図3X−X'に対応した断面図を示す。同図（ａ）はゲート電極形成工程終了時の断面図、同図（ｂ）はバリア層と金属配線層エッチング工程終了時の断面図、同図（ｃ）は画素電極形勢工程終了時の断面図である。
ガラス基板201上に半導体薄膜層103を形成する。半導体薄膜層103としては非晶質珪素をプラズマ気相化学成長法（PECVD法）で成膜したものをレーザー結晶化して形成される多結晶珪素膜がパターニングされ、用いられる。さらにゲート絶縁膜202を、酸化珪素膜をPECVD法により成膜することにより形成する。そして、ゲート電極101を、窒化タンタルを金属タンタルターゲットからアルゴンと窒素の混合ガス雰囲気で反応性スパッタリングすることにより成膜し、パターニングすることで形成する。この状態でゲート側からリン等の不純物イオン注入を行い、熱処理を行うことにより活性化し、半導体薄膜層103中に不純物の活性化されたソース・ドレイン部を形成し、図４（ａ）のごとき断面図となる。但し、ソース・ドレイン部は同図中には図示していない。以上の半導体薄膜層103、ゲート絶縁膜202、及びゲート電極101により薄膜トランジスタが構成される。
さらに層間絶縁膜203を、酸化珪素膜をPECVD法により成膜することにより形成し、該層間絶縁膜203とゲート絶縁膜202を連続でエッチングすることにより、スルーホール104を形成する。そして、金属配線層102として珪素を1wt％、銅を0.5wt％含有したアルミニウム合金をスパッタリング法で成膜し、さらに1torr以下の真空度を保ったまま連続的にバリア層204として珪素より酸化物生成自由エネルギーの高いモリブデンをスパッタリング法で成膜する。その厚みは500Åとした。そして、モリブデンによるバリア層204とアルミニウム合金による金属配線層102を、塩素と３塩化ホウ素の混合ガスで連続的にエッチングを行い、パターニングし、図４（ｂ）のごとき断面図となる。アルミニウム合金による金属配線層102を形成した後、大気に基板をさらした場合、該金属配線層上に自然酸化膜が形成されてしまい、その後バリア層204を積層する場合、積層前にスパッタエッチングが必要となる。このため、アルミニウム合金成膜後、真空雰囲気、望ましくは1torr以下の真空度を保ったまま、連続的にバリア層を成膜することが望ましい。
その後、ITOによる透明導電膜をスパッタリング法で形成し、300℃程度の熱処理を行った後、パターニングを行い、画素電極105を形成し、図２（ｃ）のごとき断面図となる。そして、保護膜形成とパターニングを行い、アクティブマトリクス基板が完成する。
以上のアクティブマトリクス基板は、アルミニウム合金による金属配線層102上にモリブデンによるバリア層204を設け、これを介してITOによる画素電極105とのコンタクトを形成する構成となっている。バリア層204の存在により、ITOのスパッタリング形成時やその後の熱処理時に、ITO膜中の酸素をアルミニウムが奪い、アルミニウム合金102表面が酸化されることにより生じるアルミニウム合金102とITO105のコンタクト抵抗の増大を防止することが可能となる。
モリブデンをバリア層204として用いた上記実施例の試料において（ITO成膜後熱処理を300℃で30分行っている）、ITOとAl合金間のコンタクト抵抗は実施例１に示したごとく0.1mΩcm2程度となり、これにより、200μm2程度の接触面積でAl合金とITOのコンタクト構造が形成可能となり、高書き込み特性かつ高開口率のアクティブマトリクス基板が実現した。
また、以上の実施例におけるアクティブマトリクス基板の製造方法は、モリブデンによるバリア層204とアルミニウム合金による金属配線層102を、塩素と３塩化ホウ素の混合ガスで連続的にエッチングを行っている。これにより、バリア層204がない場合と同一のフォト工程数、また同一のエッチング工程でアクティブマトリクス基板を形成することが可能となった。
以上の実施例において、バリア層204については、実施例１乃至３に示した材料を用いることが可能である。実施例１に示した珪化モリブデンや、実施例３に示した窒化チタンを用いた場合、バリア層203の上記エッチングガスを用いた場合のエッチングレートが向上し、バリア層203ととアルミニウム合金による金属配線層102のエッチングレートの差が小さくなり、このため、バリア層204とアルミニウム合金102のパターンにおける断面形状がテーパ−化し、透明導電膜105や、図示していない保護膜のステップカバレッジが向上した。
また、半導体薄膜層103としては、非晶質珪素や、ゲルマニウム、ゲルマニウムと珪素の化合物などを用いることも可能である。また、半導体薄膜層103と基板201間に二酸化珪素層等で形成した絶縁層を挿入することも可能である。また、金属配線層102の材料も珪素と銅の含有量の異なるアルミニウム合金や、銅のみ含有するアルミニウム合金、他の材料、例えばネオジウム等を含有するアルミニウム合金、さらには純アルミニウムを用いること等が可能である。また、画素電極105に酸化錫等の材料を用いて良い。また、周辺駆動回路内蔵型のアクティブマトリクス基板において本発明を適用することも可能である。
（実施例５）
図３及び４における本発明の実施例のアクティブマトリクス基板において、バリア層204に錫より酸化物生成エネルギーの高い銅を用いてみた。その厚みは前記モリブデンの場合と同様500Åとした。この時のアクティブマトリクス基板の製造方法は、前記（実施例１）に記載の方法とほぼ同様であるが、以下に述べる構成が異なる。アルミニウム合金102をスパッタリング法にて形成した後、1torr以下の真空度を保ったままバリア層204として銅をスパッタリング法にて形成した。該バリア層204上にフォトレジストを形成した後、銅によるバリア層をアルゴンガス雰囲気でスパッタエッチングし、さらに1torr以下の真空度を保ったままアルミニウム合金102を塩素と３塩化ホウ素の混合ガス雰囲気で反応性イオンエッチングし、バリア層204と金属配線層102のパターン形成を行った。銅によるバリア層204をスパッタエッチングした後、基板を大気にさらした場合、露出したアルミニウム合金102の表面に自然酸化膜が形成され、このため、該アルミニウム合金のエッチングの際、表面自然酸化膜の存在に起因した残さが生じやすくなる。このため、バリア層204をスパッタエッチングした後、真空雰囲気、望ましくは1torr以下の真空度を保ったままアルミニウム合金をエッチングすることが望ましい。また、アルミニウム合金102のエッチングは、異方性の強い条件で反応性イオンエッチングすることが望ましい。これは、アルミニウム合金のサイドエッチングが生じると、バリア層204とアルミニウム合金102のパターンにおける断面形状は、該バリア層がひさしの如くなるようなものとなるからである。
この、バリア層204に銅を用いたアクティブマトリクス基板において、透明導電膜105とアルミニウム合金102との間のコンタクト抵抗は実施例２に示したように0.01Ωcm2程度と実施例４の場合に比べさらに低抵抗化され、かつオーミックなものとなり、また、さらに高温熱処理することが可能となり、TFTの高性能化を図ることができた。これらの効果により、さらなる書き込み特性の向上と、高開口率が得られるアクティブマトリクス基板が実現された。
また、本実施例におけるアクティブマトリクス基板の製造方法は、同一のエッチングマスクを用いて、バリア層204をスパッタエッチングし、1torr以下の真空度を保ったまま金属配線層102を反応性イオンエッチングすることにより、バリア層204がない場合と同一のフォト工程数でアクティブマトリクス基板を形成することが可能となった。
以上の実施例において、バリア層204については、錫より酸化物生成自由エネルギーの高い鉛、ニッケル、クロム、タンタル等の材料を用いることが可能であり、前記実施例における銅をバリア層204に用いる場合と同様な効果が期待される。バリア層204に、錫より酸化物生成自由エネルギーが大きい材料を用いると、熱処理によるアルミニウム合金102表面の酸化はもとより、バリア層204表面の酸化も決して起こらず、安定で低抵抗でオーミックなITOとアルミニウム合金のコンタクト構造が形成可能となる。もちろん、錫より酸化物生成自由エネルギーが高い材料同士の化合物、さらにはそれらを主成分とした化合物など、実施例２中で述べた材料をバリア層204に用いてよい。
（実施例６）
図５は、本発明の実施例における、ゲート電極が基板側にあるTFTを用いたアクティブマトリクス基板の断面図を示す。ガラス基板201上にゲート電極101、ゲート絶縁膜202、半導体薄膜層103、アルミニウム合金102が形成され、バリア層204を介して透明導電膜105が形成される構成となっている。
本実施例のアクティブマトリクス基板の製造方法を以下に示す。まず、基板201上にゲート電極101を形成し、ゲート絶縁膜202を形成する。ゲート絶縁膜202は、実施例１中に示した二酸化珪素や、二酸化珪素と窒化珪素の積層膜などで形成する。その後半導体薄膜層103を形成し、該半導体薄膜中に選択的に不純物を添加する。半導体薄膜層中に不純物を添加した領域は、図示していない。その後、アルミニウムもしくはアルミニウム合金で金属配線層102、すでに述べてきた材料でバリア層204を形成し、さらに透明導電膜による画素電極105を形成する。
本実施例に示されるように、本発明は、ゲート電極が半導体薄膜層の下側にある、すなわち基板側にあるTFTを有し、アルミニウム又はアルミニウム合金と透明導電膜が接触する構造を持つアクティブマトリクス基板に適用することが可能である。
（実施例７）
図６は、本発明の実施例における、金属配線層及びバリア層上に絶縁層とスルーホールを形成し、該スルーホールを介して前記バリア層と透明導電膜による画素電極を接触させたアクティブマトリクス基板の断面図である。基板201上に、半導体薄膜層103、ゲート絶縁膜202、ゲート電極101より成るTFTを形成し、層間絶縁膜203を形成し、層間絶縁膜203及びゲート絶縁膜202にスルーホールを形成し、アルミニウムもしくはアルミニウム合金による金属配線層102、及びすでに述べてきた材料によるバリア層204を形成する。その上に表面の平坦化をはかるため絶縁層601を形成する。絶縁層601には、ポリシラザンやSOGを出発原料とした二酸化珪素膜や、それとPECVD法で形成した二酸化珪素膜の積層構造などを用いることができる。絶縁層601にスルーホールを形成し、透明導電膜105を形成することにより、本実施例のアクティブマトリクス基板が形成される。
本実施例のような構成のアクティブマトリクス基板にすることにより、透明導電膜がバリア層204及び金属配線層102の断面部をカバーする構造がなくなり、前記断面部で起こっていた透明導電膜の断線を防ぐことができ、高性能でかつ高歩留まりのアクティブマトリクス基板が実現された。なお、以上の金属配線層及びバリア層上に絶縁層とスルーホールを形成し、該スルーホールを介して前記バリア層と透明導電膜による画素電極を接触させた構成は、実施例６に示すような、ゲート電極が基板側にあるTFTを用いたアクティブマトリクス基板に適用してもよい。
上述の実施例のアクティブマトリクス基板は、液晶表示装置に適用可能であり、そのような構成例の全体を第７図に示す。即ち、液晶表示装置は、バックライト900と、偏光板い901と、駆動回路902を搭載したアクティブマトリクス基板903と、液晶904と、対向基板905と、偏光板906を具備している。
上述の実施例の液晶表示装置を用いて構成される電子機器は、図８に示す表示情報出力源1000、表示情報処理回路1002、表示駆動回路1004、液晶パネルなどの表示パネル1006、クロック発生回路1008及び電源回路1010を含んで構成される。表示情報出力源1000は、ROM、RAMなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路1008からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表示情報処理回路1002は、クロック発生回路1008からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路1002は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。表示駆動回路1004は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル1006を表示駆動する。電源回路1010は、上述の各回路に電力を供給する。
このような構成の電子機器として、図９に示す液晶プロジェクタ、図10に示すマルチメディア対応のパーソナルコンピュータ（PC）及びエンジニアリング・ワークステーション（EWS）、図11に示すページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などを挙げることができる。
図９に示す液晶プロジェクタは、透過型液晶パネルをライトバルブとして用いた投写型プロジェクタであり、例えば３板プリズム方式の光学系を用いている。
図９において、プロジェクタ1100では、白色光源のランプユニット1102から射出された投写光がライトガイド1104の内部で、複数のミラー1106および２枚のダイクロイックミラー1108によってＲ、Ｇ、Ｂの３原色に分けられ、それぞれの色の画像を表示する３枚の液晶パネル1110R、1110Gおよび1110Bに導かれる。そして、それぞれの液晶パネル1110R、1110Gおよび1110Bによって変調された光は、ダイクロイックプリズム1112に３方向から入射される。ダイクロイックプリズム1112では、レッドＲおよびブルーＢの光が90゜曲げられ、グリーンＧの光が直進するので各色の画像が合成され、投写レンズ1114を通してスクリーンなどにカラー画像が投写される。
図10に示すパーソナルコンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示画面1206とを有する。
図11に示すページャ1300は、金属製フレーム1302内に、液晶表示基板1304、バックライト1306aを備えたライトガイド1306、回路基板1308、第1,第２のシールド板1310,1312、２つの弾性導電体1314,1316、及びフィルムキャリアテープ1318を有する。２つの弾性導電体1314,1316及びフィルムキャリアテープ1318は、液晶表示基板1304と回路基板1308とを接続するものである。
ここで、液晶表示基板1304は、２枚の透明基板1304a,1304bの間に液晶を封入したもので、これにより少なくともドットマトリクス型の液晶表示パネルが構成される。一方の透明基板に、図８に示す駆動回路1004、あるいはこれに加えて表示情報処理回路1002を形成することができる。液晶表示基板1304に搭載されない回路は、液晶表示基板の外付け回路とされ、図11の場合には回路基板1308に搭載できる。
図11はページャの構成を示すものであるから、液晶表示基板1304以外に回路基板1308が必要となるが、電子機器用の一部品として液晶表示装置が使用される場合であって、透明基板に表示駆動回路などが搭載される場合には、その液晶表示装置の最小単位は液晶表示基板1304である。あるいは、液晶表示基板1304を筺体としての金属フレーム1302に固定したものを、電子機器用の一部品である液晶表示装置として使用することもできる。さらに、バックライト式の場合には、金属製フレーム1302内に、液晶表示基板1304と、バックライト1306aを備えたライトガイド1306とを組み込んで、液晶表示装置を構成することができる。
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶パネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレー装置にも適用可能である。
以上説明したように、本発明のアルミニウムまたはアルミニウムを含有する合金と透明導電膜のコンタクト構造及び該コンタクト構造を用いたアクティブマトリクス基板及びその製造方法を用いることにより、以下のような効果がある。
（１）バリア層によりアルミニウムまたはアルミニウム合金による金属配線層表面の酸化が防止でき、さらにはバリア層自身の酸化がされないため、アルミニウム又はアルミニウム合金とITO等の透明導電膜のコンタクト抵抗を安定に小さいものとすることが可能となる。
（２）上記低抵抗のコンタクト構造を用いることにより、書き込み特性と開口率の改善が図られた、高性能のアクティブマトリクス基板が実現される。
（３）バリア層と金属配線層を同一のガス種を用いて連続エッチング、又は、バリア層をスパッタエッチング後1torr以下の真空度を保ったまま金属配線層を反応性イオンエッチングすることにより、簡略な製造プロセスを用いて上記のアクティブマトリクス基板を実現することが可能となる。また、バリア層及び金属配線層上に絶縁膜とスルーホールを形成し、該スルーホールを介して前記バリア層と透明導電膜による画素電極を接触させた構成とすることにより、高歩留まりのアクティブマトリクス基板が実現される。〔Technical field〕
The present invention relates to a multilayer wiring contact structure of wiring made of aluminum or an alloy containing aluminum and wiring made of a transparent conductive film, an active matrix substrate using the contact structure, and a method of manufacturing the same.
[Background Technology]
As prior art relating to the present invention, there are papers described in JP-A-1-255829 and Journal of Electrochemical Society, 1991, Vol. 138, No. 7, pp. 2070-2075.
Japanese Patent Laid-Open No. 1-255829 discloses a multilayer wiring structure in which ITO is formed on aluminum via a thin film silicon layer.
In a paper described in Journal of Electrochemical Society, 1991, Vol. 138, No. 7, pp. 2070-2075, a multilayer wiring structure in which ITO is formed on aluminum via a titanium layer is disclosed.
However, in the contact structure of aluminum or an alloy containing aluminum and a transparent conductive film according to the above-described prior art, there are problems to be solved as described below.
In the structure as disclosed in Japanese Patent Application Laid-Open No. 1-255829, as described in the same example, silicon and aluminum react to form a silicide by heat treatment at about 300 ° C. This treatment is necessary to reduce the electrical resistance after the ITO film is formed, but the silicidated aluminum then takes oxygen from the ITO and oxidizes, so that contact electricity between the ITO and the aluminum occurs. Resistance (hereinafter referred to as contact resistance) increases.
In the article described in Journal of Electrochemical Society, 1991, Vol. 138, No. 7, pp. 2070-2075, aluminum and ITO after heat treatment of ITO on aluminum and ITO on titanium on aluminum at 400 ° C. In the latter case, it is shown that the contact resistance may be low if the thickness of titanium is 1000 mm or more. However, titanium is easily alloyed with aluminum and more easily oxidized than the previous silicon. Therefore, it is extremely difficult to stably realize a small contact resistance with this configuration.
Therefore, the active matrix substrate in the case of using the above prior art has insufficient characteristics because the contact resistance of the transparent conductive film made of aluminum and ITO or tin oxide is large or unstable. It was unstable.
The present invention has been made in view of the above-mentioned problems of the prior art, and has the following objects.
(1) To realize a contact structure in which the contact resistance between aluminum or an aluminum alloy and a transparent conductive film such as ITO is stably reduced.
(2) To provide a high performance active matrix substrate using the above contact structure.
(3) An active matrix substrate having a contact structure with a low contact resistance is realized with a high yield by using a simple manufacturing process.
[Disclosure of the Invention]
In order to solve the above problems, the present invention has the following constituent elements.
(1) In a contact structure of a multilayer wiring of a first wiring made of aluminum or an alloy containing aluminum and a second wiring made of a transparent conductive film,
A barrier layer is formed between the first wiring and the second wiring;
The barrier layer is made of a material whose oxide formation free energy is higher than that of silicon within a range of 300 to 1000 ° C., a compound of the materials, or a compound containing the material or the compound as a main component.
The barrier layer here refers to a layer for preventing oxidation of the surface of a metal or the like.
(2) The barrier layer is made of a material whose oxide formation free energy is higher than tin in the range of 300 to 1000 ° C., a compound of the materials, or a compound containing the material or the compound as a main component. To do.
(3) The barrier layer is mainly composed of one material selected from molybdenum, zinc, manganese, niobium, chromium, nickel, copper, tantalum, and lead, or a compound having two or more of these materials, or the material or compound. It consists of a compound as a component.
(4) The barrier layer is composed of a compound of one or more materials higher than silicon and silicon in a range of 300 to 1000 ° C. of free energy for generating an oxide, or a compound containing the compound as a main component. To do.
(5) The barrier layer is composed of a compound of one or more materials higher than tin and silicon in a range of 300 to 1000 ° C. in free energy for forming an oxide, or a compound containing the compound as a main component. The contact structure of the multilayer wiring according to claim 1.
(6) The barrier layer is made of a compound of one or more materials selected from molybdenum, zinc, manganese, niobium, chromium, nickel, copper, tantalum, and lead and silicon, or a compound containing the compound as a main component. It is characterized by.
(7) In the contact structure of the multilayer wiring of the first wiring made of aluminum or an alloy containing aluminum and the second wiring made of the transparent conductive film,
A barrier layer is formed between the first wiring and the second wiring, and the barrier layer is a material whose oxide formation free energy is higher than aluminum in the range of 300 to 1000 ° C., or a compound of the materials Or a nitride of a compound containing the material or compound as a main component.
(8) The barrier layer has a thickness of 500 to 1000 mm or less.
(9) A plurality of gate lines arranged on the substrate, a plurality of data lines arranged crossing the gate lines, a transistor connected to the gate line and the data line, and the thin film transistor In an active matrix substrate having a pixel electrode made of a transparent conductive film that is connected electrically,
A source / drain region made of a silicon thin film formed on the substrate, a gate insulating film formed on the silicon thin film, a gate electrode formed on the gate insulating film, and the gate insulating film and the gate electrode An interlayer insulating film formed thereon, and a metal wiring layer made of aluminum or an alloy containing aluminum formed on the gate insulating film and the interlayer insulating film so as to be connected to the source / drain regions through contact holes And a barrier layer disposed on the metal wiring layer, and the pixel electrode made of a transparent conductive film disposed so as to be connected to the barrier layer.
(10) The barrier layer has a thickness of 500 to 1000 mm.
(11) An insulating film is formed on the barrier layer, and the barrier layer is connected to the transparent conductive film through a through hole formed in the insulating film.
(12) A plurality of gate lines arranged on the substrate, a plurality of data lines arranged crossing the gate lines, a transistor connected to the gate line and the data line, and the thin film transistor In a manufacturing method of an active matrix substrate having a pixel electrode made of a transparent conductive film connected in an electrically connected manner,
Depositing a silicon thin film to be a source / drain region on the substrate;
Forming a gate insulating film on the silicon thin film;
Forming a gate electrode on the gate insulating film;
Forming a source / drain region by ion implantation into the silicon thin film;
Forming an interlayer insulating film on the gate insulating film and the gate electrode;
Forming a contact hole in the gate insulating film and the interlayer insulating film, and forming a metal wiring layer made of aluminum or an alloy containing aluminum so as to be connected to the source / drain region;
Forming a barrier layer on the metal wiring layer;
Forming the pixel electrode made of a transparent conductive film so as to be connected to the barrier layer.
(13) In the step of forming the metal wiring and the step of forming the barrier layer, the respective films to be the metal wiring and the barrier layer are formed by sputtering at a vacuum degree of 1 torr or less and continuously dry etched. It is characterized by forming by patterning.
(14) The barrier layer has a thickness of 500 to 1000 mm.
(15) The step of forming the pixel electrode and the subsequent step include a step of raising the temperature of the substrate to 300 ° C. or higher.
(16) The step of forming the metal wiring and the step of forming the barrier layer include forming the metal wiring and the barrier layer by sputtering while maintaining a degree of vacuum of 1 torr or less. The metal wiring is patterned by reactive ion etching while maintaining a vacuum of 1 torr or less.
(17) An insulating film is formed on the barrier layer, and the barrier layer is connected to the transparent conductive film through a through hole formed in the insulating film.
[Brief description of the drawings]
FIG. 1 is a sectional view of a contact structure between aluminum or an alloy containing aluminum and a transparent conductive film in an embodiment of the present invention.
FIG. 2 is a schematic diagram showing the relationship between the free energy of oxide formation and temperature.
FIG. 3 is a plan view of an active matrix substrate in an embodiment of the present invention.
FIG. 4 is a cross-sectional view corresponding to FIGS. 1X-X ′ in order of the manufacturing process of the active matrix substrate in the embodiment of the present invention. 4A is a cross-sectional view at the end of the gate electrode forming process, FIG. 4B is a cross-sectional view at the end of the barrier layer and metal wiring layer etching process, and FIG. FIG.
FIG. 5 is a cross-sectional view of an active matrix substrate using a TFT having a gate on the substrate side in an embodiment of the present invention.
FIG. 6 shows an active matrix in which an insulating layer and a through hole are formed on a metal wiring layer and a barrier layer, and the barrier layer and a pixel electrode made of a transparent conductive film are brought into contact with each other through the through hole in the embodiment of the present invention. It is sectional drawing of a board | substrate.
FIG. 7 is a diagram showing a configuration example of a liquid crystal display device using the present invention.
FIG. 8 is a diagram showing a configuration example of an electronic apparatus using the present invention.
FIG. 9 is a diagram showing a configuration of an electronic apparatus (projector) which is an application example of the present invention.
FIG. 10 is a diagram showing a configuration of an electronic apparatus (personal computer) which is an application example of the present invention.
FIG. 11 is a diagram showing a configuration of an electronic device (pager) which is an application example of the present invention.
[Explanation of symbols]
101 Gate electrode
102 Metal wiring layer with aluminum or aluminum-containing alloy
103 Semiconductor thin film layer
104 Through hole formed in interlayer insulation film
105 Pixel electrode with transparent conductive film
201 glass substrate
202 Gate insulation film
203 Interlayer insulation film
204 Barrier layer
601 Insulation layer
[Best Mode for Carrying Out the Invention]
Embodiments of the present invention will be described below with reference to the drawings.
(Example 1)
FIG. 1 is a cross-sectional view of a contact structure between a wiring made of aluminum or an alloy containing aluminum and a wiring made of a transparent conductive film in an embodiment of the present invention. In the figure, ITO or SnO is formed on a metal wiring layer 102 made of aluminum or an alloy containing aluminum via a barrier layer 204. 2 The transparent conductive film 105 such as is connected.
The present inventor formed ITO by forming an AlSiCu alloy (Si 1 wt%, Cu 0.5 wt%) on the metal wiring layer 102 and a transparent conductive film 105 by a sputtering method at a substrate temperature of 220 ° C., followed by heat treatment at 300 ° C. for 30 minutes. The experiment on the barrier layer material was conducted using The barrier layer here means a layer that prevents surface oxidation of the metal wiring.
1019cm as material of barrier layer 204 -3 When amorphous silicon containing a certain amount of phosphorus is formed with a thickness of 1000 mm by PECVD, the contact resistance between the AlSiCu alloy and ITO is 10 Ωcm at a measurement voltage of 1 V. 2 It was about and not ohmic. Accordingly, the barrier layer having a thickness of 500 to 1000 mm can be used without any practical problem.
On the other hand, when molybdenum having a larger free energy of oxide formation than silicon is formed as a barrier layer by sputtering, the contact resistance is 0.1 mΩcm at a measurement voltage of 1 V. 2 As compared with the case of forming the barrier layer with the amorphous silicon, it can be greatly reduced, and an ohmic material is obtained. Even if the barrier layer molybdenum is as thin as 500 mm, the contact resistance is still 0.1 mΩcm. 2 It was about ohmic. This ohmic low contact resistance could be obtained with good reproducibility.
FIG. 2 is a schematic diagram showing the relationship between the oxide formation free energy and the temperature. The straight lines in the figure represent the free energy for forming each oxide, and are grouped into regions 1 to 4 by the respective straight lines. Detailed data on free energy for oxide formation is shown in Metal Data Book, Japan Institute of Metals, 2nd revised edition, Maruzen, p.90, etc. Molybdenum, which has a higher oxide formation free energy than silicon, belongs to the category of region 3 in FIG. By using molybdenum, which is harder to be oxidized than silicon, for the barrier layer 204, the aluminum alloy 102 is formed when the surface of the aluminum alloy 102 is oxidized by depriving the aluminum of oxygen in the ITO film at the time of ITO sputtering formation or subsequent heat treatment. It is considered that the increase in the contact resistance of ITO 105 can be prevented, that is, the surface of the barrier layer 204 and the surface of the AlSiCu alloy 102 does not oxidize and an ohmic low contact resistance is realized.
Therefore, not limited to molybdenum, a material whose free energy for oxide formation is larger than that of silicon, that is, materials located in regions 3 and 4 in FIG. 2 such as zinc, manganese, niobium, compounds thereof, and further, those as main components. These compounds may be used for the barrier layer 204. For example, the present inventors have used MoSi, which is a silicon compound of molybdenum, for the barrier layer 204. 2 I tried using. At this time, the contact resistance is 1mΩcm 2 Although it increased somewhat compared with the case where the metal molybdenum was used, it was ohmic. Therefore, a compound of one or more materials whose oxide formation free energy is higher than that of silicon and silicon, or a compound containing these as a main component may be used for the barrier layer 204. It is also possible to use a material composed of a metal phase having higher free energy of oxide generation than silicon and a mixed phase of those silicon compound phases.
(Example 2)
In the contact structure of AlSiCu alloy and ITO shown in FIG. 1, the barrier layer 204 was formed by using a copper layer having a thickness of 500 mm by sputtering. Contact resistance is 0.01mΩcm at 1V measurement voltage 2 The contact resistance was lower than that in the case of forming the barrier layer with molybdenum. The contact resistance was constant and ohmic with respect to the applied voltage. Further, when this sample was further heat-treated at about 500 ° C. for 30 minutes, the contact resistance was the same as that before the heat treatment. In this case, the barrier layer can be used without any problem as long as it is within the range of 500 to 1000 mm.
Copper having a larger oxide formation free energy than tin belongs to the category of region 4 in FIG. When a material belonging to the category of region 4 in FIG. 2 such as tantalum, chromium, nickel, and lead is used for the barrier layer 204, the material such as molybdenum is not limited to copper. In contrast, the heat treatment temperature after forming the transparent conductive film 105 can be increased. Needless to say, the same effect can be expected when a compound of materials having a larger free energy for oxide generation than that of tin, or a compound containing the material or compound as a main component is used for the barrier layer 204. Further, as in the case of Example 1, a compound of one or more materials having higher oxide formation free energy than tin and silicon, or a compound containing them as a main component may be used for the barrier layer 204.
(Example 3)
In the contact structure between the AlSiCu alloy and ITO shown in FIG. 1, TiN, which is a nitrogen compound of titanium, was formed on the barrier layer 204 by sputtering to have a thickness of 500 mm. Contact resistance is 1mΩcm 2 It became an ohmic thing.
Titanium belongs to region 2 in FIG. 2 and is a material that is more easily oxidized than silicon. However, it is considered that the formation of the nitrogen compound makes it difficult to oxidize compared to the case of the material alone, and is effective as the barrier layer 204. Therefore, a material having a higher free energy for oxide generation than aluminum, that is, a material that is less oxidizable than aluminum, a compound of these materials, or a nitride of a compound containing these materials as a main component may be used for the barrier layer 204. Also in this embodiment, the barrier layer can be used if it is in the range of 500 to 1000 mm.
(Example 4)
FIG. 3 is a plan view of an active matrix substrate in an embodiment of the present invention. 101 is a wiring layer for forming a plurality of gate lines arranged in parallel on the substrate, 102 is a metal wiring layer for forming a plurality of data lines arranged crossing the gate lines, and aluminum or aluminum alloy is made of Used. Reference numeral 103 denotes a semiconductor thin film layer forming a channel portion of the thin film transistor, and reference numeral 104 denotes a through hole formed in an interlayer insulating film (described later) for bringing the semiconductor thin film layer 103 and the metal wiring layer 102 into contact with each other. Reference numeral 105 denotes a pixel electrode made of a transparent conductive film or the like.
Hereinafter, an example of the active matrix substrate and the manufacturing method thereof according to the present invention will be described in detail according to the manufacturing process.
FIGS. 4A, 4B, and 4C are cross-sectional views corresponding to FIGS. 3X-X ′ in the order of the manufacturing process of the active matrix substrate in the embodiment of the present invention. 4A is a sectional view at the end of the gate electrode forming process, FIG. 4B is a sectional view at the end of the barrier layer and metal wiring layer etching process, and FIG. 4C is a sectional view at the end of the pixel electrode forming process. FIG.
A semiconductor thin film layer 103 is formed on the glass substrate 201. As the semiconductor thin film layer 103, a polycrystalline silicon film formed by laser crystallization of amorphous silicon formed by plasma vapor chemical growth (PECVD) is used. Further, the gate insulating film 202 is formed by forming a silicon oxide film by a PECVD method. The gate electrode 101 is formed by reactive sputtering of tantalum nitride from a metal tantalum target in a mixed gas atmosphere of argon and nitrogen and patterning. In this state, impurity ions such as phosphorus are implanted from the gate side and activated by heat treatment to form impurity-activated source / drain portions in the semiconductor thin film layer 103, as shown in FIG. It becomes a sectional view. However, the source / drain portions are not shown in the figure. The semiconductor thin film layer 103, the gate insulating film 202, and the gate electrode 101 constitute a thin film transistor.
Further, an interlayer insulating film 203 is formed by forming a silicon oxide film by PECVD, and the interlayer insulating film 203 and the gate insulating film 202 are continuously etched to form a through hole 104. Then, an aluminum alloy containing 1 wt% of silicon and 0.5 wt% of copper is formed as a metal wiring layer 102 by sputtering, and further, an oxide from silicon is continuously formed as a barrier layer 204 while maintaining a vacuum of 1 torr or less. Molybdenum with high free energy of formation is formed by sputtering. The thickness was 500 mm. Then, the barrier layer 204 made of molybdenum and the metal wiring layer 102 made of aluminum alloy are continuously etched with a mixed gas of chlorine and boron trichloride and patterned to obtain a cross-sectional view as shown in FIG. When the substrate is exposed to the atmosphere after forming the metal wiring layer 102 made of an aluminum alloy, a natural oxide film is formed on the metal wiring layer. After that, when the barrier layer 204 is stacked, sputter etching is performed before stacking. Necessary. For this reason, it is desirable to continuously form the barrier layer after forming the aluminum alloy while maintaining a vacuum atmosphere, preferably a vacuum level of 1 torr or less.
Thereafter, a transparent conductive film made of ITO is formed by a sputtering method, and after heat treatment at about 300 ° C., patterning is performed to form a pixel electrode 105, which is a cross-sectional view as shown in FIG. Then, a protective film is formed and patterned to complete an active matrix substrate.
The active matrix substrate described above has a configuration in which a barrier layer 204 made of molybdenum is provided on a metal wiring layer 102 made of aluminum alloy, and a contact with the pixel electrode 105 made of ITO is formed therethrough. The presence of the barrier layer 204 increases the contact resistance between the aluminum alloy 102 and the ITO 105 caused by the oxidation of the surface of the aluminum alloy 102 by depriving the oxygen of the ITO film during the ITO sputtering formation or subsequent heat treatment. It becomes possible to prevent.
In the sample of the above example using molybdenum as the barrier layer 204 (the heat treatment after ITO deposition is performed at 300 ° C. for 30 minutes), the contact resistance between ITO and the Al alloy is 0.1 mΩcm as shown in Example 1. 2 This is about 200μm 2 The contact structure of Al alloy and ITO can be formed with a certain contact area, and an active matrix substrate with high writing characteristics and high aperture ratio has been realized.
In the method of manufacturing the active matrix substrate in the above embodiments, the barrier layer 204 made of molybdenum and the metal wiring layer 102 made of aluminum alloy are continuously etched with a mixed gas of chlorine and boron trichloride. As a result, the active matrix substrate can be formed by the same number of photo steps and the same etching step as those without the barrier layer 204.
In the above embodiment, for the barrier layer 204, the materials shown in Embodiments 1 to 3 can be used. When the molybdenum silicide shown in Example 1 or the titanium nitride shown in Example 3 is used, the etching rate when the above etching gas for the barrier layer 203 is used is improved, and the barrier layer 203 and a metal made of an aluminum alloy are used. The difference in the etching rate of the wiring layer 102 is reduced, so that the cross-sectional shape in the pattern of the barrier layer 204 and the aluminum alloy 102 is tapered, and the step coverage of the transparent conductive film 105 and a protective film (not shown) is improved. .
As the semiconductor thin film layer 103, amorphous silicon, germanium, a compound of germanium and silicon, or the like can be used. It is also possible to insert an insulating layer formed of a silicon dioxide layer or the like between the semiconductor thin film layer 103 and the substrate 201. Further, the material of the metal wiring layer 102 may be an aluminum alloy having different contents of silicon and copper, an aluminum alloy containing only copper, another material such as an aluminum alloy containing neodymium, or pure aluminum. Is possible. Further, a material such as tin oxide may be used for the pixel electrode 105. The present invention can also be applied to an active matrix substrate with a built-in peripheral driver circuit.
(Example 5)
In the active matrix substrate of the embodiment of the present invention in FIGS. 3 and 4, the barrier layer 204 was made of copper having a higher oxide generation energy than tin. The thickness was 500 mm as in the case of molybdenum. The manufacturing method of the active matrix substrate at this time is substantially the same as the method described in the first embodiment, but the configuration described below is different. After forming the aluminum alloy 102 by the sputtering method, copper was formed by the sputtering method as the barrier layer 204 while maintaining a vacuum of 1 torr or less. After the photoresist is formed on the barrier layer 204, the copper barrier layer is sputter etched in an argon gas atmosphere, and the aluminum alloy 102 is mixed in a mixed gas atmosphere of chlorine and boron trichloride while maintaining a vacuum of 1 torr or less. Reactive ion etching was performed to form a pattern of the barrier layer 204 and the metal wiring layer 102. After sputter etching the barrier layer 204 with copper, when the substrate is exposed to the atmosphere, a natural oxide film is formed on the exposed surface of the aluminum alloy 102. Therefore, when etching the aluminum alloy, the surface natural oxide film Residue due to existence tends to occur. For this reason, after the barrier layer 204 is sputter-etched, it is desirable to etch the aluminum alloy while maintaining a vacuum atmosphere, preferably a vacuum of 1 torr or less. In addition, the etching of the aluminum alloy 102 is desirably performed by reactive ion etching under a highly anisotropic condition. This is because when the side etching of the aluminum alloy occurs, the cross-sectional shape in the pattern of the barrier layer 204 and the aluminum alloy 102 becomes such that the barrier layer looks like an eave.
In the active matrix substrate using copper as the barrier layer 204, the contact resistance between the transparent conductive film 105 and the aluminum alloy 102 is 0.01 Ωcm as shown in the second embodiment. 2 Compared with the case of Example 4, the resistance was further lowered and ohmic, and further high-temperature heat treatment was possible, so that the performance of the TFT could be improved. With these effects, an active matrix substrate capable of further improving writing characteristics and obtaining a high aperture ratio has been realized.
In addition, the active matrix substrate manufacturing method in this embodiment uses the same etching mask to perform sputter etching of the barrier layer 204 and reactive ion etching of the metal wiring layer 102 while maintaining a vacuum of 1 torr or less. Thus, it is possible to form an active matrix substrate with the same number of photo steps as when the barrier layer 204 is not provided.
In the above embodiments, for the barrier layer 204, it is possible to use materials such as lead, nickel, chromium, and tantalum, which have higher free energy of oxide generation than tin, and copper in the above embodiment is used for the barrier layer 204. The same effect as the case is expected. If the barrier layer 204 is made of a material that has a higher free energy for oxide formation than tin, not only the surface of the aluminum alloy 102 is oxidized by heat treatment, but also the surface of the barrier layer 204 never oxidizes. An aluminum alloy contact structure can be formed. Needless to say, the material described in Example 2 such as a compound of materials having higher free energy of oxide generation than tin, and a compound mainly containing them may be used for the barrier layer 204.
(Example 6)
FIG. 5 shows a cross-sectional view of an active matrix substrate using a TFT having a gate electrode on the substrate side in an embodiment of the present invention. A gate electrode 101, a gate insulating film 202, a semiconductor thin film layer 103, and an aluminum alloy 102 are formed on a glass substrate 201, and a transparent conductive film 105 is formed through a barrier layer 204.
A method for manufacturing the active matrix substrate of this example will be described below. First, the gate electrode 101 is formed over the substrate 201, and the gate insulating film 202 is formed. The gate insulating film 202 is formed of silicon dioxide shown in Embodiment 1, or a laminated film of silicon dioxide and silicon nitride. Thereafter, a semiconductor thin film layer 103 is formed, and impurities are selectively added into the semiconductor thin film. A region to which impurities are added in the semiconductor thin film layer is not shown. Thereafter, the metal wiring layer 102 is formed from aluminum or an aluminum alloy, the barrier layer 204 is formed from the materials described above, and the pixel electrode 105 is formed from a transparent conductive film.
As shown in this embodiment, the present invention has an active TFT having a structure in which a gate electrode is on a lower side of a semiconductor thin film layer, that is, a TFT is on a substrate side, and aluminum or an aluminum alloy is in contact with a transparent conductive film. It can be applied to a matrix substrate.
(Example 7)
FIG. 6 shows an active matrix in which an insulating layer and a through hole are formed on a metal wiring layer and a barrier layer, and the barrier layer and a pixel electrode made of a transparent conductive film are brought into contact with each other through the through hole in the embodiment of the present invention. It is sectional drawing of a board | substrate. A TFT including a semiconductor thin film layer 103, a gate insulating film 202, and a gate electrode 101 is formed on a substrate 201, an interlayer insulating film 203 is formed, and through holes are formed in the interlayer insulating film 203 and the gate insulating film 202, and aluminum is formed. Alternatively, the metal wiring layer 102 made of an aluminum alloy and the barrier layer 204 made of the materials described above are formed. An insulating layer 601 is formed thereon in order to planarize the surface. As the insulating layer 601, a silicon dioxide film using polysilazane or SOG as a starting material, or a laminated structure of a silicon dioxide film formed by a PECVD method can be used. By forming a through hole in the insulating layer 601 and forming the transparent conductive film 105, the active matrix substrate of this embodiment is formed.
By using the active matrix substrate configured as in this embodiment, there is no structure in which the transparent conductive film covers the cross-sections of the barrier layer 204 and the metal wiring layer 102, and the disconnection of the transparent conductive film that occurred in the cross-sections is eliminated. An active matrix substrate with high performance and high yield has been realized. A structure in which an insulating layer and a through hole are formed on the metal wiring layer and the barrier layer, and the pixel electrode made of the transparent conductive film is in contact with the barrier layer through the through hole is as shown in Example 6. In addition, the present invention may be applied to an active matrix substrate using a TFT having a gate electrode on the substrate side.
The active matrix substrate of the above-described embodiment can be applied to a liquid crystal display device, and FIG. 7 shows the entire configuration example. That is, the liquid crystal display device includes a backlight 900, a polarizing plate 901, an active matrix substrate 903 on which a driving circuit 902 is mounted, a liquid crystal 904, a counter substrate 905, and a polarizing plate 906.
An electronic apparatus configured using the liquid crystal display device of the above-described embodiment includes a display information output source 1000, a display information processing circuit 1002, a display drive circuit 1004, a display panel 1006 such as a liquid crystal panel, and a clock generation circuit shown in FIG. 1008 and a power supply circuit 1010 are included. The display information output source 1000 is configured to include a memory such as ROM and RAM, a tuning circuit that tunes and outputs a television signal, and outputs display information such as a video signal based on the clock from the clock generation circuit 1008. To do. The display information processing circuit 1002 processes display information based on the clock from the clock generation circuit 1008 and outputs it. The display information processing circuit 1002 can include, for example, an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, or a clamp circuit. The display driving circuit 1004 includes a scanning side driving circuit and a data side driving circuit, and drives the liquid crystal panel 1006 to display. The power supply circuit 1010 supplies power to each circuit described above.
As an electronic device having such a configuration, a liquid crystal projector shown in FIG. 9, a personal computer (PC) and engineering workstation (EWS) corresponding to multimedia shown in FIG. 10, a pager shown in FIG. 11, or a mobile phone, a word processor, Examples include a television, a viewfinder type or a monitor direct view type video tape recorder, an electronic notebook, an electronic desk calculator, a car navigation device, a POS terminal, and a device equipped with a touch panel.
The liquid crystal projector shown in FIG. 9 is a projection type projector using a transmissive liquid crystal panel as a light valve, and uses, for example, a three-plate prism type optical system.
In FIG. 9, in the projector 1100, the projection light emitted from the lamp unit 1102 of the white light source is divided into three primary colors R, G, and B by a plurality of mirrors 1106 and two dichroic mirrors 1108 inside the light guide 1104. And led to three liquid crystal panels 1110R, 1110G, and 1110B that display images of the respective colors. The light modulated by the respective liquid crystal panels 1110R, 1110G and 1110B is incident on the dichroic prism 1112 from three directions. In the dichroic prism 1112, the red R and blue B lights are bent by 90 °, and the green G light travels straight, so that the images of the respective colors are synthesized and a color image is projected onto a screen or the like through the projection lens 1114.
A personal computer 1200 shown in FIG. 10 includes a main body 1204 having a keyboard 1202 and a liquid crystal display screen 1206.
A pager 1300 shown in FIG. 11 includes a liquid crystal display board 1304, a light guide 1306 having a backlight 1306a, a circuit board 1308, first and second shield plates 1310 and 1312, and two elastic conductors in a metal frame 1302. With bodies 1314, 1316 and film carrier tape 1318. The two elastic conductors 1314 and 1316 and the film carrier tape 1318 connect the liquid crystal display substrate 1304 and the circuit substrate 1308.
Here, the liquid crystal display substrate 1304 has a liquid crystal sealed between two transparent substrates 1304a and 1304b, and at least a dot matrix type liquid crystal display panel is formed. A driving circuit 1004 shown in FIG. 8 or a display information processing circuit 1002 can be formed on one transparent substrate. A circuit that is not mounted on the liquid crystal display substrate 1304 is an external circuit of the liquid crystal display substrate, and can be mounted on the circuit substrate 1308 in the case of FIG.
Since FIG. 11 shows the configuration of the pager, a circuit board 1308 is required in addition to the liquid crystal display board 1304. However, a liquid crystal display device is used as a component for electronic equipment, and a transparent board is used. When a display drive circuit or the like is mounted, the minimum unit of the liquid crystal display device is a liquid crystal display substrate 1304. Alternatively, a liquid crystal display substrate 1304 fixed to a metal frame 1302 as a housing can be used as a liquid crystal display device which is a component for electronic equipment. Further, in the case of the backlight type, a liquid crystal display device can be configured by incorporating a liquid crystal display substrate 1304 and a light guide 1306 provided with a backlight 1306a in a metal frame 1302.
In addition, this invention is not limited to the said Example, A various deformation | transformation implementation is possible within the range of the summary of this invention. For example, the present invention can be applied not only to driving the above-described various liquid crystal panels but also to electroluminescence and plasma display devices.
As described above, the following effects can be obtained by using the contact structure of aluminum or an alloy containing aluminum of the present invention and a transparent conductive film, the active matrix substrate using the contact structure, and the manufacturing method thereof.
(1) The barrier layer can prevent the surface of the metal wiring layer from being oxidized by aluminum or an aluminum alloy. Further, since the barrier layer itself is not oxidized, the contact resistance between the aluminum or aluminum alloy and a transparent conductive film such as ITO is stably reduced. It becomes possible.
(2) By using the low-resistance contact structure, a high-performance active matrix substrate with improved write characteristics and aperture ratio can be realized.
(3) Continuous etching using the same gas species for the barrier layer and the metal wiring layer, or reactive ion etching of the metal wiring layer while maintaining a vacuum of 1 torr or less after the barrier layer is sputter etched. The active matrix substrate can be realized using a simple manufacturing process. Also, an insulating film and a through hole are formed on the barrier layer and the metal wiring layer, and the barrier layer and the pixel electrode made of a transparent conductive film are brought into contact with each other through the through hole, whereby a high yield active matrix. A substrate is realized.

Claims (6)

基板上に配置された複数のゲート線と、該ゲート線に交差して配置された複数のデータ線と、前記ゲート線と前記データ線との交差に対応して設けられたトランジスタと、前記トランジスタに電気的に接続された透明導電膜からなる画素電極とを有するアクティブマトリクス基板の製造方法において、
前記基板上にソース・ドレイン領域となるシリコン薄膜を堆積する工程と、
前記シリコン薄膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記シリコン薄膜にイオン打ち込みすることにより、ソース・ドレイン領域を形成する工程と、
前記ゲート絶縁膜及びゲート電極上に層間絶縁膜を形成する工程と、
前記ゲート絶縁膜及び層間絶縁膜にスルーホールを形成して、前記ソース・ドレイン領域に接続されるようにアルミニウム又はアルミニウムを含有する合金よりなる金属配線層を形成する工程と、
前記金属配線層上に、マンガン、銅、鉛の中の１種の材料、または該材料を２種以上有する化合物、または、該材料もしくは化合物を主成分とした化合物からなるバリア層を形成する工程と、
前記バリア層に接続されるように透明導電膜からなる前記画素電極を形成する工程とを有することを特徴とするアクティブマトリクス基板の製造方法。A plurality of gate lines arranged on the substrate; a plurality of data lines arranged crossing the gate lines; a transistor provided corresponding to the intersection of the gate line and the data line; and the transistor In a manufacturing method of an active matrix substrate having a pixel electrode made of a transparent conductive film electrically connected to
Depositing a silicon thin film to be a source / drain region on the substrate;
Forming a gate insulating film on the silicon thin film;
Forming a gate electrode on the gate insulating film;
Forming a source / drain region by ion implantation into the silicon thin film;
Forming an interlayer insulating film on the gate insulating film and the gate electrode;
Forming a through hole in the gate insulating film and the interlayer insulating film, and forming a metal wiring layer made of aluminum or an alloy containing aluminum so as to be connected to the source / drain region;
Forming a barrier layer made of one material of manganese, copper, or lead, a compound having two or more of the materials, or a compound mainly composed of the materials or compounds on the metal wiring layer; When,
Forming the pixel electrode made of a transparent conductive film so as to be connected to the barrier layer. 基板上に配置された複数のゲート線と、該ゲート線に交差して配置された複数のデータ線と、前記ゲート線と前記データ線との交差に対応して設けられたトランジスタと、前記トランジスタに電気的に接続された透明導電膜からなる画素電極とを有するアクティブマトリクス基板の製造方法において、
前記基板上にソース・ドレイン領域となるシリコン薄膜を堆積する工程と、
前記シリコン薄膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記シリコン薄膜にイオン打ち込みすることにより、ソース・ドレイン領域を形成する工程と、
前記ゲート絶縁膜及びゲート電極上に層間絶縁膜を形成する工程と、
前記ゲート絶縁膜及び層間絶縁膜にスルーホールを形成して、前記ソース・ドレイン領域に接続されるようにアルミニウム又はアルミニウムを含有する合金よりなる金属配線層を形成する工程と、
前記金属配線層上に、珪化モリブデンまたは窒化チタンからなるバリア層を形成する工程と、
前記金属配線層と前記バリア層を、塩素ガスと３塩化ホウ素の混合ガスで連続的にエッチングする工程と、
前記バリア層に接続されるように透明導電膜からなる前記画素電極を形成する工程とを有することを特徴とするアクティブマトリクス基板の製造方法。A plurality of gate lines arranged on the substrate; a plurality of data lines arranged crossing the gate lines; a transistor provided corresponding to the intersection of the gate line and the data line; and the transistor In a manufacturing method of an active matrix substrate having a pixel electrode made of a transparent conductive film electrically connected to
Depositing a silicon thin film to be a source / drain region on the substrate;
Forming a gate insulating film on the silicon thin film;
Forming a gate electrode on the gate insulating film;
Forming a source / drain region by ion implantation into the silicon thin film;
Forming an interlayer insulating film on the gate insulating film and the gate electrode;
Forming a through hole in the gate insulating film and the interlayer insulating film, and forming a metal wiring layer made of aluminum or an alloy containing aluminum so as to be connected to the source / drain region;
Forming a barrier layer made of molybdenum silicide or titanium nitride on the metal wiring layer;
Continuously etching the metal wiring layer and the barrier layer with a mixed gas of chlorine gas and boron trichloride;
Forming the pixel electrode made of a transparent conductive film so as to be connected to the barrier layer. 前記金属配線を形成する工程と前記バリア層を形成する工程は、1torr以下の真空度で前記金属配線及び前記バリア層となるそれぞれの膜をスパッタリングにより形成し、連続的にドライエッチングによりパターニングして形成することを特徴とする請求項１又は２に記載のアクティブマトリクス基板の製造方法。The step of forming the metal wiring and the step of forming the barrier layer are performed by forming each film to be the metal wiring and the barrier layer by sputtering at a vacuum degree of 1 torr or less and continuously patterning by dry etching. The method for manufacturing an active matrix substrate according to claim 1, wherein the active matrix substrate is formed. 前記画素電極を形成する工程及びそれ以降に、前記基板の温度が300℃以上となる工程が含まれることを特徴とする請求項１ないし３のいずれか１項に記載のアクティブマトリクス基板の製造方法。4. The method of manufacturing an active matrix substrate according to claim 1, wherein the step of forming the pixel electrode and the step of forming the pixel electrode include a step of raising the temperature of the substrate to 300 ° C. or higher. . 前記金属配線を形成する工程と前記バリア層を形成する工程は、前記金属配線と前記バリア層となるそれぞれの層を1torr以下の真空度を保ったままスパッタリング形成し、前記バリア層と前記金属配線を同一のエッチング工程でパターニングすることを特徴とする請求項１ないし４のいずれか１項に記載のアクティブマトリクス基板の製造方法。In the step of forming the metal wiring and the step of forming the barrier layer, the metal wiring and the barrier layer are formed by sputtering while maintaining a vacuum of 1 torr or less, and the barrier layer and the metal wiring are formed. 5. The method of manufacturing an active matrix substrate according to claim 1, wherein the patterning is performed in the same etching step. 前記バリア層上に絶縁膜が形成されてなり、前記バリア層は、前記絶縁膜に形成されたスルーホールを介して前記透明導電膜に接続されてなることを特徴とする請求項１ないし５のいずれか１項に記載のアクティブマトリクス基板の製造方法。6. An insulating film is formed on the barrier layer, and the barrier layer is connected to the transparent conductive film through a through hole formed in the insulating film. The manufacturing method of the active matrix substrate of any one of Claims 1.
JP52351697A 1996-02-09 1997-02-07 Multilayer wiring contact structure, active matrix substrate, and manufacturing method thereof Expired - Fee Related JP3646311B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2451796 1996-02-09
PCT/JP1997/000338 WO1997029400A1 (en) 1996-02-09 1997-02-07 Contact structure for multilayer wiring, active matrix substrate and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP3646311B2 true JP3646311B2 (en) 2005-05-11

Family

ID=12140374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52351697A Expired - Fee Related JP3646311B2 (en) 1996-02-09 1997-02-07 Multilayer wiring contact structure, active matrix substrate, and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP3646311B2 (en)
WO (1) WO1997029400A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
JP4522529B2 (en) * 2000-03-29 2010-08-11 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
JP2008306043A (en) * 2007-06-08 2008-12-18 Ulvac Japan Ltd Formation method for wiring film, transistor, and electronic apparatus
US8449818B2 (en) 2010-06-30 2013-05-28 H. C. Starck, Inc. Molybdenum containing targets
US8449817B2 (en) * 2010-06-30 2013-05-28 H.C. Stark, Inc. Molybdenum-containing targets comprising three metal elements
US9334565B2 (en) 2012-05-09 2016-05-10 H.C. Starck Inc. Multi-block sputtering target with interface portions and associated methods and articles

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132833A (en) * 1988-11-11 1990-05-22 Matsushita Electric Ind Co Ltd Thin film wiring
JPH04256324A (en) * 1991-02-08 1992-09-11 Toshiba Corp Manufacture of thin-film semiconductor element
JP3491904B2 (en) * 1992-02-21 2004-02-03 セイコーエプソン株式会社 Manufacturing method of liquid crystal display device

Also Published As

Publication number Publication date
WO1997029400A1 (en) 1997-08-14

Similar Documents

Publication Publication Date Title
US6861670B1 (en) Semiconductor device having multi-layer wiring
KR100919938B1 (en) A display device
US7573069B2 (en) Semiconductor device and manufacturing method thereof
US7538011B2 (en) Method of manufacturing a semiconductor device
KR100842728B1 (en) Semiconductor device and method of manufacturing the same
TWI326775B (en) Liquid crystal display device and method for manufacturing the same
KR100864594B1 (en) Method of manufacturing an electrical device
JP2002149087A (en) Display
JP3646311B2 (en) Multilayer wiring contact structure, active matrix substrate, and manufacturing method thereof
JP2006190836A (en) Semiconductor device, liquid crystal apparatus, electronic device, and method of manufacturing semiconductor device
JPH10111520A (en) Liquid crystal display panel and electronic equipment using it
JP2002182244A (en) Semiconductor device and its manufacturing method
TWI282030B (en) Liquid crystal display device and method of driving the same
JP4419577B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP5046445B2 (en) Method for manufacturing semiconductor device
JPH07134312A (en) Liquid crystal display device and its production
WO2024065111A1 (en) Array substrate and manufacturing method therefor, and display panel
JP2002222960A (en) Electro-optic device and its manufacturing method
JPH11330483A (en) Semiconductor device, fabrication thereof, electrooptic device and electronic apparatus
JP2004247468A (en) Forming method of semiconductor film comprising impurity, manufacturing method of transistor, transistor, integrated circuit using the same, electro-optic device and electronic apparatus
JP2008224978A (en) Semiconductor device and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031216

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20031225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040212

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041209

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees