JP2002149087A - Display - Google Patents

Abstract

PROBLEM TO BE SOLVED: To secure a high numerical aperture and a sufficient holding capacitance in a pixel structure of an active matrix-type display whose resolution is constantly increasing. SOLUTION: A gate wiring and a capacitor are formed using an active layer of a pixel TFT, a light shielding film provided on the bottom of the TFT, the active layer of the TFT and a gate insulating film which is prepared as a thin film.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下、ＴＦＴという）をスイッチング素子に用いたア
クティブマトリクス型表示装置に関する。より詳細に
は、前記アクティブマトリクス型表示装置の画素構造に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type display device using a thin film transistor (hereinafter, referred to as TFT) as a switching element. More specifically, the present invention relates to a pixel structure of the active matrix display device.

【０００２】[0002]

【従来の技術】アクティブマトリクス型表示装置とし
て、ＴＦＴを用いて駆動を行う方式（ＴＦＴ駆動方式）
の液晶表示装置が知られている。前記液晶表示装置は、
ガラス等の透明基板上に形成されたＴＦＴにより、液晶
へ印加する電圧を１画素ごとに制御できるため、画像が
鮮明であり、ＯＡ機器やＴＶ等に広く用いられている。2. Description of the Related Art As an active matrix display device, a method of driving using a TFT (TFT driving method).
Is known. The liquid crystal display device,
Since the voltage applied to the liquid crystal can be controlled for each pixel by a TFT formed on a transparent substrate such as glass, the image is clear and widely used in OA equipment, TV, and the like.

【０００３】図１に、ＴＦＴ駆動方式の液晶表示装置に
おける１画素の等価回路を示す。ゲート信号線１００と
ソース信号線１０１との交差部には、画素ＴＦＴ１０２
が配置され、画素ＴＦＴ１０２のゲート端子はゲート信
号線１００に電気的に接続し、画素ＴＦＴ１０２の入出
力端子（ソースまたはドレイン端子）の一方はソース信
号線１０１に接続し、もう一方には液晶１０３と保持容
量１０４が接続されている。FIG. 1 shows an equivalent circuit of one pixel in a TFT driving type liquid crystal display device. At the intersection of the gate signal line 100 and the source signal line 101, a pixel TFT 102
The gate terminal of the pixel TFT 102 is electrically connected to the gate signal line 100, one of the input / output terminals (source or drain terminal) of the pixel TFT 102 is connected to the source signal line 101, and the other is connected to the liquid crystal 103. And the storage capacitor 104 are connected.

【０００４】ゲート信号線１００から画素ＴＦＴ１０２
に出力される信号に応じて画素ＴＦＴ１０２がＯＮ状態
になると、ソース信号線１０１の電位は、液晶１０３と
保持容量１０４に書き込まれ、電荷が蓄積される。その
後、画素ＴＦＴ１０２がＯＦＦ状態になっても、液晶１
０３と保持容量１０４に蓄積された電荷が、書き込まれ
た電位を保持しようとする。保持容量１０４は、スイッ
チング素子となる画素ＴＦＴ１０２のｏｆｆ電流、保持
時間、寄生容量等によって必要な値が決まる。[0006] From the gate signal line 100 to the pixel TFT 102
When the pixel TFT 102 is turned on in response to the signal output to the LCD, the potential of the source signal line 101 is written to the liquid crystal 103 and the storage capacitor 104, and the electric charge is accumulated. After that, even if the pixel TFT 102 is turned off, the liquid crystal 1
03 and the charge accumulated in the storage capacitor 104 attempt to hold the written potential. The required value of the storage capacitor 104 is determined by the off current, the storage time, the parasitic capacitance, and the like of the pixel TFT 102 serving as a switching element.

【０００５】図２は、従来の保持容量の一例の断面構造
を示す図である。ガラス基板２００上に形成された活性
層２０１およびゲート配線と同一膜で形成された容量配
線２０３を電極として、その間に挟まれるように形成さ
れたゲート絶縁膜２０２を誘電体として、保持容量を形
成している。ゲート絶縁膜２０２を誘電体として用いる
ことにより、膜厚が薄くても非常に信頼性の高い良質の
保持容量を形成することができる。FIG. 2 is a diagram showing a cross-sectional structure of an example of a conventional storage capacitor. A storage capacitor is formed using an active layer 201 formed on a glass substrate 200 and a capacitor wiring 203 formed of the same film as the gate wiring as an electrode, and a gate insulating film 202 formed so as to be sandwiched therebetween as a dielectric. are doing. By using the gate insulating film 202 as a dielectric, a very reliable and high-quality storage capacitor can be formed even when the thickness is small.

【０００６】さらに、アクティブマトリクス型表示装置
には遮光膜があることが望ましい。図３に、一例として
画素ＴＦＴの下部に遮光膜を備えた該画素ＴＦＴの断面
構造を示す。ガラス基板３００上に遮光膜３０１、絶縁
膜３０２を形成し、その上に画素ＴＦＴを形成するため
の活性層３０３、ゲート絶縁膜３０４、ゲート配線３０
５、と重ねていく。遮光膜は光漏れを防いでコントラス
トを向上させ、また画素ＴＦＴを遮光することで、画素
ＴＦＴのｏｆｆ電流を低減する効果がある。画素ＴＦＴ
のｏｆｆ電流が減少すると、表示データの保持特性が向
上し、良好な表示が得られる。Further, it is desirable that the active matrix type display device has a light shielding film. FIG. 3 shows a cross-sectional structure of a pixel TFT having a light-shielding film below the pixel TFT as an example. A light-shielding film 301 and an insulating film 302 are formed on a glass substrate 300, and an active layer 303, a gate insulating film 304, and a gate wiring 30 for forming a pixel TFT thereon are formed thereon.
Repeat with 5. The light-shielding film has the effect of preventing light leakage and improving contrast, and has the effect of reducing the off current of the pixel TFT by shielding the pixel TFT from light. Pixel TFT
When the off current decreases, the retention characteristic of the display data is improved, and good display can be obtained.

【０００７】[0007]

【発明が解決しようとする課題】従来のアクティブマト
リクス型表示装置の表示品質（画像品質）を向上させ、
表示装置の省電力化、小型化、高信頼性化を達成する方
法として、以下の点があげられる。The display quality (image quality) of the conventional active matrix type display device is improved.
The following points can be cited as methods for achieving power saving, miniaturization, and high reliability of a display device.

【０００８】第一に、アクティブマトリクス型表示装置
において、高解像度化に伴い１画素あたりの面積が縮小
しても、十分な保持容量を確保できる容量素子構造を得
ることにある。各画素が大きな容量を有することが可能
な保持容量を備えると、表示データの保持特性が向上
し、良好な表示が得られる。First, in an active matrix display device, it is an object of the present invention to provide a capacitor element structure capable of securing a sufficient storage capacitor even if the area per pixel is reduced due to higher resolution. When each pixel is provided with a storage capacitor capable of having a large capacity, the storage characteristic of display data is improved, and favorable display is obtained.

【０００９】第二に、アクティブマトリクス型表示装置
において、十分な保持容量を確保しても開口率を低下さ
せないことである。各画素が高い開口率を持つと、バッ
クライトの光利用効率が向上し、表示装置の省電力化、
小型化が達成できる。Second, in an active matrix display device, the aperture ratio is not reduced even if a sufficient storage capacity is secured. When each pixel has a high aperture ratio, the light use efficiency of the backlight is improved, and the power consumption of the display device is reduced,
Miniaturization can be achieved.

【００１０】さらに遮光膜を配置することで、光漏れを
防いでコントラストを向上させる。また、画素ＴＦＴを
遮光することで、画素ＴＦＴのｏｆｆ電流を低減し、表
示データの保持特性の向上につながる。Further, by providing a light shielding film, light leakage is prevented and the contrast is improved. Further, by shielding the pixel TFT from light, the off current of the pixel TFT is reduced, which leads to improvement in display data retention characteristics.

【００１１】高精細化（画素ＴＦＴの微細化）、十分な
保持容量の確保、大きな開口率、遮光膜、とアクティブ
マトリクス型表示装置の性能を向上させる要求は、一つ
の要求を高めると他の要求が犠牲になるという、互いに
相反する要求である。これらの要求を互いに満たしなが
ら、アクティブマトリクス型液晶表示装置の性能を向上
させることが、本発明の課題である。A demand for higher definition (miniaturization of the pixel TFT), securing of a sufficient storage capacity, a large aperture ratio, a light-shielding film, and an improvement in the performance of an active matrix type display device are as follows. Conflicting demands that demands are sacrificed. It is an object of the present invention to improve the performance of an active matrix liquid crystal display device while satisfying these requirements.

【００１２】[0012]

【課題を解決するための手段】前記の互いに相反する要
求を満たすために、本発明人は遮光膜を使って保持容量
を形成することを考えた。また、さらに大きな容量を有
する保持容量を開口率をさげることなく形成する方法を
提案した。In order to satisfy the above conflicting demands, the present inventor considered forming a storage capacitor using a light-shielding film. In addition, a method for forming a storage capacitor having a larger capacity without reducing the aperture ratio has been proposed.

【００１３】図４（ａ）に、画素ＴＦＴのソース・ドレ
イン領域を延長して、遮光膜と容量を形成する例を断面
図で示す。ガラス基板４００上に、遮光膜４０１、誘電
体（第一絶縁膜）４０２を形成する。画素ＴＦＴのソー
ス・ドレイン領域のうち、画素電極４０９に電気的に接
続されている方を、必要な保持容量が確保できるように
面積を広げて活性層４０３を形成する。FIG. 4A is a sectional view showing an example in which the source / drain regions of the pixel TFT are extended to form a light-shielding film and a capacitor. A light-shielding film 401 and a dielectric (first insulating film) 402 are formed over a glass substrate 400. The active layer 403 is formed by increasing the area of the source / drain region of the pixel TFT that is electrically connected to the pixel electrode 409 so as to secure a necessary storage capacity.

【００１４】遮光膜４０１は導電性を有し、画素領域の
外でＣＯＭＭＯＮ電位や電源など、一定の電位になるよ
うに接続すればよい。遮光膜４０１の容量が画素の保持
容量に比べて十分に大きい場合など、定電位に接続しな
くても、遮光膜の電位変動が十分に小さければよい。こ
うして活性層４０３と遮光膜４０１の間で保持容量が形
成される。The light-shielding film 401 has conductivity, and may be connected to a constant potential such as a COMMON potential or a power supply outside the pixel region. For example, when the capacitance of the light-shielding film 401 is sufficiently larger than the storage capacitance of the pixel, the potential change of the light-shielding film may be sufficiently small without connecting to a constant potential. Thus, a storage capacitor is formed between the active layer 403 and the light shielding film 401.

【００１５】図４（ｂ）は、遮光膜４０１と活性層４０
３で形成された保持容量に加えて、さらに容量配線４１
０を形成し、より大きな容量を有する保持容量を確保し
ようとした図である。活性層４０３の上にゲート絶縁膜
４０４を形成し、ゲート配線４０５と同時に容量配線４
１０を形成する。容量配線４１０は、画素領域の外でＣ
ＯＭＭＯＮ電位や電源など、一定の電位に接続され、活
性層４０３との間で容量を形成する。このようにして、
開口率を下げることなく、さらに大きな保持容量を確保
している。また図４（ｂ）では、容量配線４１０の下部
に形成されたゲート絶縁膜を薄く形成し、保持容量を大
きくする工夫をしている。FIG. 4B shows a light shielding film 401 and an active layer 40.
3. In addition to the storage capacitor formed in Step 3,
FIG. 4 is a diagram in which 0 is formed to secure a storage capacitor having a larger capacity. A gate insulating film 404 is formed on the active layer 403, and the gate wiring 405 and the capacitor wiring 4 are formed at the same time.
Form 10. The capacitance wiring 410 has a capacitance C outside the pixel region.
The capacitor is connected to a constant potential such as an OMMON potential or a power supply, and forms a capacitance with the active layer 403. In this way,
A larger storage capacity is secured without lowering the aperture ratio. In FIG. 4B, the gate insulating film formed below the capacitor wiring 410 is formed to be thin to increase the storage capacitance.

【００１６】図４では、画素ＴＦＴのソース・ドレイン
領域の両方に下部に配置した遮光膜４０１との容量が形
成されるが、ソース信号線が接続されている方とは、容
量をもたせたくない。ソース信号線に容量が形成される
と、ソース信号線にビデオ信号を書き込む時の負荷が増
えてしまうからである。そこで図５のように、遮光膜を
２層にわけ、ソース信号線が接続されている方とは、容
量を形成しないようにした構造を提案する。In FIG. 4, the capacitance with the light-shielding film 401 disposed below is formed in both the source and drain regions of the pixel TFT, but it is not desired to have a capacitance with the one connected to the source signal line. . This is because if a capacitance is formed in the source signal line, a load when a video signal is written to the source signal line increases. Therefore, as shown in FIG. 5, a structure is proposed in which the light-shielding film is divided into two layers and a capacitor to which the source signal line is connected is not formed.

【００１７】図５（ａ）に、遮光膜を２層使った例を示
す。ガラス基板５００上に第一の遮光膜５０１を形成
し、絶縁膜５０２で絶縁して、第二の遮光膜５０３を形
成する。図５では、第一の遮光膜５０１は画素ＴＦＴの
ソース・ドレイン領域のうち、ソース信号線に接続され
ているほうを遮光し、活性層５０５と容量をもたないよ
うにしている。さらに、第一の遮光膜５０１は、さらに
ゲート配線５０７にコンタクトをとることで、ゲート信
号線として使用している。FIG. 5A shows an example in which two light-shielding films are used. A first light-blocking film 501 is formed over a glass substrate 500 and is insulated by an insulating film 502 to form a second light-blocking film 503. In FIG. 5, the first light-shielding film 501 shields light from the source / drain region of the pixel TFT that is connected to the source signal line so as not to have a capacitance with the active layer 505. Furthermore, the first light-shielding film 501 is used as a gate signal line by further contacting the gate wiring 507.

【００１８】第二の遮光膜５０３は、画素ＴＦＴのソー
ス・ドレイン領域のうち、画素電極に接続されているほ
うを遮光し、活性層５０５と容量を形成する。第一の遮
光膜５０１と第二の遮光膜５０３を合わせて、活性層５
０５に光が入射しないように構成する。図５（ｂ）は、
図５（ａ）に容量配線５１２を設けたものである。The second light-shielding film 503 shields one of the source / drain regions of the pixel TFT connected to the pixel electrode from light and forms a capacitance with the active layer 505. The first light-shielding film 501 and the second light-shielding film 503 are combined to form the active layer 5.
The structure is such that no light is incident on the element 05. FIG. 5 (b)
FIG. 5A is a diagram in which a capacitor wiring 512 is provided.

【００１９】なお、遮光膜で遮光されていない部分とい
うのは、基板側から見て、見える部分のことをいう。第
一の遮光膜５０１と第二の遮光膜５０３により、活性層
５０５が有するゲート電極下のチャネル部（チャネル形
成領域）、ＬＤＤ領域、オフセット領域は少なくとも遮
光したほうがよい。The portion not shielded by the light-shielding film means a portion that can be seen from the substrate side. It is preferable that the first light-shielding film 501 and the second light-shielding film 503 shield at least the channel portion (channel formation region), the LDD region, and the offset region of the active layer 505 below the gate electrode.

【００２０】[0020]

【発明の実施の形態】本発明による、アクティブマトリ
クス型表示装置の遮光膜を容量電極（保持容量）に使っ
た表示装置（液晶表示装置あるいはＥＬ表示装置等）の
作製プロセスについて、図面を用いて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A manufacturing process of a display device (a liquid crystal display device or an EL display device) using a light-shielding film of an active matrix type display device as a capacitor electrode (holding capacitor) according to the present invention will be described with reference to the drawings. explain.

【００２１】[0021]

【実施例】[実施例１]ここではアクティブマトリクス基
板の作製方法、特に画素部を作製する方法について、図
６〜図８を用いて説明する。画素部は、画素に設けられ
たＴＦＴである画素ＴＦＴのある領域（ＴＦＴ形成領
域）と、表示領域とからなる。なお、本明細書中におい
て「電極」とは「配線」の一部であり、説明の便宜上、
「配線」と「電極」とを使い分けるが、「電極」という
言葉に「配線」は常に含められているものとする。[Embodiment 1] Here, a method for manufacturing an active matrix substrate, in particular, a method for manufacturing a pixel portion will be described with reference to FIGS. The pixel portion includes a region (TFT forming region) having a pixel TFT which is a TFT provided in the pixel, and a display region. In the present specification, the “electrode” is a part of “wiring”, and for convenience of explanation,
Although "wiring" and "electrode" are used properly, it is assumed that the word "electrode" always includes "wiring".

【００２２】図６（Ａ）において、基板６００にはガラ
ス基板や石英基板を使用することができる。その他にも
シリコン基板、金属基板またはステンレス基板の表面に
絶縁膜を形成したものを基板として用いてもよい。耐熱
性が許せば、プラスチック基板を用いることも可能であ
る。そして、第一遮光膜６０１として、ポリシリコン膜
５０ｎｍとタングステンシリサイド（Ｗ-Ｓｉ）膜１０
０ｎｍとを島状に積層して形成する。In FIG. 6A, a glass substrate or a quartz substrate can be used as the substrate 600. Alternatively, a substrate obtained by forming an insulating film on a surface of a silicon substrate, a metal substrate, or a stainless steel substrate may be used as the substrate. If heat resistance permits, a plastic substrate can be used. Then, as a first light shielding film 601, a polysilicon film 50 nm and a tungsten silicide (W-Si) film 10 are formed.
0 nm is formed in an island shape.

【００２３】第一遮光膜６０１上に第一絶縁膜６０２を
形成する（図６（Ｂ））。本実施例では、第一絶縁膜６
０２として１００〜１０００ｎｍ（代表的には３００〜
５００ｎｍ）の厚さの酸化シリコン膜を用いる。なお、
第一絶縁膜６０２としては、シリコンを含む窒化膜や酸
化窒化シリコン膜を用いてもよい。さらに、第一絶縁膜
６０２上に第二遮光膜６０３として、ポリシリコン膜５
０ｎｍとタングステンシリサイド（Ｗ-Ｓｉ）膜１００
ｎｍとを島状に積層して形成する。A first insulating film 602 is formed on the first light shielding film 601 (FIG. 6B). In the present embodiment, the first insulating film 6
02 as 100-1000 nm (typically 300-
(500 nm). In addition,
As the first insulating film 602, a nitride film containing silicon or a silicon oxynitride film may be used. Further, a polysilicon film 5 is formed on the first insulating film 602 as a second light shielding film 603.
0 nm and tungsten silicide (W-Si) film 100
and islands in the form of islands.

【００２４】なお、第一遮光膜６０１、第二遮光膜６０
２としては、タングステン膜以外にも、タンタル（Ｔ
ａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングス
テン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選
ばれた元素、または前記元素を組み合わせた合金膜を用
いることができる。The first light shielding film 601 and the second light shielding film 60
2 may be made of tantalum (T
a), an element selected from titanium (Ti), molybdenum (Mo), tungsten (W), chromium (Cr), silicon (Si), or an alloy film obtained by combining the above elements can be used.

【００２５】次に、第二絶縁膜６０４として、酸化シリ
コン膜を１０〜１５０ｎｍの厚さに形成する（図６
（Ｃ））。なお、第二絶縁膜６０４は、第二遮光膜６０
３とＴＦＴの活性層で容量を形成する誘電体となる。第
二遮光膜６０３としては、本実施例の遮光膜の厚さ１５
０ｎｍの２倍の３００ｎｍ以上でつけたいところである
が、単位面積当たりの容量が少なくなってしまうので、
少なくとも３００ｎｍ以下、好ましくは１５０ｎｍ以下
がよい。Next, a silicon oxide film is formed to a thickness of 10 to 150 nm as the second insulating film 604 (FIG. 6).
(C)). Note that the second insulating film 604 is used as the second light shielding film 60.
3 and the active layer of the TFT form a dielectric for forming a capacitance. As the second light shielding film 603, the thickness of the light shielding film
I would like to attach it at 300 nm or more, twice as large as 0 nm, but since the capacity per unit area is reduced,
The thickness is at least 300 nm or less, preferably 150 nm or less.

【００２６】次いで、第二絶縁膜６０４の上に１０〜１
００ｎｍの厚さの、非晶質半導体膜（本実施例では非晶
質シリコン膜（アモルファスシリコン膜）６０５）を公
知の成膜法で形成する。なお、非晶質半導体膜として
は、非晶質シリコン膜以外にも、非晶質シリコンゲルマ
ニウム膜などの非晶質の化合物半導体膜を用いることも
できる。Next, 10 to 1 is formed on the second insulating film 604.
An amorphous semiconductor film (amorphous silicon film (amorphous silicon film) 605 in this embodiment) having a thickness of 00 nm is formed by a known film forming method. Note that as the amorphous semiconductor film, an amorphous compound semiconductor film such as an amorphous silicon germanium film can be used instead of the amorphous silicon film.

【００２７】そして、特開平７−１３０６５２号公報
（ＵＳＰ５，６４３，８２６号に対応）に記載された技
術に従って結晶構造を含む半導体膜（本実施例では結晶
質シリコン膜）６０６を形成する。同公報記載の技術
は、非晶質シリコン膜の結晶化に際して、結晶化を助長
する触媒元素（ニッケル、コバルト、錫、鉛、パラジウ
ム、鉄、銅から選ばれた一種または複数の元素、代表的
にはニッケル）を用いる結晶化手段である。Then, a semiconductor film (a crystalline silicon film in this embodiment) 606 having a crystal structure is formed according to the technique described in Japanese Patent Application Laid-Open No. Hei 7-130652 (corresponding to US Pat. No. 5,643,826). The technology described in the publication discloses a catalyst element (one or more elements selected from nickel, cobalt, tin, lead, palladium, iron and copper, which promotes crystallization during crystallization of an amorphous silicon film; Is a crystallization means using nickel).

【００２８】具体的には、非晶質シリコン膜表面に触媒
元素を保持させた状態で加熱処理を行い、非晶質シリコ
ン膜を結晶質シリコン膜に変化させるものである。本実
施例では同公報の実施例１に記載された技術を用いる
が、実施例２に記載された技術を用いてもよい。なお、
結晶質シリコン膜にはいわゆる単結晶シリコン膜も多結
晶シリコン膜も含まれるが、本実施例で形成される結晶
質シリコン膜は結晶粒界を有するシリコン膜である。More specifically, heat treatment is performed in a state where a catalytic element is held on the surface of the amorphous silicon film to change the amorphous silicon film into a crystalline silicon film. In this embodiment, the technology described in the first embodiment of the publication is used, but the technology described in the second embodiment may be used. In addition,
The crystalline silicon film includes a so-called single crystal silicon film and a polycrystalline silicon film. The crystalline silicon film formed in this embodiment is a silicon film having a crystal grain boundary.

【００２９】非晶質シリコン膜は含有水素量にもよる
が、好ましくは４００〜５５０℃で数時間加熱処理して
脱水素処理を行い、含有水素量を５ａｔｏｍｉｃ％以下
として結晶化の工程を行うことが望ましい。また、非晶
質シリコン膜をスパッタ法や蒸着法などの他の作製法で
形成してもよいが、膜中に含まれる酸素、窒素などの不
純物元素を十分に低減させておくことが望ましい。Although it depends on the hydrogen content, the amorphous silicon film is preferably subjected to a heat treatment at 400 to 550 ° C. for several hours to perform a dehydrogenation process, and the crystallization step is performed with the hydrogen content being 5 atomic% or less. It is desirable. Although an amorphous silicon film may be formed by another manufacturing method such as a sputtering method or an evaporation method, it is preferable that impurity elements such as oxygen and nitrogen contained in the film be sufficiently reduced.

【００３０】又は他の結晶化の方法として、非晶質シリ
コン膜６０５に対して、レーザーから発する光（レーザ
ー光）を照射して結晶質シリコン膜６０６を形成しても
よい。レーザーとしては、パルス発振型または連続発振
型のエキシマレーザーを用いればよいが、連続発振型の
アルゴンレーザーでもよい。または、Ｎｄ：ＹＡＧレー
ザーもしくはＮｄ：ＹＶＯ₄レーザーの第二高調波、第
三高調波または第四高調波を用いてもよい。さらに、レ
ーザー光のビーム形状は線状（長方形状も含む）であっ
ても矩形状であってもかまわない。Alternatively, as another crystallization method, the amorphous silicon film 605 may be irradiated with light (laser light) emitted from a laser to form the crystalline silicon film 606. As the laser, a pulse oscillation type or continuous oscillation type excimer laser may be used, but a continuous oscillation type argon laser may be used. Alternatively, a second harmonic, a third harmonic, or a fourth harmonic of a Nd: YAG laser or a Nd: YVO ₄ laser may be used. Further, the beam shape of the laser light may be linear (including rectangular) or rectangular.

【００３１】また、レーザー光のかわりにランプから発
する光（ランプ光）を照射（以下、ランプアニールとい
う）してもよい。ランプ光としては、ハロゲンランプ、
赤外線ランプ等から発するランプ光を用いることができ
る。Further, instead of laser light, light emitted from a lamp (lamp light) may be applied (hereinafter, referred to as lamp annealing). Halogen lamp,
Lamp light emitted from an infrared lamp or the like can be used.

【００３２】このようにレーザー光またはランプ光によ
り熱処理（アニール）を施す工程を光アニール工程とい
う。光アニール工程は短時間で高温熱処理が行えるた
め、ガラス基板等の耐熱性の低い基板を用いる場合にも
効果的な熱処理工程を高いスループットで行うことがで
きる。もちろん、目的はアニールであるので電熱炉を用
いたファーネスアニール（熱アニールともいう）で代用
することもできる。The step of performing the heat treatment (annealing) by the laser light or the lamp light in this way is called a light annealing step. Since the high-temperature heat treatment can be performed in a short time in the light annealing step, an effective heat treatment step can be performed with high throughput even when a substrate having low heat resistance such as a glass substrate is used. Of course, since the purpose is annealing, furnace annealing (also referred to as thermal annealing) using an electric furnace can be used instead.

【００３３】本実施例では、パルス発振型エキシマレー
ザー光を線状に加工してレーザーアニール工程を行っ
た。レーザーアニール条件は、励起ガスとしてＸｅＣｌ
ガスを用い、処理温度を室温、パルス発振周波数を３０
Ｈｚとし、レーザーエネルギー密度を２５０〜５００ｍ
Ｊ／ｃｍ²（代表的には３５０〜４００ｍＪ／ｃｍ²）と
する。In this embodiment, the laser annealing step was performed by processing the pulse oscillation type excimer laser light into a linear shape. The laser annealing condition is that XeCl
Using gas, processing temperature is room temperature, pulse oscillation frequency is 30
Hz and the laser energy density is 250-500 m
J / cm ² (typically 350 to 400 mJ / cm ² ).

【００３４】上記条件で行われるレーザーアニール工程
は、熱結晶化後に残存した非晶質領域を完全に結晶化す
るとともに、既に結晶化された結晶質領域の欠陥等を低
減する効果を有する。そのため、本工程は光アニールに
より半導体膜の結晶性を改善する工程、または半導体膜
の結晶化を助長する工程と呼ぶこともできる。このよう
な効果はランプアニールの条件を最適化することによっ
ても得ることが可能である。The laser annealing step carried out under the above conditions has the effects of completely crystallizing the amorphous region remaining after thermal crystallization and reducing defects in the already crystallized crystalline region. Therefore, this step can be called a step of improving the crystallinity of the semiconductor film by optical annealing or a step of promoting crystallization of the semiconductor film. Such an effect can also be obtained by optimizing lamp annealing conditions.

【００３５】次に、結晶質シリコン膜６０６上に、後の
不純物添加工程のために保護膜６０７を形成する。保護
膜６０７は１００〜２００ｎｍ（好ましくは１３０〜１
７０ｎｍ）の厚さの窒化酸化シリコン膜または酸化シリ
コン膜を用いる。この保護膜６０７は不純物添加工程の
際に結晶質シリコン膜６０６が直接プラズマにさらされ
ないようにするためと、微妙な温度制御を可能にするた
めに用いられる。Next, a protective film 607 is formed on the crystalline silicon film 606 for a later impurity doping step. The protective film 607 has a thickness of 100 to 200 nm (preferably 130 to 1 nm).
A silicon nitride oxide film or a silicon oxide film with a thickness of 70 nm) is used. The protective film 607 is used to prevent the crystalline silicon film 606 from being directly exposed to plasma during the impurity doping process and to enable fine temperature control.

【００３６】続いて、保護膜６０７を介してｐ型を付与
する不純物元素（以下、ｐ型不純物元素という）を添加
する。ｐ型不純物元素としては、代表的には周期表の１
３族に属する元素、典型的にはボロンまたはガリウムを
用いることができる。この工程（チャネルドープ工程と
いう）は、ＴＦＴしきい値電圧を制御するための工程で
ある。なお、ここではジボラン（Ｂ₂Ｈ₆）を質量分離し
ないでプラズマ励起したイオンドープ法でボロンを添加
した。もちろん、質量分離を行うイオンインプランテー
ション法を用いてもよい。Subsequently, an impurity element imparting p-type (hereinafter, referred to as a p-type impurity element) is added via the protective film 607. As the p-type impurity element, typically, 1 of the periodic table is used.
An element belonging to Group 3 can be used, typically, boron or gallium. This step (referred to as a channel doping step) is a step for controlling the TFT threshold voltage. Here, boron was added by an ion doping method in which diborane (B ₂ H ₆ ) was not separated by mass but excited by plasma. Of course, an ion implantation method for performing mass separation may be used.

【００３７】この工程により１×１０¹⁵〜１×１０¹⁸ａ
ｔｏｍｓ／ｃｍ³（代表的には５×１０¹⁶〜５×１０¹⁷
ａｔｏｍｓ／ｃｍ³）の濃度で、ｐ型不純物元素（本実
施例ではボロン）を含むｐ型不純物領域（ａ）６０８を
形成する（図６（Ｅ））。By this step, 1 × 10 ¹⁵ to 1 × 10 ¹⁸ a
toms / cm ³ (typically 5 × 10 ^{16 to} 5 × 10 ¹⁷
At a concentration of atoms / cm ³ , a p-type impurity region (a) 608 containing a p-type impurity element (boron in this embodiment) is formed (FIG. 6E).

【００３８】次に、保護膜６０７を除去した後、結晶質
シリコン膜の不要な部分を除去して、島状の半導体膜
（以下、活性層という）６０９を形成する（図６
（Ｆ））。Next, after removing the protective film 607, unnecessary portions of the crystalline silicon film are removed to form an island-shaped semiconductor film (hereinafter, referred to as an active layer) 609 (FIG. 6).
(F)).

【００３９】次いで、活性層６０９を覆って、ゲート絶
縁膜６１０を形成する（図６（Ｇ））。ゲート絶縁膜６
１０は、１０〜２００ｎｍ、好ましくは５０〜１５０ｎ
ｍの厚さに形成すればよい。本実施例では、プラズマＣ
ＶＤ法でＮ₂ＯとＳｉＨ₄を原料とした窒化酸化シリコン
膜を二回成膜する。まず、第一窒化酸化シリコン膜（絶
縁膜）を２０ｎｍ成膜する。次いで、容量配線を形成す
る領域の第一窒化酸化シリコン膜（絶縁膜）をエッチン
グする。そして、第二窒化酸化シリコン膜（絶縁膜）を
６０ｎｍ成膜する。そうすると、容量配線の下は６０ｎ
ｍの絶縁膜（第二窒化酸化シリコン膜）、ＴＦＴのチャ
ネル部には８０ｎｍのゲート絶縁膜（第一窒化酸化シリ
コン膜＋第二酸化窒化シリコン膜）ができる。つまり、
活性層と容量配線で挟まれた絶縁膜の厚さは６０ｎｍで
あり、活性層とゲート電極で挟まれた絶縁膜の厚さは８
０ｎｍとなっており、厚さが異なっている。Next, a gate insulating film 610 is formed to cover the active layer 609 (FIG. 6G). Gate insulating film 6
10 is 10 to 200 nm, preferably 50 to 150 n
m. In this embodiment, the plasma C
A silicon nitride oxide film using N ₂ O and SiH ₄ as raw materials is formed twice by a VD method. First, a first silicon nitride oxide film (insulating film) is formed to a thickness of 20 nm. Next, the first silicon nitride oxide film (insulating film) in a region where a capacitor wiring is to be formed is etched. Then, a 60 nm thick second silicon nitride oxide film (insulating film) is formed. Then, 60n below the capacitor wiring
m insulating film (second silicon nitride oxide film) and a gate insulating film (first silicon nitride oxide film + second silicon dioxide nitride film) of 80 nm in the channel portion of the TFT. That is,
The thickness of the insulating film sandwiched between the active layer and the capacitor wiring is 60 nm, and the thickness of the insulating film sandwiched between the active layer and the gate electrode is 8 nm.
0 nm and different thicknesses.

【００４０】厚さ２０ｎｍで絶縁膜（ゲート絶縁膜）を
形成した部分だけを残してレジストマスク６１１で覆
い、ｎ型不純物元素（本実施例ではリン）を添加して高
濃度にリンを含むｎ型不純物領域（ａ）６１２を形成す
る（図７（Ａ））。ｎ型不純物領域（ａ）６１２は、フ
ォスフィン（ＰＨ₃）を用いたイオンドープ法（もちろ
ん、イオンインプランテーション法でもよい）で行い、
この領域のリンの濃度は１×１０²⁰〜１×１０²¹ａｔｏ
ｍｓ／ｃｍ³（代表的には２×１０²⁰〜５×１０^{2 0}ａｔ
ｏｍｓ／ｃｍ³）とする。また、ｎ型不純物領域（ａ）
６１２が形成された領域には、すでに前工程で添加され
たボロンが含まれるが、十分に高い濃度でリンが添加さ
れることになるので、前工程で添加されたボロンの影響
は考えなくてよい。The resist mask 611 is used to cover only the portion where the insulating film (gate insulating film) is formed with a thickness of 20 nm, and an n-type impurity element (phosphorus in this embodiment) is added to contain n at a high concentration. A type impurity region (a) 612 is formed (FIG. 7A). The n-type impurity region (a) 612 is formed by an ion doping method (of course, an ion implantation method) using phosphine (PH ₃ ).
The concentration of phosphorus in this region is 1 × 10 ²⁰ to 1 × 10 ^{21 at.}
ms / cm ³ (typically ^{2 × 10 20 ~5 × 10 2} 0 at
oms / cm ³ ). The n-type impurity region (a)
The region where 612 is formed contains boron already added in the previous step, but phosphorus is added at a sufficiently high concentration, so that the effect of boron added in the previous step is not considered. Good.

【００４１】レジストマスク６１１を除去し、第一遮光
膜からゲート配線にコンタクトをとるための開孔部６１
３を形成する（図７（Ｂ））。本実施例では、第一遮光
膜がゲート信号線の役割をはたすので、画素部で第一遮
光膜とゲート配線をつなぐコンタクトを形成する。The resist mask 611 is removed, and the opening 61 for making contact from the first light shielding film to the gate wiring is formed.
3 is formed (FIG. 7B). In this embodiment, since the first light-shielding film plays the role of a gate signal line, a contact connecting the first light-shielding film and the gate wiring is formed in the pixel portion.

【００４２】図示しないが、ゲート配線６１４として、
厚さ５０ｎｍの窒化タングステン（ＷＮ）と、厚さ３５
０ｎｍのタンタル（Ｔａ）との２層の積層膜を形成する
（図７（Ｃ））。ゲート配線６１４は単層の導電膜で形
成してもよいが、必要に応じて２層、３層といった積層
膜とすることが好ましい。Although not shown, as the gate wiring 614,
Tungsten nitride (WN) having a thickness of 50 nm and a thickness of 35
A two-layer laminated film with tantalum (Ta) of 0 nm is formed (FIG. 7C). The gate wiring 614 may be formed using a single-layer conductive film, but is preferably a stacked film including two or three layers as necessary.

【００４３】なお、ゲート配線６１４としては、タンタ
ル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タ
ングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）
から選ばれた元素、または前記元素を組み合わせた合金
膜（代表的には、Ｍｏ-Ｗ合金、Ｍｏ-Ｔａ合金）を用い
ることができる。The gate wiring 614 is made of tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W), chromium (Cr), silicon (Si).
Or an alloy film (typically, a Mo-W alloy or a Mo-Ta alloy) in which the above elements are combined can be used.

【００４４】次に、ゲート配線６１４をマスクとして自
己整合的にｎ型不純物元素（本実施例ではリン）を添加
する（図７（Ｄ））。こうして形成されたｎ型不純物領
域（ｂ）６１５には、前記のチャネルドープ工程で添加
されたボロン濃度よりも５〜１０倍高い濃度（代表的に
は１×１０¹⁶〜５×１０¹⁸ａｔｏｍｓ／ｃｍ³、典型的
には３×１０¹⁷〜３×１０¹⁸ａｔｏｍｓ／ｃｍ³）でリ
ンが添加されるように調整する。Next, an n-type impurity element (phosphorus in this embodiment) is added in a self-aligned manner using the gate wiring 614 as a mask (FIG. 7D). The n-type impurity region (b) 615 thus formed has a concentration (typically 1 × 10 ^{16 to} 5 × 10 ¹⁸ atoms / s) that is 5 to 10 times higher than the boron concentration added in the channel doping step. Adjust so that phosphorus is added at a density of cm ³ , typically 3 × 10 ^{17 to} 3 × 10 ¹⁸ atoms / cm ³ ).

【００４５】レジストマスク６１６を形成し、ｎ型不純
物元素（本実施例ではリン）を添加して、高濃度にリン
を含むｎ型不純物領域（Ｃ）６１７を形成する（図７
（Ｅ））。この工程においても、フォスフィン（Ｐ
Ｈ₃）を用いたイオンドープ法（もちろん、イオンイン
プランテーション法でもよい）で行い、この領域のリン
の濃度は１×１０²⁰〜１×１０²¹ａｔｏｍｓ／ｃｍ
³（代表的には２×１０²⁰〜５×１０²⁰ａｔｏｍｓ／ｃ
ｍ³）とする。A resist mask 616 is formed, and an n-type impurity element (phosphorus in this embodiment) is added to form an n-type impurity region (C) 617 containing phosphorus at a high concentration (FIG. 7).
(E)). In this step, the phosphine (P
H ₃ ) (of course, ion implantation may be used), and the phosphorus concentration in this region is 1 × 10 ²⁰ to 1 × 10 ²¹ atoms / cm.
³ (typically 2 × 10 ^{20 to} 5 × 10 ²⁰ atoms / c
m ³ ).

【００４６】また、ｎ型不純物領域（Ｃ）６１７が形成
された領域には、すでに前工程で添加されたリンまたは
ボロンが含まれるが、十分に高い濃度でリンが添加され
ることになるので、前工程で添加されたリンまたはボロ
ンの影響は考えなくてよい。The region where the n-type impurity region (C) 617 is formed contains phosphorus or boron already added in the previous step, but phosphorus is added at a sufficiently high concentration. The effect of phosphorus or boron added in the previous step need not be considered.

【００４７】レジストマスク６１６を除去した後、第四
絶縁膜６１８を形成する（図８（Ａ））。第四絶縁膜６
１８としては、シリコンを含む絶縁膜、具体的には窒化
シリコン膜、酸化シリコン膜、窒化酸化シリコン膜また
はそれらを組み合わせた積層膜で形成し、膜厚は６００
ｎｍ〜１．５μｍとすればよい。本実施例では、第四絶
縁膜６１８としてプラズマＣＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、
ＮＨ₃を原料ガスとし、１μｍ厚の窒化酸化シリコン膜
（但し窒素濃度が２５〜５０ａｔｏｍｉｃ％）を用い
る。After removing the resist mask 616, a fourth insulating film 618 is formed (FIG. 8A). Fourth insulating film 6
A film 18 is formed of an insulating film containing silicon, specifically, a silicon nitride film, a silicon oxide film, a silicon nitride oxide film, or a stacked film obtained by combining them.
The thickness may be in the range of nm to 1.5 μm. In this embodiment, as the fourth insulating film 618, SiH ₄ , N ₂ O,
Using NH ₃ as a source gas, a silicon nitride oxide film having a thickness of 1 μm (a nitrogen concentration of 25 to 50 atomic%) is used.

【００４８】その後、それぞれの濃度で添加されたｎ型
またはｐ型不純物元素を活性化するために熱処理工程を
行う（図８（Ａ））。この工程はファーネスアニール
法、レーザーアニール法、またはラピッドサーマルアニ
ール（ＲＴＡ）法で行うことができる。ここでは、ファ
ーネスアニール法で活性化工程を行う。加熱処理は窒素
雰囲気中において３００〜６５０℃、好ましくは４００
〜５５０℃で行う。本実施例では、５５０℃、４時間の
熱処理を行う。Thereafter, a heat treatment step is performed to activate the n-type or p-type impurity element added at each concentration (FIG. 8A). This step can be performed by furnace annealing, laser annealing, or rapid thermal annealing (RTA). Here, the activation step is performed by a furnace annealing method. The heat treatment is performed in a nitrogen atmosphere at 300 to 650 ° C., preferably 400 ° C.
Perform at ~ 550 ° C. In this embodiment, the heat treatment is performed at 550 ° C. for 4 hours.

【００４９】このように、触媒元素を用いて結晶化を行
った場合、非晶質シリコン膜の結晶化に用いた触媒元素
（本実施例ではニッケル）が、矢印で示す方向に移動し
て、前記の図７（Ｅ）の工程で形成された高濃度にリン
を含むｎ型不純物領域（Ｃ）６１７に捕獲（ゲッタリン
グ）される。これは、リンによる金属元素のゲッタリン
グ効果に起因する現象であり、この結果、チャネル領域
６１９は前記触媒元素の濃度が１×１０¹⁷ａｔｏｍｓ／
ｃｍ³以下（好ましくは１×１０¹⁶ａｔｏｍｓ／ｃｍ³以
下）となる。As described above, when crystallization is performed using the catalyst element, the catalyst element (nickel in this embodiment) used for crystallization of the amorphous silicon film moves in the direction indicated by the arrow, The n-type impurity regions (C) 617 containing phosphorus at a high concentration formed in the step of FIG. This is a phenomenon caused by the gettering effect of the metal element by phosphorus. As a result, the channel region 619 has a concentration of the catalyst element of 1 × 10 ¹⁷ atoms / s.
cm ³ or less (preferably 1 × 10 ¹⁶ atoms / cm ³ or less).

【００５０】また、触媒元素のゲッタリングサイトとな
った領域（図７（Ｅ）の工程で形成されたｎ型不純物領
域（Ｃ）６１７）は高濃度に触媒元素が偏析して、５×
１０ ¹⁸ａｔｏｍｓ／ｃｍ³以上（代表的には１×１０¹⁹
〜５×１０²⁰ａｔｏｍｓ／ｃｍ³）の濃度となる。Also, it is a gettering site for the catalytic element.
Region (the n-type impurity region formed in the process of FIG.
In the region (C) 617), the catalyst element is segregated at a high concentration, and 5 ×
10 ¹⁸atoms / cm^Three(Typically 1 × 10¹⁹
~ 5 × 10²⁰atoms / cm^Three).

【００５１】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、活性層を水素化する工程を行う。この工程は熱的に
励起された水素により、半導体層のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化（プラズマにより励起された水素を用いる）
を行ってもよい。Further, a heat treatment is performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen to hydrogenate the active layer. In this step, dangling bonds in the semiconductor layer are terminated by thermally excited hydrogen. Plasma hydrogenation (using hydrogen excited by plasma) as another means of hydrogenation
May be performed.

【００５２】その後、ＴＦＴのソース・ドレイン領域に
達する開孔部６２０（図８（Ｂ））、ソース・ドレイン
配線６２１を形成する（図８（Ｃ））。また、図示して
いないが、本実施例ではこの配線を、Ｔｉ膜を１００ｎ
ｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１
５０ｎｍをスパッタ法で連続して形成した３層構造の積
層膜で形成した。Thereafter, an opening 620 reaching the source / drain region of the TFT (FIG. 8B) and a source / drain wiring 621 are formed (FIG. 8C). Although not shown, in this embodiment, this wiring is formed by a
m, an aluminum film containing Ti is 300 nm, a Ti film 1
50 nm was formed by a three-layer laminated film formed continuously by a sputtering method.

【００５３】次に、パッシベーション膜６２２として、
窒化シリコン膜、酸化シリコン膜、または窒化酸化シリ
コン膜で５０〜５００ｎｍ（代表的には２００〜３００
ｎｍ）の厚さで形成する（図８（Ｄ））。この時、本実
施例では膜の形成に先立ってＨ₂、ＮＨ₃等水素を含むガ
スを用いてプラズマ処理を行い、成膜後に熱処理を行
う。この前処理により励起された水素が第四絶縁膜６１
８中に供給される。この状態で熱処理を行うことで、パ
ッシベーション膜６２２の膜質を改善するとともに、第
四絶縁膜６１８中に添加された水素が下方側に拡散する
ため、効果的に活性層を水素化することができる。Next, as a passivation film 622,
A silicon nitride film, a silicon oxide film, or a silicon nitride oxide film having a thickness of 50 to 500 nm (typically, 200 to 300 nm);
nm) (FIG. 8D). At this time, in this embodiment, a plasma treatment is performed using a gas containing hydrogen such as H ₂ and NH ₃ before forming the film, and a heat treatment is performed after the film is formed. Hydrogen excited by this pretreatment is converted into the fourth insulating film 61.
8. By performing the heat treatment in this state, the film quality of the passivation film 622 is improved, and the hydrogen added to the fourth insulating film 618 is diffused downward, so that the active layer can be effectively hydrogenated. .

【００５４】また、パッシベーション膜６２２を形成し
た後に、さらに水素化工程を行ってもよい。例えば、３
〜１００％の水素を含む雰囲気中で、３００〜４５０℃
で１〜１２時間の熱処理を行うとよい。あるいはプラズ
マ水素化法を用いても同様の効果が得られる。なお、こ
の工程において、後に画素電極とソース・ドレイン配線
を接続するための開孔部を形成する位置において、パッ
シベーション膜６２２に開孔部を形成しておいてもよ
い。After the passivation film 622 is formed, a hydrogenation step may be further performed. For example, 3
300-450 ° C. in an atmosphere containing -100% hydrogen
And heat treatment for 1 to 12 hours. Alternatively, the same effect can be obtained by using a plasma hydrogenation method. In this step, an opening may be formed in the passivation film 622 at a position where an opening for connecting the pixel electrode and the source / drain wiring is formed later.

【００５５】その後、有機樹脂からなる第五絶縁膜６２
３を約１μｍの厚さに形成する（図８（Ｄ））。有機樹
脂としては、ポリイミド、アクリル、ポリアミド、ポリ
イミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用
することができる。有機樹脂膜を用いることの利点は、
成膜方法が簡単である点や、比誘電率が低いので、寄生
容量を低減できる点、平坦性に優れる点などが上げられ
る。なお、本発明は、上述した以外の有機樹脂膜や有機
系ＳｉＯ化合物などあらゆる材料を用いることができ
る。本実施例では、基板に塗布後、熱重合するタイプの
ポリイミドを用い、３００℃で焼成して形成する。Thereafter, a fifth insulating film 62 made of an organic resin is formed.
3 is formed to a thickness of about 1 μm (FIG. 8D). As the organic resin, polyimide, acrylic, polyamide, polyimide amide, BCB (benzocyclobutene), or the like can be used. The advantage of using an organic resin film is that
The point that the method for forming a film is simple, the relative dielectric constant is low, the parasitic capacitance can be reduced, and the flatness is excellent. In the present invention, any material other than those described above, such as an organic resin film and an organic SiO compound, can be used. In this embodiment, a polyimide is used which is thermally polymerized after being applied to the substrate and baked at 300 ° C.

【００５６】次に、第五絶縁膜６２３及びパッシベーシ
ョン膜６２２にソース・ドレイン配線６２１に達する開
孔部６２４を形成し、画素電極６２５を形成する（図８
（Ｄ、Ｅ））。画素電極６２５は、透過型液晶表示装置
とする場合には透明導電膜を用い、反射型の液晶表示装
置とする場合には金属膜を用いれば良い。ここでは透過
型の液晶表示装置とするために、酸化インジウム・スズ
（ＩＴＯ）膜を１１０ｎｍの厚さにスパッタ法で形成す
る。Next, an opening 624 reaching the source / drain wiring 621 is formed in the fifth insulating film 623 and the passivation film 622, and a pixel electrode 625 is formed (FIG. 8).
(D, E)). The pixel electrode 625 may be formed using a transparent conductive film for a transmissive liquid crystal display device, or a metal film for a reflective liquid crystal display device. Here, in order to form a transmissive liquid crystal display device, an indium tin oxide (ITO) film is formed to a thickness of 110 nm by a sputtering method.

【００５７】こうして画素部には、表示領域６２７の面
積を確保しつつ、ｎチャネル型ＴＦＴでなる画素ＴＦＴ
領域６２６が形成され、十分な保持容量を得ることがで
きる。In this manner, the pixel portion is formed of an n-channel TFT while the area of the display region 627 is secured.
The region 626 is formed, and sufficient storage capacitance can be obtained.

【００５８】なお、本実施例では形成しなかったが、結
晶質シリコン膜６０６に、公知の方法を用いてＬＤＤ領
域を形成してもよい。なお、本明細書において、ＬＤＤ
領域とは、低濃度不純物領域（Light-Doped-Drain領
域）を指す。また、結晶質シリコン膜６０６には公知の
方法を用いて、オフセット領域を形成してもよい。な
お、本明細書において、オフセット領域とは、ゲート電
極からずらして不純物元素を打ち込んだ領域のことを指
す。Although not formed in this embodiment, an LDD region may be formed in the crystalline silicon film 606 by using a known method. In this specification, LDD
The region refers to a low concentration impurity region (Light-Doped-Drain region). Further, an offset region may be formed in the crystalline silicon film 606 by using a known method. Note that, in this specification, an offset region refers to a region where an impurity element is implanted while being shifted from a gate electrode.

【００５９】[実施例２]本実施例では、実施例１で作製
したアクティブマトリクス基板から、アクティブマトリ
クス型液晶表示装置を作製する工程を説明する。図９に
示すように、図８（Ｅ）の状態の基板に対し、配向膜９
０１を形成する。本実施例では配向膜としてポリイミド
膜を用いた。また、対向基板９０５には、透明導電膜で
対向電極９０４を、そして配向膜９０３を形成する。な
お、対向基板には必要に応じてカラーフィルターや遮蔽
膜を形成しても良い。[Embodiment 2] In this embodiment, a process of manufacturing an active matrix type liquid crystal display device from the active matrix substrate manufactured in Embodiment 1 will be described. As shown in FIG. 9, the alignment film 9 is placed on the substrate in the state shown in FIG.
01 is formed. In this embodiment, a polyimide film was used as the alignment film. On the counter substrate 905, a counter electrode 904 and an alignment film 903 are formed using a transparent conductive film. Note that a color filter and a shielding film may be formed on the counter substrate as needed.

【００６０】配向膜を形成した後、ラビング処理を施し
て液晶分子がある一定のプレチルト角を持って配向する
ようにする。そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とを、公知のセル組
み工程によってシール材やスペーサ（共に図示せず）な
どを介して貼りあわせる。その後、両基板の間に液晶９
０２を注入し、封止剤（図示せず）によって完全に封止
する。液晶には公知の液晶材料を用いれば良い。このよ
うにして図９に示すアクティブマトリクス型液晶表示装
置が完成する。After forming the alignment film, a rubbing treatment is performed so that the liquid crystal molecules are aligned with a certain pretilt angle. Then, the active matrix substrate on which the pixel portion and the driving circuit are formed and the counter substrate are bonded to each other via a sealing material or a spacer (both not shown) by a known cell assembling process. Then, a liquid crystal 9 is placed between the two substrates.
02 and completely sealed with a sealant (not shown). A known liquid crystal material may be used for the liquid crystal. Thus, the active matrix type liquid crystal display device shown in FIG. 9 is completed.

【００６１】次に、このアクティブマトリクス型液晶表
示装置の構成を、図１０の斜視図を用いて説明する。
尚、図１０は、図６〜図９の断面構造図と対応付けるた
め、共通の符号を用いている。アクティブマトリクス基
板は、ガラス基板６００上に形成された画素部１００１
と、ゲート信号駆動回路１００３と、データ（ソース）
信号駆動回路１００２で構成される。画素ＴＦＴ１００
８はｎチャネル型ＴＦＴであり、周辺に設けられる駆動
回路はＣＭＯＳ回路を基本として構成されている。ゲー
ト信号駆動回路１００３と、データ信号駆動回路１００
２はそれぞれゲート配線６１４とソース・ドレイン配線
６２１（ソース信号線）で画素部１００１に接続されて
いる。また、ＦＰＣ１００４が接続された入力端子１０
０５から駆動回路の入出力端子までの接続配線１００
６、１００７が設けられている。Next, the structure of the active matrix type liquid crystal display device will be described with reference to the perspective view of FIG.
In FIG. 10, common reference numerals are used to correspond to the cross-sectional structure diagrams of FIGS. The active matrix substrate includes a pixel portion 1001 formed over a glass substrate 600.
, Gate signal drive circuit 1003, and data (source)
It is composed of a signal drive circuit 1002. Pixel TFT 100
Numeral 8 denotes an n-channel type TFT, and a driving circuit provided in the periphery is configured based on a CMOS circuit. Gate signal driving circuit 1003 and data signal driving circuit 100
Reference numeral 2 denotes a gate line 614 and a source / drain line 621 (source signal line), which are connected to the pixel portion 1001. The input terminal 10 to which the FPC 1004 is connected
Connection wiring 100 from 05 to the input / output terminal of the drive circuit
6, 1007 are provided.

【００６２】なお、本実施例は、実施例１と自由に組み
合わせることが可能である。This embodiment can be freely combined with the first embodiment.

【００６３】[実施例３]本実施例では、本発明を用いて
ＥＬ（エレクトロルミネセンス）表示装置を作製した例
について説明する。なお、図１１は本発明のＥＬ表示装
置の上面図であり、図１２はその断面図である。[Embodiment 3] In this embodiment, an example in which an EL (electroluminescence) display device is manufactured by using the present invention will be described. FIG. 11 is a top view of the EL display device of the present invention, and FIG. 12 is a sectional view thereof.

【００６４】図１１、１２において、４００１は基板、
４００２は画素部、４００３はソース信号駆動回路、４
００４はゲート信号駆動回路であり、それぞれの駆動回
路は接続配線４００５を経てＦＰＣ（フレキシブルプリ
ントサーキット）４００６に至り、外部機器へと接続さ
れる。11 and 12, reference numeral 4001 denotes a substrate;
4002, a pixel portion; 4003, a source signal driver circuit;
Reference numeral 004 denotes a gate signal drive circuit. Each drive circuit reaches a flexible printed circuit (FPC) 4006 via a connection wiring 4005 and is connected to an external device.

【００６５】このとき、画素部４００２、ソース信号駆
動回路４００３及びゲート信号駆動回路４００４を囲む
ようにして第１シール材４１０１、カバー材４１０２、
充填材４１０３及び第２シール材４１０４が設けられて
いる。At this time, the first seal member 4101, the cover member 4102, and the like surround the pixel portion 4002, the source signal drive circuit 4003, and the gate signal drive circuit 4004.
A filler 4103 and a second sealant 4104 are provided.

【００６６】図１２は、図１１をＡ―Ａ'で切断した断
面図に相当し、基板４００１の上にソース信号駆動回路
４００３に含まれる駆動ＴＦＴ（但し、ここではｎチャ
ネル型ＴＦＴとｐチャネル型ＴＦＴを図示している）４
２０１及び画素部４００２に含まれる画素ＴＦＴ（但
し、ここではＥＬ素子への電流を制御するＴＦＴを図示
している）４２０２が形成されている。FIG. 12 is a cross-sectional view taken along the line AA ′ of FIG. 11, and shows a driving TFT (here, an n-channel TFT and a p-channel TFT) included in a source signal driving circuit 4003 on a substrate 4001. Type TFT) 4
201 and a pixel TFT (here, a TFT for controlling current to an EL element) 4202 included in the pixel portion 4002 are formed.

【００６７】本実施例では、本発明の容量素子構造を用
いて画素ＴＦＴ４２０２が作製される。すなわち、画素
ＴＦＴ４２０２には図８（Ｅ）と同じ構造のＴＦＴが用
いられる。In this embodiment, a pixel TFT 4202 is manufactured using the capacitor structure of the present invention. That is, a TFT having the same structure as that of FIG. 8E is used for the pixel TFT 4202.

【００６８】駆動ＴＦＴ４２０１及び画素ＴＦＴ４２０
２の上には樹脂材料でなる層間絶縁膜（平坦化膜）４３
０１が形成され、その上に画素ＴＦＴ４２０２のソース
・ドレイン領域の一方と電気的に接続する画素電極４３
０２が形成される。画素電極４３０２としては仕事関数
の大きい透明導電膜が用いられる。透明導電膜として
は、酸化インジウムと酸化スズとの化合物または酸化イ
ンジウムと酸化亜鉛との化合物を用いることができる。Driving TFT 4201 and Pixel TFT 420
An interlayer insulating film (flattening film) 43 made of a resin material is provided on
01 is formed thereon, and the pixel electrode 43 electrically connected to one of the source / drain regions of the pixel TFT 4202 is formed thereon.
02 is formed. As the pixel electrode 4302, a transparent conductive film having a large work function is used. As the transparent conductive film, a compound of indium oxide and tin oxide or a compound of indium oxide and zinc oxide can be used.

【００６９】そして、画素電極４３０２の上には絶縁膜
４３０３が形成され、絶縁膜４３０３は画素電極４３０
２の上に開口部が形成されている。この開口部におい
て、画素電極４３０２の上にはＥＬ層４３０４が形成さ
れる。ＥＬ層４３０４は公知の有機ＥＬ材料または無機
ＥＬ材料を用いることができる。また、有機ＥＬ材料に
は低分子系（モノマー系）材料と高分子系（ポリマー
系）材料があるがどちらを用いても良い。Then, an insulating film 4303 is formed on the pixel electrode 4302, and the insulating film 4303 is formed on the pixel electrode 430.
2, an opening is formed. In this opening, an EL layer 4304 is formed over the pixel electrode 4302. For the EL layer 4304, a known organic EL material or a known inorganic EL material can be used. As the organic EL material, there are a low-molecular (monomer) material and a high-molecular (polymer) material, and either may be used.

【００７０】ＥＬ層４３０４の形成方法は公知の技術を
用いれば良い。また、ＥＬ層の構造は正孔注入層、正孔
輸送層、発光層、電子輸送層または電子注入層を自由に
組み合わせて積層構造または単層構造とすれば良い。As a method for forming the EL layer 4304, a known technique may be used. The structure of the EL layer may be a stacked structure or a single-layer structure by freely combining a hole injection layer, a hole transport layer, a light-emitting layer, an electron transport layer, or an electron injection layer.

【００７１】ＥＬ層４３０４の上には遮光性を有する導
電膜（代表的にはアルミニウム、銅もしくは銀を主成分
とする導電膜またはそれらと他の導電膜との積層膜）か
らなる陰極４３０５が形成される。また、陰極４３０５
とＥＬ層４３０４の界面に存在する水分や酸素は極力排
除しておくことが望ましい。従って、真空中で両者を連
続成膜するか、ＥＬ層４３０４を窒素または希ガス雰囲
気で形成し、酸素や水分に触れさせないまま陰極４３０
５を形成するといった工夫が必要である。本実施例では
マルチチャンバー方式（クラスターツール方式）の成膜
装置を用いることで上述のような成膜を可能とする。On the EL layer 4304, a cathode 4305 made of a light-shielding conductive film (typically, a conductive film containing aluminum, copper, or silver as a main component or a laminated film of these and another conductive film) is provided. It is formed. In addition, the cathode 4305
It is desirable to remove moisture and oxygen existing at the interface between the EL layer 4304 and the substrate as much as possible. Therefore, both are continuously formed in a vacuum or the EL layer 4304 is formed in a nitrogen or rare gas atmosphere, and the cathode 430 is not exposed to oxygen or moisture.
5 is required. In this embodiment, the above-described film formation can be performed by using a multi-chamber method (cluster tool method) film formation apparatus.

【００７２】そして陰極４３０５は４３０６で示される
領域において接続配線４００５に電気的に接続される。
接続配線４００５は陰極４３０５に所定の電圧を与える
ための配線であり、導電性材料４３０７を介してＦＰＣ
４００６に電気的に接続される。The cathode 4305 is electrically connected to the connection wiring 4005 in a region indicated by 4306.
The connection wiring 4005 is a wiring for applying a predetermined voltage to the cathode 4305, and is connected to the FPC through the conductive material 4307.
4006.

【００７３】以上のようにして、画素電極４３０２、Ｅ
Ｌ層４３０４及び陰極４３０５からなるＥＬ素子が形成
される。このＥＬ素子は、第１シール材４１０１によっ
て基板４００１に貼り合わされたカバー材４１０２で囲
まれ、充填材４１０３により封入されている。As described above, the pixel electrodes 4302, E
An EL element including the L layer 4304 and the cathode 4305 is formed. This EL element is surrounded by a cover material 4102 bonded to the substrate 4001 by a first sealant 4101 and is sealed by a filler 4103.

【００７４】なお、本明細書において、ＥＬ素子（発光
素子）は一対の電極（陽極と陰極）間にＥＬ層（有機化
合物層）が挟まれた構造とする。有機化合物層は、公知
の発光材料を用いて作製することが出来る。また、有機
化合物層には、単層構造と積層構造の二つの構造がある
が、本発明はどちらの構造を用いてもよい。なお、有機
化合物層におけるルミネッセンスには、一重項励起状態
から基底状態に戻る際の発光（蛍光）と、三重項励起状
態から基底状態に戻る際の発光（リン光）とがあるが、
本発明はどちらの発光を用いた発光装置にも適用するこ
とが出来る。Note that, in this specification, an EL element (light-emitting element) has a structure in which an EL layer (organic compound layer) is sandwiched between a pair of electrodes (anode and cathode). The organic compound layer can be manufactured using a known light emitting material. Further, the organic compound layer has two structures, a single layer structure and a laminated structure, and either structure may be used in the present invention. Note that luminescence in the organic compound layer includes light emission (fluorescence) when returning from a singlet excited state to a ground state and light emission (phosphorescence) when returning from a triplet excited state to a ground state.
The present invention can be applied to a light emitting device using either light emission.

【００７５】カバー材４１０２としては、ガラス板、金
属板（代表的にはステンレス板）、セラミックス板、Ｆ
ＲＰ（Ｆｉｂｅｒｇｌａｓｓ Ｒｅｉｎｆｏｒｃｅｄ
Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライ
ド）フィルム、マイラーフィルム、ポリエステルフィル
ムまたはアクリルフィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやマイラーフ
ィルムで挟んだ構造のシートを用いることもできる。As the cover material 4102, a glass plate, a metal plate (typically, a stainless steel plate), a ceramic plate, F
RP (Fiberglass Reinforced)
(Plastics) plate, PVF (polyvinyl fluoride) film, mylar film, polyester film or acrylic film. Further, a sheet having a structure in which aluminum foil is sandwiched between PVF films or mylar films can also be used.

【００７６】但し、ＥＬ素子からの光の放射方向がカバ
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。However, when the direction of light emission from the EL element is directed toward the cover material, the cover material must be transparent. In that case, a transparent material such as a glass plate, a plastic plate, a polyester film or an acrylic film is used.

【００７７】また、充填材４１０３としては紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポ
リビニルクロライド）、アクリル、ポリイミド、エポキ
シ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラ
ル）またはＥＶＡ（エチレンビニルアセテート）を用い
ることができる。この充填材４１０３の内部に吸湿性物
質（好ましくは酸化バリウム）を設けておくとＥＬ素子
の劣化を抑制できる。As the filler 4103, an ultraviolet curable resin or a thermosetting resin can be used, and PVC (polyvinyl chloride), acrylic, polyimide, epoxy resin, silicone resin, PVB (polyvinyl butyral) or EVA (ethylene vinyl) is used. Acetate) can be used. If a hygroscopic substance (preferably barium oxide) is provided inside the filler 4103, deterioration of the EL element can be suppressed.

【００７８】また、充填材４１０３の中にスペーサを含
有させてもよい。このとき、スペーサを酸化バリウムで
形成すればスペーサ自体に吸湿性をもたせることが可能
である。また、スペーサを設けた場合、スペーサからの
圧力を緩和するバッファ層として陰極４３０５上に樹脂
膜を設けることも有効である。Further, a spacer may be contained in the filler 4103. At this time, if the spacer is made of barium oxide, the spacer itself can have hygroscopicity. In the case where a spacer is provided, it is also effective to provide a resin film on the cathode 4305 as a buffer layer for relaxing pressure from the spacer.

【００７９】また、接続配線４００５は導電性材料４３
０７を介してＦＰＣ４００６に電気的に接続される。接
続配線４００５は画素部４００２、ソース信号駆動回路
４００３及びゲート信号駆動回路４００４に送られる信
号をＦＰＣ４００６に伝え、ＦＰＣ４００６により外部
機器と電気的に接続される。The connection wiring 4005 is made of the conductive material 43.
07, and is electrically connected to the FPC 4006. The connection wiring 4005 transmits a signal transmitted to the pixel portion 4002, the source signal driver circuit 4003, and the gate signal driver circuit 4004 to the FPC 4006, and is electrically connected to an external device by the FPC 4006.

【００８０】また、本実施例では第１シール材４１０１
の露呈部及びＦＰＣ４００６の一部を覆うように第２シ
ール材４１０４を設け、ＥＬ素子を徹底的に外気から遮
断する構造となっている。こうして図１２の断面構造を
有するＥＬ表示装置となる。なお、本実施例のＥＬ表示
装置は実施例１の構成と組み合わせて作製しても構わな
い。In this embodiment, the first sealing material 4101
A second sealant 4104 is provided so as to cover the exposed part of the FPC 4006 and a part of the FPC 4006, and the EL element is completely shut off from the outside air. Thus, an EL display device having the cross-sectional structure of FIG. 12 is obtained. Note that the EL display device of this embodiment may be manufactured in combination with the configuration of the first embodiment.

【００８１】なお、本実施例は、実施例１乃至実施例２
と自由に組み合わせることが可能である。This embodiment is similar to Embodiments 1 and 2.
And can be freely combined.

【００８２】[実施例４]本実施例では、トランジスタの
下部に設けた下部遮光膜に加えて、上部遮光膜を設けた
表示装置の断面構造について、図１４を用いて説明す
る。[Embodiment 4] In this embodiment, a sectional structure of a display device provided with an upper light-shielding film in addition to a lower light-shielding film provided below a transistor will be described with reference to FIG.

【００８３】図１４において、１９１０は絶縁表面を有
する基板である。基板１９１０には、ガラス基板や石英
基板等を用いることが出来る。基板１９１０上には遮光
膜１９０６が設けられる。なお、遮光膜１９０６は、タ
ンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン
（Ｓｉ）から選ばれた元素、または前記元素を組み合わ
せた合金膜を公知の方法で形成する。また遮光膜１９０
６は、トランジスタを遮光する機能を有する。In FIG. 14, reference numeral 1910 denotes a substrate having an insulating surface. As the substrate 1910, a glass substrate, a quartz substrate, or the like can be used. A light-shielding film 1906 is provided over the substrate 1910. Note that the light-shielding film 1906 is made of tantalum (Ta), titanium (Ti), molybdenum (M
o), an element selected from tungsten (W), chromium (Cr), silicon (Si), or an alloy film combining the above elements is formed by a known method. Also, the light shielding film 190
6 has a function of shielding the transistor from light.

【００８４】次いで、遮光膜１９０６上に、第一絶縁膜
１９１１が設けられ、該第一絶縁膜１９１１上に、半導
体膜１９０７が設けられる。なお、本実施例では、第一
絶縁膜１９１１として酸化シリコン膜を３００ｎｍの厚
さに形成した。また、半導体膜１９０７は、公知の材料
を用いて公知の方法で形成した。Next, a first insulating film 1911 is provided on the light-shielding film 1906, and a semiconductor film 1907 is provided on the first insulating film 1911. Note that in this embodiment, a silicon oxide film was formed to a thickness of 300 nm as the first insulating film 1911. The semiconductor film 1907 was formed using a known material by a known method.

【００８５】次いで、半導体膜１９０７上にゲート絶縁
膜１９１２が設けられる。そして、ゲート絶縁膜１９１
２上には、ゲート電極１９０８と容量配線１９０９が設
けられる。なお、本実施例において、遮光膜１９０６
と、半導体膜１９０７と、容量配線１９０９との重なっ
ている領域が保持容量に相当する。Next, a gate insulating film 1912 is provided over the semiconductor film 1907. Then, the gate insulating film 191
2, a gate electrode 1908 and a capacitor wiring 1909 are provided. In this embodiment, the light shielding film 1906 is used.
And a region where the semiconductor film 1907 and the capacitor wiring 1909 overlap with each other corresponds to a storage capacitor.

【００８６】１９１３は第二絶縁膜である。本実施例で
は、第二絶縁膜１９１３として酸化シリコン膜を形成し
た。そして、ゲート絶縁膜１９１２及び第二絶縁膜１９
１３にはコンタクトホールが形成され、ソース配線１９
１７及びドレイン配線１９１８が設けられる。Reference numeral 1913 denotes a second insulating film. In this embodiment, a silicon oxide film is formed as the second insulating film 1913. Then, the gate insulating film 1912 and the second insulating film 19
A contact hole is formed in the source wiring 19.
17 and a drain wiring 1918 are provided.

【００８７】１９１４は第三絶縁膜である。本実施例で
は、第三絶縁膜１９１３として酸化シリコン膜を形成し
た。第三絶縁膜１９１３上には、公知の材料を用いて形
成された上部遮光膜１９１６が設けられている。上部遮
光膜１９１６は、公知の材料を用いて形成され、トラン
ジスタを遮光する機能を有する。Reference numeral 1914 denotes a third insulating film. In this embodiment, a silicon oxide film is formed as the third insulating film 1913. On the third insulating film 1913, an upper light shielding film 1916 formed using a known material is provided. The upper light-shielding film 1916 is formed using a known material, and has a function of shielding the transistor from light.

【００８８】１９２０は第四絶縁膜である。次いで、第
三絶縁膜１９１４及び第四絶縁膜１９２０にコンタクト
ホールが形成され、画素電極１９１９が設けられる。Reference numeral 1920 denotes a fourth insulating film. Next, a contact hole is formed in the third insulating film 1914 and the fourth insulating film 1920, and a pixel electrode 1919 is provided.

【００８９】図１４に示すように、画素電極１９１９
は、ドレイン配線１９１８と電気的に接続されている。
なお、本実施例においては、画素電極１９１９は、ドレ
イン配線１９１８と接続されているが、本発明はこれに
限定されず、ソース配線１９１７と接続されていてもよ
い。なお、画素電極に接続されたソース領域及びドレイ
ン領域の一方は、他方よりも広い面積を有する。As shown in FIG. 14, the pixel electrode 1919
Are electrically connected to the drain wiring 1918.
Note that in this embodiment, the pixel electrode 1919 is connected to the drain wiring 1918; however, the present invention is not limited to this, and may be connected to the source wiring 1917. Note that one of the source region and the drain region connected to the pixel electrode has a larger area than the other.

【００９０】１９０１は配向膜である。本実施例では配
向膜１９０１としてポリイミド膜を用いた。また、対向
基板１９０５には、透明導電膜で対向電極１９０４と、
配向膜１９０３を形成する。なお、対向基板１９０５に
は必要に応じてカラーフィルターや遮蔽膜を形成しても
良い。Reference numeral 1901 denotes an alignment film. In this embodiment, a polyimide film is used as the alignment film 1901. In addition, a counter electrode 1904 made of a transparent conductive film is provided on the counter substrate 1905.
An alignment film 1903 is formed. Note that a color filter and a shielding film may be formed on the counter substrate 1905 as necessary.

【００９１】配向膜１９０３を形成した後には、ラビン
グ処理を施して液晶分子がある一定のプレチルト角を持
って配向するようにする。そして、画素部と駆動回路が
形成されたアクティブマトリクス基板と対向基板とを、
公知のセル組み工程によってシール材やスペーサ（共に
図示せず）などを介して貼りあわせる。その後、両基板
の間に液晶１９０２を注入し、封止剤（図示せず）によ
って完全に封止する。液晶１９０２は公知の液晶材料を
用いれば良い。このようにして図１４に示すアクティブ
マトリクス型液晶表示装置が完成する。After forming the alignment film 1903, a rubbing treatment is performed so that the liquid crystal molecules are aligned with a certain pretilt angle. Then, the active matrix substrate on which the pixel portion and the driving circuit are formed and the opposing substrate are
By a well-known cell assembling process, they are bonded together via a sealing material or a spacer (both not shown). Thereafter, a liquid crystal 1902 is injected between the two substrates, and completely sealed with a sealant (not shown). A known liquid crystal material may be used for the liquid crystal 1902. Thus, the active matrix liquid crystal display device shown in FIG. 14 is completed.

【００９２】なお、本実施例は、実施例１乃至実施例３
と自由に組み合わせることが可能である。This embodiment is similar to the first to third embodiments.
And can be freely combined.

【００９３】[実施例５]本発明のアクティブマトリクス
型表示装置は電気器具の表示部として用いることができ
る。そのような電気器具としては、ビデオカメラ、デジ
タルカメラ、プロジェクター、プロジェクションＴＶ、
ゴーグル型ディスプレイ（ヘッドマウントディスプレ
イ）、ナビゲーションシステム、音響再生装置、ノート
型パーソナルコンピュータ、ゲーム機器、携帯情報端末
（モバイルコンピュータ、携帯電話、携帯型ゲーム機ま
たは電子書籍等）、記録媒体を備えた画像再生装置など
が挙げられる。それら電気器具の具体例を図１３に示
す。[Embodiment 5] The active matrix display device of the present invention can be used as a display portion of an electric appliance. Such appliances include video cameras, digital cameras, projectors, projection TVs,
Goggle-type display (head-mounted display), navigation system, sound reproduction device, notebook personal computer, game machine, portable information terminal (mobile computer, mobile phone, portable game machine or electronic book, etc.), image with recording medium A reproduction device is exemplified. FIG. 13 shows specific examples of these electric appliances.

【００９４】図１３（Ａ）は携帯電話であり、本体２０
０１、音声出力部２００２、音声入力部２００３、表示
部２００４、操作スイッチ２００５、アンテナ２００６
で構成される。本発明のアクティブマトリクス型表示装
置は表示部２００４に用いることができる。FIG. 13A shows a mobile phone, and the main body 20 is shown.
01, audio output unit 2002, audio input unit 2003, display unit 2004, operation switch 2005, antenna 2006
It consists of. The active matrix display device of the present invention can be used for the display portion 2004.

【００９５】図１３（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６で構成される。本発明のアクティブマトリクス型表示
装置は表示部２１０２に用いることができる。FIG. 13B shows a video camera, which includes a main body 2101, a display section 2102, an audio input section 2103, operation switches 2104, a battery 2105, and an image receiving section 210.
6. The active matrix display device of the present invention can be used for the display portion 2102.

【００９６】図１３（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５で構成される。本発明のアクティブマトリ
クス型表示装置は表示部２２０５に用いることができ
る。FIG. 13C shows a mobile computer (mobile computer), which comprises a main body 2201, a camera section 2202, an image receiving section 2203, operation switches 2204, and a display section 2205. The active matrix display device of the present invention can be used for the display portion 2205.

【００９７】図１３（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３で構成される。本発明のアクティブマトリクス型表示
装置は表示部２３０２に用いることができる。FIG. 13D shows a goggle type display, which includes a main body 2301, a display section 2302, and an arm section 230.
3 The active matrix display device of the present invention can be used for the display portion 2302.

【００９８】図１３（Ｅ）はリアプロジェクター（プロ
ジェクションＴＶ）であり、本体２４０１、光源２４０
２、液晶表示装置２４０３、偏光ビームスプリッタ２４
０４、リフレクター２４０５、２４０６、スクリーン２
４０７で構成される。本発明は液晶表示装置２４０３に
用いることができる。FIG. 13E shows a rear projector (projection TV).
2. Liquid crystal display device 2403, polarizing beam splitter 24
04, reflectors 2405, 2406, screen 2
407. The present invention can be used for the liquid crystal display device 2403.

【００９９】図１３（Ｆ）はフロントプロジェクターで
あり、本体２５０１、光源２５０２、液晶表示装置２５
０３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は液晶表示装置２５０３に用いることができ
る。FIG. 13F shows a front projector, which includes a main body 2501, a light source 2502, and a liquid crystal display device 25.
03, an optical system 2504, and a screen 2505. The present invention can be used for the liquid crystal display device 2503.

【０１００】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に適用することが可能であ
る。また、本実施例の電気器具は実施例１〜４のどのよ
うな組み合わせからなる構成を用いても実現することが
できる。As described above, the applicable range of the present invention is extremely wide, and the present invention can be applied to electric appliances in various fields. Further, the electric appliance of the present embodiment can be realized by using a configuration composed of any combination of the embodiments 1 to 4.

【０１０１】[0101]

【発明の効果】本発明を用いた保持容量を有するアクテ
ィブマトリクス型表示装置を作製すれば、１画素の面積
が縮小しても、遮光膜を用いて十分な保持容量が確保で
きるため、表示品位を向上できる。同時に、本発明を用
いたアクティブマトリクス型表示装置を表示部として用
いた電気器具の品質をも向上させることができる。According to the present invention, when an active matrix type display device having a storage capacitor using the present invention is manufactured, even if the area of one pixel is reduced, a sufficient storage capacitor can be secured by using a light shielding film. Can be improved. At the same time, the quality of electric appliances using the active matrix display device according to the present invention as a display portion can be improved.

【０１０２】[0102]

【図面の簡単な説明】[Brief description of the drawings]

【図１】 アクティブマトリクス型液晶表示装置の１画
素の等価回路を示す図。FIG. 1 is a diagram showing an equivalent circuit of one pixel of an active matrix liquid crystal display device.

【図２】 従来の保持容量構造を示す断面図。FIG. 2 is a cross-sectional view showing a conventional storage capacitor structure.

【図３】 画素ＴＦＴの下部に遮光膜を備えた図FIG. 3 is a diagram including a light-shielding film below a pixel TFT.

【図４】 本発明における保持容量の構造を示す図。FIG. 4 is a diagram showing a structure of a storage capacitor according to the present invention.

【図５】 本発明における保持容量の構造を示す図。FIG. 5 is a diagram showing a structure of a storage capacitor in the present invention.

【図６】 実施例１の画素部の作製工程を示す図。FIG. 6 is a diagram illustrating a manufacturing process of a pixel portion in Embodiment 1.

【図７】 実施例１の画素部の作製工程を示す図。FIG. 7 is a view showing a manufacturing process of a pixel portion in Embodiment 1.

【図８】 実施例１の画素部の作製工程を示す図。FIG. 8 is a diagram showing a manufacturing process of a pixel portion in Embodiment 1.

【図９】 アクティブマトリクス型液晶表示装置の断面
図。FIG. 9 is a cross-sectional view of an active matrix liquid crystal display device.

【図１０】 アクティブマトリクス型液晶表示装置の斜
視図。FIG. 10 is a perspective view of an active matrix liquid crystal display device.

【図１１】 アクティブマトリクス型ＥＬ表示装置の構
成を示す図。FIG. 11 illustrates a structure of an active matrix EL display device.

【図１２】 アクティブマトリクス型ＥＬ表示装置の構
成を示す断面図。FIG. 12 is a cross-sectional view illustrating a structure of an active matrix EL display device.

【図１３】 電気器具の一例を示す図。FIG. 13 illustrates an example of an electric appliance.

【図１４】 アクティブマトリクス型表示装置の断面
図。FIG. 14 is a cross-sectional view of an active matrix display device.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｚ Ｈ０５Ｂ 33/14 ６１９Ｂ (72)発明者 石川 明 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 2H092 HA06 JA24 JB56 JB58 JB64 KA04 KA05 KA07 KB25 MA29 MA30 NA01 NA07 PA09 RA05 RA10 3K007 AB02 AB11 AB17 BA06 BB05 BB07 CB01 DA01 DB03 EA01 EB00 GA04 5C094 AA05 AA10 AA15 AA43 AA48 AA53 BA03 BA27 BA43 CA19 CA25 DA13 DB01 DB04 EA04 EA05 EA10 EB02 ED14 ED15 FA01 FA02 FB12 FB14 FB15 GB10 HA08 HA10 JA08 5F110 AA30 BB02 BB04 CC02 DD01 DD02 DD03 DD05 DD13 DD14 DD15 DD17 EE01 EE04 EE06 EE09 EE14 FF04 FF09 FF30 GG01 GG02 GG13 GG25 GG32 GG34 GG42 GG43 GG52 HJ01 HJ04 HJ12 HJ23 HL04 HL06 HL12 HL23 HM12 HM14 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN35 NN42 NN44 NN45 NN46 NN48 NN72 NN73 PP01 PP02 PP03 PP34 PP35 QQ11 QQ24 QQ25 QQ28 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. ⁷ Identification symbol FI theme coat ゛ (Reference) H01L 29/786 H01L 29/78 612Z H05B 33/14 619B (72) Inventor Akira Ishikawa 398 Hase, Atsugi-shi, Kanagawa Prefecture. Address Semiconductor Energy Laboratory Co., Ltd. F-term (reference) 2H092 HA06 JA24 JB56 JB58 JB64 KA04 KA05 KA07 KB25 MA29 MA30 NA01 NA07 PA09 RA05 RA10 3K007 AB02 AB11 AB17 BA06 BB05 BB07 CB01 DA01 DB03 EA01 EB00 A04 A15A15 A15 A15A48 A05 BA03 BA27 BA43 CA19 CA25 DA13 DB01 DB04 EA04 EA05 EA10 EB02 ED14 ED15 FA01 FA02 FB12 FB14 FB15 GB10 HA08 HA10 JA08 5F110 AA30 BB02 BB04 CC02 DD01 DD02 DD03 DD05 DD13 DD14 DD15 DD17 EE01 GG03 FF01 GG03 GG03 GG42 GG43 GG52 HJ01 HJ04 HJ12 HJ23 HL04 HL06 HL12 HL23 HM12 HM14 HM15 NN03 NN04 NN22 N N23 NN24 NN27 NN35 NN42 NN44 NN45 NN46 NN48 NN72 NN73 PP01 PP02 PP03 PP34 PP35 QQ11 QQ24 QQ25 QQ28

Claims (22)

【特許請求の範囲】[Claims] 【請求項１】絶縁表面上に形成された遮光膜と、 前記遮光膜上に形成された第一絶縁膜と、 前記第一絶縁膜上に形成され、ソース領域、ドレイン領
域及びチャネル形成領域を有する半導体膜と、 前記半導体膜上に形成された第二絶縁膜と、 前記第二絶縁膜上に形成されたゲート電極及び容量配線
とを有する表示装置において、 前記遮光膜と、前記ソース領域及び前記ドレイン領域の
一方と、前記容量配線とは重なって形成されていること
を特徴とする表示装置。A light-shielding film formed on an insulating surface; a first insulating film formed on the light-shielding film; a source region, a drain region, and a channel forming region formed on the first insulating film. In a display device comprising: a semiconductor film having: a second insulating film formed on the semiconductor film; a gate electrode and a capacitor wiring formed on the second insulating film; A display device, wherein one of the drain regions and the capacitor wiring are formed so as to overlap with each other. 【請求項２】請求項１において、前記第一絶縁膜の厚さ
は３００ｎｍ以下であることを特徴とする表示装置。2. The display device according to claim 1, wherein said first insulating film has a thickness of 300 nm or less. 【請求項３】請求項１において、前記遮光膜は、導電性
を有することを特徴とする表示装置。3. The display device according to claim 1, wherein the light-shielding film has conductivity. 【請求項４】請求項１において、画素電極に接続された
前記ソース領域及び前記ドレイン領域の一方は、他方よ
りも大きい面積を有することを特徴とする表示装置。4. The display device according to claim 1, wherein one of the source region and the drain region connected to a pixel electrode has an area larger than the other. 【請求項５】請求項１において、前記半導体膜と前記ゲ
ート電極に挟まれた前記第二絶縁膜は、前記半導体膜と
前記容量配線に挟まれた前記第二絶縁膜よりも厚いこと
を特徴とする表示装置。5. The semiconductor device according to claim 1, wherein the second insulating film sandwiched between the semiconductor film and the gate electrode is thicker than the second insulating film sandwiched between the semiconductor film and the capacitor wiring. Display device. 【請求項６】請求項１において、前記チャネル形成領域
は、前記遮光膜により遮光されることを特徴とする表示
装置。6. The display device according to claim 1, wherein the channel forming region is shielded from light by the light shielding film. 【請求項７】請求項１において、前記半導体膜はＬＤＤ
領域を有し、前記ＬＤＤ領域は前記遮光膜により遮光さ
れることを特徴とする表示装置。7. The semiconductor device according to claim 1, wherein the semiconductor film is an LDD.
A display device having a region, wherein the LDD region is shielded from light by the light-shielding film. 【請求項８】請求項１において、前記半導体膜はオフセ
ット領域を有し、前記オフセット領域は前記遮光膜によ
り遮光されることを特徴とする表示装置。8. The display device according to claim 1, wherein the semiconductor film has an offset region, and the offset region is shielded from light by the light shielding film. 【請求項９】絶縁表面上に形成された第一遮光膜と、 前記第一遮光膜上に形成された第一絶縁膜と、 前記第一絶縁膜上に形成された第二遮光膜と、 前記第二遮光膜上に形成された第二絶縁膜と、 前記第二絶縁膜上に形成され、ソース領域、ドレイン領
域及びチャネル形成領域を有する半導体膜と、 前記半導体膜上に形成された第三絶縁膜と、 前記第三絶縁膜上に形成されたゲート電極とを有する表
示装置において、 前記第二遮光膜と、前記ソース領域及び前記ドレイン領
域の一方は重なって形成されていることを特徴とする表
示装置。9. A first light-shielding film formed on an insulating surface, a first insulating film formed on the first light-shielding film, a second light-shielding film formed on the first insulating film, A second insulating film formed on the second light-shielding film; a semiconductor film formed on the second insulating film and having a source region, a drain region, and a channel formation region; and a second film formed on the semiconductor film. In a display device having three insulating films and a gate electrode formed on the third insulating film, the second light-shielding film and one of the source region and the drain region are formed so as to overlap with each other. Display device. 【請求項１０】絶縁表面上に形成された第一遮光膜と、 前記第一遮光膜上に形成された第一絶縁膜と、 前記第一絶縁膜上に形成された第二遮光膜と、 前記第二遮光膜上に形成された第二絶縁膜と、 前記第二絶縁膜上に形成され、ソース領域、ドレイン領
域及びチャネル形成領域を有する半導体膜と、 前記半導体膜上に形成された第三絶縁膜と、 前記第三絶縁膜上に形成されたゲート電極及び容量配線
とを有する表示装置において、 前記第二遮光膜と、前記ソース領域及び前記ドレイン領
域の一方と、前記容量配線とは重なって形成されている
ことを特徴とする表示装置。10. A first light-shielding film formed on an insulating surface, a first insulating film formed on the first light-shielding film, a second light-shielding film formed on the first insulating film, A second insulating film formed on the second light-shielding film; a semiconductor film formed on the second insulating film and having a source region, a drain region, and a channel formation region; and a second film formed on the semiconductor film. In a display device having three insulating films, and a gate electrode and a capacitor wire formed on the third insulating film, the second light-shielding film, one of the source region and the drain region, and the capacitor wire A display device which is formed to overlap. 【請求項１１】請求項９または請求項１０において、前
記第一絶縁膜の厚さは５００ｎｍ以上であることを特徴
とする表示装置。11. The display device according to claim 9, wherein said first insulating film has a thickness of 500 nm or more. 【請求項１２】請求項９または請求項１０において、前
記第二絶縁膜の厚さは３００ｎｍ以下であることを特徴
とする表示装置。12. The display device according to claim 9, wherein the thickness of the second insulating film is 300 nm or less. 【請求項１３】請求項９または請求項１０において、前
記第一遮光膜は、導電性を有することを特徴とする表示
装置。13. The display device according to claim 9, wherein the first light-shielding film has conductivity. 【請求項１４】請求項９または請求項１０において、前
記第二遮光膜は、導電性を有することを特徴とする表示
装置。14. The display device according to claim 9, wherein the second light-shielding film has conductivity. 【請求項１５】請求項９または請求項１０において、前
記第二遮光膜は、画素電極に接続された前記ソース領域
及び前記ドレイン領域の一方のみと重なって形成されて
いることを特徴とする表示装置。15. The display according to claim 9, wherein the second light-shielding film is formed so as to overlap with only one of the source region and the drain region connected to a pixel electrode. apparatus. 【請求項１６】請求項９または請求項１０において、画
素電極に接続された前記ソース領域及び前記ドレイン領
域の一方は、他方よりも大きい面積を有することを特徴
とする表示装置。16. The display device according to claim 9, wherein one of the source region and the drain region connected to a pixel electrode has a larger area than the other. 【請求項１７】請求項９または請求項１０において、前
記第一遮光膜は、ゲート信号線であることを特徴とする
表示装置。17. The display device according to claim 9, wherein the first light shielding film is a gate signal line. 【請求項１８】請求項９において、前記半導体膜と前記
ゲート電極に挟まれた前記第三絶縁膜は、前記半導体膜
と前記容量配線に挟まれた前記第三絶縁膜よりも厚いこ
とを特徴とする表示装置。18. The semiconductor device according to claim 9, wherein the third insulating film sandwiched between the semiconductor film and the gate electrode is thicker than the third insulating film sandwiched between the semiconductor film and the capacitor wiring. Display device. 【請求項１９】請求項９または請求項１０において、前
記チャネル形成領域は、前記第１遮光膜及び前記第二遮
光膜により遮光されることを特徴とする表示装置。19. The display device according to claim 9, wherein the channel forming region is shielded from light by the first light-shielding film and the second light-shielding film. 【請求項２０】請求項９または請求項１０において、前
記半導体膜はＬＤＤ領域を有し、前記ＬＤＤ領域は前記
第１遮光膜及び前記第二遮光膜により遮光されることを
特徴とする表示装置。20. The display device according to claim 9, wherein the semiconductor film has an LDD region, and the LDD region is shielded from light by the first light-shielding film and the second light-shielding film. . 【請求項２１】請求項９または請求項１０において、前
記半導体膜はオフセット領域を有し、前記オフセット領
域は前記第１遮光膜及び前記第二遮光膜により遮光され
ることを特徴とする表示装置。21. The display device according to claim 9, wherein the semiconductor film has an offset region, and the offset region is shielded from light by the first light-shielding film and the second light-shielding film. . 【請求項２２】請求項１乃至請求項２１のいずれか一項
に記載の表示装置を用いることを特徴とする電子機器。22. An electronic apparatus using the display device according to any one of claims 1 to 21.