JP2008224978A - Semiconductor device and manufacturing method of semiconductor device - Google Patents

Semiconductor device and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2008224978A
JP2008224978A JP2007062266A JP2007062266A JP2008224978A JP 2008224978 A JP2008224978 A JP 2008224978A JP 2007062266 A JP2007062266 A JP 2007062266A JP 2007062266 A JP2007062266 A JP 2007062266A JP 2008224978 A JP2008224978 A JP 2008224978A
Authority
JP
Japan
Prior art keywords
film
metal
metal oxide
oxide film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007062266A
Other languages
Japanese (ja)
Inventor
Hiroyuki Shimada
浩行 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007062266A priority Critical patent/JP2008224978A/en
Publication of JP2008224978A publication Critical patent/JP2008224978A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technique for suppressing diffusion of foreign matters such as metal atoms without deteriorating a light shielding property in a semiconductor device having a light shielding film. <P>SOLUTION: A semiconductor device (1) includes a substrate (10), a semiconductor element (12), a metal film (14) disposed between the substrate and the semiconductor element, a metal oxide film (16) disposed between the metal film and the semiconductor element, and an insulating film (18) disposed between the metal oxide film and the semiconductor element. The metal film is a film containing a transition metal or aluminum, and the metal oxide film is a film resulting from oxidation of the same kind of metals as the metal film. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体膜を含んで構成される半導体素子（例えば、薄膜トランジスタ等）を備える半導体装置とその製造方法、並びに当該半導体装置を含んで構成される電気光学装置（例えば、液晶装置等）に関する。   The present invention relates to a semiconductor device including a semiconductor element including a semiconductor film (for example, a thin film transistor), a manufacturing method thereof, and an electro-optical device (for example, a liquid crystal device) including the semiconductor device. .

特開２００３−２７０６６３号公報（特許文献１）には、スイッチング素子としての電界効果型トランジスタへの光入力による電気特性の変動（オフリークの増大等）を抑制するために、電界効果型トランジスタの下方位置および電界効果型トランジスタの上方位置の少なくとも一方に遮光層を配置するとともに、電界効果型トランジスタのゲート配線層とメタル配線層との間に中間遮光膜を配置することが提案されている。   Japanese Patent Application Laid-Open No. 2003-270663 (Patent Document 1) describes a lower part of a field effect transistor in order to suppress a change in electrical characteristics (such as an increase in off-leakage) due to light input to the field effect transistor as a switching element. It has been proposed to arrange a light shielding layer at least one of the position and the position above the field effect transistor, and to arrange an intermediate light shielding film between the gate wiring layer and the metal wiring layer of the field effect transistor.

上記のような構造を実現する遮光層としては、特にタンタル膜等の金属膜が好適に用いられる。シリコン膜やシリサイド膜などに比較し、より遮光性に優れるからである。しかしながら、タンタル膜等を遮光層に用いた場合、その後のトランジスタ等の素子製造の過程において高温のプロセス処理を経ると、遮光層の金属原子が拡散してトランジスタ等の素子まで到達し、素子特性に悪影響を及ぼす場合がある。   A metal film such as a tantalum film is particularly preferably used as the light-shielding layer that realizes the above structure. This is because it is more excellent in light shielding properties than a silicon film or a silicide film. However, when a tantalum film or the like is used for the light shielding layer, the metal atoms in the light shielding layer diffuse to reach the element such as a transistor after high-temperature process in the process of manufacturing the element such as a transistor. May be adversely affected.

特開２００３−２７０６６３号公報JP 2003-270663 A

そこで本発明は、遮光膜を有する半導体装置において、遮光性を低下させずに金属原子等の異物の拡散を抑制する技術を提供することを１つの目的とする。   Accordingly, an object of the present invention is to provide a technique for suppressing the diffusion of foreign matters such as metal atoms without reducing the light shielding property in a semiconductor device having a light shielding film.

本発明に係る半導体装置は、
基板と、
半導体素子と、
上記基板と上記半導体素子との間に配置された金属膜と、
上記金属膜と上記半導体素子との間に配置された第１の金属酸化膜と、
上記第１の金属酸化膜と上記半導体素子との間に配置された絶縁膜と、
を含み、
上記金属膜は遷移金属又はアルミニウムを含む膜であり、上記第１の金属酸化膜は上記金属膜と同種の金属が酸化した膜である、ことを特徴とする。
ここで、上記基板とは、例えば石英基板であり、上記絶縁膜とは、例えば酸化シリコン膜である。また、上記半導体素子とは、例えばトランジスタやダイオード等の能動素子、あるいは抵抗素子や容量素子等の受動素子である。 A semiconductor device according to the present invention includes:
A substrate,
A semiconductor element;
A metal film disposed between the substrate and the semiconductor element;
A first metal oxide film disposed between the metal film and the semiconductor element;
An insulating film disposed between the first metal oxide film and the semiconductor element;
Including
The metal film is a film containing transition metal or aluminum, and the first metal oxide film is a film formed by oxidizing the same kind of metal as the metal film.
Here, the substrate is, for example, a quartz substrate, and the insulating film is, for example, a silicon oxide film. The semiconductor element is, for example, an active element such as a transistor or a diode, or a passive element such as a resistance element or a capacitor element.

係る構成によれば、金属膜よりも半導体素子に近い側に金属酸化膜を設けることにより、金属膜からの金属原子の拡散が抑制される。また、相対的に半導体素子から遠い基板側に配置された金属膜により、必要十分な遮光性能が得られる。従って、遮光膜を有する半導体装置において、遮光性を低下させずに金属原子等の異物の拡散を抑制することが可能となる。また、金属酸化膜として金属膜と同種の金属が酸化した膜を採用することにより、例えば陽極酸化法など種々の酸化処理法を用いて、金属膜と強固に接合した金属酸化膜が得られやすい利点が得られる。   According to such a configuration, by providing the metal oxide film closer to the semiconductor element than the metal film, diffusion of metal atoms from the metal film is suppressed. Moreover, the necessary and sufficient light shielding performance can be obtained by the metal film disposed on the substrate side relatively far from the semiconductor element. Therefore, in a semiconductor device having a light shielding film, it is possible to suppress the diffusion of foreign matters such as metal atoms without deteriorating the light shielding property. Further, by employing a film in which the same kind of metal as the metal film is oxidized as the metal oxide film, a metal oxide film that is firmly bonded to the metal film can be easily obtained by using various oxidation treatment methods such as anodization. Benefits are gained.

前記金属膜は複数種の遷移金属を含む合金膜であってもよい。   The metal film may be an alloy film containing a plurality of types of transition metals.

金属膜として合金膜を利用することもできる。合金膜は、その組成により融点等の物性を適宜選択することが可能となる利点がある。   An alloy film can also be used as the metal film. The alloy film has an advantage that physical properties such as a melting point can be appropriately selected depending on its composition.

上記第１の金属酸化膜は、上記金属膜の上記半導体素子と対向した面（表面）に接した部位を有することが好ましい。   The first metal oxide film preferably has a portion in contact with a surface (surface) of the metal film facing the semiconductor element.

半導体素子と対向した面が金属酸化膜と接し、当該金属酸化膜によって覆われることにより、金属膜からの金属原子等の異物の拡散を相当程度抑制できる。   When the surface facing the semiconductor element is in contact with the metal oxide film and is covered with the metal oxide film, diffusion of foreign substances such as metal atoms from the metal film can be suppressed to a considerable extent.

上記第１の金属酸化膜は、上記金属膜の側面と接した部位を更に有することも好ましい。   The first metal oxide film preferably further has a portion in contact with the side surface of the metal film.

これにより、金属膜の側面が金属酸化膜と接し、当該金属酸化膜によって覆われることにより、金属膜からの金属原子等の異物の拡散を一層抑制することが可能となる。   As a result, the side surface of the metal film is in contact with the metal oxide film and is covered with the metal oxide film, thereby further suppressing the diffusion of foreign substances such as metal atoms from the metal film.

また、上記金属膜と上記基板との間に配置された第２の金属酸化膜を更に含み、この第２の金属酸化膜が上記金属膜と同種の金属が酸化した膜であることも好ましい。   It is also preferable that the second metal oxide film further includes a second metal oxide film disposed between the metal film and the substrate, and the second metal oxide film is a film formed by oxidizing the same kind of metal as the metal film.

これにより、金属膜からの金属原子等の異物の拡散をより一層抑制することが可能となる。   Thereby, it becomes possible to further suppress the diffusion of foreign substances such as metal atoms from the metal film.

また、上記第２の金属酸化膜は、上記金属膜の上記基板と対向した面と接していることも好ましい。   The second metal oxide film is preferably in contact with the surface of the metal film facing the substrate.

金属膜の基板と対向する側の面（裏面）についても金属酸化膜と接し、当該金属酸化膜によって覆われることにより、金属原子等の拡散防止効果をより一層高めることが可能となる。   The surface of the metal film facing the substrate (back surface) is also in contact with the metal oxide film and is covered with the metal oxide film, whereby the effect of preventing diffusion of metal atoms and the like can be further enhanced.

本発明に係る半導体装置の製造方法は、基板上に配置された半導体素子を含む半導体装置の製造方法であって、
（ａ）遷移金属又はアルミニウムからなる金属膜を上記基板上に形成すること、
（ｂ）上記金属膜に酸化処理を施すことにより、上記金属膜の上面に金属酸化膜を形成すること、
（ｃ）上記金属膜および上記金属酸化膜を所定形状に整形すること、
（ｄ）上記整形後の上記金属膜および上記金属酸化膜を覆う絶縁膜を上記基板上に形成すること、
（ｅ）上記絶縁膜上に上記半導体素子を形成すること、
を含む。 A method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device including a semiconductor element disposed on a substrate,
(A) forming a metal film made of transition metal or aluminum on the substrate;
(B) forming a metal oxide film on the upper surface of the metal film by subjecting the metal film to an oxidation treatment;
(C) shaping the metal film and the metal oxide film into a predetermined shape;
(D) forming an insulating film covering the metal film and the metal oxide film after the shaping on the substrate;
(E) forming the semiconductor element on the insulating film;
including.

本発明に係る他の半導体装置の製造方法は、基板上に配置された半導体素子を含む半導体装置の製造方法であって、
（ａ）遷移金属又はアルミニウムからなる金属膜を上記基板上に形成すること、
（ｂ）上記金属膜を所定形状に整形すること、
（ｃ）上記金属膜に酸化処理（例えば、陽極酸化処理）を施すことにより、上記金属膜の上面および側面に金属酸化膜を形成すること、
（ｄ）上記金属膜および上記金属酸化膜を覆う絶縁膜を上記基板上に形成すること、
（ｅ）上記絶縁膜上に上記半導体素子を形成すること、
を含む。 Another method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device including a semiconductor element disposed on a substrate,
(A) forming a metal film made of transition metal or aluminum on the substrate;
(B) shaping the metal film into a predetermined shape;
(C) forming a metal oxide film on the upper surface and side surfaces of the metal film by subjecting the metal film to an oxidation treatment (for example, anodization treatment);
(D) forming an insulating film covering the metal film and the metal oxide film on the substrate;
(E) forming the semiconductor element on the insulating film;
including.

本発明に係る他の半導体装置の製造方法は、基板上に配置された半導体素子を含む半導体装置の製造方法であって、
（ａ）遷移金属又はアルミニウムからなる第１の金属膜を上記基板上に形成すること、
（ｂ）上記第１の金属膜に酸化処理（例えば、陽極酸化処理）を施すことにより、上記第１の金属膜を第１の金属酸化膜に変換すること、
（ｃ）遷移金属又はアルミニウムからなり上記第１の金属酸化膜を覆う第２の金属膜を上記基板上に形成すること、
（ｄ）上記第２の金属膜に酸化処理（例えば、陽極酸化処理）を施すことにより、上記第２の金属膜の上面に第２の金属酸化膜を形成すること、
（ｅ）上記第１の金属酸化膜、上記第２の金属膜および上記第２の金属酸化膜を所定形状に整形すること、
（ｆ）上記整形後の上記第１の金属膜、上記第２の金属膜および上記第２の金属酸化膜を覆う絶縁膜を形成すること、
（ｇ）上記絶縁膜上に上記半導体素子を形成すること、
を含む。 Another method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device including a semiconductor element disposed on a substrate,
(A) forming a first metal film made of a transition metal or aluminum on the substrate;
(B) converting the first metal film into a first metal oxide film by subjecting the first metal film to an oxidation treatment (for example, anodization treatment);
(C) forming a second metal film made of a transition metal or aluminum and covering the first metal oxide film on the substrate;
(D) forming a second metal oxide film on the upper surface of the second metal film by subjecting the second metal film to an oxidation treatment (for example, anodizing treatment);
(E) shaping the first metal oxide film, the second metal film, and the second metal oxide film into a predetermined shape;
(F) forming an insulating film covering the first metal film, the second metal film, and the second metal oxide film after the shaping;
(G) forming the semiconductor element on the insulating film;
including.

本発明に係る他の半導体装置の製造方法は、基板上に配置された半導体素子を含む半導体装置の製造方法であって、
（ａ）遷移金属又はアルミニウムからなる第１の金属膜を上記基板上に形成すること、
（ｂ）上記第１の金属膜を所定形状に整形すること、
（ｃ）上記整形後の上記第１の金属膜に酸化処理（例えば、陽極酸化処理）を施すことにより、上記第１の金属膜を第１の金属酸化膜に変換すること、
（ｄ）遷移金属又はアルミニウムからなり上記第１の金属酸化膜を覆う第２の金属膜を上記基板上に形成すること、
（ｅ）上記第２の金属膜を所定形状に整形すること、
（ｆ）上記整形後の上記第２の金属膜に酸化処理（例えば、陽極酸化処理）を施すことにより、上記第２の金属膜の上面および側面に第２の金属酸化膜を形成すること、
（ｇ）上記第１の金属酸化膜、上記第２の金属膜および上記第２の金属酸化膜を覆う絶縁膜を上記基板上に形成すること、
（ｈ）上記絶縁膜上に上記半導体素子を形成すること、
を含む。 Another method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device including a semiconductor element disposed on a substrate,
(A) forming a first metal film made of a transition metal or aluminum on the substrate;
(B) shaping the first metal film into a predetermined shape;
(C) converting the first metal film into a first metal oxide film by subjecting the first metal film after the shaping to an oxidation treatment (for example, anodization treatment);
(D) forming a second metal film made of a transition metal or aluminum and covering the first metal oxide film on the substrate;
(E) shaping the second metal film into a predetermined shape;
(F) forming a second metal oxide film on the upper surface and side surfaces of the second metal film by subjecting the second metal film after the shaping to an oxidation treatment (for example, anodization treatment);
(G) forming an insulating film covering the first metal oxide film, the second metal film, and the second metal oxide film on the substrate;
(H) forming the semiconductor element on the insulating film;
including.

上記いずれかの製造方法によれば、本発明に係る半導体装置を効率よく製造することができる。   According to any one of the above manufacturing methods, the semiconductor device according to the present invention can be efficiently manufactured.

以下、本発明の実施の形態について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

（実施形態１）
図１は、本実施形態に係る半導体装置の構造を示す模式断面図である。図１に示す本実施形態の半導体装置１は、基板１０と、この基板１０上に配置された半導体素子としての薄膜トランジスタ１２と、金属膜１４と、金属酸化膜１６と、絶縁膜１８と、を含むものである。基板１０は、例えば石英基板である。なお、ここでは半導体素子１２の一例として能動素子の１つである薄膜トランジスタを例示しているが、半導体素子はこれに限定されるものではない。半導体素子１２は、半導体膜を用いて構成されるものであれば、他の能動素子（薄膜ダイオード等）であってもよく、抵抗素子や容量素子等の受動素子であってもよい。 (Embodiment 1)
FIG. 1 is a schematic cross-sectional view showing the structure of the semiconductor device according to this embodiment. A semiconductor device 1 according to this embodiment shown in FIG. 1 includes a substrate 10, a thin film transistor 12 as a semiconductor element disposed on the substrate 10, a metal film 14, a metal oxide film 16, and an insulating film 18. Is included. The substrate 10 is, for example, a quartz substrate. Here, a thin film transistor which is one of active elements is illustrated as an example of the semiconductor element 12, but the semiconductor element is not limited to this. The semiconductor element 12 may be another active element (such as a thin film diode) as long as it is configured using a semiconductor film, or may be a passive element such as a resistance element or a capacitance element.

薄膜トランジスタ１２は、半導体膜（半導体層）２０と、絶縁膜（ゲート絶縁膜）２２と、ゲート電極２４と、を含んで構成されている。半導体膜２０は、ゲート電極２４と重畳して配置される活性層（活性領域）２６と、この活性層２６の両側に配置されるイオン注入層（ソース／ドレイン領域）２８、３０と、を含む。半導体膜２０は、例えばアモルファスシリコン膜或いは多結晶シリコン膜（ポリシリコン膜）である。ＳＯＩ技術を用いて、単結晶シリコン膜を利用することもできる。イオン注入層２８、３０は、この半導体膜２０に対して不純物イオン（不純物元素）を注入することによって形成される。活性層２６は、ゲート電極２４に対する電圧の印加により、チャネル領域が形成されるものである。   The thin film transistor 12 includes a semiconductor film (semiconductor layer) 20, an insulating film (gate insulating film) 22, and a gate electrode 24. The semiconductor film 20 includes an active layer (active region) 26 disposed so as to overlap the gate electrode 24, and ion implantation layers (source / drain regions) 28 and 30 disposed on both sides of the active layer 26. . The semiconductor film 20 is, for example, an amorphous silicon film or a polycrystalline silicon film (polysilicon film). A single crystal silicon film can also be used by using SOI technology. The ion implantation layers 28 and 30 are formed by implanting impurity ions (impurity elements) into the semiconductor film 20. The active layer 26 has a channel region formed by applying a voltage to the gate electrode 24.

金属膜１４は、基板１０と薄膜トランジスタ１２との間に配置されている。より詳細には、金属膜１４は、基板１０の表面に接して形成され、かつ所定形状にパターニングされている。金属膜１４の厚みは適宜決定されるものであり、例えば１００ｎｍ程度である。この金属膜１４として、本実施形態では遷移金属あるいはアルミニウム（Ａｌ）膜など、陽極酸化（あるいは熱酸化）を行うことが可能な材料からなる膜が用いられる。ここで、遷移金属（遷移元素）とは上記したように元素周期律表において３族〜１１族の間に属するものをいい、代表的なものとしてはＴｉ（チタン）、Ｔａ（タンタル）などが挙げられる。なお、他の遷移金属としては、Ｓｃ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｈｆ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、ランタノイド、アクチノイドがある。また、金属膜１４として、上記の遷移金属を複数種含んだ合金膜を利用してもよい。   The metal film 14 is disposed between the substrate 10 and the thin film transistor 12. More specifically, the metal film 14 is formed in contact with the surface of the substrate 10 and is patterned into a predetermined shape. The thickness of the metal film 14 is appropriately determined and is, for example, about 100 nm. In this embodiment, a film made of a material that can be anodized (or thermally oxidized) such as a transition metal or an aluminum (Al) film is used as the metal film 14. Here, as described above, the transition metal (transition element) means a material belonging to the group 3 to group 11 in the periodic table of elements, and typical examples include Ti (titanium), Ta (tantalum), and the like. Can be mentioned. Other transition metals include Sc, V, Cr, Mn, Fe, Co, Ni, Cu, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Hf, W, Re, Os. Ir, Pt, Au, lanthanoids and actinoids. Further, as the metal film 14, an alloy film containing a plurality of kinds of the above transition metals may be used.

金属酸化膜（第１の金属酸化膜）１６は、金属膜１４と薄膜トランジスタ１２との間に配置されている。より詳細には、金属酸化膜１６は、金属膜１４の薄膜トランジスタ１２と対向した面に接して形成され、当該対向面を覆っている。金属酸化膜１６の厚みは適宜決定されるものであり、例えば１００ｎｍ程度である。この金属酸化膜１６は、金属膜１４と同種の金属が酸化した膜である。この金属酸化膜１６は、例えば金属膜１４の表層部を陽極酸化させることによって形成される。この場合、金属膜１４が遷移金属の１つであるタンタル膜であれば金属酸化膜１６はタンタル酸化膜（Ｔａ2Ｏ5膜）となり、金属膜１４がアルミニウム膜であれば金属酸化膜１６は酸化アルミニウム膜となる。 The metal oxide film (first metal oxide film) 16 is disposed between the metal film 14 and the thin film transistor 12. More specifically, the metal oxide film 16 is formed in contact with the surface of the metal film 14 facing the thin film transistor 12 and covers the facing surface. The thickness of the metal oxide film 16 is appropriately determined and is, for example, about 100 nm. The metal oxide film 16 is a film obtained by oxidizing the same kind of metal as the metal film 14. The metal oxide film 16 is formed, for example, by anodizing the surface layer portion of the metal film 14. In this case, if the metal film 14 is a tantalum film which is one of transition metals, the metal oxide film 16 becomes a tantalum oxide film (Ta 2 O 5 film), and if the metal film 14 is an aluminum film, the metal oxide film 16 becomes It becomes an aluminum oxide film.

絶縁膜１８は、例えば酸化シリコン膜である。この絶縁膜１８は、図示のように金属膜１４および金属酸化膜１６と薄膜トランジスタ１２との間に配置される。絶縁膜１８の厚みは適宜決定されるものであり、例えば３００ｎｍ程度である。   The insulating film 18 is a silicon oxide film, for example. The insulating film 18 is disposed between the metal film 14 and the metal oxide film 16 and the thin film transistor 12 as shown in the figure. The thickness of the insulating film 18 is appropriately determined and is, for example, about 300 nm.

上記構成の半導体装置１においては、金属膜１４により十分な遮光性が得られ、薄膜トランジスタ１２への光入射を防ぐことができる。また、この金属膜１４と薄膜トランジスタ１２との間に配置された金属酸化膜１６による拡散防止効果により、金属膜１４から金属元素が拡散し、薄膜トランジスタ１２へ悪影響を及ぼすことを抑制できる。すなわち、本実施形態の構成によれば、遮光性と拡散防止効果とを両立できる。   In the semiconductor device 1 configured as described above, the metal film 14 can provide sufficient light shielding properties and can prevent light from entering the thin film transistor 12. Further, the diffusion preventing effect by the metal oxide film 16 disposed between the metal film 14 and the thin film transistor 12 can suppress the metal element from diffusing from the metal film 14 and adversely affecting the thin film transistor 12. That is, according to the configuration of the present embodiment, both the light shielding property and the diffusion preventing effect can be achieved.

図２は、半導体装置の他の構成例を示す模式断面図である。図２に示す半導体装置１ａは上記図１に示した半導体装置１に対して、更に絶縁膜３２、３８、金属膜３４および金属酸化膜３６を付加したものである。これら以外の両者に共通する構成要素については相互に同一の符号を付し、詳細な説明は省略する。絶縁膜３２および絶縁膜３８は、それぞれ、例えば酸化シリコン膜である。また、金属膜３４は上記の金属膜１４と同様のものである。金属酸化膜３６は上記の金属酸化膜１６と同様のものである。図２に示す半導体装置１ａのように、半導体素子１２の上方にも金属膜３４および金属酸化膜３６からなる遮光膜を配置することにより、遮光性を更に向上させることができる。   FIG. 2 is a schematic cross-sectional view illustrating another configuration example of the semiconductor device. A semiconductor device 1a shown in FIG. 2 is obtained by further adding insulating films 32 and 38, a metal film 34, and a metal oxide film 36 to the semiconductor device 1 shown in FIG. Constituent elements common to both other than these are given the same reference numerals, and detailed description thereof will be omitted. The insulating film 32 and the insulating film 38 are each a silicon oxide film, for example. The metal film 34 is the same as the metal film 14 described above. The metal oxide film 36 is the same as the metal oxide film 16 described above. As in the semiconductor device 1a shown in FIG. 2, the light shielding property can be further improved by disposing the light shielding film composed of the metal film 34 and the metal oxide film 36 above the semiconductor element 12 as well.

本実施形態に係る半導体装置は上記のような構成を有しており、次に、この半導体装置を製造する方法の好適な一例について説明する。図３および図４は、本実施形態に係る半導体装置の製造方法を示す模式断面図である。   The semiconductor device according to the present embodiment has the above-described configuration. Next, a preferred example of a method for manufacturing the semiconductor device will be described. 3 and 4 are schematic cross-sectional views illustrating the method for manufacturing the semiconductor device according to the present embodiment.

まず、基板１０上に金属膜５０を形成する（図３（Ａ））。ここで金属膜とは、上記のように遷移金属又はアルミニウムからなる膜とする。例えば本実施形態では、金属膜５０としてタンタル膜を形成する。タンタル膜は、例えばＤＣスパッタ装置を用いて形成できる。このときのプロセス条件は適宜設定される。例えば、基板温度を４００℃、ＤＣ電力を７ｋＷ、キセノン（Ｘｅ）流量を５０ｓｃｃｍ、圧力（真空度）を１Ｐａと設定することができる。   First, the metal film 50 is formed over the substrate 10 (FIG. 3A). Here, the metal film is a film made of transition metal or aluminum as described above. For example, in this embodiment, a tantalum film is formed as the metal film 50. The tantalum film can be formed using, for example, a DC sputtering apparatus. The process conditions at this time are set as appropriate. For example, the substrate temperature can be set to 400 ° C., the DC power to 7 kW, the xenon (Xe) flow rate to 50 sccm, and the pressure (degree of vacuum) to 1 Pa.

次に、基板１０上の金属膜５０に対して酸化処理を施すことにより、この金属膜５０の上面（表層部）に金属酸化膜５２を形成する（図３（Ｂ））。酸化処理とは、例えば陽極酸化を施すことをいう。その場合、陽極化成装置を用いて金属膜５０に陽極酸化を行う。このときのプロセス条件は適宜設定される。例えば、化成液としてクエン酸０．１％溶液を用い、電流密度を０．１ｍＡ／ｃｍ2とする。処理時間を適宜コントロールすることにより、金属膜５０の全量は酸化せず、表層部が所定厚さ（本例では１００ｎｍ程度）だけ酸化するまで陽極酸化を行う。それにより、非常に緻密であり、金属膜５０と強固に結合した金属酸化膜５２が得られる。よって、金属膜５０を構成する原子が拡散するおそれは非常に小さくなる。また、酸素原子も内部に拡散しにくいので、金属膜５０が酸素原子と反応してその厚みが薄くなり遮光能力が低下することもほとんどない。このため、この金属膜５０を整形して得られる金属膜１４を遮光膜として薄膜トランジスタ１２のごく近傍に配置することにより当該遮光膜による遮光効果を向上させても、後述する薄膜トランジスタ１２の形成工程において悪影響が生じることが極めて少ない。従来、一般的に使われていたシリサイドの遮光膜に比べて十分な遮光性を安定的に維持可能となる。 Next, the metal film 50 on the substrate 10 is oxidized to form a metal oxide film 52 on the upper surface (surface layer portion) of the metal film 50 (FIG. 3B). The oxidation treatment refers to, for example, anodizing. In that case, the metal film 50 is anodized using an anodizing apparatus. The process conditions at this time are set as appropriate. For example, a 0.1% citric acid solution is used as the chemical conversion solution, and the current density is 0.1 mA / cm 2 . By appropriately controlling the processing time, the entire amount of the metal film 50 is not oxidized, and anodic oxidation is performed until the surface layer portion is oxidized by a predetermined thickness (about 100 nm in this example). As a result, a metal oxide film 52 that is very dense and is firmly bonded to the metal film 50 is obtained. Therefore, the possibility that the atoms constituting the metal film 50 diffuse is very small. In addition, since oxygen atoms are also difficult to diffuse inside, the metal film 50 reacts with the oxygen atoms to reduce its thickness and hardly reduce the light shielding ability. For this reason, even if the light shielding effect of the light shielding film is improved by arranging the metal film 14 obtained by shaping the metal film 50 as a light shielding film in the very vicinity of the thin film transistor 12, Very few adverse effects occur. Compared to the conventionally used silicide light-shielding film, sufficient light-shielding performance can be stably maintained.

次に、金属膜５０および金属酸化膜５２を所定形状に整形する（図３（Ｃ））。それにより、図示のように金属膜１４および金属酸化膜１６が得られる。このときの形状は任意に決めることができるが、後に形成される薄膜トランジスタ１２の形成領域と重畳することが望ましい。特に、少なくとも後述する半導体膜２０の全体と重畳するように形状を設定することが望ましい。整形（パターニング）の具体的手段としては、例えばＣＦ4ガスを用いたドライエッチングを用いることができる。 Next, the metal film 50 and the metal oxide film 52 are shaped into a predetermined shape (FIG. 3C). Thereby, the metal film 14 and the metal oxide film 16 are obtained as shown in the figure. Although the shape at this time can be determined arbitrarily, it is desirable to overlap with a formation region of a thin film transistor 12 to be formed later. In particular, it is desirable to set the shape so as to overlap at least the entire semiconductor film 20 described later. As a specific means of shaping (patterning), for example, dry etching using CF 4 gas can be used.

次に、整形後に得られた金属膜１４および金属酸化膜１６を覆う絶縁膜１８を基板１０上に形成する（図３（Ｄ））。絶縁膜１８としては、上記の酸化シリコン膜や、それ以外にも窒化シリコン膜や酸化窒化シリコン膜など適宜採用することができる。一例として、本実施形態では絶縁膜１８として酸化シリコン膜を形成する。このときのプロセス条件は適宜設置される。例えば、プラズマ励起化学気相堆積法（ＰＥＣＶＤ法）によって酸化シリコン膜を形成することができる。膜厚は上記のように例えば３００ｎｍ程度とする。上記のように金属膜１４と強固に結合した金属酸化膜１６を設けることにより、金属膜１４からの金属原子の拡散が抑制されるので、遮光膜としての金属膜１４と半導体素子としての薄膜トランジスタ１２とを隔離する絶縁膜１８の厚みを従来に比較してより薄くすることが可能になる。なお、絶縁膜を上記のＰＥＣＶＤ法などによって適宜成膜した後に、酸化膜ＣＭＰ（化学的機械的研磨）装置によって研磨し、平坦化することも好ましい。それにより、絶縁膜を一旦厚く形成した後にその厚みを調整することができるので、より良好な絶縁膜が得られる。また、絶縁膜の表面の平坦性が向上することにより、後の工程において半導体素子を形成する際に都合がよい。   Next, an insulating film 18 covering the metal film 14 and the metal oxide film 16 obtained after shaping is formed on the substrate 10 (FIG. 3D). As the insulating film 18, a silicon nitride film, a silicon nitride film, a silicon oxynitride film, or the like can be used as appropriate. As an example, in this embodiment, a silicon oxide film is formed as the insulating film 18. The process conditions at this time are set as appropriate. For example, the silicon oxide film can be formed by a plasma enhanced chemical vapor deposition method (PECVD method). The film thickness is, for example, about 300 nm as described above. By providing the metal oxide film 16 firmly bonded to the metal film 14 as described above, diffusion of metal atoms from the metal film 14 is suppressed, so that the metal film 14 serving as a light shielding film and the thin film transistor 12 serving as a semiconductor element. It is possible to make the thickness of the insulating film 18 that isolates the thickness of the insulating film 18 thinner than in the prior art. It is also preferable that the insulating film is appropriately formed by the above PECVD method or the like and then polished and planarized by an oxide film CMP (Chemical Mechanical Polishing) apparatus. As a result, the thickness of the insulating film can be adjusted after the insulating film is once formed thick, so that a better insulating film can be obtained. Further, the flatness of the surface of the insulating film is improved, which is convenient when a semiconductor element is formed in a later process.

次に、絶縁膜１８上に半導体膜２０を形成し（図４（Ａ））、更に絶縁膜２２、ゲート電極２４を形成し、かつ半導体膜２０に対してゲート電極２４を介してイオン打ち込みを行うことにより、自己整合的に活性層２６および各イオン注入層２８、３０を形成する。それにより、半導体素子としての薄膜トランジスタ１２が形成される（図４（Ｂ））。これらの工程におけるより具体的なプロセス条件等については広く一般的に知られた技術を適宜採用することが可能であり（例えば上記の特許文献１参照）、ここではより詳細な説明については割愛する。以上により、本実施形態に係る半導体装置１が得られる。   Next, a semiconductor film 20 is formed over the insulating film 18 (FIG. 4A), an insulating film 22 and a gate electrode 24 are further formed, and ions are implanted into the semiconductor film 20 through the gate electrode 24. As a result, the active layer 26 and the ion implantation layers 28 and 30 are formed in a self-aligned manner. Thus, a thin film transistor 12 as a semiconductor element is formed (FIG. 4B). For more specific process conditions and the like in these steps, it is possible to appropriately adopt a widely known technique (see, for example, Patent Document 1 above), and a more detailed description is omitted here. . As described above, the semiconductor device 1 according to the present embodiment is obtained.

また、薄膜トランジスタ１２を覆う絶縁膜３２を形成し、その後に当該絶縁膜３２上に金属膜３４、金属酸化膜３６を形成し、更にこれらの金属膜３４、金属酸化膜３６を覆う絶縁膜３８を絶縁膜３２上に形成することにより、薄膜トランジスタ１２の上下（積層方向）のそれぞれに遮光膜が配置された半導体装置１ａが得られる（図４（Ｃ））。絶縁膜３２、３８の各々の形成方法は上記絶縁膜１８の場合と同様であるので、ここでは詳細な説明を割愛する。また、金属膜３４、金属酸化膜３６の各々の形成方法は上記の金属膜１４、金属酸化膜１６の場合と同様であるので、ここでは詳細な説明を割愛する。   Further, an insulating film 32 covering the thin film transistor 12 is formed, and then a metal film 34 and a metal oxide film 36 are formed on the insulating film 32, and further an insulating film 38 covering the metal film 34 and the metal oxide film 36 is formed. By forming the insulating film 32 on the insulating film 32, the semiconductor device 1a in which the light shielding films are arranged on the upper and lower sides (stacking direction) of the thin film transistor 12 is obtained (FIG. 4C). Since the formation method of each of the insulating films 32 and 38 is the same as that in the case of the insulating film 18, a detailed description is omitted here. Further, the formation method of each of the metal film 34 and the metal oxide film 36 is the same as that in the case of the metal film 14 and the metal oxide film 16 described above, and therefore, detailed description thereof is omitted here.

（実施形態２）
図５は、本実施形態に係る半導体装置の構造を示す模式断面図である。図５に示す本実施形態の半導体装置１ｂは、上述した実施形態１に係る半導体装置１（図１参照）とほぼ同様の構成を有しており、金属膜１４を覆って配置される金属酸化膜１６ｂの形状に相違点がある。実施形態１に係る半導体装置１と本実施形態の半導体装置１ｂの両者に共通する構成要素については相互に同一の符号を付したうえ、それらの詳細な説明については省略する。 (Embodiment 2)
FIG. 5 is a schematic cross-sectional view showing the structure of the semiconductor device according to the present embodiment. The semiconductor device 1b of the present embodiment shown in FIG. 5 has substantially the same configuration as the semiconductor device 1 (see FIG. 1) according to the first embodiment described above, and is a metal oxide disposed so as to cover the metal film 14. There is a difference in the shape of the film 16b. Constituent elements common to both the semiconductor device 1 according to the first embodiment and the semiconductor device 1b according to the present embodiment are given the same reference numerals, and detailed descriptions thereof are omitted.

金属酸化膜（第１の金属酸化膜）１６ｂは、上記の金属酸化膜１６と同様に、金属膜１４と薄膜トランジスタ１２との間に配置されている。本実施形態の金属酸化膜１６ｂは、金属膜１４の薄膜トランジスタ１２と対向した面に接して形成されて当該対向面を覆う部位と、金属膜１４の側面と接して形成されて当該側面を覆う部位とを有する。金属酸化膜１６ｂの厚み、材料等は上記の金属酸化膜１６と同様である。係る構成によれば、金属膜１４の側面についても金属酸化膜１６ｂによって覆われるので、金属膜１４からの金属原子の拡散による薄膜トランジスタ１２への悪影響をより効果的に抑制することが可能になる。   The metal oxide film (first metal oxide film) 16 b is disposed between the metal film 14 and the thin film transistor 12 in the same manner as the metal oxide film 16 described above. The metal oxide film 16b of the present embodiment is formed in contact with the surface of the metal film 14 facing the thin film transistor 12 and covers the facing surface, and is formed in contact with the side surface of the metal film 14 and covers the side surface. And have. The thickness, material, etc. of the metal oxide film 16b are the same as those of the metal oxide film 16. According to such a configuration, since the side surface of the metal film 14 is also covered with the metal oxide film 16b, the adverse effect on the thin film transistor 12 due to diffusion of metal atoms from the metal film 14 can be more effectively suppressed.

図６は、半導体装置の他の構成例を示す模式断面図である。図６に示す半導体装置１ｃは上記図５に示した半導体装置１ｂに対して、更に絶縁膜３２、３８、金属膜３４および金属酸化膜３６ｂを付加したものである。これら以外の両者に共通する構成要素については相互に同一の符号を付し、詳細な説明は省略する。金属酸化膜３６ｂは上記の金属酸化膜１６ｂと同様のものである。図６に示す半導体装置１ｃのように、半導体素子１２の上方にも金属膜３４および金属酸化膜３６ｂからなる遮光膜を配置することにより、遮光性を更に向上させることができる。   FIG. 6 is a schematic cross-sectional view showing another configuration example of the semiconductor device. A semiconductor device 1c shown in FIG. 6 is obtained by further adding insulating films 32 and 38, a metal film 34, and a metal oxide film 36b to the semiconductor device 1b shown in FIG. Constituent elements common to both other than these are given the same reference numerals, and detailed description thereof will be omitted. The metal oxide film 36b is the same as the metal oxide film 16b. As in the semiconductor device 1c shown in FIG. 6, the light shielding property can be further improved by disposing the light shielding film composed of the metal film 34 and the metal oxide film 36b above the semiconductor element 12.

本実施形態に係る半導体装置は上記のような構成を有しており、次に、この半導体装置を製造する方法の好適な一例について説明する。図７および図８は、本実施形態に係る半導体装置の製造方法を示す模式断面図である。なお、上記実施形態１における製造方法と共通する内容については適宜説明を省略する。   The semiconductor device according to the present embodiment has the above-described configuration. Next, a preferred example of a method for manufacturing the semiconductor device will be described. 7 and 8 are schematic cross-sectional views illustrating the method for manufacturing the semiconductor device according to the present embodiment. In addition, description is abbreviate | omitted suitably about the content which is common in the manufacturing method in the said Embodiment 1.

まず、上記した実施形態１と同様に、基板１０上に金属膜５０を形成する（図７（Ａ））。次に、この金属膜５０を所定形状に整形することにより、金属膜５１を形成する（図７（Ｂ））。このときの形状は任意に決めることができるが、後に形成される薄膜トランジスタ１２と重畳することが望ましい。特に、少なくとも後述の半導体膜２０の全体と重畳するように形状を設定することが望ましい。整形（パターニング）の具体的手段としては、例えばＣＦ4ガスを用いたドライエッチングを用いることができる。 First, in the same manner as in Embodiment 1 described above, a metal film 50 is formed over the substrate 10 (FIG. 7A). Next, the metal film 51 is formed by shaping the metal film 50 into a predetermined shape (FIG. 7B). Although the shape at this time can be determined arbitrarily, it is desirable to overlap with the thin film transistor 12 to be formed later. In particular, it is desirable to set the shape so as to overlap at least the entire semiconductor film 20 described later. As a specific means of shaping (patterning), for example, dry etching using CF 4 gas can be used.

次に、金属膜５１に対して酸化処理を施すことにより、この金属膜５１の上面および側面を覆う金属酸化膜１６ｂを形成する（図７（Ｃ））。ここでの酸化処理とは、例えば陽極酸化を施すことをいい、詳細条件については実施形態１の場合と同様である。本実施形態では、整形後の金属膜５１に対して酸化処理を行っているので、金属膜５１の各面のうち、上面と側面に渡って金属酸化膜１６ｂが形成される。処理時間を適宜コントロールすることにより、金属膜５１の全量は酸化せず、上面と側面の所定厚さ（例えば１００ｎｍ程度）だけ酸化させる。   Next, the metal film 51 is oxidized to form a metal oxide film 16b that covers the upper surface and side surfaces of the metal film 51 (FIG. 7C). The oxidation treatment here refers to, for example, performing anodization, and the detailed conditions are the same as those in the first embodiment. In the present embodiment, since the metal film 51 after shaping is oxidized, the metal oxide film 16 b is formed across the upper surface and the side surface of each surface of the metal film 51. By appropriately controlling the processing time, the entire amount of the metal film 51 is not oxidized, but is oxidized by a predetermined thickness (for example, about 100 nm) on the upper surface and side surfaces.

次に、金属膜１４および金属酸化膜１６ｂを覆う絶縁膜１８を基板１０上に形成する（図７（Ｄ））。具体的な方法は上記した実施形態１の場合と同様である。   Next, an insulating film 18 covering the metal film 14 and the metal oxide film 16b is formed over the substrate 10 (FIG. 7D). A specific method is the same as that in the first embodiment.

次に、絶縁膜１８上に半導体膜２０を形成し（図８（Ａ））、更に絶縁膜２２、ゲート電極２４を形成し、かつ半導体膜２０に対してゲート電極２４を介してイオン打ち込みを行うことにより、自己整合的に活性層２６および各イオン注入層２８、３０を形成する。それにより、半導体素子としての薄膜トランジスタ１２が形成される（図８（Ｂ））。以上により、本実施形態に係る半導体装置１ｂが得られる。   Next, a semiconductor film 20 is formed over the insulating film 18 (FIG. 8A), and further an insulating film 22 and a gate electrode 24 are formed, and ions are implanted into the semiconductor film 20 through the gate electrode 24. As a result, the active layer 26 and the ion implantation layers 28 and 30 are formed in a self-aligned manner. Thus, a thin film transistor 12 as a semiconductor element is formed (FIG. 8B). Thus, the semiconductor device 1b according to this embodiment is obtained.

また、薄膜トランジスタ１２を覆う絶縁膜３２を形成し、その後に当該絶縁膜３２上に金属膜３４、金属酸化膜３６ｂを形成し、更にこれらの金属膜３４、金属酸化膜３６ｂを覆う絶縁膜３８を絶縁膜３２上に形成することにより、薄膜トランジスタ１２の上下（積層方向）のそれぞれに遮光膜が配置された半導体装置１ｃが得られる（図８（Ｃ））。絶縁膜３２、３８の各々の形成方法は上記絶縁膜１８の場合と同様である。また、金属膜３４、金属酸化膜３６ｂの各々の形成方法は上記の金属膜１４、金属酸化膜１６ｂの場合と同様である。   Further, an insulating film 32 covering the thin film transistor 12 is formed, and then a metal film 34 and a metal oxide film 36b are formed on the insulating film 32, and further an insulating film 38 covering the metal film 34 and the metal oxide film 36b is formed. By forming the insulating film 32 on the insulating film 32, the semiconductor device 1c in which the light shielding films are arranged on the upper and lower sides (stacking direction) of the thin film transistor 12 is obtained (FIG. 8C). The formation method of each of the insulating films 32 and 38 is the same as that of the insulating film 18. The formation method of the metal film 34 and the metal oxide film 36b is the same as that of the metal film 14 and the metal oxide film 16b.

（実施形態３）
図９は、本実施形態に係る半導体装置の構造を示す模式断面図である。図９に示す本実施形態の半導体装置１ｄは、上述した実施形態１に係る半導体装置１（図１参照）とほぼ同様の構成を有しており、金属膜１４を覆って配置される金属酸化膜１６に加え、更に金属膜１４と基板１０との間に配置された金属酸化膜（第２の金属酸化膜）１７を備えることに相違点がある。実施形態１に係る半導体装置１と本実施形態の半導体装置１ｄの両者に共通する構成要素については相互に同一の符号を付したうえ、それらの詳細な説明については省略する。 (Embodiment 3)
FIG. 9 is a schematic cross-sectional view showing the structure of the semiconductor device according to the present embodiment. The semiconductor device 1d of the present embodiment shown in FIG. 9 has substantially the same configuration as the semiconductor device 1 (see FIG. 1) according to the above-described first embodiment, and the metal oxide disposed so as to cover the metal film 14 In addition to the film 16, there is a difference in that a metal oxide film (second metal oxide film) 17 disposed between the metal film 14 and the substrate 10 is further provided. Constituent elements common to both the semiconductor device 1 according to the first embodiment and the semiconductor device 1d according to the present embodiment are given the same reference numerals, and detailed descriptions thereof are omitted.

金属酸化膜１７は、金属膜１４と基板１０との間に配置されている。本実施形態の金属酸化膜１７は、金属膜１４の基板１０と対向した面に接し、かつ基板１０と接して形成されている。金属酸化膜１７の厚み、材料等は上記の金属酸化膜１６と同様である。係る構成によれば、金属膜１４の基板１０と対向する側の面についても金属酸化膜１７によって覆われるので、金属膜１４からの金属原子の拡散による薄膜トランジスタ１２への悪影響をより効果的に抑制することが可能になる。   The metal oxide film 17 is disposed between the metal film 14 and the substrate 10. The metal oxide film 17 of the present embodiment is formed in contact with the surface of the metal film 14 facing the substrate 10 and in contact with the substrate 10. The thickness, material, and the like of the metal oxide film 17 are the same as those of the metal oxide film 16 described above. According to such a configuration, the surface of the metal film 14 on the side facing the substrate 10 is also covered with the metal oxide film 17, so that the adverse effect on the thin film transistor 12 due to the diffusion of metal atoms from the metal film 14 can be more effectively suppressed. It becomes possible to do.

図１０は、半導体装置の他の構成例を示す模式断面図である。図１０に示す半導体装置１ｅは上記図９に示した半導体装置１ｄに対して、更に絶縁膜３２、３８、金属膜３４および金属酸化膜３６、３７を付加したものである。これら以外の両者に共通する構成要素については相互に同一の符号を付し、詳細な説明は省略する。金属酸化膜３６、３７は上記の金属酸化膜１６、１７と同様のものである。図１０に示す半導体装置１ｅのように、半導体素子１２の上方にも金属膜３４および金属酸化膜３６、３７からなる遮光膜を配置することにより、遮光性を更に向上させることができる。   FIG. 10 is a schematic cross-sectional view showing another configuration example of the semiconductor device. A semiconductor device 1e shown in FIG. 10 is obtained by further adding insulating films 32 and 38, a metal film 34, and metal oxide films 36 and 37 to the semiconductor device 1d shown in FIG. Constituent elements common to both other than these are given the same reference numerals, and detailed description thereof will be omitted. The metal oxide films 36 and 37 are the same as the metal oxide films 16 and 17 described above. As in the semiconductor device 1e shown in FIG. 10, the light shielding property can be further improved by disposing the light shielding film including the metal film 34 and the metal oxide films 36 and 37 above the semiconductor element 12.

本実施形態に係る半導体装置は上記のような構成を有しており、次に、この半導体装置を製造する方法の好適な一例について説明する。図１１〜図１３は、本実施形態に係る半導体装置の製造方法を示す模式断面図である。なお、上記実施形態１における製造方法と共通する内容については適宜説明を省略する。   The semiconductor device according to the present embodiment has the above-described configuration. Next, a preferred example of a method for manufacturing the semiconductor device will be described. 11 to 13 are schematic cross-sectional views illustrating a method for manufacturing a semiconductor device according to the present embodiment. In addition, description is abbreviate | omitted suitably about the content which is common in the manufacturing method in the said Embodiment 1.

まず、上記した実施形態１と同様に、基板１０上に金属膜（第１の金属膜）６０を形成する（図１１（Ａ））。金属膜６０の厚みは例えば１００ｎｍ程度である。   First, similarly to the first embodiment described above, a metal film (first metal film) 60 is formed on the substrate 10 (FIG. 11A). The thickness of the metal film 60 is, for example, about 100 nm.

次に、金属膜６０に対して酸化処理を施すことにより、この金属膜６０を金属酸化膜（第１の金属酸化膜）６２に変換する（図１１（Ｂ））。ここでの酸化処理は、上記実施形態と同様に例えば陽極酸化を施すことである。本実施形態では、金属膜６０の全体が金属酸化膜６２に変換するように適宜条件（処理時間等）を設定して陽極酸化を施す。   Next, the metal film 60 is converted into a metal oxide film (first metal oxide film) 62 by oxidizing the metal film 60 (FIG. 11B). The oxidation treatment here is, for example, anodic oxidation as in the above embodiment. In the present embodiment, anodization is performed by appropriately setting conditions (processing time and the like) so that the entire metal film 60 is converted into the metal oxide film 62.

次に、遷移金属又はアルミニウムからなり金属酸化膜６２を覆う金属膜（第２の金属膜）６４を基板１０上に形成する（図１１（Ｃ））。具体的な形成方法については上記実施形態の場合と同様である。   Next, a metal film (second metal film) 64 made of a transition metal or aluminum and covering the metal oxide film 62 is formed on the substrate 10 (FIG. 11C). The specific forming method is the same as in the above embodiment.

次に、金属膜６４に酸化処理を施すことにより、この金属膜６４の上面に金属酸化膜（第２の金属酸化膜）６６を形成する（図１１（Ｄ））。ここでの酸化処理とは例えば陽極酸化を施すことをいい、詳細条件については実施形態１の場合と同様である。本実施形態では、処理時間を適宜コントロールすることにより、金属膜６４の全量は酸化せず、上面の所定厚さ（例えば１００ｎｍ程度）だけ酸化させる。   Next, by oxidizing the metal film 64, a metal oxide film (second metal oxide film) 66 is formed on the upper surface of the metal film 64 (FIG. 11D). The oxidation treatment here refers to, for example, performing anodization, and the detailed conditions are the same as those in the first embodiment. In the present embodiment, by appropriately controlling the processing time, the entire amount of the metal film 64 is not oxidized, but is oxidized by a predetermined thickness (for example, about 100 nm) on the upper surface.

次に、金属酸化膜６２、金属膜６４および金属酸化膜６６を所定形状に整形する（図１２（Ａ））。それにより、図示のように金属酸化膜１７、金属膜１４および金属酸化膜１６が形成される。このときの各膜の形状は任意に決めることができるが、後に形成される薄膜トランジスタ１２と重畳することが望ましい。特に、少なくとも後述の半導体膜２０の全体と重畳するように形状を設定することが望ましい。整形（パターニング）の具体的手段としては、例えばＣＦ4ガスを用いたドライエッチングを用いることができる。 Next, the metal oxide film 62, the metal film 64, and the metal oxide film 66 are shaped into a predetermined shape (FIG. 12A). Thereby, a metal oxide film 17, a metal film 14, and a metal oxide film 16 are formed as shown. The shape of each film at this time can be arbitrarily determined, but it is desirable to overlap with the thin film transistor 12 to be formed later. In particular, it is desirable to set the shape so as to overlap at least the entire semiconductor film 20 described later. As a specific means of shaping (patterning), for example, dry etching using CF 4 gas can be used.

次に、整形後の金属酸化膜１７、金属膜１４および金属酸化膜１６を覆う絶縁膜１８を基板１０上に形成する（図１２（Ｂ））。具体的な方法は上記した実施形態１の場合と同様である。   Next, an insulating film 18 that covers the shaped metal oxide film 17, the metal film 14, and the metal oxide film 16 is formed on the substrate 10 (FIG. 12B). A specific method is the same as that in the first embodiment.

次に、絶縁膜１８上に半導体膜２０を形成し（図１２（Ｃ））、更に絶縁膜２２、ゲート電極２４を形成し、かつ半導体膜２０に対してゲート電極２４を介してイオン打ち込みを行うことにより、自己整合的に活性層２６および各イオン注入層２８、３０を形成する。それにより、半導体素子としての薄膜トランジスタ１２が形成される（図１３（Ａ））。以上により、本実施形態に係る半導体装置１ｄが得られる。   Next, the semiconductor film 20 is formed over the insulating film 18 (FIG. 12C), the insulating film 22 and the gate electrode 24 are further formed, and ion implantation is performed on the semiconductor film 20 through the gate electrode 24. As a result, the active layer 26 and the ion implantation layers 28 and 30 are formed in a self-aligned manner. Thus, a thin film transistor 12 as a semiconductor element is formed (FIG. 13A). As described above, the semiconductor device 1d according to the present embodiment is obtained.

また、薄膜トランジスタ１２を覆う絶縁膜３２を形成し、その後に当該絶縁膜３２上に金属酸化膜３７、金属膜３４および金属酸化膜３６を形成し、更にこれらの金属酸化膜３７、金属膜３４および金属酸化膜３６を覆う絶縁膜３８を絶縁膜３２上に形成することにより、薄膜トランジスタ１２の上下（積層方向）のそれぞれに遮光膜が配置された半導体装置１ｅが得られる（図１３（Ｂ））。絶縁膜３２、３８の各々の形成方法は上記絶縁膜１８の場合と同様である。また、金属酸化膜３７、金属膜３４および金属酸化膜３６の各々の形成方法は上記の金属酸化膜１７、金属膜１４および金属酸化膜１６の場合と同様である。   Further, an insulating film 32 that covers the thin film transistor 12 is formed, and then a metal oxide film 37, a metal film 34, and a metal oxide film 36 are formed on the insulating film 32. Further, the metal oxide film 37, the metal film 34, and By forming the insulating film 38 covering the metal oxide film 36 on the insulating film 32, the semiconductor device 1e in which the light shielding films are arranged on the upper and lower sides (stacking direction) of the thin film transistor 12 is obtained (FIG. 13B). . The formation method of each of the insulating films 32 and 38 is the same as that of the insulating film 18. The formation method of each of the metal oxide film 37, the metal film 34, and the metal oxide film 36 is the same as that of the metal oxide film 17, the metal film 14, and the metal oxide film 16.

図１４および図１５は、本実施形態に係る半導体装置の製造方法の他の一例を示す模式断面図である。なお、上記実施形態１における製造方法と共通する内容については適宜説明を省略する。   14 and 15 are schematic cross-sectional views showing another example of the method for manufacturing the semiconductor device according to the present embodiment. In addition, about the content which is common in the manufacturing method in the said Embodiment 1, description is abbreviate | omitted suitably.

まず、上記と同様に、基板１０上に金属膜（第１の金属膜）６０を形成し（図１４（Ａ））、更にこの金属膜６０に対して酸化処理を施すことにより、金属膜６０を金属酸化膜（第１の金属酸化膜）６２に変換する（図１４（Ｂ））。   First, in the same manner as described above, a metal film (first metal film) 60 is formed on the substrate 10 (FIG. 14A), and the metal film 60 is subjected to an oxidation treatment to thereby form the metal film 60. Is converted into a metal oxide film (first metal oxide film) 62 (FIG. 14B).

次に、金属酸化膜６２を所定形状に整形する（図１４（Ｃ））。それにより、図示のように金属酸化膜１７が形成される。整形の具体的手段等は上記と同様である。なお、上記の酸化処理工程（図１４（Ｂ））と本工程（図１４（Ｃ））との順序を入れ替えてもよい。   Next, the metal oxide film 62 is shaped into a predetermined shape (FIG. 14C). Thereby, a metal oxide film 17 is formed as shown. Specific means for shaping are the same as described above. Note that the order of the oxidation treatment step (FIG. 14B) and the main step (FIG. 14C) may be interchanged.

次に、遷移金属又はアルミニウムからなり金属酸化膜１７を覆う金属膜（第２の金属膜）６３を基板１０上に形成する（図１４（Ｄ））。具体的な形成方法については上記実施形態の場合と同様である。   Next, a metal film (second metal film) 63 made of a transition metal or aluminum and covering the metal oxide film 17 is formed on the substrate 10 (FIG. 14D). The specific forming method is the same as in the above embodiment.

次に、金属膜６３に酸化処理を施すことにより、この金属膜６３の上面（表層部）に金属酸化膜（第２の金属酸化膜）６５を形成する（図１５（Ａ））。ここでの酸化処理とは例えば陽極酸化を施すことをいい、詳細条件については実施形態１の場合と同様である。本実施形態では、処理時間を適宜コントロールすることにより、金属膜６３の全量は酸化せず、上面の所定厚さ（例えば１００ｎｍ程度）だけ酸化させる。   Next, by oxidizing the metal film 63, a metal oxide film (second metal oxide film) 65 is formed on the upper surface (surface layer portion) of the metal film 63 (FIG. 15A). The oxidation treatment here refers to, for example, performing anodization, and the detailed conditions are the same as those in the first embodiment. In the present embodiment, by appropriately controlling the processing time, the entire amount of the metal film 63 is not oxidized, but is oxidized only by a predetermined thickness (for example, about 100 nm) on the upper surface.

次に、金属酸化膜６５および金属膜６３を所定形状に整形する（図１５（Ｂ））。それにより、図示のように金属酸化膜１７上に積層された金属膜１４および金属酸化膜１６が形成される。整形の具体的手段等は上記と同様である。   Next, the metal oxide film 65 and the metal film 63 are shaped into a predetermined shape (FIG. 15B). As a result, a metal film 14 and a metal oxide film 16 stacked on the metal oxide film 17 are formed as shown. Specific means for shaping are the same as described above.

その後は、上記図１２（Ｂ）〜図１３（Ａ）に沿って説明した製造方法と同様の各工程を経ることにより、本実施形態に係る半導体装置１ｄが得られる。また、更に図１３（Ｂ）に沿って説明した製造方法と同様の工程を経ることにより、本実施形態に係る半導体装置１ｅが得られる。よって、ここでは各工程の説明および図示は省略する。   After that, the semiconductor device 1d according to the present embodiment is obtained through the same steps as the manufacturing method described with reference to FIGS. 12B to 13A. Further, the semiconductor device 1e according to the present embodiment is obtained through the same steps as those in the manufacturing method described with reference to FIG. Therefore, description and illustration of each process are omitted here.

（実施形態４）
図１６は、本実施形態に係る半導体装置の構造を示す模式断面図である。図１６に示す本実施形態の半導体装置１ｆは、上述した実施形態２に係る半導体装置１ｂ（図５参照）と実施形態３に係る半導体装置１ｄ（図９参照）の各々の特徴を併せもった構成を有している。なお、実施形態２に係る半導体装置１ｂ及び実施形態３に係る半導体装置１ｄと本実施形態に係る半導体装置１ｆとの両者に共通する構成要素については相互に同一の符号を付したうえ、それらの詳細な説明については省略する。 (Embodiment 4)
FIG. 16 is a schematic cross-sectional view showing the structure of the semiconductor device according to this embodiment. The semiconductor device 1f of this embodiment shown in FIG. 16 combines the characteristics of the semiconductor device 1b according to Embodiment 2 (see FIG. 5) and the semiconductor device 1d according to Embodiment 3 (see FIG. 9). It has a configuration. Note that components common to both the semiconductor device 1b according to the second embodiment and the semiconductor device 1d according to the third embodiment and the semiconductor device 1f according to the present embodiment are denoted by the same reference numerals, and those components are denoted by the same reference numerals. Detailed description is omitted.

金属膜１４を覆って配置される金属酸化膜（第１の金属酸化膜）１６ｂは、金属膜１４の薄膜トランジスタ１２と対向した面に接して形成されて当該対向面を覆う部位と、金属膜１４の側面と接して形成されて当該側面を覆う部位とを有する。また、金属膜１４と基板１０との間に配置された金属酸化膜１７は、金属膜１４の基板１０と対向した面に接し、かつ基板１０と接して形成されている。係る構成によれば、金属膜１４の上面、側面、下面（基板１０と対向する面）の全てが金属酸化膜によって覆われるので、金属膜１４からの金属原子の拡散による薄膜トランジスタ１２への悪影響をより一層効果的に抑制することが可能になる。   The metal oxide film (first metal oxide film) 16b disposed so as to cover the metal film 14 is formed in contact with the surface of the metal film 14 facing the thin film transistor 12 and covers the facing surface, and the metal film 14. And a portion covering the side surface. Further, the metal oxide film 17 disposed between the metal film 14 and the substrate 10 is formed in contact with the surface of the metal film 14 facing the substrate 10 and in contact with the substrate 10. According to such a configuration, all of the upper surface, the side surface, and the lower surface (surface facing the substrate 10) of the metal film 14 are covered with the metal oxide film, so that the thin film transistor 12 is adversely affected by the diffusion of metal atoms from the metal film 14. It becomes possible to suppress more effectively.

図１７は、半導体装置の他の構成例を示す模式断面図である。図１７に示す半導体装置１ｇは上記図１６に示した半導体装置１ｆに対して、更に絶縁膜３２、３８、金属膜３４および金属酸化膜３６ｂ、３７を付加したものである。これら以外の両者に共通する構成要素については相互に同一の符号を付し、詳細な説明は省略する。金属酸化膜３６ｂ、３７は上記の金属酸化膜１６ｂ、１７と同様のものである。図１０に示す半導体装置１ｇのように、半導体素子１２の上方にも金属膜３４および金属酸化膜３６ｂ、３７からなる遮光膜を配置することにより、遮光性を更に向上させることができる。   FIG. 17 is a schematic cross-sectional view showing another configuration example of the semiconductor device. A semiconductor device 1g shown in FIG. 17 is obtained by further adding insulating films 32 and 38, a metal film 34, and metal oxide films 36b and 37 to the semiconductor device 1f shown in FIG. Constituent elements common to both other than these are given the same reference numerals, and detailed description thereof will be omitted. The metal oxide films 36b and 37 are the same as the metal oxide films 16b and 17 described above. As in the semiconductor device 1g shown in FIG. 10, the light shielding property can be further improved by arranging the light shielding film composed of the metal film 34 and the metal oxide films 36b and 37 above the semiconductor element 12.

本実施形態に係る半導体装置は上記のような構成を有しており、次に、この半導体装置を製造する方法の好適な一例について説明する。図１８〜図２０は、本実施形態に係る半導体装置の製造方法を示す模式断面図である。なお、上記実施形態１〜実施形態３における製造方法と共通する内容については適宜説明を省略する。   The semiconductor device according to the present embodiment has the above-described configuration. Next, a preferred example of a method for manufacturing the semiconductor device will be described. 18 to 20 are schematic cross-sectional views illustrating the method for manufacturing the semiconductor device according to this embodiment. In addition, description is abbreviate | omitted suitably about the content which is common in the manufacturing method in the said Embodiment 1-3.

まず、上記と同様に、基板１０上に遷移金属又はアルミニウムからなる金属膜（第１の金属膜）を形成し、これを所定形状に整形する（図１８（Ａ））。それにより、所定形状にパターニングされた金属膜７０が得られる。整形の具体的手段等は上記と同様である。   First, in the same manner as described above, a metal film (first metal film) made of a transition metal or aluminum is formed on the substrate 10 and shaped into a predetermined shape (FIG. 18A). Thereby, the metal film 70 patterned into a predetermined shape is obtained. Specific means for shaping are the same as described above.

次に、整形後の金属膜７０に対して酸化処理を施すことにより、この金属膜７０を金属酸化膜（第１の金属酸化膜）１７に変換する（図１８（Ｂ））。ここでは、金属膜７０の全量が酸化されるように、処理時間等が適宜制御される。なお、上記の整形工程（図１８（Ａ））と本工程（図１８（Ｂ））との順序を入れ替えてもよい。   Next, the metal film 70 after the shaping is oxidized to convert the metal film 70 into a metal oxide film (first metal oxide film) 17 (FIG. 18B). Here, the processing time and the like are appropriately controlled so that the entire amount of the metal film 70 is oxidized. Note that the order of the shaping step (FIG. 18A) and the main step (FIG. 18B) may be interchanged.

次に、遷移金属又はアルミニウムからなる金属膜（第２の金属膜）７２を、金属酸化膜１７を覆うように基板１０上に形成し（図１８（Ｃ））、これを所定形状に整形する（図１８（Ｄ））。具体的な形成方法については上記実施形態の場合と同様である。ここでは、金属酸化膜１７と同形状であり当該金属酸化膜１７上に重畳して配置された金属膜７４が得られる。   Next, a metal film (second metal film) 72 made of transition metal or aluminum is formed on the substrate 10 so as to cover the metal oxide film 17 (FIG. 18C), and is shaped into a predetermined shape. (FIG. 18D). The specific forming method is the same as in the above embodiment. Here, a metal film 74 having the same shape as that of the metal oxide film 17 and arranged so as to overlap the metal oxide film 17 is obtained.

次に、金属膜７４に酸化処理を施すことにより、この金属膜７４の上面および側面に接する金属酸化膜（第２の金属酸化膜）１６ｂを形成する（図１９（Ａ））。ここでの酸化処理とは例えば陽極酸化を施すことをいい、詳細条件については実施形態１の場合と同様である。本実施形態では、処理時間を適宜コントロールすることにより、金属膜７４の全量は酸化せず、上面の所定厚さ（例えば１００ｎｍ程度）だけ酸化させる。それにより、図示のように、金属酸化膜１７および金属酸化膜１６ｂによって覆われた（囲まれた）金属膜１４が形成される。   Next, the metal film 74 is oxidized to form a metal oxide film (second metal oxide film) 16b in contact with the upper surface and side surfaces of the metal film 74 (FIG. 19A). The oxidation treatment here refers to, for example, performing anodization, and the detailed conditions are the same as those in the first embodiment. In the present embodiment, by appropriately controlling the processing time, the entire amount of the metal film 74 is not oxidized, but is oxidized by a predetermined thickness (for example, about 100 nm) on the upper surface. As a result, a metal film 14 covered (enclosed) by the metal oxide film 17 and the metal oxide film 16b is formed as shown in the figure.

次に、金属酸化膜１７、金属膜１４および金属酸化膜１６ｂを覆う絶縁膜１８を基板１０上に形成する（図１９（Ｂ））。具体的な方法は上記した実施形態１等の場合と同様である。   Next, an insulating film 18 covering the metal oxide film 17, the metal film 14, and the metal oxide film 16b is formed over the substrate 10 (FIG. 19B). The specific method is the same as in the case of the first embodiment described above.

次に、絶縁膜１８上に半導体膜２０を形成し（図１９（Ｃ））、更に絶縁膜２２、ゲート電極２４を形成し、かつ半導体膜２０に対してゲート電極２４を介してイオン打ち込みを行うことにより、自己整合的に活性層２６および各イオン注入層２８、３０を形成する。それにより、半導体素子としての薄膜トランジスタ１２が形成される（図２０（Ａ））。以上により、本実施形態に係る半導体装置１ｆが得られる。   Next, a semiconductor film 20 is formed over the insulating film 18 (FIG. 19C), an insulating film 22 and a gate electrode 24 are further formed, and ions are implanted into the semiconductor film 20 through the gate electrode 24. As a result, the active layer 26 and the ion implantation layers 28 and 30 are formed in a self-aligned manner. Accordingly, a thin film transistor 12 as a semiconductor element is formed (FIG. 20A). Thus, the semiconductor device 1f according to the present embodiment is obtained.

また、薄膜トランジスタ１２を覆う絶縁膜３２を形成し、その後に当該絶縁膜３２上に金属酸化膜３７、金属膜３４および金属酸化膜３６ｂを形成し、更にこれらの金属酸化膜３７、金属膜３４および金属酸化膜３６ｂを覆う絶縁膜３８を絶縁膜３２上に形成することにより、薄膜トランジスタ１２の上下（積層方向）のそれぞれに遮光膜が配置された半導体装置１ｇが得られる（図２０（Ｂ））。絶縁膜３２、３８の各々の形成方法は上記絶縁膜１８の場合と同様である。また、金属酸化膜３７、金属膜３４および金属酸化膜３６ｂの各々の形成方法は上記の金属酸化膜１７、金属膜１４および金属酸化膜１６ｂの場合と同様である。   Further, an insulating film 32 that covers the thin film transistor 12 is formed, and then a metal oxide film 37, a metal film 34, and a metal oxide film 36b are formed on the insulating film 32. Further, the metal oxide film 37, the metal film 34, and By forming the insulating film 38 covering the metal oxide film 36b on the insulating film 32, the semiconductor device 1g in which the light shielding films are arranged on the upper and lower sides (stacking direction) of the thin film transistor 12 is obtained (FIG. 20B). . The formation method of each of the insulating films 32 and 38 is the same as that of the insulating film 18. The formation method of each of the metal oxide film 37, the metal film 34, and the metal oxide film 36b is the same as that of the metal oxide film 17, the metal film 14, and the metal oxide film 16b.

（実施形態５）
上記した実施形態１〜実施形態４の何れかの半導体装置は、例えば液晶装置などの電気光学装置へ適用することが可能である。以下、液晶装置の構成例を説明する。 (Embodiment 5)
Any one of the semiconductor devices according to the first to fourth embodiments described above can be applied to an electro-optical device such as a liquid crystal device. Hereinafter, a configuration example of the liquid crystal device will be described.

図２１は、液晶装置の等価回路を示す図である。液晶装置１００は、マトリクス状に配置された複数の画素部１００ａを有する。各画素部１００ａは、それぞれ、画素電極１０９ａと、この画素電極１０９ａと接続された画素スイッチング用の薄膜トランジスタ１３０と、薄膜トランジスタ１３０と接続された容量素子１７０と、を含んで構成されている。また、複数のデータ線１０６ａと、複数の走査線１０３ａ及び複数の容量線１０３ｂと、が相互に交差して配置されている。各薄膜トランジスタ１３０のソースは、上記した複数のデータ線１０６ａのうちの何れか１つと接続されている。当該データ線１０６ａを通じて画素信号Ｓ１、Ｓ２、・・・、Ｓｎのいずれかが供給される。各薄膜トランジスタ１３０のゲートは、上記した複数の走査線１０３ａのうちの何れか１つと接続されている。当該走査線１０３ａを通じて走査信号Ｇ１、Ｇ２、・・・Ｇｍのいずれかが供給される。各画素電極１０９ａは、複数の薄膜トランジスタ１３０のうちの何れか１つのドレインと接続されている。所定電位の走査信号を供給することによってスイッチング素子としての薄膜トランジスタ１３０を一定期間だけオン状態とし、データ線１０６ａを介して供給される画素信号が画素電極１０９ａに書き込まれる。このようにして書き込まれた所定電位の画素信号は、後述する対向基板に形成された対向電極との間で一定期間保持される。この保持された画素信号のリークを抑制するために、上記の容量素子１７０が付加されている。   FIG. 21 is a diagram illustrating an equivalent circuit of the liquid crystal device. The liquid crystal device 100 includes a plurality of pixel portions 100a arranged in a matrix. Each pixel portion 100a includes a pixel electrode 109a, a pixel switching thin film transistor 130 connected to the pixel electrode 109a, and a capacitor element 170 connected to the thin film transistor 130. In addition, a plurality of data lines 106a, a plurality of scanning lines 103a, and a plurality of capacitor lines 103b are arranged so as to cross each other. The source of each thin film transistor 130 is connected to any one of the plurality of data lines 106a described above. One of the pixel signals S1, S2,..., Sn is supplied through the data line 106a. The gate of each thin film transistor 130 is connected to any one of the plurality of scanning lines 103a. One of the scanning signals G1, G2,... Gm is supplied through the scanning line 103a. Each pixel electrode 109a is connected to any one drain of the plurality of thin film transistors 130. By supplying a scanning signal with a predetermined potential, the thin film transistor 130 as a switching element is turned on for a certain period, and a pixel signal supplied through the data line 106a is written to the pixel electrode 109a. The pixel signal having a predetermined potential written in this way is held for a certain period with a counter electrode formed on a counter substrate described later. In order to suppress the leakage of the held pixel signal, the capacitor element 170 is added.

図２２は、液晶装置の構造を示す模式断面図である。回路基板（第１基板）１１０と対向基板（第２基板）１２０とは互いに対向配置されており、これらの間に液晶層１５０が配置されている。対向基板１２０には、対向電極（共通電極）１２１が形成されている。この対向電極１２１は、複数の画素電極１０９ａの各々と対向配置され、これらに共有されている。対向電極１２１、画素電極１０９ａともに、インジウム錫酸化物（ＩＴＯ）膜などの透明導電膜からなる。このような構成の液晶装置１００においては、対向基板１２０側から入射した光は液晶層１５０において適宜、光変調された後、回路基板１１０側から出射する。対向基板１２０には、各画素部１００ａの開口領域以外における光の通過を遮蔽する遮光膜（ブラックマトリクス）１２３が形成されている。なお、開口領域とは、入射した光が液晶層１５０において変調を受けた後、回路基板１１０側において出射可能な領域をいう。このような液晶装置１００において、上記実施形態１〜実施形態４の何れかの半導体装置を適用して回路基板１１０が構成されている。具体的には、回路基板１１０は、透明基板１１２上の所定位置、具体的には薄膜トランジスタ１３０の配置に対応した位置に設けられた遮光膜１１４と、この遮光膜１１４を覆って透明基板１１２上に配置された絶縁膜１１６と、この絶縁膜１１６上の所定位置に形成された半導体素子としての薄膜トランジスタ１３０と、を備えている。遮光膜１１４は、上記実施形態１〜実施形態４の何れかにおいて説明したように金属膜と金属酸化膜とを適宜組み合わせて構成されている。図２２では実施形態１に係る構成、すなわち、透明基板１１２上に配置された金属膜１１７と、この金属膜１１７上に配置された金属酸化膜１１８とを含む構成の遮光膜１１４が例示されているが、他の実施形態を適用することも可能である。   FIG. 22 is a schematic cross-sectional view showing the structure of the liquid crystal device. The circuit board (first board) 110 and the counter board (second board) 120 are arranged to face each other, and the liquid crystal layer 150 is arranged therebetween. A counter electrode (common electrode) 121 is formed on the counter substrate 120. The counter electrode 121 is arranged to face each of the plurality of pixel electrodes 109a and is shared by them. Both the counter electrode 121 and the pixel electrode 109a are made of a transparent conductive film such as an indium tin oxide (ITO) film. In the liquid crystal device 100 having such a configuration, light incident from the counter substrate 120 side is appropriately modulated in the liquid crystal layer 150 and then emitted from the circuit substrate 110 side. The counter substrate 120 is formed with a light shielding film (black matrix) 123 that shields light from passing outside the opening region of each pixel portion 100a. Note that the opening region is a region where incident light can be emitted on the circuit board 110 side after being modulated in the liquid crystal layer 150. In such a liquid crystal device 100, the circuit board 110 is configured by applying any one of the semiconductor devices of the first to fourth embodiments. Specifically, the circuit board 110 includes a light shielding film 114 provided at a predetermined position on the transparent substrate 112, specifically a position corresponding to the arrangement of the thin film transistor 130, and the transparent substrate 112 covering the light shielding film 114. And a thin film transistor 130 as a semiconductor element formed at a predetermined position on the insulating film 116. The light shielding film 114 is configured by appropriately combining a metal film and a metal oxide film as described in any of the first to fourth embodiments. FIG. 22 illustrates the light shielding film 114 having the configuration according to the first embodiment, that is, the configuration including the metal film 117 disposed on the transparent substrate 112 and the metal oxide film 118 disposed on the metal film 117. However, other embodiments can be applied.

図２３は、液晶装置の構造を示す模式平面図である。なお上記図２２の断面図は、図２３に示すＡ−Ａ’線に沿った断面に対応している。図２３では、いくつかの画素部１００ａを含む部分的な平面図が示されている。なお、説明の便宜上、主として走査線１０３ａ、容量線１０３ｂ、遮光膜１１４、半導体膜１３２を図示し、それ以外の構成要素については省略して（なおデータ線１０６ａについては簡略化して）示している。図示のように、各走査線１０３ａおよび各容量線１０３ｂは図中の左右方向（第１方向）に延在している。走査線１０３ａと半導体膜１３２とが交差（重畳）する位置に薄膜トランジスタ１３０の活性層が構成される。また、半導体膜１３２と容量線１０３ｂとが重畳する位置に容量素子１７０が構成される。また、これらの走査線１０３ａおよび容量線１０３ｂの延在方向に沿って、当該走査線１０３ａおよび容量線１０３の下側に遮光膜１１４が配置されている。この遮光膜１１４により、走査線１０３ａ、容量線１０３ｂ、あるいは薄膜トランジスタ１３０や容量素子１７０への光入射が妨げられる。すなわち、本実施形態では、遮光膜１１４は、走査線１０３ａの延在方向に沿った複数の画素部１００ａに渡って配置され、これらによって共有されている。このように共有することで、遮光膜１１４は走査線方向に沿って帯状に形成することが可能となる。このような形状にすることで、陽極酸化処理を施すことが容易となる。基板１１２の端部側において金属膜との電気的接続を図ることができるからである。なお、遮光膜１１４は各画素部１００ａの薄膜トランジスタ１３０ごとに設けられていてもよい。その場合には、例えば基板１１２上の全体に金属膜を形成し、陽極酸化を施した後にパターニングをすればよい。あるいは、遮光膜の形成時には、各画素部１００ａごとの金属膜を相互に接続する配線を設けておき、陽極酸化を施した後に、その配線を除去すればよい。   FIG. 23 is a schematic plan view showing the structure of the liquid crystal device. Note that the cross-sectional view of FIG. 22 corresponds to the cross section along the line A-A ′ shown in FIG. 23. FIG. 23 shows a partial plan view including several pixel portions 100a. For convenience of explanation, the scanning line 103a, the capacitor line 103b, the light-shielding film 114, and the semiconductor film 132 are mainly illustrated, and other components are omitted (the data line 106a is simplified). . As shown in the figure, each scanning line 103a and each capacitance line 103b extend in the left-right direction (first direction) in the drawing. An active layer of the thin film transistor 130 is formed at a position where the scanning line 103a and the semiconductor film 132 intersect (overlap). In addition, the capacitor 170 is formed at a position where the semiconductor film 132 and the capacitor line 103b overlap. A light shielding film 114 is disposed below the scanning lines 103a and the capacitor lines 103 along the extending direction of the scanning lines 103a and the capacitor lines 103b. The light shielding film 114 prevents light from entering the scanning line 103a, the capacitor line 103b, the thin film transistor 130, or the capacitor 170. In other words, in the present embodiment, the light shielding film 114 is arranged over a plurality of pixel portions 100a along the extending direction of the scanning line 103a, and is shared by these. By sharing in this way, the light shielding film 114 can be formed in a strip shape along the scanning line direction. By making such a shape, it becomes easy to perform anodizing treatment. This is because electrical connection with the metal film can be achieved on the end side of the substrate 112. Note that the light shielding film 114 may be provided for each thin film transistor 130 of each pixel portion 100a. In that case, for example, a metal film may be formed on the entire surface of the substrate 112 and patterned after anodizing. Alternatively, when the light shielding film is formed, a wiring for connecting the metal films of the respective pixel portions 100a to each other is provided, and after the anodic oxidation, the wiring is removed.

（実施形態６）
次に、上述した液晶装置を備えた電子機器の一例について説明する。 (Embodiment 6)
Next, an example of an electronic device including the above-described liquid crystal device will be described.

図２４は、液晶装置を含んで構成される電子機器の構成例を示すブロック図である。図２４に示す電子機器は、上記の液晶装置（液晶パネル）１００と、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、クロック発生回路１００８、電源回路１０１０を含んで構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスクなどのメモリ（記憶手段）、画像信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号を処理して表示情報処理回路１００２へ出力する。この表示情報処理回路１００２は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４へ出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路へ電力を供給する。なお、液晶装置１００に表示情報処理回路１００２や駆動回路１００４を一体に形成してもよい。このような構成を備える電子機器としては、例えば投写型液晶表示装置（液晶プロジェクタ）、パーソナルコンピュータ、ワークステーション、携帯型電話機、テレビジョン受像機、電子手帳、カーナビゲーション装置など種々のものが挙げられる。   FIG. 24 is a block diagram illustrating a configuration example of an electronic device including the liquid crystal device. 24 includes the above-described liquid crystal device (liquid crystal panel) 100, a display information output source 1000, a display information processing circuit 1002, a drive circuit 1004, a clock generation circuit 1008, and a power supply circuit 1010. . The display information output source 1000 includes a ROM (Read Only Memory), a RAM (Random Access Memory), a memory (storage means) such as an optical disk, a tuning circuit that tunes and outputs an image signal, and the like, and a clock generation circuit. Based on the clock signal from 1008, the image signal of a predetermined format is processed and output to the display information processing circuit 1002. The display information processing circuit 1002 includes, for example, various known processing circuits such as an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, or a clamp circuit, and is input based on a clock signal. A digital signal is sequentially generated from the display information and output to the drive circuit 1004 together with the clock signal CLK. The drive circuit 1004 drives the liquid crystal device 100. The power supply circuit 1010 supplies power to each circuit described above. Note that the display information processing circuit 1002 and the driving circuit 1004 may be formed integrally with the liquid crystal device 100. Examples of electronic devices having such a configuration include various types such as a projection liquid crystal display device (liquid crystal projector), a personal computer, a workstation, a mobile phone, a television receiver, an electronic notebook, a car navigation device, and the like. .

図２５は、電子機器の一例としての液晶プロジェクタの構成を示すブロック図である。図２５に示す液晶プロジェクタ１１００は、上記の駆動回路１００４が一体形成された液晶装置１００を含む液晶モジュールを３個備える。便宜上、以下の説明ではＲＧＢ各色に対応する各液晶装置１００をそれぞれ、ライトバルブ１００Ｒ、ライトバルブ１００Ｇ、ライトバルブ１００Ｂと呼ぶ。この液晶プロジェクタ１１００では、メタルハライドランプなどの白色光源のランプユニット１１０２から光が出射されると、３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によって、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され（光分離手段）、対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂに各々導かれる。この際に、光成分Ｂは、光路が長いので、光損失を防ぐために入射レンズ１１２２、リレーレンズ１１２３、および出射レンズ１１２４からなるリレーレンズ系１１２０を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム１１１２（光合成手段）に３方向から入射され、再度合成された後、投射レンズ１１１４を介してスクリーン１１２０などにカラー画像として投射される。   FIG. 25 is a block diagram illustrating a configuration of a liquid crystal projector as an example of an electronic apparatus. A liquid crystal projector 1100 shown in FIG. 25 includes three liquid crystal modules including the liquid crystal device 100 in which the drive circuit 1004 is integrally formed. For convenience, in the following description, the liquid crystal devices 100 corresponding to RGB colors are referred to as a light valve 100R, a light valve 100G, and a light valve 100B, respectively. In this liquid crystal projector 1100, when light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, R (red), G (green), and B (by means of three mirrors 1106 and two dichroic mirrors 1108. Are separated into light components R, G, and B corresponding to the three primary colors (light separation means) and guided to the corresponding light valves 100R, 100G, and 100B, respectively. At this time, since the optical component B has a long optical path, the light component B is guided through a relay lens system 1120 including an incident lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss. Then, the light components R, G, and B corresponding to the three primary colors respectively modulated by the light valves 100R, 100G, and 100B are incident on the dichroic prism 1112 (light combining unit) from three directions and are combined again, and then the projection lens. A color image is projected on a screen 1120 or the like via 1114.

（他の実施形態）
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々に変形して実施することが可能である。例えば、上述した実施形態においては、酸化処理の代表的な例として陽極酸化処理を説明していたが、金属膜を酸化して金属酸化膜を形成し得るものであれば、他の処理方法（例えば熱酸化処理等）についても採用し得る。 (Other embodiments)
In addition, this invention is not limited to the content of embodiment mentioned above, In the range of the summary of this invention, it can change and implement variously. For example, in the above-described embodiment, the anodic oxidation process has been described as a typical example of the oxidation process. However, as long as the metal oxide film can be formed by oxidizing the metal film, other processing methods ( For example, thermal oxidation treatment may be employed.

また、上述した各実施形態において、半導体素子の上下それぞれに金属膜と金属酸化膜からなる遮光膜を配置する場合に、半導体素子の下側に配置される遮光膜と半導体素子の上側に配置される遮光膜とは必ずしも同構造である必要はなく、各実施形態の構造を適宜組み合わせることが可能である。   Further, in each of the above-described embodiments, when a light shielding film made of a metal film and a metal oxide film is disposed above and below the semiconductor element, the light shielding film disposed below the semiconductor element and the semiconductor element are disposed above the semiconductor element. The light shielding film does not necessarily have the same structure, and the structures of the respective embodiments can be appropriately combined.

実施形態１に係る半導体装置の構造を示す模式断面図である。1 is a schematic cross-sectional view illustrating a structure of a semiconductor device according to a first embodiment. 半導体装置の他の構成例を示す模式断面図である。It is a schematic cross section which shows the other structural example of a semiconductor device. 実施形態１に係る半導体装置の製造方法を示す模式断面図である。FIG. 6 is a schematic cross-sectional view showing the method for manufacturing the semiconductor device according to the first embodiment. 実施形態１に係る半導体装置の製造方法を示す模式断面図である。FIG. 6 is a schematic cross-sectional view showing the method for manufacturing the semiconductor device according to the first embodiment. 実施形態２に係る半導体装置の構造を示す模式断面図である。6 is a schematic cross-sectional view showing a structure of a semiconductor device according to Embodiment 2. FIG. 半導体装置の他の構成例を示す模式断面図である。It is a schematic cross section which shows the other structural example of a semiconductor device. 実施形態２に係る半導体装置の製造方法を示す模式断面図である。FIG. 6 is a schematic cross-sectional view illustrating a method for manufacturing a semiconductor device according to a second embodiment. 実施形態２に係る半導体装置の製造方法を示す模式断面図である。FIG. 6 is a schematic cross-sectional view illustrating a method for manufacturing a semiconductor device according to a second embodiment. 実施形態３に係る半導体装置の構造を示す模式断面図である。FIG. 6 is a schematic cross-sectional view showing a structure of a semiconductor device according to a third embodiment. 半導体装置の他の構成例を示す模式断面図である。It is a schematic cross section which shows the other structural example of a semiconductor device. 実施形態３に係る半導体装置の製造方法を示す模式断面図である。6 is a schematic cross-sectional view showing a method for manufacturing a semiconductor device according to Embodiment 3. FIG. 実施形態３に係る半導体装置の製造方法を示す模式断面図である。6 is a schematic cross-sectional view showing a method for manufacturing a semiconductor device according to Embodiment 3. FIG. 実施形態３に係る半導体装置の製造方法を示す模式断面図である。6 is a schematic cross-sectional view showing a method for manufacturing a semiconductor device according to Embodiment 3. FIG. 実施形態３に係る半導体装置の製造方法を示す模式断面図である。6 is a schematic cross-sectional view showing a method for manufacturing a semiconductor device according to Embodiment 3. FIG. 実施形態３に係る半導体装置の製造方法を示す模式断面図である。6 is a schematic cross-sectional view showing a method for manufacturing a semiconductor device according to Embodiment 3. FIG. 実施形態４に係る半導体装置の構造を示す模式断面図である。FIG. 6 is a schematic cross-sectional view showing a structure of a semiconductor device according to a fourth embodiment. 半導体装置の他の構成例を示す模式断面図である。It is a schematic cross section which shows the other structural example of a semiconductor device. 実施形態４に係る半導体装置の製造方法を示す模式断面図である。FIG. 6 is a schematic cross-sectional view showing a method for manufacturing a semiconductor device according to a fourth embodiment. 実施形態４に係る半導体装置の製造方法を示す模式断面図である。FIG. 6 is a schematic cross-sectional view showing a method for manufacturing a semiconductor device according to a fourth embodiment. 実施形態４に係る半導体装置の製造方法を示す模式断面図である。FIG. 6 is a schematic cross-sectional view showing a method for manufacturing a semiconductor device according to a fourth embodiment. 液晶装置の等価回路を示す図である。It is a figure which shows the equivalent circuit of a liquid crystal device. 液晶装置の構造を示す模式断面図である。It is a schematic cross section which shows the structure of a liquid crystal device. 液晶装置の構造を示す模式平面図である。It is a schematic plan view which shows the structure of a liquid crystal device. 液晶装置を含んで構成される電子機器の構成例を示すブロック図である。It is a block diagram which shows the structural example of the electronic device comprised including a liquid crystal device. 電子機器の一例としての液晶プロジェクタの構成を示すブロック図である。It is a block diagram which shows the structure of the liquid crystal projector as an example of an electronic device.

符号の説明Explanation of symbols

１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ…半導体装置、 １０…基板、 １２…薄膜トランジスタ（半導体素子）、 １４…金属膜、 １６、１６ｂ…金属酸化膜、 １７…金属酸化膜、 １８…絶縁膜、 ２０…半導体膜、 ２２…絶縁膜、 ２４…ゲート電極、 ２６…活性層、 ２８、３０…イオン注入層、 ３２…絶縁膜、 ３４…金属膜、 ３６、３６ｂ…金属酸化膜、 ３７…金属酸化膜、 ３８…絶縁膜、 １００Ｒ、１００Ｇ、１００Ｂ…ライトバルブ、 １００…液晶装置、 １００ａ…画素部、 １０３ａ…走査線、 １０３ｂ…容量線、 １０６ａ…データ線、 １０９ａ…画素電極、 １１０…回路基板、 １１２…基板、 １１２…透明基板、 １１４…遮光膜、 １１６…絶縁膜、 １１７…金属膜、 １１８…金属酸化膜、 １２０…対向基板、 １２１…対向電極、 １３０…薄膜トランジスタ、 １３２…半導体膜、 １５０…液晶層、 １７０…容量素子、 １０００…表示情報出力源、 １００２…表示情報処理回路、 １００４…駆動回路、 １００８…クロック発生回路、 １０１０…電源回路、 １１００…液晶プロジェクタ、 １１０２…ランプユニット、 １１０６…ミラー、 １１０８…ダイクロイックミラー、 １１１２…ダイクロイックプリズム、 １１１４…投射レンズ、 １１２０…スクリーン、 １１２０…リレーレンズ系、 １１２２…入射レンズ、 １１２３…リレーレンズ、 １１２４…出射レンズ   DESCRIPTION OF SYMBOLS 1, 1a, 1b, 1c, 1d, 1e, 1f, 1g ... Semiconductor device, 10 ... Board | substrate, 12 ... Thin-film transistor (semiconductor element), 14 ... Metal film, 16, 16b ... Metal oxide film, 17 ... Metal oxide film, DESCRIPTION OF SYMBOLS 18 ... Insulating film, 20 ... Semiconductor film, 22 ... Insulating film, 24 ... Gate electrode, 26 ... Active layer, 28, 30 ... Ion implantation layer, 32 ... Insulating film, 34 ... Metal film, 36, 36b ... Metal oxide film 37 ... Metal oxide film, 38 ... Insulating film, 100R, 100G, 100B ... Light valve, 100 ... Liquid crystal device, 100a ... Pixel unit, 103a ... Scanning line, 103b ... Capacitance line, 106a ... Data line, 109a ... Pixel electrode 110 ... Circuit board 112 ... Substrate 112 ... Transparent substrate 114 ... Light-shielding film 116 ... Insulating film 117 ... Metal film 118 ... Metal oxide film DESCRIPTION OF SYMBOLS 120 ... Counter substrate, 121 ... Counter electrode, 130 ... Thin-film transistor, 132 ... Semiconductor film, 150 ... Liquid crystal layer, 170 ... Capacitance element, 1000 ... Display information output source, 1002 ... Display information processing circuit, 1004 ... Drive circuit, 1008 ... Clock generation circuit, 1010 ... Power supply circuit, 1100 ... Liquid crystal projector, 1102 ... Lamp unit, 1106 ... Mirror, 1108 ... Dichroic mirror, 1112 ... Dichroic prism, 1114 ... Projection lens, 1120 ... Screen, 1120 ... Relay lens system, 1122 ... Incident lens, 1123... Relay lens, 1124.

Claims (14)

基板と、
半導体素子と、
前記基板と前記半導体素子との間に配置された金属膜と、
前記金属膜と前記半導体素子との間に配置された第１の金属酸化膜と、
前記第１の金属酸化膜と前記半導体素子との間に配置された絶縁膜と、
を含み、
前記金属膜は遷移金属又はアルミニウムを含む膜であり、前記第１の金属酸化膜は前記金属膜と同種の金属が酸化した膜である、
半導体装置。 A substrate,
A semiconductor element;
A metal film disposed between the substrate and the semiconductor element;
A first metal oxide film disposed between the metal film and the semiconductor element;
An insulating film disposed between the first metal oxide film and the semiconductor element;
Including
The metal film is a film containing a transition metal or aluminum, and the first metal oxide film is a film formed by oxidizing the same kind of metal as the metal film.
Semiconductor device. 請求項１において、
前記金属膜は複数種の遷移金属を含む合金膜である、
半導体装置。 In claim 1,
The metal film is an alloy film containing a plurality of types of transition metals.
Semiconductor device. 請求項１又は２において、
前記第１の金属酸化膜は前記金属膜の前記半導体素子と対向した面に接した部位を有する、
半導体装置。 In claim 1 or 2,
The first metal oxide film has a portion in contact with a surface of the metal film facing the semiconductor element;
Semiconductor device. 請求項３において、
前記第１の金属酸化膜は前記金属膜の側面と接した部位を有する、
半導体装置。 In claim 3,
The first metal oxide film has a portion in contact with a side surface of the metal film;
Semiconductor device. 請求項１乃至請求項４のいずれか１項において、
更に、前記金属膜と前記基板との間に配置された第２の金属酸化膜を含み、当該第２の金属酸化膜は前記金属膜と同種の金属が酸化した膜である、
半導体装置。 In any one of Claims 1 thru | or 4,
And a second metal oxide film disposed between the metal film and the substrate, wherein the second metal oxide film is a film formed by oxidizing the same kind of metal as the metal film.
Semiconductor device. 請求項５において、
前記第２の金属酸化膜は、前記金属膜の前記基板と対向した面と接している、
半導体装置。 In claim 5,
The second metal oxide film is in contact with a surface of the metal film facing the substrate;
Semiconductor device. 請求項１乃至請求項６のいずれか１項において、
前記半導体素子は、能動素子又は受動素子を含む、
半導体装置。 In any one of Claims 1 thru | or 6,
The semiconductor element includes an active element or a passive element,
Semiconductor device. 請求項１乃至請求項６のいずれか１項において、
前記絶縁膜は、酸化シリコン膜を含む、
半導体装置。 In any one of Claims 1 thru | or 6,
The insulating film includes a silicon oxide film,
Semiconductor device. 請求項１乃至請求項６のいずれか１項において、
前記基板は、石英基板を含む、
半導体装置。 In any one of Claims 1 thru | or 6,
The substrate includes a quartz substrate,
Semiconductor device. 基板上に配置された半導体素子を含む半導体装置の製造方法であって、
（ａ）遷移金属又はアルミニウムからなる金属膜を前記基板上に形成すること、
（ｂ）前記金属膜に酸化処理を施すことにより、前記金属膜の上面に金属酸化膜を形成すること、
（ｃ）前記金属膜および前記金属酸化膜を所定形状に整形すること、
（ｄ）前記整形後の前記金属膜および前記金属酸化膜を覆う絶縁膜を前記基板上に形成すること、
（ｅ）前記絶縁膜上に前記半導体素子を形成すること、
を含む、半導体装置の製造方法。 A method of manufacturing a semiconductor device including a semiconductor element disposed on a substrate,
(A) forming a metal film made of transition metal or aluminum on the substrate;
(B) forming a metal oxide film on the upper surface of the metal film by subjecting the metal film to an oxidation treatment;
(C) shaping the metal film and the metal oxide film into a predetermined shape;
(D) forming an insulating film covering the metal film and the metal oxide film after the shaping on the substrate;
(E) forming the semiconductor element on the insulating film;
A method for manufacturing a semiconductor device, comprising: 基板上に配置された半導体素子を含む半導体装置の製造方法であって、
（ａ）遷移金属又はアルミニウムからなる金属膜を前記基板上に形成すること、
（ｂ）前記金属膜を所定形状に整形すること、
（ｃ）前記金属膜に酸化処理を施すことにより、前記金属膜の上面および側面に金属酸化膜を形成すること、
（ｄ）前記金属膜および前記金属酸化膜を覆う絶縁膜を前記基板上に形成すること、
（ｅ）前記絶縁膜上に前記半導体素子を形成すること、
を含む、半導体装置の製造方法。 A method of manufacturing a semiconductor device including a semiconductor element disposed on a substrate,
(A) forming a metal film made of transition metal or aluminum on the substrate;
(B) shaping the metal film into a predetermined shape;
(C) forming a metal oxide film on an upper surface and a side surface of the metal film by subjecting the metal film to an oxidation treatment;
(D) forming an insulating film covering the metal film and the metal oxide film on the substrate;
(E) forming the semiconductor element on the insulating film;
A method for manufacturing a semiconductor device, comprising: 基板上に配置された半導体素子を含む半導体装置の製造方法であって、
（ａ）遷移金属又はアルミニウムからなる第１の金属膜を前記基板上に形成すること、
（ｂ）前記第１の金属膜に酸化処理を施すことにより、前記第１の金属膜を第１の金属酸化膜に変換すること、
（ｃ）遷移金属又はアルミニウムからなり前記第１の金属酸化膜を覆う第２の金属膜を前記基板上に形成すること、
（ｄ）前記第２の金属膜に酸化処理を施すことにより、前記第２の金属膜の上面に第２の金属酸化膜を形成すること、
（ｅ）前記第１の金属酸化膜、前記第２の金属膜および前記第２の金属酸化膜を所定形状に整形すること、
（ｆ）前記整形後の前記第１の金属膜、前記第２の金属膜および前記第２の金属酸化膜を覆う絶縁膜を形成すること、
（ｇ）前記絶縁膜上に前記半導体素子を形成すること、
を含む、半導体装置の製造方法。 A method of manufacturing a semiconductor device including a semiconductor element disposed on a substrate,
(A) forming a first metal film made of a transition metal or aluminum on the substrate;
(B) converting the first metal film into a first metal oxide film by subjecting the first metal film to an oxidation treatment;
(C) forming on the substrate a second metal film made of a transition metal or aluminum and covering the first metal oxide film;
(D) forming a second metal oxide film on the upper surface of the second metal film by subjecting the second metal film to an oxidation treatment;
(E) shaping the first metal oxide film, the second metal film, and the second metal oxide film into a predetermined shape;
(F) forming an insulating film covering the first metal film, the second metal film, and the second metal oxide film after the shaping;
(G) forming the semiconductor element on the insulating film;
A method for manufacturing a semiconductor device, comprising: 基板上に配置された半導体素子を含む半導体装置の製造方法であって、
（ａ）遷移金属又はアルミニウムからなる第１の金属膜を前記基板上に形成すること、
（ｂ）前記第１の金属膜を所定形状に整形すること、
（ｃ）前記整形後の前記第１の金属膜に酸化処理を施すことにより、前記第１の金属膜を第１の金属酸化膜に変換すること、
（ｄ）遷移金属又はアルミニウムからなり前記第１の金属酸化膜を覆う第２の金属膜を前記基板上に形成すること、
（ｅ）前記第２の金属膜を所定形状に整形すること、
（ｆ）前記整形後の前記第２の金属膜に酸化処理を施すことにより、前記第２の金属膜の上面および側面に第２の金属酸化膜を形成すること、
（ｇ）前記第１の金属酸化膜、前記第２の金属膜および前記第２の金属酸化膜を覆う絶縁膜を前記基板上に形成すること、
（ｈ）前記絶縁膜上に前記半導体素子を形成すること、
を含む、半導体装置の製造方法。 A method of manufacturing a semiconductor device including a semiconductor element disposed on a substrate,
(A) forming a first metal film made of a transition metal or aluminum on the substrate;
(B) shaping the first metal film into a predetermined shape;
(C) converting the first metal film into a first metal oxide film by subjecting the first metal film after the shaping to an oxidation treatment;
(D) forming on the substrate a second metal film made of a transition metal or aluminum and covering the first metal oxide film;
(E) shaping the second metal film into a predetermined shape;
(F) forming a second metal oxide film on an upper surface and a side surface of the second metal film by subjecting the second metal film after the shaping to an oxidation treatment;
(G) forming an insulating film covering the first metal oxide film, the second metal film, and the second metal oxide film on the substrate;
(H) forming the semiconductor element on the insulating film;
A method for manufacturing a semiconductor device, comprising: 請求項９乃至請求項１３のいずれか１項において、
前記酸化処理は、陽極酸化処理を含む、
半導体装置の製造方法。 In any one of Claim 9 thru | or 13,
The oxidation treatment includes an anodization treatment,
A method for manufacturing a semiconductor device.
JP2007062266A 2007-03-12 2007-03-12 Semiconductor device and manufacturing method of semiconductor device Pending JP2008224978A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007062266A JP2008224978A (en) 2007-03-12 2007-03-12 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007062266A JP2008224978A (en) 2007-03-12 2007-03-12 Semiconductor device and manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2008224978A true JP2008224978A (en) 2008-09-25

Family

ID=39843686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007062266A Pending JP2008224978A (en) 2007-03-12 2007-03-12 Semiconductor device and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2008224978A (en)

Similar Documents

Publication Publication Date Title
US6861670B1 (en) Semiconductor device having multi-layer wiring
US6680488B2 (en) Semiconductor device
EP0991126A1 (en) Method of manufacturing semiconductor device and semiconductor device, method of manufacturing electrooptic device and electrooptic device, and electronic apparatus employing it
JP4653374B2 (en) Manufacturing method of electro-optical device
JP4542492B2 (en) Electro-optical device and manufacturing method thereof, electronic apparatus, and semiconductor device
TWI329231B (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP2001013518A (en) Liquid crystal display device and its manufacture
JPH1197705A (en) Semiconductor integrated circuit
US20030063429A1 (en) Capacitor, semiconductor device, electro-optic device, method of manufacturing capacitor, method of manufacturing semiconductor device, and electronic apparatus
JP2017134138A (en) Liquid crystal display and electronic apparatus
TWI226124B (en) Manufacturing method of optoelectronic apparatus, optoelectronic apparatus, manufacturing method semiconductor device, semiconductor device, projection type display apparatus, and electronic machine
JP3646311B2 (en) Multilayer wiring contact structure, active matrix substrate, and manufacturing method thereof
JP2002182244A (en) Semiconductor device and its manufacturing method
JP2008224978A (en) Semiconductor device and manufacturing method of semiconductor device
TWI282030B (en) Liquid crystal display device and method of driving the same
JP5046445B2 (en) Method for manufacturing semiconductor device
JP4366953B2 (en) Method for manufacturing composite semiconductor substrate
JP4366954B2 (en) Method for manufacturing composite semiconductor substrate
JP2005275179A (en) Reflection liquid crystal display device and projection display device, and electronic apparatus
JP2008205248A (en) Semiconductor device and method of fabricating the semiconductor device, electro-optical device and method of manufacturing the electro-optical device, and electronic apparatus
JP2008124179A (en) Manufacturing method of semiconductor substrate, semiconductor substrate, semiconductor device, electro-optic device and electronic instrument
JP4556376B2 (en) Manufacturing method of semiconductor substrate
JP4946191B2 (en) Electro-optical device manufacturing method, electro-optical device, and electronic apparatus including the same
JP2005251912A (en) Composite semiconductor substrate, method for manufacturing the same, electrooptical device and electronic apparatus
JP4214702B2 (en) Electro-optical device manufacturing method, electro-optical device, projection display device, and electronic apparatus