JP3646311B2 - 多層配線のコンタクト構造、アクティブマトリクス基板及びその製造方法 - Google Patents

多層配線のコンタクト構造、アクティブマトリクス基板及びその製造方法 Download PDF

Info

Publication number
JP3646311B2
JP3646311B2 JP52351697A JP52351697A JP3646311B2 JP 3646311 B2 JP3646311 B2 JP 3646311B2 JP 52351697 A JP52351697 A JP 52351697A JP 52351697 A JP52351697 A JP 52351697A JP 3646311 B2 JP3646311 B2 JP 3646311B2
Authority
JP
Japan
Prior art keywords
forming
barrier layer
insulating film
metal wiring
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP52351697A
Other languages
English (en)
Inventor
和正 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of JP3646311B2 publication Critical patent/JP3646311B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

〔技術分野〕
本発明は、アルミニウムまたはアルミニウムを含有する合金からなる配線と透明導電膜からなる配線との多層配線のコンタクト構造と、前記コンタクト構造を用いたアクティブマトリクス基板及びその製造方法に関する。
〔背景技術〕
本発明に関わる従来技術としては、特開平1−255829号、及びジャーナルオブエレクトロケミカルソサイエティー、1991年、第138巻、7号、2070−2075頁に所載の論文がある。
特開平1−255829号においては、アルミニウム上に薄膜珪素層を介してITOを形成した多層配線構造が開示されている。
ジャーナルオブエレクトロケミカルソサイエティー、1991年、第138巻、7号、2070−2075頁に所載の論文においては、アルミニウム上にチタン層を介してITOを形成した多層配線構造が開示されている。
しかしながら、前記従来技術によるアルミニウムまたはアルミニウムを含有する合金と透明導電膜のコンタクト構造においては、以下に示すような解決されるべき問題がある。
特開平1−255829号におけるごとき構成においては、同例中に記載されているごとく、約300℃程度の熱処理において珪素とアルミニウムは反応してシリサイド化する。この処理はITOを成膜した後にその電気抵抗を下げるために必要なものであるが、シリサイド化したアルミニウムがこのときITOから酸素を奪い、酸化が起こり、このため、ITOとアルミニウム間の接触電気抵抗(以下、コンタクト抵抗と記す)が大きくなってしまう。
ジャーナルオブエレクトロケミカルソサイエティー、1991年、第138巻、7号、2070−2075頁に所載の論文においては、アルミニウム上ITO及びアルミニウム上チタン上ITOを400℃で熱処理した後の、アルミニウムとITOのコンタクト抵抗が掲載され、後者の場合にはチタンを1000Å以上の厚みにすればコンタクト抵抗が低い場合もあることが示されている。しかしながら、チタンはアルミニウムと合金化しやすく、さらに前例の珪素よりも酸化しやすい。従って、この構成で安定に小さなコンタクト抵抗を実現するのは極めて困難である。
従って、以上の従来技術を用いた場合のアクティブマトリクス基板は、アルミニウムとITOや酸化錫等による透明導電膜の、コンタクト抵抗が大きかったり不安定であったりするため、その特性が不十分であったり、不安定であったりした。
本発明は上記従来技術の問題点に鑑みてなされたものであり、以下の点を目的とするものである。
(1)アルミニウム又はアルミニウム合金とITO等の透明導電膜のコンタクト抵抗を安定に小さいものとしたコンタクト構造を実現すること。
(2)上記コンタクト構造を用いた高性能のアクティブマトリクス基板を提供すること。
(3)簡略な製造プロセスを用いて上記低コンタクト抵抗のコンタクト構造を有するアクティブマトリクス基板を高歩留まりで実現すること。
〔発明の開示〕
以上の課題を解決するため、本発明は以下の構成要件を具備するものである。
(1)アルミニウムまたはアルミニウムを含有する合金からなる第1配線と透明導電膜からなる第2配線との多層配線のコンタクト構造において、
前記第1配線と前記第2配線との間にバリア層が形成されてなり、
前記バリア層はその酸化物生成自由エネルギーが300〜1000℃の範囲で珪素より高い材料、または該材料同士の化合物、または該材料もしくは化合物を主成分とした化合物からなることを特徴とする。
ここで言うところのバリア層とは、金属等の表面の酸化を防止するための層を意味するものである。
(2)前記バリア層はその酸化物生成自由エネルギーが300〜1000℃の範囲で錫より高い材料、または該材料同士の化合物、または該材料もしくは化合物を主成分とした化合物からなることを特徴とする。
(3)前記バリア層はモリブデン、亜鉛、マンガン、ニオブ、クロム、ニッケル、銅、タンタル、鉛の中の1種の材料、または以上の材料を2種以上有する化合物、または該材料もしくは化合物を主成分とした化合物からなることを特徴とする。
(4)前記バリア層は、その酸化物生成自由エネルギーが300〜1000℃の範囲で珪素より高い材料1種以上と珪素との化合物、または該化合物を主成分とした化合物からなることを特徴とする。
(5)前記バリア層はその酸化物生成自由エネルギーが300〜1000℃の範囲で錫より高い材料1種以上と珪素との化合物、または該化合物を主成分とした化合物からなることを特徴とする請求項1記載の多層配線のコンタクト構造。
(6)前記バリア層はモリブデン、亜鉛、マンガン、ニオブ、クロム、ニッケル、銅、タンタル、鉛のうちの1種以上の材料と珪素との化合物、または該化合物を主成分とした化合物からなることを特徴とする。
(7)アルミニウムまたはアルミニウムを含有する合金からなる第1配線と透明導電膜からなる第2配線との多層配線のコンタクト構造において、
前記第1配線と前記第2配線との間にバリア層が形成されてなり、前記バリア層はその酸化物生成自由エネルギーが300〜1000℃の範囲でアルミニウムより高い材料、または該材料同士の化合物、または、該材料もしくは化合物を主成分とした化合物の窒化物からなることを特徴とする。
(8)前記バリア層の厚みを500〜1000Å以下としたことを特徴とする。
(9)基板上に配置された複数のゲート線と、該ゲート線に交差して配置された複数のデータ線と、前記ゲート線と前記データ線とに接続されたトランジスタと、前記薄膜トランジスタに電気的に接続された透明導電膜からなる画素電極とを有するアクティブマトリクス基板において、
前記基板上に形成されたシリコン薄膜からなるソース・ドレイン領域と、前記シリコン薄膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜及びゲート電極上に形成された層間絶縁膜と、前記ゲート絶縁膜及び層間絶縁膜にコンタクトホールを介して前記ソース・ドレイン領域に接続されるように形成されたアルミニウム又はアルミニウムを含有する合金よりなる金属配線層と、前記金属配線層上に配置されたバリア層と、前記バリア層に接続されるように配置された透明導電膜からなる前記画素電極とを有することを特徴とする。
(10)前記バリア層は、500Å〜1000Åの膜厚を有することを特徴とする。
(11)前記バリア層上に絶縁膜が形成されてなり、前記バリア層は、前記絶縁膜に形成されたスルーホールを介して前記透明導電膜に接続されてなることを特徴とする。
(12)基板上に配置された複数のゲート線と、該ゲート線に交差して配置された複数のデータ線と、前記ゲート線と前記データ線とに接続されたトランジスタと、前記薄膜トランジスタに電気的に接続された透明導電膜からなる画素電極とを有するアクティブマトリクス基板の製造方法において、
前記基板上にソース・ドレイン領域となるシリコン薄膜を堆積する工程と、
前記シリコン薄膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記シリコン薄膜にイオン打ち込みすることにより、ソース・ドレイン領域を形成する工程と、
前記ゲート絶縁膜及びゲート電極上に層間絶縁膜を形成する工程と、
前記ゲート絶縁膜及び層間絶縁膜にコンタクトホールを形成して、前記ソース・ドレイン領域に接続されるようにアルミニウム又はアルミニウムを含有する合金よりなる金属配線層を形成する工程と、
前記金属配線層上にバリア層を形成する工程と、
前記バリア層に接続されるように透明導電膜からなる前記画素電極を形成する工程とを有することを特徴とする。
(13)前記金属配線を形成する工程と前記バリア層を形成する工程は、1torr以下の真空度で前記金属配線及び前記バリア層となるそれぞれの膜をスパッタリングにより形成し、連続的にドライエッチンングによりパターニングして形成することを特徴とする。
(14)前記バリア層は、500Å〜1000Åの膜厚を有することを特徴とする。
(15)前記前記画素電極を形成する工程及びそれ以降に、前記基板の温度が300℃以上となる工程が含まれることを特徴とする。
(16)前記金属配線を形成する工程と前記バリア層を形成する工程は、前記金属配線と前記バリア層となるそれぞれの層を1torr以下の真空度を保ったままスパッタリングで形成し、前記バリア層をエッチングしてパターニングし、1torr以下の真空度を保ったまま前記金属配線を反応性イオンエッチングしてパターニングすることを特徴とする。
(17)前記バリア層上に絶縁膜が形成されてなり、前記バリア層は、前記絶縁膜に形成されたスルーホールを介して前記透明導電膜に接続されてなることを特徴とする。
【図面の簡単な説明】
第1図は本発明の実施例におけるアルミニウムまたはアルミニウムを含有する合金と透明導電膜とのコンタクト構造の断面図である。
第2図は酸化物生成自由エネルギーと温度の関係をあらわした模式図である。
第3図は本発明の実施例におけるアクティブマトリクス基板の平面図である。
第4図は本発明の実施例におけるアクティブマトリクス基板の製造工程順の図1X−X'に対応した断面図。同図(a)はゲート電極形成工程終了時の断面図、同図(b)はバリア層と金属配線層エッチング工程終了時の断面図、同図(c)は画素電極形成工程終了時の断面図である。
第5図は本発明の実施例における、ゲートが基板側にあるTFTを用いたアクティブマトリクス基板の断面図である。
第6図は本発明の実施例における、金属配線層及びバリア層上に絶縁層とスルーホールを形成し、該スルーホールを介して前記バリア層と透明導電膜による画素電極を接触させたアクティブマトリクス基板の断面図である。
第7図は本発明を用いた液晶表示装置の構成例を示す図である。
第8図は本発明を用いた電子機器の構成例を示す図である。
第9図は本発明の応用例である電子機器(プロジェクタ)の構成を示す図である。
第10図は本発明の応用例である電子機器(パーソナルコンピュータ)の構成を示す図である。
第11図は本発明の応用例である電子機器(ページャー)の構成を示す図である。
【符号の説明】
101 ゲート電極
102 アルミニウムまたはアルミニウムを含有する合金による金属配線層
103 半導体薄膜層
104 層間絶縁膜に形成されたスルーホール
105 透明導電膜による画素電極
201 ガラス基板
202 ゲート絶縁膜
203 層間絶縁膜
204 バリア層
601 絶縁層
〔発明を実施するための最良の形態〕
以下、本発明の実施例について図面を参照しながら説明する。
(実施例1)
図1は、本発明の実施例におけるアルミニウムまたはアルミニウムを含有する合金からなる配線と透明導電膜からなる配線とのコンタクト構造の断面図である。同図においては、アルミニウムまたはアルミニウムを含有する合金による金属配線層102上に、バリア層204を介して、ITOやSnO2などの透明導電膜105が接続されている構造となっている。
本発明者は、金属配線層102にAlSiCu合金(Si1wt%、Cu0.5wt%)、透明導電膜105に基板温度220℃でスパッタリング法で形成し、その後熱処理を300℃で、30分行ったITOを用いて、バリア層材料に関する実験を行った。ここでのバリア層とは金属配線の表面酸化を防ぐ層を意味する。
バリア層204の材料として、1019cm-3程度のリンを含む非晶質珪素をPECVD法にて厚み1000Å形成した場合、AlSiCu合金とITO間のコンタクト抵抗は測定電圧1Vにおいて10Ωcm2程度であり、しかもオーミックなものではなかった。従って、バリア層は500〜1000Åが実用上問題なく使用できるものである。
これに対し、バリア層として珪素より酸化物生成自由エネルギーが大きいモリブデンをスパッタリング法にて厚み1000Å形成した場合、コンタクト抵抗は測定電圧1Vにおいて0.1mΩcm2程度と、前記非晶質珪素によるバリア層形成の場合に対し大きく低減させることができ、しかもオーミックなものが得られた。バリア層モリブデンの厚みを500Åと薄くしても、コンタクト抵抗は同様に0.1mΩcm2程度でオーミックなものであった。また、このオーミックな低コンタクト抵抗は、再現性よく得ることができた。
図2に、酸化物生成自由エネルギーと温度の関係をあらわした模式図を示す。図中直線はそれぞれの酸化物を形成するための自由エネルギーをあらわしたものであり、それぞれの直線により領域1乃至4にグループ分けされる。酸化物生成自由エネルギーに関する詳しいデータは、金属データブック、日本金属学会編、改定2版、丸善、p.90などに示されている。珪素より酸化物生成自由エネルギーが大きいモリブデンは、図2中で領域3の範疇に属する。珪素より酸化されにくいモリブデンをバリア層204に用いることにより、ITOのスパッタリング形成時やその後の熱処理時に、ITO膜中の酸素をアルミニウムが奪い、アルミニウム合金102表面が酸化されることにより生じるアルミニウム合金102とITO105のコンタクト抵抗の増大を防止することが可能となり、すなわちバリア層204表面及びAlSiCu合金102表面の酸化が起こらず、オーミックな低コンタクト抵抗が実現されたと考えられる。
よって、モリブデンに限らず、酸化物生成自由エネルギーが珪素より大きな材料、すなわち亜鉛、マンガン、ニオブなどの図2中領域3及び4に位置する材料や、それらの化合物、さらにはそれらを主成分とした化合物をバリア層204に用いてよい。例えば、本発明者は、バリア層204にモリブデンの珪素化合物であるMoSi2を用いてみた。このとき、コンタクト抵抗は1mΩcm2程度と、前記金属モリブデンを用いた場合に比べやや増大したが、オーミックなものであった。したがって、酸化物生成自由エネルギーが珪素よりたかい材料1種以上と珪素との化合物、またはそれらを主成分とした化合物をバリア層204に用いてよい。また、珪素より酸化物生成自由エネルギーの高い金属相とそれらの珪素化合物相の混在相からなる材料を用いることも可能である。
(実施例2)
図1に示すAlSiCu合金とITOのコンタクト構造において、バリア層204に銅をスパッタリング法で厚み500Å形成し、用いてみた。コンタクト抵抗は測定電圧1Vにおいて0.01mΩcm2程度となり、前記モリブデンによるバリア層形成の場合に比べ、さらに低いコンタクト抵抗となった。また、印加電圧に対しコンタクト抵抗は一定で、オーミックなものであった。また、この試料をさらに500℃程度で、30分熱処理した場合も、コンタクト抵抗は熱処理前と同等であった。この場合のバリア層も500〜1000Åの範囲内であれば問題なく使用可能である。
錫より酸化物生成自由エネルギーが大きな銅は、図2中で領域4の範疇に属する。銅に限らず、酸化物生成自由エネルギーが錫より大きな材料、すなわちタンタル、クロム、ニッケル、鉛などの図2中領域4の範疇に属する材料をバリア層204に用いた場合、前記モリブデンなどの材料に比べ、透明導電膜105を形成した後の熱処理温度を高温化することが可能となる。もちろん、酸化物生成自由エネルギーが錫より大きな材料同士の化合物、該材料や化合物を主成分とした化合物をバリア層204に用いた場合も同様の効果が期待できる。また、実施例1の場合と同様に、酸化物生成自由エネルギーが錫より高い材料1種以上と珪素との化合物、またはそれらを主成分とした化合物をバリア層204に用いてよい。
(実施例3)
図1に示すAlSiCu合金とITOとのコンタクト構造において、バリア層204にチタンの窒素化合物であるTiNをスパッタリング法で厚み500Å形成し、用いてみた。コンタクト抵抗は1mΩcm2程度となり、オーミックなものとなった。
チタンは、図2中領域2に属し、珪素よりも酸化しやすい材料である。しかしながら、その窒素化合物を形成することにより、材料単独の場合に比べ、酸化しにくくなり、バリア層204として有効なものになったと考えられる。したがって、酸化物生成自由エネルギーがアルミニウムより高い材料、すなわちアルミニウムよりも酸化しにくい材料、または該材料同士の化合物、またはそれらを主成分とした化合物の窒化物をバリア層204に用いてよい。本実施例においてもバリア層は500Å〜1000Åの範囲内であれば使用可能である。
(実施例4)
図3は、本発明の実施例におけるアクティブマトリクス基板の平面図である。101は基板上に平行に配置された複数のゲート線を形成する配線層、102は該ゲート線と交差して配置された複数のデータ線を形成する金属配線層であり、アルミニウムまたはアルミニウム合金が用いられる。103は薄膜トランジスタのチャネル部を形成する半導体薄膜層であり、104は前記半導体薄膜層103と前記金属配線層102を接触させるため層間絶縁膜(後述する)に形成されたスルーホールである。105は透明導電膜等からなる画素電極である。
以下、製造工程に従って本発明のアクティブマトリクス基板及びその製造方法の一例を詳細に説明する。
図4(a)、(b)、(c)は、本発明の実施例におけるアクティブマトリクス基板の製造工程順の図3X−X'に対応した断面図を示す。同図(a)はゲート電極形成工程終了時の断面図、同図(b)はバリア層と金属配線層エッチング工程終了時の断面図、同図(c)は画素電極形勢工程終了時の断面図である。
ガラス基板201上に半導体薄膜層103を形成する。半導体薄膜層103としては非晶質珪素をプラズマ気相化学成長法(PECVD法)で成膜したものをレーザー結晶化して形成される多結晶珪素膜がパターニングされ、用いられる。さらにゲート絶縁膜202を、酸化珪素膜をPECVD法により成膜することにより形成する。そして、ゲート電極101を、窒化タンタルを金属タンタルターゲットからアルゴンと窒素の混合ガス雰囲気で反応性スパッタリングすることにより成膜し、パターニングすることで形成する。この状態でゲート側からリン等の不純物イオン注入を行い、熱処理を行うことにより活性化し、半導体薄膜層103中に不純物の活性化されたソース・ドレイン部を形成し、図4(a)のごとき断面図となる。但し、ソース・ドレイン部は同図中には図示していない。以上の半導体薄膜層103、ゲート絶縁膜202、及びゲート電極101により薄膜トランジスタが構成される。
さらに層間絶縁膜203を、酸化珪素膜をPECVD法により成膜することにより形成し、該層間絶縁膜203とゲート絶縁膜202を連続でエッチングすることにより、スルーホール104を形成する。そして、金属配線層102として珪素を1wt%、銅を0.5wt%含有したアルミニウム合金をスパッタリング法で成膜し、さらに1torr以下の真空度を保ったまま連続的にバリア層204として珪素より酸化物生成自由エネルギーの高いモリブデンをスパッタリング法で成膜する。その厚みは500Åとした。そして、モリブデンによるバリア層204とアルミニウム合金による金属配線層102を、塩素と3塩化ホウ素の混合ガスで連続的にエッチングを行い、パターニングし、図4(b)のごとき断面図となる。アルミニウム合金による金属配線層102を形成した後、大気に基板をさらした場合、該金属配線層上に自然酸化膜が形成されてしまい、その後バリア層204を積層する場合、積層前にスパッタエッチングが必要となる。このため、アルミニウム合金成膜後、真空雰囲気、望ましくは1torr以下の真空度を保ったまま、連続的にバリア層を成膜することが望ましい。
その後、ITOによる透明導電膜をスパッタリング法で形成し、300℃程度の熱処理を行った後、パターニングを行い、画素電極105を形成し、図2(c)のごとき断面図となる。そして、保護膜形成とパターニングを行い、アクティブマトリクス基板が完成する。
以上のアクティブマトリクス基板は、アルミニウム合金による金属配線層102上にモリブデンによるバリア層204を設け、これを介してITOによる画素電極105とのコンタクトを形成する構成となっている。バリア層204の存在により、ITOのスパッタリング形成時やその後の熱処理時に、ITO膜中の酸素をアルミニウムが奪い、アルミニウム合金102表面が酸化されることにより生じるアルミニウム合金102とITO105のコンタクト抵抗の増大を防止することが可能となる。
モリブデンをバリア層204として用いた上記実施例の試料において(ITO成膜後熱処理を300℃で30分行っている)、ITOとAl合金間のコンタクト抵抗は実施例1に示したごとく0.1mΩcm2程度となり、これにより、200μm2程度の接触面積でAl合金とITOのコンタクト構造が形成可能となり、高書き込み特性かつ高開口率のアクティブマトリクス基板が実現した。
また、以上の実施例におけるアクティブマトリクス基板の製造方法は、モリブデンによるバリア層204とアルミニウム合金による金属配線層102を、塩素と3塩化ホウ素の混合ガスで連続的にエッチングを行っている。これにより、バリア層204がない場合と同一のフォト工程数、また同一のエッチング工程でアクティブマトリクス基板を形成することが可能となった。
以上の実施例において、バリア層204については、実施例1乃至3に示した材料を用いることが可能である。実施例1に示した珪化モリブデンや、実施例3に示した窒化チタンを用いた場合、バリア層203の上記エッチングガスを用いた場合のエッチングレートが向上し、バリア層203ととアルミニウム合金による金属配線層102のエッチングレートの差が小さくなり、このため、バリア層204とアルミニウム合金102のパターンにおける断面形状がテーパ−化し、透明導電膜105や、図示していない保護膜のステップカバレッジが向上した。
また、半導体薄膜層103としては、非晶質珪素や、ゲルマニウム、ゲルマニウムと珪素の化合物などを用いることも可能である。また、半導体薄膜層103と基板201間に二酸化珪素層等で形成した絶縁層を挿入することも可能である。また、金属配線層102の材料も珪素と銅の含有量の異なるアルミニウム合金や、銅のみ含有するアルミニウム合金、他の材料、例えばネオジウム等を含有するアルミニウム合金、さらには純アルミニウムを用いること等が可能である。また、画素電極105に酸化錫等の材料を用いて良い。また、周辺駆動回路内蔵型のアクティブマトリクス基板において本発明を適用することも可能である。
(実施例5)
図3及び4における本発明の実施例のアクティブマトリクス基板において、バリア層204に錫より酸化物生成エネルギーの高い銅を用いてみた。その厚みは前記モリブデンの場合と同様500Åとした。この時のアクティブマトリクス基板の製造方法は、前記(実施例1)に記載の方法とほぼ同様であるが、以下に述べる構成が異なる。アルミニウム合金102をスパッタリング法にて形成した後、1torr以下の真空度を保ったままバリア層204として銅をスパッタリング法にて形成した。該バリア層204上にフォトレジストを形成した後、銅によるバリア層をアルゴンガス雰囲気でスパッタエッチングし、さらに1torr以下の真空度を保ったままアルミニウム合金102を塩素と3塩化ホウ素の混合ガス雰囲気で反応性イオンエッチングし、バリア層204と金属配線層102のパターン形成を行った。銅によるバリア層204をスパッタエッチングした後、基板を大気にさらした場合、露出したアルミニウム合金102の表面に自然酸化膜が形成され、このため、該アルミニウム合金のエッチングの際、表面自然酸化膜の存在に起因した残さが生じやすくなる。このため、バリア層204をスパッタエッチングした後、真空雰囲気、望ましくは1torr以下の真空度を保ったままアルミニウム合金をエッチングすることが望ましい。また、アルミニウム合金102のエッチングは、異方性の強い条件で反応性イオンエッチングすることが望ましい。これは、アルミニウム合金のサイドエッチングが生じると、バリア層204とアルミニウム合金102のパターンにおける断面形状は、該バリア層がひさしの如くなるようなものとなるからである。
この、バリア層204に銅を用いたアクティブマトリクス基板において、透明導電膜105とアルミニウム合金102との間のコンタクト抵抗は実施例2に示したように0.01Ωcm2程度と実施例4の場合に比べさらに低抵抗化され、かつオーミックなものとなり、また、さらに高温熱処理することが可能となり、TFTの高性能化を図ることができた。これらの効果により、さらなる書き込み特性の向上と、高開口率が得られるアクティブマトリクス基板が実現された。
また、本実施例におけるアクティブマトリクス基板の製造方法は、同一のエッチングマスクを用いて、バリア層204をスパッタエッチングし、1torr以下の真空度を保ったまま金属配線層102を反応性イオンエッチングすることにより、バリア層204がない場合と同一のフォト工程数でアクティブマトリクス基板を形成することが可能となった。
以上の実施例において、バリア層204については、錫より酸化物生成自由エネルギーの高い鉛、ニッケル、クロム、タンタル等の材料を用いることが可能であり、前記実施例における銅をバリア層204に用いる場合と同様な効果が期待される。バリア層204に、錫より酸化物生成自由エネルギーが大きい材料を用いると、熱処理によるアルミニウム合金102表面の酸化はもとより、バリア層204表面の酸化も決して起こらず、安定で低抵抗でオーミックなITOとアルミニウム合金のコンタクト構造が形成可能となる。もちろん、錫より酸化物生成自由エネルギーが高い材料同士の化合物、さらにはそれらを主成分とした化合物など、実施例2中で述べた材料をバリア層204に用いてよい。
(実施例6)
図5は、本発明の実施例における、ゲート電極が基板側にあるTFTを用いたアクティブマトリクス基板の断面図を示す。ガラス基板201上にゲート電極101、ゲート絶縁膜202、半導体薄膜層103、アルミニウム合金102が形成され、バリア層204を介して透明導電膜105が形成される構成となっている。
本実施例のアクティブマトリクス基板の製造方法を以下に示す。まず、基板201上にゲート電極101を形成し、ゲート絶縁膜202を形成する。ゲート絶縁膜202は、実施例1中に示した二酸化珪素や、二酸化珪素と窒化珪素の積層膜などで形成する。その後半導体薄膜層103を形成し、該半導体薄膜中に選択的に不純物を添加する。半導体薄膜層中に不純物を添加した領域は、図示していない。その後、アルミニウムもしくはアルミニウム合金で金属配線層102、すでに述べてきた材料でバリア層204を形成し、さらに透明導電膜による画素電極105を形成する。
本実施例に示されるように、本発明は、ゲート電極が半導体薄膜層の下側にある、すなわち基板側にあるTFTを有し、アルミニウム又はアルミニウム合金と透明導電膜が接触する構造を持つアクティブマトリクス基板に適用することが可能である。
(実施例7)
図6は、本発明の実施例における、金属配線層及びバリア層上に絶縁層とスルーホールを形成し、該スルーホールを介して前記バリア層と透明導電膜による画素電極を接触させたアクティブマトリクス基板の断面図である。基板201上に、半導体薄膜層103、ゲート絶縁膜202、ゲート電極101より成るTFTを形成し、層間絶縁膜203を形成し、層間絶縁膜203及びゲート絶縁膜202にスルーホールを形成し、アルミニウムもしくはアルミニウム合金による金属配線層102、及びすでに述べてきた材料によるバリア層204を形成する。その上に表面の平坦化をはかるため絶縁層601を形成する。絶縁層601には、ポリシラザンやSOGを出発原料とした二酸化珪素膜や、それとPECVD法で形成した二酸化珪素膜の積層構造などを用いることができる。絶縁層601にスルーホールを形成し、透明導電膜105を形成することにより、本実施例のアクティブマトリクス基板が形成される。
本実施例のような構成のアクティブマトリクス基板にすることにより、透明導電膜がバリア層204及び金属配線層102の断面部をカバーする構造がなくなり、前記断面部で起こっていた透明導電膜の断線を防ぐことができ、高性能でかつ高歩留まりのアクティブマトリクス基板が実現された。なお、以上の金属配線層及びバリア層上に絶縁層とスルーホールを形成し、該スルーホールを介して前記バリア層と透明導電膜による画素電極を接触させた構成は、実施例6に示すような、ゲート電極が基板側にあるTFTを用いたアクティブマトリクス基板に適用してもよい。
上述の実施例のアクティブマトリクス基板は、液晶表示装置に適用可能であり、そのような構成例の全体を第7図に示す。即ち、液晶表示装置は、バックライト900と、偏光板い901と、駆動回路902を搭載したアクティブマトリクス基板903と、液晶904と、対向基板905と、偏光板906を具備している。
上述の実施例の液晶表示装置を用いて構成される電子機器は、図8に示す表示情報出力源1000、表示情報処理回路1002、表示駆動回路1004、液晶パネルなどの表示パネル1006、クロック発生回路1008及び電源回路1010を含んで構成される。表示情報出力源1000は、ROM、RAMなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路1008からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表示情報処理回路1002は、クロック発生回路1008からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路1002は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。表示駆動回路1004は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル1006を表示駆動する。電源回路1010は、上述の各回路に電力を供給する。
このような構成の電子機器として、図9に示す液晶プロジェクタ、図10に示すマルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、図11に示すページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などを挙げることができる。
図9に示す液晶プロジェクタは、透過型液晶パネルをライトバルブとして用いた投写型プロジェクタであり、例えば3板プリズム方式の光学系を用いている。
図9において、プロジェクタ1100では、白色光源のランプユニット1102から射出された投写光がライトガイド1104の内部で、複数のミラー1106および2枚のダイクロイックミラー1108によってR、G、Bの3原色に分けられ、それぞれの色の画像を表示する3枚の液晶パネル1110R、1110Gおよび1110Bに導かれる。そして、それぞれの液晶パネル1110R、1110Gおよび1110Bによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。ダイクロイックプリズム1112では、レッドRおよびブルーBの光が90゜曲げられ、グリーンGの光が直進するので各色の画像が合成され、投写レンズ1114を通してスクリーンなどにカラー画像が投写される。
図10に示すパーソナルコンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示画面1206とを有する。
図11に示すページャ1300は、金属製フレーム1302内に、液晶表示基板1304、バックライト1306aを備えたライトガイド1306、回路基板1308、第1,第2のシールド板1310,1312、2つの弾性導電体1314,1316、及びフィルムキャリアテープ1318を有する。2つの弾性導電体1314,1316及びフィルムキャリアテープ1318は、液晶表示基板1304と回路基板1308とを接続するものである。
ここで、液晶表示基板1304は、2枚の透明基板1304a,1304bの間に液晶を封入したもので、これにより少なくともドットマトリクス型の液晶表示パネルが構成される。一方の透明基板に、図8に示す駆動回路1004、あるいはこれに加えて表示情報処理回路1002を形成することができる。液晶表示基板1304に搭載されない回路は、液晶表示基板の外付け回路とされ、図11の場合には回路基板1308に搭載できる。
図11はページャの構成を示すものであるから、液晶表示基板1304以外に回路基板1308が必要となるが、電子機器用の一部品として液晶表示装置が使用される場合であって、透明基板に表示駆動回路などが搭載される場合には、その液晶表示装置の最小単位は液晶表示基板1304である。あるいは、液晶表示基板1304を筺体としての金属フレーム1302に固定したものを、電子機器用の一部品である液晶表示装置として使用することもできる。さらに、バックライト式の場合には、金属製フレーム1302内に、液晶表示基板1304と、バックライト1306aを備えたライトガイド1306とを組み込んで、液晶表示装置を構成することができる。
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶パネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレー装置にも適用可能である。
以上説明したように、本発明のアルミニウムまたはアルミニウムを含有する合金と透明導電膜のコンタクト構造及び該コンタクト構造を用いたアクティブマトリクス基板及びその製造方法を用いることにより、以下のような効果がある。
(1)バリア層によりアルミニウムまたはアルミニウム合金による金属配線層表面の酸化が防止でき、さらにはバリア層自身の酸化がされないため、アルミニウム又はアルミニウム合金とITO等の透明導電膜のコンタクト抵抗を安定に小さいものとすることが可能となる。
(2)上記低抵抗のコンタクト構造を用いることにより、書き込み特性と開口率の改善が図られた、高性能のアクティブマトリクス基板が実現される。
(3)バリア層と金属配線層を同一のガス種を用いて連続エッチング、又は、バリア層をスパッタエッチング後1torr以下の真空度を保ったまま金属配線層を反応性イオンエッチングすることにより、簡略な製造プロセスを用いて上記のアクティブマトリクス基板を実現することが可能となる。また、バリア層及び金属配線層上に絶縁膜とスルーホールを形成し、該スルーホールを介して前記バリア層と透明導電膜による画素電極を接触させた構成とすることにより、高歩留まりのアクティブマトリクス基板が実現される。

Claims (6)

  1. 基板上に配置された複数のゲート線と、該ゲート線に交差して配置された複数のデータ線と、前記ゲート線と前記データ線との交差に対応して設けられたトランジスタと、前記トランジスタに電気的に接続された透明導電膜からなる画素電極とを有するアクティブマトリクス基板の製造方法において、
    前記基板上にソース・ドレイン領域となるシリコン薄膜を堆積する工程と、
    前記シリコン薄膜上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記シリコン薄膜にイオン打ち込みすることにより、ソース・ドレイン領域を形成する工程と、
    前記ゲート絶縁膜及びゲート電極上に層間絶縁膜を形成する工程と、
    前記ゲート絶縁膜及び層間絶縁膜にスルーホールを形成して、前記ソース・ドレイン領域に接続されるようにアルミニウム又はアルミニウムを含有する合金よりなる金属配線層を形成する工程と、
    前記金属配線層上に、マンガン、銅、鉛の中の1種の材料、または該材料を2種以上有する化合物、または、該材料もしくは化合物を主成分とした化合物からなるバリア層を形成する工程と、
    前記バリア層に接続されるように透明導電膜からなる前記画素電極を形成する工程とを有することを特徴とするアクティブマトリクス基板の製造方法。
  2. 基板上に配置された複数のゲート線と、該ゲート線に交差して配置された複数のデータ線と、前記ゲート線と前記データ線との交差に対応して設けられたトランジスタと、前記トランジスタに電気的に接続された透明導電膜からなる画素電極とを有するアクティブマトリクス基板の製造方法において、
    前記基板上にソース・ドレイン領域となるシリコン薄膜を堆積する工程と、
    前記シリコン薄膜上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記シリコン薄膜にイオン打ち込みすることにより、ソース・ドレイン領域を形成する工程と、
    前記ゲート絶縁膜及びゲート電極上に層間絶縁膜を形成する工程と、
    前記ゲート絶縁膜及び層間絶縁膜にスルーホールを形成して、前記ソース・ドレイン領域に接続されるようにアルミニウム又はアルミニウムを含有する合金よりなる金属配線層を形成する工程と、
    前記金属配線層上に、珪化モリブデンまたは窒化チタンからなるバリア層を形成する工程と、
    前記金属配線層と前記バリア層を、塩素ガスと3塩化ホウ素の混合ガスで連続的にエッチングする工程と、
    前記バリア層に接続されるように透明導電膜からなる前記画素電極を形成する工程とを有することを特徴とするアクティブマトリクス基板の製造方法。
  3. 前記金属配線を形成する工程と前記バリア層を形成する工程は、1torr以下の真空度で前記金属配線及び前記バリア層となるそれぞれの膜をスパッタリングにより形成し、連続的にドライエッチングによりパターニングして形成することを特徴とする請求項1又は2に記載のアクティブマトリクス基板の製造方法。
  4. 前記画素電極を形成する工程及びそれ以降に、前記基板の温度が300℃以上となる工程が含まれることを特徴とする請求項1ないし3のいずれか1項に記載のアクティブマトリクス基板の製造方法。
  5. 前記金属配線を形成する工程と前記バリア層を形成する工程は、前記金属配線と前記バリア層となるそれぞれの層を1torr以下の真空度を保ったままスパッタリング形成し、前記バリア層と前記金属配線を同一のエッチング工程でパターニングすることを特徴とする請求項1ないし4のいずれか1項に記載のアクティブマトリクス基板の製造方法。
  6. 前記バリア層上に絶縁膜が形成されてなり、前記バリア層は、前記絶縁膜に形成されたスルーホールを介して前記透明導電膜に接続されてなることを特徴とする請求項1ないし5のいずれか1項に記載のアクティブマトリクス基板の製造方法。
JP52351697A 1996-02-09 1997-02-07 多層配線のコンタクト構造、アクティブマトリクス基板及びその製造方法 Expired - Fee Related JP3646311B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2451796 1996-02-09
PCT/JP1997/000338 WO1997029400A1 (fr) 1996-02-09 1997-02-07 Structure de contact pour cablage multicouche, substrat a matrice active et leur procede de fabrication

Publications (1)

Publication Number Publication Date
JP3646311B2 true JP3646311B2 (ja) 2005-05-11

Family

ID=12140374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52351697A Expired - Fee Related JP3646311B2 (ja) 1996-02-09 1997-02-07 多層配線のコンタクト構造、アクティブマトリクス基板及びその製造方法

Country Status (2)

Country Link
JP (1) JP3646311B2 (ja)
WO (1) WO1997029400A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
JP4522529B2 (ja) * 2000-03-29 2010-08-11 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2008306043A (ja) * 2007-06-08 2008-12-18 Ulvac Japan Ltd 配線膜の形成方法、トランジスタ、及び電子装置
US8449817B2 (en) * 2010-06-30 2013-05-28 H.C. Stark, Inc. Molybdenum-containing targets comprising three metal elements
US8449818B2 (en) 2010-06-30 2013-05-28 H. C. Starck, Inc. Molybdenum containing targets
US9334565B2 (en) 2012-05-09 2016-05-10 H.C. Starck Inc. Multi-block sputtering target with interface portions and associated methods and articles

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132833A (ja) * 1988-11-11 1990-05-22 Matsushita Electric Ind Co Ltd 薄膜配線
JPH04256324A (ja) * 1991-02-08 1992-09-11 Toshiba Corp 薄膜半導体素子の製造方法
JP3491904B2 (ja) * 1992-02-21 2004-02-03 セイコーエプソン株式会社 液晶表示装置の製造方法

Also Published As

Publication number Publication date
WO1997029400A1 (fr) 1997-08-14

Similar Documents

Publication Publication Date Title
US6861670B1 (en) Semiconductor device having multi-layer wiring
EP1041641B1 (en) A method for manufacturing an electrooptical device
US7573069B2 (en) Semiconductor device and manufacturing method thereof
US7538011B2 (en) Method of manufacturing a semiconductor device
KR100842728B1 (ko) 반도체 장치
TWI326775B (en) Liquid crystal display device and method for manufacturing the same
US20020071072A1 (en) Display device
KR100864594B1 (ko) 전기 장치 제조 방법
JP2002149087A (ja) 表示装置
JP3646311B2 (ja) 多層配線のコンタクト構造、アクティブマトリクス基板及びその製造方法
JP2002182244A (ja) 半導体装置およびその作製方法
JP4419577B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP5046445B2 (ja) 半導体装置の作製方法
JPH07134312A (ja) 液晶表示装置およびその製造方法
JP2002222960A (ja) 電気光学装置およびその作製方法
JP2005148728A (ja) 集積回路
JP2004247468A (ja) 不純物含有半導体膜の形成方法、トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器
JP2008224978A (ja) 半導体装置、半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031216

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20031225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040212

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041209

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees