JP3646023B2 - 大面積の接続ポストと改良された外形を有する高電流容量半導体装置パッケージとリードフレーム - Google Patents

大面積の接続ポストと改良された外形を有する高電流容量半導体装置パッケージとリードフレーム Download PDF

Info

Publication number
JP3646023B2
JP3646023B2 JP16145199A JP16145199A JP3646023B2 JP 3646023 B2 JP3646023 B2 JP 3646023B2 JP 16145199 A JP16145199 A JP 16145199A JP 16145199 A JP16145199 A JP 16145199A JP 3646023 B2 JP3646023 B2 JP 3646023B2
Authority
JP
Japan
Prior art keywords
package
lead frame
conductors
lead
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16145199A
Other languages
English (en)
Other versions
JP2000077588A (ja
Inventor
ウッドワース アーサー
アール． ユーアー ピーター
ティースデール ケン
Original Assignee
インターナショナル レクティフィアー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26770721&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3646023(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by インターナショナル レクティフィアー コーポレイション filed Critical インターナショナル レクティフィアー コーポレイション
Publication of JP2000077588A publication Critical patent/JP2000077588A/ja
Application granted granted Critical
Publication of JP3646023B2 publication Critical patent/JP3646023B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/012—Semiconductor purity grades
    • H01L2924/01204—4N purity grades, i.e. 99.99%
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、ハイパワー半導体装置用リードフレーム及びパッケージに関し、該リードフレーム及びパッケージは、大きい接続ポストと、新規なリードシーケンスを備えかつ隣り合うリード間の誘電沿面距離を増加した導体を有し、また、改良された外形を有する。
【０００２】
【従来の技術】
ダイオード、サイリスタ並びにＭＯＳＦＥＴ及びＩＧＢＴ等のＭＯＳゲート装置などの半導体装置は、普通、装置接合を有するシリコン半導体ダイに形成される。このダイは、金属化された底部ドレン又は他のパワー電極を有し、また、ソース及びゲート電極又はその他のパワー電極をその上面に有する。ダイは、大きい導電性リードフレームパッド上に取付けられ、ダイ上面のパワー電極は、ダイの導電性電極の領域から平坦な接続ポストの領域にかけて複数のワイヤでワイヤ結合される接続ワイヤを備え、そして、上記平坦な接続ポストの領域は、リードフレームの外部リード導体に接続される。これらの外部リード導体は、リードフレームとダイをモールド被覆するモールドハウジングを貫通する。リードフレームは、複数の同一のセクション、例えば、２０以上のセクションを含むことがあり、それらに対しては、別個のダイを取付け、ワイヤー結合及びモールド被覆を受け入れるための加工が同時になされる。そして個々の装置は、モールド加工の後分離される。最終的な装置は、良く知られた工業規格パッケージ外形、例えば、広く知られたＴＯ２２０又はＴＯ２４７パケージ外形を有する。
【０００３】
【発明が解決しようとする課題】
公知のパッケージ構造は、ダイパワー電極を、例えば、パワーＭＯＳＦＥＴのソース電極又はダイオードのカソードを対応するリードフレームポストに接続することのできる。並列配置される結合ワイヤの数によって制限される電流容量を有する。リードフレームを配置するにあっては、並列配置される結合ワイヤの数を増やすことによって、パッケージサイズを大きくすることなく、パーケージ抵抗を小さくするようにすることが望ましい。
【０００４】
特にパワーＭＯＳＦＥＴのようなＭＯＳゲート装置用の公知のパッケージ構造は、また、従来からゲート、ドレン及びソースのシーケンスにおいて平行な外部リード導体を有している。これは、ゲートリードとソースリードの離間距離を広げている。ソースポストの面積を最大にしながら、ゲートリードとソースリードを互いに隣り合わせて配置することが極めて有益である。また、ソースリード又はその他の長い外部リードの導通断面積を増加させるが望ましい。
【０００５】
従来のモールドされたハウジングパッケージでは、リードフレーム導体は、高い誘電率のハウジングの内部からパッケージ外部の領域に延びている。パッケージの表面に沿う「沿面」距離は、このため外部導体の外側の離間距離に関係しており、また、それらリード間に印加される最大電圧を制限している。リードフレームのリードがパッケージから突出しているパッケージ表面に沿う沿面距離を、パケージサイズを大きくすることなく、大きくすることが望ましい。
【０００６】
公知のパッケージ構造は、リードフレームからプラスティックハウジングの表面を通って外部へ延在するリード導体を有している。これらのリード導体は、従来、矩形又はＶ字形であり、プリント基板の金属開口に適切に嵌まり込むように設計されている。これら導体の断面積は、過剰な加熱を生じさせることなく、装置電流を流すに充分な大きさでなければならない。しかしながら、基板における開口の径は制限を受けているが、それは、開口離間の距離が装置のリード導体及びそれらの導電性ブッシングの離間によって定められているからである。こられリード導体の断面積を、導体を受け入れるプリント基板に設けられた開口の径を過度に大きくすることなく、大きくすることが望ましい。
【０００７】
現在のパッケージ形状は、比較的厚手のプラスティック部分が薄手の部分に垂直の立ち上がり部でもって連結されてなる。厚手の領域は、パッケージのリード導体のエッジから、ダイの中央部上方に位置する垂直立ち上がり部まで延びている。薄手の部分は、その出力リード導体側と対向する側のパケージ端部まで延びている。パッケージの厚手の部分への垂直立ち上がり部は、厚手の部分の頂面と９０度の角度を形成している。この急な角度内の材料はモールド中にプラスチック内に気泡を溜める傾向があり、これは、装置を不良なものにし廃棄品とすることになる。
【０００８】
更にまた、上記の形状の装置が支持基板上表面に取付けられ、そこで片持ちバネにより適所に保持されるとき、バネは厚手のプラスティック領域の表面の上を押圧する。従って、バネ圧は、ダイ中心の上部から外れた位置に加わる。バネ圧が加わる位置を、パッケージ内に取付けられるダイ中心の上部にすることが望ましい。また、特別な道具を必要とすることがなく片持ちバネの下にパッケージの取付けを簡単化することが望ましい。
【０００９】
【課題を解決するための手段】
この発明は、サイズを大きくすることなく電流容量を増加させた半導体装置であって；該半導体装置は、リードフレームと、１つのパワーＭＯＳＦＥＴと、複数の結合ワイヤとを備え；前記リードフレームは、ダイ取付けパッドと複数の平行に離間した外部導体とを有する、薄く略々平坦な導電性本体を備え；前記複数の平行に離間した外部導体の１つは、その一端に１つの大きい結合ワイヤポストを有し、この結合ワイヤポストは前記ダイ取付けパッドの近くに位置しているがこれと離間し；前記パワーＭＯＳＦＥＴの底部は前記ダイ取付けパッドの頂面に固定され；前記複数の結合ワイヤは、それらの一端で前記パワーＭＯＳＦＥＴの頂面と結合され、他の端で前記１つの大きい結合ワイヤポストに結合され；前記１つの大きい結合ワイヤポストは、前記リードフレームの幅の１／２倍以上の幅を有し；前記ダイ取付けパッドは、前記複数の外部導体のうちの１つに電気的に接続され；プラスティックハウジングが前記パワーＭＯＳＦＥＴと前記リードフレームの少なくともある複数の部分を取り囲み；前記複数の離間した導体は、前記プラスティックハウジングの内部から延び、前記ハウジングの側壁を通って、前記ハウジングの外部に至り；前記複数の離間された外部導体のうちの横方向に最も外側の２つは、くぼみ形に曲げられ、前記導体の延在自由端部の離間距離を小さくし；前記くぼみ形に曲げられた外部導体は、それらが最大の離間を有する距離となる位置において前記ハウジングの側壁を貫通し、それによって前記側壁の表面に沿う沿面距離を増していることを特徴とする。
【００１０】
この発明の他の特徴によれば、例えば、ＭＯＳＦＥＴタイプのパッケージでは、リードフレームの外部リードのシーケンスを、従来のゲート、ドレン、ソースから、ゲート、ソース、ドレンの新規なシーケンスに変更した新規なリードフレーム構造が提供される。この新しいシーケンスは、ゲートとソースの接続部の離間距離を小さくすることで、装置の適用を改善し、それゆえ、ゲート回路の漏れインダクタンスを低下させることになる。この新規なシーケンスは、さらにソースポスト部の面積を増加させ、また（非常に大きな面積の底部ダイ接続面積を有する）ドレインポストの面積を減少させることを可能にし、そして、また、ダイソースからリードフレームソースパッドへの結合ワイヤの数を増加させて使うことができ、パッケージサイズを大きくすることなく、パッケージ抵抗を小さくすることを可能にする。
【００１１】
この発明の更なる特徴によれば、２本の最も外側のリードが、リード導体がパッケージから出て行くところで、リード導通の断面積を小さくすることなく、最も中央のリードフレームリードから外方（リードフレーム中心から）にくぼみ形（ｒｅｅｎｔｒａｎｔ）に曲げられることができる。このように外方にくぼみ形（ｒｅｅｎｔｒａｎｔ）に曲げることによって、外方リードと中央リードとの間のパッケージ絶縁体の表面に沿う沿面距離が増され、装置の降状ダウン電圧を増大することになる。外方にくぼみ形（ｒｅｅｎｔｒａｎｔ）に曲げるということは、長い導体をパッケージの中心から離れる方向の略々垂直な経路に向かわせ、その後再度、その長い導体を元の経路とは平行であるが、しかしそれから離間した経路に向かわせるということである。
【００１２】
この発明の更なる特徴は、基板の孔径を実質的な増大を必要とすることなし、リードフレーム外部導体の断面積を増加させることを含む。このため、第１の実施例によれば、通常矩形をした導体の形状をより正方形に近づけ、より大きな面積の銅導体を同一径の孔に嵌入させることができることが判明した。更に、矩形の導体のエッジを僅かに面取りすることで、最終導体の総断面積を増加させることになる。
【００１３】
この発明のまた更なる特徴としては、プラスチックパッケージの外形は改良され、それは均一な厚さと、リード導体エッジから延びて実質的に内部ダイの全面積の上に延在する平坦な頂部の外表面とを有する。リード導体に対向する側のパッケージの端部壁は、パッケージの底部及びエッジに向けてテーパーが施され、垂直に対し約４５度の角度となっている。
【００１４】
この新規な構造の結果、パッケージを片持ちバネで取付けるときに、パッケージの頂面に対するバネの押圧力の中心は、ダイの中心上方に向けることができ、これは、表面取付け装置に力を作用させるには最も効率的な位置である。
【００１５】
更に、テーパーの付された端部面を使うことで、端部面と頂面との間の角度は約１３５度に増大され、これにより、モールド中に、ダイのこの頂部エッジ領域から気泡を排除することがより容易とすることができる。
【００１６】
最後に、パッケージのテーパーが付された端面は、パッケージを楔として使用することを可能にし、それによって、特別な道具を必要とすることなく、パッケージを片持ちバネの上に向いたリップの下にそしてバネの下に押し込むことができる。
【００１７】
【発明の実施の形態】
先ず、第１図、第２図および第３図において、この発明のある特徴を備えたＴＯ２２０型半導体装置パッケージ２０が示されている。パッケージ２０は、移送成形することができる従来のプラスチックモールドハウジンク２１からなり、第２図の点線で示されている半導体ダイ２２を封止している。底部の主体となる導電性リードフレーム板２３は、ダイ２２の底部ドレン電極を受け止める。３本のリード導体２５、２６及び２７は、プラスチックハウジング２１の前壁２８を通って延びている。リード２５、２６及び２７は、それぞれダイ２２（それがパワーＭＯＳＦＥＴダイとすれば）のゲート、ドレン及びソース接点とすることができ、又は、記載されるこの発明の態様に従って、それぞれ、ゲート、ソース及びドレン接点とすることができる。
【００１８】
本発明の重要な特徴によれば、導体２５と２７は、前面２８に隣接する領域で、それぞれくぼみ形（ｒｅｅｎｔｒａｎｔｌｙ）に曲げた形状にしたベンド３０及び３１によって、リード２６の中心及びパッケージ２０から離れるように曲げられている。これにより、面２８に沿う沿面距離３２及び３３を増加させ、リード２５及び２７と中心リード２６の間のより高い電圧の使用を可能にしている。
【００１９】
第４図は、第１図、第２図および第３図のパッケージ２０で使用することができるマルチセクションリードフレームの１つのセクション３５を示している。陰影部３６は、第１図ないし第３図に示したようにハウジング２１の過モールドの後、通常の手法で切り落とされるリードフレームのセクションを示している。板部２３は、適当な銅又は銅合金であり、例えば、１．２７ｍｍの厚さとすることができる。半導体ダイ２２を受止める板部２３の頂面は、メッキをすることなく、（ＭＯＳＦＥＴダイの底部ドレンなどの）ダイ２２の底部電極を板２３に半田などにより結合するのを改良することができる。リードフレーム３５のその他の部分は、ニッケルメッキとすることができる。
【００２０】
外部リード導体を含むフレーム３５の部分も、ニッケルメッキした銅とし、また０．８ｍｍの厚さとすることができる。外部リード導体又は指部２５及び２７は、それぞれゲート及びソースコネクタに対応する半田ポスト４０及び４２までその末端がきている。ここで、半田ポスト４０及び４２は同一平面にあって、板２３の上面の平面よりも上方の平面内にある。板２３は、また導体２６に整列しかつそれと連続する延長部４１を有している。このように、ダイ２２は、その頂部においてソース電極４３及びゲート電極４４を有している。ゲート電極４４は、ポスト部（パッド２３の上方に位置してそれから絶縁されている）ポスト４０にワイヤ結合され、またソース電極４３はポスト４２にワイヤ結合される。なおポスト４２もパッド２３の上方に位置してそれから絶縁されている。（第２図参照）。ポスト４２の面積が比較的小さいので、わずか２０ミルの２本の結合ワイヤ４５及び４６を使ってソース電極４３をポスト４２（そして、陰影で示された余剰の金属が切り取られたとき、外部リード伝導体又は指部２７）に結合する。
【００２１】
第５図および第５ａ図は、この発明の他の態様を示している。ソース電極４３に対しての追加の結合ワイヤの使用を可能にする。即ち、導体２５、２６及び２７は、それぞれゲート、ソース及びドレンの電極であり、第５図に示されているようにソースとゲート導体を互いにより近づけている。さらに、ソースポスト５０は、ここでは中央に位置し、第４図のポスト４２よりも広い幅となっている。重要なことには、ポスト５０を、リードフレームの幅の約１／２倍よりも大きな幅とすることができる。これにより、第４図のソース電極４３から導体２６から延びるポスト５０までワイヤ４５及び４６と同一の２０ミルの４本の結合ワイヤ５１、５２、５３及び５４を使用することを可能にする。２本に代えて４本の結合ワイヤの使用は、パッケージ抵抗を十分に小さくし、このためパッケージ又はダイのサイズを変更することなく、パッケージの電流容量を増加させることができる。
【００２２】
結合ワイヤ４５及び４６、５１乃至５４は、好ましくは、不純物の少ないアルミニュウムワイヤ（ ．９９９９の純度）であって、その径は２０ミルである。一本のワイヤは、約１ミリオームの抵抗を有し、２本並列のワイヤで約０．５ミリオームの抵抗を有し、４本並列のワイヤで約０．２５ミリオームの抵抗を有する。このように、ワイヤを追加して使うことは、パッケージ抵抗を実質的に小さくさせる。
【００２３】
細いゲート結合ワイヤのみを受入れるゲートポスト５６は、その面積が小さくされており、パッド２３からのパッド延長部４１は移動され、リード導体２７に整列かつ接続されている。ここで、ドレイン導体２７は、パッド２３の電位にある。
【００２４】
第６図は、新規なリードフレームを、ＭＯＳＦＥＴダイ２２用ではなく、ダイオードダイ６０用のものとして示している。即ち、第６図においては、ダイオードは、パッド２３に結合された底部電極を有している。ワイヤ結合ポストは改良され、第５図のポスト５０及び５６を共に単一の大きな面積のポスト６１として一体化させている。ポスト６１は、ダイオード頂部電極６７から５本の結合ワイヤ６２、６３、６４、６５及び６６の使用を可能にしている。中央部にある導体の金属は、プラスチック封止の後の金属切取りの操作中に切り離される。
【００２５】
第７図および第８図、第４図のリードシーケンスを用いたリードフレーム（２つのセクションが示されている）の他の実施例を示しており、第４図のポスト４２は、改良され（大きくされ）、３本の結合ワイヤで、パッド２３上のダイの上部電極をポスト７０に結合させている。重要なことには、ポスト７０は、リードフレームの幅の約１／２倍に近い幅を有している。なお、パッド２３は、外部導体２６（ドレン導体）に接続した狭くなって湾曲した延在部７１を有する。
【００２６】
第９図、第１０図および第１１図は、第１図、第２図および第３図のパッケージ２０の改良を示し、表面取付け型パッケージとしている。即ち、プラスチックパッケージ８０は、前述の図面のものと同様に主要ダイ支持パッド２３及び３本の出力用延在リード導体８１、８２及び８３を有するリードフレームを備えている。導体８１、８２及び８３は、それぞれ、ゲート、ドレン及びソース導体であり、第４図又は第７図に示した基本構造を持っている。しかし、リード８１及び８３は、第１０図および第１１図に示されているように、下方に向けくぼみ形（ｒｅｅｎｔｒａｎｔｌｙ）に曲げられ、パッド２３の底部露出面の平面と平行な平面に置かれている。このため、第９図ないし第１１図の装置は、表面取付け用のものであるが、それ以外の点では第４図ないし第７図のものに関して前述した種々の利点を持っている。
【００２７】
第１２図は、第１図ないし第３図におけるリード導体２５乃至２７いずれかの断面を示している。従来のＴＯ２２０パッケージでは、導体２５は、約０．８ミリメートルの高さと約０．４６ミリメートルの幅を有し、約０．３８８平方ミリメートルの断面積となっていた。これは、定格約５０アンペアＲＭＳの装置として用いられ、約０．９２ミリメートル径のプリント基板孔を必要としていた。
【００２８】
第５図のようにパッケージ内の結合ワイヤを増やして使用することで、装置電流を増加させることができることが分かった。即ち、第１３図に示されているように、接点２５の断面は、０６４平方ミリメートルの断面に対して０．８ミリメートル×０．８ミリメートルとすることができる。これは、基板の孔径を僅か１．１５ミリメートルまで増加させるだけを必要とするが、温度上昇を加えずに或いはパッケージ抵抗を増すことなく、電流容量を６５アンペアＲＭＳまで増加させることができる。
【００２９】
更に、第１４図に示すように、基板の孔径を１．２７ミリメートルまで増すことで、０．８ミリメートル×１．０ミリメートルの接点断面にすることができ、その電流容量を約８０アンペアＲＭＳまで増やす。
【００３０】
第１５図は、矩形導体２５上の面取りを施したエッジ９０の使用を示している。これにより、プリント基板の貫通孔９１を変更することなく、導体２５の銅材断面を増加して使用することができる。
【００３１】
第１６図は、ＴＯ２２０の外形などのような、プラスティックハウジングに使われる外形を示す。第１図ないし第１０図のパッケージの場合のように、（この発明のリードフレームと共に示されている）パッケージ２０は、平坦な棚２００を有する比較的厚い領域と、平坦な棚２０１を有する比較的薄い領域と、垂直又は垂直に近い壁２０２及び２０３とを有している。壁２０２は、上面２００と約９０度で交差している。これは、エッジ領域２０４に気泡が取り込まれるというモールド上の問題を生じさせた。また、パッケージ２０は、通例、その一端を支持面２１０に固定された片持ちバネ２１１によってプリント基板２１０又はその他の面上に表面取付けされる。バネ２１１は上方に向けた端縁２１２を持ち、この端縁２１２はまたパッケージ２０を支持面に対して押圧するために頂面２００に圧力を加えるための圧力点を形成する。
【００３２】
従来のパッケージデザインでは、圧力点２１５は、ダイ２２のエッジの方に移されている。フレーム２３と面２１０との間の接触抵抗を小さくし、またダイ２２の領域の上方に応力をより良好に分散させるため、加圧点をダイ２２の中心に向け移動させることが好ましい。
【００３３】
第１６図のパッケージに関する更なる問題は、壁２０２と面２０１とが交差する個所でのパッケージのエッジが低く、リードワイヤ４６の曲げにおける許容誤差を減少させていることである。
【００３４】
この発明によれば、パッケージの外形は、特に第１７図および第１８図に示されているように変更される。即ち、第１７図および第１８図において、平坦な頂面２２０はダイ２２の中心を十分に越えて延び、端壁２２１は垂直面に対し約４５度の角度を形成している。従って、バネ２１１の圧力点はダイ２２の中心の上方に加えられ、パッケージ２０の面２１０への取付けを、電気的にも、また機械的にも改善している。
【００３５】
更に、第１７図および第１８図のパッケージ２０の端部が新規な楔形状をしているため、このパッケージ２０を図面において単に右方向に押すことで、即ち、バネ２１１の端部２１２に近づけてパッケージ２０をバネ２１１の下のその所望の位置にまで移動させることで、パッケージをバネ２１１に対して取付けできる。パッケージ２０をその所望の最終位置に配置するため（図示しない）、ノッチ又は位置決めポストをパッケージ２０内に形成することができる。
【００３６】
第１７図および第１８図のパッケージ外形の更なる利点は、エッジ２３０は、モールドに際して空気を取り込まないということである。また、第１６図のようにリードが浅い棚段にあまり近づき過ぎるといった恐れなしに、リード４６及び他の同様なリードに対して追加の場所が与えられる。なお、第１図ないし第１０図のパッケージで注目において第１６図のエッジ２０２に対応するエッジには、モールド中にそのエッジでの気泡の発生を防ぐため短かい面取りがされているのが分かる。
【００３７】
この発明が、その特定の実施例に関して説明されてきたが、その他多くの変形例と修正例及びその他の用例は、当業者には明らかであろう。従って、この発明は、ここでの特定の開示に制限されるのではなく、特許請求の範囲の記載に従ってのみ制限されることが望まれる。
【図面の簡単な説明】
【図１】第１図は、この発明の新規なリードフレームを含む新規なパッケージの頂面図である。
【図２】第２図は、第１図のパッケージの側面図である。
【図３】第３図は、第１図の端面図である。
【図４】第４図は、プラスチックのハウジング表面に沿う沿面距離を増すため、大きくしし外方に曲げた新規なリード導体を用い、またゲート、ドレン及びソースリード導体という公知のシーケンスを用いた、第１図、第２図および第３図のパッケージに封止することができるリードフレームの単一のセクションの頂面図である。
【図５】第５図はゲート、ソース及びドレンの新規なリード導体配列順序と大きくした面積のソースポストをもった第４図のリードフレームに類似するシーケンスリードフレームの第２の実施例である。（図５ａ）第５ａ図は、第５図の断面線５ａ―５ａに沿ってとった第５図の断面図である。
【図６】第６図は、第５図のリードフレームセクションをダイオード用に改良したこの発明の第３の実施例である。
【図７】第７図は、ソースポスト面積を増すよう第４図のものを改良したこの発明の第４実施例を示す。
【図８】第８図は、第７図の断面線８−８に沿ってとった第７図の断面図である。
【図９】第９図は、表面取付け型パッケージに改良された、この発明の別の実施例の頂面図である。
【図１０】第１０図は、第９図の側面図である。
【図１１】第１１図は、第９図の端面図である。
【図１２】第１２図は、定格５０アンペア用の標準ＴＯ２２０パッケージのリードフレーム導体の断面図である。
【図１３】第１３図は、この発明により生成されたより高い電流容量を持つ改良されたリードフレーム導体の断面図である。
【図１４】第１４図は、この発明により生成されたより高い電流容量を持つ改良されたリードフレーム導体の断面図である。
【図１５】第１５図は、この発明により生成された矩形の導体のエッジが面取りされ、回路基板の孔径を過度に大きくすることなく、より大きな導体断面の使用を可能にした改良されたリードフレーム伝導体の断面図である。
【図１６】第１６図は、取付けバネをもった従来の装置のパッケージ外形の側面図である。
【図１７】第１７図は、取付けバネをもったこの発明による新規なパッケージの外形の側面図である。
【図１８】第１８図は、第１７図のパッケージの頂面図である。

Claims (5)

  1. サイズを大きくすることなく電流容量を増加させた半導体装置であって；該半導体装置は、リードフレームと、１つのパワーＭＯＳＦＥＴと、複数の結合ワイヤとを備え；前記リードフレームは、ダイ取付けパッドと複数の平行に離間した外部導体とを有する、薄く略々平坦な導電性本体を備え；前記複数の平行に離間した外部導体の１つは、その一端に１つの大きい結合ワイヤポストを有し、この結合ワイヤポストは前記ダイ取付けパッドの近くに位置しているがこれと離間し；前記パワーＭＯＳＦＥＴの底部は前記ダイ取付けパッドの頂面に固定され；前記複数の結合ワイヤは、それらの一端で前記パワーＭＯＳＦＥＴの頂面と結合され、他の端で前記１つの大きい結合ワイヤポストに結合され；前記１つの大きい結合ワイヤポストは、前記リードフレームの幅の１／２倍以上の幅を有し；前記ダイ取付けパッドは、前記複数の外部導体のうちの１つに電気的に接続され；プラスティックハウジングが前記パワーＭＯＳＦＥＴと前記リードフレームの少なくともある複数の部分を取り囲み；前記複数の離間した導体は、前記プラスティックハウジングの内部から延び、前記ハウジングの側壁を通って、前記ハウジングの外部に至り；前記複数の離間された外部導体のうちの横方向に最も外側の２つは、くぼみ形に曲げられ、前記導体の延在自由端部の離間距離を小さくし；前記くぼみ形に曲げられた外部導体は、それらが最大の離間を有する距離となる位置において前記ハウジングの側壁を貫通し、それによって前記側壁の表面に沿う沿面距離を増していることを特徴とする半導体装置。
  2. 前記外部導体の内の第２の外部導体は、前記パワーＭＯＳＦＥＴの頂面の制御電極に接続するための大きい第２の結合ワイヤポストを有し；前記大きい結合ワイヤポストは、前記大きい第２の結合ワイヤポストの面積よりも実質的に大きい面積を有することを特徴とする特許請求の範囲第１項に記載の装置。
  3. 前記プラスティックハウジングの形状は矩形状であり、略々平坦な頂面と、略々平坦な底面と、前記頂面と底面及び前記側壁との間を延びる、一対の離間した略々垂直かつ平行なエッジ壁と、前記側壁に対向する前記ハウジングの反対側の第２の側壁とを有し；前記略々平坦な頂面は、実質的に前記ダイの全面積上方に位置することを特徴とする特許請求の範囲第１項に記載の装置。
  4. 前記第２の側壁は、垂直に対し４５度の角度をなし、前記頂面と１３５度の内角で交差し、前記ハウジングに対し片持ち支持取付けバネの下にカム作用させるためのカム面を形成することを特徴とする特許請求の範囲第３項に記載の装置。
  5. 前記複数の外部導体の各個は、同一の矩形の形状を有し、前記複数の外部導体のエッジは、少なくともその長さ部分に対して面取りされ、それによって、面取りを行なわない導体を受入れるときの孔径よりも小さな径のプリント基板孔に挿入できるようにすると共に、所定の径のプリント基板孔に対してはより大きな断面積の使用を可能にしたことを特徴とする特許請求の範囲第１項に記載の装置。
JP16145199A 1998-05-05 1999-04-30 大面積の接続ポストと改良された外形を有する高電流容量半導体装置パッケージとリードフレーム Expired - Fee Related JP3646023B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US8422498P 1998-05-05 1998-05-05
US09/103,035 US6476481B2 (en) 1998-05-05 1998-06-23 High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
US60/084,224 1998-06-23
US09/103,035 1998-06-23

Publications (2)

Publication Number Publication Date
JP2000077588A JP2000077588A (ja) 2000-03-14
JP3646023B2 true JP3646023B2 (ja) 2005-05-11

Family

ID=26770721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16145199A Expired - Fee Related JP3646023B2 (ja) 1998-05-05 1999-04-30 大面積の接続ポストと改良された外形を有する高電流容量半導体装置パッケージとリードフレーム

Country Status (3)

Country Link
US (2) US6476481B2 (ja)
JP (1) JP3646023B2 (ja)
DE (1) DE19920381A1 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100246366B1 (ko) * 1997-12-04 2000-03-15 김영환 에리어 어레이형 반도체 패키지 및 그 제조방법
US6476481B2 (en) * 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
GB0018643D0 (en) * 2000-07-31 2000-09-13 Koninkl Philips Electronics Nv Semiconductor devices
JP3833464B2 (ja) * 2000-11-01 2006-10-11 株式会社三井ハイテック リードフレーム
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US20040094828A1 (en) * 2002-01-16 2004-05-20 Delphi Technologies, Inc. Double-sided multi-chip circuit component
JP2004063688A (ja) * 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール
JP3872001B2 (ja) * 2002-11-18 2007-01-24 シャープ株式会社 リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器
KR100958422B1 (ko) * 2003-01-21 2010-05-18 페어차일드코리아반도체 주식회사 고전압 응용에 적합한 구조를 갖는 반도체 패키지
JP4248953B2 (ja) 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7034385B2 (en) * 2003-08-05 2006-04-25 International Rectifier Corporation Topless semiconductor package
US8395253B2 (en) * 2004-01-28 2013-03-12 International Rectifier Corporation Hermetic surface mounted power package
US7154186B2 (en) * 2004-03-18 2006-12-26 Fairchild Semiconductor Corporation Multi-flip chip on lead frame on over molded IC package and method of assembly
US7208818B2 (en) * 2004-07-20 2007-04-24 Alpha And Omega Semiconductor Ltd. Power semiconductor package
US7759775B2 (en) * 2004-07-20 2010-07-20 Alpha And Omega Semiconductor Incorporated High current semiconductor power device SOIC package
US7268447B2 (en) * 2004-09-01 2007-09-11 Yazaki North America, Inc. Power control center with solid state device for controlling power transmission
US7268446B2 (en) 2004-09-01 2007-09-11 Yazaki North America, Inc. Power control center with solid state device for controlling power transmission
US7271473B1 (en) 2005-02-08 2007-09-18 Yazaki North America, Inc. Semiconductor power transmission device
DE102005018941B4 (de) * 2005-04-22 2010-07-08 Infineon Technologies Ag Halbleiterbauteil in einem Standardgehäuse und Verfahren zur Herstellung desselben
US8334583B2 (en) * 2005-07-20 2012-12-18 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US7791182B2 (en) * 2005-09-27 2010-09-07 Infineon Technologies Ag Semiconductor component having maximized bonding areas of electrically conductive members connected to semiconductor device and connected to leadframe and method of producing
US7786558B2 (en) * 2005-10-20 2010-08-31 Infineon Technologies Ag Semiconductor component and methods to produce a semiconductor component
US7663212B2 (en) * 2006-03-21 2010-02-16 Infineon Technologies Ag Electronic component having exposed surfaces
US7541681B2 (en) * 2006-05-04 2009-06-02 Infineon Technologies Ag Interconnection structure, electronic component and method of manufacturing the same
US8116862B2 (en) * 2006-06-08 2012-02-14 Greatbatch Ltd. Tank filters placed in series with the lead wires or circuits of active medical devices to enhance MRI compatibility
KR101257811B1 (ko) * 2006-06-30 2013-04-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US7447041B2 (en) * 2007-03-01 2008-11-04 Delphi Technologies, Inc. Compression connection for vertical IC packages
US7586179B2 (en) * 2007-10-09 2009-09-08 Fairchild Semiconductor Corporation Wireless semiconductor package for efficient heat dissipation
US8253225B2 (en) 2008-02-22 2012-08-28 Infineon Technologies Ag Device including semiconductor chip and leads coupled to the semiconductor chip and manufacturing thereof
JP5543084B2 (ja) * 2008-06-24 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
CN102522375B (zh) * 2008-07-30 2015-04-08 三洋电机株式会社 半导体装置、半导体装置的制造方法及引线框
US8324025B2 (en) * 2010-04-22 2012-12-04 Team Pacific Corporation Power semiconductor device packaging
JP5609298B2 (ja) * 2010-06-18 2014-10-22 富士電機株式会社 ラミネートブスバー
US8314489B2 (en) 2010-09-13 2012-11-20 Infineon Technologies Ag Semiconductor module and method for production thereof
DE102012019391A1 (de) * 2012-10-02 2014-04-03 Infineon Technologies Ag Leitungshalbleitergehäuse mit redundanter Funktionalität
DE102012222679A1 (de) * 2012-12-10 2014-06-12 Robert Bosch Gmbh Verfahren zur Herstellung eines Schaltmoduls und eines zugehörigen Gittermoduls sowie ein zugehöriges Gittermodul und korrespondierende elektronische Baugruppe
JP5776707B2 (ja) * 2013-02-27 2015-09-09 株式会社デンソー 半導体装置
JP5665206B2 (ja) * 2013-09-11 2015-02-04 ルネサスエレクトロニクス株式会社 半導体装置
US9041172B1 (en) * 2013-12-13 2015-05-26 Alpha & Omega Semiconductor, Inc. Semiconductor device for restraining creep-age phenomenon and fabricating method thereof
JP2016072376A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置
US9768087B2 (en) * 2014-10-08 2017-09-19 Infineon Technologies Americas Corp. Compact high-voltage semiconductor package
JP2016040839A (ja) * 2015-10-27 2016-03-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10787303B2 (en) 2016-05-29 2020-09-29 Cellulose Material Solutions, LLC Packaging insulation products and methods of making and using same
US11078007B2 (en) 2016-06-27 2021-08-03 Cellulose Material Solutions, LLC Thermoplastic packaging insulation products and methods of making and using same
US10249557B2 (en) 2017-05-23 2019-04-02 Nxp Usa, Inc. Packaged integrated circuit device and methods
JPWO2018235330A1 (ja) 2017-06-20 2020-04-16 住友電気工業株式会社 半導体装置
US11927431B1 (en) 2018-12-11 2024-03-12 Northrop Grumman Systems Corporation Firing switch for compact capacitive discharge unit
CN111341747A (zh) 2018-12-19 2020-06-26 恩智浦美国有限公司 用以改进爬电距离的引线缩短
JP1646470S (ja) * 2019-05-14 2019-11-25
CN110310940A (zh) * 2019-07-16 2019-10-08 上海道之科技有限公司 一种新型封装的分立器件
US11581632B1 (en) 2019-11-01 2023-02-14 Northrop Grumman Systems Corporation Flexline wrap antenna for projectile
USD920264S1 (en) * 2019-11-27 2021-05-25 The Noco Company Semiconductor device
USD932452S1 (en) * 2019-11-27 2021-10-05 The Noco Company Semiconductor device

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3781613A (en) * 1972-10-10 1973-12-25 Collins Radio Co Rf transistor carrier
US3784884A (en) * 1972-11-03 1974-01-08 Motorola Inc Low parasitic microwave package
US4346396A (en) * 1979-03-12 1982-08-24 Western Electric Co., Inc. Electronic device assembly and methods of making same
US4546374A (en) * 1981-03-23 1985-10-08 Motorola Inc. Semiconductor device including plateless package
JPS58209147A (ja) * 1982-05-31 1983-12-06 Toshiba Corp 樹脂封止型半導体装置
JPS59130449A (ja) * 1983-01-17 1984-07-27 Nec Corp 絶縁型半導体素子用リードフレーム
JPS6116554A (ja) 1984-07-03 1986-01-24 Sony Corp 半導体装置
DE3535605C1 (de) * 1985-10-05 1986-12-04 Telefunken electronic GmbH, 7100 Heilbronn Halbleiteranordnung
JPS62150755A (ja) 1985-12-25 1987-07-04 Hitachi Ltd 電子装置およびその製造方法
JPS6310548A (ja) 1986-07-01 1988-01-18 Mitsubishi Electric Corp 半導体装置
JPH0750753B2 (ja) * 1987-08-21 1995-05-31 株式会社東芝 トランジスタ装置
JPH0815165B2 (ja) * 1987-09-17 1996-02-14 株式会社東芝 樹脂絶縁型半導体装置の製造方法
JPH0770317B2 (ja) 1987-11-27 1995-07-31 新神戸電機株式会社 鉛蓄電池用極板の製造法
JPH01216608A (ja) 1988-02-24 1989-08-30 Mitsubishi Electric Corp 半導体装置用パッケージ
JP2714037B2 (ja) 1988-09-26 1998-02-16 株式会社日立製作所 半導体装置
JPH0691119B2 (ja) 1989-07-31 1994-11-14 株式会社東芝 半導体装置
IT1239644B (it) * 1990-02-22 1993-11-11 Sgs Thomson Microelectronics Struttura di supporto degli adduttori perfezionata per contenitori di dispositivi integrati di potenza
JPH0760839B2 (ja) 1990-03-15 1995-06-28 株式会社東芝 半導体装置
IT1250405B (it) * 1991-01-31 1995-04-07 Sgs Thomson Microelectronics Piastrina metallica di dissipazione del calore di un dispositivo a semiconduttore di potenza incapsulato in resina fornita di rilievi per la saldatura dei fili di massa
ES2103341T3 (es) * 1991-04-10 1997-09-16 Caddock Electronics Inc Resistor de tipo pelicula.
IT1249388B (it) 1991-04-26 1995-02-23 Cons Ric Microelettronica Dispositivo a semiconduttore incapsulato in resina e completamente isolato per alte tensioni
JPH0523563U (ja) * 1991-07-17 1993-03-26 ソニー株式会社 半導体レーザ装置
DE4141650C2 (de) 1991-12-17 1997-03-13 Vero Electronics Gmbh Kühlkörper mit abnehmbarer Andruckklammer
JPH05218233A (ja) * 1992-02-06 1993-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5309027A (en) * 1992-06-15 1994-05-03 Motorola, Inc. Encapsulated semiconductor package having protectant circular insulators
JP2695736B2 (ja) * 1992-12-11 1998-01-14 三菱電機株式会社 樹脂封止型半導体装置及びその抵抗線を備えたリードフレームの製造方法
JP2560974B2 (ja) * 1993-06-04 1996-12-04 日本電気株式会社 半導体装置
JP3027512B2 (ja) * 1994-08-23 2000-04-04 株式会社日立製作所 パワーｍｏｓｆｅｔ
US5530284A (en) * 1995-03-06 1996-06-25 Motorola, Inc. Semiconductor leadframe structure compatible with differing bond wire materials
US5587608A (en) * 1995-10-27 1996-12-24 Meng; Ching-Ming Structure heat sink for power semiconductors
JPH09186390A (ja) * 1995-12-28 1997-07-15 Fuji Electric Co Ltd 半導体レーザ装置
DE19736895A1 (de) 1996-09-05 1998-04-16 Int Rectifier Corp Gehäuse für Halbleiterbauteile
US5886397A (en) 1996-09-05 1999-03-23 International Rectifier Corporation Crushable bead on lead finger side surface to improve moldability
US5767567A (en) * 1996-09-10 1998-06-16 Magemos Corporation Design of device layout for integration with power mosfet packaging to achieve better lead wire connections and lower on resistance
US6114750A (en) 1996-10-01 2000-09-05 International Rectifier Corp. Surface mount TO-220 package and process for the manufacture thereof
US5814884C1 (en) * 1996-10-24 2002-01-29 Int Rectifier Corp Commonly housed diverse semiconductor die
US5977630A (en) * 1997-08-15 1999-11-02 International Rectifier Corp. Plural semiconductor die housed in common package with split heat sink
US5917704A (en) * 1997-10-06 1999-06-29 Ford Motor Company Laser-solderable electronic component
US6144093A (en) * 1998-04-27 2000-11-07 International Rectifier Corp. Commonly housed diverse semiconductor die with reduced inductance
US6476481B2 (en) * 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
US6335548B1 (en) * 1999-03-15 2002-01-01 Gentex Corporation Semiconductor radiation emitter package
JP2002124613A (ja) * 2001-08-23 2002-04-26 Hitachi Ltd パワーｍｏｓｆｅｔの製造方法

Also Published As

Publication number Publication date
US20030011051A1 (en) 2003-01-16
US6476481B2 (en) 2002-11-05
JP2000077588A (ja) 2000-03-14
US6667547B2 (en) 2003-12-23
DE19920381A1 (de) 1999-12-09
US20010054752A1 (en) 2001-12-27

Similar Documents

Publication Publication Date Title
JP3646023B2 (ja) 大面積の接続ポストと改良された外形を有する高電流容量半導体装置パッケージとリードフレーム
US7615854B2 (en) Semiconductor package that includes stacked semiconductor die
US6255722B1 (en) High current capacity semiconductor device housing
US6249041B1 (en) IC chip package with directly connected leads
US7298027B2 (en) SMT three phase inverter package and lead frame
US6144093A (en) Commonly housed diverse semiconductor die with reduced inductance
US20010030362A1 (en) Low cost power semiconductor module without substrate
US20070246812A1 (en) High reliability power module
US20070145573A1 (en) Semiconductor Device And Method For Producing The Same
CN100461401C (zh) 半导体器件
CN105981170A (zh) 具有半导体芯片端子的dc-dc转换器
US5463250A (en) Semiconductor component package
US20030122261A1 (en) Power semiconductor submodule, and a power semiconductor module
US6433424B1 (en) Semiconductor device package and lead frame with die overhanging lead frame pad
US5063434A (en) Plastic molded type power semiconductor device
US6689642B2 (en) Semiconductor device and manufacturing method thereof
US6348727B1 (en) High current semiconductor device package with plastic housing and conductive tab
US6747342B1 (en) Flip-chip packaging
US11227819B2 (en) Cascode semiconductor device and method of manufacture
US7298034B2 (en) Multi-chip semiconductor connector assemblies
US5517058A (en) Semiconductor package and method with vertically extended electrode leads
US20230361006A1 (en) Semiconductor device
KR20010041162A (ko) 매트릭스 컨버터
US20240203808A1 (en) Semiconductor device
CN216749898U (zh) 一种功率半导体的封装结构

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040727

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050207

R150 Certificate of patent or registration of utility model

Ref document number: 3646023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees