JP5665206B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5665206B2 JP5665206B2 JP2013188170A JP2013188170A JP5665206B2 JP 5665206 B2 JP5665206 B2 JP 5665206B2 JP 2013188170 A JP2013188170 A JP 2013188170A JP 2013188170 A JP2013188170 A JP 2013188170A JP 5665206 B2 JP5665206 B2 JP 5665206B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pad
- semiconductor chip
- lead
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図1乃至図8は本発明の一実施形態(実施形態1)である半導体装置に係わる図である。図1は樹脂封止体を取り除いた半導体装置の模式的平面図、図2は半導体装置の断面図、図3は半導体装置に組み込まれる半導体チップの模式的平面図、図4は図3のA−A線に沿う断面図、図5はゲート電極パッドをチップのコーナに配置した状態を示すチップの一部を示す平面図、図6はゲート電極パッドをチップの辺の途中に配置した状態を示すチップの一部を示す平面図である。
図9は本発明の他の実施形態(実施形態2)である半導体装置の樹脂封止体を取り除いた模式的平面図、図10は半導体装置の断面図である。
図11は本発明の他の実施形態(実施形態3)である半導体装置の樹脂封止体を取り除いた模式的平面図、図12は半導体装置の断面図である。
図13は本発明の他の実施形態(実施形態4)である半導体装置の樹脂封止体を取り除いた模式的平面図である。
図14は本発明の他の実施形態(実施形態5)である半導体装置の樹脂封止体を取り除いた模式的平面図、図15は半導体装置の断面図、図16は半導体装置の製造で使用するリードフレームの平面図である。
図17は本発明の他の実施形態(実施形態6)である半導体装置の樹脂封止体を取り除いた模式的平面図、図18は半導体装置の断面図である。
図19は本発明の他の実施形態(実施形態7)である半導体装置の樹脂封止体を取り除いた模式的平面図、図20は半導体装置の断面図である。
図21は本発明の他の実施形態(実施形態8)である半導体装置の樹脂封止体を取り除いた模式的平面図である。
図22は本発明の他の実施形態(実施形態9)である半導体装置の模式的断面図である。本実施形態9は、実施形態1のパワートランジスタ1において、封止体2の端面から突出するドレインリード4,ソースリード5,ゲートリード6の3本のリードを、途中で折れ曲がるように成形し、先端は支持基板3の下面と略同じ高さに位置させて延在させた構造になっている。この先端の延在部分60は、パワートランジスタ1を実装基板等に支持基板3を固定する際、3本のリードの先端の延在部分60は実装基板に設けた配線との接続部分になる。実施形態9のパワートランジスタ1は面実装構造になっている。なお、ドレインリード4は支持基板3と同じ電位になることから、封止体2から突出する付け根部分で切断して実装基板には接続しない構造としてもよい。本実施形態8のパワートランジスタ1も実施形態1のパワートランジスタ1と同様の効果を有する。
Claims (12)
- パワートランジスタが形成され、第1主面と前記第1主面とは反対側の面である第2主面を有し、前記第2主面に前記パワートランジスタの第1電極が形成され、前記第1主面に前記パワートランジスタの第2電極と電気的に接続された第2電極第1パッド、前記パワートランジスタの前記第2電極と電気的に接続された第2電極第2パッド、および前記パワートランジスタの制御電極と電気的に接続された制御電極パッド、が配置された半導体チップと、
前記半導体チップが搭載された第1面を有するヘッダと、
前記ヘッダを介して前記半導体チップの前記第1電極と電気的に接続された第1電極リードと、
前記半導体チップの前記第2電極第1パッドおよび前記第2電極第2パッドと電気的に接続された第2電極リードと、
前記半導体チップの前記制御電極パッドと電気的に接続された制御電極リードと、
前記半導体チップを封止する封止体と、を有し、
前記第1電極リード、前記第2電極リード、および前記制御電極リードは、それぞれの一部が前記封止体で封止され、それ以外の部分は前記封止体の一側面から突出し、
前記半導体チップは、前記ヘッダの前記第1面上に前記ヘッダの前記第1面とその前記第2主面とが対向するように、かつ、平面視において、前記第2電極第2パッドが前記第2電極第1パッドよりも前記電極リード群に近くなるように搭載され、
前記半導体チップの前記第1電極は、導電性接合材を介して前記ヘッダの前記第1面と電気的に接続され、
前記半導体チップの前記制御電極パッドは、第1導電性部材を介して前記制御電極リードと電気的に接続され、
前記半導体チップの前記第2電極第1パッドおよび前記第2電極第2パッドは、第2導電性部材を介して前記第2電極リードと電気的に接続され、
前記第2導電性部材は、前記半導体チップの前記第2電極第1パッドと電気的に接続された第1部分、前記半導体チップの前記第2電極第2パッドと電気的に接続された第2部分、および前記第1部分と前記第2部分との間に配置された第3部分を有し、
前記第2導電性部材の前記第3部分と前記半導体チップの前記第1主面との間には隙間が形成され、
平面視において、前記電極リード群を基準として見たときに、前記半導体チップの前記制御電極パッドは、前記第2電極第1パッドよりも遠くに配置されている、半導体装置。 - パワートランジスタが形成され、第1主面と前記第1主面とは反対側の面である第2主面を有し、前記第2主面に前記パワートランジスタの第1電極が形成され、前記第1主面に前記パワートランジスタの第2電極と電気的に接続された第2電極第1パッド、前記パワートランジスタの前記第2電極と電気的に接続された第2電極第2パッド、および前記パワートランジスタの制御電極と電気的に接続された制御電極パッド、が配置された半導体チップと、
前記半導体チップが搭載された第1面を有するヘッダと、
前記ヘッダを介して前記半導体チップの前記第1電極と電気的に接続された第1電極リードと、
前記半導体チップの前記第2電極第1パッドおよび前記第2電極第2パッドと電気的に接続された第2電極リードと、
前記半導体チップの前記制御電極パッドと電気的に接続された制御電極リードと、
前記半導体チップを封止する封止体と、を有し、
前記第1電極リード、前記第2電極リード、および前記制御電極リードは、それぞれの一部が前記封止体で封止され、それ以外の部分は前記封止体の一側面から突出し、
前記半導体チップは、前記ヘッダの前記第1面上に前記ヘッダの前記第1面とその前記第2主面とが対向するように、かつ、平面視において、前記第2電極第2パッドが前記第2電極第1パッドよりも前記電極リード群に近くなるように搭載され、
前記半導体チップの前記第1電極は、導電性接合材を介して前記ヘッダの前記第1面と電気的に接続され、
前記半導体チップの前記制御電極パッドは、第1導電性部材を介して前記制御電極リードと電気的に接続され、
前記半導体チップの前記第2電極第1パッドおよび前記第2電極第2パッドは、第2導電性部材を介して前記第2電極リードと電気的に接続され、
前記第2導電性部材は、前記半導体チップの前記第2電極第1パッドと電気的に接続された第1部分、前記半導体チップの前記第2電極第2パッドと電気的に接続された第2部分、および前記第1部分と前記第2部分との間に配置された第3部分を有し、
前記第2導電性部材の前記第3部分と前記半導体チップの前記第1主面との間には隙間が形成され、
平面視において、前記電極リード群を基準として見たときに、前記第1導電性部材と前記制御電極パッドとの接続部分は、前記第2導電性部材の前記第2電極第1パッドとの接続部分より遠くに位置する、半導体装置。 - 請求項1および2のいずれか1項に記載の半導体装置において、
前記半導体チップの第1主面上には、前記制御電極と電気的に接続された第1アルミ層と、前記第2電極と電気的に接続された第2アルミ層が形成され、
さらに、前記第1アルミ層および前記第2アルミ層上に、第1開口部、第2開口部、および第3開口部が形成された絶縁膜が配置され、
前記第1アルミ層の前記第1開口部から露出した部分が前記制御電極パッドであり、
前記第2アルミ層の前記第2開口部から露出した部分が前記第2電極第1パッドであり、
前記第2アルミ層の前記第3開口部から露出した部分が前記第2電極第2パッドである、半導体装置。 - 請求項1および2のいずれか1項に記載の半導体装置において、
平面視において、前記半導体チップの前記第1主面は四角形状であって、第1辺、前記第1辺に対向する第2辺、前記第1辺および第2辺と交差する第3辺を有し、
前記半導体チップの前記第2辺は、前記第1辺よりも前記電極リード群に近くなるように配置され、
前記制御電極パッドは、前記第1辺と前記第3辺とで構成されたコーナ部に配置されている、半導体装置。 - 縦型パワーMOSFETが形成され、第1主面と前記第1主面とは反対側の面である第2主面を有し、前記第2主面に前記縦型パワーMOSFETのドレイン電極が形成され、前記第1主面に前記縦型パワーMOSFETのソース電極と電気的に接続されたソース電極第1パッド、前記縦型パワーMOSFETの前記ソース電極と電気的に接続されたソース電極第2パッド、および前記縦型パワーMOSFETのゲート電極と電気的に接続されたゲート電極パッド、が配置された半導体チップと、
前記半導体チップが搭載された第1面を有するヘッダと、
前記半導体チップの前記ソース電極第1パッドおよび前記ソース電極第2パッドと電気的に接続されたソース電極リードと、
前記半導体チップの前記ゲート電極パッドと電気的に接続されたゲート電極リードと、
前記半導体チップを封止する封止体と、を有し、
前記ソース電極リードおよび前記ゲート電極リードは、それぞれの一部が前記封止体で封止され、それ以外の部分は前記封止体の一側面から突出し、
前記半導体チップは、前記ヘッダの前記第1面上に前記ヘッダの前記第1面とその前記第2主面とが対向するように、かつ、平面視において、前記ソース電極第2パッドが前記ソース電極第1パッドよりも前記電極リード群に近くなるように搭載され、
前記半導体チップの前記ドレイン電極は、導電性接合材を介して前記ヘッダの前記第1面と電気的に接続され、
前記半導体チップの前記ゲート電極パッドは、第1導電性部材を介して前記ゲート電極リードと電気的に接続され、
前記半導体チップの前記ソース電極第1パッドおよび前記ソース電極第2パッドは、第2導電性部材を介して前記ソース電極リードと電気的に接続され、
前記第2導電性部材は、前記半導体チップの前記ソース電極第1パッドと電気的に接続された第1部分、前記半導体チップの前記ソース電極第2パッドと電気的に接続された第2部分、および前記第1部分と前記第2部分との間に配置された第3部分を有し、
前記第2導電性部材の前記第3部分と前記半導体チップの前記第1主面との間には隙間が形成され、
平面視において、前記電極リード群を基準として見たときに、前記第1導電性部材と前記ゲート電極パッドとの接続部分は、前記第2導電性部材の前記ソース電極第1パッドとの接続部分より遠くに位置する、半導体装置。 - 請求項5に記載の半導体装置において、
前記半導体チップの第1主面上には、前記ゲート電極と電気的に接続された第1アルミ層と、前記ソース電極と電気的に接続された第2アルミ層が形成され、
さらに、前記第1アルミ層および前記第2アルミ層上に、第1開口部、第2開口部、および第3開口部が形成された絶縁膜が配置され、
前記第1アルミ層の前記第1開口部から露出した部分が前記ゲート電極パッドであり、
前記第2アルミ層の前記第2開口部から露出した部分が前記ソース電極第1パッドであり、
前記第2アルミ層の前記第3開口部から露出した部分が前記ソース電極第2パッドである、半導体装置。 - 請求項5に記載の半導体装置において、
平面視において、前記半導体チップの前記第1主面は四角形状であって、第1辺、前記第1辺に対向する第2辺、前記第1辺および第2辺と交差する第3辺を有し、
前記半導体チップの前記第2辺は、前記第1辺よりも前記電極リード群に近くなるように配置され、
前記ゲート電極パッドは、前記第1辺と前記第3辺とで構成されたコーナ部に配置されている、半導体装置。 - 請求項1、2、および5のいずれか1項に記載の半導体装置において、
前記第2導電性部材の線幅は、前記第1導電性部材の線幅より広い、半導体装置。 - 請求項1、2、および5のいずれか1項に記載の半導体装置において、
前記第2導電性部材はAl線である、半導体装置。 - 請求項9に記載の半導体装置において、
前記第2導電性部材は複数本である、半導体装置。 - 請求項1、2、および5のいずれか1項に記載の半導体装置において、
前記ヘッダは、前記第1面とは反対側の面である第2面を有し、
前記第2面は前記封止体で覆われていない、半導体装置。 - 請求項11に記載の半導体装置において、前記ヘッダには前記第1面と前記第2面とに達する貫通孔が形成されている、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013188170A JP5665206B2 (ja) | 2013-09-11 | 2013-09-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013188170A JP5665206B2 (ja) | 2013-09-11 | 2013-09-11 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011086201A Division JP5388235B2 (ja) | 2011-04-08 | 2011-04-08 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014218996A Division JP2015019115A (ja) | 2014-10-28 | 2014-10-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014027293A JP2014027293A (ja) | 2014-02-06 |
JP5665206B2 true JP5665206B2 (ja) | 2015-02-04 |
Family
ID=50200622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013188170A Expired - Lifetime JP5665206B2 (ja) | 2013-09-11 | 2013-09-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5665206B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014119466A1 (de) | 2014-12-22 | 2016-06-23 | Infineon Technologies Ag | Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen und gateverbinderstruktur |
JP6663340B2 (ja) | 2016-10-28 | 2020-03-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10396189B2 (en) | 2017-05-30 | 2019-08-27 | Fuji Electric Co., Ltd. | Semiconductor device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03232246A (ja) * | 1989-12-12 | 1991-10-16 | Fuji Electric Co Ltd | 半導体装置 |
DE59711299D1 (de) * | 1996-11-11 | 2004-03-18 | Infineon Technologies Ag | Optimierung der leistungsverbindung zwischen chip und leiterrahmen für leistungsschalter |
US6476481B2 (en) * | 1998-05-05 | 2002-11-05 | International Rectifier Corporation | High current capacity semiconductor device package and lead frame with large area connection posts and modified outline |
JP2000049184A (ja) * | 1998-05-27 | 2000-02-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
US6040626A (en) * | 1998-09-25 | 2000-03-21 | International Rectifier Corp. | Semiconductor package |
US20040217488A1 (en) * | 2003-05-02 | 2004-11-04 | Luechinger Christoph B. | Ribbon bonding |
-
2013
- 2013-09-11 JP JP2013188170A patent/JP5665206B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2014027293A (ja) | 2014-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4248953B2 (ja) | 半導体装置およびその製造方法 | |
JP4746061B2 (ja) | 半導体装置 | |
US7763967B2 (en) | Semiconductor device with surface mounting terminals | |
US6992386B2 (en) | Semiconductor device and a method of manufacturing the same | |
US8629467B2 (en) | Semiconductor device | |
JP2008294384A (ja) | 半導体装置 | |
JP2009147103A (ja) | 半導体装置およびその製造方法 | |
JP5271778B2 (ja) | 半導体装置の製造方法 | |
JP5665206B2 (ja) | 半導体装置 | |
JP2013016837A (ja) | 半導体装置 | |
JP2005243685A (ja) | 半導体装置 | |
JP7383881B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2015019115A (ja) | 半導体装置 | |
JP5388235B2 (ja) | 半導体装置 | |
JP2005101293A (ja) | 半導体装置 | |
JP2012182240A (ja) | 半導体装置 | |
JP2016040839A (ja) | 半導体装置の製造方法 | |
JP5512845B2 (ja) | 半導体装置 | |
WO2022153902A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5665206 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |