JP3631791B2

JP3631791B2 - 少なくとも２つのステーション間でのデータの直列伝送装置

Info

Publication number: JP3631791B2
Application number: JP01958995A
Authority: JP
Inventors: ホーフゼースミヒャエル
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1994-02-08
Filing date: 1995-02-07
Publication date: 2005-03-23
Anticipated expiration: 2020-03-23
Also published as: DE4403899B4; US5696777A; DE4403899A1; FR2716060B1; FR2716060A1; JPH07235942A

Description

【０００１】
【産業上の利用分野】
本発明の請求項１の上位概念による少なくとも２つのステーション間のデータの直列的伝送装置を基礎とする。
【０００２】
【従来の技術】
少なくとも２つのステーション間のデータの直列的伝送装置が公知である（ＵＳ４，７８２，３００）。該刊行物中に記載されているインターフェースモジュールは直列的２線式バスへの接続のため設けられる。上記インターフェースモジュール中には短絡とか無負荷状態のような障害（エラー）状態を識別するための手段が設けられている。無負荷状態の識別のため２つの比較器が設けられており、該比較器にはそれぞれ両バス線路のうちの１つの信号及び基準電圧が供給される。バス線路の１つにてフリーランニング状態が生じると、比較器の１つがそれを識別し、相応の信号を送出する。バス線路の１つにて短絡状態の識別のためインターフェースモジュールは特別な“診断モード ”にもたらされる。ここでは個々の線路は先に定められた信号を供給される。送信されたデータと差動受信器を介して受信された信号との比較によりバス線路にてどのような短絡状態が生じているかを識別できる。その際エラーはサービス用員により克服できる。
【０００３】
【発明の目的】
本発明の目的ないし課題とするところはバス線路における障害状態を識別できるのみならずバス線路上で個別障害の生起の際バス接続（路）を確保することにある。
【０００４】
【発明の構成】
上記課題は請求項１の要件により解決される。本発明の装置にて請求項１の要件により得られる利点とするところはバス線路における障害状態を識別できるのみならず、バス線路上で個別障害の生起の際バス接続（路）を維持することにある。換言すれば個別障害が起こってもデータが２線式線路ーバス接続（路）を介して伝送され得ることである。個別障害としてはバス線路の断線、任意の電圧電へのバス線路のうちの１つの短絡とか、バス線路相互間の短絡の謂である。本発明の装置は次のように構成されている、即ち当該の個別障害の１つが起こっても２線式バス線路を介してデータ伝送が行われ得ることである。それにより当該装置は装置はフォールトトレラントに構成され、殊に車両間で２つステーション間で安全上問題性のあるバス線路に使用され得る。更に有利には当該装置は著しく迅速に生起した障害に応動し、再びデータ伝送のために可用になるように構成される。データ伝送のためバイト志向（中心）のデータ伝送プロコトルが使用される場合には生起した個別障害により最大限１つの伝送されたバイトの誤りが生じることにとどまる。その後当該装置における回路が応答し、データ伝送は個別障害にも拘わらず継続され得る。当該装置は回路的にフォールトトレラントに構成されているので、簡単なデータ伝送プロトコルをデータ伝送のために使用し得る。例えばデータ保護のためには簡単なチェックサム検査を行いさえすれば事足りる。
【０００５】
引用請求項にて特定された手段により、独立形請求項にて規定された装置の発展形態及び改良が可能である。請求項２には２線式線路バス線路の個々の線路に対するドライバの特に有利な接続構成が規定されている。それにより２線式−バス接続（路）の両線路間相互の短絡の場合にもなお所定の信号レベルがバス線路を介して伝送され得、該信号レベルは受信ステーションの受信部により評価され得る。
【０００６】
更に有利にはドライバ回路は両バス線路に対して１つの共通の端子を介して可制御である。それにより回路コストがわずかに抑えられる。殊に、接続されたマイクロコンピュータによりドライバ回路が個々の端子を介して制御され、それによりマイクロコンピュータの１つの出力ピンのみが必要である。
【０００７】
請求項４では受信器回路の両比較器に対する基礎電位の有利な選択の手法が規定されている。即ち、第１基準電位は２つの可能なビット状態１，０の伝送のため線路相互間の短絡の際生じる電圧電位間の中央のところにセッティングされるのである。当該の短絡の場合にも、なお伝送された電圧レベルの最適の評価を行い得る。当該回路は次のようにも構成される、即ちバス接続（路）のステーション間の起こり得るアースずれ（オフセット）に対する最大可能な保護作用をするように構成される。
【０００８】
同様に有利には評価回路は比較器の切換信号をロジックアンド結合又はオア結合する手段を有するのである。それらロジックゲートは簡単に集積化され得、大して大きな回路コストを惹起しない。
【０００９】
特に有利にはロジックアンド結合アンド及びオア結合の選択がロジックゲートを用いて、伝送された信号により行われ、そして、その都度の選択結果が、双安定切換素子にて記憶され、ここで、その都度双安定切換素子の１つの状態が２つの可能な選択結果のうちの１つの所定のものに相応するのである。それによりフォールトトレラントな評価回路が形成され、この評価回路は比較器の切換信号を生起個別障害の後でも適正に評価するものである。
【００１０】
更に有利には評価回路には２線式線路にて誤り状態を識別して誤り信号をマイクロコンピュータにて送出する手段が設けられているのである。ここでマイクロコンピュータは障害（エラー）信号を処理し、障害（エラー）値を記憶し又は指示を例えば車両にて制御し得る。ここで更に有利には２線式線路にてエラー状態の識別のための手段としてロジックエクスクルーシブオアゲートが比較器の出力線路に接続されているのである。なお更に有利にはロジックエクスクルーシブオアゲートの出力側における過渡的パルスを抑圧するためのロジックエクスクルーシブオアゲートにＬＰＦが後置接続されているのである。
【００１１】
２線式バス線路を介してのデータ伝送のための装置用のバス結合回路に対してはステーションに応じて送信部のみ又は受信部のみ又は送信、受信部を有すると有利である。バス接続（路）が例えば“インテリジェント”センサを制御機器と接続するために用いられる場合、例えば“インテリジェント”センサ中に送信部を有するバス結合回路のみを設けさえすればよい、それというのは制御機器からセンサへデータを必ずしも伝送しなくてもよいからである。
【００１２】
【実施例】
次ぎに本発明の実施例を説明する。
【００１３】
以下述べる直列的データ伝送データ伝送装置は一般にコンピュータネットワークに使用可能であり、ことに、相互間で、データを交換すべき２つのステーションの接続のためのものである。データ伝送装置はそれのフォールトトレラント性に基づきことに車両に適する。本例を用いて本発明を説明する。図１中参照番号１０はＡＳＲ（駆動スリップ制御）ー制御装置を示す。これに対して参照番号１１は機関出力ー制御装置を示す。両制御装置は接続線路Ｓ＋及びＳ−を介して相互に接続されている。両制御装置はバス結合回路１３を有する。バス結合回路１３からは接続部ＴＸＤ及びＲＸＤがそれぞれ制御装置１０，１１におけるマイクロコンピュータ１２に達している。
【００１４】
機関出力制御装置１１とＡＳＲ制御装置１０との間で連続的にデータが交換される。このことは例えば駆動スリップ制御システムに必要である。ＡＳＲ制御装置は回転数センサの信号の解析により車両がスリップしているか否かを識別する。肯定（スリップしている状態）の場合には機関出力制御装置１１は絞り弁調整度を低減させなければならない（車両におけるトルクが減少し車両がもはやスリップをしないようにするには）。以下個々の制御装置の特別な構成は考慮されず、従って詳述しない。
【００１５】
図２中制御装置１０，１１の各々に設けられているバス結合回路１３が詳細に示されている。１４はバス結合回路の送信部を示し、１５は受信部を示す。先ず受信部１４について詳述する。ＴＸＤ端子からは線路が抵抗Ｒ１を介してＮＰＮトランジスタＴ１へ達する。実施例では抵抗Ｒ１は１ＫΩの大きさを有する。トランジスタＴ１のエミッタはアースに接続されている。トランジスタＴ１のコレクタには２つの抵抗Ｒ３，Ｒ２の直列接続体が給電電位Ｖ２に接続されている。抵抗Ｒ３，Ｒ２は実施例では同様に１ＫΩの大きさを有する。更に給電電位Ｖ２の端子にはアースに接続されたツエナーダイオードＤ１が接続されている。抵抗Ｒ３，Ｒ２間の接続線路からＰＮＰトランジスタＴ２のベースまで線路が通っている。トランジスタＴ２のエミッタは給電電位Ｖ２に接続されている。トランジスタＴ２のコレクタは順方向に接続されたダイオードＤ２と、抵抗Ｒ５を介してバス線路Ｓ＋の端子のところまで延びている。実施例中では抵抗Ｒ５は２００Ωの抵抗を有する。抵抗Ｒ５とバス線路Ｓ＋の端子との間に抵抗Ｒ７（これはアースに接続されている）が接続されている。抵抗Ｒ７は２ＫΩの大きさを有する。更にバス結合回路のＴＸＤ入力側から抵抗Ｒ１３を介してＮＰＮトランジスタＴ３のところまで線路が延びている。抵抗Ｒ１３は同様に抵抗Ｒ１のように１ＫΩの大きさを有する。トランジスタＴ３のエミッタはアースに接続されている。トランジスタＴ３のコレクタから抵抗Ｒ６を介してバス線路Ｓ−の端子へ線路が延びている。抵抗Ｒ６は実施例では１００Ωの大きさを有する。抵抗Ｒ６とバス線路Ｓ−の端子との間に別の抵抗Ｒ４（これは給電電圧電位Ｖに接続されている）が接続されている。抵抗Ｒ４は実施例では１ＫΩの大きさを有する。
【００１６】
次ぎに先ず図２に示すバス結合回路１３の受信部について説明する。バス線路Ｓ＋の端子点は抵抗Ｒ１１を介して第２比較器１７の反転入力側に接続されている。分圧器（これは直列接続された３つの抵抗Ｒ８，Ｒ９，Ｒ１２により形成されている）を介しては第１比較器１６の反転入力側及び第２比較器１７の非反転入力側にそれぞれ基準電位が供給される。抵抗Ｒ８とＲ１０は１ＫΩの大きさを有する。抵抗Ｒ１２はアースに接続されており、抵抗Ｒ８はＶ１の電圧電位に接続されている。第１比較器１６の反転入力側には両抵抗Ｒ８，Ｒ１０間の電圧電位が供給される。第２比較器１７の非反転入力側には抵抗Ｒ１０，Ｒ１２間の電圧電位が供給される。第１比較器１６の非反転入力側は逆方向に接続されたダイオードＤ３を介してアースに接続されており、順方向に接続されたダイオードＤ４を介して給電電位Ｖ１に接続されている。第２比較器１７の反転入力側は逆方向に接続されたダイオードＤ６を介してアースに接続されており、順方向に接続されたダイオードＤ５を介して給電電圧電位Ｖ１に接続されている。第１比較器１６の出力側は評価回路１８の端子点ＬＯＧＳ＋に接続されている。第２比較器１７の出力側は評価回路１８の端子点ＬＯＧＳ−に接続されている。評価回路１８については図３にて更に詳細に説明する。出力側にて評価回路の端子はバス結合回路１３の端子点ＥＲＲＯＲに接続されている。評価回路１８の更なる出力線路はバス結合回路の端子点ＲＸＤに接続されている。
【００１７】
次ぎに図４を用いてバス結合回路１３の動作について説明する。図４−ａはバス線路Ｓ^＋，Ｓ⁻における電圧レベルを示し、上記電圧レベルは例えば２進数値語．．０１１００００１の伝送の際生じるものである。図示の電子レベルを得るにはバス結合回路給電電圧入力側Ｖ２には５Ｖよりわずかに高い電圧を印加しなければならない。図示の電子レベルはバス結合回路１３の送信部１４により生ぜしめられる。バス結合回路１３のＴＸＤ入力側にロー（低）レベルが加わる間はトランジスタＴ３は非導通状態に置かれ、その結果、バス線路Ｓ⁻の端子点にはほぼ５Ｖの電圧電位が加わる。この場合トランジスタＴ１は同様に非導通状態に置かれる。従ってＰＮＰトランジスタＴ２も非導通状態におかれる。バス線路Ｓ^＋の端子点にはほぼ０Ｖの著しく低い電圧電位が現れる。
【００１８】
但し、ＴＸＤ入力側に高いないしハイ電位が加わると、トランジスタＴ３と、トランジスタＴ１，Ｔ２の双方が導通状態におかれる。それによりバス線路Ｓ−は小さな値の抵抗Ｒ６を介してアースに接続され、そして、バス線路Ｓ−の端子点にほぼ０Ｖの電圧電位が生じる。逆にトランジスタＴ２の作動接続によってはバス線路Ｓ＋の端子点は高い電圧電位ほぼ５Ｖに高められる。要するにバス線路にて個別障害が発生しない限り個々の２進状態の伝送の際バス線路Ｓ＋，Ｓ−上に相補的電圧レベルが生ぜしめられる。このことは図４−ａに示されている。
【００１９】
次ぎにバス線路Ｓ^＋，Ｓ⁻が欠陥に基づき相互間で短絡している場合について考察する。従って、両バス線路上での電圧レベルは等しい。このケース（事態）の様子は図４−ｂに詳しく示されている。やはり同じく、ＴＸＤ入力側にて低（ｌｏｗ）電位が加わっているものと仮定してある。それにより再びすべてのトランジスタＴ１〜Ｔ３は非導通状態におかれている。両バス線路間で短絡が生じるので、抵抗Ｒ４，Ｒ７を介して保護３．３Ｖの電圧電位が生じる。上記電位が生じる理由は抵抗Ｒ７が抵抗Ｒ４の２倍の大きさであるからである。これに対してＴＸＤ入力側に高（ｈｉｇｈ）電位が加わると、トランジスタＴ１〜Ｔ３は再びＩ導通状態におかれ、バス線路Ｓ＋，Ｓ−上の電圧レベルは分圧器（これは抵抗Ｒ５，Ｒ６からなる）により定まる。抵抗Ｒ５は抵抗Ｒ６の２倍の大きさであるので、ほぼ１．７Ｖの電位が生じる。図４−ｂから明らかなように、伝送さるべき２つの状態低（ｌｏｗ）／高（ｈｉｇｈ）に対してバス線路Ｓ＋，Ｓ−上で電位の有意の遷移がおこなわれる。電位レベルの上記遷移は次のようにして生じる、即ちトランジスタＴ２，Ｔ３が抵抗回路網Ｒ５，Ｒ７，Ｒ６，Ｒ４を介してバス線路Ｓ＋，Ｓ−と接続されており、ここで抵抗Ｒ５，Ｒ６及びＲ７，Ｒ４は同じ抵抗比を有する。抵抗Ｒ５，Ｒ６及びＲ４，Ｒ７の非対称的選定により両バス線路Ｓ＋，Ｓ−相互間の短絡の場合にも信号が存在し続けこの信号は比較器限界値の特別な状態位置により評価され得る。
【００２０】
以下、バス線路Ｓ＋がアース電位に対して短絡する場合を考慮する。この場合に対して図４−ｃにてバス線路上の信号レベルが示されている。バス線路Ｓ＋がアースに短絡されているので、当該線路上の電圧レベルはほぼ０Ｖに保持される（ＴＸ０入力がを介して低又は高電位が設定される場合）。バス線路Ｓ−は障害状態を有しないので、当該、線路上の信号レベルは図４−ａにおける相応の信号の流れと全く同じ様子を示す。
【００２１】
以下バス結合回路１３の受信部１５の動作について説明する。第１比較器１６にはその反転入力側を介して給電電圧Ｖ１の３／４が供給される。当該電圧電位は実施例ではほぼ３．７５Ｖである。図４では当該電位は破線で示す。比較器１６は接続されたバス線路Ｓ＋に対する供給された基準電圧の超過を評価する。バス線路Ｓ上の電圧電位が３／４Ｖ２の調整設定された値を超過すると比較器１６の出力側には高電位が導かれる。バス線路Ｓ＋上の電圧レベルが３／４Ｖ２の調整設定値を下回ると、比較器１６の出力側には低電位が導かれる。第２比較器１７にはそれの非反転入力側にて１／２Ｖ２の基準電圧電位が供給される。上記基準電圧（電位）は実施例ではほぼ２．５Ｖに相応する。上記基準電位は図４中破線で示す。比較器１７は接続されたバス線路Ｓ−に対する供給された基準電圧の下回りを評価する。バス線路Ｓ−上の電圧電位が１／２Ｖ２を下回ると、比較器１７の出力側には高電位が導かれる。バス線路Ｓ−に電圧電位（これは基準電位１／２Ｖ２より大である）が加わると、比較器１７の出力側には低（ロー）電位が導かれる。比較器１６，１７の出力信号は入力側ＬＯＧＳ＋ないしＬＯＧＳ−に供給される。図４−ａから明らかなようにバス線路Ｓ−上の電圧レベルは２．５Ｖ（１／２Ｖ２）の基準電位を超過する（バス線路Ｓ＋上の電圧レベルが３．７５Ｖ（３／４，Ｖ２）の基準電位を下回ると、そしてその逆の成立つ。従って、通常作動の際ロジックＬＯＧＳ＋及びＬＯＧＳ−が２つのハイ電位を導くか、又は、２つのロー（ｌｏｗ）電位を導くようになる。別個１個別障害が生じると、ロジックレベルＬＯＧＳ＋又はＬＯＧＳ−は一定値１又は０をとる。要するに入力側ＬＯＧＳ＋及びＬＯＧＳ−に異なった信号レベルが加わると、障害状態が生じる。このことは評価回路１８にて識別され、次いで、評価回路１８はＥＲＲＯＲ出力側を作用（アクティブ）状態におく。比較器１６，１７の切換信号の評価は以下図３を用いて詳述する。
【００２２】
入力側ＬＯＧＳ＋から第１アンドゲート３１の第１入力側までに線路が延びている。入力側ＬＯＧＳ−から第１アンドゲート３１の第２入力側まで線路が延びている。更にＬＯＧＳ＋からエクスクルーシブオアゲート３０の第１の入力側及びオアゲート３２の第１入力側まで線路が延びている。ＬＯＧＳー入力側からエクスクルーシブオアゲート３０及びアンドゲート３２の第２入力側まで線路が延びている。アンドゲート３１の出力側はＲＣ−ＦＦ３３のセット入力側に接続されている。オアゲート３２の反転入力側はＲＳ−ＦＦ３３のリセット入力側に接続されている。さらに第２アンドゲート３４の第１入力側がアンドゲート３１の出力側から第２アンドゲート３４の第２入力側まで線路が延びている。更にアンドゲート３２の出力側はインバータ３６に接続されている。インバータ３６の出力側は第３ゲート３５の第１入力側に接続されている。ＲＳ−ＦＦのＱ出力側はアンドゲート３５の第２入力側に接続されている。第２アンドゲート３４の出力側はオアゲート３８の一方の入力側に接続されている。第３アンドゲート３５の出力側はオアゲート３８の出力側．．は評価回路のＲＸＤ端子に抵抗Ｒ１４とコンデンサＣ１とからなるＬＰＦを介してインバータ３７に接続されている。
【００２３】
【外１】

【００２４】
上記評価回路の動作を表（テーブル）１に関連して説明する。表１中には正常（通常）の場合と、起こり得る別個障害の場合についてリストアップしてある。明らかなように、別個障害の場合に両入力側ＬＯＧＳ＋＋又はＬＯＧＳ−のうちの１つが所定のレベル状態にとどまる（１つのステーションの送信部から両バス線路上のレベル遷移が出力された場合）。更に表から明らかなように、別個障害に拘わらずＲＸＤ出力側のうち信号レベルの適正な遷移を送出される。
【００２５】
【外２】

【００２６】
正常な場合にはロジックアンド結合におけるようにＬＯＧＳ＋＝１，ＬＯＧＳ−＝１の組合せが評価され、ＲＸＤ出力側に１が現れる。ＬＯＧ＋＝０，ＬＯＧＳ−＝０の組合せはロジックオア結合におけるように評価され、ＲＸＤ出力側に零が現れる。結合形式の選択はＲＳ−ＦＦ３３を用いて行われる。このＲＳ−ＦＦは常時次のように切り換えられる、即ち入力側ＬＯＧＳ＋，ＬＯＧＳ−における信号Ｙがロジックアンド結合又はロジックオア結合におけるように評価され得る。
【００２７】
例えば線路Ｓ＋がアースに短絡されている短絡の場合を考察する。入力側ＬＯＧＳ＋１０レベルが加わり、そして、入力側ＬＯＧＳ−に１レベルが加わるとＲＸＤ出力側には１レベルが現れる。要するに入力側ＬＯＧＳ＋及びＬＯＧＳ−におけるレベルはオア結合形式におけるように評価される。表から明らかなように当該回路は次のように構成されている、即ち、入力側ＬＯＧＳ＋又はＬＯＧＳ−のうち１つが常時１レベルを印加される場合に対して入力側ＬＯＧＳ＋，ＬＯＧＳ−における入力信号をアンド結合におけるように評価し、そして、入力側の１つが常時０レベルを有する場合に対してＬＯＧＳ＋，ＬＯＧＳ−の入力信号をオア結合におけるように評価するように構成されているのである。結合形式はＲＳ−ＦＦにて記載されもはや変化されない。
【００２８】
障害が突然データ語の伝送の際起こると、最悪の場合当該の伝送されたデータ語が誤って伝送され得る。すべての後続するデータ語は再び適正に伝送される。それというのは回路は既に応答しており適正な結合形式が入力信号の評価のため調整セッティングされているからである。このことは次のようにして確保される、即ち通常の直列的データ転送の場合それぞれの伝送さるべきデータ語にて立ち上がり及び立ち下がり側縁が生じるようにするのである。その例としてはデータ語のためのスタート及びストップビットが使用され事例がある。データ語の誤った伝送を防止するため、データ伝送のためプロトコルにて簡単孔チェックサム検査が行われ得、それにより誤ったデータ語が識別され、特別手段により破棄される。誤ったデータ語は新たに要求される。
【００２９】
本実施例は多様に変形可能及び拡大可能である。例えば本発明を次ぎのように設計することも可能である、即ち、複数のステーションが相互間でデータを交換し得るように設計することも可能である。このために更なるハードウエア接続機構も可能である。更に２つの電子的制御機器間でデータ伝送を必ずしも行う必要はない。また１つの電子的制御装置と外付け（リロケーション）回路例えば“インテリジェント”センサとの間でデータ伝送が行われることも可能である。その種適用例は例えばエアバッグ制御装置と外付クラッシュセンサとの間でのデータの伝送の際に可能になる。
【００３０】
【発明の効果】
本発明によればバス線路における障害状態を識別できるのみならずバス線路上で個別障害の生起の際バス接続（路）を確保でき、本発明の装置により得られる利点とするところはバス線路における障害状態を識別できるのみならず、バス線路上で個別障害の生起の際バス接続（路）を維持することにある。換言すれば個別障害が起こってもデータが２線式線路ーバス接続（路）を介して伝送され得ることである。個別障害としてはバス線路の断線、任意の電圧電位をへのバス線路のうちの１つの短絡とか、バス線路相互間の短絡の謂である。本発明の装置は次のように構成されている、即ち当該の個別障害の１つが起こっても２線式バス線路を介してデータ伝送が行われ得ることである。それにより当該装置は装置はフォールトトレラントに構成され、殊に車両間で２つステーション間で安全上問題性のあるバス線路に使用され得る。更に有利には当該装置は著しく迅速に生起した障害に応動し、再びデータ伝送のために可用になるように構成される。データ伝送のためバイト志向（中心）のデータ伝送プロコトルが使用される場合には生起した個別障害により最大限１つの伝送されたバイトの誤りが生じることにとどまる。その後当該装置における回路が応答し、データ伝送は個別障害にも拘わらず継続され得る。当該装置は回路的にフォールトトレラントに構成されているので、簡単なデータ伝送プロトコルをデータ伝送のために使用し得る。例えばデータ保護のためには簡単なチェックサム検査を行いさえすれば事足りる。
【００３１】
引用請求項にて特定された手段により、独立形請求項にて規定された装置の発展形態２線式線路及び改良が可能である。
【００３２】
【表１】

【図面の簡単な説明】
【図１】本発明の装置の基本的ブロック接続図である。
【図２】送信部、受信部を有する本発明の装置のバス結合回路の回路図である。
【図３】バス結合回路の受信部の可能な評価回路の接続図である。
【図４】バス線路の正常動作、両バス線路相互間の短絡、１つのバス線路のアースへの短絡の場合における信号レベルの状態を示す特性図である。
【符号の説明】
１０ＡＳＲ（駆動スリップ制御）−制御装置
１１機関出力−制御装置
１２マイクロコンピュータ
１３バス結合回路
１４送信部
１５受信部
１６比較器
１７比較器
１８評価回路Ｊ

Claims

少なくとも２つのステーション間でのデータの直列伝送装置であって、上記ステーションは２線式線路を介して相互に接続されており、ここで送信動作モード向けに設計構成された各ステーションは少なくとも１つの送信部を有するバス結合回路を備え、そして受信動作モードに設計構成された各ステーションは少なくとも１つの受信部を有するバス結合回路を備え、ここで各加入者にてバス結合回路を操作するマイクロコンピュータが設けられており、ここにおいて送信部は少なくとも２つのドライバ回路を有し該ドライバ回路はそれぞれ２線式線路の１つの線路と接続可能であり、また、データ伝送の際、相補的信号をバス線路に加えるように構成され、ここで、上記受信部は各バス線路に対して比較器を有し、該比較器はそれの一方の入力側にて２線式線路の１つの線路に接続可能であり、それの他方の（第２の）入力側には基準電位が供給され、ここで、比較器の出力信号は評価回路により評価されるように構成されている装置において、各ドライバ回路（Ｔ２，Ｔ３）とバス線路（Ｓ^＋，Ｓ⁻）との間に抵抗回路網（Ｒ５，Ｒ７；；Ｒ６，Ｒ４）が挿入接続されており、一方では基準電位は所定のように選定され、且つ他方では抵抗回路網（Ｒ５，Ｒ７；Ｒ６，Ｒ４）は所定のように構成されており、ここで、誤りのない動作状態（モード）の場合に両比較器（１６，１７）により伝送されるビット状態に応じて切換信号が送出されるように、また更に任意の電圧電位への２線式線路の線路（Ｓ^＋，Ｓ⁻）の線路のうちの１つの短絡の際、又は２線式線路の線路（Ｓ^＋，Ｓ⁻）相互間の短絡の際、比較器（１６，１７）のうちの１つにより、伝送されたビット状態に依存して切換信号が送出され、他の比較器（１６，１７）は両切換状態のうちの１つにとどまるように上記基準電位の所定の選定及び抵抗回路網の所定の構成がなされていることを特徴とする少なくとも２つのステーション間でのデータの直列伝送装置。
ドライバ回路（Ｔ３）は第１抵抗（Ｒ６）を介して第１線路（Ｓ⁻）に接続されており、ドライバ回路（Ｔ２）は第２抵抗（Ｒ５）を介して第２線路（Ｓ^＋）に接続されており、第１線路（Ｓ⁻）は第３抵抗（Ｒ４）を介して第１の給電電位（ＵＳＴ）に接続されており、第２線路（Ｓ^＋）は第４抵抗（Ｒ４）を介して第２給電電位（アース）に接続されており、第１抵抗（Ｒ６）及び第２抵抗（Ｒ５）は第４抵抗（Ｒ７）及び第３抵抗（Ｒ４）と同じ抵抗比を有し、ここで、当該抵抗比は１とは異なるものである請求項１記載の装置。
ドライバ回路（Ｔ３，Ｔ２）は１つの共通の端子（ＴＸＤ）を介して可制御である請求項１又は２記載の装置。
第１基準電位は２つの可能なビット状態１，０の伝送のため線路（Ｓ^＋，Ｓ⁻）相互間の短絡の際生じる電圧電位間の中央のところにセッティングされる請求項１から３までのうちいずれか１項記載の装置。
評価回路（１８）は比較器（１６，１７）の切換信号をロジックアンド結合又はオア結合する手段を有する請求項１から４までのうちいずれか１項記載の装置。
ロジックアンド結合アンド及びオア結合の選択がロジックゲート（３１，３２，３４，３５，３６，３８）を用いて、伝送された信号により行われ、そして、その都度の選択結果が、双安定切換素子（３３）にて記憶され、ここで、その都度双安定切換素子の１つの状態が２つの可能な選択結果のうちの１つの所定のものに相応する請求項５記載の装置。
評価回路（１８）には２線式線路（Ｓ^＋，Ｓ⁻）にて誤り状態を識別して誤り（エラー）信号をマイクロコンピュータ（１２）にて送出する手段が設けられている請求項１から６までのうちいずれか１項記載の装置。
２線式線路にてエラー状態の識別のための手段としてロジックエクスクルーシブオアゲート（３０）が比較器（１６，１７）の出力線路に接続されている請求項７記載の装置。
ロジックエクスクルーシブオアゲート（３０）の出力側における過渡的パルスを抑圧するためのロジックエクスクルーシブオアゲート（３０）にＬＰＦが後置接続されている請求項８記載の装置。