JP3133490B2 - 多重伝送装置 - Google Patents
多重伝送装置Info
- Publication number
- JP3133490B2 JP3133490B2 JP04182160A JP18216092A JP3133490B2 JP 3133490 B2 JP3133490 B2 JP 3133490B2 JP 04182160 A JP04182160 A JP 04182160A JP 18216092 A JP18216092 A JP 18216092A JP 3133490 B2 JP3133490 B2 JP 3133490B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transmission
- comparing
- comparison
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
- B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
- B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
- B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
- B60R16/0315—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for using multiplexing techniques
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/33—Director till display
- G05B2219/33238—Switch from differential to single line communication if short between two wires
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、伝送路に多重伝送され
る信号を検知する多重伝送装置に関する。
る信号を検知する多重伝送装置に関する。
【０００２】
【従来の技術】従来、この種の多重伝送装置には、例え
ば特開平２−２０９９８号公報に記載されたものがあ
る。上記多重伝送装置では、図１０に示すように、２本
の伝送路１０，１１にフィルタ回路１２を介して３つの
比較器１３〜１５が接続され、両伝送路１０，１１から
の電圧の比較及び一方の伝送路からの電圧と増幅器１６
を介して印加するバイアス電圧との比較を行う。上記比
較器１３〜１５の出力Ａ〜Ｃは、マルチプレクサ１７に
入力し、マルチプレクサ１７で比較器１３〜１５の出力
Ａ〜Ｃの１つが選択され、出力Ｓとして多重伝送制御回
路等に出力される。上記マルチプレクサ１７は、上記比
較器１３〜１５の出力Ａ〜Ｃに応じて故障検出手段１８
が検出する伝送路の故障に基づく出力Ｄ，Ｅによって、
出力Ｓを決定している。
ば特開平２−２０９９８号公報に記載されたものがあ
る。上記多重伝送装置では、図１０に示すように、２本
の伝送路１０，１１にフィルタ回路１２を介して３つの
比較器１３〜１５が接続され、両伝送路１０，１１から
の電圧の比較及び一方の伝送路からの電圧と増幅器１６
を介して印加するバイアス電圧との比較を行う。上記比
較器１３〜１５の出力Ａ〜Ｃは、マルチプレクサ１７に
入力し、マルチプレクサ１７で比較器１３〜１５の出力
Ａ〜Ｃの１つが選択され、出力Ｓとして多重伝送制御回
路等に出力される。上記マルチプレクサ１７は、上記比
較器１３〜１５の出力Ａ〜Ｃに応じて故障検出手段１８
が検出する伝送路の故障に基づく出力Ｄ，Ｅによって、
出力Ｓを決定している。
【０００３】すなわち、伝送路１０，１１に故障がない
場合には、故障検出手段１８の出力Ｄ＝０，Ｅ＝０とな
り、マルチプレクサ１７の出力Ｓには、比較器１３の出
力Ａが選択され、伝送路１０に故障がある場合には、故
障検出手段１８の出力Ｄ＝０，Ｅ＝１となり、マルチプ
レクサ１７の出力Ｓには、比較器１５の出力Ｃが選択さ
れ、伝送路１１に故障がある場合には、故障検出手段１
８の出力Ｄ＝１，Ｅ＝１となり、マルチプレクサ１７の
出力Ｓには、比較器１４の出力Ｂが選択されていた。
場合には、故障検出手段１８の出力Ｄ＝０，Ｅ＝０とな
り、マルチプレクサ１７の出力Ｓには、比較器１３の出
力Ａが選択され、伝送路１０に故障がある場合には、故
障検出手段１８の出力Ｄ＝０，Ｅ＝１となり、マルチプ
レクサ１７の出力Ｓには、比較器１５の出力Ｃが選択さ
れ、伝送路１１に故障がある場合には、故障検出手段１
８の出力Ｄ＝１，Ｅ＝１となり、マルチプレクサ１７の
出力Ｓには、比較器１４の出力Ｂが選択されていた。
【０００４】
【発明が解決しようとする課題】ところが、上記多重伝
送装置では、伝送路から入力する信号を３つの比較器で
取り込み、上記比較器の出力から故障検出手段が伝送路
の故障を検出し、その検出結果に応じて受信可能な１つ
の比較器の出力をマルチプレクサで選択していたので、
伝送路に故障が発生すると、伝送路から信号のメッセー
ジが入力中でも、マルチプレクサによって比較器の出力
が切り換わってしまう。このため、多重伝送制御装置
は、メッセージの受信ができなくなり、再送信される同
じメッセージを再び受信しなければならず、迅速なメッ
セージ伝送が要求される多重伝送にとって、伝送の遅延
は動作遅れの原因になるという問題点があった。また、
伝送路のトラフィック量が多い時には、さらにトラフィ
ック量を増やす結果となり、多重伝送システム全体の伝
送遅延に与える影響が大きいという問題点があった。
送装置では、伝送路から入力する信号を３つの比較器で
取り込み、上記比較器の出力から故障検出手段が伝送路
の故障を検出し、その検出結果に応じて受信可能な１つ
の比較器の出力をマルチプレクサで選択していたので、
伝送路に故障が発生すると、伝送路から信号のメッセー
ジが入力中でも、マルチプレクサによって比較器の出力
が切り換わってしまう。このため、多重伝送制御装置
は、メッセージの受信ができなくなり、再送信される同
じメッセージを再び受信しなければならず、迅速なメッ
セージ伝送が要求される多重伝送にとって、伝送の遅延
は動作遅れの原因になるという問題点があった。また、
伝送路のトラフィック量が多い時には、さらにトラフィ
ック量を増やす結果となり、多重伝送システム全体の伝
送遅延に与える影響が大きいという問題点があった。
【０００５】本発明は、上記問題点に鑑みなされたもの
で、メッセージの無駄な通信を削減し、迅速な応答が要
求されるメッセージの伝送遅延や伝送路のトラフィック
量を増加させることなく伝送路の故障に対処することが
できる多重伝送装置を提供することを目的とする。ま
た、本発明の他の目的は、両伝送路間でショートするよ
うな故障が発生した場合にも、通信を復旧することがで
きる多重伝送装置を提供することにある。
で、メッセージの無駄な通信を削減し、迅速な応答が要
求されるメッセージの伝送遅延や伝送路のトラフィック
量を増加させることなく伝送路の故障に対処することが
できる多重伝送装置を提供することを目的とする。ま
た、本発明の他の目的は、両伝送路間でショートするよ
うな故障が発生した場合にも、通信を復旧することがで
きる多重伝送装置を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、少なくとも２本の共通の伝送路を介し
て相互に接続されると共に、前記伝送路の信号を対応す
る電圧に変換する変換手段と、該変換させた伝送路の電
圧を比較する第１の比較手段と、該変換された一方の伝
送路の電圧と所定の基準電圧を比較する第２の比較手段
と、該変換された他方の伝送路の電圧と所定の基準電圧
を比較する第３の比較手段とを有し、前記各比較手段の
比較結果に応じて前記伝送路の信号を検知する多重伝送
装置において、前記第１の比較手段の比較結果の出力レ
ベルが所定時間ハイレベルの場合にローレベルの信号を
出力する第１の出力手段と、前記第２の比較手段の比較
結果の出力レベルが所定時間ハイレベルの場合にローレ
ベルの信号を出力する第２の出力手段と、前記第３の比
較手段の比較結果の出力レベルが所定時間ハイレベルの
場合にローレベルの信号を出力する第３の出力手段と、
前記各出力手段の出力を論理合成する論理合成手段と、
前記合成手段の合成結果を受信する受信手段とを具えた
多重伝送装置が提供される。
に、本発明では、少なくとも２本の共通の伝送路を介し
て相互に接続されると共に、前記伝送路の信号を対応す
る電圧に変換する変換手段と、該変換させた伝送路の電
圧を比較する第１の比較手段と、該変換された一方の伝
送路の電圧と所定の基準電圧を比較する第２の比較手段
と、該変換された他方の伝送路の電圧と所定の基準電圧
を比較する第３の比較手段とを有し、前記各比較手段の
比較結果に応じて前記伝送路の信号を検知する多重伝送
装置において、前記第１の比較手段の比較結果の出力レ
ベルが所定時間ハイレベルの場合にローレベルの信号を
出力する第１の出力手段と、前記第２の比較手段の比較
結果の出力レベルが所定時間ハイレベルの場合にローレ
ベルの信号を出力する第２の出力手段と、前記第３の比
較手段の比較結果の出力レベルが所定時間ハイレベルの
場合にローレベルの信号を出力する第３の出力手段と、
前記各出力手段の出力を論理合成する論理合成手段と、
前記合成手段の合成結果を受信する受信手段とを具えた
多重伝送装置が提供される。
【０００７】
【作用】各比較手段からの出力をそれぞれ各出力手段に
通して、故障が生じた伝送路に接続された比較手段に繋
がる出力手段の出力をローレベルにし、かつ、各出力手
段の出力の論理和を受信手段の入力とする。従って、信
号の受信中に伝送路に故障が発生しても、継続して信号
の受信が可能になり、無駄なくメッセージの伝送を行う
ことができる。
通して、故障が生じた伝送路に接続された比較手段に繋
がる出力手段の出力をローレベルにし、かつ、各出力手
段の出力の論理和を受信手段の入力とする。従って、信
号の受信中に伝送路に故障が発生しても、継続して信号
の受信が可能になり、無駄なくメッセージの伝送を行う
ことができる。
【０００８】
【実施例】以下、本発明の実施例を図１乃至図９の図面
に基づき詳細に説明する。図１は、本発明に係る多重伝
送装置の構成の第１実施例を示す構成ブロック図であ
る。図において、多重伝送装置では、２本の伝送路２
０，２１に電圧変換回路２２，２３を介して３つの比較
器２４〜２６が接続され、比較器２４は、両伝送路２
０，２１からの電圧ａ，ｂの比較を行い、比較器２５
は、伝送路２０からの電圧ａと基準電圧Ｖｃとの比較を
行い、比較器２６は、伝送路２１からの電圧ｂと基準電
圧Ｖｄとの比較を行う。
に基づき詳細に説明する。図１は、本発明に係る多重伝
送装置の構成の第１実施例を示す構成ブロック図であ
る。図において、多重伝送装置では、２本の伝送路２
０，２１に電圧変換回路２２，２３を介して３つの比較
器２４〜２６が接続され、比較器２４は、両伝送路２
０，２１からの電圧ａ，ｂの比較を行い、比較器２５
は、伝送路２０からの電圧ａと基準電圧Ｖｃとの比較を
行い、比較器２６は、伝送路２１からの電圧ｂと基準電
圧Ｖｄとの比較を行う。
【０００９】伝送路２０，２１の正常時の信号は、図２
に示す電圧の波形になっている。ここで、パッシブ（Pa
ssive ）信号とは、後述する多重伝送制御回路３２の入
力、すなわち論理合成回路３１の出力ｉにローレベルが
期待され、ドミナント（Dominant）信号とは、上記出力
ｉにハイレベルが期待される伝送路上の信号のことをい
う。上記伝送路２０，２１の信号は、電圧変換回路２
２，２３によって図３に示されるような各状態における
出力電圧ａ，ｂに変換される。
に示す電圧の波形になっている。ここで、パッシブ（Pa
ssive ）信号とは、後述する多重伝送制御回路３２の入
力、すなわち論理合成回路３１の出力ｉにローレベルが
期待され、ドミナント（Dominant）信号とは、上記出力
ｉにハイレベルが期待される伝送路上の信号のことをい
う。上記伝送路２０，２１の信号は、電圧変換回路２
２，２３によって図３に示されるような各状態における
出力電圧ａ，ｂに変換される。
【００１０】伝送路２０，２１の各状態と比較器２４〜
２６の出力の関係は、表１に示すような関係になる。
２６の出力の関係は、表１に示すような関係になる。
【００１１】
【表１】 ここで、伝送路２０，２１に故障がない正常時の変換後
の電圧ａ，ｂは、図３に示すようになり、パッシブ信号
時の各比較器２４〜２６の出力ｃ〜ｅは、表１のモード
１に示すように、それぞれローレベル（以下、
「“Ｌ”」という。）となり、ドミナント信号時の各比
較器２４〜２６の出力ｃ〜ｅは、ハイレベル（以下、
「“Ｈ”」という。）となる。また、各故障時の各比較
器２４〜２６の出力ｃ〜ｅは、表１の各モード２〜７に
示すようになる。なお、モード８は、後述する第２実施
例の事例である。
の電圧ａ，ｂは、図３に示すようになり、パッシブ信号
時の各比較器２４〜２６の出力ｃ〜ｅは、表１のモード
１に示すように、それぞれローレベル（以下、
「“Ｌ”」という。）となり、ドミナント信号時の各比
較器２４〜２６の出力ｃ〜ｅは、ハイレベル（以下、
「“Ｈ”」という。）となる。また、各故障時の各比較
器２４〜２６の出力ｃ〜ｅは、表１の各モード２〜７に
示すようになる。なお、モード８は、後述する第２実施
例の事例である。
【００１２】各比較器２４〜２６の出力ｃ〜ｅは、微分
回路２７〜２９にそれぞれ入力する。微分回路２７は、
カウンタ部２７ａとアンドゲート２７ｂとから、微分回
路２８は、カウンタ部２８ａとアンドゲート２８ｂとか
ら、微分回路２９は、カウンタ部２９ａとアンドゲート
２９ｂとからそれぞれ構成されている。比較器２４〜２
６の出力ｃ〜ｅは、カウンタ部２７ａ〜２９ａとアンド
ゲート２７ｂ〜２９ｂとに入力しており、カウンタ部２
７ａ〜２９ａは、比較器２４〜２６の出力ｃ〜ｅが一定
時間、例えばＴ１時間以上“Ｈ”状態にあるかどうか検
出し、上記Ｔ１時間以上“Ｈ”状態にあると、“Ｌ”を
出力し、通常時には“Ｈ”を出力している。なお、本実
施例では、一定時間Ｔ１は、１／２〜１メッセージ長程
度を示す時間であるが、上記Ｔ１の時間は、各カウンタ
部２７ａ〜２９ａごとにそれぞれ異なっていても構わな
い。アンドゲート２７ｂ〜２９ｂは、比較器２４〜２６
の出力ｃ〜ｅとカウンタ部２７ａ〜２９ａとの出力の論
理積を出力している。
回路２７〜２９にそれぞれ入力する。微分回路２７は、
カウンタ部２７ａとアンドゲート２７ｂとから、微分回
路２８は、カウンタ部２８ａとアンドゲート２８ｂとか
ら、微分回路２９は、カウンタ部２９ａとアンドゲート
２９ｂとからそれぞれ構成されている。比較器２４〜２
６の出力ｃ〜ｅは、カウンタ部２７ａ〜２９ａとアンド
ゲート２７ｂ〜２９ｂとに入力しており、カウンタ部２
７ａ〜２９ａは、比較器２４〜２６の出力ｃ〜ｅが一定
時間、例えばＴ１時間以上“Ｈ”状態にあるかどうか検
出し、上記Ｔ１時間以上“Ｈ”状態にあると、“Ｌ”を
出力し、通常時には“Ｈ”を出力している。なお、本実
施例では、一定時間Ｔ１は、１／２〜１メッセージ長程
度を示す時間であるが、上記Ｔ１の時間は、各カウンタ
部２７ａ〜２９ａごとにそれぞれ異なっていても構わな
い。アンドゲート２７ｂ〜２９ｂは、比較器２４〜２６
の出力ｃ〜ｅとカウンタ部２７ａ〜２９ａとの出力の論
理積を出力している。
【００１３】アンドゲート２８ｂ，２９ｂの出力ｇ，ｈ
はオアゲート３０及び信号比較回路３３にそれぞれ入力
する。カウンタ部２８ａ，２９ａの出力は、上記アンド
ゲート２８ｂ，２９ｂの他、論理合成回路３１にも入力
する。また、アンドゲート２７ｂの出力ｆは、論理合成
回路３１に入力する。オアゲート３０は、アンドゲート
２８ｂ，２９ｂの出力ｇ，ｈの論理和を論理合成回路３
１に出力している。
はオアゲート３０及び信号比較回路３３にそれぞれ入力
する。カウンタ部２８ａ，２９ａの出力は、上記アンド
ゲート２８ｂ，２９ｂの他、論理合成回路３１にも入力
する。また、アンドゲート２７ｂの出力ｆは、論理合成
回路３１に入力する。オアゲート３０は、アンドゲート
２８ｂ，２９ｂの出力ｇ，ｈの論理和を論理合成回路３
１に出力している。
【００１４】論理合成回路３１は、カウンタ部２８ａ及
び２９ａの出力の論理積を出力するアンドゲート３１ａ
と、アンドゲート２７ｂの出力ｆ及びアンドゲート３１
ａの出力の論理積を出力するアンドゲート３１ｂと、ア
ンドゲート３１ｂの出力が一定時間、例えばＴ２時間以
上“Ｈ”状態にあるかどうか検出し、上記Ｔ２時間以上
“Ｈ”状態にあると、“Ｈ”のリセット信号を出力する
カウンタ部３１ｃと、アンドゲート３１ｂの出力が一定
時間Ｔ１以上“Ｌ”状態にあるかどうか検出し、上記Ｔ
１時間以上“Ｌ”状態にあると“Ｈ”のセット信号を出
力するカウンタ部３１ｄと、アンドゲート３１ａ及びカ
ウンタ部３１ｄの出力の論理和を演算し、上記セット信
号を通過させるオアゲート３１ｅと、カウンタ部３１ｃ
からのリセット信号でリセットされ、オアゲート３１ｅ
からのセット信号でセットされるＲＳフリップフロップ
３１ｆと、オアゲート３０及びＲＳフリップフロップ３
１ｆの出力の論理積を出力するアンドゲート３１ｇと、
アンドゲート３１ｂ及び３１ｇの出力の論理和ｉを出力
するオアゲート３１ｈとから構成されている。なお、本
実施例では、一定時間Ｔ２は、１／２〜１０ビット長程
度を示す時間である。オアゲート３１ｈの出力ｉは、多
重伝送回路３２及び信号比較回路３３に入力する。
び２９ａの出力の論理積を出力するアンドゲート３１ａ
と、アンドゲート２７ｂの出力ｆ及びアンドゲート３１
ａの出力の論理積を出力するアンドゲート３１ｂと、ア
ンドゲート３１ｂの出力が一定時間、例えばＴ２時間以
上“Ｈ”状態にあるかどうか検出し、上記Ｔ２時間以上
“Ｈ”状態にあると、“Ｈ”のリセット信号を出力する
カウンタ部３１ｃと、アンドゲート３１ｂの出力が一定
時間Ｔ１以上“Ｌ”状態にあるかどうか検出し、上記Ｔ
１時間以上“Ｌ”状態にあると“Ｈ”のセット信号を出
力するカウンタ部３１ｄと、アンドゲート３１ａ及びカ
ウンタ部３１ｄの出力の論理和を演算し、上記セット信
号を通過させるオアゲート３１ｅと、カウンタ部３１ｃ
からのリセット信号でリセットされ、オアゲート３１ｅ
からのセット信号でセットされるＲＳフリップフロップ
３１ｆと、オアゲート３０及びＲＳフリップフロップ３
１ｆの出力の論理積を出力するアンドゲート３１ｇと、
アンドゲート３１ｂ及び３１ｇの出力の論理和ｉを出力
するオアゲート３１ｈとから構成されている。なお、本
実施例では、一定時間Ｔ２は、１／２〜１０ビット長程
度を示す時間である。オアゲート３１ｈの出力ｉは、多
重伝送回路３２及び信号比較回路３３に入力する。
【００１５】多重伝送回路３２は、オアゲート３１の出
力（データ）ｉを取り込むと、上記データに応じて接続
されている各機器の制御をおこなう。信号比較回路３３
は、アンドゲート２８ｂの出力ｇ及びオアゲート３１ｈ
の出力ｉを比較し、上記比較結果を表示回路３４に出力
する信号比較部３３ａと、アンドゲート２９ｂの出力ｇ
及びオアゲート３１ｈの出力ｉを比較し、上記比較結果
を表示回路３４に出力する信号比較部３３ｂとから構成
されている。
力（データ）ｉを取り込むと、上記データに応じて接続
されている各機器の制御をおこなう。信号比較回路３３
は、アンドゲート２８ｂの出力ｇ及びオアゲート３１ｈ
の出力ｉを比較し、上記比較結果を表示回路３４に出力
する信号比較部３３ａと、アンドゲート２９ｂの出力ｇ
及びオアゲート３１ｈの出力ｉを比較し、上記比較結果
を表示回路３４に出力する信号比較部３３ｂとから構成
されている。
【００１６】表示回路３４は、信号比較部３３ａの比較
結果（伝送路２０の故障情報）を表示する表示部３４ａ
と、信号比較部３３ｂの比較結果（伝送路２１の故障情
報）を表示する表示部３４ｂとから構成されている。次
に、図１に示した多重伝送装置の動作を、表１に示した
各モードごとに説明する。なお、ここでは説明の都合
上、モード１〜３について説明する。
結果（伝送路２０の故障情報）を表示する表示部３４ａ
と、信号比較部３３ｂの比較結果（伝送路２１の故障情
報）を表示する表示部３４ｂとから構成されている。次
に、図１に示した多重伝送装置の動作を、表１に示した
各モードごとに説明する。なお、ここでは説明の都合
上、モード１〜３について説明する。
【００１７】モード１の場合、表１に示すように、パッ
シブ信号時には、比較器２４〜２６の各出力ｃ〜ｅは、
“Ｌ”状態、ドミナント信号時には、各出力ｃ〜ｅは、
“Ｈ”状態となる。このため、伝送路２０，２１が正常
な状態では、一定時間Ｔ１以上の連続の“Ｈ”信号は存
在しない。従って、カウンタ部２７ａ〜２９ａは、常時
“Ｈ”を出力し、アンドゲート２７ｂ〜２９ｂは上記出
力によって開かれ、比較器２４〜２６の各出力ｃ〜ｅが
出力ｆ〜ｈとなる。
シブ信号時には、比較器２４〜２６の各出力ｃ〜ｅは、
“Ｌ”状態、ドミナント信号時には、各出力ｃ〜ｅは、
“Ｈ”状態となる。このため、伝送路２０，２１が正常
な状態では、一定時間Ｔ１以上の連続の“Ｈ”信号は存
在しない。従って、カウンタ部２７ａ〜２９ａは、常時
“Ｈ”を出力し、アンドゲート２７ｂ〜２９ｂは上記出
力によって開かれ、比較器２４〜２６の各出力ｃ〜ｅが
出力ｆ〜ｈとなる。
【００１８】ここで、メッセージが受信されていないア
イドル状態の場合、すなわちパッシブ信号が１メッセー
ジ長以上続いている場合には、アンドゲート２７ｂの出
力ｆも１メッセージ長以上“Ｌ”となり、カウンタ部３
１ｄがセット信号を出力してＲＳフリップフロップ３１
ｆをセットする。上記ＲＳフリップフロップ３１ｆがセ
ットされ、“Ｈ”信号を出力すると、アンドゲート３１
ｇは開かれ、アンドゲート２８ｂ及び２９ｂの出力ｇ，
ｈの論理和、すなわちオアゲート３０の出力が上記アン
ドゲート３１ｇを通過する。
イドル状態の場合、すなわちパッシブ信号が１メッセー
ジ長以上続いている場合には、アンドゲート２７ｂの出
力ｆも１メッセージ長以上“Ｌ”となり、カウンタ部３
１ｄがセット信号を出力してＲＳフリップフロップ３１
ｆをセットする。上記ＲＳフリップフロップ３１ｆがセ
ットされ、“Ｈ”信号を出力すると、アンドゲート３１
ｇは開かれ、アンドゲート２８ｂ及び２９ｂの出力ｇ，
ｈの論理和、すなわちオアゲート３０の出力が上記アン
ドゲート３１ｇを通過する。
【００１９】また、アンドゲート３１ａも“Ｈ”を出力
し、アンドゲート３１ｂが開かれるので、アンドゲート
２７ｂの出力ｆは、上記アンドゲート３１ｂを通過す
る。従って、オアゲート３１ｈから多重伝送制御回路３
２には、出力ｆ〜ｈの論理和が出力ｉとして出力され
る。次に、メッセージが受信されると、伝送路２０，２
１上の信号は、パッシブ信号からドミナント信号に変わ
り、アンドゲート２７ｂの出力ｆは、“Ｈ”になり、１
／２ビット長以上“Ｈ”信号が続くと、カウンタ部３１
ｃがリセット信号を出力してＲＳフリップフロップ３１
ｆをリセットする。上記ＲＳフリップフロップ３１ｆが
リセットされ、“Ｌ”信号を出力すると、アンドゲート
３１ｇは閉じられ、オアゲート３１ｈから多重伝送制御
回路３２には、出力ｆが出力ｉとして出力される。な
お、この状態は、メッセージが終了し、１メッセージ長
以上のパッシブ信号が検出されるまで、多重伝送制御回
路３２には出力ｆが出力ｉとして出力される。ここで、
メッセージ受信中に出力ｆだけを出力するようにしたの
は、比較器２４が比較器２５，２６に比べノイズに強い
ためである。
し、アンドゲート３１ｂが開かれるので、アンドゲート
２７ｂの出力ｆは、上記アンドゲート３１ｂを通過す
る。従って、オアゲート３１ｈから多重伝送制御回路３
２には、出力ｆ〜ｈの論理和が出力ｉとして出力され
る。次に、メッセージが受信されると、伝送路２０，２
１上の信号は、パッシブ信号からドミナント信号に変わ
り、アンドゲート２７ｂの出力ｆは、“Ｈ”になり、１
／２ビット長以上“Ｈ”信号が続くと、カウンタ部３１
ｃがリセット信号を出力してＲＳフリップフロップ３１
ｆをリセットする。上記ＲＳフリップフロップ３１ｆが
リセットされ、“Ｌ”信号を出力すると、アンドゲート
３１ｇは閉じられ、オアゲート３１ｈから多重伝送制御
回路３２には、出力ｆが出力ｉとして出力される。な
お、この状態は、メッセージが終了し、１メッセージ長
以上のパッシブ信号が検出されるまで、多重伝送制御回
路３２には出力ｆが出力ｉとして出力される。ここで、
メッセージ受信中に出力ｆだけを出力するようにしたの
は、比較器２４が比較器２５，２６に比べノイズに強い
ためである。
【００２０】また、信号比較部３３ａは、この時の出力
ｇとｉ、信号比較部３３ｂは、この時の出力ｈとｉを取
り込み、これら出力ｇとｉ、出力ｈとｉを比較する。こ
こでは、上記出力ｇとｉ、出力ｈとｉは一致するため、
信号比較部３３ａ，３３ｂからは、伝送路２０，２１が
正常であるという情報が表示部３４ａ，３４ｂに出力さ
れ、表示部３４ａ，３４ｂは、上記情報を表示すること
ができる。
ｇとｉ、信号比較部３３ｂは、この時の出力ｈとｉを取
り込み、これら出力ｇとｉ、出力ｈとｉを比較する。こ
こでは、上記出力ｇとｉ、出力ｈとｉは一致するため、
信号比較部３３ａ，３３ｂからは、伝送路２０，２１が
正常であるという情報が表示部３４ａ，３４ｂに出力さ
れ、表示部３４ａ，３４ｂは、上記情報を表示すること
ができる。
【００２１】モード２の場合には、表１に示すように、
比較器２４，２５の出力ｃ，ｄは、伝送路２０，２１上
の信号がパッシブ信号、又はドミナント信号であるのを
問わず、常時“Ｈ”になるため、アンドゲート２７ｂ，
２８ｂは閉じられ、出力ｆ，ｇには、比較器２４，２５
の出力ｃ，ｄが現れず、常時“Ｌ”となるが、アンドゲ
ート２９ｂは開かれ、出力ｈには、比較器２６の出力ｅ
が現れる。
比較器２４，２５の出力ｃ，ｄは、伝送路２０，２１上
の信号がパッシブ信号、又はドミナント信号であるのを
問わず、常時“Ｈ”になるため、アンドゲート２７ｂ，
２８ｂは閉じられ、出力ｆ，ｇには、比較器２４，２５
の出力ｃ，ｄが現れず、常時“Ｌ”となるが、アンドゲ
ート２９ｂは開かれ、出力ｈには、比較器２６の出力ｅ
が現れる。
【００２２】この時、アンドゲート３１ａの出力が
“Ｌ”となり、アンドゲート３１ｂが閉じられ、さらに
オアゲート３１ｅの出力が“Ｈ”になり、ＲＳフリップ
フロップ３１ｆがセットされるので、アンドゲート３１
ｇが開かれる。従って、オアゲート３１ｈの出力ｉに
は、出力ｇ，ｈの論理和が出力される。また、信号比較
部３３ａは、この時の出力ｇとｉを取り込み、出力ｇと
ｉを比較する。ここでは、出力ｇとｉは異なるため、信
号比較部３３ａからは、伝送路２０が故障であるという
情報が表示部３４ａに出力され、表示部３４ａは、上記
情報を表示することができる。
“Ｌ”となり、アンドゲート３１ｂが閉じられ、さらに
オアゲート３１ｅの出力が“Ｈ”になり、ＲＳフリップ
フロップ３１ｆがセットされるので、アンドゲート３１
ｇが開かれる。従って、オアゲート３１ｈの出力ｉに
は、出力ｇ，ｈの論理和が出力される。また、信号比較
部３３ａは、この時の出力ｇとｉを取り込み、出力ｇと
ｉを比較する。ここでは、出力ｇとｉは異なるため、信
号比較部３３ａからは、伝送路２０が故障であるという
情報が表示部３４ａに出力され、表示部３４ａは、上記
情報を表示することができる。
【００２３】このモード２では、出力ｉは出力ｆ〜ｈの
論理和の出力から出力ｆだけを除くことができるので、
従来技術のような比較器の出力の切り換えの必要がな
い。モード３の場合には、表１に示すように、比較器２
４，２６の出力ｃ，ｅは、伝送路２０，２１上の信号が
パッシブ信号、又はドミナント信号であるのを問わず、
常時“Ｌ”になるため、アンドゲート２７ｂ，２９ｂは
閉じられ、出力ｆ，ｈも常時“Ｌ”となるが、アンドゲ
ート２８ｂは開かれ、出力ｇには、比較器２５の出力ｄ
が現れる。
論理和の出力から出力ｆだけを除くことができるので、
従来技術のような比較器の出力の切り換えの必要がな
い。モード３の場合には、表１に示すように、比較器２
４，２６の出力ｃ，ｅは、伝送路２０，２１上の信号が
パッシブ信号、又はドミナント信号であるのを問わず、
常時“Ｌ”になるため、アンドゲート２７ｂ，２９ｂは
閉じられ、出力ｆ，ｈも常時“Ｌ”となるが、アンドゲ
ート２８ｂは開かれ、出力ｇには、比較器２５の出力ｄ
が現れる。
【００２４】この時、アンドゲート３１ａの出力が
“Ｈ”となるが、アンドゲート２７ｂの出力ｆが“Ｌ”
なので、アンドゲート３１ｂの出力は、“Ｌ”となる。
これにより、ＳＲフリップフロップ３１ｆはセットさ
れ、アンドゲート３１ｇは開かれる。従って、オアゲー
ト３１ｈから多重伝送制御回路３２には、出力ｆ〜ｈの
論理和が出力ｉとして出力される。
“Ｈ”となるが、アンドゲート２７ｂの出力ｆが“Ｌ”
なので、アンドゲート３１ｂの出力は、“Ｌ”となる。
これにより、ＳＲフリップフロップ３１ｆはセットさ
れ、アンドゲート３１ｇは開かれる。従って、オアゲー
ト３１ｈから多重伝送制御回路３２には、出力ｆ〜ｈの
論理和が出力ｉとして出力される。
【００２５】また、信号比較部３３ｂは、この時の出力
ｈとｉを取り込み、出力ｈとｉを比較する。ここでは、
出力ｈとｉは異なるため、信号比較部３３ｂからは、伝
送路２１が故障であるという情報が表示部３４ｂに出力
され、表示部３４ｂは、上記情報を表示することができ
る。このモード３では、出力ｆ〜ｈの論理和において出
力ｆ，ｈが“Ｌ”になるように設定しているため、従来
技術のような比較器の出力の切り換えの必要がない。
ｈとｉを取り込み、出力ｈとｉを比較する。ここでは、
出力ｈとｉは異なるため、信号比較部３３ｂからは、伝
送路２１が故障であるという情報が表示部３４ｂに出力
され、表示部３４ｂは、上記情報を表示することができ
る。このモード３では、出力ｆ〜ｈの論理和において出
力ｆ，ｈが“Ｌ”になるように設定しているため、従来
技術のような比較器の出力の切り換えの必要がない。
【００２６】また、モード４からモード７についても、
上記モード２又はモード３と同様に考察すれば、出力ｆ
〜ｈの論理和において出力ｉを決定することができる。
従って、本実施例では、伝送路の一方が故障しても、３
つ以上の比較器のうち、どれかの比較器が受信可能なよ
うに設定しておき、それぞれの比較器の出力を微分回路
を通すことによって、故障した方の伝送路に接続される
比較器に繋がる微分回路の出力は、自動的に“Ｌ”にな
る。これら微分回路の出力の論理和を多重伝送制御回路
の入力とすることによって、正常な信号だけが多重伝送
制御回路に入力され、伝送路の一方に故障が生じた場合
でも、メッセージの受信によらず自動的に受信が可能に
なり、このためメッセージ伝送を無駄なく行うことが可
能になる。
上記モード２又はモード３と同様に考察すれば、出力ｆ
〜ｈの論理和において出力ｉを決定することができる。
従って、本実施例では、伝送路の一方が故障しても、３
つ以上の比較器のうち、どれかの比較器が受信可能なよ
うに設定しておき、それぞれの比較器の出力を微分回路
を通すことによって、故障した方の伝送路に接続される
比較器に繋がる微分回路の出力は、自動的に“Ｌ”にな
る。これら微分回路の出力の論理和を多重伝送制御回路
の入力とすることによって、正常な信号だけが多重伝送
制御回路に入力され、伝送路の一方に故障が生じた場合
でも、メッセージの受信によらず自動的に受信が可能に
なり、このためメッセージ伝送を無駄なく行うことが可
能になる。
【００２７】図４は、本発明に係る第２実施例を示す構
成ブロック図である。なお、図において、図１の第１実
施例と同様の構成部分については、説明の都合上、同一
符号とする。図４において、第１実施例と異なる構成
は、カウンタ部２７ａ〜２９ａの出力を、第１実施例で
示した各部に入力させるほか、論理合成回路３１のアン
ドゲート３１ｉにも入力させる点と、論理合成回路３１
のＲＳフリップフロップ３１ｊをカウンタ部２８ａの出
力でセットし、アンドゲート３１ｉの出力でリセットさ
せる点である。さらに、本実施例では、ＲＳフリップフ
ロップ３１ｊがセットされると、伝送路と、バイアス電
圧供給回路３５及び駆動回路３６とを接続させ、ＲＳフ
リップフロップ３１ｊがリセットされると、伝送路と、
バイアス電圧供給回路３５及び駆動回路３６とを切り離
す構成になっている。
成ブロック図である。なお、図において、図１の第１実
施例と同様の構成部分については、説明の都合上、同一
符号とする。図４において、第１実施例と異なる構成
は、カウンタ部２７ａ〜２９ａの出力を、第１実施例で
示した各部に入力させるほか、論理合成回路３１のアン
ドゲート３１ｉにも入力させる点と、論理合成回路３１
のＲＳフリップフロップ３１ｊをカウンタ部２８ａの出
力でセットし、アンドゲート３１ｉの出力でリセットさ
せる点である。さらに、本実施例では、ＲＳフリップフ
ロップ３１ｊがセットされると、伝送路と、バイアス電
圧供給回路３５及び駆動回路３６とを接続させ、ＲＳフ
リップフロップ３１ｊがリセットされると、伝送路と、
バイアス電圧供給回路３５及び駆動回路３６とを切り離
す構成になっている。
【００２８】バイアス電圧供給回路３５は、伝送路２１
と電源の間に接続された抵抗Ｒ1 、伝送路２０とグラン
ドの間に接続されたＲ2 及びＲＳフリップフロップ３１
ｊの出力で切り換わるスイッチ３５ａ、伝送路２０とグ
ランドの間に接続されたＲ3とから構成され、伝送路２
０，２１にバイアス電圧を供給する。なお、Ｒ3 の抵抗
値をＲ1 ，Ｒ2 に比べて、十分大きい値、例えばＲ1 ，
Ｒ2 を１００［Ω］程度とすると、Ｒ3 を１［ＫΩ］程
度にしておけば、伝送路２０，２１がショートした場合
でも、伝送路のバイアス電圧は十分電源側に設定され
る。
と電源の間に接続された抵抗Ｒ1 、伝送路２０とグラン
ドの間に接続されたＲ2 及びＲＳフリップフロップ３１
ｊの出力で切り換わるスイッチ３５ａ、伝送路２０とグ
ランドの間に接続されたＲ3とから構成され、伝送路２
０，２１にバイアス電圧を供給する。なお、Ｒ3 の抵抗
値をＲ1 ，Ｒ2 に比べて、十分大きい値、例えばＲ1 ，
Ｒ2 を１００［Ω］程度とすると、Ｒ3 を１［ＫΩ］程
度にしておけば、伝送路２０，２１がショートした場合
でも、伝送路のバイアス電圧は十分電源側に設定され
る。
【００２９】駆動回路３６は、電流を伝送路２０に供給
する定電流部３６ａ、伝送路２１から電流を取り込む定
電流部３６ｂ、定電流部３６ｂと多重伝送制御回路３２
との間に設けられたバッファ３６ｃ、ＲＳフリップフロ
ップ３１ｊの出力で切り換わるスイッチ３６ｄとから構
成されている。伝送路２０，２１の各状態と比較器２４
〜２６の出力の関係は、表１の各モード１〜８に示すよ
うな関係になるが、モード８の伝送路２０と２１がショ
ートした場合、伝送路と、バイアス電圧供給回路３５及
び駆動回路３６とを切り離さない時の電圧ａ，ｂは、図
３に示すようになり、各比較器２４〜２６の出力ｃ〜ｅ
は、表１のモード８のカッコ内に示すように、パッシブ
信号時、ドミナント信号時を問わず、全て“Ｈ”となる
が、バイアス電圧供給回路３５及び駆動回路３６を伝送
路から切り離した時には、パッシブ信号時の出力ｃ，ｄ
は、“Ｈ”、出力ｅは、“Ｌ”となり、ドミナント信号
時の出力ｃ，ｅは、“Ｈ”、出力ｄは、“Ｌ”となる。
次に、図４に示した多重伝送装置の動作を、表１に示
した各モードごとに説明する。なお、モード１〜７での
動作は、第１実施例と同様の動作なので、ここでは、モ
ード８について説明する。
する定電流部３６ａ、伝送路２１から電流を取り込む定
電流部３６ｂ、定電流部３６ｂと多重伝送制御回路３２
との間に設けられたバッファ３６ｃ、ＲＳフリップフロ
ップ３１ｊの出力で切り換わるスイッチ３６ｄとから構
成されている。伝送路２０，２１の各状態と比較器２４
〜２６の出力の関係は、表１の各モード１〜８に示すよ
うな関係になるが、モード８の伝送路２０と２１がショ
ートした場合、伝送路と、バイアス電圧供給回路３５及
び駆動回路３６とを切り離さない時の電圧ａ，ｂは、図
３に示すようになり、各比較器２４〜２６の出力ｃ〜ｅ
は、表１のモード８のカッコ内に示すように、パッシブ
信号時、ドミナント信号時を問わず、全て“Ｈ”となる
が、バイアス電圧供給回路３５及び駆動回路３６を伝送
路から切り離した時には、パッシブ信号時の出力ｃ，ｄ
は、“Ｈ”、出力ｅは、“Ｌ”となり、ドミナント信号
時の出力ｃ，ｅは、“Ｈ”、出力ｄは、“Ｌ”となる。
次に、図４に示した多重伝送装置の動作を、表１に示
した各モードごとに説明する。なお、モード１〜７での
動作は、第１実施例と同様の動作なので、ここでは、モ
ード８について説明する。
【００３０】モード８の場合には、表１のカッコ内に示
すように、バイアス電圧供給回路３５及び駆動回路３６
とを伝送路から切り離さない時の各比較器２４〜２６の
出力ｃ〜ｅは、パッシブ信号時、ドミナント信号時を問
わず、全て“Ｈ”となるため、カウンタ部２７ａ〜２９
ａの出力は、全て“Ｌ”になり、アンドゲート３１ｉの
出力は、“Ｈ”になってＲＳフリップフロップ３１ｊが
リセットされる。上記ＲＳフリップフロップ３１ｊのリ
セットにより、スイッチ３５ａ，３６ｄは、開状態にな
って、バイアス電圧供給回路３５及び駆動回路３６を伝
送路から切り離す。
すように、バイアス電圧供給回路３５及び駆動回路３６
とを伝送路から切り離さない時の各比較器２４〜２６の
出力ｃ〜ｅは、パッシブ信号時、ドミナント信号時を問
わず、全て“Ｈ”となるため、カウンタ部２７ａ〜２９
ａの出力は、全て“Ｌ”になり、アンドゲート３１ｉの
出力は、“Ｈ”になってＲＳフリップフロップ３１ｊが
リセットされる。上記ＲＳフリップフロップ３１ｊのリ
セットにより、スイッチ３５ａ，３６ｄは、開状態にな
って、バイアス電圧供給回路３５及び駆動回路３６を伝
送路から切り離す。
【００３１】本実施例では、“Ｈ”の入力に対してカウ
ンタ部２７ａ〜２９ａの出力が“Ｌ”になるための条件
を、１メッセージ長以上“Ｈ”を検出した時に設定して
あるので、アンドゲート２７ｂ，２８ｂの出力ｆ，ｇ
は、“Ｌ”になり、アンドゲート３１ａ，３１ｂの出力
は、“Ｌ”になる。これによって、ＲＳフリップフロッ
プ３１ｆは、セット状態になり、アンドゲート３１ｇは
開かれ、オアゲート３０の出力、すなわち微分回路２
８，２９の出力ｇ，ｈの論理和が上記アンドゲート３１
ｇを通過してオアゲート３１ｈの出力となり、多重伝送
制御回路３２に入力される。
ンタ部２７ａ〜２９ａの出力が“Ｌ”になるための条件
を、１メッセージ長以上“Ｈ”を検出した時に設定して
あるので、アンドゲート２７ｂ，２８ｂの出力ｆ，ｇ
は、“Ｌ”になり、アンドゲート３１ａ，３１ｂの出力
は、“Ｌ”になる。これによって、ＲＳフリップフロッ
プ３１ｆは、セット状態になり、アンドゲート３１ｇは
開かれ、オアゲート３０の出力、すなわち微分回路２
８，２９の出力ｇ，ｈの論理和が上記アンドゲート３１
ｇを通過してオアゲート３１ｈの出力となり、多重伝送
制御回路３２に入力される。
【００３２】そして、モード８の故障が回復すれば、バ
イアス電圧供給回路３５の抵抗Ｒ3が、常時伝送路２０
に接続されているため、比較器２５の出力ｄは、“Ｌ”
になり、カウンタ部２８ａの出力は、“Ｈ”となってＲ
Ｓフリップフロップ３１ｊがセットされる。上記ＲＳフ
リップフロップ３１ｊのセットにより、スイッチ３５
ａ，３６ｄは、閉状態になって、バイアス電圧供給回路
３５及び駆動回路３６が伝送路に再び接続され、モード
１の正常時に復帰する。
イアス電圧供給回路３５の抵抗Ｒ3が、常時伝送路２０
に接続されているため、比較器２５の出力ｄは、“Ｌ”
になり、カウンタ部２８ａの出力は、“Ｈ”となってＲ
Ｓフリップフロップ３１ｊがセットされる。上記ＲＳフ
リップフロップ３１ｊのセットにより、スイッチ３５
ａ，３６ｄは、閉状態になって、バイアス電圧供給回路
３５及び駆動回路３６が伝送路に再び接続され、モード
１の正常時に復帰する。
【００３３】従って、本実施例では、伝送路の一方が故
障しても、３つ以上の比較器のうち、どれかの比較器が
受信可能なように設定しておき、それぞれの比較器の出
力を微分回路を通すことによって、故障した方の伝送路
に接続される比較器に繋がる微分回路の出力は、自動的
に“Ｌ”になる。これら微分回路の出力の論理和を多重
伝送制御回路の入力とすることによって、正常な信号だ
けが多重伝送制御回路に入力され、伝送路の一方に故障
が生じた場合でも、メッセージの受信によらず自動的に
受信が可能になり、このためメッセージ伝送を無駄なく
行うことが可能になるとともに、伝送路間のショートに
おいてもメッセージ伝送が可能になり、装置の信頼性を
向上させることができる。
障しても、３つ以上の比較器のうち、どれかの比較器が
受信可能なように設定しておき、それぞれの比較器の出
力を微分回路を通すことによって、故障した方の伝送路
に接続される比較器に繋がる微分回路の出力は、自動的
に“Ｌ”になる。これら微分回路の出力の論理和を多重
伝送制御回路の入力とすることによって、正常な信号だ
けが多重伝送制御回路に入力され、伝送路の一方に故障
が生じた場合でも、メッセージの受信によらず自動的に
受信が可能になり、このためメッセージ伝送を無駄なく
行うことが可能になるとともに、伝送路間のショートに
おいてもメッセージ伝送が可能になり、装置の信頼性を
向上させることができる。
【００３４】なお、図４に示した第２実施例では、伝送
路２０と、バイアス電圧供給回路３５及び駆動回路３６
との接続の制御を行うように設定しているが、本発明は
これに限らず、例えば図５に示すように、バイアス電圧
供給回路３５のスイッチ３５ａを抵抗Ｒ1 と電源との間
に接続させるとともに、駆動回路３６のスイッチ３６ｄ
を定電流部３６ｂとバッファ３６ｃとの間に接続させる
ことによって、伝送路２１と、バイアス電圧供給回路３
５及び駆動回路３６との接続の制御を行うようにするこ
とも可能である。
路２０と、バイアス電圧供給回路３５及び駆動回路３６
との接続の制御を行うように設定しているが、本発明は
これに限らず、例えば図５に示すように、バイアス電圧
供給回路３５のスイッチ３５ａを抵抗Ｒ1 と電源との間
に接続させるとともに、駆動回路３６のスイッチ３６ｄ
を定電流部３６ｂとバッファ３６ｃとの間に接続させる
ことによって、伝送路２１と、バイアス電圧供給回路３
５及び駆動回路３６との接続の制御を行うようにするこ
とも可能である。
【００３５】また、バイアス電圧供給回路は、ネットワ
ークに一箇所でも、分散させて数カ所に設置させてもよ
い。さらに、第２実施例のＲＳフリップフロップ３１ｊ
のセット条件を、カウンタ部２７ａと２８ａの出力の論
理和とし、ＲＳフリップフロップ３１ｆのリセット条件
を、比較器２４の出力ｃがメッセージの中で最も長い
“Ｈ”信号より若干短い時間以上で、かつ、上記“Ｈ”
信号より若干長い信号以下の“Ｈ”検出とし、ＲＳフリ
ップフロップ３１ｆのセット条件を、出力ｃが１メッセ
ージ長以上の“Ｌ”検出及び出力ｃがメッセージの中で
最も長い“Ｈ”信号より若干長い信号以下の“Ｈ”検出
とすることも可能である。この場合には、ゲート３１
ａ，３１ｂ，３１ｅが不要になるという効果がある。
ークに一箇所でも、分散させて数カ所に設置させてもよ
い。さらに、第２実施例のＲＳフリップフロップ３１ｊ
のセット条件を、カウンタ部２７ａと２８ａの出力の論
理和とし、ＲＳフリップフロップ３１ｆのリセット条件
を、比較器２４の出力ｃがメッセージの中で最も長い
“Ｈ”信号より若干短い時間以上で、かつ、上記“Ｈ”
信号より若干長い信号以下の“Ｈ”検出とし、ＲＳフリ
ップフロップ３１ｆのセット条件を、出力ｃが１メッセ
ージ長以上の“Ｌ”検出及び出力ｃがメッセージの中で
最も長い“Ｈ”信号より若干長い信号以下の“Ｈ”検出
とすることも可能である。この場合には、ゲート３１
ａ，３１ｂ，３１ｅが不要になるという効果がある。
【００３６】図６は、本発明に係る多重伝送装置の構成
の第３実施例を示す構成ブロック図である。なお、図に
おいて、図４の第２実施例と同様の構成部分は、説明の
都合上、同一符号とする。図６において、上記第２実施
例と異なる構成は、ＲＳフリップフロップ３１ｊのリセ
ット条件を追加した点にある。すなわち、アンドゲート
２７ｂ〜２９ｂの出力ｆ，ｇ，ｈをオアゲート３０，３
１ｌに入力させて論理和をとり、この論理和をとった出
力信号と多重伝送制御回路３２からの送信信号とを信号
比較回路３１ｍで比較し、この比較結果ｋとアンドゲー
ト３１ｉの出力ｊとをオアゲート３１ｋで論理和をと
り、この出力を遅延回路３１ｎを介してＲＳフリップフ
ロップ３１ｊのリセット条件としている。また、本実施
例では、ＲＳフリップフロップ３１ｊのセット条件を、
オアゲート３１ｐでのカウンタ部２７ａと２８ａの出力
の論理和としている。ここで、信号比較回路３１ｍは、
上述した表１のモード８の故障を確実に検出するための
ものであり、遅延回路３１ｎは、伝送路を介して相互に
接続されている多重伝送装置間の制御時間のバラツキを
吸収するためのものである。
の第３実施例を示す構成ブロック図である。なお、図に
おいて、図４の第２実施例と同様の構成部分は、説明の
都合上、同一符号とする。図６において、上記第２実施
例と異なる構成は、ＲＳフリップフロップ３１ｊのリセ
ット条件を追加した点にある。すなわち、アンドゲート
２７ｂ〜２９ｂの出力ｆ，ｇ，ｈをオアゲート３０，３
１ｌに入力させて論理和をとり、この論理和をとった出
力信号と多重伝送制御回路３２からの送信信号とを信号
比較回路３１ｍで比較し、この比較結果ｋとアンドゲー
ト３１ｉの出力ｊとをオアゲート３１ｋで論理和をと
り、この出力を遅延回路３１ｎを介してＲＳフリップフ
ロップ３１ｊのリセット条件としている。また、本実施
例では、ＲＳフリップフロップ３１ｊのセット条件を、
オアゲート３１ｐでのカウンタ部２７ａと２８ａの出力
の論理和としている。ここで、信号比較回路３１ｍは、
上述した表１のモード８の故障を確実に検出するための
ものであり、遅延回路３１ｎは、伝送路を介して相互に
接続されている多重伝送装置間の制御時間のバラツキを
吸収するためのものである。
【００３７】さらに、カウンタ部２７ａ〜２９ａの出力
が“Ｌ”になるための条件を、メッセージの中で最も長
い“Ｈ”信号より若干長い時間以下の“Ｈ”検出として
いる。また、カウンタ部３１ｃの出力条件を、メッセー
ジの中で最も長い“Ｈ”信号より若干短い時間以上で、
かつ、上記“Ｈ”信号より若干長い時間以下の“Ｈ”検
出とし、カウンタ部３１ｄの出力条件を、メッセージの
中で最も長い“Ｈ”信号より若干長い時間以上の“Ｈ”
検出か、又はメッセージの中で最も長い“Ｌ”信号より
十分長い時間以上の“Ｌ”検出とすることによって、図
４に示したアンドゲート３１ｂを不要にし、アンドゲー
ト２７ｂの出力をオアゲート３１ｈに直接入力させる構
成になっている。
が“Ｌ”になるための条件を、メッセージの中で最も長
い“Ｈ”信号より若干長い時間以下の“Ｈ”検出として
いる。また、カウンタ部３１ｃの出力条件を、メッセー
ジの中で最も長い“Ｈ”信号より若干短い時間以上で、
かつ、上記“Ｈ”信号より若干長い時間以下の“Ｈ”検
出とし、カウンタ部３１ｄの出力条件を、メッセージの
中で最も長い“Ｈ”信号より若干長い時間以上の“Ｈ”
検出か、又はメッセージの中で最も長い“Ｌ”信号より
十分長い時間以上の“Ｌ”検出とすることによって、図
４に示したアンドゲート３１ｂを不要にし、アンドゲー
ト２７ｂの出力をオアゲート３１ｈに直接入力させる構
成になっている。
【００３８】従って、本実施例では、上記第２の実施例
の効果の他に、伝送路２０と２１のショートを確実に検
出し、かつ、多重伝送装置間の制御時間のバラツキを吸
収することができる。図７は、本発明に係る多重伝送装
置の構成の要部を示す第４実施例の構成ブロック図であ
る。なお、図に示さない多重伝送装置の他の構成部分
は、図１の第１実施例などと同様のものとする。
の効果の他に、伝送路２０と２１のショートを確実に検
出し、かつ、多重伝送装置間の制御時間のバラツキを吸
収することができる。図７は、本発明に係る多重伝送装
置の構成の要部を示す第４実施例の構成ブロック図であ
る。なお、図に示さない多重伝送装置の他の構成部分
は、図１の第１実施例などと同様のものとする。
【００３９】図において、第１実施例と異なる構成は、
伝送路２０には、電圧変換回路４１を介して第１比較器
４３と第２比較器４４の非反転入力が接続され、伝送路
２０と電圧変換回路４１の間に後述するバイアス供給回
路４６とは反対のバイアス電圧を逆バイアス電圧供給回
路４０の抵抗Ｒ4 を介して伝送路２０に供給する点と、
伝送路２１には、電圧変換回路４２を介して第１比較器
４３と第３比較器４５の反転入力が接続され、伝送路２
１と電圧変換回路４２の間にバイアス供給回路４６とは
反対のバイアス電圧を逆バイアス電圧供給回路４０の抵
抗Ｒ5 を介して伝送路２１に供給する点である。また、
バイアス供給回路４６は、伝送路２０に接続される、例
えば１００［Ω］程度のバイアス抵抗Ｒ6 と、伝送路２
１に接続される、例えば１００［Ω］程度のバイアス抵
抗Ｒ7 とを有しており、上記伝送路２０にはバイアス抵
抗Ｒ6 を介してグランド電位にバイアス電圧が供給され
ると共に、上記伝送路２１にはバイアス抵抗Ｒ7 を介し
て、例えば５［Ｖ］程度のＶBIA 電位にバイアス電圧が
供給される。
伝送路２０には、電圧変換回路４１を介して第１比較器
４３と第２比較器４４の非反転入力が接続され、伝送路
２０と電圧変換回路４１の間に後述するバイアス供給回
路４６とは反対のバイアス電圧を逆バイアス電圧供給回
路４０の抵抗Ｒ4 を介して伝送路２０に供給する点と、
伝送路２１には、電圧変換回路４２を介して第１比較器
４３と第３比較器４５の反転入力が接続され、伝送路２
１と電圧変換回路４２の間にバイアス供給回路４６とは
反対のバイアス電圧を逆バイアス電圧供給回路４０の抵
抗Ｒ5 を介して伝送路２１に供給する点である。また、
バイアス供給回路４６は、伝送路２０に接続される、例
えば１００［Ω］程度のバイアス抵抗Ｒ6 と、伝送路２
１に接続される、例えば１００［Ω］程度のバイアス抵
抗Ｒ7 とを有しており、上記伝送路２０にはバイアス抵
抗Ｒ6 を介してグランド電位にバイアス電圧が供給され
ると共に、上記伝送路２１にはバイアス抵抗Ｒ7 を介し
て、例えば５［Ｖ］程度のＶBIA 電位にバイアス電圧が
供給される。
【００４０】ここで、抵抗Ｒ4 ，Ｒ5 は、バイアス抵抗
Ｒ6 ，Ｒ7 に比べ十分に大きな値、例えばそれぞれ１０
０［ＫΩ］程度に設定し、伝送路２０，２１のバイアス
電圧に影響を与えないようにする。また、電圧変換回路
４１は、抵抗Ｒ8 〜Ｒ10から構成されており、上記抵抗
Ｒ8 〜Ｒ10は、第１比較器４３と第２比較器４４の入力
電圧範囲を満足するような値、例えば電源電圧Ｖccを５
［Ｖ］程度とすると、抵抗Ｒ8 を１００［ＫΩ］程度、
抵抗Ｒ9 を５６［ＫΩ］程度、抵抗Ｒ10を６８［ＫΩ］
程度にそれぞれ設定すれば良い。電圧変換回路４２は、
抵抗Ｒ11〜Ｒ13から構成されており、上記抵抗Ｒ11〜Ｒ
13は、第１比較器４３と第３比較器４５の入力電圧範囲
を満足するような値、例えば電源電圧Ｖccを５［Ｖ］程
度とすると、抵抗Ｒ11を１００［ＫΩ］程度、抵抗Ｒ12
を６８［ＫΩ］程度、抵抗Ｒ13を５６［ＫΩ］程度にそ
れぞれ設定すれば良い。
Ｒ6 ，Ｒ7 に比べ十分に大きな値、例えばそれぞれ１０
０［ＫΩ］程度に設定し、伝送路２０，２１のバイアス
電圧に影響を与えないようにする。また、電圧変換回路
４１は、抵抗Ｒ8 〜Ｒ10から構成されており、上記抵抗
Ｒ8 〜Ｒ10は、第１比較器４３と第２比較器４４の入力
電圧範囲を満足するような値、例えば電源電圧Ｖccを５
［Ｖ］程度とすると、抵抗Ｒ8 を１００［ＫΩ］程度、
抵抗Ｒ9 を５６［ＫΩ］程度、抵抗Ｒ10を６８［ＫΩ］
程度にそれぞれ設定すれば良い。電圧変換回路４２は、
抵抗Ｒ11〜Ｒ13から構成されており、上記抵抗Ｒ11〜Ｒ
13は、第１比較器４３と第３比較器４５の入力電圧範囲
を満足するような値、例えば電源電圧Ｖccを５［Ｖ］程
度とすると、抵抗Ｒ11を１００［ＫΩ］程度、抵抗Ｒ12
を６８［ＫΩ］程度、抵抗Ｒ13を５６［ＫΩ］程度にそ
れぞれ設定すれば良い。
【００４１】第２比較器４４と第３比較器４５に供給さ
れる基準電圧１，２は、伝送路２０，２１に故障が発生
した時にこれを検出できる値、例えば電圧変換回路４
１，４２を構成する抵抗Ｒ8 〜Ｒ13が上記設定値であれ
ばＶcc／２程度で良い。本実施例に係る逆バイアス電圧
供給回路４０がない場合には、バイアス電圧が供給され
ないため、例えば伝送路のＤ点で断線故障が発生した
時、第１及び第２比較器４３，４４の非反転入力の電圧
値が不安定になる。また、同様に、伝送路のＥ点で断線
故障が発生した時、第１及び第３比較器４３，４５の反
転入力の電圧値が不安定になる。すなわち、逆バイアス
電圧供給回路４０がないと断線故障を確実に検出できな
くなる。
れる基準電圧１，２は、伝送路２０，２１に故障が発生
した時にこれを検出できる値、例えば電圧変換回路４
１，４２を構成する抵抗Ｒ8 〜Ｒ13が上記設定値であれ
ばＶcc／２程度で良い。本実施例に係る逆バイアス電圧
供給回路４０がない場合には、バイアス電圧が供給され
ないため、例えば伝送路のＤ点で断線故障が発生した
時、第１及び第２比較器４３，４４の非反転入力の電圧
値が不安定になる。また、同様に、伝送路のＥ点で断線
故障が発生した時、第１及び第３比較器４３，４５の反
転入力の電圧値が不安定になる。すなわち、逆バイアス
電圧供給回路４０がないと断線故障を確実に検出できな
くなる。
【００４２】従って、本実施例では、逆バイアス電圧供
給回路を設けることにより、伝送路のＤ点、又はＥ点で
断線故障を起こしても、第１〜第３比較器の入力電圧が
バイアス電圧供給回路とは反対の電圧に確実に設定さ
れ、断線故障を検出できるという効果がある。図８は、
本発明に係る多重伝送装置の構成の要部を示す第５実施
例の構成ブロック図である。なお、図に示さない多重伝
送装置の他の構成部分は、図１の第１実施例などと同様
のものとし、第２比較器２５と第３比較器２６に供給さ
れる基準電圧１，２は、伝送路２０，２１に故障が発生
した時に故障を検出できる値、例えばＶcc／２程度とす
る。また、バイアス電圧供給回路４６は、図７に示した
バイアス電圧供給回路と同様の構成になっている。
給回路を設けることにより、伝送路のＤ点、又はＥ点で
断線故障を起こしても、第１〜第３比較器の入力電圧が
バイアス電圧供給回路とは反対の電圧に確実に設定さ
れ、断線故障を検出できるという効果がある。図８は、
本発明に係る多重伝送装置の構成の要部を示す第５実施
例の構成ブロック図である。なお、図に示さない多重伝
送装置の他の構成部分は、図１の第１実施例などと同様
のものとし、第２比較器２５と第３比較器２６に供給さ
れる基準電圧１，２は、伝送路２０，２１に故障が発生
した時に故障を検出できる値、例えばＶcc／２程度とす
る。また、バイアス電圧供給回路４６は、図７に示した
バイアス電圧供給回路と同様の構成になっている。
【００４３】図において、第１実施例と異なる構成は、
多重伝送制御回路３２から送出される送信データが第２
の定電流駆動回路５１に入力されて、伝送路２１から定
電流が吸い込まれ、また多重伝送制御回路３２から送出
される送信データの補数データが第１の定電流駆動回路
５０に入力されて、伝送路２０から定電流が吐き出され
る点である。
多重伝送制御回路３２から送出される送信データが第２
の定電流駆動回路５１に入力されて、伝送路２１から定
電流が吸い込まれ、また多重伝送制御回路３２から送出
される送信データの補数データが第１の定電流駆動回路
５０に入力されて、伝送路２０から定電流が吐き出され
る点である。
【００４４】すなわち、第１の定電流駆動回路５０は、
トランジスタＴ1 、ダイオードＤ1〜Ｄ4 、抵抗Ｒ20〜
Ｒ23とから構成されている。上記トランジスタＴ1 、ダ
イオードＤ1 ，Ｄ2 及び抵抗Ｒ20，Ｒ21は、吐き出され
る電流値の決定要因であり、この電流値は、トランジス
タＴ1 のベース／エミッタ間電圧とダイオードＤ1 ，Ｄ
2 の順方向電圧及び抵抗Ｒ20，Ｒ21の値によって決ま
る。また、抵抗Ｒ22，Ｒ23は、上記トランジスタＴ1 の
ベース電流の制限抵抗であり、ダイオードＤ3 は、伝送
路２０からの電流の廻り込みを防止するダイオードであ
り、ダイオードＤ4 は、トランジスタＴ1 のスイッチン
グ速度の遅れを防止するためのダイオードである。つま
り、ダイオードＤ4 は、トランジスタＴ1 のコレクタに
常時電流が流れ、上記トランジスタＴ1 が飽和しなくな
り、そのスイッチング速度が遅くなることを防止してい
る。
トランジスタＴ1 、ダイオードＤ1〜Ｄ4 、抵抗Ｒ20〜
Ｒ23とから構成されている。上記トランジスタＴ1 、ダ
イオードＤ1 ，Ｄ2 及び抵抗Ｒ20，Ｒ21は、吐き出され
る電流値の決定要因であり、この電流値は、トランジス
タＴ1 のベース／エミッタ間電圧とダイオードＤ1 ，Ｄ
2 の順方向電圧及び抵抗Ｒ20，Ｒ21の値によって決ま
る。また、抵抗Ｒ22，Ｒ23は、上記トランジスタＴ1 の
ベース電流の制限抵抗であり、ダイオードＤ3 は、伝送
路２０からの電流の廻り込みを防止するダイオードであ
り、ダイオードＤ4 は、トランジスタＴ1 のスイッチン
グ速度の遅れを防止するためのダイオードである。つま
り、ダイオードＤ4 は、トランジスタＴ1 のコレクタに
常時電流が流れ、上記トランジスタＴ1 が飽和しなくな
り、そのスイッチング速度が遅くなることを防止してい
る。
【００４５】第２の定電流駆動回路５１は、トランジス
タＴ2 、ダイオードＤ5 〜Ｄ8 、抵抗Ｒ24〜Ｒ27とから
構成されている。上記トランジスタＴ2 、ダイオードＤ
5 ，Ｄ6 及び抵抗Ｒ24，Ｒ25は、吸い込まれる電流値の
決定要因であり、この電流値は、トランジスタＴ2 のベ
ース／エミッタ間電圧とダイオードＤ5 ，Ｄ6 の順方向
電圧及び抵抗Ｒ24，Ｒ25の値によって決まる。また、抵
抗Ｒ26，Ｒ27は、上記トランジスタＴ2 のベース電流の
制限抵抗であり、ダイオードＤ7 は、伝送路２０からの
電流の廻り込みを防止するダイオードであり、ダイオー
ドＤ8 は、トランジスタＴ2 のスイッチング速度の遅れ
を防止するためのダイオードである。つまり、ダイオー
ドＤ8 は、トランジスタＴ2 のコレクタに常時電流が流
れ、上記トランジスタＴ2 が飽和しなくなり、そのスイ
ッチング速度が遅くなることを防止している。
タＴ2 、ダイオードＤ5 〜Ｄ8 、抵抗Ｒ24〜Ｒ27とから
構成されている。上記トランジスタＴ2 、ダイオードＤ
5 ，Ｄ6 及び抵抗Ｒ24，Ｒ25は、吸い込まれる電流値の
決定要因であり、この電流値は、トランジスタＴ2 のベ
ース／エミッタ間電圧とダイオードＤ5 ，Ｄ6 の順方向
電圧及び抵抗Ｒ24，Ｒ25の値によって決まる。また、抵
抗Ｒ26，Ｒ27は、上記トランジスタＴ2 のベース電流の
制限抵抗であり、ダイオードＤ7 は、伝送路２０からの
電流の廻り込みを防止するダイオードであり、ダイオー
ドＤ8 は、トランジスタＴ2 のスイッチング速度の遅れ
を防止するためのダイオードである。つまり、ダイオー
ドＤ8 は、トランジスタＴ2 のコレクタに常時電流が流
れ、上記トランジスタＴ2 が飽和しなくなり、そのスイ
ッチング速度が遅くなることを防止している。
【００４６】従って、本実施例では、伝送路の駆動手段
に定電流駆動を用いるので、各多重伝送装置間にグラン
ドの電位差が生じても、伝送路の電圧値を一定にでき、
このため、伝送路から発生する不要な輻射ノイズを軽減
することができる。さらに、定電流駆動回路が飽和しな
くなるため、定電流駆動回路の駆動速度が遅くならず、
データの同時性が得られるという効果がある。
に定電流駆動を用いるので、各多重伝送装置間にグラン
ドの電位差が生じても、伝送路の電圧値を一定にでき、
このため、伝送路から発生する不要な輻射ノイズを軽減
することができる。さらに、定電流駆動回路が飽和しな
くなるため、定電流駆動回路の駆動速度が遅くならず、
データの同時性が得られるという効果がある。
【００４７】図９は、本発明に係る多重伝送装置の構成
の第６実施例を示す構成ブロック図である。なお、図に
おいて、図１の第１実施例及び図６の第３実施例と同様
の構成部分は、説明の都合上、同一符号とする。図９に
おいて、上記第３実施例と異なる構成は、３点ある。第
１は、第１実施例と同様に信号比較回路３３と表示回路
３４を有し、オアゲート３１ｈから出力されて多重伝送
制御回路３２に入力される受信信号ｉと、上記多重伝送
制御回路３２から出力される送信信号ｌとをオアゲート
４２によって論理和をとり、信号比較部３３ａ，３３ｂ
に接続させた点である。第２は、第３実施例に示したカ
ウンタ部３１ｃ，３１ｄの変わりに、比較器２４の出力
ｃが入力するカウンタ部３１ｑを設置し、信号比較回路
３３の比較結果（伝送路の故障情報）ｍ，ｎをオアゲー
ト３１ｒで論理和をとり、上記オアゲート３１ｒ、カウ
ンタ部３１ｑ及びアンドゲート３１ａの出力をオアゲー
ト３１ｅに入力し、上記オアゲート３１ｅの出力を、直
接３１ｇに接続させた点である。また、第３は、バイア
ス電圧供給回路３５と定電流部３６ａを伝送路２０から
切り離すスイッチ３５ａ，３６ｄの条件に、比較器３７
の出力をカウントするカウント部３９の出力を加えると
ともに、定電流部３６ｂを伝送路２１から切り離すスイ
ッチ３６ｅの条件に、比較器３８の出力をカウントする
カウント部４０の出力を設けた点である。
の第６実施例を示す構成ブロック図である。なお、図に
おいて、図１の第１実施例及び図６の第３実施例と同様
の構成部分は、説明の都合上、同一符号とする。図９に
おいて、上記第３実施例と異なる構成は、３点ある。第
１は、第１実施例と同様に信号比較回路３３と表示回路
３４を有し、オアゲート３１ｈから出力されて多重伝送
制御回路３２に入力される受信信号ｉと、上記多重伝送
制御回路３２から出力される送信信号ｌとをオアゲート
４２によって論理和をとり、信号比較部３３ａ，３３ｂ
に接続させた点である。第２は、第３実施例に示したカ
ウンタ部３１ｃ，３１ｄの変わりに、比較器２４の出力
ｃが入力するカウンタ部３１ｑを設置し、信号比較回路
３３の比較結果（伝送路の故障情報）ｍ，ｎをオアゲー
ト３１ｒで論理和をとり、上記オアゲート３１ｒ、カウ
ンタ部３１ｑ及びアンドゲート３１ａの出力をオアゲー
ト３１ｅに入力し、上記オアゲート３１ｅの出力を、直
接３１ｇに接続させた点である。また、第３は、バイア
ス電圧供給回路３５と定電流部３６ａを伝送路２０から
切り離すスイッチ３５ａ，３６ｄの条件に、比較器３７
の出力をカウントするカウント部３９の出力を加えると
ともに、定電流部３６ｂを伝送路２１から切り離すスイ
ッチ３６ｅの条件に、比較器３８の出力をカウントする
カウント部４０の出力を設けた点である。
【００４８】すなわち、信号比較回路３３は、微分回路
２８，２９の出力ｇ，ｈと、オアゲート４２からの出力
である受信信号ｉ又は送信信号ｌとの比較している。こ
のため、表示回路３４は、送信時も受信時同様に、信号
比較部３３ａ，３３ｂの比較結果を表示することができ
る。また、カウンタ部３１ｑは、比較器２４の出力ｃが
Ｔ2 時間以上（１ビット長程度）“Ｈ”状態が続いたら
“Ｌ”を出力する。オアゲート３１ｅは、上記カウンタ
部３１ｑ、アンドゲート３１ａ及びオアゲート３１ｒか
らの入力がともに“Ｌ”の場合、アンドゲート３１ｇを
閉状態にするように、“Ｌ”状態の信号を出力する。こ
れにより、オアゲート３１ｈは、微分回路２７の出力ｆ
を受信信号ｉとして多重伝送制御回路３２に出力するこ
とができる。また、カウンタ部３１ｑは、比較器２４の
出力ｃがＴ1 時間以上（１／２フレーム長程度）“Ｌ”
状態が続いたら“Ｈ”を出力する。オアゲート３１ｅ
は、上記カウンタ部３１ｑからの入力が“Ｈ”の場合、
アンドゲート３１ｇを開状態にする。これにより、オア
ゲート３１ｈは、微分回路２７，２８，２９の出力ｆ，
ｇ，ｈの論理和を受信信号ｉとして多重伝送制御回路３
２に出力することができる。
２８，２９の出力ｇ，ｈと、オアゲート４２からの出力
である受信信号ｉ又は送信信号ｌとの比較している。こ
のため、表示回路３４は、送信時も受信時同様に、信号
比較部３３ａ，３３ｂの比較結果を表示することができ
る。また、カウンタ部３１ｑは、比較器２４の出力ｃが
Ｔ2 時間以上（１ビット長程度）“Ｈ”状態が続いたら
“Ｌ”を出力する。オアゲート３１ｅは、上記カウンタ
部３１ｑ、アンドゲート３１ａ及びオアゲート３１ｒか
らの入力がともに“Ｌ”の場合、アンドゲート３１ｇを
閉状態にするように、“Ｌ”状態の信号を出力する。こ
れにより、オアゲート３１ｈは、微分回路２７の出力ｆ
を受信信号ｉとして多重伝送制御回路３２に出力するこ
とができる。また、カウンタ部３１ｑは、比較器２４の
出力ｃがＴ1 時間以上（１／２フレーム長程度）“Ｌ”
状態が続いたら“Ｈ”を出力する。オアゲート３１ｅ
は、上記カウンタ部３１ｑからの入力が“Ｈ”の場合、
アンドゲート３１ｇを開状態にする。これにより、オア
ゲート３１ｈは、微分回路２７，２８，２９の出力ｆ，
ｇ，ｈの論理和を受信信号ｉとして多重伝送制御回路３
２に出力することができる。
【００４９】また、比較器３７，３８に入力される所定
基準電圧Ｖｅ，Ｖｆは、カウンタ部３９，４０が伝送路
２０，２１の過電圧を検出するために、所定値に設定さ
れている。上記カウンタ部３９，４０は、伝送路２０，
２１が正常の電圧に復帰したことを確実に判断するため
のものでもある。すなわち、カウンタ部３９，４０は、
比較器３７，３８の出力が所定時間以上“Ｈ”状態が続
いたら“Ｌ”を出力し、バイアス電圧供給回路３５のス
イッチ３５ａと定電流部３６ａ，３６ｂのスイッチ３６
ｄ，３６ｅをオフ状態にさせる。これにより、伝送路２
０，２１からバイアス電圧供給回路３５の抵抗Ｒ2 と駆
動回路３６を切り離すことができる。また、カウンタ部
３９，４０は、比較器３７，３８の出力が所定時間以上
“Ｌ”状態が続いたら“Ｈ”を出力し、上記スイッチ３
５ａ，３６ｄ，３６ｅをオン状態にさせる。これによ
り、伝送路２０，２１にバイアス電圧供給回路３５と駆
動回路３６を接続することができる。
基準電圧Ｖｅ，Ｖｆは、カウンタ部３９，４０が伝送路
２０，２１の過電圧を検出するために、所定値に設定さ
れている。上記カウンタ部３９，４０は、伝送路２０，
２１が正常の電圧に復帰したことを確実に判断するため
のものでもある。すなわち、カウンタ部３９，４０は、
比較器３７，３８の出力が所定時間以上“Ｈ”状態が続
いたら“Ｌ”を出力し、バイアス電圧供給回路３５のス
イッチ３５ａと定電流部３６ａ，３６ｂのスイッチ３６
ｄ，３６ｅをオフ状態にさせる。これにより、伝送路２
０，２１からバイアス電圧供給回路３５の抵抗Ｒ2 と駆
動回路３６を切り離すことができる。また、カウンタ部
３９，４０は、比較器３７，３８の出力が所定時間以上
“Ｌ”状態が続いたら“Ｈ”を出力し、上記スイッチ３
５ａ，３６ｄ，３６ｅをオン状態にさせる。これによ
り、伝送路２０，２１にバイアス電圧供給回路３５と駆
動回路３６を接続することができる。
【００５０】従って、本実施例では、受信時だけでな
く、送信時にも伝送路の故障情報が得られるという効果
がある。また、本実施例では、カウンタ部３１ｃ，３１
ｄの変わりに、カウンタ部３１ｑが同様に動作するの
で、ＲＳフリップフロップ３１ｆを取り除くことができ
る。また、本実施例では、信号比較回路３３の比較結果
ｍ，ｎの論理和をオアゲート３１ｅに接続することによ
り、伝送路の故障情報によってもアンドゲート３１ｇを
開閉することが可能になるので、より確実なメッセージ
伝送が可能になる。さらに、本実施例では、伝送路が過
電圧になると、伝送路からバイアス電圧供給回路３５と
駆動回路３６を切り離すことができるので、上記バイア
ス電圧供給回路３５と駆動回路３６を保護することが可
能になる。
く、送信時にも伝送路の故障情報が得られるという効果
がある。また、本実施例では、カウンタ部３１ｃ，３１
ｄの変わりに、カウンタ部３１ｑが同様に動作するの
で、ＲＳフリップフロップ３１ｆを取り除くことができ
る。また、本実施例では、信号比較回路３３の比較結果
ｍ，ｎの論理和をオアゲート３１ｅに接続することによ
り、伝送路の故障情報によってもアンドゲート３１ｇを
開閉することが可能になるので、より確実なメッセージ
伝送が可能になる。さらに、本実施例では、伝送路が過
電圧になると、伝送路からバイアス電圧供給回路３５と
駆動回路３６を切り離すことができるので、上記バイア
ス電圧供給回路３５と駆動回路３６を保護することが可
能になる。
【００５１】
【発明の効果】以上説明したように、本発明では、少な
くとも２本の共通の伝送路を介して相互に接続されると
共に、前記伝送路の信号を対応する電圧に変換する変換
手段と、該変換させた伝送路の電圧を比較する第１の比
較手段と、該変換された一方の伝送路の電圧と所定の基
準電圧を比較する第２の比較手段と、該変換された他方
の伝送路の電圧と所定の基準電圧を比較する第３の比較
手段とを有し、前記各比較手段の比較結果に応じて前記
伝送路の信号を検知する多重伝送装置において、前記第
１の比較手段の比較結果の出力レベルが所定時間ハイレ
ベルの場合にローレベルの信号を出力する第１の出力手
段と、前記第２の比較手段の比較結果の出力レベルが所
定時間ハイレベルの場合にローレベルの信号を出力する
第２の出力手段と、前記第３の比較手段の比較結果の出
力レベルが所定時間ハイレベルの場合にローレベルの信
号を出力する第３の出力手段と、前記各出力手段の出力
を論理合成する論理合成手段と、前記合成手段の合成結
果を受信する受信手段とを具えたので、メッセージの無
駄な通信を削減し、迅速な応答が要求されるメッセージ
の伝送遅延や伝送路のトラフィック量を増加させること
なく伝送路の故障に対処することができ、多重伝送装置
の信頼性を向上することができる。
くとも２本の共通の伝送路を介して相互に接続されると
共に、前記伝送路の信号を対応する電圧に変換する変換
手段と、該変換させた伝送路の電圧を比較する第１の比
較手段と、該変換された一方の伝送路の電圧と所定の基
準電圧を比較する第２の比較手段と、該変換された他方
の伝送路の電圧と所定の基準電圧を比較する第３の比較
手段とを有し、前記各比較手段の比較結果に応じて前記
伝送路の信号を検知する多重伝送装置において、前記第
１の比較手段の比較結果の出力レベルが所定時間ハイレ
ベルの場合にローレベルの信号を出力する第１の出力手
段と、前記第２の比較手段の比較結果の出力レベルが所
定時間ハイレベルの場合にローレベルの信号を出力する
第２の出力手段と、前記第３の比較手段の比較結果の出
力レベルが所定時間ハイレベルの場合にローレベルの信
号を出力する第３の出力手段と、前記各出力手段の出力
を論理合成する論理合成手段と、前記合成手段の合成結
果を受信する受信手段とを具えたので、メッセージの無
駄な通信を削減し、迅速な応答が要求されるメッセージ
の伝送遅延や伝送路のトラフィック量を増加させること
なく伝送路の故障に対処することができ、多重伝送装置
の信頼性を向上することができる。
【図１】本発明に係る多重伝送装置の第１実施例を示す
構成ブロック図である。
構成ブロック図である。
【図２】伝送路が正常時の信号電圧の関係を示す図であ
る。
る。
【図３】電圧変換回路の出力電圧の関係を示す図であ
る。
る。
【図４】本発明に係る多重伝送装置の第２実施例を示す
構成ブロック図である。
構成ブロック図である。
【図５】図４に示したバイアス電圧供給回路と駆動回路
の他の実施例を示す回路図である。
の他の実施例を示す回路図である。
【図６】本発明に係る多重伝送装置の構成の第３実施例
を示す構成ブロック図である。
を示す構成ブロック図である。
【図７】本発明に係る多重伝送装置の構成の要部を示す
第４実施例の構成ブロック図である。
第４実施例の構成ブロック図である。
【図８】本発明に係る多重伝送装置の構成の要部を示す
第５実施例の構成ブロック図である。
第５実施例の構成ブロック図である。
【図９】本発明に係る多重伝送装置の構成の第６実施例
を示す構成ブロック図である。
を示す構成ブロック図である。
【図１０】多重伝送装置の従来例を示す構成ブロック図
である。
である。
１０，１１，２０，２１ 伝送路 ２２，２３ 電圧変換回路 １３〜１５，２４〜２６ 比較器 ２７〜２９ 微分回路 ２７ａ〜２９ａ，３９，４０ カウンタ部 ３０ オアゲート ３１ 論理合成回路 ３２ 多重伝送制御回路 ３３ 信号比較回路 ３４ 表示回路 ３５ バイアス電圧供給回路 ３６ 駆動回路
フロントページの続き (56)参考文献 特開 昭64−12633（ＪＰ，Ａ) 特開 平２−20998（ＪＰ，Ａ) 特開 平３−40629（ＪＰ，Ａ) 特開 平３−41842（ＪＰ，Ａ) 特開 平４−70234（ＪＰ，Ａ) 特開 昭59−168741（ＪＰ，Ａ) 特開 平２−112354（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 3/00 - 3/26 H04L 5/22 H04L 12/40 H04L 25/00 - 25/66
Claims (10)
- 【請求項１】 少なくとも２本の共通の伝送路を介して
相互に接続されると共に、前記伝送路の信号を対応する
電圧に変換する変換手段と、該変換させた伝送路の電圧
を比較する第１の比較手段と、該変換された一方の伝送
路の電圧と所定の基準電圧を比較する第２の比較手段
と、該変換された他方の伝送路の電圧と所定の基準電圧
を比較する第３の比較手段とを有し、前記各比較手段の
比較結果に応じて前記伝送路の信号を検知する多重伝送
装置において、前記第１の比較手段の比較結果の出力レ
ベルが所定時間ハイレベルの場合にローレベルの信号を
出力する第１の出力手段と、前記第２の比較手段の比較
結果の出力レベルが所定時間ハイレベルの場合にローレ
ベルの信号を出力する第２の出力手段と、前記第３の比
較手段の比較結果の出力レベルが所定時間ハイレベルの
場合にローレベルの信号を出力する第３の出力手段と、
前記各出力手段の出力を論理合成する論理合成手段と、
前記合成手段の合成結果を受信する受信手段とを具えた
ことを特徴とする多重伝送装置。 - 【請求項２】 前記多重伝送装置は、前記各出力手段の
出力を論理合成する論理合成手段と、前記第２及び第３
の出力手段の出力と前記論理合成手段の合成結果とをそ
れぞれ比較し、該比較結果に応じて前記各伝送路の故障
を検出する故障検出手段とを具えたことを特徴とする請
求項１記載の多重伝送装置。 - 【請求項３】 少なくとも２本の共通の伝送路を介して
相互に接続されると共に、前記伝送路にバイアス電圧を
供給するバイアス電圧供給手段と、前記一方の伝送路に
は電流を供給し、前記他方の伝送路からは電流を取り込
む定電流手段と、前記伝送路の信号を対応する電圧に変
換する変換手段と、該変換させた伝送路の電圧を比較す
る第１の比較手段と、該変換された一方の伝送路の電圧
と所定の基準電圧を比較する第２の比較手段と、該変換
された他方の伝送路の電圧と所定の基準電圧を比較する
第３の比較手段とを有し、前記各比較手段の比較結果に
応じて前記伝送路の信号を検知する多重伝送装置におい
て、前記第１の比較手段の比較結果の出力レベルが所定
時間ハイレベルの場合にローレベルの信号を出力する第
１の出力手段と、前記第２の比較手段の比較結果の出力
レベルが所定時間ハイレベルの場合にローレベルの信号
を出力する第２の出力手段と、前記第３の比較手段の比
較結果の出力レベルが所定時間ハイレベルの場合にロー
レベルの信号を出力する第３の出力手段と、前記各出力
手段の出力を論理合成する論理合成手段と、前記各出力
手段の出力結果に応じて前記伝送路とバイアス電圧供給
手段及び定電流手段との接続を制御する接続制御手段
と、前記合成手段の合成結果を受信する受信手段とを具
えたことを特徴とする多重伝送装置。 - 【請求項４】 前記多重伝送装置は、前記定電流手段を
用いて前記伝送路に送出される送信信号と前記各出力手
段の出力結果を比較する第４の比較手段を具え、前記接
続制御手段は、該第４の比較手段の結果及び前記各出力
手段の出力結果に応じて前記伝送路とバイアス電圧供給
手段及び定電流手段との接続を制御することを特徴とす
る請求項３記載の多重伝送装置。 - 【請求項５】 前記多重伝送装置は、前記一方の伝送路
の電圧を検出し、当該電圧と所定基準電圧と比較する第
５の比較手段と、前記他方の伝送路の電圧を検出し、当
該電圧と所定基準電圧と比較する第６の比較手段とを具
え、前記接続制御手段は、前記各出力手段の出力結果、
前記第４の比較手段の結果、前記第５の比較手段の結果
及び前記第６の比較手段の結果に応じて前記伝送路とバ
イアス電圧供給手段及び定電流手段との接続を制御する
ことを特徴とする請求項４記載の多重伝送装置。 - 【請求項６】 前記第５の比較手段及び前記第６の比較
手段は、前記伝送路の電圧が所定時間、前記基準電圧よ
り高い場合、又は前記伝送路の電圧が所定時間、前記基
準電圧より低い場合に比較結果を変えることを特徴とす
る請求項５記載の多重伝送装置。 - 【請求項７】 前記多重伝送装置は、前記接続制御手段
による前記伝送路とバイアス電圧供給手段及び定電流手
段との接続の制御を遅延させる遅延手段を具えたことを
特徴とする請求項３又は４記載の多重伝送装置。 - 【請求項８】 前記多重伝送装置は、前記伝送路と変換
手段との間に前記バイアス電圧とは反対のバイアス電圧
を供給する逆バイアス電圧供給手段を具えたことを特徴
とする請求項３又は４記載の多重伝送装置。 - 【請求項９】 前記多重伝送装置は、前記定電流手段の
飽和を防止する飽和防止手段を具えたことを特徴とする
請求項３又は４記載の多重伝送装置。 - 【請求項１０】 少なくとも２本の共通の伝送路を介し
て相互に接続されると共に、前記伝送路にバイアス電圧
を供給するバイアス電圧供給手段と、前記一方の伝送路
には電流を供給し、前記他方の伝送路からは電流を取り
込む定電流手段と、前記伝送路の信号を対応する電圧に
変換する変換手段と、該変換させた伝送路の電圧を比較
する第１の比較手段と、該変換された一方の伝送路の電
圧と所定の基準電圧を比較する第２の比較手段と、該変
換された他方の伝送路の電圧と所定の基準電圧を比較す
る第３の比較手段とを有し、前記各比較手段の比較結果
に応じて前記伝送路の信号を検知する多重伝送装置にお
いて、前記第１の比較手段の比較結果の出力レベルが所
定時間ハイレベルの場合にローレベルの信号を出力する
第１の出力手段と、前記第２の比較手段の比較結果の出
力レベルが所定時間ハイレベルの場合にローレベルの信
号を出力する第２の出力手段と、前記第３の比較手段の
比較結果の出力レベルが所定時間ハイレベルの場合にロ
ーレベルの信号を出力する第３の出力手段と、前記各出
力手段の出力を論理合成する論理合成手段と、前記第２
及び第３の出力手段の出力と前記定電流手段を用いて前
記伝送路に送出される送信信号及び前記論理合成手段の
合成結果とをそれぞれ比較し、該比較結果に応じて前記
各伝送路の故障を検出する故障検出手段と、前記合成手
段の合成結果を受信する受信手段とを具えたことを特徴
とする多重伝送装置。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21498291 | 1991-08-27 | ||
| JP3-214982 | 1991-08-27 | ||
| JP22010591 | 1991-08-30 | ||
| JP3-220105 | 1991-08-30 | ||
| JP3-316660 | 1991-11-29 | ||
| JP31666091 | 1991-11-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05284135A JPH05284135A (ja) | 1993-10-29 |
| JP3133490B2 true JP3133490B2 (ja) | 2001-02-05 |
Family
ID=27329695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04182160A Expired - Fee Related JP3133490B2 (ja) | 1991-08-27 | 1992-07-09 | 多重伝送装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5295132A (ja) |
| EP (1) | EP0529602B1 (ja) |
| JP (1) | JP3133490B2 (ja) |
| CA (1) | CA2076932C (ja) |
| DE (1) | DE69227349T2 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4403899B4 (de) * | 1994-02-08 | 2007-12-13 | Robert Bosch Gmbh | Vorrichtung zur seriellen Übertragung von Daten zwischen mindestens zwei Stationen |
| DE19509133C2 (de) * | 1994-04-11 | 2003-07-17 | Daimler Chrysler Ag | Anordnung zur Überwachung von Zweidraht-Busleitungen |
| US5581201A (en) * | 1994-06-30 | 1996-12-03 | Tandem Computers Incorporated | Apparatus for unit control and presence detection |
| EP0733290A1 (en) * | 1994-10-10 | 1996-09-25 | Koninklijke Philips Electronics N.V. | Fault tolerant digital transmission system |
| US6421323B1 (en) | 1994-12-23 | 2002-07-16 | Applied Digital Access, Inc. | Method and apparatus for analyzing events in a telecommunications system |
| DE19503460C1 (de) | 1995-02-03 | 1996-03-07 | Daimler Benz Ag | Fehlertolerante Endstufe für ein digitales Zweileiterbus-Datenkommunikationssystem |
| WO1996042159A1 (de) * | 1995-06-08 | 1996-12-27 | Philips Electronics N.V. | System zum fehlersicheren übertragen von daten über einen differentiellen bus |
| US5701410A (en) * | 1996-09-09 | 1997-12-23 | Ford Motor Company | Method and system for detecting fault conditions on multiplexed networks |
| US6480548B1 (en) * | 1997-11-17 | 2002-11-12 | Silicon Graphics, Inc. | Spacial derivative bus encoder and decoder |
| DE19826387C2 (de) * | 1998-06-12 | 2003-07-17 | Sgs Thomson Microelectronics | Überwachungsschaltung für ein Datenübertragungsnetz |
| DE19826388B4 (de) * | 1998-06-12 | 2007-01-11 | Sgs-Thomson Microelectronics Gmbh | Fehlerverarbeitungsschaltung für eine Empfangsstelle eines Datenübertragungssystems |
| DE19831921A1 (de) * | 1998-07-16 | 2000-01-20 | Philips Corp Intellectual Pty | System zum Übertragen von Daten über einen differentiellen Bus |
| US6226330B1 (en) | 1998-07-16 | 2001-05-01 | Silicon Graphics, Inc. | Eigen-mode encoding of signals in a data group |
| DE19850672C2 (de) * | 1998-11-03 | 2003-07-31 | St Microelectronics Gmbh | Leitungsfehlerprüfschaltung für ein elektrisches Datenübertragungssystem |
| DE19910016C2 (de) * | 1999-03-08 | 2001-05-10 | Siemens Ag | Anordnung zur Erfassung von Impedanzstörstellen bei symmetrischen Datenübertragungsleitungen |
| JP3325851B2 (ja) * | 1999-04-02 | 2002-09-17 | 本田技研工業株式会社 | 通信システムの障害検出装置 |
| KR100406968B1 (ko) * | 1999-05-21 | 2003-11-28 | 엘지전자 주식회사 | Rs-449의 선로오류 감지장치 |
| DE19925238B4 (de) * | 1999-06-02 | 2006-02-23 | Stmicroelectronics Gmbh | Flankensteuervorrichtung für ein elektrisches Datenübertragungssystem |
| US7554829B2 (en) | 1999-07-30 | 2009-06-30 | Micron Technology, Inc. | Transmission lines for CMOS integrated circuits |
| US6775339B1 (en) | 1999-08-27 | 2004-08-10 | Silicon Graphics, Inc. | Circuit design for high-speed digital communication |
| US6417713B1 (en) | 1999-12-30 | 2002-07-09 | Silicon Graphics, Inc. | Programmable differential delay circuit with fine delay adjustment |
| US7031420B1 (en) | 1999-12-30 | 2006-04-18 | Silicon Graphics, Inc. | System and method for adaptively deskewing parallel data signals relative to a clock |
| US6779072B1 (en) | 2000-07-20 | 2004-08-17 | Silicon Graphics, Inc. | Method and apparatus for accessing MMR registers distributed across a large asic |
| US7333516B1 (en) | 2000-07-20 | 2008-02-19 | Silicon Graphics, Inc. | Interface for synchronous data transfer between domains clocked at different frequencies |
| US6831924B1 (en) | 2000-07-20 | 2004-12-14 | Silicon Graphics, Inc. | Variable mode bi-directional and uni-directional computer communication system |
| US6839856B1 (en) | 2000-07-20 | 2005-01-04 | Silicon Graphics, Inc. | Method and circuit for reliable data capture in the presence of bus-master changeovers |
| US6703908B1 (en) | 2000-07-20 | 2004-03-09 | Silicon Graphic, Inc. | I/O impedance controller |
| US7248635B1 (en) | 2000-07-20 | 2007-07-24 | Silicon Graphics, Inc. | Method and apparatus for communicating computer data from one point to another over a communications medium |
| US6681293B1 (en) | 2000-08-25 | 2004-01-20 | Silicon Graphics, Inc. | Method and cache-coherence system allowing purging of mid-level cache entries without purging lower-level cache entries |
| US7130340B1 (en) * | 2000-10-27 | 2006-10-31 | Sun Microsystems, Inc. | Noise margin self-diagnostic receiver logic |
| DE10109558C1 (de) * | 2001-02-28 | 2003-01-30 | Siemens Ag | Empfängerseitige Zusatzschaltung für den Boundary Scan bei der Datenübertragung mit differentiellen Signalen |
| US7101770B2 (en) * | 2002-01-30 | 2006-09-05 | Micron Technology, Inc. | Capacitive techniques to reduce noise in high speed interconnections |
| US7235457B2 (en) * | 2002-03-13 | 2007-06-26 | Micron Technology, Inc. | High permeability layered films to reduce noise in high speed interconnects |
| DE10244186B4 (de) * | 2002-09-23 | 2008-03-06 | Infineon Technologies Ag | Empfängerschaltung für ein Gegentaktübertragungsverfahren und Verfahren zur empfängerseitigen Signalverarbeitung bei Gegentaktübertragungsverfahren |
| DE10250920B4 (de) * | 2002-10-31 | 2005-05-04 | Siemens Ag | Ausgabeeinheit, Empfangseinheit, Anordnung zur Datenübertragung in einem Kraftfahrzeug sowie Verfahren dazu |
| US7468618B2 (en) * | 2004-06-30 | 2008-12-23 | Finisar Corporation | Microcode-initiated high speed comparator |
| US7327167B2 (en) * | 2005-04-28 | 2008-02-05 | Silicon Graphics, Inc. | Anticipatory programmable interface pre-driver |
| JP5234374B2 (ja) * | 2011-03-02 | 2013-07-10 | 日本電気株式会社 | 差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブル |
| US10340864B2 (en) * | 2012-05-04 | 2019-07-02 | Infineon Technologies Ag | Transmitter circuit and method for controlling operation thereof |
| CN107110911A (zh) * | 2015-01-13 | 2017-08-29 | 西塔尔技术有限公司 | 容错通信*** |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4233682A (en) * | 1978-06-15 | 1980-11-11 | Sperry Corporation | Fault detection and isolation system |
| US4677627A (en) * | 1985-06-05 | 1987-06-30 | International Business Machines Corp. | Error correction scheme |
| US4792950A (en) * | 1987-06-17 | 1988-12-20 | Ford Motor Company | Multiplex wiring system |
| FR2627036B1 (fr) * | 1988-02-10 | 1990-07-27 | Peugeot | Interface de raccordement d'une partie de reception d'informations d'une station dans un systeme de transmission d'informations en differentiel, par deux fils de transmission, notamment dans un vehicule automobile |
| US5216674A (en) * | 1989-02-17 | 1993-06-01 | Robert Bosch Gmbh | Method of and device for bringing a network interface out of a sleep mode into a wake-up state |
| FR2654564B1 (fr) * | 1989-11-10 | 1992-01-17 | Renault | Interface de ligne pour un reseau de transmission d'informations. |
| US5097147A (en) * | 1991-02-01 | 1992-03-17 | Tektronix, Inc. | Limited amplitude signal trigger circuit |
| US5185735A (en) * | 1991-07-10 | 1993-02-09 | Hewlett Packard Company | Lan noise monitor |
-
1992
- 1992-07-09 JP JP04182160A patent/JP3133490B2/ja not_active Expired - Fee Related
- 1992-08-25 US US07/935,536 patent/US5295132A/en not_active Expired - Fee Related
- 1992-08-26 DE DE69227349T patent/DE69227349T2/de not_active Expired - Fee Related
- 1992-08-26 EP EP92114529A patent/EP0529602B1/en not_active Expired - Lifetime
- 1992-08-26 CA CA002076932A patent/CA2076932C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0529602A2 (en) | 1993-03-03 |
| JPH05284135A (ja) | 1993-10-29 |
| CA2076932C (en) | 1996-12-17 |
| CA2076932A1 (en) | 1993-02-28 |
| DE69227349T2 (de) | 1999-04-01 |
| EP0529602B1 (en) | 1998-10-21 |
| US5295132A (en) | 1994-03-15 |
| DE69227349D1 (de) | 1998-11-26 |
| EP0529602A3 (en) | 1993-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3133490B2 (ja) | 多重伝送装置 | |
| JPH08317018A (ja) | デイジタル２導体母線データ通信システム用の故障許容出力段 | |
| JP3773956B2 (ja) | 差動バスを介してデータを伝送するシステム | |
| JPS6044854B2 (ja) | 信号伝送方式 | |
| US5583731A (en) | Input or output device, for programmable automatic controllers to detect an electrical fault of the channels | |
| US4949334A (en) | Protected information transfer system | |
| EP0365435B1 (en) | Multipath transmission system applicable to an automobile | |
| JP3801009B2 (ja) | 断線検出機能付きエンコーダ信号受信装置 | |
| JP3036991B2 (ja) | 平衡伝送路断線検出回路 | |
| JP2845000B2 (ja) | 双方向性信号線の信号送受信回路 | |
| JP3203409B2 (ja) | 双方向バスライン用スイッチ回路 | |
| JPS6319097A (ja) | 線路異常監視装置 | |
| JP3354329B2 (ja) | 多重伝送装置 | |
| JP3040675B2 (ja) | 多重伝送システムの中央処理装置用信号検出回路 | |
| JPH06224977A (ja) | 外部インターフェイス選択装置 | |
| JP2918777B2 (ja) | シリアル伝送路用中継器 | |
| JP2642983B2 (ja) | データ設定回路 | |
| JPS61253943A (ja) | デ−タ伝送システム | |
| JPH01125162A (ja) | 過電流防止回路 | |
| JPH0879313A (ja) | 多重通信回路 | |
| JPS60246462A (ja) | バス回路の選択監視方式 | |
| JPS6158066A (ja) | デイジタル入出力装置 | |
| JPH08139742A (ja) | 多重伝送装置 | |
| JPS62168438A (ja) | クロツク信号安全保障装置 | |
| JPS58116024A (ja) | 並列運転時における過電圧発生整流電源装置の検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |