JPH07235942A - 少なくとも２つのステーション間でのデータの直列伝送装置 - Google Patents
少なくとも２つのステーション間でのデータの直列伝送装置Info
- Publication number
- JPH07235942A JPH07235942A JP7019589A JP1958995A JPH07235942A JP H07235942 A JPH07235942 A JP H07235942A JP 7019589 A JP7019589 A JP 7019589A JP 1958995 A JP1958995 A JP 1958995A JP H07235942 A JPH07235942 A JP H07235942A
- Authority
- JP
- Japan
- Prior art keywords
- line
- bus
- circuit
- resistor
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】
【目的】 バス線路における障害状態を識別できるのみ
ならずバス線路上で個別障害の生起の際バス接続（路）
を確保すること。 【構成】 誤りのない動作状態（モード）の場合に比較
器（１６，１７）により伝送されるビット状態に応じて
切換信号が送出されるようにまた、任意の電圧電位への
２線式線路の線路（Ｓ+，Ｓ-）の線路のうちの１つの短
絡の際、又は２線式線路の線路（Ｓ+，Ｓ-）相互間の短
絡の際、比較器（１６，１７）のうちの１つにより、伝
送されたビット状態に依存して切換信号が送出され、他
の比較器（１６，１７）は両切換状態のうちの１つにと
どまるようにするのである。
ならずバス線路上で個別障害の生起の際バス接続（路）
を確保すること。 【構成】 誤りのない動作状態（モード）の場合に比較
器（１６，１７）により伝送されるビット状態に応じて
切換信号が送出されるようにまた、任意の電圧電位への
２線式線路の線路（Ｓ+，Ｓ-）の線路のうちの１つの短
絡の際、又は２線式線路の線路（Ｓ+，Ｓ-）相互間の短
絡の際、比較器（１６，１７）のうちの１つにより、伝
送されたビット状態に依存して切換信号が送出され、他
の比較器（１６，１７）は両切換状態のうちの１つにと
どまるようにするのである。
Description
【０００１】
【産業上の利用分野】本発明の請求項１の上位概念によ
る少なくとも２つのステーション間のデータの直列的伝
送装置を基礎とする。
る少なくとも２つのステーション間のデータの直列的伝
送装置を基礎とする。
【０００２】
【従来の技術】少なくとも２つのステーション間のデー
タの直列的伝送装置が公知である（ＵＳ４，７８２，３
００）。該刊行物中に記載されているインターフェース
モジュールは直列的２線式バスへの接続のため設けられ
る。上記インターフェースモジュール中には短絡とか無
負荷状態のような障害（エラー）状態を識別するための
手段が設けられている。無負荷状態の識別のため２つの
比較器が設けられており、該比較器にはそれぞれ両バス
線路のうちの１つの信号及び基準電圧が供給される。バ
ス線路の１つにてフリーランニング状態が生じると、比
較器の１つがそれを識別し、相応の信号を送出する。バ
ス線路の１つにて短絡状態の識別のためインターフェー
スモジュールは特別な“診断モード ”にもたらされ
る。ここでは個々の線路は先に定められた信号を供給さ
れる。送信されたデータと差動受信器を介して受信され
た信号との比較によりバス線路にてどのような短絡状態
が生じているかを識別できる。その際エラーはサービス
用員により克服できる。
タの直列的伝送装置が公知である（ＵＳ４，７８２，３
００）。該刊行物中に記載されているインターフェース
モジュールは直列的２線式バスへの接続のため設けられ
る。上記インターフェースモジュール中には短絡とか無
負荷状態のような障害（エラー）状態を識別するための
手段が設けられている。無負荷状態の識別のため２つの
比較器が設けられており、該比較器にはそれぞれ両バス
線路のうちの１つの信号及び基準電圧が供給される。バ
ス線路の１つにてフリーランニング状態が生じると、比
較器の１つがそれを識別し、相応の信号を送出する。バ
ス線路の１つにて短絡状態の識別のためインターフェー
スモジュールは特別な“診断モード ”にもたらされ
る。ここでは個々の線路は先に定められた信号を供給さ
れる。送信されたデータと差動受信器を介して受信され
た信号との比較によりバス線路にてどのような短絡状態
が生じているかを識別できる。その際エラーはサービス
用員により克服できる。
【０００３】
【発明の目的】本発明の目的ないし課題とするところは
バス線路における障害状態を識別できるのみならずバス
線路上で個別障害の生起の際バス接続（路）を確保する
ことにある。
バス線路における障害状態を識別できるのみならずバス
線路上で個別障害の生起の際バス接続（路）を確保する
ことにある。
【０００４】
【発明の構成】上記課題は請求項１の要件により解決さ
れる。本発明の装置にて請求項１の要件により得られる
利点とするところはバス線路における障害状態を識別で
きるのみならず、バス線路上で個別障害の生起の際バス
接続（路）を維持することにある。換言すれば個別障害
が起こってもデータが２線式線路ーバス接続（路）を介
して伝送され得ることである。個別障害としてはバス線
路の断線、任意の電圧電へのバス線路のうちの１つの短
絡とか、バス線路相互間の短絡の謂である。本発明の装
置は次のように構成されている、即ち当該の個別障害の
１つが起こっても２線式バス線路を介してデータ伝送が
行われ得ることである。それにより当該装置は装置はフ
ォールトトレラントに構成され、殊に車両間で２つステ
ーション間で安全上問題性のあるバス線路に使用され得
る。更に有利には当該装置は著しく迅速に生起した障害
に応動し、再びデータ伝送のために可用になるように構
成される。データ伝送のためバイト志向（中心）のデー
タ伝送プロコトルが使用される場合には生起した個別障
害により最大限１つの伝送されたバイトの誤りが生じる
ことにとどまる。その後当該装置における回路が応答
し、データ伝送は個別障害にも拘わらず継続され得る。
当該装置は回路的にフォールトトレラントに構成されて
いるので、簡単なデータ伝送プロトコルをデータ伝送の
ために使用し得る。例えばデータ保護のためには簡単な
チェックサム検査を行いさえすれば事足りる。
れる。本発明の装置にて請求項１の要件により得られる
利点とするところはバス線路における障害状態を識別で
きるのみならず、バス線路上で個別障害の生起の際バス
接続（路）を維持することにある。換言すれば個別障害
が起こってもデータが２線式線路ーバス接続（路）を介
して伝送され得ることである。個別障害としてはバス線
路の断線、任意の電圧電へのバス線路のうちの１つの短
絡とか、バス線路相互間の短絡の謂である。本発明の装
置は次のように構成されている、即ち当該の個別障害の
１つが起こっても２線式バス線路を介してデータ伝送が
行われ得ることである。それにより当該装置は装置はフ
ォールトトレラントに構成され、殊に車両間で２つステ
ーション間で安全上問題性のあるバス線路に使用され得
る。更に有利には当該装置は著しく迅速に生起した障害
に応動し、再びデータ伝送のために可用になるように構
成される。データ伝送のためバイト志向（中心）のデー
タ伝送プロコトルが使用される場合には生起した個別障
害により最大限１つの伝送されたバイトの誤りが生じる
ことにとどまる。その後当該装置における回路が応答
し、データ伝送は個別障害にも拘わらず継続され得る。
当該装置は回路的にフォールトトレラントに構成されて
いるので、簡単なデータ伝送プロトコルをデータ伝送の
ために使用し得る。例えばデータ保護のためには簡単な
チェックサム検査を行いさえすれば事足りる。
【０００５】引用請求項にて特定された手段により、独
立形請求項にて規定された装置の発展形態及び改良が可
能である。請求項２には２線式線路バス線路の個々の線
路に対するドライバの特に有利な接続構成が規定されて
いる。それにより２線式−バス接続（路）の両線路間相
互の短絡の場合にもなお所定の信号レベルがバス線路を
介して伝送され得、該信号レベルは受信ステーションの
受信部により評価され得る。
立形請求項にて規定された装置の発展形態及び改良が可
能である。請求項２には２線式線路バス線路の個々の線
路に対するドライバの特に有利な接続構成が規定されて
いる。それにより２線式−バス接続（路）の両線路間相
互の短絡の場合にもなお所定の信号レベルがバス線路を
介して伝送され得、該信号レベルは受信ステーションの
受信部により評価され得る。
【０００６】更に有利にはドライバ回路は両バス線路に
対して１つの共通の端子を介して可制御である。それに
より回路コストがわずかに抑えられる。殊に、接続され
たマイクロコンピュータによりドライバ回路が個々の端
子を介して制御され、それによりマイクロコンピュータ
の１つの出力ピンのみが必要である。
対して１つの共通の端子を介して可制御である。それに
より回路コストがわずかに抑えられる。殊に、接続され
たマイクロコンピュータによりドライバ回路が個々の端
子を介して制御され、それによりマイクロコンピュータ
の１つの出力ピンのみが必要である。
【０００７】請求項４では受信器回路の両比較器に対す
る基礎電位の有利な選択の手法が規定されている。即
ち、第１基準電位は２つの可能なビット状態１，０の伝
送のため線路相互間の短絡の際生じる電圧電位間の中央
のところにセッティングされるのである。当該の短絡の
場合にも、なお伝送された電圧レベルの最適の評価を行
い得る。当該回路は次のようにも構成される、即ちバス
接続（路）のステーション間の起こり得るアースずれ
（オフセット）に対する最大可能な保護作用をするよう
に構成される。
る基礎電位の有利な選択の手法が規定されている。即
ち、第１基準電位は２つの可能なビット状態１，０の伝
送のため線路相互間の短絡の際生じる電圧電位間の中央
のところにセッティングされるのである。当該の短絡の
場合にも、なお伝送された電圧レベルの最適の評価を行
い得る。当該回路は次のようにも構成される、即ちバス
接続（路）のステーション間の起こり得るアースずれ
（オフセット）に対する最大可能な保護作用をするよう
に構成される。
【０００８】同様に有利には評価回路は比較器の切換信
号をロジックアンド結合又はオア結合する手段を有する
のである。それらロジックゲートは簡単に集積化され
得、大して大きな回路コストを惹起しない。
号をロジックアンド結合又はオア結合する手段を有する
のである。それらロジックゲートは簡単に集積化され
得、大して大きな回路コストを惹起しない。
【０００９】特に有利にはロジックアンド結合アンド及
びオア結合の選択がロジックゲートを用いて、伝送され
た信号により行われ、そして、その都度の選択結果が、
双安定切換素子にて記憶され、ここで、その都度双安定
切換素子の１つの状態が２つの可能な選択結果のうちの
１つの所定のものに相応するのである。それによりフォ
ールトトレラントな評価回路が形成され、この評価回路
は比較器の切換信号を生起個別障害の後でも適正に評価
するものである。
びオア結合の選択がロジックゲートを用いて、伝送され
た信号により行われ、そして、その都度の選択結果が、
双安定切換素子にて記憶され、ここで、その都度双安定
切換素子の１つの状態が２つの可能な選択結果のうちの
１つの所定のものに相応するのである。それによりフォ
ールトトレラントな評価回路が形成され、この評価回路
は比較器の切換信号を生起個別障害の後でも適正に評価
するものである。
【００１０】更に有利には評価回路には２線式線路にて
誤り状態を識別して誤り信号をマイクロコンピュータに
て送出する手段が設けられているのである。ここでマイ
クロコンピュータは障害（エラー）信号を処理し、障害
（エラー）値を記憶し又は指示を例えば車両にて制御し
得る。ここで更に有利には２線式線路にてエラー状態の
識別のための手段としてロジックエクスクルーシブオア
ゲートが比較器の出力線路に接続されているのである。
なお更に有利にはロジックエクスクルーシブオアゲート
の出力側における過渡的パルスを抑圧するためのロジッ
クエクスクルーシブオアゲートにＬＰＦが後置接続され
ているのである。
誤り状態を識別して誤り信号をマイクロコンピュータに
て送出する手段が設けられているのである。ここでマイ
クロコンピュータは障害（エラー）信号を処理し、障害
（エラー）値を記憶し又は指示を例えば車両にて制御し
得る。ここで更に有利には２線式線路にてエラー状態の
識別のための手段としてロジックエクスクルーシブオア
ゲートが比較器の出力線路に接続されているのである。
なお更に有利にはロジックエクスクルーシブオアゲート
の出力側における過渡的パルスを抑圧するためのロジッ
クエクスクルーシブオアゲートにＬＰＦが後置接続され
ているのである。
【００１１】２線式バス線路を介してのデータ伝送のた
めの装置用のバス結合回路に対してはステーションに応
じて送信部のみ又は受信部のみ又は送信、受信部を有す
ると有利である。バス接続（路）が例えば“インテリジ
ェント”センサを制御機器と接続するために用いられる
場合、例えば“インテリジェント”センサ中に送信部を
有するバス結合回路のみを設けさえすればよい、それと
いうのは制御機器からセンサへデータを必ずしも伝送し
なくてもよいからである。
めの装置用のバス結合回路に対してはステーションに応
じて送信部のみ又は受信部のみ又は送信、受信部を有す
ると有利である。バス接続（路）が例えば“インテリジ
ェント”センサを制御機器と接続するために用いられる
場合、例えば“インテリジェント”センサ中に送信部を
有するバス結合回路のみを設けさえすればよい、それと
いうのは制御機器からセンサへデータを必ずしも伝送し
なくてもよいからである。
【００１２】
【実施例】次ぎに本発明の実施例を説明する。
【００１３】以下述べる直列的データ伝送データ伝送装
置は一般にコンピュータネットワークに使用可能であ
り、ことに、相互間で、データを交換すべき２つのステ
ーションの接続のためのものである。データ伝送装置は
それのフォールトトレラント性に基づきことに車両に適
する。本例を用いて本発明を説明する。図１中参照番号
１０はＡＳＲ（駆動スリップ制御）ー制御装置を示す。
これに対して参照番号１１は機関出力ー制御装置を示
す。両制御装置は接続線路Ｓ+及びＳ-を介して相互に接
続されている。両制御装置はバス結合回路１３を有す
る。バス結合回路１３からは接続部ＴＸＤ及びＲＸＤが
それぞれ制御装置１０，１１におけるマイクロコンピュ
ータ１２に達している。
置は一般にコンピュータネットワークに使用可能であ
り、ことに、相互間で、データを交換すべき２つのステ
ーションの接続のためのものである。データ伝送装置は
それのフォールトトレラント性に基づきことに車両に適
する。本例を用いて本発明を説明する。図１中参照番号
１０はＡＳＲ（駆動スリップ制御）ー制御装置を示す。
これに対して参照番号１１は機関出力ー制御装置を示
す。両制御装置は接続線路Ｓ+及びＳ-を介して相互に接
続されている。両制御装置はバス結合回路１３を有す
る。バス結合回路１３からは接続部ＴＸＤ及びＲＸＤが
それぞれ制御装置１０，１１におけるマイクロコンピュ
ータ１２に達している。
【００１４】機関出力制御装置１１とＡＳＲ制御装置１
０との間で連続的にデータが交換される。このことは例
えば駆動スリップ制御システムに必要である。ＡＳＲ制
御装置は回転数センサの信号の解析により車両がスリッ
プしているか否かを識別する。肯定（スリップしている
状態）の場合には機関出力制御装置１１は絞り弁調整度
を低減させなければならない（車両におけるトルクが減
少し車両がもはやスリップをしないようにするには）。
以下個々の制御装置の特別な構成は考慮されず、従って
詳述しない。
０との間で連続的にデータが交換される。このことは例
えば駆動スリップ制御システムに必要である。ＡＳＲ制
御装置は回転数センサの信号の解析により車両がスリッ
プしているか否かを識別する。肯定（スリップしている
状態）の場合には機関出力制御装置１１は絞り弁調整度
を低減させなければならない（車両におけるトルクが減
少し車両がもはやスリップをしないようにするには）。
以下個々の制御装置の特別な構成は考慮されず、従って
詳述しない。
【００１５】図２中制御装置１０，１１の各々に設けら
れているバス結合回路１３が詳細に示されている。１４
はバス結合回路の送信部を示し、１５は受信部を示す。
先ず受信部１４について詳述する。ＴＸＤ端子からは線
路が抵抗Ｒ１を介してＮＰＮトランジスタＴ１へ達す
る。実施例では抵抗Ｒ１は１ＫΩの大きさを有する。ト
ランジスタＴ１のエミッタはアースに接続されている。
トランジスタＴ１のコレクタには２つの抵抗Ｒ３，Ｒ２
の直列接続体が給電電位Ｖ２に接続されている。抵抗Ｒ
３，Ｒ２は実施例では同様に１ＫΩの大きさを有する。
更に給電電位Ｖ２の端子にはアースに接続されたツエナ
ーダイオードＤ１が接続されている。抵抗Ｒ３，Ｒ２間
の接続線路からＰＮＰトランジスタＴ２のベースまで線
路が通っている。トランジスタＴ２のエミッタは給電電
位Ｖ２に接続されている。トランジスタＴ２のコレクタ
は順方向に接続されたダイオードＤ２と、抵抗Ｒ５を介
してバス線路Ｓ+の端子のところまで延びている。実施
例中では抵抗Ｒ５は２００Ωの抵抗を有する。抵抗Ｒ５
とバス線路Ｓ+の端子との間に抵抗Ｒ７（これはアース
に接続されている）が接続されている。抵抗Ｒ７は２Ｋ
Ωの大きさを有する。更にバス結合回路のＴＸＤ入力側
から抵抗Ｒ１３を介してＮＰＮトランジスタＴ３のとこ
ろまで線路が延びている。抵抗Ｒ１３は同様に抵抗Ｒ１
のように１ＫΩの大きさを有する。トランジスタＴ３の
エミッタはアースに接続されている。トランジスタＴ３
のコレクタから抵抗Ｒ６を介してバス線路Ｓ-の端子へ
線路が延びている。抵抗Ｒ６は実施例では１００Ωの大
きさを有する。抵抗Ｒ６とバス線路Ｓ-の端子との間に
別の抵抗Ｒ４（これは給電電圧電位Ｖに接続されてい
る）が接続されている。抵抗Ｒ４は実施例では１ＫΩの
大きさを有する。
れているバス結合回路１３が詳細に示されている。１４
はバス結合回路の送信部を示し、１５は受信部を示す。
先ず受信部１４について詳述する。ＴＸＤ端子からは線
路が抵抗Ｒ１を介してＮＰＮトランジスタＴ１へ達す
る。実施例では抵抗Ｒ１は１ＫΩの大きさを有する。ト
ランジスタＴ１のエミッタはアースに接続されている。
トランジスタＴ１のコレクタには２つの抵抗Ｒ３，Ｒ２
の直列接続体が給電電位Ｖ２に接続されている。抵抗Ｒ
３，Ｒ２は実施例では同様に１ＫΩの大きさを有する。
更に給電電位Ｖ２の端子にはアースに接続されたツエナ
ーダイオードＤ１が接続されている。抵抗Ｒ３，Ｒ２間
の接続線路からＰＮＰトランジスタＴ２のベースまで線
路が通っている。トランジスタＴ２のエミッタは給電電
位Ｖ２に接続されている。トランジスタＴ２のコレクタ
は順方向に接続されたダイオードＤ２と、抵抗Ｒ５を介
してバス線路Ｓ+の端子のところまで延びている。実施
例中では抵抗Ｒ５は２００Ωの抵抗を有する。抵抗Ｒ５
とバス線路Ｓ+の端子との間に抵抗Ｒ７（これはアース
に接続されている）が接続されている。抵抗Ｒ７は２Ｋ
Ωの大きさを有する。更にバス結合回路のＴＸＤ入力側
から抵抗Ｒ１３を介してＮＰＮトランジスタＴ３のとこ
ろまで線路が延びている。抵抗Ｒ１３は同様に抵抗Ｒ１
のように１ＫΩの大きさを有する。トランジスタＴ３の
エミッタはアースに接続されている。トランジスタＴ３
のコレクタから抵抗Ｒ６を介してバス線路Ｓ-の端子へ
線路が延びている。抵抗Ｒ６は実施例では１００Ωの大
きさを有する。抵抗Ｒ６とバス線路Ｓ-の端子との間に
別の抵抗Ｒ４（これは給電電圧電位Ｖに接続されてい
る）が接続されている。抵抗Ｒ４は実施例では１ＫΩの
大きさを有する。
【００１６】次ぎに先ず図２に示すバス結合回路１３の
受信部について説明する。バス線路Ｓ+の端子点は抵抗
Ｒ１１を介して第２比較器１７の反転入力側に接続され
ている。分圧器（これは直列接続された３つの抵抗Ｒ
８，Ｒ９，Ｒ１２により形成されている）を介しては第
１比較器１６の反転入力側及び第２比較器１７の非反転
入力側にそれぞれ基準電位が供給される。抵抗Ｒ８とＲ
１０は１ＫΩの大きさを有する。抵抗Ｒ１２はアースに
接続されており、抵抗Ｒ８はＶ１の電圧電位に接続され
ている。第１比較器１６の反転入力側には両抵抗Ｒ８，
Ｒ１０間の電圧電位が供給される。第２比較器１７の非
反転入力側には抵抗Ｒ１０，Ｒ１２間の電圧電位が供給
される。第１比較器１６の非反転入力側は逆方向に接続
されたダイオードＤ３を介してアースに接続されてお
り、順方向に接続されたダイオードＤ４を介して給電電
位Ｖ１に接続されている。第２比較器１７の反転入力側
は逆方向に接続されたダイオードＤ６を介してアースに
接続されており、順方向に接続されたダイオードＤ５を
介して給電電圧電位Ｖ１に接続されている。第１比較器
１６の出力側は評価回路１８の端子点ＬＯＧＳ+に接続
されている。第２比較器１７の出力側は評価回路１８の
端子点ＬＯＧＳ-に接続されている。評価回路１８につ
いては図３にて更に詳細に説明する。出力側にて評価回
路の端子はバス結合回路１３の端子点ＥＲＲＯＲに接続
されている。評価回路１８の更なる出力線路はバス結合
回路の端子点ＲＸＤに接続されている。
受信部について説明する。バス線路Ｓ+の端子点は抵抗
Ｒ１１を介して第２比較器１７の反転入力側に接続され
ている。分圧器（これは直列接続された３つの抵抗Ｒ
８，Ｒ９，Ｒ１２により形成されている）を介しては第
１比較器１６の反転入力側及び第２比較器１７の非反転
入力側にそれぞれ基準電位が供給される。抵抗Ｒ８とＲ
１０は１ＫΩの大きさを有する。抵抗Ｒ１２はアースに
接続されており、抵抗Ｒ８はＶ１の電圧電位に接続され
ている。第１比較器１６の反転入力側には両抵抗Ｒ８，
Ｒ１０間の電圧電位が供給される。第２比較器１７の非
反転入力側には抵抗Ｒ１０，Ｒ１２間の電圧電位が供給
される。第１比較器１６の非反転入力側は逆方向に接続
されたダイオードＤ３を介してアースに接続されてお
り、順方向に接続されたダイオードＤ４を介して給電電
位Ｖ１に接続されている。第２比較器１７の反転入力側
は逆方向に接続されたダイオードＤ６を介してアースに
接続されており、順方向に接続されたダイオードＤ５を
介して給電電圧電位Ｖ１に接続されている。第１比較器
１６の出力側は評価回路１８の端子点ＬＯＧＳ+に接続
されている。第２比較器１７の出力側は評価回路１８の
端子点ＬＯＧＳ-に接続されている。評価回路１８につ
いては図３にて更に詳細に説明する。出力側にて評価回
路の端子はバス結合回路１３の端子点ＥＲＲＯＲに接続
されている。評価回路１８の更なる出力線路はバス結合
回路の端子点ＲＸＤに接続されている。
【００１７】次ぎに図４を用いてバス結合回路１３の動
作について説明する。図４−ａはバス線路Ｓ+，Ｓ-にお
ける電圧レベルを示し、上記電圧レベルは例えば２進数
値語．．０１１００００１の伝送の際生じるものであ
る。図示の電子レベルを得るにはバス結合回路給電電圧
入力側Ｖ２には５Ｖよりわずかに高い電圧を印加しなけ
ればならない。図示の電子レベルはバス結合回路１３の
送信部１４により生ぜしめられる。バス結合回路１３の
ＴＸＤ入力側にロー（低）レベルが加わる間はトランジ
スタＴ３は非導通状態に置かれ、その結果、バス線路Ｓ
-の端子点にはほぼ５Ｖの電圧電位が加わる。この場合
トランジスタＴ１は同様に非導通状態に置かれる。従っ
てＰＮＰトランジスタＴ２も非導通状態におかれる。バ
ス線路Ｓ+の端子点にはほぼ０Ｖの著しく低い電圧電位
が現れる。
作について説明する。図４−ａはバス線路Ｓ+，Ｓ-にお
ける電圧レベルを示し、上記電圧レベルは例えば２進数
値語．．０１１００００１の伝送の際生じるものであ
る。図示の電子レベルを得るにはバス結合回路給電電圧
入力側Ｖ２には５Ｖよりわずかに高い電圧を印加しなけ
ればならない。図示の電子レベルはバス結合回路１３の
送信部１４により生ぜしめられる。バス結合回路１３の
ＴＸＤ入力側にロー（低）レベルが加わる間はトランジ
スタＴ３は非導通状態に置かれ、その結果、バス線路Ｓ
-の端子点にはほぼ５Ｖの電圧電位が加わる。この場合
トランジスタＴ１は同様に非導通状態に置かれる。従っ
てＰＮＰトランジスタＴ２も非導通状態におかれる。バ
ス線路Ｓ+の端子点にはほぼ０Ｖの著しく低い電圧電位
が現れる。
【００１８】但し、ＴＸＤ入力側に高いないしハイ電位
が加わると、トランジスタＴ３と、トランジスタＴ１，
Ｔ２の双方が導通状態におかれる。それによりバス線路
Ｓ-は小さな値の抵抗Ｒ６を介してアースに接続され、
そして、バス線路Ｓ-の端子点にほぼ０Ｖの電圧電位が
生じる。逆にトランジスタＴ２の作動接続によってはバ
ス線路Ｓ+の端子点は高い電圧電位ほぼ５Ｖに高められ
る。要するにバス線路にて個別障害が発生しない限り個
々の２進状態の伝送の際バス線路Ｓ＋，Ｓ−上に相補的
電圧レベルが生ぜしめられる。このことは図４−ａに示
されている。
が加わると、トランジスタＴ３と、トランジスタＴ１，
Ｔ２の双方が導通状態におかれる。それによりバス線路
Ｓ-は小さな値の抵抗Ｒ６を介してアースに接続され、
そして、バス線路Ｓ-の端子点にほぼ０Ｖの電圧電位が
生じる。逆にトランジスタＴ２の作動接続によってはバ
ス線路Ｓ+の端子点は高い電圧電位ほぼ５Ｖに高められ
る。要するにバス線路にて個別障害が発生しない限り個
々の２進状態の伝送の際バス線路Ｓ＋，Ｓ−上に相補的
電圧レベルが生ぜしめられる。このことは図４−ａに示
されている。
【００１９】次ぎにバス線路Ｓ+，Ｓ-が欠陥に基づき相
互間で短絡している場合について考察する。従って、両
バス線路上での電圧レベルは等しい。このケース（事
態）の様子は図４−ｂに詳しく示されている。やはり同
じく、ＴＸＤ入力側にて低（ｌｏｗ）電位が加わってい
るものと仮定してある。それにより再びすべてのトラン
ジスタＴ１〜Ｔ３は非導通状態におかれている。両バス
線路間で短絡が生じるので、抵抗Ｒ４，Ｒ７を介して保
護３．３Ｖの電圧電位が生じる。上記電位が生じる理由
は抵抗Ｒ７が抵抗Ｒ４の２倍の大きさであるからであ
る。これに対してＴＸＤ入力側に高（ｈｉｇｈ）電位が
加わると、トランジスタＴ１〜Ｔ３は再びＩ導通状態に
おかれ、バス線路Ｓ＋，Ｓ−上の電圧レベルは分圧器
（これは抵抗Ｒ５，Ｒ６からなる）により定まる。抵抗
Ｒ５は抵抗Ｒ６の２倍の大きさであるので、ほぼ１．７
Ｖの電位が生じる。図４−ｂから明らかなように、伝送
さるべき２つの状態低（ｌｏｗ）／高（ｈｉｇｈ）に対
してバス線路Ｓ＋，Ｓ−上で電位の有意の遷移がおこな
われる。電位レベルの上記遷移は次のようにして生じ
る、即ちトランジスタＴ２，Ｔ３が抵抗回路網Ｒ５，Ｒ
７，Ｒ６，Ｒ４を介してバス線路Ｓ＋，Ｓ−と接続され
ており、ここで抵抗Ｒ５，Ｒ６及びＲ７，Ｒ４は同じ抵
抗比を有する。抵抗Ｒ５，Ｒ６及びＲ４，Ｒ７の非対称
的選定により両バス線路Ｓ＋，Ｓ−相互間の短絡の場合
にも信号が存在し続けこの信号は比較器限界値の特別な
状態位置により評価され得る。
互間で短絡している場合について考察する。従って、両
バス線路上での電圧レベルは等しい。このケース（事
態）の様子は図４−ｂに詳しく示されている。やはり同
じく、ＴＸＤ入力側にて低（ｌｏｗ）電位が加わってい
るものと仮定してある。それにより再びすべてのトラン
ジスタＴ１〜Ｔ３は非導通状態におかれている。両バス
線路間で短絡が生じるので、抵抗Ｒ４，Ｒ７を介して保
護３．３Ｖの電圧電位が生じる。上記電位が生じる理由
は抵抗Ｒ７が抵抗Ｒ４の２倍の大きさであるからであ
る。これに対してＴＸＤ入力側に高（ｈｉｇｈ）電位が
加わると、トランジスタＴ１〜Ｔ３は再びＩ導通状態に
おかれ、バス線路Ｓ＋，Ｓ−上の電圧レベルは分圧器
（これは抵抗Ｒ５，Ｒ６からなる）により定まる。抵抗
Ｒ５は抵抗Ｒ６の２倍の大きさであるので、ほぼ１．７
Ｖの電位が生じる。図４−ｂから明らかなように、伝送
さるべき２つの状態低（ｌｏｗ）／高（ｈｉｇｈ）に対
してバス線路Ｓ＋，Ｓ−上で電位の有意の遷移がおこな
われる。電位レベルの上記遷移は次のようにして生じ
る、即ちトランジスタＴ２，Ｔ３が抵抗回路網Ｒ５，Ｒ
７，Ｒ６，Ｒ４を介してバス線路Ｓ＋，Ｓ−と接続され
ており、ここで抵抗Ｒ５，Ｒ６及びＲ７，Ｒ４は同じ抵
抗比を有する。抵抗Ｒ５，Ｒ６及びＲ４，Ｒ７の非対称
的選定により両バス線路Ｓ＋，Ｓ−相互間の短絡の場合
にも信号が存在し続けこの信号は比較器限界値の特別な
状態位置により評価され得る。
【００２０】以下、バス線路Ｓ+がアース電位に対して
短絡する場合を考慮する。この場合に対して図４−ｃに
てバス線路上の信号レベルが示されている。バス線路Ｓ
+がアースに短絡されているので、当該線路上の電圧レ
ベルはほぼ０Ｖに保持される（ＴＸ０入力がを介して低
又は高電位が設定される場合）。バス線路Ｓ-は障害状
態を有しないので、当該、線路上の信号レベルは図４−
ａにおける相応の信号の流れと全く同じ様子を示す。
短絡する場合を考慮する。この場合に対して図４−ｃに
てバス線路上の信号レベルが示されている。バス線路Ｓ
+がアースに短絡されているので、当該線路上の電圧レ
ベルはほぼ０Ｖに保持される（ＴＸ０入力がを介して低
又は高電位が設定される場合）。バス線路Ｓ-は障害状
態を有しないので、当該、線路上の信号レベルは図４−
ａにおける相応の信号の流れと全く同じ様子を示す。
【００２１】以下バス結合回路１３の受信部１５の動作
について説明する。第１比較器１６にはその反転入力側
を介して給電電圧Ｖ１の３／４が供給される。当該電圧
電位は実施例ではほぼ３．７５Ｖである。図４では当該
電位は破線で示す。比較器１６は接続されたバス線路Ｓ
+に対する供給された基準電圧の超過を評価する。バス
線路Ｓ上の電圧電位が３／４Ｖ２の調整設定された値を
超過すると比較器１６の出力側には高電位が導かれる。
バス線路Ｓ+上の電圧レベルが３／４Ｖ２の調整設定値
を下回ると、比較器１６の出力側には低電位が導かれ
る。第２比較器１７にはそれの非反転入力側にて１／２
Ｖ２の基準電圧電位が供給される。上記基準電圧（電
位）は実施例ではほぼ２．５Ｖに相応する。上記基準電
位は図４中破線で示す。比較器１７は接続されたバス線
路Ｓ-に対する供給された基準電圧の下回りを評価す
る。バス線路Ｓ-上の電圧電位が１／２Ｖ２を下回る
と、比較器１７の出力側には高電位が導かれる。バス線
路Ｓ-に電圧電位（これは基準電位１／２Ｖ２より大で
ある）が加わると、比較器１７の出力側には低（ロー）
電位が導かれる。比較器１６，１７の出力信号は入力側
ＬＯＧＳ+ないしＬＯＧＳ-に供給される。図４−ａから
明らかなようにバス線路Ｓ-上の電圧レベルは２．５Ｖ
（１／２Ｖ２）の基準電位を超過する（バス線路Ｓ+上
の電圧レベルが３．７５Ｖ（３／４，Ｖ２）の基準電位
を下回ると、そしてその逆の成立つ。従って、通常作動
の際ロジックＬＯＧＳ+及びＬＯＧＳ-が２つのハイ電位
を導くか、又は、２つのロー（ｌｏｗ）電位を導くよう
になる。別個１個別障害が生じると、ロジックレベルＬ
ＯＧＳ+又はＬＯＧＳ-は一定値１又は０をとる。要する
に入力側ＬＯＧＳ+及びＬＯＧＳ-に異なった信号レベル
が加わると、障害状態が生じる。このことは評価回路１
８にて 識別され、次いで、評価回路１８はＥＲＲＯＲ
出力側を作用（アクティブ）状態におく。比較器１６，
１７の切換信号の評価は以下図３を用いて詳述する。
について説明する。第１比較器１６にはその反転入力側
を介して給電電圧Ｖ１の３／４が供給される。当該電圧
電位は実施例ではほぼ３．７５Ｖである。図４では当該
電位は破線で示す。比較器１６は接続されたバス線路Ｓ
+に対する供給された基準電圧の超過を評価する。バス
線路Ｓ上の電圧電位が３／４Ｖ２の調整設定された値を
超過すると比較器１６の出力側には高電位が導かれる。
バス線路Ｓ+上の電圧レベルが３／４Ｖ２の調整設定値
を下回ると、比較器１６の出力側には低電位が導かれ
る。第２比較器１７にはそれの非反転入力側にて１／２
Ｖ２の基準電圧電位が供給される。上記基準電圧（電
位）は実施例ではほぼ２．５Ｖに相応する。上記基準電
位は図４中破線で示す。比較器１７は接続されたバス線
路Ｓ-に対する供給された基準電圧の下回りを評価す
る。バス線路Ｓ-上の電圧電位が１／２Ｖ２を下回る
と、比較器１７の出力側には高電位が導かれる。バス線
路Ｓ-に電圧電位（これは基準電位１／２Ｖ２より大で
ある）が加わると、比較器１７の出力側には低（ロー）
電位が導かれる。比較器１６，１７の出力信号は入力側
ＬＯＧＳ+ないしＬＯＧＳ-に供給される。図４−ａから
明らかなようにバス線路Ｓ-上の電圧レベルは２．５Ｖ
（１／２Ｖ２）の基準電位を超過する（バス線路Ｓ+上
の電圧レベルが３．７５Ｖ（３／４，Ｖ２）の基準電位
を下回ると、そしてその逆の成立つ。従って、通常作動
の際ロジックＬＯＧＳ+及びＬＯＧＳ-が２つのハイ電位
を導くか、又は、２つのロー（ｌｏｗ）電位を導くよう
になる。別個１個別障害が生じると、ロジックレベルＬ
ＯＧＳ+又はＬＯＧＳ-は一定値１又は０をとる。要する
に入力側ＬＯＧＳ+及びＬＯＧＳ-に異なった信号レベル
が加わると、障害状態が生じる。このことは評価回路１
８にて 識別され、次いで、評価回路１８はＥＲＲＯＲ
出力側を作用（アクティブ）状態におく。比較器１６，
１７の切換信号の評価は以下図３を用いて詳述する。
【００２２】入力側ＬＯＧＳ+から第１アンドゲート３
１の第１入力側までに線路が延びている。入力側ＬＯＧ
Ｓ-から第１アンドゲート３１の第２入力側まで線路が
延びている。更にＬＯＧＳ+からエクスクルーシブオア
ゲート３０の第１の入力側及びオアゲート３２の第１入
力側まで線路が延びている。ＬＯＧＳー入力側からエク
スクルーシブオアゲート３０及びアンドゲート３２の第
２入力側まで線路が延びている。アンドゲート３１の出
力側はＲＣ−ＦＦ３３のセット入力側に接続されてい
る。オアゲート３２の反転入力側はＲＳ−ＦＦ３３のリ
セット入力側に接続されている。さらに第２アンドゲー
ト３４の第１入力側がアンドゲート３１の出力側から第
２アンドゲート３４の第２入力側まで線路が延びてい
る。更にアンドゲート３２の出力側はインバータ３６に
接続されている。インバータ３６の出力側は第３ゲート
３５の第１入力側に接続されている。ＲＳ−ＦＦのＱ出
力側はアンドゲート３５の第２入力側に接続されてい
る。第２アンドゲート３４の出力側はオアゲート３８の
一方の入力側に接続されている。第３アンドゲート３５
の出力側はオアゲート３８の出力側．．は評価回路のＲ
ＸＤ端子に抵抗Ｒ１４とコンデンサＣ１とからなるＬＰ
Ｆを介してインバータ３７に接続されている。
１の第１入力側までに線路が延びている。入力側ＬＯＧ
Ｓ-から第１アンドゲート３１の第２入力側まで線路が
延びている。更にＬＯＧＳ+からエクスクルーシブオア
ゲート３０の第１の入力側及びオアゲート３２の第１入
力側まで線路が延びている。ＬＯＧＳー入力側からエク
スクルーシブオアゲート３０及びアンドゲート３２の第
２入力側まで線路が延びている。アンドゲート３１の出
力側はＲＣ−ＦＦ３３のセット入力側に接続されてい
る。オアゲート３２の反転入力側はＲＳ−ＦＦ３３のリ
セット入力側に接続されている。さらに第２アンドゲー
ト３４の第１入力側がアンドゲート３１の出力側から第
２アンドゲート３４の第２入力側まで線路が延びてい
る。更にアンドゲート３２の出力側はインバータ３６に
接続されている。インバータ３６の出力側は第３ゲート
３５の第１入力側に接続されている。ＲＳ−ＦＦのＱ出
力側はアンドゲート３５の第２入力側に接続されてい
る。第２アンドゲート３４の出力側はオアゲート３８の
一方の入力側に接続されている。第３アンドゲート３５
の出力側はオアゲート３８の出力側．．は評価回路のＲ
ＸＤ端子に抵抗Ｒ１４とコンデンサＣ１とからなるＬＰ
Ｆを介してインバータ３７に接続されている。
【００２３】
【外１】
【００２４】上記評価回路の動作を表（テーブル）１に
関連して説明する。表１中には正常（通常）の場合と、
起こり得る別個障害の場合についてリストアップしてあ
る。明らかなように、別個障害の場合に両入力側ＬＯＧ
Ｓ++又はＬＯＧＳ-のうちの１つが所定のレベル状態に
とどまる（１つのステーションの送信部から両バス線路
上のレベル遷移が出力された場合）。更に表から明らか
なように、別個障害に拘わらずＲＸＤ出力側のうち信号
レベルの適正な遷移を送出される。
関連して説明する。表１中には正常（通常）の場合と、
起こり得る別個障害の場合についてリストアップしてあ
る。明らかなように、別個障害の場合に両入力側ＬＯＧ
Ｓ++又はＬＯＧＳ-のうちの１つが所定のレベル状態に
とどまる（１つのステーションの送信部から両バス線路
上のレベル遷移が出力された場合）。更に表から明らか
なように、別個障害に拘わらずＲＸＤ出力側のうち信号
レベルの適正な遷移を送出される。
【００２５】
【外２】
【００２６】正常な場合にはロジックアンド結合におけ
るようにＬＯＧＳ+＝１，ＬＯＧＳ-＝１の組合せが評価
され、ＲＸＤ出力側に１が現れる。ＬＯＧ+＝０，ＬＯ
ＧＳ-＝０の組合せはロジックオア結合におけるように
評価され、ＲＸＤ出力側に零が現れる。結合形式の選択
はＲＳ−ＦＦ３３を用いて行われる。このＲＳ−ＦＦは
常時次のように切り換えられる、即ち入力側ＬＯＧＳ
+，ＬＯＧＳ-における信号Ｙがロジックアンド結合又は
ロジックオア結合におけるように評価され得る。
るようにＬＯＧＳ+＝１，ＬＯＧＳ-＝１の組合せが評価
され、ＲＸＤ出力側に１が現れる。ＬＯＧ+＝０，ＬＯ
ＧＳ-＝０の組合せはロジックオア結合におけるように
評価され、ＲＸＤ出力側に零が現れる。結合形式の選択
はＲＳ−ＦＦ３３を用いて行われる。このＲＳ−ＦＦは
常時次のように切り換えられる、即ち入力側ＬＯＧＳ
+，ＬＯＧＳ-における信号Ｙがロジックアンド結合又は
ロジックオア結合におけるように評価され得る。
【００２７】例えば線路Ｓ+がアースに短絡されている
短絡の場合を考察する。入力側ＬＯＧＳ＋１０レベルが
加わり、そして、入力側ＬＯＧＳ-に１レベルが加わる
とＲＸＤ出力側には１レベルが現れる。要するに入力側
ＬＯＧＳ+及びＬＯＧＳ-におけるレベルはオア結合形式
におけるように評価される。表から明らかなように当該
回路は次のように構成されている、即ち、入力側ＬＯＧ
Ｓ+又はＬＯＧＳ-のうち１つが常時１レベルを印加され
る場合に対して入力側ＬＯＧＳ+，ＬＯＧＳ-における入
力信号をアンド結合におけるように評価し、そして、入
力側の１つが常時０レベルを有する場合に対してＬＯＧ
Ｓ+，ＬＯＧＳ-の入力信号をオア結合におけるように評
価するように構成されているのである。結合形式はＲＳ
−ＦＦにて 記載されもはや変化されない。
短絡の場合を考察する。入力側ＬＯＧＳ＋１０レベルが
加わり、そして、入力側ＬＯＧＳ-に１レベルが加わる
とＲＸＤ出力側には１レベルが現れる。要するに入力側
ＬＯＧＳ+及びＬＯＧＳ-におけるレベルはオア結合形式
におけるように評価される。表から明らかなように当該
回路は次のように構成されている、即ち、入力側ＬＯＧ
Ｓ+又はＬＯＧＳ-のうち１つが常時１レベルを印加され
る場合に対して入力側ＬＯＧＳ+，ＬＯＧＳ-における入
力信号をアンド結合におけるように評価し、そして、入
力側の１つが常時０レベルを有する場合に対してＬＯＧ
Ｓ+，ＬＯＧＳ-の入力信号をオア結合におけるように評
価するように構成されているのである。結合形式はＲＳ
−ＦＦにて 記載されもはや変化されない。
【００２８】障害が突然データ語の伝送の際起こると、
最悪の場合当該の伝送されたデータ語が誤って伝送され
得る。すべての後続するデータ語は再び適正に伝送され
る。それというのは回路は既に応答しており適正な結合
形式が入力信号の評価のため調整セッティングされてい
るからである。このことは次のようにして確保される、
即ち通常の直列的データ転送の場合それぞれの伝送さる
べきデータ語にて立ち上がり及び立ち下がり側縁が生じ
るようにするのである。その例としてはデータ語のため
のスタート及びストップビットが使用され事例がある。
データ語の誤った伝送を防止するため、データ伝送のた
めプロトコルにて簡単孔チェックサム検査が行われ得、
それにより誤ったデータ語が識別され、特別手段により
破棄される。誤ったデータ語は新たに要求される。
最悪の場合当該の伝送されたデータ語が誤って伝送され
得る。すべての後続するデータ語は再び適正に伝送され
る。それというのは回路は既に応答しており適正な結合
形式が入力信号の評価のため調整セッティングされてい
るからである。このことは次のようにして確保される、
即ち通常の直列的データ転送の場合それぞれの伝送さる
べきデータ語にて立ち上がり及び立ち下がり側縁が生じ
るようにするのである。その例としてはデータ語のため
のスタート及びストップビットが使用され事例がある。
データ語の誤った伝送を防止するため、データ伝送のた
めプロトコルにて簡単孔チェックサム検査が行われ得、
それにより誤ったデータ語が識別され、特別手段により
破棄される。誤ったデータ語は新たに要求される。
【００２９】本実施例は多様に変形可能及び拡大可能で
ある。例えば本発明を次ぎのように設計することも可能
である、即ち、複数のステーションが相互間でデータを
交換し得るように設計することも可能である。このため
に更なるハードウエア接続機構も可能である。更に２つ
の電子的制御機器間でデータ伝送を必ずしも行う必要は
ない。また１つの電子的制御装置と外付け（リロケーシ
ョン）回路例えば“インテリジェント”センサとの間で
データ伝送が行われることも可能である。その種適用例
は例えばエアバッグ制御装置と外付クラッシュセンサと
の間でのデータの伝送の際に可能になる。
ある。例えば本発明を次ぎのように設計することも可能
である、即ち、複数のステーションが相互間でデータを
交換し得るように設計することも可能である。このため
に更なるハードウエア接続機構も可能である。更に２つ
の電子的制御機器間でデータ伝送を必ずしも行う必要は
ない。また１つの電子的制御装置と外付け（リロケーシ
ョン）回路例えば“インテリジェント”センサとの間で
データ伝送が行われることも可能である。その種適用例
は例えばエアバッグ制御装置と外付クラッシュセンサと
の間でのデータの伝送の際に可能になる。
【００３０】
【発明の効果】本発明によればバス線路における障害状
態を識別できるのみならずバス線路上で個別障害の生起
の際バス接続（路）を確保でき、本発明の装置により得
られる利点とするところはバス線路における障害状態を
識別できるのみならず、バス線路上で個別障害の生起の
際バス接続（路）を維持することにある。換言すれば個
別障害が起こってもデータが２線式線路ーバス接続
（路）を介して伝送され得ることである。個別障害とし
てはバス線路の断線、任意の電圧電位をへのバス線路の
うちの１つの短絡とか、バス線路相互間の短絡の謂であ
る。本発明の装置は次のように構成されている、即ち当
該の個別障害の１つが起こっても２線式バス線路を介し
てデータ伝送が行われ得ることである。それにより当該
装置は装置はフォールトトレラントに構成され、殊に車
両間で２つステーション間で安全上問題性のあるバス線
路に使用され得る。更に有利には当該装置は著しく迅速
に生起した障害に応動し、再びデータ伝送のために可用
になるように構成される。データ伝送のためバイト志向
（中心）のデータ伝送プロコトルが使用される場合には
生起した個別障害により最大限１つの伝送さ れたバイ
トの誤りが生じることにとどまる。その後当該装置にお
ける回路が応答し、データ伝送は個別障害にも拘わらず
継続され得る。当該装置は回路的にフォールトトレラン
トに構成されているので、簡単なデータ伝送プロトコル
をデータ伝送のために使用し得る。例えばデータ保護の
ためには簡単なチェックサム検査を行いさえすれば事足
りる。
態を識別できるのみならずバス線路上で個別障害の生起
の際バス接続（路）を確保でき、本発明の装置により得
られる利点とするところはバス線路における障害状態を
識別できるのみならず、バス線路上で個別障害の生起の
際バス接続（路）を維持することにある。換言すれば個
別障害が起こってもデータが２線式線路ーバス接続
（路）を介して伝送され得ることである。個別障害とし
てはバス線路の断線、任意の電圧電位をへのバス線路の
うちの１つの短絡とか、バス線路相互間の短絡の謂であ
る。本発明の装置は次のように構成されている、即ち当
該の個別障害の１つが起こっても２線式バス線路を介し
てデータ伝送が行われ得ることである。それにより当該
装置は装置はフォールトトレラントに構成され、殊に車
両間で２つステーション間で安全上問題性のあるバス線
路に使用され得る。更に有利には当該装置は著しく迅速
に生起した障害に応動し、再びデータ伝送のために可用
になるように構成される。データ伝送のためバイト志向
（中心）のデータ伝送プロコトルが使用される場合には
生起した個別障害により最大限１つの伝送さ れたバイ
トの誤りが生じることにとどまる。その後当該装置にお
ける回路が応答し、データ伝送は個別障害にも拘わらず
継続され得る。当該装置は回路的にフォールトトレラン
トに構成されているので、簡単なデータ伝送プロトコル
をデータ伝送のために使用し得る。例えばデータ保護の
ためには簡単なチェックサム検査を行いさえすれば事足
りる。
【００３１】引用請求項にて特定された手段により、独
立形請求項にて規定された装置の発展形態２線式線路及
び改良が可能である。
立形請求項にて規定された装置の発展形態２線式線路及
び改良が可能である。
【００３２】
【表１】
【図１】本発明の装置の基本的ブロック接続図である。
【図２】送信部、受信部を有する本発明の装置のバス結
合回路の回路図である。
合回路の回路図である。
【図３】バス結合回路の受信部の可能な評価回路の接続
図である。
図である。
【図４】バス線路の正常動作、両バス線路相互間の短
絡、１つのバス線路のアースへの短絡の場合における信
号レベルの状態を示す特性図である。
絡、１つのバス線路のアースへの短絡の場合における信
号レベルの状態を示す特性図である。
【符号の説明】 １０ ＡＳＲ（駆動スリップ制御）−制御装置 １１ 機関出力−制御装置 １２ マイクロコンピュータ １３ バス結合回路 １４ 送信部 １５ 受信部 １６ 比較器 １７ 比較器 １８ 評価回路Ｊ
Claims (9)
- 【請求項１】 少なくとも２つのステーション間でのデ
ータの直列伝送装置であって、上記ステーションは２線
式線路を介して相互に接続されており、ここで送信動作
モード向けに設計構成された各ステーションは少なくと
も１つの送信部を有するバス結合回路を備え、そして受
信動作モードに設計構成された各ステーションは少なく
とも１つの受信部を有するバス結合回路を備え、ここで
各加入者にてバス結合回路を操作するマイクロコンピュ
ータが設けられており、ここにおいて送信部は少なくと
も２つのドライバ回路を有し該ドライバ回路はそれぞれ
２線式線路の１つの線路と接続可能であり、また、デー
タ伝送の際、相補的信号をバス線路に加えるように構成
され、ここで、上記受信部は各バス線路に対して比較器
を有し、該比較器はそれの一方の入力側にて２線式線路
の１つの線路に接続可能であり、それの他方の（第２
の）入力側には基準電位が供給され、ここで、比較器の
出力信号は評価回路により評価されるように構成されて
いる装置において、各ドライバ回路(Ｔ２，Ｔ３)とバス
線路(Ｓ+，Ｓ-)との間に抵抗回路網（Ｒ５，Ｒ７；；Ｒ
６，Ｒ４）が挿入接続されており、一方では基準電位は
所定のように選定され、且つ他方では抵抗回路網(Ｒ
５，Ｒ７；Ｒ６，Ｒ４)は所定のように構成されてお
り、ここで、誤りのない動作状態(モード)の場合に両比
較器（１６，１７）により伝送されるビット状態に応じ
て切換信号が送出されるように、また更に任意の電圧電
位への２線式線路の線路（Ｓ+，Ｓ-）の線路のうちの１
つの短絡の際、又は２線式線路の線路（Ｓ+，Ｓ-）相互
間の短絡の際、比較器（１６，１７）のうちの１つによ
り、伝送されたビット状態に依存して切換信号が送出さ
れ、他の比較器（１６，１７）は両切換状態のうちの１
つにとどまるように上記基準電位の所定の選定及び抵抗
回路網の所定の構成がなされていることを特徴とする少
なくとも２つのステーション間でのデータの直列伝送装
置。 - 【請求項２】 ドライバ回路（Ｔ３）は第１抵抗（Ｒ
６）を介して第１線路（Ｓ-）に接続されており、ドラ
イバ回路（Ｔ２）は第２抵抗（Ｒ５）を介して第２線路
（Ｓ+）に接続されており、第１線路（Ｓ-）は第３抵抗
（Ｒ４）を介して第１の給電電位（ＵＳＴ）に接続され
ており、第２線路（Ｓ+）は第４抵抗（Ｒ４）を介して
第２給電電位（アース）に接続されており、第１抵抗
（Ｒ６）及び第２抵抗（Ｒ５）は第４抵抗（Ｒ７）及び
第３抵抗（Ｒ４）と同じ抵抗比を有し、ここで、当該抵
抗比は１とは異なるものである請求項１記載の装置。 - 【請求項３】 ドライバ回路（Ｔ３，Ｔ２）は１つの共
通の端子（ＴＸＤ）を介して可制御である請求項１又は
２記載の装置。 - 【請求項４】 第１基準電位は２つの可能なビット状態
１，０の伝送のため線路（Ｓ+，Ｓ-）相互間の短絡の際
生じる電圧電位間の中央のところにセッティングされる
請求項１から３までのうちいずれか１項記載の装置。 - 【請求項５】 評価回路（１８）は比較器（１６，１
７）の切換信号をロジックアンド結合又はオア結合する
手段を有する請求項１から４までのうちいずれか１項記
載の装置。 - 【請求項６】 ロジックアンド結合アンド及びオア結合
の選択がロジックゲート（３１，３２，３４，３５，３
６，３８）を用いて、伝送された信号により行われ、そ
して、その都度の選択結果が、双安定切換素子（３３）
にて記憶され、ここで、その都度双安定切換素子の１つ
の状態が２つの可能な選択結果のうちの１つの所定のも
のに相応する請求項５記載の装置。 - 【請求項７】 評価回路（１８）には２線式線路
（Ｓ+，Ｓ-）にて誤り状態を識別して誤り（エラー）信
号をマイクロコンピュータ（１２）にて送出する手段が
設けられている請求項１から６までのうちいずれか１項
記載の装置。 - 【請求項８】 ２線式線路にてエラー状態の識別のため
の手段としてロジックエクスクルーシブオアゲート（３
０）が比較器（１６，１７）の出力線路に接続されてい
る請求項７記載の装置。 - 【請求項９】 ロジックエクスクルーシブオアゲート
（３０）の出力側における過渡的パルスを抑圧するため
のロジックエクスクルーシブオアゲート（３０）にＬＰ
Ｆが後置接続されている請求項８記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4403899A DE4403899B4 (de) | 1994-02-08 | 1994-02-08 | Vorrichtung zur seriellen Übertragung von Daten zwischen mindestens zwei Stationen |
| DE4403899.2 | 1994-02-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07235942A true JPH07235942A (ja) | 1995-09-05 |
| JP3631791B2 JP3631791B2 (ja) | 2005-03-23 |
Family
ID=6509761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01958995A Expired - Lifetime JP3631791B2 (ja) | 1994-02-08 | 1995-02-07 | 少なくとも２つのステーション間でのデータの直列伝送装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5696777A (ja) |
| JP (1) | JP3631791B2 (ja) |
| DE (1) | DE4403899B4 (ja) |
| FR (1) | FR2716060B1 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19519130A1 (de) * | 1995-05-30 | 1996-12-05 | Pars Passive Rueckhaltesysteme | Passives Rückhaltesystem für Kraftfahrzeuge und Airbag-Modul als Rückhaltekomponente |
| US7527288B2 (en) * | 1995-06-07 | 2009-05-05 | Automotive Technologies International, Inc. | Vehicle with crash sensor coupled to data bus |
| KR100200217B1 (ko) * | 1996-10-30 | 1999-06-15 | 윤종용 | 오동작을 방지할 수 있는 다기능 일체형 복합전자제품 및 오동작 방지방법 |
| US5914971A (en) * | 1997-04-22 | 1999-06-22 | Square D Company | Data error detector for bit, byte or word oriented networks |
| DE19726538C1 (de) * | 1997-06-23 | 1998-10-01 | Daimler Benz Ag | Verfahren und Schaltungsanordnung zur Überprüfung von Leitungsfehlern in einem Zweidraht-Bus-System |
| DE59812415D1 (de) * | 1997-11-19 | 2005-01-27 | Menico Ag Uster | Serieller daten- und steuer-bus mit versorgungsspannung |
| US6098095A (en) * | 1998-02-26 | 2000-08-01 | Tektronix, Inc. | Instrument communication through signal jacks |
| DE19813952C1 (de) * | 1998-03-28 | 1999-11-04 | Telefunken Microelectron | Signalisierungsendstufe zur Erzeugung digitaler Spannungssignale auf einem Bussystem |
| US6046511A (en) * | 1998-05-08 | 2000-04-04 | Delco Electronics Corporation | Fault tolerant power supply and bus topology for a distributed architecture supplemental restraint system |
| DE19836412C2 (de) * | 1998-08-12 | 2000-05-31 | Stefan Craemer | Übertragungssystem für Digitalsignale |
| DE19857154C1 (de) * | 1998-12-11 | 2000-03-16 | Daimler Chrysler Ag | Verfahren zur Datenübertragung |
| DE19906932B4 (de) * | 1999-02-19 | 2010-04-22 | Abb Ag | Binäreingabegerät |
| DE19916635C1 (de) * | 1999-04-13 | 2001-01-25 | Siemens Ag | Verfahren und Vorrichtung zum Übertragen eines Sendesignals über eine zweiadrige Leitung |
| ATE343819T1 (de) * | 1999-04-26 | 2006-11-15 | Feller Ag | Bussignalempfangseinheit für einen 2-draht-bus sowie installationsverfahren für einen 2-draht- bus |
| DE59914303D1 (de) * | 1999-05-07 | 2007-05-31 | Siemens Ag | Datenübertragungssystem, insbesondere in einem Kraftfahrzeug, und Datenübertragungsverfahren |
| US7103125B1 (en) * | 2001-05-16 | 2006-09-05 | Lexmark International, Inc. | Method and apparatus for effecting synchronous pulse generation for use in serial communications |
| US7139344B2 (en) * | 2001-05-16 | 2006-11-21 | Lexmark International, Inc. | Method and apparatus for effecting synchronous pulse generation for use in variable speed serial communications |
| US6836127B2 (en) * | 2001-07-27 | 2004-12-28 | Hewlett-Packard Development Company, L.P. | Dual switching reference voltages |
| US7148723B2 (en) * | 2002-01-30 | 2006-12-12 | Caterpillar Inc | Common controller area network interface |
| JP3952830B2 (ja) * | 2002-04-10 | 2007-08-01 | 株式会社デンソー | 通信システム |
| US7426348B2 (en) * | 2003-01-15 | 2008-09-16 | Avago Technologies Fiber Ip Pte Ltd | Calibrating an optical transceiver via adaptive testing |
| JP4306472B2 (ja) * | 2004-01-28 | 2009-08-05 | 株式会社デンソー | 短絡検出回路装置 |
| KR100837270B1 (ko) * | 2006-06-07 | 2008-06-11 | 삼성전자주식회사 | 스마트 카드 및 그것의 데이터 보안 방법 |
| US7595644B2 (en) * | 2007-08-14 | 2009-09-29 | Texas Instruments Incorporated | Power-over-ethernet isolation loss detector |
| US9172235B2 (en) | 2013-06-03 | 2015-10-27 | Infineon Technologies Ag | Shutdown protection for bus line drivers |
| US9417983B2 (en) * | 2013-06-03 | 2016-08-16 | Infineon Technologies Ag | Over-current detection for bus line drivers |
| TWI575893B (zh) * | 2014-09-09 | 2017-03-21 | 聯詠科技股份有限公司 | 傳送接收器及其運作方法 |
| CN105406880B (zh) * | 2014-09-15 | 2018-09-14 | 联咏科技股份有限公司 | 传送接收器及其运作方法 |
| DE102017222799A1 (de) * | 2017-12-14 | 2019-06-19 | Continental Teves Ag & Co. Ohg | Vorrichtung zur Überwachung, Verfahren zum Überwachen und Verwendung |
| EP4283934A1 (en) * | 2022-05-27 | 2023-11-29 | NXP USA, Inc. | Transmitter and method for the transmitter |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3634665A (en) * | 1969-06-30 | 1972-01-11 | Ibm | System use of self-testing checking circuits |
| US3825682A (en) * | 1973-06-27 | 1974-07-23 | Rca Corp | Balanced line driver, line receiver system |
| DE3342763C2 (de) * | 1983-11-25 | 1985-11-28 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum Überwachen von symmetrischen Leitungen |
| US4638482A (en) * | 1984-12-24 | 1987-01-20 | International Business Machines Corporation | Random logic error detecting system for differential logic networks |
| US4782300A (en) * | 1986-03-03 | 1988-11-01 | International Business Machines Corporation | Differential transceiver with line integrity detection |
| DE3700284A1 (de) * | 1986-12-12 | 1988-06-23 | Siemens Ag | Sende-empfangs-einrichtung fuer ein busleitungssystem |
| DE3826774A1 (de) * | 1988-08-06 | 1990-02-08 | Bosch Gmbh Robert | Netzwerkschnittstelle |
| US5216674A (en) * | 1989-02-17 | 1993-06-01 | Robert Bosch Gmbh | Method of and device for bringing a network interface out of a sleep mode into a wake-up state |
| DE3926885A1 (de) * | 1989-08-16 | 1991-02-21 | Philips Patentverwaltung | Datenuebertragungsanordnung |
| FR2654564B1 (fr) * | 1989-11-10 | 1992-01-17 | Renault | Interface de ligne pour un reseau de transmission d'informations. |
| US5124990A (en) * | 1990-05-08 | 1992-06-23 | Caterpillar Inc. | Diagnostic hardware for serial datalink |
| EP0506237B1 (en) * | 1991-02-26 | 1999-07-07 | Denso Corporation | A communication apparatus with fault tolerance |
| JP3133490B2 (ja) * | 1991-08-27 | 2001-02-05 | 古河電気工業株式会社 | 多重伝送装置 |
| GB9203587D0 (en) * | 1992-02-20 | 1992-04-08 | Motorola Inc | Bus format detector |
-
1994
- 1994-02-08 DE DE4403899A patent/DE4403899B4/de not_active Expired - Lifetime
-
1995
- 1995-01-10 FR FR9500214A patent/FR2716060B1/fr not_active Expired - Lifetime
- 1995-01-26 US US08/378,422 patent/US5696777A/en not_active Expired - Lifetime
- 1995-02-07 JP JP01958995A patent/JP3631791B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE4403899B4 (de) | 2007-12-13 |
| US5696777A (en) | 1997-12-09 |
| DE4403899A1 (de) | 1995-08-10 |
| FR2716060B1 (fr) | 1997-09-05 |
| JP3631791B2 (ja) | 2005-03-23 |
| FR2716060A1 (fr) | 1995-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3631791B2 (ja) | 少なくとも２つのステーション間でのデータの直列伝送装置 | |
| JP2752487B2 (ja) | ネツトワークインターフエース | |
| US4782300A (en) | Differential transceiver with line integrity detection | |
| JP3475230B2 (ja) | ネットワークインターフェース | |
| US20040043739A1 (en) | Controller area network transceiver having capacitive balancing circuit for improved receiver common-mode refection | |
| US20040158781A1 (en) | Method for determining line faults in a bus system and bus system | |
| KR20000005107A (ko) | 데이터 전송을 위한 버스 시스템 | |
| EP0337762B1 (en) | Communication system equipped with an AC coupling receiver circuit | |
| CN110892681B (zh) | 发送/接收装置、总线***及识别短路的方法 | |
| US11372796B2 (en) | Bus subscriber and method for operating a bus subscriber | |
| US11095475B2 (en) | Communication failure detection device | |
| JPH0410828A (ja) | 多重伝送方式 | |
| US6654351B1 (en) | Configurable multi-protocol vehicle communication circuit and method | |
| JPH029493B2 (ja) | ||
| US6493401B1 (en) | Receiving circuit and method for a controlled area network system | |
| US5761463A (en) | Method and apparatus for logic network interfacing with automatic receiver node and transmit node selection capability | |
| JP2008512885A (ja) | 信号伝送装置 | |
| US6744810B1 (en) | Signal repeater for voltage intolerant components used in a serial data line | |
| JP4968169B2 (ja) | 通信システム及び通信方法 | |
| CN114168514A (zh) | 一种通讯隔离电路及装置 | |
| US20210406138A1 (en) | Can transceiver | |
| CN109495463B (zh) | 一种链路宽度协商方法、装置及计算机可读存储介质 | |
| US7779196B2 (en) | Interface between busses of different physical layers | |
| US20240163141A1 (en) | Semiconductor device and communication system | |
| JP3106827B2 (ja) | 多重通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |