JP3615205B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3615205B2 JP3615205B2 JP2002191632A JP2002191632A JP3615205B2 JP 3615205 B2 JP3615205 B2 JP 3615205B2 JP 2002191632 A JP2002191632 A JP 2002191632A JP 2002191632 A JP2002191632 A JP 2002191632A JP 3615205 B2 JP3615205 B2 JP 3615205B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- dielectric constant
- wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及び半導体装置の製造方法に係り、特に、比誘電率２．５未満の低誘電率絶縁材料を層間絶縁膜に用いた埋め込み配線構造を有する半導体装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ＵＬＳＩの高密度化に伴なって配線の伝播遅延が問題となりつつあり、この問題を解決するため、層間絶縁膜の低誘電率化、及び配線材料の低抵抗化が進められている。層間絶縁膜の低誘電率化は、比誘電率が２．５未満の低誘電率絶縁材料を用いることにより達成することができ、また配線材料の低抵抗化を図るためには、銅配線が注目されている。
【０００３】
銅配線は、配線材料の低抵抗化には有利なものの微細加工が非常に難しいため、銅配線を用いた多層配線構造を形成する場合には、一般にダマシン法が用いられている。ダマシン法においては、まず層間絶縁膜を形成して、所望される配線と同一の幅の溝を設け、その溝に配線材料を埋め込む。次いで、Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ（ＣＭＰ）法により余分な金属を層間絶縁膜表面から取り除くことによって、多層配線構造が形成される。
【０００４】
ここで、層間絶縁膜として機械的強度の小さい低誘電率絶縁材料を用いる場合には、ドライエッチング（プラズマ）耐性、ＣＭＰ耐性などを高めるために、機械的強度のより大きな絶縁材料を低誘電率絶縁材料上にキャップ層として積層して用いることがある。すなわち、低誘電率絶縁膜とキャップ絶縁膜との積層構造の層間絶縁膜に対し配線溝を設けた後に、配線材料を埋め込み、ＣＭＰ処理を施して埋め込み配線が形成される（例えば特開２００１−３５８２１８号）。しかしながら、ＣＭＰ処理や熱処理などの際に、低誘電率絶縁膜とキャップ絶縁膜との界面で剥離が生じることがあり、半導体装置の信頼性の低下を引き起こしていた。
【０００５】
【発明が解決しようとする課題】
上述した通り、低誘電率絶縁材料を用いた層間絶縁膜に配線材料を埋め込んで埋め込み配線を形成する際に、従来の半導体装置では積層構造の層間絶縁膜の剥離が生じることがあった。従って、こうした層間絶縁膜の低誘電率化による高性能化を図った半導体装置において、積層構造の層間絶縁膜に生じる剥離を防止して信頼性を向上することが求められていた。
【０００６】
本発明はこのような事情に鑑みてなされたものであり、低誘電率絶縁材料を用いた層間絶縁膜において、剥離など生じることなく埋め込み配線の形成された高性能な半導体装置を提供することをその目的としている。さらに本発明の別の目的は、低誘電率絶縁材料を用いた層間絶縁膜への埋め込み配線の形成に当って、積層構造の層間絶縁膜の剥離を回避できる信頼性の高い半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するためになされた本発明の一態様は、半導体基板上に形成され、比誘電率２．５未満の第１の絶縁膜及びこの第１の絶縁膜を被覆する比誘電率が第１の絶縁膜より大きい第２の絶縁膜を有する層間絶縁膜と、この層間絶縁膜内に埋め込み形成された配線とを具備する半導体装置であって、前記第１の絶縁膜の上面に凹部が加工形成され、前記第２の絶縁膜の底面が前記第１の絶縁膜の凹部に嵌合してなることを特徴とする。
【０００８】
また本発明の別の態様では、半導体基板上に比誘電率２．５未満の第１の絶縁膜を形成する工程と、この第１の絶縁膜の表面に凹部を加工形成する工程と、前記凹部が形成された第１の絶縁膜上に比誘電率が第１の絶縁膜より大きい第２の絶縁膜を堆積する工程と、これら第１及び第２の絶縁膜に配線埋め込み用の溝を形成する工程と、前記溝を埋め込むように前記第２の絶縁膜上に配線材料を堆積する工程と、前記配線材料を研磨することで配線材料を前記溝内に選択的に残置させて埋め込み配線を形成する工程とを具備することを特徴とする半導体装置の製造方法が提供される。
【０００９】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を詳細に説明する。
【００１０】
図１は、本発明の第１実施形態の半導体装置の縦断面図である。図１には、半導体基板上に形成された（ｎ−１）層から（ｎ＋１）層（ｎは２以上の正数）までの多層配線構造が示されている。
【００１１】
すなわち、図示しない素子などが形成された半導体基板１０上に、（ｎ−１）層層間絶縁膜１１が３００ｎｍの厚さで形成され、この層間絶縁膜１１に２０ｎｍの厚さのバリアメタル層１２を有する（ｎ−１）層の配線１３が２００ｎｍの厚さで埋め込み形成されている。なお特に図示していないが、配線１３はプラグを介して半導体基板１０の素子などと電気的に接続されてもよい。
【００１２】
ここで層間絶縁膜１１には、比誘電率２．５未満の低誘電率絶縁材料、比誘電率２．５以上の絶縁材料のいずれを用いることもできる。また、比誘電率２．５未満の低誘電率絶縁材料上に、比誘電率のより大きな絶縁材料がキャップ層として設けられた積層構造の層間絶縁膜であってもよい。これら比誘電率２．５未満の低誘電率絶縁材料や、比誘電率のより大きな絶縁材料については後述する。
【００１３】
またここでのバリアメタル層１２は、Ｔａ、Ｔｉ、Ｎｂや、さらにはこれらの合金、化合物の単層膜あるいは積層膜で形成することができる。一方配線１３については、Ｃｕ、Ａｌ、Ｗやこれらの合金を用いることが可能である。
【００１４】
このような配線１３が埋め込まれた層間絶縁膜１１の上には、配線１３の拡散防止膜１４が５０ｎｍの厚さで形成されている。ここで拡散防止膜１４には、例えばＳｉＮ、ＳｉＣ、ＳｉＣＮなどを用いることができる。
【００１５】
拡散防止膜１４上には、比誘電率２．５未満の低誘電率絶縁材料からなる２００ｎｍの厚さの低誘電率絶縁膜１５、及び比誘電率のより大きな絶縁材料からなる１００ｎｍの厚さのキャップ絶縁膜１６の積層構造を有するｎ層層間絶縁膜が形成されている。このような層間絶縁膜において、低誘電率絶縁膜１５には実質的に矩形の開口面を有し、開口径が０．１μｍで０．２μｍピッチの多数の凹部１７が拡散防止膜１４に達する深さで加工形成され、これら凹部１７内をキャップ絶縁膜１６が上方から埋めることで、キャップ絶縁膜１６の底面が凹部１７に嵌合している。さらにこの積層構造の層間絶縁膜には、２０ｎｍの厚さのバリアメタル層１８を有するｎ層の配線１９が２００ｎｍの厚さで埋め込み形成されている。なお、上述した（ｎ−１）層の配線１３とｎ層の配線１９とは、ビアプラグを介して電気的に接続されていてもよい。
【００１６】
すなわち図１に示す半導体装置では、キャップ絶縁膜１６の底面が低誘電率絶縁膜１５の凹部１７に嵌合することで、低誘電率絶縁膜１５とキャップ絶縁膜１６との密着強度がアンカー効果に基づき向上している。このときキャップ絶縁膜１６は、低誘電率絶縁膜１５の凹部１７の深さ方向に１０ｎｍ以上嵌合すれば十分なアンカー効果を得ることができる。従って凹部１７は、１０ｎｍ以上の深さがあれば拡散防止膜１４に達する深さで形成されなくてもよいが、図１に示されるように凹部１７を深く形成し、その底部近傍がキャップ絶縁膜１６で埋め込まれず空間部１７’となる構造とすれば、ｎ層層間絶縁膜の低誘電率化に有利となる。
【００１７】
ここで凹部１７は、その開口面の径が０．０１μｍ以上０．４μｍ以下程度に設定されればよい。開口面の径が０．０１μｍ未満だと加工そのものが困難となるうえ、凹部１７内を上方からキャップ絶縁膜１６で埋めることでキャップ絶縁膜１６の底面を凹部１７に嵌合させることが難しく、０．４μｍを超えるとキャップ絶縁膜１６の上面に段差が生じるおそれがある。
【００１８】
なお凹部１７の開口面の形状は、特に上述したような矩形に限定されない。例えば、線幅が０．０１μｍ以上０．４μｍ以下程度のライン状とすることもできる。また、フォトリソグラフィ技術を利用したパターン形成時の光近接効果などに基づき、矩形の角部が丸みを帯びた形状であってもよいことは勿論である。
【００１９】
さらに凹部１７は、０．０２μｍ以上１００μｍ以下のピッチで形成されるとよい。この理由は、０．０２μｍ未満だと低誘電率絶縁膜１５の機械的強度が確保できなくなるおそれがあり、１００μｍを超えると低誘電率絶縁膜１５とキャップ絶縁膜１６との密着強度を十分に高めて、界面での剥離を抑えることが困難になるためである。
【００２０】
本発明の第１実施形態において、比誘電率２．５未満の低誘電率絶縁材料からなる低誘電率絶縁膜１５としては、例えばポリシロキサン、ハイドロジェンシロセスキオキサン、ポリメチルシロキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、多孔質シリカ膜などのポーラス膜で形成することができる。またキャップ絶縁膜１６には、ＳｉＯ、ＳｉＯＰ、ＳｉＯＦ、ＳｉＯＮ、ＳｉＣ、ＳｉＣＨ、ＳｉＣＮ、ＳｉＯＣ、ＳｉＯＣＨなどの比誘電率２．５以上の絶縁材料を用いることができる。
【００２１】
なおキャップ絶縁膜１６は、ｎ層層間絶縁膜の低誘電率化の観点から２００ｎｍ未満の厚さで形成されることが好ましい。ただし、低誘電率絶縁膜１５の小さな機械的強度を補ってｎ層層間絶縁膜のドライエッチング（プラズマ）耐性、ＣＭＰ耐性を十分高めることができるものであれば、キャップ絶縁膜１６として比誘電率２．５未満の絶縁材料を用いることもでき、その場合キャップ絶縁膜１６の厚さを２００ｎｍ以上としてもよい。また、こうしたｎ層層間絶縁膜中に形成されるバリアメタル層１８と配線１９については、（ｎ−１）層の場合と同様にそれぞれ、Ｔａ、Ｔｉ、Ｎｂや、さらにはこれらの合金、化合物の単層膜あるいは積層膜、及びＣｕ、Ａｌ、Ｗやこれらの合金を用いることが可能である。
【００２２】
さらに、配線１９が埋め込まれた積層構造の層間絶縁膜の上には、例えばＳｉＮ、ＳｉＣ、ＳｉＣＮなどからなる配線１９の拡散防止膜２０が５０ｎｍの厚さで形成されている。拡散防止膜２０上には、（ｎ＋１）層層間絶縁膜２１が３００ｎｍの厚さで形成され、この層間絶縁膜２１に、２０ｎｍの厚さのバリアメタル層２２を有する（ｎ＋１）層の配線２３が２００ｎｍの厚さで埋め込み形成されている。
【００２３】
これら（ｎ＋１）層の層間絶縁膜２１やバリアメタル層２２を有する配線２３についても、それぞれ（ｎ−１）層の層間絶縁膜１１及びバリアメタル層１２を有する配線１３と同様の材料を用いることができる。なお、（ｎ＋１）層の配線２３とｎ層の配線１９とは、ビアプラグを介して電気的に接続されていてもよい。
【００２４】
次に、上述したような本発明の第１実施形態の半導体装置の製造方法について説明する。図２は、図１に示す半導体装置の製造工程断面図である。
【００２５】
まず、図２（ａ）に示すように、図示しない素子などが形成された半導体基板１０上に、（ｎ−１）層層間絶縁膜１１を３００ｎｍ塗布法により成膜し、この層間絶縁膜１１に、Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ（ＲＩＥ）法により図示しない接続孔と深さ２００ｎｍの配線溝を形成した。次いで、これら接続孔及び配線溝内に、バリアメタル層１２としてＴａＮ／Ｔａをスパッタリング法により形成し、さらにＣｕをスパッタリング法及びめっき法により埋め込んだ。
【００２６】
続いて、接続孔及び配線溝外にある層間絶縁膜１１上の余分な金属部分をＣＭＰ法により取り除き、配線１３を得た。すなわち、ＣＭＰスラリーとしてまずＣＭＳ７３０３／７３０４（ＪＳＲ社製）を使用して、層間絶縁膜１１上の余分なＣｕを除去し（１ｓｔポリッシュ）、この後ＣＭＳ８３０１（ＪＳＲ社製）を使用して、層間絶縁膜１１上の余分なＴａＮ／Ｔａを除去した（２ｎｄポリッシュ）。なお、ここでの具体的な研磨条件は以下の通りである。
【００２７】
１ｓｔポリッシュの研磨条件
スラリー流量：２５０ｃｃ／ｍｉｎ
研磨パッド：ＩＣ１０００（ＲＯＤＥＬ社製）
荷重：３００ｇ／ｃｍ２
キャリア及びテーブルの回転数：ともに１００ｒｐｍ
研磨時間：２分
２ｎｄポリッシュの研磨条件
スラリー流量：２００ｃｃ／ｍｉｎ
研磨パッド：ＩＣ１０００（ＲＯＤＥＬ社製）
荷重：３００ｇ／ｃｍ２
キャリア及びテーブルの回転数：ともに１００ｒｐｍ
研磨時間：１分
次に図２（ｂ）に示される通り、配線１３が埋め込まれた層間絶縁膜１１上に、拡散防止膜１４としてＳｉＣ膜をＣＶＤ法により５０ｎｍ成膜し、続いて拡散防止膜１４上に、低誘電率絶縁膜１５を２００ｎｍ形成した。具体的には、半導体基板１０を載置したステージを室温下回転数２５００ｒｐｍで回転させながら、メチルシロキサンの溶液を拡散防止膜１４上に塗布し、大気中８０℃で１分、さらに２００℃で１分と段階的に加熱して溶液中の溶媒を揮発させた後、窒素雰囲気中４００℃で３０分間加熱して脱水縮合させ、低誘電率絶縁膜１５としてのポリメチルシロキサン膜（比誘電率２．４）を得た。
【００２８】
次いで、低誘電率絶縁膜１５上に図示しないレジストパターンを形成し、このレジストパターンをマスクとしたＲＩＥ法により、低誘電率絶縁膜１５に開口径０．１μｍの多数の凹部１７を加工した。エッチングガスとしては、Ｃ４Ｆ８／ＣＯ／Ａｒ／Ｏ２混合ガス系を使用し、凹部１７の底に拡散防止膜１４が露出した時点でエッチングを停止した。
【００２９】
なおここでは、開口径０．１μｍの凹部１７を０．２μｍのピッチで形成したが、凹部１７の開口パターンはこれに限定されるものではない。例えば、凹部１７の開口面の総面積が低誘電率絶縁膜１５の表面積の０．０００１％以上５０％以下となる範囲内で、望ましくはパターン設計を簡便化できるような規則的な配列で形成すればよい。何となれば、開口面の総面積が０．０００１％未満だと、キャップ絶縁膜を低誘電率絶縁膜１５の凹部１７に嵌合させてもアンカー効果に基づく密着強度の向上は小さく、逆に５０％を超えると、低誘電率絶縁膜１５の機械的強度が確保できなくなるおそれが生じることによる。
【００３０】
続いて図２（ｃ）に示される通り、凹部１７を形成した低誘電率絶縁膜１５上に、キャップ絶縁膜１６としてＳｉＣ膜（比誘電率２．９）をＣＶＤ法により１００ｎｍ成膜した。このときＳｉＣ膜は、凹部１７の底面部近傍に空間部１７’を残しつつ、凹部１７の開口面付近を埋めるように形成されていた。なおここで、低誘電率絶縁膜１５とキャップ絶縁膜１６との密着強度を十分に高めるうえでは、キャップ絶縁膜１６の下面が凹部１７の開口面下で凹部１７の内壁面と深さ方向に１０ｎｍ以上連続的に接触するように、少なくとも凹部１７の開口面付近をキャップ絶縁膜１６で埋めることが望ましい。
【００３１】
次に図２（ｄ）に示すように、こうして形成した低誘電率絶縁膜１５とキャップ絶縁膜１６の積層構造を有するｎ層層間絶縁膜に対し、ＲＩＥ法により接続孔と深さ２００ｎｍの配線溝を形成した。次いで、接続孔下の拡散防止膜１４をＲＩＥ法により除去したうえで、（ｎ−１）層層間絶縁膜１１に（ｎ−１）層の配線１３を形成したのと同様の方法により、これら接続孔と配線溝内をバリアメタル層１８としてのＴａＮ／Ｔａを介してＣｕで埋め込み、余分な金属部分をＣＭＰ法により取り除いて、ｎ層の配線１９を形成した。
【００３２】
さらに、ｎ層の配線１９及びキャップ絶縁膜１６上に、拡散防止膜２０としてＳｉＣ膜をＣＶＤ法により５０ｎｍ、（ｎ＋１）層層間絶縁膜２１を塗布法により３００ｎｍ成膜した。続いて、層間絶縁膜２１にＲＩＥ法により接続孔と深さ２００ｎｍの配線溝を形成し、接続孔下の拡散防止膜２０をＲＩＥ法により除去したうえで、（ｎ−１）層層間絶縁膜１１に（ｎ−１）層の配線１３を形成したのと同様の方法により、これら接続孔と配線溝内をバリアメタル層２２としてのＴａＮ／Ｔａを介してＣｕで埋め込み、余分な金属部分をＣＭＰ法により取り除いて（ｎ＋１）層の配線２３を形成し、図１に示される多層配線構造を得た。この後は、特に図示しないが、全面を図示しない拡散防止膜及び絶縁膜で被覆し、パッド形成などを行なうことで半導体装置を完成させた。
【００３３】
上述したような本発明の第１実施形態の半導体装置の製造工程において、ＣＭＰ法によりｎ層の配線１９を形成した際に、低誘電率絶縁膜１５とキャップ絶縁膜１６との界面での剥離は全く発生しなかった。また、ＣＭＰ法により（ｎ＋１）層の配線２３を形成した際にも、低誘電率絶縁膜１５とキャップ絶縁膜１６との界面での剥離の発生は、同様に確認されなかった。一方、低誘電率絶縁膜１５に凹部１７を形成しないことを除いて全く同様に半導体装置を製造した場合は、ＣＭＰ法によるｎ層、（ｎ＋１）層の配線形成の際、ｎ層の配線が１００μｍ×１００μｍ以上の範囲にわたって存在しないフィールド領域で、低誘電率絶縁膜とキャップ絶縁膜との界面での剥離が観察された。
【００３４】
すなわち本発明の第１実施形態では、低誘電率絶縁膜及びキャップ絶縁膜の積層構造を有するｎ層層間絶縁膜において、ｎ層の配線が広範囲にわたって存在しないフィールド領域でも、低誘電率絶縁膜とキャップ絶縁膜との界面での剥離を防止して信頼性を高めることができた。なお、ｎ層の配線が広範囲にわたって存在しないｎ層層間絶縁膜のフィールド領域にダミー配線を配することによっても、低誘電率絶縁膜とキャップ絶縁膜との界面での剥離が抑えられるが、この場合こうしたダミー配線を介した配線間、配線層間の結合容量の増大を招くことになり、多層配線構造における配線の伝播遅延が懸念される。これに対し本発明の第１実施形態によると、配線間、配線層間の結合容量を殆ど増大させることなく、低誘電率絶縁膜とキャップ絶縁膜との界面での剥離の発生が抑制されるので、高性能で信頼性の高い半導体装置を得ることが可能となる。
【００３５】
さらに、本発明の第２実施形態の半導体装置の縦断面図を図３に示す。この第２実施形態の半導体装置は、凹部が形成された低誘電率絶縁膜に対し、キャップ絶縁膜が凹部内に空間部を残すことなく凹部の底面部まで埋めるように積層されている点で図１に示す半導体装置とは異なっており、それ以外は同様である。以下、図３において図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００３６】
図３に示す半導体装置においては、拡散防止膜１４に達する深さで低誘電率絶縁膜１５に加工形成された凹部１７に対し、この凹部１７と嵌合しているキャップ絶縁膜１６の底面が凹部１７の底面部まで到るように、凹部１７をキャップ絶縁膜１６が埋め込んでいる。ここで、凹部１７の底面部までキャップ絶縁膜１６を埋め込むには、例えば、キャップ絶縁膜１６を凹部１７内に流動させることが容易な塗布法により、低誘電率絶縁膜１５上にキャップ絶縁膜１６を成膜すればよい。なお凹部１７は、第１実施形態と同様に、１０ｎｍ以上の深さであれば拡散防止膜１４に達する深さで形成されなくてもよい。
【００３７】
本発明の第２実施形態の構造は、キャップ絶縁膜１６の下面と凹部１７の内壁面との接触面積が増大しているため、アンカー効果に基づいて低誘電率絶縁膜１５とキャップ絶縁膜１６との界面での密着強度を高めるうえで、特に有効である。一方で、低誘電率絶縁膜１５に形成された凹部１７が空間部を残すことなくキャップ絶縁膜１６で埋め込まれる分、配線間、配線層間の結合容量は多少増大するものの、例えばフィールド領域にダミー配線を配して層間絶縁膜の密着強度を高める場合などと比べても、こうした結合容量の増大を実用上問題がない程度に抑えることは十分可能である。
【００３８】
なお、低誘電率絶縁膜及びキャップ絶縁膜の積層構造を有する層間絶縁膜に対し、凹部を低誘電率絶縁膜の全面でなく、配線が広範囲にわたって存在しないフィールド領域に限って選択的に形成してもよい。この場合、たとえ第２実施形態のように、低誘電率絶縁膜に形成された凹部が空間部を残すことなくキャップ絶縁膜で埋め込まれたとしても、配線間、配線層間の結合容量による配線の伝播遅延が最も問題となり易い配線のパターン密度が高い領域では、低誘電率絶縁膜に凹部が形成されていないため、配線間、配線層間の結合容量の増大を回避することができる。
【００３９】
さらに本発明は、上述したような各実施形態に何ら限定されるものではない。例えば、第１、第２実施形態ではいずれもｎ層層間絶縁膜について、キャップ絶縁膜の底面を低誘電率絶縁膜の凹部と嵌合させた例を示したが、（ｎ−１）層層間絶縁膜あるいは（ｎ＋１）層層間絶縁膜やその他の任意の層間絶縁膜に対し、同様の低誘電率絶縁膜及びキャップ絶縁膜の積層構造を適用することが可能である。また、第１実施形態は低誘電率絶縁膜を塗布法、キャップ絶縁膜をＣＶＤ法により形成し、第２実施形態は低誘電率絶縁膜、キャップ絶縁膜とも塗布法により形成したが、低誘電率絶縁膜をＣＶＤ法により形成してもよく、その他本発明の主旨を逸脱しない範囲内で種々変形して実施することができる。
【００４０】
【発明の効果】
以上詳述したように本発明によれば、層間絶縁膜における剥離の発生などを回避しながら低誘電率絶縁材料を用いた層間絶縁膜に埋め込み配線を形成でき、高性能で信頼性の高い半導体装置の提供が可能となる。従って、特にシステムＬＳＩや高速ロジックＬＳＩに搭載される多層埋め込み配線構造を実現するうえで、非常に有効である。
【図面の簡単な説明】
【図１】本発明の第１実施形態の半導体装置の縦断面図。
【図２】図１に示す半導体装置の製造工程断面図。
【図３】本発明の第２実施形態の半導体装置の縦断面図。
【符号の説明】
１０…半導体基板、１１，２１…層間絶縁膜、１２，１８，２２…バリアメタル層、１３，１９，２３…配線、１４，２０…拡散防止膜、１５…低誘電率絶縁膜、１６…キャップ絶縁膜、１７…凹部、１７’ …空間部。
【発明の属する技術分野】
本発明は、半導体装置及び半導体装置の製造方法に係り、特に、比誘電率２．５未満の低誘電率絶縁材料を層間絶縁膜に用いた埋め込み配線構造を有する半導体装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ＵＬＳＩの高密度化に伴なって配線の伝播遅延が問題となりつつあり、この問題を解決するため、層間絶縁膜の低誘電率化、及び配線材料の低抵抗化が進められている。層間絶縁膜の低誘電率化は、比誘電率が２．５未満の低誘電率絶縁材料を用いることにより達成することができ、また配線材料の低抵抗化を図るためには、銅配線が注目されている。
【０００３】
銅配線は、配線材料の低抵抗化には有利なものの微細加工が非常に難しいため、銅配線を用いた多層配線構造を形成する場合には、一般にダマシン法が用いられている。ダマシン法においては、まず層間絶縁膜を形成して、所望される配線と同一の幅の溝を設け、その溝に配線材料を埋め込む。次いで、Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ（ＣＭＰ）法により余分な金属を層間絶縁膜表面から取り除くことによって、多層配線構造が形成される。
【０００４】
ここで、層間絶縁膜として機械的強度の小さい低誘電率絶縁材料を用いる場合には、ドライエッチング（プラズマ）耐性、ＣＭＰ耐性などを高めるために、機械的強度のより大きな絶縁材料を低誘電率絶縁材料上にキャップ層として積層して用いることがある。すなわち、低誘電率絶縁膜とキャップ絶縁膜との積層構造の層間絶縁膜に対し配線溝を設けた後に、配線材料を埋め込み、ＣＭＰ処理を施して埋め込み配線が形成される（例えば特開２００１−３５８２１８号）。しかしながら、ＣＭＰ処理や熱処理などの際に、低誘電率絶縁膜とキャップ絶縁膜との界面で剥離が生じることがあり、半導体装置の信頼性の低下を引き起こしていた。
【０００５】
【発明が解決しようとする課題】
上述した通り、低誘電率絶縁材料を用いた層間絶縁膜に配線材料を埋め込んで埋め込み配線を形成する際に、従来の半導体装置では積層構造の層間絶縁膜の剥離が生じることがあった。従って、こうした層間絶縁膜の低誘電率化による高性能化を図った半導体装置において、積層構造の層間絶縁膜に生じる剥離を防止して信頼性を向上することが求められていた。
【０００６】
本発明はこのような事情に鑑みてなされたものであり、低誘電率絶縁材料を用いた層間絶縁膜において、剥離など生じることなく埋め込み配線の形成された高性能な半導体装置を提供することをその目的としている。さらに本発明の別の目的は、低誘電率絶縁材料を用いた層間絶縁膜への埋め込み配線の形成に当って、積層構造の層間絶縁膜の剥離を回避できる信頼性の高い半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するためになされた本発明の一態様は、半導体基板上に形成され、比誘電率２．５未満の第１の絶縁膜及びこの第１の絶縁膜を被覆する比誘電率が第１の絶縁膜より大きい第２の絶縁膜を有する層間絶縁膜と、この層間絶縁膜内に埋め込み形成された配線とを具備する半導体装置であって、前記第１の絶縁膜の上面に凹部が加工形成され、前記第２の絶縁膜の底面が前記第１の絶縁膜の凹部に嵌合してなることを特徴とする。
【０００８】
また本発明の別の態様では、半導体基板上に比誘電率２．５未満の第１の絶縁膜を形成する工程と、この第１の絶縁膜の表面に凹部を加工形成する工程と、前記凹部が形成された第１の絶縁膜上に比誘電率が第１の絶縁膜より大きい第２の絶縁膜を堆積する工程と、これら第１及び第２の絶縁膜に配線埋め込み用の溝を形成する工程と、前記溝を埋め込むように前記第２の絶縁膜上に配線材料を堆積する工程と、前記配線材料を研磨することで配線材料を前記溝内に選択的に残置させて埋め込み配線を形成する工程とを具備することを特徴とする半導体装置の製造方法が提供される。
【０００９】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を詳細に説明する。
【００１０】
図１は、本発明の第１実施形態の半導体装置の縦断面図である。図１には、半導体基板上に形成された（ｎ−１）層から（ｎ＋１）層（ｎは２以上の正数）までの多層配線構造が示されている。
【００１１】
すなわち、図示しない素子などが形成された半導体基板１０上に、（ｎ−１）層層間絶縁膜１１が３００ｎｍの厚さで形成され、この層間絶縁膜１１に２０ｎｍの厚さのバリアメタル層１２を有する（ｎ−１）層の配線１３が２００ｎｍの厚さで埋め込み形成されている。なお特に図示していないが、配線１３はプラグを介して半導体基板１０の素子などと電気的に接続されてもよい。
【００１２】
ここで層間絶縁膜１１には、比誘電率２．５未満の低誘電率絶縁材料、比誘電率２．５以上の絶縁材料のいずれを用いることもできる。また、比誘電率２．５未満の低誘電率絶縁材料上に、比誘電率のより大きな絶縁材料がキャップ層として設けられた積層構造の層間絶縁膜であってもよい。これら比誘電率２．５未満の低誘電率絶縁材料や、比誘電率のより大きな絶縁材料については後述する。
【００１３】
またここでのバリアメタル層１２は、Ｔａ、Ｔｉ、Ｎｂや、さらにはこれらの合金、化合物の単層膜あるいは積層膜で形成することができる。一方配線１３については、Ｃｕ、Ａｌ、Ｗやこれらの合金を用いることが可能である。
【００１４】
このような配線１３が埋め込まれた層間絶縁膜１１の上には、配線１３の拡散防止膜１４が５０ｎｍの厚さで形成されている。ここで拡散防止膜１４には、例えばＳｉＮ、ＳｉＣ、ＳｉＣＮなどを用いることができる。
【００１５】
拡散防止膜１４上には、比誘電率２．５未満の低誘電率絶縁材料からなる２００ｎｍの厚さの低誘電率絶縁膜１５、及び比誘電率のより大きな絶縁材料からなる１００ｎｍの厚さのキャップ絶縁膜１６の積層構造を有するｎ層層間絶縁膜が形成されている。このような層間絶縁膜において、低誘電率絶縁膜１５には実質的に矩形の開口面を有し、開口径が０．１μｍで０．２μｍピッチの多数の凹部１７が拡散防止膜１４に達する深さで加工形成され、これら凹部１７内をキャップ絶縁膜１６が上方から埋めることで、キャップ絶縁膜１６の底面が凹部１７に嵌合している。さらにこの積層構造の層間絶縁膜には、２０ｎｍの厚さのバリアメタル層１８を有するｎ層の配線１９が２００ｎｍの厚さで埋め込み形成されている。なお、上述した（ｎ−１）層の配線１３とｎ層の配線１９とは、ビアプラグを介して電気的に接続されていてもよい。
【００１６】
すなわち図１に示す半導体装置では、キャップ絶縁膜１６の底面が低誘電率絶縁膜１５の凹部１７に嵌合することで、低誘電率絶縁膜１５とキャップ絶縁膜１６との密着強度がアンカー効果に基づき向上している。このときキャップ絶縁膜１６は、低誘電率絶縁膜１５の凹部１７の深さ方向に１０ｎｍ以上嵌合すれば十分なアンカー効果を得ることができる。従って凹部１７は、１０ｎｍ以上の深さがあれば拡散防止膜１４に達する深さで形成されなくてもよいが、図１に示されるように凹部１７を深く形成し、その底部近傍がキャップ絶縁膜１６で埋め込まれず空間部１７’となる構造とすれば、ｎ層層間絶縁膜の低誘電率化に有利となる。
【００１７】
ここで凹部１７は、その開口面の径が０．０１μｍ以上０．４μｍ以下程度に設定されればよい。開口面の径が０．０１μｍ未満だと加工そのものが困難となるうえ、凹部１７内を上方からキャップ絶縁膜１６で埋めることでキャップ絶縁膜１６の底面を凹部１７に嵌合させることが難しく、０．４μｍを超えるとキャップ絶縁膜１６の上面に段差が生じるおそれがある。
【００１８】
なお凹部１７の開口面の形状は、特に上述したような矩形に限定されない。例えば、線幅が０．０１μｍ以上０．４μｍ以下程度のライン状とすることもできる。また、フォトリソグラフィ技術を利用したパターン形成時の光近接効果などに基づき、矩形の角部が丸みを帯びた形状であってもよいことは勿論である。
【００１９】
さらに凹部１７は、０．０２μｍ以上１００μｍ以下のピッチで形成されるとよい。この理由は、０．０２μｍ未満だと低誘電率絶縁膜１５の機械的強度が確保できなくなるおそれがあり、１００μｍを超えると低誘電率絶縁膜１５とキャップ絶縁膜１６との密着強度を十分に高めて、界面での剥離を抑えることが困難になるためである。
【００２０】
本発明の第１実施形態において、比誘電率２．５未満の低誘電率絶縁材料からなる低誘電率絶縁膜１５としては、例えばポリシロキサン、ハイドロジェンシロセスキオキサン、ポリメチルシロキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、多孔質シリカ膜などのポーラス膜で形成することができる。またキャップ絶縁膜１６には、ＳｉＯ、ＳｉＯＰ、ＳｉＯＦ、ＳｉＯＮ、ＳｉＣ、ＳｉＣＨ、ＳｉＣＮ、ＳｉＯＣ、ＳｉＯＣＨなどの比誘電率２．５以上の絶縁材料を用いることができる。
【００２１】
なおキャップ絶縁膜１６は、ｎ層層間絶縁膜の低誘電率化の観点から２００ｎｍ未満の厚さで形成されることが好ましい。ただし、低誘電率絶縁膜１５の小さな機械的強度を補ってｎ層層間絶縁膜のドライエッチング（プラズマ）耐性、ＣＭＰ耐性を十分高めることができるものであれば、キャップ絶縁膜１６として比誘電率２．５未満の絶縁材料を用いることもでき、その場合キャップ絶縁膜１６の厚さを２００ｎｍ以上としてもよい。また、こうしたｎ層層間絶縁膜中に形成されるバリアメタル層１８と配線１９については、（ｎ−１）層の場合と同様にそれぞれ、Ｔａ、Ｔｉ、Ｎｂや、さらにはこれらの合金、化合物の単層膜あるいは積層膜、及びＣｕ、Ａｌ、Ｗやこれらの合金を用いることが可能である。
【００２２】
さらに、配線１９が埋め込まれた積層構造の層間絶縁膜の上には、例えばＳｉＮ、ＳｉＣ、ＳｉＣＮなどからなる配線１９の拡散防止膜２０が５０ｎｍの厚さで形成されている。拡散防止膜２０上には、（ｎ＋１）層層間絶縁膜２１が３００ｎｍの厚さで形成され、この層間絶縁膜２１に、２０ｎｍの厚さのバリアメタル層２２を有する（ｎ＋１）層の配線２３が２００ｎｍの厚さで埋め込み形成されている。
【００２３】
これら（ｎ＋１）層の層間絶縁膜２１やバリアメタル層２２を有する配線２３についても、それぞれ（ｎ−１）層の層間絶縁膜１１及びバリアメタル層１２を有する配線１３と同様の材料を用いることができる。なお、（ｎ＋１）層の配線２３とｎ層の配線１９とは、ビアプラグを介して電気的に接続されていてもよい。
【００２４】
次に、上述したような本発明の第１実施形態の半導体装置の製造方法について説明する。図２は、図１に示す半導体装置の製造工程断面図である。
【００２５】
まず、図２（ａ）に示すように、図示しない素子などが形成された半導体基板１０上に、（ｎ−１）層層間絶縁膜１１を３００ｎｍ塗布法により成膜し、この層間絶縁膜１１に、Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ（ＲＩＥ）法により図示しない接続孔と深さ２００ｎｍの配線溝を形成した。次いで、これら接続孔及び配線溝内に、バリアメタル層１２としてＴａＮ／Ｔａをスパッタリング法により形成し、さらにＣｕをスパッタリング法及びめっき法により埋め込んだ。
【００２６】
続いて、接続孔及び配線溝外にある層間絶縁膜１１上の余分な金属部分をＣＭＰ法により取り除き、配線１３を得た。すなわち、ＣＭＰスラリーとしてまずＣＭＳ７３０３／７３０４（ＪＳＲ社製）を使用して、層間絶縁膜１１上の余分なＣｕを除去し（１ｓｔポリッシュ）、この後ＣＭＳ８３０１（ＪＳＲ社製）を使用して、層間絶縁膜１１上の余分なＴａＮ／Ｔａを除去した（２ｎｄポリッシュ）。なお、ここでの具体的な研磨条件は以下の通りである。
【００２７】
１ｓｔポリッシュの研磨条件
スラリー流量：２５０ｃｃ／ｍｉｎ
研磨パッド：ＩＣ１０００（ＲＯＤＥＬ社製）
荷重：３００ｇ／ｃｍ２
キャリア及びテーブルの回転数：ともに１００ｒｐｍ
研磨時間：２分
２ｎｄポリッシュの研磨条件
スラリー流量：２００ｃｃ／ｍｉｎ
研磨パッド：ＩＣ１０００（ＲＯＤＥＬ社製）
荷重：３００ｇ／ｃｍ２
キャリア及びテーブルの回転数：ともに１００ｒｐｍ
研磨時間：１分
次に図２（ｂ）に示される通り、配線１３が埋め込まれた層間絶縁膜１１上に、拡散防止膜１４としてＳｉＣ膜をＣＶＤ法により５０ｎｍ成膜し、続いて拡散防止膜１４上に、低誘電率絶縁膜１５を２００ｎｍ形成した。具体的には、半導体基板１０を載置したステージを室温下回転数２５００ｒｐｍで回転させながら、メチルシロキサンの溶液を拡散防止膜１４上に塗布し、大気中８０℃で１分、さらに２００℃で１分と段階的に加熱して溶液中の溶媒を揮発させた後、窒素雰囲気中４００℃で３０分間加熱して脱水縮合させ、低誘電率絶縁膜１５としてのポリメチルシロキサン膜（比誘電率２．４）を得た。
【００２８】
次いで、低誘電率絶縁膜１５上に図示しないレジストパターンを形成し、このレジストパターンをマスクとしたＲＩＥ法により、低誘電率絶縁膜１５に開口径０．１μｍの多数の凹部１７を加工した。エッチングガスとしては、Ｃ４Ｆ８／ＣＯ／Ａｒ／Ｏ２混合ガス系を使用し、凹部１７の底に拡散防止膜１４が露出した時点でエッチングを停止した。
【００２９】
なおここでは、開口径０．１μｍの凹部１７を０．２μｍのピッチで形成したが、凹部１７の開口パターンはこれに限定されるものではない。例えば、凹部１７の開口面の総面積が低誘電率絶縁膜１５の表面積の０．０００１％以上５０％以下となる範囲内で、望ましくはパターン設計を簡便化できるような規則的な配列で形成すればよい。何となれば、開口面の総面積が０．０００１％未満だと、キャップ絶縁膜を低誘電率絶縁膜１５の凹部１７に嵌合させてもアンカー効果に基づく密着強度の向上は小さく、逆に５０％を超えると、低誘電率絶縁膜１５の機械的強度が確保できなくなるおそれが生じることによる。
【００３０】
続いて図２（ｃ）に示される通り、凹部１７を形成した低誘電率絶縁膜１５上に、キャップ絶縁膜１６としてＳｉＣ膜（比誘電率２．９）をＣＶＤ法により１００ｎｍ成膜した。このときＳｉＣ膜は、凹部１７の底面部近傍に空間部１７’を残しつつ、凹部１７の開口面付近を埋めるように形成されていた。なおここで、低誘電率絶縁膜１５とキャップ絶縁膜１６との密着強度を十分に高めるうえでは、キャップ絶縁膜１６の下面が凹部１７の開口面下で凹部１７の内壁面と深さ方向に１０ｎｍ以上連続的に接触するように、少なくとも凹部１７の開口面付近をキャップ絶縁膜１６で埋めることが望ましい。
【００３１】
次に図２（ｄ）に示すように、こうして形成した低誘電率絶縁膜１５とキャップ絶縁膜１６の積層構造を有するｎ層層間絶縁膜に対し、ＲＩＥ法により接続孔と深さ２００ｎｍの配線溝を形成した。次いで、接続孔下の拡散防止膜１４をＲＩＥ法により除去したうえで、（ｎ−１）層層間絶縁膜１１に（ｎ−１）層の配線１３を形成したのと同様の方法により、これら接続孔と配線溝内をバリアメタル層１８としてのＴａＮ／Ｔａを介してＣｕで埋め込み、余分な金属部分をＣＭＰ法により取り除いて、ｎ層の配線１９を形成した。
【００３２】
さらに、ｎ層の配線１９及びキャップ絶縁膜１６上に、拡散防止膜２０としてＳｉＣ膜をＣＶＤ法により５０ｎｍ、（ｎ＋１）層層間絶縁膜２１を塗布法により３００ｎｍ成膜した。続いて、層間絶縁膜２１にＲＩＥ法により接続孔と深さ２００ｎｍの配線溝を形成し、接続孔下の拡散防止膜２０をＲＩＥ法により除去したうえで、（ｎ−１）層層間絶縁膜１１に（ｎ−１）層の配線１３を形成したのと同様の方法により、これら接続孔と配線溝内をバリアメタル層２２としてのＴａＮ／Ｔａを介してＣｕで埋め込み、余分な金属部分をＣＭＰ法により取り除いて（ｎ＋１）層の配線２３を形成し、図１に示される多層配線構造を得た。この後は、特に図示しないが、全面を図示しない拡散防止膜及び絶縁膜で被覆し、パッド形成などを行なうことで半導体装置を完成させた。
【００３３】
上述したような本発明の第１実施形態の半導体装置の製造工程において、ＣＭＰ法によりｎ層の配線１９を形成した際に、低誘電率絶縁膜１５とキャップ絶縁膜１６との界面での剥離は全く発生しなかった。また、ＣＭＰ法により（ｎ＋１）層の配線２３を形成した際にも、低誘電率絶縁膜１５とキャップ絶縁膜１６との界面での剥離の発生は、同様に確認されなかった。一方、低誘電率絶縁膜１５に凹部１７を形成しないことを除いて全く同様に半導体装置を製造した場合は、ＣＭＰ法によるｎ層、（ｎ＋１）層の配線形成の際、ｎ層の配線が１００μｍ×１００μｍ以上の範囲にわたって存在しないフィールド領域で、低誘電率絶縁膜とキャップ絶縁膜との界面での剥離が観察された。
【００３４】
すなわち本発明の第１実施形態では、低誘電率絶縁膜及びキャップ絶縁膜の積層構造を有するｎ層層間絶縁膜において、ｎ層の配線が広範囲にわたって存在しないフィールド領域でも、低誘電率絶縁膜とキャップ絶縁膜との界面での剥離を防止して信頼性を高めることができた。なお、ｎ層の配線が広範囲にわたって存在しないｎ層層間絶縁膜のフィールド領域にダミー配線を配することによっても、低誘電率絶縁膜とキャップ絶縁膜との界面での剥離が抑えられるが、この場合こうしたダミー配線を介した配線間、配線層間の結合容量の増大を招くことになり、多層配線構造における配線の伝播遅延が懸念される。これに対し本発明の第１実施形態によると、配線間、配線層間の結合容量を殆ど増大させることなく、低誘電率絶縁膜とキャップ絶縁膜との界面での剥離の発生が抑制されるので、高性能で信頼性の高い半導体装置を得ることが可能となる。
【００３５】
さらに、本発明の第２実施形態の半導体装置の縦断面図を図３に示す。この第２実施形態の半導体装置は、凹部が形成された低誘電率絶縁膜に対し、キャップ絶縁膜が凹部内に空間部を残すことなく凹部の底面部まで埋めるように積層されている点で図１に示す半導体装置とは異なっており、それ以外は同様である。以下、図３において図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００３６】
図３に示す半導体装置においては、拡散防止膜１４に達する深さで低誘電率絶縁膜１５に加工形成された凹部１７に対し、この凹部１７と嵌合しているキャップ絶縁膜１６の底面が凹部１７の底面部まで到るように、凹部１７をキャップ絶縁膜１６が埋め込んでいる。ここで、凹部１７の底面部までキャップ絶縁膜１６を埋め込むには、例えば、キャップ絶縁膜１６を凹部１７内に流動させることが容易な塗布法により、低誘電率絶縁膜１５上にキャップ絶縁膜１６を成膜すればよい。なお凹部１７は、第１実施形態と同様に、１０ｎｍ以上の深さであれば拡散防止膜１４に達する深さで形成されなくてもよい。
【００３７】
本発明の第２実施形態の構造は、キャップ絶縁膜１６の下面と凹部１７の内壁面との接触面積が増大しているため、アンカー効果に基づいて低誘電率絶縁膜１５とキャップ絶縁膜１６との界面での密着強度を高めるうえで、特に有効である。一方で、低誘電率絶縁膜１５に形成された凹部１７が空間部を残すことなくキャップ絶縁膜１６で埋め込まれる分、配線間、配線層間の結合容量は多少増大するものの、例えばフィールド領域にダミー配線を配して層間絶縁膜の密着強度を高める場合などと比べても、こうした結合容量の増大を実用上問題がない程度に抑えることは十分可能である。
【００３８】
なお、低誘電率絶縁膜及びキャップ絶縁膜の積層構造を有する層間絶縁膜に対し、凹部を低誘電率絶縁膜の全面でなく、配線が広範囲にわたって存在しないフィールド領域に限って選択的に形成してもよい。この場合、たとえ第２実施形態のように、低誘電率絶縁膜に形成された凹部が空間部を残すことなくキャップ絶縁膜で埋め込まれたとしても、配線間、配線層間の結合容量による配線の伝播遅延が最も問題となり易い配線のパターン密度が高い領域では、低誘電率絶縁膜に凹部が形成されていないため、配線間、配線層間の結合容量の増大を回避することができる。
【００３９】
さらに本発明は、上述したような各実施形態に何ら限定されるものではない。例えば、第１、第２実施形態ではいずれもｎ層層間絶縁膜について、キャップ絶縁膜の底面を低誘電率絶縁膜の凹部と嵌合させた例を示したが、（ｎ−１）層層間絶縁膜あるいは（ｎ＋１）層層間絶縁膜やその他の任意の層間絶縁膜に対し、同様の低誘電率絶縁膜及びキャップ絶縁膜の積層構造を適用することが可能である。また、第１実施形態は低誘電率絶縁膜を塗布法、キャップ絶縁膜をＣＶＤ法により形成し、第２実施形態は低誘電率絶縁膜、キャップ絶縁膜とも塗布法により形成したが、低誘電率絶縁膜をＣＶＤ法により形成してもよく、その他本発明の主旨を逸脱しない範囲内で種々変形して実施することができる。
【００４０】
【発明の効果】
以上詳述したように本発明によれば、層間絶縁膜における剥離の発生などを回避しながら低誘電率絶縁材料を用いた層間絶縁膜に埋め込み配線を形成でき、高性能で信頼性の高い半導体装置の提供が可能となる。従って、特にシステムＬＳＩや高速ロジックＬＳＩに搭載される多層埋め込み配線構造を実現するうえで、非常に有効である。
【図面の簡単な説明】
【図１】本発明の第１実施形態の半導体装置の縦断面図。
【図２】図１に示す半導体装置の製造工程断面図。
【図３】本発明の第２実施形態の半導体装置の縦断面図。
【符号の説明】
１０…半導体基板、１１，２１…層間絶縁膜、１２，１８，２２…バリアメタル層、１３，１９，２３…配線、１４，２０…拡散防止膜、１５…低誘電率絶縁膜、１６…キャップ絶縁膜、１７…凹部、１７’ …空間部。
Claims (9)
- 半導体基板上に形成され、比誘電率が２.５未満の第１の絶縁膜及びこの第１の絶縁膜を被覆する比誘電率が第１の絶縁膜より大きい第２の絶縁膜を有する層間絶縁膜と、この層間絶縁膜内に埋め込み形成された配線とを具備する半導体装置であって、前記第１の絶縁膜の前記第２の絶縁膜との対向面に凹部が加工形成され、前記第２の絶縁膜の底面が前記第１の絶縁膜の凹部に嵌合して嵌合部を形成しつつ、前記凹部はこの嵌合部下に空間部を有することを特徴とする半導体装置。
- 前記凹部は、前記第１の絶縁膜の上面に規則的な配列で複数設けられていることを特徴とする請求項１記載の半導体装置。
- 前記第２の絶縁膜は、前記第１の絶縁膜の凹部の深さ方向に１０ｎｍ以上嵌合していることを特徴とする請求項１または２記載の半導体装置。
- 前記凹部は、径０.０１μｍ以上０.４μｍ以下の開口面を有することを特徴とする請求項１記載の半導体装置。
- 前記凹部は、０.０２μｍ以上１００μｍ以下のピッチで配列されていることを特徴とする請求項２記載の半導体装置。
- 前記第１の絶縁膜は、シロキサン骨格を有する膜、有機樹脂を主成分とする膜、及びポーラス膜からなる群から選択される少なくとも１種であることを特徴とする請求項１乃至５のいずれか１項記載の半導体装置。
- 前記第２の絶縁膜は、ＳｉＯ、ＳｉＯＰ、ＳｉＯＦ、ＳｉＯＮ、ＳｉＣ、ＳｉＣＨ、ＳｉＣＮ、ＳｉＯＣ、及びＳｉＯＣＨからなる群から選択される少なくとも１種の膜であることを特徴とする請求項１乃至５のいずれか１項記載の半導体装置。
- 半導体基板上に比誘電率が２.５未満の第１の絶縁膜を形成する工程と、この第１の絶縁膜の表面に凹部を加工形成する工程と、前記凹部が形成された第１の絶縁膜上に比誘電率が第１の絶縁膜より大きい第２の絶縁膜を前記凹部の下方に空間を残しながら前記凹部の上方を埋めるように堆積する工程と、これら第１及び第２の絶縁膜に配線埋め込み用の溝を形成する工程と、前記溝を埋め込むように前記第２の絶縁膜上に配線材料を堆積する工程と、前記配線材料を研磨することで配線材料を前記溝内に選択的に残置させて埋め込み配線を形成する工程とを具備することを特徴とする半導体装置の製造方法。
- 前記凹部は、第１の絶縁膜の表面に複数加工形成されるとともに、これら複数の凹部の開口面の総面積が前記第１の絶縁膜の表面の０.０００１％以上５０％以下に設定されることを特徴とする請求項８記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002191632A JP3615205B2 (ja) | 2002-07-01 | 2002-07-01 | 半導体装置及び半導体装置の製造方法 |
| US10/609,649 US6858936B2 (en) | 2002-07-01 | 2003-07-01 | Semiconductor device having an improved construction in the interlayer insulating film |
| TW092117960A TWI227907B (en) | 2002-07-01 | 2003-07-01 | Semiconductor device and method of manufacturing the same |
| CNB031482791A CN1237613C (zh) | 2002-07-01 | 2003-07-01 | 半导体器件及其制造方法 |
| US11/022,644 US7144804B2 (en) | 2002-07-01 | 2004-12-28 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002191632A JP3615205B2 (ja) | 2002-07-01 | 2002-07-01 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004039704A JP2004039704A (ja) | 2004-02-05 |
| JP3615205B2 true JP3615205B2 (ja) | 2005-02-02 |
Family
ID=31701140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002191632A Expired - Fee Related JP3615205B2 (ja) | 2002-07-01 | 2002-07-01 | 半導体装置及び半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6858936B2 (ja) |
| JP (1) | JP3615205B2 (ja) |
| CN (1) | CN1237613C (ja) |
| TW (1) | TWI227907B (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4005873B2 (ja) * | 2002-08-15 | 2007-11-14 | 株式会社東芝 | 半導体装置 |
| US20050278020A1 (en) * | 2003-04-08 | 2005-12-15 | Xingwu Wang | Medical device |
| US20050244337A1 (en) * | 2003-04-08 | 2005-11-03 | Xingwu Wang | Medical device with a marker |
| US20050261763A1 (en) * | 2003-04-08 | 2005-11-24 | Xingwu Wang | Medical device |
| US20050240100A1 (en) * | 2003-04-08 | 2005-10-27 | Xingwu Wang | MRI imageable medical device |
| US20070027532A1 (en) * | 2003-12-22 | 2007-02-01 | Xingwu Wang | Medical device |
| JP4012163B2 (ja) * | 2004-03-11 | 2007-11-21 | 株式会社東芝 | 半導体装置 |
| US7329600B2 (en) * | 2004-04-02 | 2008-02-12 | International Business Machines Corporation | Low dielectric semiconductor device and process for fabricating the same |
| US20050253268A1 (en) * | 2004-04-22 | 2005-11-17 | Shao-Ta Hsu | Method and structure for improving adhesion between intermetal dielectric layer and cap layer |
| JP4646591B2 (ja) * | 2004-10-15 | 2011-03-09 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP4535845B2 (ja) * | 2004-10-29 | 2010-09-01 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP2006216746A (ja) * | 2005-02-03 | 2006-08-17 | Sony Corp | 半導体装置 |
| JP4550678B2 (ja) * | 2005-07-07 | 2010-09-22 | 株式会社東芝 | 半導体装置 |
| US7282451B2 (en) * | 2005-08-31 | 2007-10-16 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices having metal interconnect layers therein |
| JP2007288733A (ja) * | 2006-04-20 | 2007-11-01 | Canon Inc | 色分解方法および画像処理装置 |
| JP2008205165A (ja) * | 2007-02-20 | 2008-09-04 | Toshiba Corp | 半導体集積回路装置 |
| US20090189282A1 (en) * | 2008-01-10 | 2009-07-30 | Rohm Co., Ltd. | Semiconductor device |
| CN101630667A (zh) | 2008-07-15 | 2010-01-20 | 中芯国际集成电路制造(上海)有限公司 | 形成具有铜互连的导电凸块的方法和*** |
| US8456009B2 (en) * | 2010-02-18 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having an air-gap region and a method of manufacturing the same |
| JP2014011408A (ja) * | 2012-07-02 | 2014-01-20 | Toshiba Corp | 半導体装置の製造方法および研磨装置 |
| EP3631894B1 (en) | 2017-06-20 | 2022-03-02 | Viasat, Inc. | Antenna array radiation shielding |
| US10431494B2 (en) * | 2018-01-29 | 2019-10-01 | International Business Machines Corporation | BEOL self-aligned interconnect structure |
| CN109542529B (zh) * | 2018-10-26 | 2022-04-05 | 深圳壹账通智能科技有限公司 | 基于函数名称的埋点方法、装置、计算机设备及存储介质 |
| JP2021101451A (ja) * | 2019-12-24 | 2021-07-08 | 株式会社荏原製作所 | 基板処理装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130828A (ja) | 1988-11-11 | 1990-05-18 | Hitachi Ltd | 微細配線の形成方法 |
| JP3049964B2 (ja) | 1992-09-30 | 2000-06-05 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JPH08316348A (ja) * | 1995-03-14 | 1996-11-29 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3221411B2 (ja) | 1998-09-24 | 2001-10-22 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2000332010A (ja) * | 1999-03-17 | 2000-11-30 | Canon Sales Co Inc | 層間絶縁膜の形成方法及び半導体装置 |
| TW444252B (en) * | 1999-03-19 | 2001-07-01 | Toshiba Corp | Semiconductor apparatus and its fabricating method |
| JP2000294634A (ja) | 1999-04-07 | 2000-10-20 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001358218A (ja) | 2000-04-13 | 2001-12-26 | Canon Inc | 有機膜のエッチング方法及び素子の製造方法 |
| JP2001316222A (ja) | 2000-05-10 | 2001-11-13 | Takashi Yokota | 乳化、分散剤組成物 |
| US6498384B1 (en) * | 2000-12-05 | 2002-12-24 | Advanced Micro Devices, Inc. | Structure and method of semiconductor via testing |
| JP3887252B2 (ja) * | 2002-03-15 | 2007-02-28 | 日本電信電話株式会社 | 表面形状認識用センサの製造方法 |
-
2002
- 2002-07-01 JP JP2002191632A patent/JP3615205B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-01 US US10/609,649 patent/US6858936B2/en not_active Expired - Lifetime
- 2003-07-01 CN CNB031482791A patent/CN1237613C/zh not_active Expired - Fee Related
- 2003-07-01 TW TW092117960A patent/TWI227907B/zh not_active IP Right Cessation
-
2004
- 2004-12-28 US US11/022,644 patent/US7144804B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1487585A (zh) | 2004-04-07 |
| US7144804B2 (en) | 2006-12-05 |
| TWI227907B (en) | 2005-02-11 |
| US20040070077A1 (en) | 2004-04-15 |
| JP2004039704A (ja) | 2004-02-05 |
| TW200411716A (en) | 2004-07-01 |
| US20050116348A1 (en) | 2005-06-02 |
| CN1237613C (zh) | 2006-01-18 |
| US6858936B2 (en) | 2005-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3615205B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6713835B1 (en) | Method for manufacturing a multi-level interconnect structure | |
| JP3660799B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP4529880B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3305251B2 (ja) | 配線構造体の形成方法 | |
| KR100550304B1 (ko) | 하이드로겐-실세스퀴옥산(ｈｓｑ)으로 갭이 채워진 패터닝된 금속층들을 갖는 경계없는 비아들 | |
| US7602048B2 (en) | Semiconductor device and semiconductor wafer having a multi-layered insulation film | |
| US8119519B2 (en) | Semiconductor device manufacturing method | |
| JP2006019480A (ja) | 半導体装置の製造方法 | |
| US9870944B2 (en) | Back-end-of-line (BEOL) interconnect structure | |
| JP2006324414A (ja) | 半導体装置及びその製造方法 | |
| JP2006324584A (ja) | 半導体装置およびその製造方法 | |
| US7632755B2 (en) | Method for forming an intermetal dielectric layer using low-k dielectric material and a semiconductor device manufactured thereby | |
| JP2004523891A (ja) | 低誘電率技術における銅バイア用のクロム接着層 | |
| JP3657576B2 (ja) | 半導体装置の製造方法 | |
| JP2005038999A (ja) | 半導体装置の製造方法 | |
| JP2004525504A (ja) | 低誘電率技術における銅のバイア | |
| JP2006196642A (ja) | 半導体装置およびその製造方法 | |
| JP4167388B2 (ja) | 半導体装置の製造方法 | |
| JP2009188101A (ja) | 半導体装置及びその製造方法 | |
| JP3939270B2 (ja) | 配線構造の形成方法 | |
| JP2006005010A (ja) | 半導体装置及びその製造方法 | |
| JP2006165214A (ja) | 半導体装置およびその製造方法 | |
| JP2003023073A (ja) | 半導体装置およびその製造方法 | |
| JP2004006541A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041028 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |