JP3595681B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP3595681B2
JP3595681B2 JP14047398A JP14047398A JP3595681B2 JP 3595681 B2 JP3595681 B2 JP 3595681B2 JP 14047398 A JP14047398 A JP 14047398A JP 14047398 A JP14047398 A JP 14047398A JP 3595681 B2 JP3595681 B2 JP 3595681B2
Authority
JP
Japan
Prior art keywords
cleaning
wafer
silicon
epitaxial wafer
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14047398A
Other languages
English (en)
Other versions
JPH11329982A (ja
Inventor
豊 太田
紀通 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP14047398A priority Critical patent/JP3595681B2/ja
Publication of JPH11329982A publication Critical patent/JPH11329982A/ja
Application granted granted Critical
Publication of JP3595681B2 publication Critical patent/JP3595681B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Cleaning By Liquid Or Steam (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体製造に用いられるエピタキシャルウェーハの製造方法に関し、特にシリコンのエピタキシャル層表面にシリコン酸化膜を形成するエピタキシャルウェーハの製造方法に関する。
【0002】
【従来の技術】
半導体集積回路の微細化度と高集積度の飛躍的な向上に伴い、サブクォーターミクロン・ルールの加工が行われる近年の半導体基板の表面については、0.1μm程度の大きさの微粒子の数を100個/cm以下に抑え、また原子オーダの平坦度を有することが要求されている。
【0003】
従来、微粒子の数を抑制するための半導体ウェーハの洗浄方法としては、1970年代に提案されたいわゆるRCA洗浄法が改良を重ねながら広く用いられている。RCA洗浄とは、アルカリ溶液中におけるシリコン等の微粒子とウェーハとの間の静電気的反発を利用して微粒子を除去するアンモニア−過酸化水素水混合溶液による洗浄(SC1洗浄)、金属をイオン化して除去する塩酸−過酸化水素水混合溶液による洗浄(SC2洗浄)、シリコン表面の自然酸化膜を除去する希フッ酸洗浄(DHF洗浄)を目的に応じて組み合わせる方法である。これに、さらに必要に応じて金属および有機物を除去するための硫酸−過酸化水素水混合溶液による洗浄が組み合わせられることもある。
【0004】
ところで今後の半導体ウェーハとしては、鏡面研磨されたシリコン単結晶基板の表面に同じくシリコン単結晶薄膜を気相成長させたシリコンエピタキシャルウェーハがますます利用されるようになるものと予想される。これは、微細化によって取扱い電荷量の低減した近年の半導体デバイスにとって、ウェーハ表面近傍の微小欠陥がデバイス特性に致命的な影響を与えるおそれが今まで以上に大きくなるのに対し、融液から引き上げられたシリコン単結晶インゴットをスライス、研磨して製造される鏡面研磨ウェーハでは結晶に起因するかかる微小欠陥を低減することが困難となっているからである。
【0005】
図4に一般的なエピタキシャルウェーハのプロセスフローを示す。
まず、ステップS11で鏡面研磨されたシリコン単結晶基板Sを気相成長装置の反応室内に搬入する。次にステップS12において、上記反応室内でエピタキシャル層Eを成長させる。
次にステップS13において、完成したエピタキシャルウェーハEPWを反応室外に搬出する。搬出されたエピタキシャルウェーハEPWは、続くステップS14にて膜厚測定、平坦度測定等の特性値測定に供され、さらにステップS15で外観検査を受ける。
上記外観検査に合格したエピタキシャルウェーハEPWは、続くステップS16にて洗浄される。このときの洗浄は一般に、微粒子を除去するためのSC1洗浄、および金属を除去するためのSC2洗浄により行われる。
【0006】
【発明が解決しようとする課題】
ところで、上記ステップS13において反応室から搬出されたばかりのエピタキシャルウェーハEPWのシリコンエピタキシャル層Eの表面は極めて活性が高いので、クリーンルーム内に金(Au)や銅(Cu)等の金属微粒子Mが浮遊していると、各種の測定や検査を経る間に該金属微粒子Mが該表面に直に付着する可能性が高い。金属微粒子Mがシリコンエピタキシャル層Eの表面に直に付着しているか否かは、たとえばSEM(走査型電子顕微鏡)を用いて観察することができる。この付着の可能性は、エピタキシャルウェーハEPWをクリーンルーム内の雰囲気に曝す時間が長くなるほど大きくなる。
そして、このようにシリコンエピタキシャル層Eの表面に直に金属微粒子Mが付着した状態で上記ステップS16においてSC1+SC2洗浄を行うと、シリコンエピタキシャル層Eの表面に多数のピットPが形成されてしまうことがわかった。
【0007】
したがって、シリコンエピタキシャル層Eの表面へ金属微粒子Mを付着させないための何らかの対策が望まれる。
本発明は、この課題に対して有効な対策となり得るエピタキシャルウェーハの製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明のエピタキシャルウェーハの製造方法は、シリコン単結晶基板上にシリコンエピタキシャル層を気相成長させてエピタキシャルウェーハを得た直後に、他の工程を経ることなく、このシリコンエピタキシャル層の表面に化学的シリコン酸化膜を形成していわゆるパッシベーション(passivation)を行うことにより、金属微粒子がシリコンエピタキシャル層の表面に直に付着することを防止し、しかる後にこのエピタキシャルウェーハを次工程へ送るようにすることで、上述の目的を達成しようとするものである。
なお、本発明で述べるところの化学的シリコン酸化膜とは、自然酸化膜と異なり、化学反応を用いて人為的に形成されたものである。
また、本発明が想定する次工程とは、典型的には膜厚測定、平坦度測定、外観検査等のように、従来プロセスにおいて気相成長後に最初に行われている工程である。
【0009】
上記の化学的シリコン酸化膜は、たとえばシリコンエピタキシャル層を酸化剤を含む溶液に接触させて形成することができる。この溶液としては、アンモニア−過酸化水素水混合溶液(いわゆるSC1洗浄液)あるいはオゾン添加水を用いることが好適である。
【0010】
かかる本発明のエピタキシャルウェーハの製造方法を実際に行うための半導体製造装置としては、シリコン単結晶基板上にエピタキシャル層を気相成長させるための反応室と、オゾンガスの供給手段に連結され、オゾンガスを用いて前記エピタキシャル層の表面に化学的シリコン酸化膜を形成してパッシベーション処理を行うための後処理室と、これら両室を相互に接続し、シリコンエピタキシャルウェーハの移送手段を備えた搬送路とを有するものが好適である。
【0011】
【発明の実施の形態】
シリコンエピタキシャル層を気相成長させた直後、その表面に薄い化学的シリコン酸化膜を形成しておくと、次工程中あるいは次工程に至るまでの間、金属微粒子が浮遊するクリーンルーム内にエピタキシャルウェーハが長時間放置されても、該金属微粒子がシリコンエピタキシャル層の表面に直に付着しなくなる。したがって、後にSC1洗浄を行ってもピットが形成されなくなる。
実際、半導体製造現場では各工程の所要時間が異なるために、ウェーハによっては次工程に搬入される前の待ち時間が非常に長くなる場合がある。本発明は、このような場合のエピタキシャルウェーハの金属汚染防止に極めて効果的である。
【0012】
本発明では、上記化学的シリコン酸化膜の形成方法のひとつとして、SC1洗浄とオゾン(O)添加水による洗浄(以下、O水洗浄と称する。)を採用する。
SC1洗浄は一般に微粒子の除去を目的として行われるものであるが、本発明者らは、これをエピタキシャル層表面にパッシベーション膜である化学的シリコン酸化膜を形成する目的に利用すると極めて良好な結果が得られることを見出した。
【0013】
水洗浄については、たとえば日経マイクロデバイス1997年3月号p.90〜95(日経BP社刊)に詳述されている。この方法は本来、金属微粒子が既に付着してしまったシリコン基板を洗浄するために提案されたものである。すなわち、仮にCuやAuのような金属微粒子がシリコン表面と共存する系であっても、Oの強力な酸化作用をもってすれば該金属微粒子よりも該シリコン表面から優先的に電子を引き抜くことができる。この結果、金属はイオン化状態で水中に安定に存在し続けることができるようになり、一方のシリコン表面は薄いシリコン酸化膜で覆われて上記金属イオンとの電子交換を断たれるので、シリコン表面への金属微粒子の再付着を防止することができるのである。
本発明はかかるO水洗浄を、金属汚染が生ずる前のシリコンエピタキシャルウェーハに対して行い、効果的なパッシベーションを可能とするものである。
【0014】
本発明のプロセスフローについて、図1を参照しながら説明する。
まずステップS1で鏡面研磨されたシリコン単結晶基板Sを気相成長装置の反応室に搬入する。次にステップS2において、上記反応室内でエピタキシャル層Eを気相成長させる。
次にステップS3において、完成したエピタキシャルウェーハEPWを反応室外に搬出する。搬出されたエピタキシャルウェーハEPWについては、直ちにO水洗浄またはSC1洗浄を行い、エピタキシャル層Eの表面に化学的シリコン酸化膜Cを形成する。
【0015】
化学的シリコン酸化膜CでパッシベートされたエピタキシャルウェーハEPWは、この後、ステップS5における膜厚測定および平坦度測定、ステップS6における外観検査を順次経るが、この間に金属微粒子Mが化学的シリコン酸化膜C上に付着する可能性がある。しかし、この金属微粒子Mの付着力は弱く、次のステップS7におけるSC1+SC2洗浄で除去されてしまう。つまり、従来のようにエピタキシャル層Eの上に直接に金属微粒子Mが接触していないので、該エピタキシャル層EにピットPを発生させるおそれがないのである。
【0016】
なお、O水洗浄は有機付着物の除去も可能であり、有機物の分解によってCOとOを発生する。つまり、O水洗浄はこの1工程だけで金属微粒子と有機付着物の両方を除去することができるのである。
水洗浄にはこの他にも、従来のRCA洗浄のように酸やアルカリの薬液を大量に必要としないこと、リンス用の超純水の所要量が少ないこと、また薬液の所要量が少ないために発生蒸気も少なく、これによってクリーンルームの空調の負担を軽減できるというメリットもある。
【0017】
添加水の調製方法としては、たとえば超純水の電気分解やOガスの交流無声放電で発生させたOを気体透過膜あるいはバブリングを通じて超純水に導入する方法や、溶存酸素を含む超純水に紫外線照射を行って水中にOを直接的に生成させる方法がある。
なお、O添加水には超音波振動を印加してもよい。この場合、その周波数は通常用いられる範囲で構わない。ただし、周波数によって除去可能な微粒子の大きさは異なる。おおよそ100kHz以下の比較的低い周波数領域では、溶液内部に発生するキャビテーション(cavitation=微小な空洞)の働きにより直径10μm以上の比較的大きな微粒子を剥離可能である。これに対し、おおよそ500kHz、あるいは1MHz以上のいわゆるメガソニックと呼ばれる高い周波数領域では、溶液中の振動伝搬に伴って発生する衝撃波がエピタキシャルウェーハに衝突し、直径2μm以下の微小微粒子も除去することができる。
【0018】
本発明においてシリコンエピタキシャル層の表面に形成される化学的シリコン酸化膜は、エピタキシャルウェーハの大気放置中に形成される自然酸化膜と異なり、膜厚が極めて均一、かつ薄く、さらに金属汚染なしに形成し得るものである。膜厚は0.3〜1nmもあれば十分であり、化学的シリコン酸化膜の形成条件に応じて適宜選択すればよい。
たとえば、O水洗浄において超純水を満たした洗浄槽内にエピタキシャルウェーハを縦置きし、該洗浄槽の底部の散気管からOを供給しながら化学的シリコン酸化膜を形成する場合には、ウェーハの下側から上側に向かって徐々に化学的シリコン酸化膜が成長されてゆく。このような場合にウェーハの全面が化学的シリコン酸化膜で被覆される時間は、液温、ウェーハ径、O流量等の条件により異なり、これによってウェーハ全面が被覆された時点での化学的シリコン酸化膜の膜厚も異なることになる。
【0019】
上述のような本発明のエピタキシャルウェーハの製造を可能とするための半導体製造装置は、気相成長装置の反応室とパッシベーションを行うための後処理室との間を、エピタキシャルウェーハが外部環境に曝されることなく移送されるように構成されていればよい。この移送を可能とするものが、反応室と後処理室とを清浄な雰囲気に保ちながら相互に接続し、ウェーハ移送手段を備える搬送路である。
図2に、かかる半導体製造装置の一構成例を示す。この構成では、向かって左側から搬送路3b、エピタキシャル反応室(Epi)1、搬送路3a、後処理室(PostP)2、搬送路3cがそれぞれゲートバルブ5を介してインライン配列されている。各搬送路3b,3a,3cは各々ハンドラ4b,4a,4cを備えており、隣接するチャンバ間でウェーハを移送できるようになされている。
【0020】
上記後処理室(PostP)2は、酸化剤を含む溶液としてO添加水またはアンモニア−過酸化水素水混合溶液をエピタキシャル層の表面に供給する溶液供給手段を備えている。この後処理室(PostP)2は、枚葉式、バッチ式のいずれの様式で処理を行うものであってもよい。枚葉式とする場合には、通常は回転式のウェーハステージと、溶液供給手段としてその上方に開口するノズルとが備えられ、該ウェーハステージ上に載置されたウェーハを回転させながら、その表面に該ノズルから必要な溶液を供給して後処理および洗浄を行う。バッチ式とする場合には、必要な薬液または溶液を満たした液槽中に、適当なキャリアに収容された複数枚のウェーハが一括して浸漬され、後処理および洗浄が行われる。
かかる装置構成によれば、図中向かって左側から鏡面研磨されたシリコン単結晶基板が搬入され、このウェーハ上にシリコンエピタキシャル層が形成され、続いて直ちにこの層の上に化学的シリコン酸化膜が形成され、搬出されるという一連の作業を、外部環境から遮断された清浄な雰囲気中で連続的に行うことができる。
【0021】
図3には、本発明の半導体製造装置の他の構成例として、エピタキシャル反応室(Epi)1と後処理室(PostP)2とをひとつの搬送路3dに接続した例を示す。この搬送路3dには鏡面研磨されたシリコン単結晶基板を搬入するためのロードロック室(LLin)6aと、シリコンエピタキシャル層の形成およびそのパッシベーションが終了した後のエピタキシャルウェーハを搬出するためのロードロック室(LLout )6bも、それぞれゲートバルブ5を介して接続されている。
この構成では、中央の搬送路3dに備えられたハンドラ4dを用いて、各チャンバ間でウェーハの移送が行われる。
【0022】
前掲の図2および図3に示した装置構成において、後処理室(PostP)2でO水洗浄を行う場合、このO水を供給する溶液供給手段に超音波振動の印加手段を設けることが一層効果的である。O水洗浄を枚葉式で行う場合には、たとえばノズルの吐出端近傍に超音波振動子を内蔵させることができ、またバッチ式で行う場合には液槽の内部に超音波振動子を浸漬させておくことができる。
【0023】
なお、上述の例では化学的シリコン酸化膜の形成をいずれもウェットプロセスで行う場合について説明したが、これをドライプロセスで行うことも可能である。たとえば、後処理室にOガスを導入し、室外からたとえば石英等からなる透明窓を通して紫外線を照射し、生成した酸素活性種を用いてシリコンエピタキシャル層の表面を化学的に酸化することもできる。
ドライプロセスによれば、エピタキシャル反応室と後処理室とを一体化させ、これら両チャンバ間の搬送路を省略することも可能である。たとえば、シリコンエピタキシャル層成長用の原料ガス、パージガスとしてのNガス、酸化性ガスとしてのO等、必要なすべてのガスの供給手段を単一のチャンバに連結しておき、チャンバ内へ供給するガスの種類を順次切り換えるようにすれば、ウェーハを一ケ所に置いたままでエピタキシャル成長、チャンバ・クリーニング、化学的シリコン酸化膜形成をすべて連続的に行うことができる。
【0024】
【実施例】
使用したエピタキシャルウェーハは、直径200mmのp+ 型、主表面の軸方位〈100〉のシリコン単結晶基板上に層厚15μmのp型のシリコンエピタキシャル層を形成したものである。
エピタキシャル成長条件は、一例として下記のとおりとした。
アニール条件: 1130℃,45秒
エピタキシャル成長温度: 1130℃
流量: 40リットル/分
原料ガス(SiHClをHで希釈)流量: 12リットル/分
ドーパント(BをHで希釈)流量: 100ml/分
ここでは、膜厚測定や平坦度測定などの次工程作業を行わず、気相成長装置からクラス100のクリーンルーム内に取り出して5時間以内のものを気相成長直後のエピタキシャルウェーハとして取り扱うことにする。
【0025】
実施例1
本実施例では、気相成長直後のエピタキシャルウェーハにSC1洗浄とSC2洗浄とを順次施し、クリーンルーム内に一定期間放置した後、再びSC1洗浄とSC2洗浄を行って、最終的にシリコンエピタキシャル層の主表面上に発生したピット数を調べた。
洗浄はすべて、ウェーハを25枚収容可能なテトラフルオロエチレン製のキャリアを使用し、バッチ式で行った。
SC1洗浄に使用するアンモニア−過酸化水素水混合溶液は、29重量%NH:30重量%H:HO=1:1:5(体積比)の混合比率によるものである。洗浄温度は80℃とした。
SC2洗浄に使用する塩酸−過酸化水素水混合溶液は、30重量%HCl:30重量%H:HO=1:1:5(体積比)の混合比率によるものである。洗浄温度は80℃とした。
【0026】
操作手順は下記のとおりとした。
(1)SC1洗浄(1回,3分間)
(2)超純水リンス(2回,各3分間)
(3)SC2洗浄(1回,3分間)
(4)超純水リンス(2回,各3分間)
(5)IPA(イソプロパノール)乾燥(1回,1分間)
(6)エピタキシャルウェーハをキャリアに収容し、蓋をしないでクリーンルーム(クラス10,000)内に3日間放置
(7)超純水リンス(2回,各3分間)
(8)SC1洗浄(1回,3分間)
(9)超純水リンス(2回,各3分間)
(10)SC2洗浄(1回,3分間)
(11)超純水リンス(2回,各3分間)
(12)IPA(イソプロパノール)乾燥(1回,1分間)
上記(6)の工程において、エピタキシャルウェーハをクラス10,000のクリーンルームに3日間放置したのは、クリーンルーム内に浮遊する金や銅等の金属微粒子によりエピタキシャルウェーハを故意に汚染させるためである。
以上の手順を経たエピタキシャルウェーハの主表面を表面異物検査装置を用いて調べ、発生した直径0.13μm以上のピットの数をカウントした。
結果を後述の表1に示す。
【0027】
実施例2
ここでは、エピタキシャル成長直後のエピタキシャルウェーハにO水洗浄を施し、実施例1と同様の操作を施した後、シリコンエピタキシャル層の主表面に発生したピット数を調べた。使用したエピタキシャルウェーハは実施例1で用いたものと同じである。
洗浄は、実施例1と同様、バッチ式で行ったが、前述の(1)〜(3)の操作手順に代えて、O水洗浄を行った。
操作手順は下記のとおりとした。
(1’)O水洗浄(1回,3分間)
(4)〜(12)については実施例1に同じ。
ただし、ここで用いた洗浄槽はキャリアに縦置きに収容された25枚のウェーハをまとめて浸漬させるものであり、その底部には超純水中にOを放出させるための散気管を備える。O流量は15リットル/分、O水中のO濃度は7ppm、温度は室温とした。
結果を後述の表1に示す。
【0028】
比較例1
ここでは、上記の実施例に対する比較として、濃度0.5重量%の希フッ酸水溶液を用いた希フッ酸洗浄を室温にて行った。
(1”)希フッ酸洗浄(1回、3分間)
(4)〜(12)については実施例1に同じ。
結果を表1に示す。
【0029】
【表1】
Figure 0003595681
【0030】
実施例1および実施例2では、エピタキシャル成長直後のウェーハ表面に(SC1+SC2)洗浄あるいはO水洗浄によりいずれも化学的シリコン酸化膜が形成されるが、比較例1では希フッ酸処理によってSiの活性なベア(bare)表面が露出した状態となる。これら実施例において発生したピット数は、比較例に比べて著しく少ないことが明らかである。
【0031】
実施例3〜実施例6
ここでは、ピット数のO水洗浄時間依存性について調べた。使用したエピタキシャルウェーハは実施例1で用いたものと同じである。
洗浄は、実施例1と同様、バッチ式で行った。
洗浄の手順は下記のとおりとした。
(a)O水洗浄(1回,10〜180秒間の間で4段階)
(b)超純水リンス(1回,3分間)
(c)IPA(イソプロパノール)乾燥(1回,1分間)
(d)エピタキシャルウェーハをキャリアに収容したまま、クリーンルーム(クラス10,000)内に3日間放置
(e)超純水リンス(2回,各3分間)
(f)SC1洗浄(1回,3分間)
(g)超純水リンス(2回,各3分間)
(h)SC2洗浄(1回,3分間)
(j)超純水リンス(2回,各3分間)
(k)SC1洗浄(1回,15分間)
(l)超純水リンス(2回,各3分間)
(m)IPA(イソプロパノール)乾燥(1回,1分間)
【0032】
なお、上記(a)のO水洗浄の実施時間は、10秒間(実施例3)、30秒間(実施例4)、60秒間(実施例5)、および180秒間(実施例6)とした。また、上記(k)の工程でSC1洗浄を15分間行ったのは、ピットの発生状況を誇張させるためである。
以上の手順を経たエピタキシャルウェーハを表面異物検査装置を用いて調べ、直径0.13μm以上のピット数をカウントした。
結果を後述の表2に示す。
【0033】
比較例2,比較例3
ここでは、実施例3〜実施例6に対する比較として、前述の(a)のO水洗浄に代えてOを供給せずに超純水のみによる180秒間の洗浄を行うか(比較例2)、あるいはO水洗浄の時間を5秒間(比較例3)とした。
結果を表2に示す。
【0034】
【表2】
Figure 0003595681
【0035】
表2より、O水洗浄を行っていない比較例2、およびO水洗浄時間の短い比較例3ではピット数が多いのに対し、O水による洗浄時間を10秒間以上とするとピット数を低減させることができ、特に60秒間以上とすることで著しい低減が可能であることがわかった。これは、O洗浄開始後、約60秒間でエピタキシャルウェーハのほぼ全面が化学的シリコン酸化膜で被覆されることを意味している。本発明者らの測定によると、60秒後の化学的シリコン酸化膜の膜厚は約1nmであった。
上記の化学的シリコン酸化膜の形成速度は装置依存性が大きく、普遍的なものではない。しかし、おおよそ1nmの厚さがあればピットの発生防止効果を十分に発揮できることが明らかである。
【0036】
以上、本発明を6例の実施例にもとづいて説明したが、本発明はこれらの実施例に何ら限定されるものではなく、使用するエピタキシャルウェーハの直径、洗浄の回数や時間、半導体製造装置の構成等の細部については、適宜変更、選択、組合せが可能である。
【0037】
【発明の効果】
以上の説明からも明らかなように、本発明のエピタキシャルウェーハの製造方法によれば、気相成長直後にシリコンエピタキシャル層の表面を化学的シリコン酸化膜で直ちにパッシベートすることにより、金属微粒子がシリコンエピタキシャル層の表面に直に付着することを防止するので、後工程でSC1洗浄等の洗浄処理を経てもエピタキシャル層にピットを多発させることがない。このことは、シリコンエピタキシャルウェーハの品質向上はもちろん、ウェーハが次工程に送られるまでの時間設定等、プロセスの自由度が拡大することにもつながる。
【0038】
上記化学的シリコン酸化膜は、エピタキシャル層を酸化剤を含む溶液に接触させることにより均一、かつ容易に形成することができる。この形成は、既存の半導体製造設備の変更を何ら伴うものではない
上記溶液としては、いわゆるSC1洗浄に用いられるアンモニア−過酸化水素水混合溶液、あるいはO水洗浄に用いられるO添加水を用いて容易に行うことができる。特にO水洗浄は、室温で行うことができ、貴金属と有機付着物とを同時に除去することが可能で、しかもリンス用の超純水の所要量が大幅に低減できるメリットを有する。
【0039】
かかる本発明の製造方法を実施するための半導体製造装置としては、シリコンエピタキシャル層の気相成長を行う反応室と、化学的シリコン酸化膜を形成するための後処理室との間を搬送路で相互に接続した構成とすることが好適であり、これによって清浄なエピタキシャル層の表面を直ちにパッシベートすることが可能となる。後処理室は、上述のO水洗浄とSC1洗浄を適宜組み合わせて行えるような既存の装置を利用することができ、設備投資は最低限で済む。
【図面の簡単な説明】
【図1】本発明のエピタキシャルウェーハの製造方法を採用したエピタキシャルウェーハ製造の基本的なプロセスフローを示す図である。
【図2】エピタキシャル反応室と後処理室とが搬送路を介してインライン配列された本発明の半導体製造装置の一構成例を示す模式図である。
【図3】エピタキシャル反応室と後処理室とロードロック室とがひとつの搬送路に接続された本発明の半導体製造装置の他の構成例を示す模式図である。
【図4】従来のエピタキシャルウェーハ製造の基本的なプロセスフローを示す図である。
【符号の説明】
S…シリコン単結晶基板
E…シリコンエピタキシャル層
M…金属微粒子
C…化学的シリコン酸化膜
EPW…エピタキシャルウェーハ
1…反応室
2…後処理室
3a,3b,3c,3d…搬送路
4a,4b,4c,4d…ハンドラ
5…ゲートバルブ

Claims (2)

  1. 反応室内でシリコン単結晶基板上にシリコンエピタキシャル層を気相成長させてエピタキシャルウェーハを得た直後に、前記反応室と相互に接続された後処理室内で、該シリコンエピタキシャル層の表面に膜厚が0.3〜1nmの化学的シリコン酸化膜を形成し、しかる後に該エピタキシャルウェーハを次工程へ送ることを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記シリコンエピタキシャル層の表面を、オゾンガスを用いて酸化することを特徴とする請求項1記載のエピタキシャルウェーハの製造方法。
JP14047398A 1998-05-07 1998-05-07 エピタキシャルウェーハの製造方法 Expired - Fee Related JP3595681B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14047398A JP3595681B2 (ja) 1998-05-07 1998-05-07 エピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14047398A JP3595681B2 (ja) 1998-05-07 1998-05-07 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPH11329982A JPH11329982A (ja) 1999-11-30
JP3595681B2 true JP3595681B2 (ja) 2004-12-02

Family

ID=15269427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14047398A Expired - Fee Related JP3595681B2 (ja) 1998-05-07 1998-05-07 エピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP3595681B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19922167A1 (de) * 1999-05-12 2000-11-16 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
CN100401470C (zh) * 2006-06-02 2008-07-09 河北工业大学 控制和消除硅气相外延层雾状微缺陷的方法
JP5029234B2 (ja) 2006-09-06 2012-09-19 株式会社Sumco エピタキシャルウェーハの製造方法
CN109698256A (zh) * 2018-12-29 2019-04-30 无锡琨圣科技有限公司 一种硅片表面氧化***及方法

Also Published As

Publication number Publication date
JPH11329982A (ja) 1999-11-30

Similar Documents

Publication Publication Date Title
JP3319397B2 (ja) 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
EP1737026B1 (en) Method of surface treating III-V semiconductor compound based substrates and method of manufacturing III-V compound semiconductors
TWI417949B (zh) 矽表面的製備
TWI405621B (zh) 電子材料的清洗液及清洗方法
JPH08187474A (ja) 洗浄方法
EP0718873A2 (en) Cleaning process for hydrophobic silicon wafers
JPH11340184A (ja) 半導体装置の製造方法
JP4367587B2 (ja) 洗浄方法
JP4482844B2 (ja) ウェハの洗浄方法
JP3595681B2 (ja) エピタキシャルウェーハの製造方法
JPH10256211A (ja) 半導体基板の洗浄方法
JP2008311660A (ja) 半導体ウェハを洗浄、乾燥及び親水化する方法
JP3526284B2 (ja) 基板表面の処理方法
WO2011086876A1 (ja) シリコンウェーハの表面浄化方法
JP4857738B2 (ja) 半導体ウエーハの洗浄方法および製造方法
JPH104074A (ja) 基板又は膜の洗浄方法及び半導体装置の製造方法
JP2001213696A (ja) エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置
JP2004063513A (ja) 半導体基板の洗浄乾燥方法
JPH0831781A (ja) 洗浄薬液
JP4306217B2 (ja) 洗浄後の半導体基板の乾燥方法
JPH056884A (ja) シリコンウエハーの洗浄方法
JP7193026B1 (ja) 洗浄液、及びウェーハの洗浄方法
JP2001326209A (ja) シリコン基板の表面処理方法
JPH09298180A (ja) シリコンウエハーの洗浄方法
WO1996020498A1 (fr) Couche d'oxyde, son procede de formation et dispositif a semi-conducteurs

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees